JP6558355B2 - Soiウェーハの製造方法 - Google Patents
Soiウェーハの製造方法 Download PDFInfo
- Publication number
- JP6558355B2 JP6558355B2 JP2016245620A JP2016245620A JP6558355B2 JP 6558355 B2 JP6558355 B2 JP 6558355B2 JP 2016245620 A JP2016245620 A JP 2016245620A JP 2016245620 A JP2016245620 A JP 2016245620A JP 6558355 B2 JP6558355 B2 JP 6558355B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- bonding
- drying
- bond
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
- H10P90/1914—Preparing SOI wafers using bonding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2902—Materials being Group IVA materials
- H10P14/2905—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
- H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
- H10P14/6529—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to a gas or vapour
- H10P14/6532—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to a gas or vapour by exposure to a plasma
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/6903—Inorganic materials containing silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P70/00—Cleaning of wafers, substrates or parts of devices
- H10P70/10—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H10P70/12—Cleaning before device manufacture, i.e. Begin-Of-Line process by dry cleaning only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P70/00—Cleaning of wafers, substrates or parts of devices
- H10P70/10—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H10P70/15—Cleaning before device manufacture, i.e. Begin-Of-Line process by wet cleaning only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
- H10P95/90—Thermal treatments, e.g. annealing or sintering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
Landscapes
- Pressure Welding/Diffusion-Bonding (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Plasma & Fusion (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
発明者の調査によると、室温で貼り合わされたウェーハに発生している外周微小ボイドは、そのままの状態で1日〜数日間放置しておくことによって消滅するものがあることが判明した。この理由は必ずしも明らかではないが、おそらく、気泡がウェーハの外部に抜けていくためと考えられる。
以下のようにして、貼り合わせによりSOIウェーハを製造する際の、乾燥工程終了後の保管時間(経過時間)と貼り合わせ速度との関係を調査した。また、貼り合わせ速度と外周微小ボイド発生との関係を調査した。
乾燥工程の終了後、室温での貼り合わせを行うまでの経過時間(保管時間)を70分とした以外は実験例と同一条件で1バッチ(25枚)の貼り合わせSOIウェーハを作製した。このとき、25枚を連続で貼り合せたため、1枚目の保管時間は70分だが、25枚目の保管時間は、120分となった。すなわち、保管時間は70分〜120分の範囲で変動させたことになる。その際、貼り合わせ速度は19.0〜19.5mm/秒の範囲であった。その結果、外周微小ボイドは、平均0.8個/枚であった。
乾燥工程の終了後、室温での貼り合わせを行うまでの保管時間を50分とした以外は実験例と同一条件で1バッチ(25枚)の貼り合わせSOIウェーハを作製した。このとき、実施例1と同様に、25枚連続で貼り合せた。従って、1枚目の保管時間は50分だが、25枚目の経過時間は、100分となった。すなわち、保管時間は50分〜100分の範囲で変動させたことになる。その際、貼り合わせ速度は19.5〜20.0mm/秒の範囲であった。その結果、外周微小ボイドは、平均4.8個/枚であった。
室温で貼り合わせた直後のウェーハを、そのまま1日(24時間)室温で放置した後に剥離熱処理を行ったこと以外は実施例1と同一条件で1バッチ(25枚)の貼り合わせSOIウェーハを作製した。その結果、外周微小ボイドは、平均0.08個/枚であった。
室温で貼り合わせた直後のウェーハを、そのまま4日室温で放置した後に剥離熱処理を行ったこと以外は実施例2と同一条件で1バッチ(25枚)の貼り合わせSOIウェーハを作製した。その結果、外周微小ボイドは、平均0.2個/枚であった。
乾燥工程の終了後、室温での貼り合わせを行うまでの経過時間(保管時間)を調整しなかったこと以外は実験例と同一条件で5枚の貼り合わせSOIウェーハを作製した。乾燥工程の終了後、室温での貼り合わせを行うまでの時間は、5分以下であった。その際、貼り合わせ速度は22〜25mm/秒の範囲であった。その結果、外周微小ボイドは、平均310個/枚であった。
Claims (7)
- シリコンウェーハからなるボンドウェーハと、シリコンウェーハからなるベースウェーハとを、前記ボンドウェーハ及び前記ベースウェーハの少なくともいずれか一方の表面に形成されたシリコン酸化膜を介して室温で貼り合わせる貼り合わせ工程と、
該貼り合わせ工程の後に前記ボンドウェーハを薄膜化する薄膜化工程と
を有し、SOIウェーハを製造するSOIウェーハの製造方法において、
前記貼り合わせ工程よりも前に、さらに、
前記ボンドウェーハと前記ベースウェーハを親水性の洗浄液で洗浄する洗浄工程と、
前記洗浄を行った後のボンドウェーハとベースウェーハとを、吸引乾燥及びスピン乾燥のうち少なくともいずれか一つの乾燥方法により乾燥する乾燥工程と
を有し、
前記乾燥工程の終了後、前記貼り合わせ工程を開始するまでの間に、前記貼り合わせ工程を行う際の貼り合わせ速度が20mm/秒以下になるまで前記ボンドウェーハと前記ベースウェーハとを保管し、
前記貼り合わせ速度を20mm/秒以下として前記貼り合わせを行うことを特徴とするSOIウェーハの製造方法。 - 前記保管する時間を70分以上とすることを特徴とする請求項1に記載のSOIウェーハの製造方法。
- 前記洗浄工程を行う前に、前記ボンドウェーハ及び前記ベースウェーハのうち少なくとも一方に対してプラズマ処理を行う工程を有することを特徴とする請求項1又は請求項2に記載のSOIウェーハの製造方法。
- 前記親水性の洗浄液をSC1溶液又はSC2溶液とすることを特徴とする請求項1から請求項3のいずれか1項に記載のSOIウェーハの製造方法。
- 前記保管する時間を5時間以下とすることを特徴とする請求項1から請求項4のいずれか1項に記載のSOIウェーハの製造方法。
- 前記保管中は、前記ボンドウェーハと前記ベースウェーハとを、温度25±5℃、湿度40±20%の雰囲気に接触するようにして保管することを特徴とする請求項1から請求項5のいずれか1項に記載のSOIウェーハの製造方法。
- 前記貼り合わせ工程後、最初の熱処理を行うまでの間に、前記ボンドウェーハと前記ベースウェーハとを貼り合わせた状態で、24時間以上放置することを特徴とする請求項1から請求項6のいずれか1項に記載のSOIウェーハの製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016245620A JP6558355B2 (ja) | 2016-12-19 | 2016-12-19 | Soiウェーハの製造方法 |
| US16/465,879 US10763157B2 (en) | 2016-12-19 | 2017-11-27 | Method for manufacturing SOI wafer |
| EP17883818.1A EP3557607B1 (en) | 2016-12-19 | 2017-11-27 | Soi wafer manufacturing method |
| PCT/JP2017/042334 WO2018116746A1 (ja) | 2016-12-19 | 2017-11-27 | Soiウェーハの製造方法 |
| CN201780073727.4A CN110024080B (zh) | 2016-12-19 | 2017-11-27 | Soi晶圆的制造方法 |
| KR1020197017192A KR102447215B1 (ko) | 2016-12-19 | 2017-11-27 | Soi웨이퍼의 제조방법 |
| TW106141856A TWI763749B (zh) | 2016-12-19 | 2017-11-30 | Soi晶圓的製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016245620A JP6558355B2 (ja) | 2016-12-19 | 2016-12-19 | Soiウェーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018101663A JP2018101663A (ja) | 2018-06-28 |
| JP6558355B2 true JP6558355B2 (ja) | 2019-08-14 |
Family
ID=62627751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016245620A Active JP6558355B2 (ja) | 2016-12-19 | 2016-12-19 | Soiウェーハの製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US10763157B2 (ja) |
| EP (1) | EP3557607B1 (ja) |
| JP (1) | JP6558355B2 (ja) |
| KR (1) | KR102447215B1 (ja) |
| CN (1) | CN110024080B (ja) |
| TW (1) | TWI763749B (ja) |
| WO (1) | WO2018116746A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8735219B2 (en) | 2012-08-30 | 2014-05-27 | Ziptronix, Inc. | Heterogeneous annealing method and device |
| CN112368828A (zh) * | 2018-07-03 | 2021-02-12 | 伊文萨思粘合技术公司 | 在微电子学中用于接合异种材料的技术 |
| WO2020010056A1 (en) | 2018-07-03 | 2020-01-09 | Invensas Bonding Technologies, Inc. | Techniques for joining dissimilar materials in microelectronics |
| CN115943489A (zh) | 2020-03-19 | 2023-04-07 | 隔热半导体粘合技术公司 | 用于直接键合结构的尺寸补偿控制 |
| US12001193B2 (en) | 2022-03-11 | 2024-06-04 | Applied Materials, Inc. | Apparatus for environmental control of dies and substrates for hybrid bonding |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0795505B2 (ja) * | 1990-02-28 | 1995-10-11 | 信越半導体株式会社 | 接合ウエーハの製造方法 |
| EP0759634A1 (en) * | 1995-08-17 | 1997-02-26 | Shin-Etsu Handotai Company Limited | SOI wafer and method for the preparation thereof |
| JPH09331049A (ja) | 1996-04-08 | 1997-12-22 | Canon Inc | 貼り合わせsoi基板の作製方法及びsoi基板 |
| JP2000021802A (ja) * | 1998-06-30 | 2000-01-21 | Sumitomo Metal Ind Ltd | 半導体基板の製造方法 |
| JP4547056B2 (ja) * | 1999-09-27 | 2010-09-22 | Sumco Techxiv株式会社 | 貼り合せsoiウェーハの製造方法 |
| US20020069899A1 (en) * | 2000-06-26 | 2002-06-13 | Verhaverbeke Steven Verhaverbeke | Method and apparatus for removing adhered moisture form a wafer |
| JP4628580B2 (ja) * | 2001-04-18 | 2011-02-09 | 信越半導体株式会社 | 貼り合せ基板の製造方法 |
| JP4016701B2 (ja) * | 2002-04-18 | 2007-12-05 | 信越半導体株式会社 | 貼り合せ基板の製造方法 |
| CN1703773B (zh) * | 2002-06-03 | 2011-11-16 | 3M创新有限公司 | 层压体以及用该层压体制造超薄基片的方法和设备 |
| US7109092B2 (en) * | 2003-05-19 | 2006-09-19 | Ziptronix, Inc. | Method of room temperature covalent bonding |
| JP2006080314A (ja) * | 2004-09-09 | 2006-03-23 | Canon Inc | 結合基板の製造方法 |
| US7601271B2 (en) * | 2005-11-28 | 2009-10-13 | S.O.I.Tec Silicon On Insulator Technologies | Process and equipment for bonding by molecular adhesion |
| JP2007194349A (ja) * | 2006-01-18 | 2007-08-02 | Canon Inc | 基板の製造方法 |
| JP2007194347A (ja) * | 2006-01-18 | 2007-08-02 | Canon Inc | 貼り合わせ装置 |
| US7575988B2 (en) * | 2006-07-11 | 2009-08-18 | S.O.I.Tec Silicon On Insulator Technologies | Method of fabricating a hybrid substrate |
| FR2912839B1 (fr) * | 2007-02-16 | 2009-05-15 | Soitec Silicon On Insulator | Amelioration de la qualite de l'interface de collage par nettoyage froid et collage a chaud |
| TWI492275B (zh) | 2008-04-10 | 2015-07-11 | 信越化學工業股份有限公司 | The method of manufacturing the bonded substrate |
| KR20090107919A (ko) * | 2008-04-10 | 2009-10-14 | 신에쓰 가가꾸 고교 가부시끼가이샤 | 접합 기판의 제조 방법 |
| JP5710429B2 (ja) * | 2011-09-02 | 2015-04-30 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| FR2990054B1 (fr) * | 2012-04-27 | 2014-05-02 | Commissariat Energie Atomique | Procede de collage dans une atmosphere de gaz presentant un coefficient de joule-thomson negatif. |
| WO2015163461A1 (ja) * | 2014-04-25 | 2015-10-29 | 須賀 唯知 | 基板接合装置および基板接合方法 |
-
2016
- 2016-12-19 JP JP2016245620A patent/JP6558355B2/ja active Active
-
2017
- 2017-11-27 US US16/465,879 patent/US10763157B2/en active Active
- 2017-11-27 EP EP17883818.1A patent/EP3557607B1/en active Active
- 2017-11-27 WO PCT/JP2017/042334 patent/WO2018116746A1/ja not_active Ceased
- 2017-11-27 KR KR1020197017192A patent/KR102447215B1/ko active Active
- 2017-11-27 CN CN201780073727.4A patent/CN110024080B/zh active Active
- 2017-11-30 TW TW106141856A patent/TWI763749B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| CN110024080A (zh) | 2019-07-16 |
| TW201839797A (zh) | 2018-11-01 |
| WO2018116746A1 (ja) | 2018-06-28 |
| US20190295883A1 (en) | 2019-09-26 |
| KR20190097025A (ko) | 2019-08-20 |
| KR102447215B1 (ko) | 2022-09-26 |
| JP2018101663A (ja) | 2018-06-28 |
| EP3557607A1 (en) | 2019-10-23 |
| EP3557607A4 (en) | 2020-08-26 |
| EP3557607B1 (en) | 2022-08-10 |
| US10763157B2 (en) | 2020-09-01 |
| TWI763749B (zh) | 2022-05-11 |
| CN110024080B (zh) | 2023-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6558355B2 (ja) | Soiウェーハの製造方法 | |
| TWI595561B (zh) | Method of manufacturing hybrid substrate and hybrid substrate | |
| CN101118845B (zh) | 用于制造键合晶片的方法 | |
| JP5780234B2 (ja) | Soiウェーハの製造方法 | |
| JP2015177150A (ja) | 貼り合わせウェーハの製造方法 | |
| JP2015032690A (ja) | 積層ウェーハの加工方法 | |
| TWI685019B (zh) | 絕緣體上矽晶圓的製造方法 | |
| JP2011103409A (ja) | ウェーハ貼り合わせ方法 | |
| WO2009110174A1 (ja) | 貼り合わせウェーハの製造方法 | |
| JP5320954B2 (ja) | Soiウェーハの製造方法 | |
| JP6760245B2 (ja) | 薄膜soi層を有するsoiウェーハの製造方法 | |
| JP2016103637A (ja) | 2枚の基板を積層する方法 | |
| JP4016701B2 (ja) | 貼り合せ基板の製造方法 | |
| JP6200273B2 (ja) | 貼り合わせウェーハの製造方法 | |
| CN118633150A (zh) | 用于制造双绝缘体上半导体结构的方法 | |
| JP2010135662A (ja) | 貼り合わせ基板の製造方法 | |
| JP4598413B2 (ja) | 貼り合わせウエーハの製造方法及び貼り合わせウエーハの酸化膜除去用治具 | |
| JP5572914B2 (ja) | 直接接合ウェーハの製造方法 | |
| JP2010045345A (ja) | 貼り合わせウェーハの製造方法 | |
| JP6121356B2 (ja) | 酸化膜付き異種soi基板の製造方法 | |
| JP2018164006A (ja) | 貼り合わせウェーハの製造方法及び貼り合わせウェーハ | |
| JP2009252948A (ja) | 貼り合わせウェーハの製造方法 | |
| JP2009111347A (ja) | 貼り合わせウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181116 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20190610 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20190612 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190618 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190701 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6558355 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |