JP2006080314A - 結合基板の製造方法 - Google Patents

結合基板の製造方法 Download PDF

Info

Publication number
JP2006080314A
JP2006080314A JP2004262966A JP2004262966A JP2006080314A JP 2006080314 A JP2006080314 A JP 2006080314A JP 2004262966 A JP2004262966 A JP 2004262966A JP 2004262966 A JP2004262966 A JP 2004262966A JP 2006080314 A JP2006080314 A JP 2006080314A
Authority
JP
Japan
Prior art keywords
substrate
bonding
bonded
manufacturing
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004262966A
Other languages
English (en)
Other versions
JP2006080314A5 (ja
Inventor
Tadashi Ahei
忠司 阿閉
Takaharu Moriwaki
隆治 森脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2004262966A priority Critical patent/JP2006080314A/ja
Priority to US11/222,903 priority patent/US7642112B2/en
Publication of JP2006080314A publication Critical patent/JP2006080314A/ja
Publication of JP2006080314A5 publication Critical patent/JP2006080314A5/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Element Separation (AREA)

Abstract

【課題】結合基板の製造において、ボイド等の不良の発生を低減するとともに結合強度を高める。
【解決手段】結合基板の製造方法は、シリコンを含む結合面を有する第１及び第２基板の少なくとも一方を処理する結合面処理工程と、第１基板の結合面と第２基板の結合面とを結合させる結合工程とを含む。結合面処理工程は、結合面のＯＨ基を増加させるＯＨ基増加工程Ｓ１００と、ＯＨ基が増加した結合面を５０℃〜２００℃の範囲内の温度で加熱して水分量を低減する水分量低減工程Ｓ１２０とを含む。
【選択図】図２

Description

本発明は、２枚の基板を結合させて結合基板を製造する方法に関する。
近年、電子機器の高性能化や、携帯型の電子機器の普及に伴って、バルクウェーハよりも高速動作及び低消費電力化が可能なＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）ウェーハへの注目が高まっている。
ＳＯＩウェーハの製造方法は、ＳＩＭＯＸ法と結合法（はり合わせ法）に大別される。結合法は、埋め込み絶縁膜として高品位のシリコン熱酸化膜を利用することができる点でＳＩＭＯＸ法よりも優れている。結合法は、典型的には、２枚のシリコンウェーハの一方又は双方の表面に熱酸化法によって酸化膜を形成した後に２枚のシリコンウェーハを結合させた後に熱処理によりその結合の強度を向上させ、更に、不要な部分を除去することにより所望の厚さのＳＯＩ層を残す方法であり、ＳＯＩ層や埋め込み絶縁層の厚さ制御の自由度が高い。
結合法としては、特許文献１に記載された方法（同方法は、ＥＬＴＲＡＮ法として知られている）と特許文献２に記載された方法（同方法は、Ｓｍａｒｔ Ｃｕｔ法として知られている）が代表的である。
結合法は、前述のように、２枚のウェーハを結合させる工程を
含むため、結合界面に空隙（ボイド）等の不良を生じさないことが重要である。結合界面の不良の低減に関して様々なアプローチがなされてきた。
特許文献３は、ボイド不良やブリスター不良の低減のために、
接合対象の２枚の基板上に水分を残した状態でそれらを接合する方法を開示している。また、特許文献３は、従来技術として、接合対象の２枚の基板を洗浄した後、それらを接合する前に、ＩＰＡ蒸気乾燥法によってそれらを乾燥させることを紹介している。
特許文献４は、２枚の基板をＳＣ−１洗浄した後に結合させる方法を開示している。
特許文献５は、２枚の基板の結合前に、一方の基板の表面をプラズマ処理により活性化した後に該表面に水を吸着させる方法を開示している。
特許文献６は、２枚の基板の結合前に、一方の基板の表面を疎水性にする方法を開示している。
特開平５−２１３３８号公報 特開平５−２１１１２８号公報 特開２００２−３１３６８９号公報 特開２００３−３０９１０１号公報 特許第３２９４９３４号公報 特開平９−３３１０４９号公報
２枚の基板の結合において、結合面を親水性にした後に結合工程を実施すると、高い結合強度が得られる。しかしながら、特許文献６で考察されているように、結合面を親水性にすると、結合面に吸着される過剰な水分によって結合面の周辺部分にボイドが発生しやすくなる。この点に鑑み、特許文献６は、結合面を疎水性にした状態で結合工程を実施した後に、結合強度の不足分を後の熱処理工程で補うというアプローチを提案している。
つまり、従来は、結合面を親水性にすると結合界面の周辺部分にボイドが発生しやすくなり、結合面を疎水性にすると結合強度が低下するという問題があった。
本発明は、上記の課題認識を基礎としてなされたものであり、結合基板の製造において、ボイド等の不良の発生を低減するとともに結合強度を高めることを目的とする。
本発明に係る結合基板の製造方法は、シリコンを含む結合面を有する第１及び第２基板の少なくとも一方を処理する結合面処理工程と、前記第１基板の結合面と前記第２基板の結合面とを結合させる結合工程とを含む。ここで、前記結合面処理工程は、結合面のＯＨ基を増加させるＯＨ基増加工程と、ＯＨ基が増加した結合面を５０℃〜２００℃の範囲内の温度で加熱して水分量を低減する水分量低減工程とを含む。
本発明の好適な実施形態によれば、前記水分量低減工程では、ＯＨ基が増加した結合面を６０℃〜１７５℃の範囲内の温度で加熱することが好ましい。
本発明の好適な実施形態によれば、前記水分量低減工程は、大気中、不活性ガス雰囲気中又は減圧雰囲気中で実施されることが好ましい。
本発明の好適な実施形態によれば、前記結合面処理工程は、結合面のＯＨ基が５×１０１３（ａｔｏｍｓ／ｃｍ２）以上、結合面の水分量が５×１０１３（ａｔｏｍｓ／ｃｍ２）以下となるように実施されることが好ましい。
本発明の好適な実施形態によれば、前記ＯＨ基増加工程は、例えば、ＯＨ基を増加させる洗浄液によって結合面を洗浄する工程を含むことが好ましい。
本発明の好適な実施形態によれば、前記ＯＨ基増加工程は、例えば、結合面を活性化した後に該結合面に水を提供する工程を含むことが好ましい。前記ＯＨ基増加工程は、例えば、結合面を活性化させるために該結合面に光又はプラズマを照射する工程を含みうる。
本発明の好適な実施形態によれば、前記結合工程は、前記第１基板と前記第２基板との結合部分が１０ｍｍ／秒以下の速度で広がるように実施されることが好ましい。
本発明の好適な実施形態によれば、例えば、前記第１基板として、分離層の上にシリコン層、酸化シリコン層を順に有する基板を採用し、前記第２基板として、シリコン基板を採用することができる。
本発明の好適な実施形態によれば、前記第１基板として、分離層の上にシリコン層、酸化シリコン層を順に有する基板を採用し、前記第２基板として、表面に酸化シリコン層を有する基板を採用することができる。
本発明の好適な実施形態によれば、前記第１基板として、表面にシリコン層を有しその下に分離層を有する基板を採用し、前記第２基板として、表面に酸化シリコン層を有する基板を採用することができる。
本発明の好適な実施形態によれば、前記製造方法は、前記結合工程の後に前記分離層を利用して前記結合基板を分割する工程を更に含むことができる。
本発明によれば、結合基板の製造において、ボイド等の不良の発生を低減するとともに結合強度を高めることができる。
以下、添付図面を参照しながら本発明の好適な実施形態を説明する。
シリコンを含む表面を有する基板同士の結合は、結合面に物理的に吸着されている水分と、各基板の結合面を終端しているＯＨ基とによってなされうる。ここで、水分による結合は、ボイド等の不良の発生原因になり、このことは特許文献６において詳述されている。本発明は、結合強度を高めるためのＯＨ基を増加させる一方で不良の発生原因となる水分の量を低減しようとするものである。具体的には、本発明では、それぞれシリコンを含む表面を有する２枚の基板の結合（はり合わせ）において、少なくとも一方の基板の表面（結合面）のＯＨ基を増加させるＯＨ基増加工程と、ＯＨ基を増加させた基板を加熱して基板の表面（結合面）の水分を低減する水分量低減工程と、を含む結合面処理工程を実施する。この結合面処理工程により、２枚の基板の結合強度を高めるために十分なＯＨ基を結合面に形成しつつ不良の原因となる水分を低減することができる。すなわち、ＯＨ基増加工程及び水分量低減工程により、基板表面（結合面）のＯＨ基の数と水分の量の双方を制御することができる。
ＯＨ基増加工程は、例えば、ＳＣ−１、ＳＣ−２等の、基板表面をＯＨ基の増加によって親水性とする洗浄工程を含みうる。或いは、ＯＨ基増加工程は、活性化工程と、それに続く純水洗浄工程とを含みうる。活性化工程は、例えば、基板に光又はプラズマを照射する工程を含みうる。
水分量低減工程における基板の加熱温度は、５０℃〜２００℃の範囲内の温度であることが好ましく、６０℃〜１７５℃の範囲内の温度であることが更に好ましい。
ここで、２００℃を超える温度まで基板を加熱するとＯＨ基増加工程で増加させたＯＨ基が基板表面から脱離し、２枚の基板を結合させた際の結合強度の低下をもたらすので、基板の加熱を２００℃以下の温度で実施することが好ましい。また、ＯＨ基の脱離を十分に防ぐためには、基板の加熱を１７５℃以下で実施することが更に好ましい。また、５０℃未満の温度で基板を加熱したとしても短時間で十分に基板表面の水分を低減することができないので、基板を５０℃以上の温度で加熱することが好ましく、１００℃以上の温度で加熱することが更に好ましい。
水分量低減工程は、例えば、大気中、不活性ガス雰囲気中又は減圧雰囲気中で実施されることが好ましい。
結合面処理工程は、結合面のＯＨ基が５×１０１３（ａｔｏｍｓ／ｃｍ２）以上、結合面の水分量が５×１０１３（ａｔｏｍｓ／ｃｍ２）以下となるように実施されることが好ましい。
このような結合面処理工程によれば、結合基板の製造において、ボイド等の不良の発生を低減するとともに結合強度を高めることができる。ボイド等の不良の発生は、そのまま収率の向上に寄与し、結合強度の向上は、デバイス工程におけるＳＯＩ層の剥離を低減することを通して収率の向上に寄与する。
[ＳＯＩ基板の製造方法]
図１を参照しながら本発明が提供されうるＳＯＩ基板の製造方法を説明する。
まず、図１(ａ)に示す工程において、シード基板又はボンド基板としてのシリコン基板１１を準備し、これを処理することによって、シリコン基板１１上に分離層１２、シリコン層１３、絶縁層としての酸化シリコン層（ＳｉＯ２）１４を順に有する第１基板１０を作製する。この方法には、主に１つの方法がある。
第１方法では、シリコン基板１１の表面に陽極化成等により分離層１２としての多孔質を形成し、次いで、分離層１２の上にエピタキシャル成長法によってシリコン層１３を形成し、次いで、シリコン層１３の上に熱酸化法等により酸化シリコン層１４を形成する。
第２の方法では、シリコン基板１１の表面に熱酸化法等により酸化シリコン層１４を形成し、次いで、酸化シリコン層１４を通してシリコン基板１１の所定深さに水素イオン等のイオンを注入して分離層１２として欠陥層（イオン注入層）を形成する。この工程により、分離層１２と酸化シリコン層１４との間にシリコン層１３が残る。
次いで、図１（ｂ）に示す工程において、第１基板１０の表面側（酸化シリコン層側）に第２基板２０としてのシリコン基板を結合させて結合基板３０を作製する。この結合工程に先立って、ＯＨ基増加工程と水分量低減工程とを含む結合面処理工程が実施される。
ここで、第１基板１０に酸化シリコン１４を設ける代わりに第２基板２０の表面に酸化シリコン層を設けてもよいし、第１基板１０の表面と第２基板２０の表面の双方に酸化シリコン層を設けてもよい。このような酸化シリコン層は、２枚の基板の結合後に埋め込み絶縁層となる。
次いで、図１（ｃ）に示す工程において、分離層を利用して結合基板３０を分割して、埋め込み絶縁層としての酸化シリコン層１４の上に薄いシリコン層１３を有する基板を得る。なお、分離層１２の形成は必ずしも必要ではなく、分離層１２を形成しない場合には、図１（ｃ）に示す工程において、酸化シリコン層１４の上に所望の厚さのシリコン層１３が残るように、結合基板３０からシリコン基板１１の一部を研削等により除去すればよい。
次いで、図１（ｄ）に示す工程では、シリコン層１３の表面に残留する分離層１２ｂをエッチング等により除去し、その後、必要に応じて、シリコン層１３の表面を平坦化する。平坦化は、例えば、水素雰囲気中でシリコン層１３を熱処理することによりなされうる。以上の工程により、埋め込み絶縁層としての酸化シリコン層１４の上にシリコン層（ＳＯＩ層）１３を有するＳＯＩ基板４０が得られる。
分割後のシリコン基板１１は、その表面に残留する分離層１２ａを除去し、必要に応じてその表面を平坦化することによって第１基板１０の材料又は第２基板２０として再利用することができる。
次に、上記のＳＯＩ基板の製造方法に適用されうる結合面処理工程の好適な実施形態を説明する。
［第１実施形態］
結合対象の第１基板１０及び第２基板２０は、共にシリコンを含む表面を有する基板である。第１基板１０は、図１（ａ）に示すように表面に酸化シリコン層１４を有しうるが、前述のように、表面はシリコン層１３であってもよい。第２基板２０は、図１（ｂ）に示すように表面がシリコンで構成されうるが、前述のように、表面は酸化シリコンであってもよい。
図２は、第１基板１０と第２基板２０との結合に先立って実施されうる結合面処理工程の手順を示す図である。結合面処理工程は、ＯＨ基増加工程Ｓ１００と、それに続いて実施される水分量低減工程Ｓ１２０とを含む。
結合面処理工程は、第１基板１０及び第２基板２０のうち少なくとも一方の基板に対して実施され、好ましくは双方の基板に対して実施される。
この実施形態では、ＯＨ基増加工程Ｓ１００では、第１基板１０及び／又は第２基板２０の表面（結合面）に対してＳＣ−１、ＳＣ−２等の、シリコンを含む基板表面を親水性とする洗浄を実施し、これにより基板表面のＯＨ基を増加させる。ＯＨ基の増加により、第１基板１０と第２基板２０とを結合させた際の結合強度が高まる。
ＯＨ基増加工程Ｓ１００は、その一部にＦＰＭ、ＤＨＦ等のＨＦ系の洗浄液（基板表面を疎水性にする洗浄液）を使用した疎水化洗浄工程を含むことを妨げるものではないが、そのような疎水化洗浄工程は、表面がシリコン単体からなる基板については、少なくともＯＨ基増加工程の最終段階で実施されるべきではない。
水分量低減工程Ｓ１２０では、ＯＨ基増加工程Ｓ１００が実施された第１基板１０及び／又は第２基板２０を加熱することによってその表面の水分を蒸発させる。これにより、第１基板１０及び／又は第２基板２０の表面に吸着された水分が低減される。
水分量低減工程Ｓ１２０における基板の加熱温度は、５０℃〜２００℃の範囲内の温度であることが好ましく、６０℃〜１７５℃の範囲内の温度であることが更に好ましい。
ここで、２００℃を超える温度まで基板を加熱するとＯＨ基増加工程Ｓ１００で増加させたＯＨ基が基板１０及び／又は２０から脱離し、２枚の基板１０、２０を結合させた際の結合強度の低下をもたらすので、基板１０及び／又は２０の加熱を２００℃以下の温度で実施することが好ましい。また、ＯＨ基の脱離を十分に防ぐためには、基板１０及び／又は２０の加熱を１７５℃以下で実施することが更に好ましい。また、５０℃未満の温度で基板１０及び／又は２０を加熱したとしても十分にその表面の水分を低減することができないので、基板１０及び／又は２０を５０℃以上の温度で加熱することが好ましく、１００℃以上の温度で過熱することが更に好ましい。
このように、この実施形態によれば、ＯＨ基増加工程Ｓ１００により、第１基板１０と第２基板２０との結合の強度を高めるために十分なＯＨ基を表面（結合面）に形成する一方で水分量低減工程Ｓ１２０により不良の原因となる水分を低減することができる。これによりボイド等の不良の発生を防止しながら第１基板１０と第２基板２０との結合強度を高めることができる。
［第２実施形態］
第２実施形態は、第１実施形態におけるＯＨ基増加工程Ｓ１００を変更するものである。第２実施形態においても、結合面処理工程は、第１基板１０及び第２基板２０のうち少なくとも一方の基板に対して実施され、好ましくは双方の基板に対して実施される。
第２実施形態のＯＨ基増加工程Ｓ１００では、第１基板１０及び／又は第２基板２０の表面（結合面）に対して、光又はプラズマを照射することによって該表面を活性化し、その後に、該表面を純水洗浄することによって親水性にする。光照射又はプラズマ照射による活性化処理は、通常は、親水性を提供する洗浄方法よりも、基板表面のＯＨ基を増加させることができる。光照射では、エネルギーが大きいこと、及び、基板表面で吸収されやすいこと、という利用により、波長３５０ｎｍ以上のＵＶ光（紫外光）を採用することが好ましい。光照射は、例えば、大気中、又は、希ガス、不活性ガス若しくはオゾンガス中で実施されることが好ましく、更に、減圧雰囲気下で実施されることにより基板表面のＯＨ基をより増加させることができる。
プラズマ照射においては、例えば、水素、炭素、窒素、酸素のうち少なくとも１種類の元素を含む分子が選択することができるが、酸素ガス、窒素ガス、又は、ＯＨ基を含む水蒸気（Ｈ２Ｏ）も好ましい。
ＳｉＯ２面同士の結合は、強度が低いことが知られている。光又はプラズマの照射による基板表面の親水性化は、薬液を用いた親水性を提供する洗浄方法よりも多くのＯＨ基を得ることができるので、第２実施形態は、第１基板１０及び第２基板２０が共にＳｉＯ２層を表面に有する場合に特に有用である。
以下、本発明の実施例を説明する。
[第１実施例]
第１実施例は、ＥＬＴＲＡＮ法によるＳＯＩ基板の製造方法に関する。以下、図３を参照しながら第１実施例のＳＯＩ基板の製造方法を説明する。
まず、図３（ａ）に示す工程において、シード基板としてのシリコン基板１１を準備した。次いで、図３（ｂ）に示す工程において、シリコン基板１１の表面に陽極化成により多孔質シリコン層１２を形成した。次いで、図３（ｃ）に示す工程において、多孔質シリコン層１２上に、ＳＯＩ層として第２基板２０に移設（transfer）されるシリコン層１３をＣＶＤ法等によりエピタキシャル成長させた。次いで、図１（ｄ）に示す工程において、埋め込み酸化膜（ＢＯＸ）層となる酸化シリコン層（ＳｉＯ２層）１４を形成し、これにより第１基板１０を得た。
次いで、図３（ｅ）に示す工程において、第１基板１０の表面（結合面）と、ハンドル基板としての第２基板（シリコン基板）２０の表面（結合面）とに対して結合面処理工程を施し、その後、第１基板１０と第２基板２０とを結合させて結合基板３０を得た。ここでは、結合面処理工程を次のように実施した。
まず、枚様式洗浄機を使用して、第１基板１０及び第２基板２０を、オゾン洗浄とＤＨＦ洗浄との繰り返しにより洗浄し、次いで、純水でリンスした。この段階では、表面がシリコンからなる第２基板２０は、疎水性になっている。
次いで、第１基板１０及び第２基板２０の表面に対して窒素プラズマ処理を行って表面を活性化した。窒素プラズマ処理は、並行平板型ＲＦプラズマ処理装置により、５０ｓｃｃｍで窒素ガスを導入しながら、放電電力２００Ｗにより３０秒間実施した。そして、プラズマ処理後に表面を純水でリンスした。第１基板１０及び第２基板２０の表面は、プラズマ処理により、充分な量のＯＨ基によって終端される。一方で、第１基板１０及び第２基板２０の表面には、水分が過剰に吸着されている。
図４は、活性化処理後の第２基板２０のＳｉ表面（加熱処理なし）と、洗浄後に結合装置（第１基板１０と第２基板２０とを結合させる装置）のステージ上において１７５℃で３０秒間加熱した後の第２基板２０（加熱処理あり）とについて、ＡＰＩＭＳ−ＴＤＳによって水分量を評価した結果を示す図である。
”加熱処理なし”の基板表面についての昇温脱離プロファイルから分かるように、ファンデルワールス力で基板表面に吸着している水分（物理吸着水）は、１００℃以下の室温付近から脱離が始まる。また、１００℃付近でピークを持つＳｉ―ＯＨやＳｉ−Ｏ−Ｓｉに水素結合した水分も２００℃までに脱離がほぼ完了する。
結合基板３０の外周部分に生じるボイド（未接着領域）の原因は、これらの吸着水分によるものと考えられる。更に、結合強度に寄与するＯＨ基は、３００℃付近にピークをもって脱離が起こっている。
図３に示すように、活性化処理後に加熱をしない場合には、３．３０×１０１３（ａｔｏｍｓ／ｃｍ２）の吸着水分があったが、１７５℃の加熱をした場合には、吸着水分のピークはほぼ消滅して１．１２×１０１３（ａｔｏｍｓ／ｃｍ２）となった。一方、ＯＨ基のピークは、加熱とは無関係で、１．３２×１０１４（ａｔｏｍｓ／ｃｍ２）であった。すなわち、１７５℃で加熱することにより、結合強度に寄与するＯＨ基を維持したままで、ボイド等の不良の原因となる水分のみを除去することができる。
よって、ボイド等の不良の原因となる水分と、結合強度に寄与するＯＨ基とは、脱離温度（加熱温度）で完全に分離することができ、独立に制御することができることが確認された。
図５は、加熱処理をすることなく第１基板と第２基板とを結合させた結合基板（ａ）と、加熱処理をした後に第１基板と第２基板とを結合させた結合基板（ｂ）とを超音波顕微鏡により観察した結果を示している。加熱処理をすることなく結合を行った結合基板には、周辺部分に多数のボイドが存在するが、１７５℃で加熱した後に結合を行った結合基板にはボイドが存在しない。
第１基板１０と第２基板２０とを結合させた後に、結合基板３０を１０００℃程度の温度で熱処理することにより、結合強度を更に高めた。
図３（ｅ）に示す工程に次いで、図３（ｆ）に示す工程では、多孔質シリコン層１２を利用して結合基板３０を分割して、埋め込み絶縁層としての酸化シリコン層１４の上に薄いシリコン層１３を有する基板を得た。
次いで、図３（ｇ）に示す工程では、シリコン層１３の表面に残留する分離層１２ｂをエッチング等により除去し、その後、水素中で熱処理することによりシリコン層１３の表面を平坦化した。
以上の工程により、埋め込み絶縁層としての酸化シリコン層１４の上にシリコン層１３を有するＳＯＩ基板４０が得られる。このようにして得られるＳＯＩ基板４０は、結合界面にボイド等の不良を有しないとともに、酸化シリコン層１４と第２基板２０との結合強度が十分に高い。
比較例として、活性化処理をしない基板を評価したところ、吸着水分は５．０２×１０１２（ａｔｏｍｓ／ｃｍ２）と非常に少なかったが、ＯＨ基も４×１０１３（ａｔｏｍｓ／ｃｍ２）と少なかった。この基板を使って結合基板を作製し超音波顕微鏡で観察したところ、ボイドは見られなかったが、結合強度は低かった。
[第２実施例]
第２実施例も、ＥＬＴＲＡＮ法によるＳＯＩ基板の製造方法に関する。
第１実施例は、ハンドル基板としての第２基板の表面がシリコンからなるものであるが、第２実施例では、第２基板として、その表面に酸化シリコン層（ＳｉＯ２層）を有するシリコン基板を使用した。したがって、第２実施例では、第１基板と第２基板との結合において、酸化シリコン層同士が結合される。
まず、シード基板としてのシリコン基板の表面に陽極化成により多孔質シリコン層を形成した。次いで、多孔質シリコン層上にシリコン層をＣＶＤ法等によりエピタキシャル成長させ、その上に、酸化シリコン層（ＳｉＯ２層）を形成し、第１基板を得た。一方、第２基板（ハンドル基板）として、酸化等により表面に酸化シリコン層が形成されたシリコン基板を準備した。
次いで、第１、第２基板に対して結合面処理工程を施し、その後、第１基板と第２基板とを結合させて結合基板を得た。ここでは、結合面処理工程を次のように実施した。
まず、枚様式洗浄機を使用して、第１、第２基板をオゾン洗浄とＤＨＦ洗浄との繰り返しにより洗浄し、次いで、純水でリンスした。第１基板及び第２基板は、その表面にＳｉＯ２層を有するため、その表面は、比較的水分量の少ない親水性表面になっている。
ＳｉＯ２表面同士の結合強度は、Ｓｉ表面とＳｉＯ２表面との結合強度より弱いので、第１実施例よりもＯＨ基を増加させるために、両方の基板表面に対してＨ２Ｏプラズマ処理を行って表面を活性化した。Ｈ２Ｏプラズマ処理は、並行平板型ＲＦプラズマ処理装置により、Ｈ２Ｏガスを１００ｓｃｃｍで導入し、放電電力３００Ｗで３０秒間行った。そして、プラズマ処理後に表面を純水でリンスした。
第１、第２基板の表面は、プラズマ処理により、充分な量のＯＨ基によって終端される。一方で、第１、第２基板の表面には、水分が過剰に吸着されている。この状態でＡＰＩＭＳ−ＴＤＳ測定によって第１、第２基板のＯＨ基密度を測定したところ、５．２０×１０１４（ａｔｏｍｓ／ｃｍ２）であり、第１実施例における１．３２×１０１４（ａｔｏｍｓ／ｃｍ２）に比べて、３倍以上の大きな値となっていた。
活性化処理後の第１、第２基板を結合装置のステージ上において１８０℃で４０秒間加熱し、その後、結合させた。この際の加熱により吸着水分は、５．２０×１０１３（ａｔｏｍｓ／ｃｍ２）から１．０５×１０１３（ａｔｏｍｓ／ｃｍ２）まで低減した。一方、加熱後のＯＨ基は、５．１５×１０１４（ａｔｏｍｓ／ｃｍ２）であり、ほとんど変化することなく保存されていた。
よって、ボイド等の不良の原因となる水分と、結合強度に寄与するＯＨ基とを独立に制御することができることが確認された。
次いで、多孔質シリコン層を利用して結合基板を分割して、埋め込み絶縁層としての酸化シリコン層の上にＳＯＩ層を有する基板を得た。その後、ＳＯＩ層の表面に残留する分離層をエッチング等により除去し、その後、水素中で熱処理することによりＳＯＩ層の表面を平坦化した。
[第３実施例]
第３実施例も、ＥＬＴＲＡＮ法によるＳＯＩ基板の製造方法に関する。
まず、シード基板としてのシリコン基板の表面に陽極化成により多孔質シリコン層を形成した。次いで、多孔質シリコン層上にシリコン層をＣＶＤ法等によりエピタキシャル成長させ、その上に、酸化シリコン層（ＳｉＯ２層）を形成し、第１基板を得た。一方、第２基板（ハンドル基板）としてシリコン基板を準備した。
次いで、第１、第２基板に対して結合面処理工程を施し、その後、第１基板と第２基板とを結合させて結合基板を得た。ここでは、結合面処理工程を次のように実施した。
まず、第１、第２基板をＳＣ−１洗浄した。ＳＣ−１洗浄の最終洗浄工程は、アンモニア／過酸化水素水による洗浄と、それに続く純水によるリンスである。ＳＣ−１洗浄により第１、第２基板の表面が十分な量のＯＨ基で終端されるが、該表面には過剰な水分も吸着されている。
この状態でＡＰＩＭＳ−ＴＤＳ測定によって第２基板のＯＨ基の密度を測定したところ、６．２０×１０１３（ａｔｏｍｓ／ｃｍ２）であり、表面の活性化処理を行っていないので、第１実施例における１．３２×１０１４（ａｔｏｍｓ／ｃｍ２）よりやや低い値であった。
活性化処理後の第１、第２基板を結合装置のステージ上において１１０℃で３０秒間加熱し、その後、結合させた。この際、加熱により第２基板の吸着水分は、８．２０×１０１３（ａｔｏｍｓ／ｃｍ２）から２．０３×１０１３（ａｔｏｍｓ／ｃｍ２）まで低減した。一方、加熱後の第２基板のＯＨ基は、６．１８×１０１３（ａｔｏｍｓ／ｃｍ２）であり、ほとんど変化することなく保存されていた。
よって、ボイド等の不良の原因となる水分と、結合強度に寄与するＯＨ基とを独立に制御することができることが確認された。
次いで、多孔質シリコン層を利用して結合基板を分割して、埋め込み絶縁層としての酸化シリコン層の上にＳＯＩ層を有する基板を得た。その後、ＳＯＩ層の表面に残留する分離層をエッチング等により除去し、その後、水素中で熱処理することによりＳＯＩ層の表面を平坦化した。
[第４実施例]
結合面の過剰な吸着水分を原因とする結合基板の周辺部に生じるボイド等の不良は、結合工程において、結合面上の過剰な水分を外部に放出することができないために起こると考えられる。したがって、結合面の水分量が多いほど、それを外部にすべて放出するために、２枚の基板を結合させる際に結合部分が広がる速度（結合速度）を十分に遅くすることが重要である。
第１実施例において、活性化処理された基板表面を加熱処理することなく第１、第２基板を結合させたときの結合速度は、４０ｍｍ／秒であったのに対して、加熱処理された第１、第２位基板を結合させたときの結合速度は、１５ｍｍ／秒であった。この時の吸着水分量は、”加熱処理あり”で３．３０×１０１３（ａｔｏｍｓ／ｃｍ２）、”加熱処理なし”で１．１２×１０１３（ａｔｏｍｓ／ｃｍ２）であった。
また、疎水性表面を有する２枚の基板を結合させたところ、吸着水分量が５．０２×１０１２（ａｔｏｍｓ／ｃｍ２）である場合において、結合速度は９ｍｍ／秒であった。
第２実施例において、加熱処理なしで第１、第２基板を結合させたときの結合速度は、５０ｍｍ／秒であったのに対して、加熱した場合は１２ｍｍ／秒であった。
第３実施例において、加熱処理なしで第１、第２基板を結合させたときの結合速度は３５ｍｍ／秒であったのに対して、加熱処理した場合は１６ｍｍ／秒であった。
したがって、結合基板の周辺部分にボイド等の不良を発生させないためには、結合速度に着目すると、それを２０ｍｍ／秒以下にすることが好ましい。
[第５実施例]
第５実施例は、Ｓｍａｒｔ Ｃｕｔ法によるＳＯＩ基板の製造方法に関する。以下、図６を参照しながら第５実施例のＳＯＩ基板の製造方法を説明する。
まず、図６（ａ）に示す工程において、ボンドウェーハ又はボンド基板と呼ばれるシリコン基板１１を酸化処理して表面に酸化シリコン（ＳｉＯ２）層１４を形成した。次いで、図６（ｂ）に示す工程において、酸化シリコン層１４を通して、シリコン基板１１の所定深さに水素イオンを打ち込んで分離層１２としての欠陥層（イオン注入層）を形成した。これにより、第１基板１０が得られた。
次いで、図６（ｃ）に示す工程において、第１基板１０の表面（結合面）と、ハンドル基板としての第２基板（シリコン基板）２０の表面（結合面）とに対して結合面処理工程を施し、その後、第１基板１０と第２基板２０とを結合させて結合基板３０を得る。ここでは、結合面処理工程を次のように実施した。
まず、枚様式洗浄機を使用して、第１基板１０及び第２基板２０を、オゾン洗浄とＤＨＦ洗浄との繰り返しにより洗浄し、次いで、純水でリンスした。この段階では、表面がシリコンからなる第２基板２０は、疎水性になっている。
次いで、第１基板１０及び第２基板２０の表面に対してＨ２Ｏプラズマ処理を行って表面を活性化した。Ｈ２Ｏプラズマ処理は、並行平板型ＲＦプラズマ処理装置により、１００ｓｃｃｍでＨ２Ｏガスを導入し、放電電力１００Ｗにより３０秒間実施した。そして、プラズマ処理後に表面を純水でリンスした。第１基板１０及び第２基板２０の表面は、プラズマ処理により、充分な量のＯＨ基によって終端がされる。一方で、第１基板１０及び第２基板２０の表面には、水分が過剰に吸着されている。この状態でＡＰＩＭＳ−ＴＤＳ測定によって第２基板２０のＯＨ基の密度を測定したところ、２．２０×１０１４（ａｔｏｍｓ／ｃｍ２）であった。
活性化処理後の第１基板１０及び第２基板２０を結合装置のステージ上において１５０℃で３０秒間加熱し、その後、結合させた。この際、加熱により第２基板２０の吸着水分は、５．２０×１０１３（ａｔｏｍｓ／ｃｍ２）から８．０３×１０１２（ａｔｏｍｓ／ｃｍ２）まで低減された。一方、加熱後の第２基板のＯＨ基は、２．１５×１０１４（ａｔｏｍｓ／ｃｍ２）であり、ほとんど変化することなく保存されていた。
よって、ボイド等の不良の原因となる水分と、結合強度に寄与するＯＨ基とを独立に制御することができることが確認された。
次いで、図６（ｄ）に示す工程において、分離層１２を利用して結合基板３０を分割して、埋め込み絶縁層としての酸化シリコン層１４の上にＳＯＩ層１３を有する基板を得た。
次いで、図６（ｅ）に示す工程において、残留する分離層であるイオンダメージ層１２ｂを研磨処理、又は、犠牲酸化による剥離とアニール処理により取り除き、所望厚のＳＯＩ層１３を有するＳＯＩ基板４０を得た。
ＳＯＩ基板の製造方法を示す図である。 ２枚の基板の結合に先立って実施されうる結合面処理工程の手順を示す図である。 ＥＬＴＲＡＮ法によるＳＯＩ基板の製造方法を示す図である。 加熱の有無による水分量の違いＡＰＩＭＳ−ＴＤＳによって評価した結果を示す図である。 加熱処理をすることなく第１基板と第２基板とを結合させた結合基板（ａ）と、加熱処理をした後に第１基板と第２基板とを結合させた結合基板（ｂ）とを超音波顕微鏡により観察した結果を示している。 Ｓｍａｒｔ Ｃｕｔ法によるＳＯＩ基板の製造方法を示す図である。

Claims (12)

  1. 結合基板の製造方法であって、
    シリコンを含む結合面を有する第１及び第２基板の少なくとも一方を処理する結合面処理工程と、
    前記第１基板の結合面と前記第２基板の結合面とを結合させる結合工程とを含み、
    前記結合面処理工程は、
    結合面のＯＨ基を増加させるＯＨ基増加工程と、
    ＯＨ基が増加した結合面を５０℃〜２００℃の範囲内の温度で加熱して水分量を低減する水分量低減工程とを含むことを特徴とする結合基板の製造方法。
  2. 前記水分量低減工程では、ＯＨ基が増加した結合面を６０℃〜１７５℃の範囲内の温度で加熱することを特徴とする請求項１に記載の結合基板の製造方法。
  3. 前記水分量低減工程は、大気中、不活性ガス雰囲気中又は減圧雰囲気中で実施されることを特徴とする請求項１又は請求項２に記載の結合基板の製造方法。
  4. 前記結合面処理工程は、結合面のＯＨ基が５×１０１３（ａｔｏｍｓ／ｃｍ２）以上、結合面の水分量が５×１０１３（ａｔｏｍｓ／ｃｍ２）以下となるように実施されることを特徴とする請求項１乃至請求項３のいずれか１項に記載の結合基板の製造方法。
  5. 前記ＯＨ基増加工程は、ＯＨ基を増加させる洗浄液によって結合面を洗浄する工程を含むことを特徴とする請求項１乃至請求項４のいずれか１項に記載の結合基板の製造方法。
  6. 前記ＯＨ基増加工程は、結合面を活性化した後に該結合面に水を提供する工程を含むことを特徴とする請求項１乃至請求項４のいずれか１項に記載の結合基板の製造方法。
  7. 前記ＯＨ基増加工程は、結合面を活性化させるために該結合面に光又はプラズマを照射する工程を含むことを特徴とする請求項６に記載の結合基板の製造方法。
  8. 前記結合工程は、前記第１基板と前記第２基板との結合部分が１０ｍｍ／秒以下の速度で広がるように実施されることを特徴とする請求項１乃至請求項７のいずれか１項に記載の結合基板の製造方法。
  9. 前記第１基板として、分離層の上にシリコン層、酸化シリコン層を順に有する基板を採用し、前記第２基板として、シリコン基板を採用することを特徴とする請求項１乃至請求項８のいずれか１項に記載の結合基板の製造方法。
  10. 前記第１基板として、分離層の上にシリコン層、酸化シリコン層を順に有する基板を採用し、前記第２基板として、表面に酸化シリコン層を有する基板を採用することを特徴とする請求項１乃至請求項８のいずれか１項に記載の結合基板の製造方法。
  11. 前記第１基板として、表面にシリコン層を有しその下に分離層を有する基板を採用し、前記第２基板として、表面に酸化シリコン層を有する基板を採用することを特徴とする請求項１乃至請求項８のいずれか１項に記載の結合基板の製造方法。
  12. 前記結合工程の後に前記分離層を利用して前記結合基板を分割する工程を更に含むことを特徴とする請求項１乃至請求項１１のいずれか１項に記載の結合基板の製造方法。
JP2004262966A 2004-09-09 2004-09-09 結合基板の製造方法 Withdrawn JP2006080314A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004262966A JP2006080314A (ja) 2004-09-09 2004-09-09 結合基板の製造方法
US11/222,903 US7642112B2 (en) 2004-09-09 2005-09-09 Method of manufacturing bonded substrate stack

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004262966A JP2006080314A (ja) 2004-09-09 2004-09-09 結合基板の製造方法

Publications (2)

Publication Number Publication Date
JP2006080314A true JP2006080314A (ja) 2006-03-23
JP2006080314A5 JP2006080314A5 (ja) 2007-10-11

Family

ID=36126083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004262966A Withdrawn JP2006080314A (ja) 2004-09-09 2004-09-09 結合基板の製造方法

Country Status (2)

Country Link
US (1) US7642112B2 (ja)
JP (1) JP2006080314A (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177531A (ja) * 2006-12-18 2008-07-31 Soi Tec Silicon On Insulator Technologies ダブルプラズマｕｔｂｏｘ
JP2008214491A (ja) * 2007-03-05 2008-09-18 Ulvac Japan Ltd 表面処理方法
JP2008227207A (ja) * 2007-03-14 2008-09-25 Sumco Corp 貼り合わせウェーハの製造方法
JP2009004741A (ja) * 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法、及び半導体装置の作製方法
JP2009517855A (ja) * 2005-11-28 2009-04-30 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 分子接合による結合のためのプロセスおよび装置
JP2009135350A (ja) * 2007-12-03 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009253184A (ja) * 2008-04-10 2009-10-29 Shin Etsu Chem Co Ltd 貼り合わせ基板の製造方法
JP2011187716A (ja) * 2010-03-09 2011-09-22 Tokyo Electron Ltd 接合システム、接合方法、プログラム及びコンピュータ記憶媒体
JP2012069927A (ja) * 2010-08-23 2012-04-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
CN103460343A (zh) * 2011-04-08 2013-12-18 Ev集团E·索尔纳有限责任公司 晶片的永久粘合方法
JP2014510418A (ja) * 2011-04-08 2014-04-24 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェーハを永久的に結合する方法
JP2014090186A (ja) * 2013-12-04 2014-05-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2015041744A (ja) * 2013-08-23 2015-03-02 東京エレクトロン株式会社 接合方法および接合システム
JP2015211130A (ja) * 2014-04-25 2015-11-24 ボンドテック株式会社 基板接合装置および基板接合方法
JP2017508280A (ja) * 2014-02-07 2017-03-23 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 層状半導体構造体の製造方法
JP2018101663A (ja) * 2016-12-19 2018-06-28 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US10083933B2 (en) 2011-01-25 2018-09-25 Ev Group E. Thallner Gmbh Method for permanent bonding of wafers
US10825793B2 (en) 2011-04-08 2020-11-03 Ev Group E. Thallner Gmbh Method for permanently bonding wafers
WO2022070835A1 (ja) * 2020-09-30 2022-04-07 ボンドテック株式会社 基板接合方法および基板接合システム
JP7512761B2 (ja) 2020-08-19 2024-07-09 住友金属鉱山株式会社 基板接合装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7361574B1 (en) * 2006-11-17 2008-04-22 Sharp Laboratories Of America, Inc Single-crystal silicon-on-glass from film transfer
JP5220335B2 (ja) * 2007-04-11 2013-06-26 信越化学工業株式会社 Ｓｏｉ基板の製造方法
TWI492275B (zh) * 2008-04-10 2015-07-11 Shinetsu Chemical Co The method of manufacturing the bonded substrate
KR101629193B1 (ko) * 2008-06-26 2016-06-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작 방법
WO2010143778A1 (ko) * 2009-06-10 2010-12-16 서울옵토디바이스주식회사 반도체 기판, 그 제조 방법, 반도체 소자 및 그 제조 방법
US8860183B2 (en) 2009-06-10 2014-10-14 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
US8481411B2 (en) * 2009-06-10 2013-07-09 Seoul Opto Device Co., Ltd. Method of manufacturing a semiconductor substrate having a cavity
JP5847083B2 (ja) 2009-08-26 2016-01-20 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 発光素子の製造方法
JP5570838B2 (ja) * 2010-02-10 2014-08-13 ソウル バイオシス カンパニー リミテッド 半導体基板、その製造方法、半導体デバイス及びその製造方法
JP6981356B2 (ja) * 2018-04-24 2021-12-15 東京エレクトロン株式会社 成膜装置及び成膜方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5362667A (en) * 1992-07-28 1994-11-08 Harris Corporation Bonded wafer processing
JPH03294934A (ja) 1990-04-13 1991-12-26 Nippon Telegr & Teleph Corp <Ntt> 高級プログラム言語用デバッガ
JP2608351B2 (ja) 1990-08-03 1997-05-07 キヤノン株式会社 半導体部材及び半導体部材の製造方法
US5451547A (en) * 1991-08-26 1995-09-19 Nippondenso Co., Ltd. Method of manufacturing semiconductor substrate
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
KR0137125B1 (ko) * 1992-11-16 1998-06-15 모리시타 요이찌 광도파로소자와 그 제조방법
US5453652A (en) * 1992-12-17 1995-09-26 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device with interdigital transducers formed on a holding substrate thereof and a method of producing the same
EP0622897B1 (en) * 1993-04-28 2001-03-07 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device and method of manufacturing the same
EP0647022A3 (en) * 1993-10-05 1996-10-02 Matsushita Electric Ind Co Ltd Surface-semiconductor acoustic wave composite device.
JP3294934B2 (ja) 1994-03-11 2002-06-24 キヤノン株式会社 半導体基板の作製方法及び半導体基板
US5932048A (en) * 1995-04-06 1999-08-03 Komatsu Electronic Metals Co., Ltd. Method of fabricating direct-bonded semiconductor wafers
JPH09331049A (ja) 1996-04-08 1997-12-22 Canon Inc 貼り合わせｓｏｉ基板の作製方法及びｓｏｉ基板
TW507106B (en) * 1998-03-11 2002-10-21 Matsushita Electric Ind Co Ltd Method for producing an alignment chemisorption monomolecular film
US6881644B2 (en) * 1999-04-21 2005-04-19 Silicon Genesis Corporation Smoothing method for cleaved films made using a release layer
DE60042187D1 (de) * 1999-06-09 2009-06-25 Toshiba Kawasaki Kk Bond-typ Halbleitersubstrat, lichtemittierendes Halbleiterbauelement und Herstellungsverfahren
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
JP4628580B2 (ja) 2001-04-18 2011-02-09 信越半導体株式会社 貼り合せ基板の製造方法
JP2002343565A (ja) * 2001-05-18 2002-11-29 Sharp Corp 有機ｌｅｄ表示パネルの製造方法、その方法により製造された有機ｌｅｄ表示パネル、並びに、その方法に用いられるベースフィルム及び基板
CN1434493A (zh) * 2002-01-23 2003-08-06 联华电子股份有限公司 自生长疏水性纳米分子有机防扩散膜及其制备方法
JP4016701B2 (ja) 2002-04-18 2007-12-05 信越半導体株式会社 貼り合せ基板の製造方法
JP4219660B2 (ja) * 2002-11-18 2009-02-04 信越化学工業株式会社 ウエハダイシング・ダイボンドシート
US6852652B1 (en) * 2003-09-29 2005-02-08 Sharp Laboratories Of America, Inc. Method of making relaxed silicon-germanium on glass via layer transfer

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009517855A (ja) * 2005-11-28 2009-04-30 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 分子接合による結合のためのプロセスおよび装置
JP2012238873A (ja) * 2005-11-28 2012-12-06 Soytec 分子接合による結合のためのプロセスおよび装置
JP2008177531A (ja) * 2006-12-18 2008-07-31 Soi Tec Silicon On Insulator Technologies ダブルプラズマｕｔｂｏｘ
JP2008214491A (ja) * 2007-03-05 2008-09-18 Ulvac Japan Ltd 表面処理方法
US8802540B2 (en) 2007-03-14 2014-08-12 Sumco Corporation Method of manufacturing bonded wafer
JP2008227207A (ja) * 2007-03-14 2008-09-25 Sumco Corp 貼り合わせウェーハの製造方法
JP2009004741A (ja) * 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法、及び半導体装置の作製方法
US9059247B2 (en) 2007-05-18 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
JP2009135350A (ja) * 2007-12-03 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009253184A (ja) * 2008-04-10 2009-10-29 Shin Etsu Chem Co Ltd 貼り合わせ基板の製造方法
JP2011187716A (ja) * 2010-03-09 2011-09-22 Tokyo Electron Ltd 接合システム、接合方法、プログラム及びコンピュータ記憶媒体
JP2012069927A (ja) * 2010-08-23 2012-04-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
US10083933B2 (en) 2011-01-25 2018-09-25 Ev Group E. Thallner Gmbh Method for permanent bonding of wafers
JP2014516469A (ja) * 2011-04-08 2014-07-10 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェーハを永久的に結合する方法
CN103460343A (zh) * 2011-04-08 2013-12-18 Ev集团E·索尔纳有限责任公司 晶片的永久粘合方法
JP2014510418A (ja) * 2011-04-08 2014-04-24 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェーハを永久的に結合する方法
US10825793B2 (en) 2011-04-08 2020-11-03 Ev Group E. Thallner Gmbh Method for permanently bonding wafers
JP2015041744A (ja) * 2013-08-23 2015-03-02 東京エレクトロン株式会社 接合方法および接合システム
JP2014090186A (ja) * 2013-12-04 2014-05-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2017508280A (ja) * 2014-02-07 2017-03-23 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 層状半導体構造体の製造方法
JP2015211130A (ja) * 2014-04-25 2015-11-24 ボンドテック株式会社 基板接合装置および基板接合方法
JP2018101663A (ja) * 2016-12-19 2018-06-28 信越半導体株式会社 Ｓｏｉウェーハの製造方法
CN110024080A (zh) * 2016-12-19 2019-07-16 信越半导体株式会社 Soi晶圆的制造方法
US10763157B2 (en) 2016-12-19 2020-09-01 Shin-Etsu Handotai Co., Ltd. Method for manufacturing SOI wafer
WO2018116746A1 (ja) * 2016-12-19 2018-06-28 信越半導体株式会社 Ｓｏｉウェーハの製造方法
CN110024080B (zh) * 2016-12-19 2023-05-02 信越半导体株式会社 Soi晶圆的制造方法
JP7512761B2 (ja) 2020-08-19 2024-07-09 住友金属鉱山株式会社 基板接合装置
WO2022070835A1 (ja) * 2020-09-30 2022-04-07 ボンドテック株式会社 基板接合方法および基板接合システム

Also Published As

Publication number Publication date
US20060073644A1 (en) 2006-04-06
US7642112B2 (en) 2010-01-05

Similar Documents

Publication Publication Date Title
JP2006080314A (ja) 結合基板の製造方法
JP4379943B2 (ja) 半導体基板の製造方法および半導体基板製造装置
KR100755368B1 (ko) 3차원 구조를 갖는 반도체 소자의 제조 방법들 및 그에의해 제조된 반도체 소자들
JP4927080B2 (ja) 厚い絶縁層の粗さを減少させるための方法
US6911375B2 (en) Method of fabricating silicon devices on sapphire with wafer bonding at low temperature
JP5340934B2 (ja) シリコン・オン・インシュレータ構造に使用されるプラズマ浸漬イオン注入処理による表面活性化のための方法
JP5572347B2 (ja) Ｓｏｉ基板の作製方法
US7776719B2 (en) Method for manufacturing bonded wafer
JP2009111381A (ja) 微細な埋め込み絶縁層を有するｓｏｉ基板
US8314006B2 (en) Method for manufacturing bonded wafer
JP2008021971A (ja) 電子工学、光学または光電子工学に使用される２つの基板を直接接合する方法
JP5622988B2 (ja) 半導体基板の作製方法
TW201118941A (en) Method for reprocessing semiconductor substrate and method for manufacturing SOI substrate
JP5336101B2 (ja) Ｓｏｉ基板の製造方法
JP2008021992A (ja) 接合界面安定化のための熱処理
JP5520744B2 (ja) 半導体基板の再生方法
JP2005347302A (ja) 基板の製造方法
KR100944235B1 (ko) 이중 플라즈마 ｕｔｂｏｘ
JP2013030764A (ja) 半導体基板の再生方法、再生半導体基板の作製方法、及びｓｏｉ基板の作製方法
JP3707200B2 (ja) 半導体基板の製造方法
WO2010137682A1 (ja) 貼り合わせウェーハの製造方法
JP6643873B2 (ja) ２枚の基板を積層する方法
JP5865057B2 (ja) 半導体基板の再生方法、及びｓｏｉ基板の作製方法
JP2013508962A (ja) 結晶シリコンの少なくとも一つの極薄層を含む多層膜を製造する方法及び前記方法により得られたデバイス
JP2009253184A (ja) 貼り合わせ基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070828

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070828

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070828

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100623