JP2014510418A - ウェーハを永久的に結合する方法 - Google Patents

ウェーハを永久的に結合する方法 Download PDF

Info

Publication number
JP2014510418A
JP2014510418A JP2014503004A JP2014503004A JP2014510418A JP 2014510418 A JP2014510418 A JP 2014510418A JP 2014503004 A JP2014503004 A JP 2014503004A JP 2014503004 A JP2014503004 A JP 2014503004A JP 2014510418 A JP2014510418 A JP 2014510418A
Authority
JP
Japan
Prior art keywords
reservoir
layer
contact surface
reaction
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014503004A
Other languages
English (en)
Other versions
JP5980309B2 (ja
JP2014510418A5 (ja
Inventor
トマス・プラハ
クルト・ヒンゲル
マルクス・ヴィンプリンガー
クリストフ・フリュートゲン
Original Assignee
エーファウ・グループ・エー・タルナー・ゲーエムベーハー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エーファウ・グループ・エー・タルナー・ゲーエムベーハー filed Critical エーファウ・グループ・エー・タルナー・ゲーエムベーハー
Publication of JP2014510418A publication Critical patent/JP2014510418A/ja
Publication of JP2014510418A5 publication Critical patent/JP2014510418A5/ja
Application granted granted Critical
Publication of JP5980309B2 publication Critical patent/JP5980309B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation
    • H01L21/187Joining of semiconductor bodies for junction formation by direct bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

本発明は、以下のステップを特に以下の順序で有する、第1の基板(1)の第1の接触面(3)を第2の基板(2)の第2の接触面(4)に結合する方法に関する。すなわち、−第1の基板(1)上及び/又は第2の基板(2)上の少なくとも1つのレザバー形成層(6、6’)中に、少なくとも主として非晶質物質からなる、少なくとも1つのレザバー(5、5’)を形成するステップ、−レザバー/複数のレザバー(5、5’)を第1の反応物又は反応物の第1の群で少なくとも部分的に充填するステップ、−レザバー(5)及び/又はレザバー(5’)上に第2の反応物又は反応物の第2の群を含む反応層(17)を形成する又は施すステップ、−前結合連結部を形成するために第1の接触面(3)を第2の接触面(4)と接触させるステップ、並びに−第1及び第2の接触面(3、4)間の永久的結合を形成するステップ。

Description

本発明は、請求項1で請求する第1の基板の第1の接触面を第2の基板の第2の接触面に結合する方法に関する。
基板の永久的又は不可逆的結合の目的は、できる限り強く、特にできる限り不可逆的である相互接続、したがって、基板の2つの接触面の間の高い結合力を得ることである。従来技術においてこの目的のための様々なアプローチ及び生産方法が存在する。
現在までに採用された公知の生産方法及びアプローチは、再現させることができず又は不完全にしか再現させることができず、特に変化した状態にほとんど適用することができない結果をもたらすことが多い。特に、現在用いられている生産方法は、再現性のある結果を保証するために、高い温度、特に>400℃を使用することが多い。
エネルギー消費が高いこと及び基板上に存在する構造の破壊が起こり得ることなどの技術的問題は、高い結合力を得るために現在まで必要であった300℃をはるかに上回る高温にある程度起因する。
他の要求は、下記の事項にある。
−フロントエンドオブライン適合性
これは、電気的に活性な構成要素の生産時の工程の適合性と定義される。したがって、結合工程は、構造ウェーハ上に既に存在するトランジスタなどの活性構成要素が加工中に有害な影響も損傷も受けないように計画されなければならない。適合性の基準は、主として特定の化学的要素(主としてCMOS構造における)の純度及び主として熱応力による機械的耐荷重性を含む。
−低汚染
−無加力
−特に異なる熱膨張係数を有する材料について、できる限り低い温度
結合力の低下は、構造ウェーハのより注意深い取扱いと、ひいては直接的な機械的負荷による破壊の可能性の低下につながる。
したがって、本発明の目的は、同時にできる限り低い温度におけるできる限り高い結合力を有する永久的結合の注意深い形成の方法を考案することである。
この目的は、請求項1の特徴により達成される。本発明の有利な展開を従属請求項に示す。本明細書に示す特徴の少なくとも2つのすべての組合せ、請求項及び/又は図も本発明の枠内に入る。所定の値の範囲において、表示限界内の値は、境界値としても開示されるように考慮され、いずれかの組合せにおいて請求される。
本発明の基本的概念は、基板の少なくとも1つにおける第1のエダクト(educt)を保持するためのレザバーを考案し、基板の間の接触を起こさせ又は一時的結合を形成させた後にそのエダクトを2つの基板の1つ、特に反応層に存在する第2のエダクトと反応させ、それにより、基板間の不可逆的又は永久的結合を形成することである。第1及び/又は第2の基板におけるレザバー形成層にレザバーを形成する前又は後に、一般的に、特にフラッシングステップによる基板又は複数の基板の洗浄を行う。この洗浄は、非結合部位をもたらすような粒子が表面上に存在しないことを一般的に保証するものである。
レザバー又は複数のレザバーの形成の後、エダクトの間の距離を短縮するために本発明において請求するように、少なくとも1つの反応層をレザバーの少なくとも1つに施す又はそれらの上に形成させる。反応層は、特に、第2のエダクト、好ましくは易酸化性物質、より好ましくはケイ素からなる。
レザバー及びレザバーに含まれるエダクトは、結合速度を増加させ、特に反応により接触面の少なくとも1つ、好ましくはレザバーの反対側の接触面又は2つの接触面を変形させることにより、一時的又は可逆的結合を専用の方法により形成させた後の接触面における永久的な結合を直接的に強固にする反応を誘導する技術的可能性をもたらす。
前結合ステップについては、基板の間の一時的又は可逆的結合を形成させることに関して基板の接触面間の弱い相互作用を発生させる目的について様々な可能性が存在する。前結合強さは、永久的結合を少なくとも2〜3倍、特に5倍、好ましくは15倍、より好ましくは25倍下回る。指針値として、純粋な非活性化親水性化ケイ素の前結合強さが約100mJ/mであり、純粋なプラズマ活性化親水性化ケイ素の前結合強さが約200〜300mJ/mであることに言及する。分子濡れ基板(molecule−wetted substrates)間の前結合は、異なるウェーハ側の分子間のファンデルワールス相互作用に主として起因して生ずる。したがって、主として永久双極子モーメントを有する分子は、ウェーハ間の前結合を可能にするのに適する。以下の化合物は、例としてであるが、それらに限定されない相互接続物質として記載する。
−水
−チオール
−AP3000
−シラン及び/又は
−シラノール
本発明で請求する基板は、その材料がエダクトとして他の供給されたエダクトと反応して、より高い分子体積を有する生成物を生成することができ、その結果として基板上の成長層の形成がもたらされる。以下の組合せは、特に有利であり、矢印の左にエダクトの名称を示し、矢印の右に生成物/複数の生成物の名称を示し、供給されたエダクト又はエダクトと反応する副生成物は、具体的には名称を示さない。
− Si → SiO、Si、SiN
− Ge → GeO、Ge
− α−Sn → SnO
− B → B、BN
− Se → SeO
− Te → TeO、TeO
− Mg → MgO、Mg
− Al → Al、AlN
− Ti → TiO、TiN
− V → V
− Mn → MnO、MnO、Mn、Mn、Mn
− Fe → FeO、Fe、Fe
− Co → CoO、Co
− Ni → NiO、Ni
− Cu → CuO、CuO、Cu
− Zn → ZnO
− Cr → CrN、Cr23、CrC、Cr、Cr
− Mo → Mo
− Ti → TiC
− Nb → Nb
− Ta → Ta
− Zr → ZrC
− Hf → HfC
− V → V、VC
− W → WC、WC
− Fe → FeC、Fe、Fe
以下の混合形の半導体も基板として考えられる。
− III−V:GaP、GaAs、InP、InSb、InAs、GaSb、GaN、AlN、InN、AlGa1−xAs、InGa1−x
− IV−IV:SiC、SiGe、
− III−IV:InAlP、
−非線型光学:LiNbO、LiTaO、KDP(KHPO
−太陽電池:CdS、CdSe、CdTe、CuInSe、CuInGaSe、CuInS、CuInGaS
−伝導性酸化物:In2−xSnxO3−y
本発明において請求するように、ウェーハの少なくとも1つに、体積膨張反応のための特定の量の少なくとも1つの供給エダクトを保存することができるレザバー(又は複数のレザバー)が存在する。したがって、エダクトは、例えば、O、O、HO、N、NH、H等であり得る。系のエネルギーを低下させる反応相手の傾向に基づく、特に酸化物の成長により決定づけられる膨張により、接触面間の生じ得る隙間、孔隙及び空洞が最小限となり、これらの領域における基板の間の距離が狭められることにより、結合力がそれ相応に増加する。最善な可能な場合において、既存の隙間、孔隙及び空洞は、完全に閉鎖され、そのため、完全結合面積が増加し、ひいては、本発明において請求する結合力がそれに応じて増加する。成長層の成長のための第1のエダクトと第2のエダクトとの間の反応は、レザバー上に塗布又は形成された、少なくとも主として第2のエダクトからなる、レザバーより特に薄く、好ましくは少なくとも半分に薄くなされた反応層により加速される。本発明において請求するように、塗布される反応層の厚さの選択は、本質的に全反応層が第1のエダクトと第2のエダクトとの反応中に消費されるように行われる。反応層のサイズにより、レザバーの形成及びレザバーの充填も制御される。さらに塗布される反応層の厚さは、特に1から15nmの間、好ましくは2から10nmの間、より好ましくは3から5nmの間である。
本発明において請求するように、さらなる反応層の塗布の後ならば、接触(contact−making)ができる限り同時進行的に、特に2時間以内、好ましくは30分以内、より好ましくは10分以内、理想的には5分以内に行われることが特に有利である。この処置により、反応層の酸化などの起こり得る望ましくない反応が最小限となる。
本発明において請求するように、特に第2の基板の反応層の不動態化により、好ましくはN、フォーミングガス若しくは不活性化雰囲気への曝露により又は真空下で又は非晶質化により、接触面を接触させる前に反応層のこれらの反応を抑制する手段が存在し得る。これに関連して、フォーミングガスを含む、特に主としてフォーミングガスからなるプラズマによる処理は、特に適切であることが立証された。ここで、フォーミングガスは、少なくとも2%、より適切には4%、理想的には10又は15%の水素を含むガスと定義される。混合物の残りの部分は、例えば、窒素又はアルゴンなどの不活性ガスである。不活性雰囲気又は真空雰囲気を有するシステムは、1つの処理チャンバーから次の処理チャンバーへの基板の移送が、制御された調節可能な雰囲気中、特に真空雰囲気中で基板の移送を完全に行うことができる基板ハンドリングシステムにより行われるシステムとして好ましくは使用することができる。これらのシステムは、産業において通常であり、当業者に公知である。
接触面は通常、0.2nmの二次粗度(quadratic roughness)(R)による粗度を示す。これは、1nmの範囲における表面のピークピーク値に相当する。これらの経験値は、原子間力顕微鏡(AFM)により測定した。
本発明において請求するような反応は、1単層(ML)の水を有する直径が200〜300mmの円形ウェーハの通常のウェーハ面について成長層を0.1〜0.3nm成長させるのに適している。
本発明において請求するように、したがって、少なくとも2ML、好ましくは少なくとも5ML、より好ましくは少なくとも10MLの流体、特に水がレザバーに保存されることが特にもたらされる。
プラズマへの曝露によるレザバーの形成は、特に好ましい。その理由は、プラズマ曝露がさらに相乗効果として接触面の平滑化及び親水性化をもたらすからである。表面は、レザバー形成層の物質の主として粘性流によるプラズマ活性化により平滑化される。親水性の増大は、特に以下の反応によるSi−O−Siなどの表面上に存在するSi−O化合物の好ましくは分解による、ケイ素ヒドロキシル化合物の増加によって特に起こる。
Si−O−Si+HO←→2SiOH
特に前述の効果の結果としての他の副次的効果は、前結合強さが特に2〜3倍改善することにある。
第1の基板の第1の接触面上のレザバー形成層における(及び場合によって、第2の基板の第2の接触面上のレザバー形成層の)レザバーは、熱酸化物で被覆された第1の基板の例えばプラズマ活性化により形成される。プラズマ活性化は、プラズマに必要な条件を調節することができるために真空チャンバー中で行われる。本発明において請求するように、プラズマ放電のために0〜2000eVの範囲のイオンエネルギーを有するNガス、Oガス又はアルゴンガスを用い、その結果として、処理表面、この場合には第1の接触面の20nmまでの、好ましくは15nmまでの、より好ましくは10nmまでの、最も好ましくは5nmまでの深さを有するレザバーが生成される。本発明において請求するように、レザバーを生成するのに適する粒子型、原子及び/又は分子を用いることができる。好ましくは必要な特性を有するレザバーを生成するそれらの原子及び/又は分子を用いる。該当する特性は、主として細孔径、細孔分布及び細孔密度である。或いは、本発明において請求するように、例えば、空気又は95%Ar及び5%Hからなるフォーミングガスなどのガス混合物を用いることができる。用いるガスによって、プラズマ処理中にレザバーにとりわけ次のイオンが存在する:N+、N+、O+、O+、Ar+。第1のエダクトは、レザバー/複数のレザバーの非占有自由空間に収容することができる。レザバー形成層と、それに応じてレザバーとが、反応層内に及び得る。
有利には、反応層と反応することができ、少なくとも部分的に、好ましくは大部分、第1のエダクトからなる異なる種類のプラズマ種が存在する。第2のエダクトがSi/Siである限りにおいて、Oプラズマ種が有利であることとなる。
レザバー/複数のレザバーは、次の考慮すべき事項に基づいて形成される。すなわち、細孔径は、10nmより小さい、好ましくは5nmより小さい、より好ましくは1nmより小さい、さらにより好ましくは0.5nmより小さい、最も好ましくは0.2nm小さい。
細孔密度は、好ましくは衝突作用により細孔を生成する粒子の密度に正比例し、最も好ましくは衝突種の分圧により変化させることができ、処理時間及び特に用いられるプラズマシステムのパラメーターに依存する。
細孔分布は、好ましくはプラトー状の領域に重ね合されるいくつかの最大細孔濃度の領域のパラメーターの変化による、表面下の最大細孔濃度の少なくとも1つの領域を有することが好ましい(図7参照)。細孔分布は、深さの増加とともにゼロに収束する。衝撃時の表面に近い領域は、表面近くの細孔密度とほぼ同じ細孔密度を有する。プラズマ処理の終了後は、表面上の細孔密度は、応力緩和機構の結果として低下し得る。表面に対して厚さ方向の細孔分布は、1つの急な側面を有し、バルクに対しては、むしろより平坦であるが、連続的に低下しつつある側面を有する(図7参照)。
細孔径、細孔分布及び細孔密度について、プラズマによらないすべての方法に同様な考慮すべき事項が適用される。
レザバーは、工程パラメーターの管理された使用及び組合せにより設計することができる。図7に酸化ケイ素層への浸透深さの関数としてのプラズマにより注入された窒素原子の濃度の表示を示す。物理的パラメーターの変化により2つのプロファイルを発生させることが可能であった。第1のプロファイル11は、酸化ケイ素内により深くより高度に加速された原子により発生し、逆にプロファイル12は、工程パラメーターをより低い密度に変化させた後に得られた。2つのプロファイルの重ね合せにより、レザバーに特有の和曲線13が得られる。注入原子及び/又は分子種の濃度の間の関係は明らかである。より高い濃度は、より高い欠陥構造、したがって、その後のエダクトを収容するより多くの空間を有する領域を示す。プラズマ活性化時に専用の方法で特別に制御される工程パラメーターの連続的変化により、(分布)ができる限り均一である深さにわたる付加イオンの分布を有するレザバーを実現することが可能となる。
プラズマにより生成されるレザバーに代わるべきものとしてのレザバーとして、基板の少なくとも1つ、少なくとも第1の基板におけるTEOS(テトラエチルオルトケイ酸塩)酸化物層の使用が考えられる。この酸化物は、熱酸化物より一般的に密度が低く、その理由のために本発明において請求するように圧縮が有利である。圧縮は、レザバーの規定の多孔度を設定する目的での熱処理によって起こる。
本発明の1つの実施形態によれば、レザバーの充填は、第1の基板にレザバーを、第1のエダクトを既に含んでいるコーティングとして施すことによりレザバーの形成と同時に特に有利に行われ得る。
レザバーは、ナノメートル範囲の多孔性を有する多孔質層、又は10nmより小さい、より好ましくは5nmより小さい、さらにより好ましくは2nmより小さい、最も好ましくは1nmより小さい、すべての中で最も好ましくは0.5nmより小さいチャンネル密度を有するチャンネルを有する層と考えられる。
本発明において請求する、第1のエダクト又はエダクトの第1の群によるレザバーの充填のステップについて、以下の実施形態(組合せも)が考えられる。
−周囲雰囲気にレザバーを曝露するステップ、
−とりわけ脱イオン化された水によりフラッシングするステップ、
−エダクトを含む又はそれ、とりわけHO、H、NHOHからなる流体によりフラッシングするステップ、
−任意のガス雰囲気、とりわけ原子ガス、分子ガス、ガス混合物にレザバーを曝露するステップ、
−水蒸気又は過酸化水素蒸気を含む雰囲気にレザバーを曝露するステップ及び
−エダクトで既に充填されたレザバーを第1の基板上にレザバー形成層として堆積させるステップ。
次の化合物は、エダクトとして可能である。すなわち、O 、O、O、N、NH、HO、H及び/又はNHOH。
上で挙げた過酸化水素蒸気の使用は、水を使用することのほかの好ましい変形形態である。過酸化水素は、より大きい酸素対水素比を有するという利点をさらに有する。さらに、過酸化水素は、特定の温度以上で、及び/又はMHz範囲の高周波場の使用により、水素と酸素に解離する。
主として異なる熱膨張係数を有する物質を用いる場合、注目に値する温度上昇又はせいぜい局所的/固有の温度上昇を引き起こさない前述の種の解離のための方法の使用が有利である。特に、解離を少なくとも促進する、好ましくは引き起こすマイクロ波照射が存在する。
(さらに施される)反応層を以下の1つ又は複数の方法により施す。
−PECVD
−LPCVD
−蒸着
−エピタキシー
−MOCVD
本発明の1つの有利な実施形態によれば、成長層の形成及び不可逆的結合の強化が反応層中への第1のエダクトの拡散によって起こることがもたらされる。
本発明の他の有利な実施形態によれば、不可逆的結合の形成が一般的に300℃未満、有利には200℃未満、より好ましくは150℃未満、さらにより好ましくは100℃未満の温度で、最も好ましくは室温で、とりわけ最長12日間、より好ましくは最長1日間、さらにより好ましくは最長1時間、最も好ましくは最長15分間に起こることがもたらされる。他の有利な熱処理方法は、マイクロウェーブによる誘電加熱である。
ここで、不可逆的結合が1.5J/mより大きい、とりわけ2J/mより大きい、好ましくは2.5J/mより大きい結合強さを有するならば、それはとりわけ有利である。
反応中に、本発明において請求するように、第2のエダクトのモル体積より大きいモル体積を有する生成物が反応層中に生成するという点で、結合強さをとりわけ有利に増加させることができる。本発明において請求するように、接触面間の隙間を化学反応により閉鎖することができる結果として、このように第2の基板上の成長が達成される。結果として、接触面間の距離、したがって平均距離が減少し、デッドスペースが最小限になる。
レザバーの形成が、とりわけ10から600kHzの間の活性化周波数及び/又は0.075から0.2ワット/cmの間の電力密度及び/又は0.1から0.6mバールの間の圧力による加圧を用いたプラズマ活性化により起こる限りにおいて、接触面の平滑化、また接触面の親水性の明らかな増加などのさらなる効果が達成される。
或いはそれに加えて、レザバーの形成は、レザバー形成層として特定の多孔度まで制御された仕方で圧縮されたテトラエトキシシラン酸化物層の使用によって本発明において請求するように起こり得る。
本発明の他の有利な実施形態によれば、レザバー形成層が、主として、とりわけ本質的に完全に、とりわけ非晶質の二酸化ケイ素、とりわけ熱酸化により生成したものからなり、反応層が易酸化性物質から、とりわけ主として、好ましくは本質的に完全にSi、Ge、InP、GaP又はGaN(又は上で代わるべきものとして言及した他の物質)からなることがもたらされる。既存の隙間をとりわけ効果的に閉鎖するとりわけ安定な反応は、酸化により可能になる。
本発明において請求するように各レザバーの下のレザバー/複数のレザバーの形成後に施された反応層に加えて、とりわけ主として第2のエダクト又は第2の群からなる他の反応層が存在し得る。言い換えれば、本発明において請求するように、第1の基板(1)が1つの反応層を有すること及び/又は第2の基板が1つの反応層を有し、レザバー形成層に隣接した第2のエダクト又は第2の群から少なくとも主としてなることがもたらされる。
ここで、レザバー形成層及び/又は反応層が成長層の機能を果たすならば、本発明において請求するように、それはとりわけ有利である。成長層は、本発明において請求するように反応によって引き起こされる成長を受ける。成長は、非晶質SiOの再形成によるSi−SiO転移並びにそれによって引き起こされる変形、とりわけ反応層との界面上の、とりわけ第1及び第2の接触面間の隙間の領域における成長層のとりわけ膨張から発して起こる。これは、2つの接触面の間の距離の減少又はデッドスペースの減少を引き起こし、その結果として2つの基板の間の結合強さが増加する。200℃から400℃の間の温度、好ましくは約200℃及び150℃、より好ましくは150℃から100℃の間の温度、最も好ましくは100℃から室温の間の温度がとりわけ有利である。成長層は、いくつかの成長領域に分けることができる。成長層は、同時に、反応を促進する他のレザバーが形成される第2の基板のレザバー形成層であり得る。
ここで、成長層が不可逆的結合の形成の前に0.1nmから5nmの間の平均厚さAを有するならば、それはとりわけ有利である。成長層が薄いほど、成長層を介しての第1及び第2のエダクト間のとりわけ反応層への成長層を介する第1のエダクトの拡散による反応がより速やか且つ容易に起こる。成長層を介するエダクトの拡散速度は、とりわけ薄くされ、したがって、永久的結合の形成の少なくとも開始時又は反応の開始時に非常に薄い成長層により増加する。これは、同じ温度におけるエダクトのより低い移動時間につながる。
本発明の1つの実施形態によれば、レザバーの形成が真空中で行われることが有利にもたらされる。したがって、望ましくない物質又は化合物によるレザバーの汚染を避けることができる。
本発明の他の実施形態によれば、レザバーの充填が以下に挙げる1つ又は複数のステップにより起こることが有利にはもたらされる。
−大気中水分及び/又は空気に含まれる酸素でレザバーを充填するために、第1の接触面を大気に曝露するステップ、
−第1の接触面をとりわけ主に、好ましくはほぼ完全に、とりわけ脱イオン化されたHO及び/又はHからなる流体に大気に曝露するステップ、
−第1の接触面をとりわけ0〜2000eVの範囲のイオンエネルギーを有するNガス及び/又はOガス及び/又はArガス及び/又はとりわけ95%Ar及び5%Hからなるフォーミングガスに曝露するステップ、
−既に挙げたエダクトでレザバーを充填するための蒸着。
レザバーが好ましくは0.1nmから25nmの間、より好ましくは0.1nmから15nmの間、さらにより好ましくは0.1nmから10nmの間、最も好ましくは0.1nmから5nmの間の厚さRで形成されるならば、それは、工程手順においてとりわけ有効である。さらに、本発明の1つの実施形態によれば、不可逆的結合の形成の直前のレザバーと反対側の基板の反応層との間の平均距離Bが0.1nmから15nmの間、とりわけ0.5nmから5nmの間、好ましくは0.5nmから3nmの間であるならば、それは有利である。距離Bは、薄層化による影響を受け得る。
方法を実施するための装置は、本発明において請求するように、レザバーを形成するためのチャンバー、レザバーを充填するためのとりわけ別個に備えられたチャンバー及び前結合を形成させるためのとりわけ別個に備えられたチャンバーで構成されており、それらのチャンバーのすべては、真空システムにより互いに直接的に接続されている。
他の実施形態において、レザバーの充填は、直接雰囲気を介して、したがって、雰囲気に開放させることができるチャンバー内又は覆われていないが、半自動的及び/又は完全に自動的にウェーハを取り扱うことができる単に構造上でも行われ得る。
本発明の他の利点、特徴及び詳細は、好ましい具体例としての実施形態の以下の記述から、また図面を用いて明らかになる。
第1の基板が第2の基板と接触した直後の本発明において請求する方法の第1のステップを示す図である。 第1の基板が第2の基板と接触した直後の本発明において請求する方法の代替の第1のステップを示す図である。 より高い結合強さを得るための本発明において請求する方法の他のステップを示す図である。 より高い結合強さを得るための本発明において請求する方法の他のステップを示す図である。 接触している基板接触面についての図1、図2a及び図2bによるステップに続く本発明において請求する方法の他のステップを示す図である。 基板間の不可逆的/永久的結合の形成のための本発明において請求するステップを示す図である。 図3及び図4によるステップ中に2つの接触面上で進行する化学的/物理的過程の拡大を示す図である。 図3及び図4によるステップ中に2つの接触面間の界面で進行する化学的/物理的過程のさらなる拡大を示す図である。 本発明において請求するレザバーの生成を示す図である。
同じ又は同等の特徴は、図における同じ参照番号により特定される。
図1aに示す状況において、第1の基板1の第1の接触面3と第2の基板の第2の接触面4との間の前結合ステップ中又はその直後に進行する化学反応の一抜粋のみを示す[sic]。表面は、極性OH基で終わり、したがって親水性である。第1の基板1と第2の基板2は、表面上に存在するOH基とHO分子との間、またHO分子単独間の水素結合の引力により保持される。少なくとも第1の基板1の親水性は、先行するステップにおけるプラズマ処理により増加していた。
代替実施形態による第1の基板1のプラズマ処理ととりわけ同時に、第2の基板2又は第2の接触面4をプラズマ処理にさらにかけることがとりわけ有利である。
熱二酸化ケイ素からなるレザバー形成層6におけるレザバー5並びに図1bによる代替実施形態におけるレザバー形成層6’における第2の反対側のレザバー5’は、プラズマ処理により本発明において請求するように形成された。レザバー形成層6、6’の下に第2のエダクト又はエダクトの第2の群を含む反応層7、7’が直接隣接している。0から2000eVの間の範囲のイオンエネルギーを有するOイオンを用いたプラズマ処理により、レザバー形成層6におけるイオン形成チャンネル又は細孔である約15nmの平均厚さRのレザバー5が得られる。
同様にレザバー5(及び場合によってレザバー5’)は、図1に示すステップの前及びプラズマ処理の後に第1のエダクトとしてのHOで少なくとも主として充填されている。プラズマ工程で存在するイオンの還元種、とりわけO、N、H、Arもレザバーに見いだすことができる。
第2のエダクトを含む非常に薄い反応層17をレザバー5に施す。反応層17は、以下の1つ又は複数の方法により施す。
−PECVD
−LPCVD
−蒸着
−エピタキシー
−MOCVD
したがって、本発明において、より厚い、とりわけ非晶質の酸化物層としてレザバーを形成させることが有利に可能である。その理由は、レザバー形成層6、6’の下に場合によってさらに第2のエダクト、特にここで述べた例におけるケイ素を同様に含む反応層7、7’が存在するからである。
接触面3、4は、図1a及び図1bに示す段階において接触した後に接触面3、4の間に存在する水によってとりわけ決定づけられる比較的に広い隙間をまだ有する。したがって、現存する結合強さは、比較的に低く、約100mJ/cmから300mJ/cmの間、とりわけ200mJ/cm超である。これに関連して、前プラズマ活性化は、とりわけプラズマ活性化第1の接触面3の親水性の増大及びプラズマ活性化によってもたらされる平滑化効果により決定的に重要な役割を果たす。
図1に示され、前結合と呼ばれる過程は、好ましくは周囲温度又は最高50℃で進行し得る。図2a及び図2bに−OH終端表面による水の分解により生ずる親水性結合、Si−O−Si架橋を示す。図2a及び図2bにおける過程は、室温で約300時間持続する。50℃では約60時間である。図2bにおける状態は、レザバー5(又はレザバー5、5’)を生成することなく表示温度で発生する。
接触面3、4の間にHO分子が形成され、まだ自由空間が存在する程度までの少なくとも部分的にレザバー5におけるさらなる充填をもたらす。他のHO分子は除去される。図1によるステップにおいて、OH基又はHOの約3〜5層の個別層が存在し、図1によるステップから図2aによるステップまでに1〜3単層のHOが除去されるか又はレザバー5に収容される。
図2aに示すステップにおいて、水素架橋結合が今度はシロキサン基間に直接形成され、その結果として、より大きい結合力が生じる。これが接触面3、4を互いにより強く引きつけ、接触面3、4の間の距離を減少させる。それに応じて接触面1、2間にOH基の1〜2層の個別層のみが存在する。
図2bに示すステップにおいて、次に下に挿入した反応によるHO分子の分離により、はるかに強い結合力をもたらし、より少ない空間を必要とする、シラノール基の形の共有結合化合物が今度は接触面3、4間に形成され、そのため、最終的に接触面3、4が互いに直接接触することに基づく図3に示す最小距離に達するまで、接触面3、4間の距離がさらに減少する。
Si−OH+HO−Si←→Si−O−Si+H
ステージ3に至るまで、とりわけレザバー5(及び場合によってさらなるレザバー5’)の形成により、温度を必要以上に上昇させることは必要でなく、室温でそれを処理することが可能である。このように図1〜図3による工程ステップのとりわけ注意深い進行が可能である。
図4に示す工程ステップにおいて、第1及び第2の接触面間の不可逆的又は永久的結合を形成するために、温度を好ましくは最高500℃に、より好ましくは最高300℃に、さらにより好ましくは最高200℃に、最も好ましくは最高100℃に、最も好ましくは特に室温を上回らない温度に上昇させる。追加の反応層17がない場合、同様に表面粗度に依存する結合強さのみが可能となる。従来技術と対照的に比較的に低い温度が可能である。その理由は、レザバー5(及び場合によってさらにレザバー5’)が図5及び図6に示す反応のための第1のエダクトを含み、さらにレザバー5、5’及び/又は接触面4、5及び反応層17間の距離を減少させる、或いは既存の反応層7、7’に加えて反応面を作る反応層17が存在するためである。
Si+2HO→SiO+2H
とりわけレザバー形成層6’及び反応層7、17間の界面上(並びに場合によって、さらにレザバー形成層6及び反応層7’、17間の界面上)のHO分子のモル体積及び拡散を増加させることにより、ギブス自由エネルギーを最小化する目的のために成長層8の形の体積が増加し、隙間9が接触面3、4間に存在する領域でエンタルピー増強成長が起こる。隙間9が成長層8の体積の増加により、近づく。より正確には:
上述のわずかに上昇した温度で、HO分子は、第1のエダクトとしてレザバー5(又はレザバー5、5’)から反応層7、7’、17(最も近い、本発明において請求するように備えられた)に拡散する。この拡散は、酸化物層として形成されているレザバー形成層6、6’と各反応層7、7’、17との直接接触により、又は酸化物層間に存在する隙間9を介して若しくは隙間9から起こり得る。したがって純ケイ素より大きいモル体積を有する、酸化ケイ素が反応層7から前述の反応の反応生成物10として形成される。二酸化ケイ素は、反応層7と成長層8及び/又はレザバー形成層6、6’の界面で成長し、それにより隙間9の方向に成長層8を形成する。ここでレザバーからのHO分子も必要である。
ナノメートル範囲にある隙間の存在により、成長層8の膨張の可能性があり、その結果として、接触面3、4上の応力を低下させることができる。このようにして接触面3、4間の距離が減少し、その結果として、活性接触面とひいては結合強さがさらに増加する。このようにして生じ、すべての細孔を閉鎖し、ウェーハ全体にわたって生ずる溶接接合部は、部分的に溶接されていない従来技術における生産品と対照的に、結合力を増大させることに基本的に寄与している。本発明において請求するように、反応層17が反応により本質的に完全に消費され、そのためレザバー形成層6、6’が終了時に直接接触することがもたらされる。互いに溶接されている2つの非晶質酸化ケイ素表面間の結合の種類は、共有結合及びイオン結合部分を有する混合形である。
第1のエダクト(HO)と第2エダクト(Si)との前述の反応は、反応層7において、第1の接触面3と反応層7との平均距離Bができる限り小さい限りとりわけ速やかに又はできる限り低い温度で起こる。
したがって、それぞれケイ素の反応層7、7’及びレザバー5、5’としての非晶質酸化物層からなる第1の基板1の前処理及び第2の基板2の前処理は、決定的に重要である。2つの理由のために本発明において請求するように、できる限り薄い反応層17がさらに設けられている。反応層17は、非常に薄く、そのため、反応層7、7’、17の1つの上の新たに形成された反応生成物10を経て主としてナノギャップ9の領域におけるそれぞれ反対側の基板1、2のレザバー形成層6、6’の方へ膨張し得る。さらに、できる限り速やかに、またできる限り低い温度で所望の効果を得るために、できる限り短い拡散経路が望ましい。第1の基板1は同様に、ケイ素層、及びレザバー5が少なくとも部分的又は完全に形成されているレザバー形成層6としてのその上に生成した酸化物層からなる。
レザバー5(又はレザバー5、5’)は、できる限り短い時間に及び/又はできる限り低い温度でナノギャップ9を閉鎖するために成長層8の最適の成長が起こり得るようにナノギャップ9を閉鎖するのに必要な量の第1のエダクトで少なくとも本発明で請求するように充填されている。
1 第1の基板
2 第2の基板
3 第1の接触面
4 第2の接触面
5、5’ レザバー
6、6’ レザバー形成層
7、7’ 反応層
8 成長層
9 ナノギャップ
10 反応生成物
11 第1のプロファイル
12 第2のプロファイル
13 和曲線
17 反応層
A 平均厚さ
B 平均距離
R 平均厚さ

Claims (13)

  1. 以下のステップ、とりわけ以下の順序:
    −第1の基板(1)及び/又は第2の基板(2)上の少なくとも1つのレザバー形成層(6、6’)中に、とりわけ少なくとも主として非晶質物質からなる、少なくとも1つのレザバー(5、5’)を形成するステップ、
    −レザバー/複数のレザバー(5、5’)を第1のエダクト又はエダクトの第1の群で少なくとも部分的に充填するステップ、
    −第2のエダクト又はエダクトの第2の群を含む反応層(17)をレザバー(5)及び/又はレザバー(5’)に形成する又は施すステップ、
    −前結合連結部の形成のために第1の接触面(3)を第2の接触面(4)と接触させるステップ、
    −第1のエダクト又は第1の群と第2のエダクト又は第2の群との反応により少なくとも部分的に強化された第1及び第2の接触面(3、4)間の永久的結合を形成するステップ
    により、第1の基板(1)の第1の接触面(3)を第2の基板(2)の第2の接触面(4)に結合する方法。
  2. 永久的結合の形成及び/又は強化が第1のエダクトの反応層(17)中への拡散により起こる、請求項1に記載の方法。
  3. 永久的結合の形成が室温から200℃の間の温度で、とりわけ最長12日間、好ましくは最長1日間、さらにより好ましくは最長1時間、最善には最長15分間に起こる、請求項1又は2に記載の方法。
  4. 不可逆的結合が1.5J/mより大きい、とりわけ2J/mより大きい、好ましくは2.5J/mより大きい結合強さを有する、請求項1から3の何れか一項に記載の方法。
  5. 反応中に第2のエダクトのモル体積より大きいモル体積を有する反応生成物(10)が反応層(17)において形成される、請求項1から4の何れか一項に記載の方法。
  6. レザバー(5)がプラズマ活性化により形成される、請求項1から5の何れか一項に記載の方法。
  7. レザバー形成層(6、6’)が、本質的に完全に非晶質物質、とりわけ熱酸化により生成した酸化ケイ素からなり、反応層(17)が易酸化性物質、とりわけ主として、好ましくは本質的に完全にSi、Ge、InP、GaP又はGaNからなる、請求項1から6の何れか一項に記載の方法。
  8. レザバー形成層(6、6’)に隣接した第2のエダクト又は第2の群から少なくとも主としてなる、第1の基板(1)が1つの反応層(7)を有し、及び/又は第2の基板(2)が1つの反応層(7’)を有する、請求項1から7の何れか一項に記載の方法。
  9. 永久的結合の形成の前にレザバー形成層(6、6’)が1オングストロームから10nmの間の平均厚さAを有する、請求項8に記載の方法。
  10. レザバー形成層(6、6’)及び/又は反応層(17)が成長層(8)の機能を果たす、請求項1から9の何れか一項に記載の方法。
  11. レザバー(5、5’)が、以下に挙げる1つ又は複数のステップ:
    −第1の接触面(3)及び/又は第2の接触面(4)をとりわけ高酸素及び/又は水含量を有する雰囲気に曝露するステップ、
    −第1の接触面(3)及び/又は第2の接触面(4)をとりわけ主に、好ましくはほぼ完全にとりわけ脱イオン化されたHO及び/又はHからなる流体に曝露するステップ、
    −第1の接触面(3)及び/又は第2の接触面(4)をとりわけ0〜200eVの範囲のイオンエネルギーを有するNガス及び/又はOガス及び/又はArガス及び/又はとりわけ95%Ar及び5%Hからなるフォーミングガスに曝露するステップ
    により充填される、請求項1から10の何れか一項に記載の方法。
  12. 永久的結合の形成の直前のレザバー(5、5’)と反応層(7、7’)との間の平均距離(B、B’)が0.1nmから15nmの間、とりわけ0.5nmから5nmの間、好ましくは0.5nmから3nmの間である、請求項1から11の何れか一項に記載の方法。
  13. 不可逆的結合が前結合強さの2倍、好ましくは4倍、より好ましくは10倍、最も好ましくは25倍を含む結合強さを有する、請求項1から12の何れか一項に記載の方法。
JP2014503004A 2011-04-08 2011-04-08 ウェーハを永久的に結合する方法 Active JP5980309B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2011/055471 WO2012136268A1 (de) 2011-04-08 2011-04-08 Verfahren zum permanenten bonden von wafern

Publications (3)

Publication Number Publication Date
JP2014510418A true JP2014510418A (ja) 2014-04-24
JP2014510418A5 JP2014510418A5 (ja) 2015-03-05
JP5980309B2 JP5980309B2 (ja) 2016-08-31

Family

ID=44625741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014503004A Active JP5980309B2 (ja) 2011-04-08 2011-04-08 ウェーハを永久的に結合する方法

Country Status (8)

Country Link
US (1) US8975158B2 (ja)
EP (1) EP2695182B1 (ja)
JP (1) JP5980309B2 (ja)
KR (1) KR101680932B1 (ja)
CN (1) CN103460342B (ja)
SG (1) SG193903A1 (ja)
TW (1) TWI530985B (ja)
WO (1) WO2012136268A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3442006A3 (de) 2011-01-25 2019-02-20 EV Group E. Thallner GmbH Verfahren zum permanenten bonden von wafern
JP2014516470A (ja) 2011-04-08 2014-07-10 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェハを恒久的にボンディングするための方法
EP3796365A3 (de) 2013-09-25 2021-08-18 EV Group E. Thallner GmbH Vorrichtung und verfahren zum bonden von substraten
DE102014112430A1 (de) 2014-08-29 2016-03-03 Ev Group E. Thallner Gmbh Verfahren zur Herstellung eines leitenden Mehrfachsubstratstapels
EP3070735B1 (en) 2015-03-17 2020-11-18 IMEC vzw Protection of porous substrates during plasma etching
FR3036225B1 (fr) * 2015-05-13 2018-05-25 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de collage d'une premiere structure et d'une seconde structure
EP3367425A1 (en) * 2017-02-28 2018-08-29 IMEC vzw A method for direct bonding of semiconductor substrates
KR20190119031A (ko) 2017-03-02 2019-10-21 에베 그룹 에. 탈너 게엠베하 칩들을 본딩하기 위한 방법 및 디바이스
WO2020010056A1 (en) 2018-07-03 2020-01-09 Invensas Bonding Technologies, Inc. Techniques for joining dissimilar materials in microelectronics
CN109346495A (zh) * 2018-11-21 2019-02-15 德淮半导体有限公司 晶圆键合方法
KR20230003471A (ko) 2020-03-19 2023-01-06 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 직접 결합된 구조체들을 위한 치수 보상 제어

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003523627A (ja) * 2000-02-16 2003-08-05 ジプトロニクス・インコーポレイテッド 低温結合方法および結合構成物
JP2006080314A (ja) * 2004-09-09 2006-03-23 Canon Inc 結合基板の製造方法
JP2008535230A (ja) * 2005-04-22 2008-08-28 エス. オー. アイ. テック シリコン オン インシュレーター テクノロジーズ 半導体材料から選択された材料で作られた2つのウェハを貼り合わせる方法
WO2009031392A1 (ja) * 2007-09-07 2009-03-12 Sumco Corporation 貼り合わせウェーハの製造方法
JP2009517855A (ja) * 2005-11-28 2009-04-30 エス. オー. アイ. テック シリコン オン インシュレーター テクノロジーズ 分子接合による結合のためのプロセスおよび装置
JP2010056543A (ja) * 2008-08-01 2010-03-11 Semiconductor Energy Lab Co Ltd Soi基板の作製方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1295314A2 (en) 2000-06-26 2003-03-26 Applied Materials, Inc. Method and apparatus for wafer cleaning
US7261793B2 (en) 2004-08-13 2007-08-28 Hewlett-Packard Development Company, L.P. System and method for low temperature plasma-enhanced bonding
US8101501B2 (en) 2007-10-10 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
CN101261932A (zh) * 2008-04-18 2008-09-10 华中科技大学 一种低温圆片键合方法
FR2980916B1 (fr) * 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003523627A (ja) * 2000-02-16 2003-08-05 ジプトロニクス・インコーポレイテッド 低温結合方法および結合構成物
JP2006080314A (ja) * 2004-09-09 2006-03-23 Canon Inc 結合基板の製造方法
JP2008535230A (ja) * 2005-04-22 2008-08-28 エス. オー. アイ. テック シリコン オン インシュレーター テクノロジーズ 半導体材料から選択された材料で作られた2つのウェハを貼り合わせる方法
JP2009517855A (ja) * 2005-11-28 2009-04-30 エス. オー. アイ. テック シリコン オン インシュレーター テクノロジーズ 分子接合による結合のためのプロセスおよび装置
WO2009031392A1 (ja) * 2007-09-07 2009-03-12 Sumco Corporation 貼り合わせウェーハの製造方法
JP2010056543A (ja) * 2008-08-01 2010-03-11 Semiconductor Energy Lab Co Ltd Soi基板の作製方法

Also Published As

Publication number Publication date
CN103460342A (zh) 2013-12-18
EP2695182B1 (de) 2016-03-30
EP2695182A1 (de) 2014-02-12
TW201248682A (en) 2012-12-01
WO2012136268A1 (de) 2012-10-11
JP5980309B2 (ja) 2016-08-31
US20140073112A1 (en) 2014-03-13
US8975158B2 (en) 2015-03-10
KR20140014197A (ko) 2014-02-05
CN103460342B (zh) 2016-12-07
KR101680932B1 (ko) 2016-11-29
TWI530985B (zh) 2016-04-21
SG193903A1 (en) 2013-11-29

Similar Documents

Publication Publication Date Title
JP5980309B2 (ja) ウェーハを永久的に結合する方法
US20190006313A1 (en) Method for permanent bonding of wafers
JP2014510418A5 (ja)
JP6099744B2 (ja) ウェハを持続的に結合する方法及び装置
US10825793B2 (en) Method for permanently bonding wafers
JP2014516470A5 (ja)
JP5746790B2 (ja) ウェーハを永久的に結合する方法
JP2014516469A5 (ja)
JP7258992B2 (ja) ウエハの永久接合方法
JP6106239B2 (ja) ウェハを恒久的にボンディングするための方法
CN108470679B (zh) 用于永久接合晶片的方法
JP2023076653A (ja) ウエハの永久接合方法
JP2018152619A (ja) ウエハの永久接合方法
JP2016178340A (ja) ウエハの永久接合方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131003

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131003

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20140320

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140916

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141216

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20141224

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20150109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150907

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20151207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160726

R150 Certificate of patent or registration of utility model

Ref document number: 5980309

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250