JP2008535230A - 半導体材料から選択された材料で作られた２つのウェハを貼り合わせる方法 - Google Patents

半導体材料から選択された材料で作られた２つのウェハを貼り合わせる方法 Download PDF

Info

Publication number
JP2008535230A
JP2008535230A JP2008503535A JP2008503535A JP2008535230A JP 2008535230 A JP2008535230 A JP 2008535230A JP 2008503535 A JP2008503535 A JP 2008503535A JP 2008503535 A JP2008503535 A JP 2008503535A JP 2008535230 A JP2008535230 A JP 2008535230A
Authority
JP
Japan
Prior art keywords
plasma
activated
wafer
activation
controlling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008503535A
Other languages
English (en)
Other versions
JP4976372B2 (ja
Inventor
セバスチャン ケルディルズ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2008535230A publication Critical patent/JP2008535230A/ja
Application granted granted Critical
Publication of JP4976372B2 publication Critical patent/JP4976372B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Element Separation (AREA)

Abstract

本発明は、半導体材料から選択された材料で作られた２つのウェハを貼り合わせる方法で、貼り合わせる２つのウェハの少なくとも１つの表面のプラズマ活性化を実行するものであって、プラズマ活性化中に、表面が活性化されているウェハの表面領域の厚さに、制御された厚さの乱れ領域を生じさせるために、プラズマに含まれた種の運動エネルギーを変更するように活性化パラメータを制御するステップを備える方法に関する。
【選択図】 図３

Description

本発明は、半導体材料から選択された材料で作られた２つのウェハを貼り合わせる方法に関し、上記方法では、貼り合わせる２つの層の少なくとも１つの表面のプラズマ活性化を利用する。
発明の背景
このタイプの方法は既知である。
本明細書において使用する「貼り合わせ（ｂｏｎｄｉｎｇ）」という用語は、分子結合による貼り合わせを意味し、この貼り合わせ中、２つの完全に平らな表面は、接着剤を塗布することなく貼り合わせられ、さらに、周囲温度で行うことが可能である。
貼り合わせの品質は、特に、２つの貼り合わせウェハ間の接続力を表す結合エネルギーにより特徴付けられる。
２つのウェハ間の分子結合による貼り合わせを強化するために、貼り合わせたウェハに熱処理を施す。
このような熱処理により、２つのウェハの結合エネルギーを、１平方メートル当たり少なくとも約５００ミリジュールの値（ｍＪ／ｍ２）まで高めることができ、これは、典型的に望ましい値に相当する。
従来の方法では、このような熱処理は、少なくとも約９００℃の温度（本明細書の文脈において、「高温」の範囲を定義する）で一般に実行されている。Ｓｉで作られたウェハと、ＳｉまたはＳｉＯ２で作られたウェハとを貼り合わせる場合、結合エネルギーは、１１００℃〜１２００℃程度の温度で熱処理が実行されるときに最大化される。
貼り合わせ用表面の「プラズマ活性化」は、貼り合わせ用表面を接触した状態にする前に、上記表面をプラズマに露出することとして定義される（特に、真空下または大気圧力で実行され得る）。
さらに正確には、従来の活性化技術において、活性化用のウェハの表面は、露光ステップ中にプラズマに露出され、その場合、露光パラメータは、所与の値のそれぞれで各々が設定されるように制御され、プラズマ活性化中、それらの値は不変のままである。
最初の「露光パラメータ」は、以下の通りである。
・出力密度：１平方センチメートル当たりのワット数（Ｗ／ｃｍ２）で単位面積当たりの出力密度を表すプラズマを与える出力の密度であり、本明細書において、簡潔に示すために、「出力」という用語を用いて呼ぶ場合もある。
・圧力（プラズマを収容するエンクロージャの圧力）
・上記エンクロージャ内に供給されるガスの性質および流量
このような活性化は、特に、分子結合による貼り合わせを行うように働き、高温で実行される必要のある熱処理リソースが不要で、高い結合エネルギーが得られる。
このようにして、プラズマ活性化により、２つのウェハ間の高い結合エネルギーを得ることができ、その少なくとも１つは、貼り合わせ前、比較的短い時間期間（例えば、約２時間（ｈ））にわたって熱処理を施した後、比較的低い温度（例えば、約６００℃以下）で活性化される。
したがって、このような活性化は、２つの貼り合わせウェハを含む構造を非常に高い温度にさらすことを回避することが望ましい場合、この構造を安定化するために有益である（著しく異なる熱膨張係数を有する材料で作られた層を備える構造として定義された、特に、ヘテロ構造に当てはまる）。
このような活性化はまた、所与の温度で高い結合力を得るためにも有益であり得る。
したがって、このような活性化は、例えば、２つのウェハの貼り合わせを伴う多層構造を作るために有益である。
転写方法（特に、「Ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ ｔｅｃｈｎｏｌｏｇｙ： ｍａｔｅｒｉａｌｓ ｔｏ ＶＬＳＩ」、２ｎｄ ｅｄｉｔｉｏｎ（Ｊｅａｎ−Ｐｉｅｒｒｅ Ｃｏｌｌｉｎｇｅ）の文献において一般用語で記載されているＳｍａｒｔ Ｃｕｔ（商標）タイプの方法）は、結合性を高めるためにプラズマ活性化から利益を享受し得る応用の１つの例を構成する。
本発明の目的および概要
本発明の１つの目的は、プラズマ活性化を行う従来の貼り合わせ技術を改良することである。
特に、本発明の１つの目的は、プラズマ活性後に得られた結合エネルギーを高めることである。
本発明の別の目的は、貼り合わせる２つの表面の１つしか、貼り合わせ前にプラズマ活性化されていない場合でも、高レベルの結合エネルギーを得ることが可能なことである。
これらの目的を達成するために、第１の態様において、本発明により、半導体材料から選択された材料で作られた２つのウェハを貼り合わせる方法で、貼り合わせる上記２つのウェハの少なくとも１つの表面のプラズマ活性化を実行するものであって、プラズマ活性化中に、表面が活性化されている上記ウェハの表面領域の厚さに、制御された厚さの乱れ領域を生じさせるために、プラズマに含まれた種の運動エネルギーを変更するように活性化パラメータを制御するステップを備える方法が提供される。
本発明の方法の好ましい非制限的な特徴は、以下の通りである。
・活性化パラメータの上記制御ステップが、表面が活性化されている上記ウェハにある上記乱れ領域の最大深さを制御するようにも働く。
・活性化パラメータの上記制御ステップが、上記パラメータの制御された変動を備える。
・上記乱れ領域が、１０オングストローム（Å）の深さと２５０Åの深さとの間で表面が活性化されている上記ウェハの厚さに延在する。
・上記種が、プラズマイオンである。
・上記制御ステップが、１０電子ボルト（ｅＶ）〜２キロ電子ボルト（ｋｅＶ）の範囲のレベルでプラズマに含まれた上記種の運動エネルギーを得ようとする。
・活性化パラメータの上記制御ステップが、表面が活性化されるウェハに接続された電極に与えられる出力密度を制御することによって、運動エネルギーを制御することを備える。
・上記出力密度が、上記プラズマを発生する出力の密度の制御された変動を達成するような方法で制御される。
・上記出力密度が、「高」出力を最初に適用し、引き続き、高出力より低い「低」出力を適用することによって変動するようにさせる。
・高出力に相当する１つの出力ステップと、低出力に相当する別の出力ステップである出力ステップにおいて、高出力と低出力との間の変動が実行される。
・高出力に相当するステップと、低出力に相当するステップの各々が、５秒（ｓ）〜６０ｓの範囲にある持続時間、実行される。
・高出力に相当する上記ステップと、低出力に相当する上記ステップの各々が、１０ｓ〜３０ｓの範囲にある持続時間、実行される。
・高出力と低出力との間の変動が、高出力から低出力へ連続して出力を低減させることによって実行される。
・高出力が、活性化されるエリアの１．５Ｗ／ｃｍ２〜１５Ｗ／ｃｍ２の範囲にある値を有し、低出力が、活性化されるエリアの０．１５Ｗ／ｃｍ２〜１．５Ｗ／ｃｍ２の範囲にある値を有する。
・高出力が、活性化されるエリアの３Ｗ／ｃｍ２の値を有し、低出力が、活性化されるエリアの０．８Ｗ／ｃｍ２の値を有する。
・活性化されるウェハの表面が、直径２００ミリメートル（ｍｍ）のディスクであり、高出力が、１０００ワット（Ｗ）の値を有し、低出力が、２５０Ｗの値を有する。
・活性化される上記ウェハの表面が、直径３００ｍｍのディスクであり、高出力が、２０００Ｗの値を有し、低出力が、５００Ｗの値を有する。
・容量結合を介して活性化される上記ウェハを支持する電極を与える単一の高周波（ＲＦ）発生器を有する反応性イオンエッチング（ＲＩＥ）タイプの機器によって、プラズマが発生する。
・上記変動が、１０ｓ〜２分（分）の範囲にある時間間隔にわたって実行される。
・表面が活性化されるウェハに接続された上記電極が、プラズマ種の運動エネルギーを制御するためだけに使用される。
・表面が活性化されるウェハに接続された上記電極が、プラズマ種の運動エネルギーを制御するためと、プラズマを励起するための両方の目的で使用される。
・活性化パラメータの上記制御ステップが、プラズマを生じさせるガスの組成を制御することによって、運動エネルギーを制御する工程を備える。
・ガス組成の上記制御が、プラズマを発生するために使用されるガスの性質の制御された変動を得るように実行される。
・上記変動が、第１のガスから得られたプラズマと、引き続き、第２のガスから得られたプラズマで活性化される表面を処理することで得られる。
・上記第１のガスが、上記第２のガスより軽量である１つ以上の種で構成される。
・上記第１のガスがヘリウムであり、上記第２のガスが酸素またはアルゴンであり、または上記第１のガスが酸素であり、上記第２のガスがアルゴンである。
・第１および／または第２のガスが、ガス混合物、例えば、イオン化される種（例えば、ＡｒまたはＯ２）と、中性（非イオン化）のままであるが、上記イオン化種の量を希釈し決定するように働く種（上記非イオン化種が、例えば、ヘリウムによって構成されてもよい）との混合物である。
・活性化パラメータの上記制御ステップが、プラズマの圧力を制御することによって、運動エネルギーを制御する工程を備える。
・上記圧力の制御が、圧力の制御された変動を得るように実行される。
・上記圧力の制御された変動が、活性化中、最初は「低レベル」を占め、引き続き、上記低レベルより高い「高」レベルを占めるように圧力を制御することで得られる。
・活性化パラメータの上記制御ステップが、表面が活性化されている上記ウェハの上記表面領域の厚さに単一の乱れ領域を生じさせるために実行される。
・活性化パラメータの上記制御ステップが、表面が活性化されているウェハの上記表面領域の厚さに複数の乱れ領域を生じさせるために実行され、上記乱れ領域の各々が、上記ウェハの厚さの深さのそれぞれにわたって延在する。
・上記貼り合わせを実行するために、貼り合わせる２つのウェハの１つのみの表面に、プラズマ活性化を施す。
また、第２の態様において、本発明により、ドナー基板を形成するトップウェハから、レシーバ基板を形成するベースウェハへ半導体材料の薄層を転写する方法であって、上記ドナー基板の表面を上記レシーバ基板の表面に貼り合わせるために、上述した態様および特徴の任意のものに記載の貼り合わせを実行する方法が提供される。
この方法の好ましいが非制限的な特徴は、以下の通りである。
・上記転写方法が、ドナー基板の厚さに弱化ゾーンを生じさせるために貼り合わせ前に弱化注入を実行した後、貼り合わせ後に上記弱化ゾーンで剥離を実行するＳｍａｒｔ Ｃｕｔ（商標）方法を用いて実行される。
・注入後および貼り合わせ前、上記ドナー基板の酸化された表面に、プラズマ活性化を施す。
さらに詳細な説明
本発明の他の特徴、目的、および利点は、添付の図面を参照しながら以下の記載を読むことでより明らかになるであろう。
（本発明の内容）
本発明は、半導体材料の２つのウェハの貼り合わせに関する。材料の各々は、Ｓｉまたは何らかの他の半導体材料であってもよい。
２つのウェハを貼り合わせるための表面はまた、活性化前に酸化されてもよい。より正確には、貼り合わせるための表面の一方または他方が酸化されてもよく、またはそれらの両方が酸化されてもよい。
以下に説明するように、貼り合わせるための表面の両方、またはそれらの一方のみに活性化が実行され得る。本発明の１つの利点は、貼り合わせるための２つの表面の一方しか活性しなくても、貼り合わせ後に十分に高い結合エネルギーを得ることができることである。
また、本発明により、レシーバ基板を形成するベースウェハにドナー基板を形成するトップウェハを構成する半導体材料の薄層を転写する方法に関連して貼り合わせを得ることが可能になる。「薄層」という用語は、数十〜数百オングストロームの厚さの層を意味するために使用されることが明示される。
転写方法に関するこの応用において、上記ドナー基板の表面と、上記レシーバ基板の表面との間の活性後に貼り合わせが実行される。
上記転写方法は、特に、ドナー基板の厚さに弱化ゾーンを作るように、貼り合わせ前に弱化注入を実行した後、貼り合わせ後に上記弱化ゾーンで剥離を実行するＳｍａｒｔ Ｃｕｔ（商標）方法を使用して実行することができる。
一例として、貼り合わせる前に、プラズマ活性化は、注入された後の上記ドナー基板の酸化表面に実行され得ることが明示される。
（本発明の主な特性）
本発明は、活性化パラメータが不変であり変動しない単一ステップにおいて活性化が実行される既知の方法とは異なる。
本発明において、少なくとも１つのウェハ貼り合わせ表面は、プラズマに含まれる種の運動エネルギーを変更して、表面が活性化されているウェハの表面領域の厚さにおける深さが制御された乱れ領域を作るために、活性化パラメータを制御しながらプラズマ活性化を受ける。
言い換えれば、活性化パラメータを制御することによって、各活性化表面の厚さにおける乱れ領域を得ることが可能であり、この乱れ領域は、所望の制御された深さまで活性化されたウェハ内に延在する。
さらに、活性化パラメータを制御することにより、上記乱れ領域の厚さを制御することも可能である。
実際、活性化ウェハの厚さに「埋め込まれた」乱れ領域を構成し、または表面と面一である乱れ領域を構成することが望ましいこともある。
いずれの場合において、本発明により、生じた乱れ領域の厚さおよび深さを制御する（すなわち、活性化ウェハの厚さの「最大」深さと「最小」深さを制御する）ことが可能である。
この点に関して、プラズマに含まれた種に対して、以下のものを得るような方法で活性化を実行することが好ましいことが明示される。
・第１の活性化期間中、活性化の最大運動エネルギーレベル
・引き続き、第２の活性化期間中、より低い運動エネルギーレベル
これにより、活性化を受けるウェハの厚さ内において、以下のものを発生することが可能になる。
・第１の活性化期間中、ウェハの深さＰ１の周りに埋め込まれる大きな乱れ／無秩序（Ｄと表記）
・第２の活性化期間中、深さＰ１より浅い深さＰ２で埋め込まれた、より小さい乱れ／無秩序（ｄと表記）
この活性化制御シーケンスは、乱れ領域の厚さを最大化するとともに、その最大深さを最大化するように働く。
この乱れ領域は、貼り合わせる表面上に存在するガスおよび他の元素を受け入れるのに適した「リザーバ」として作用すると思われる。このように、上記ガスおよび他の元素を誘引し捕捉することによって、乱れ領域は、貼り合わせを高めるように思われる。
乱れ／無秩序Ｄは、乱れ／無秩序Ｄと活性化される表面との間に挟まれた乱れ／無秩序ｄによって捕捉するためのガスおよび他の元素が「供給」されるのに適していると考えられ、乱れ／無秩序Ｄおよびｄは、ウェハの深さに延在するある種の捕捉格子を形成する（プラズマ活性ウェハの厚さで得られた分布を示す図１を参照されたい）。
本明細書において使用する「乱れ領域」という用語は、プラズマに露出されることによって変更される領域を意味し、この変更は、乱れ領域内に、欠陥、乱れ、および原子スケールでの無秩序の導入に相当する（原子結合の弱化、結合角度の変化など）。
この変更は、ウェハ間の貼り合わせを高め、特に、結合エネルギーを高めるように働く。
この変更は、非活性化ウェハで観察されるエッチング速度より速いエッチング速度で特徴付けられる。
このような「乱れ」領域は、非活性化ウェハより速くエッチングされる（例えば、ＮＨ４ＯＨ＋Ｈ２Ｏ２＋Ｈ２Ｏを用いた、表面洗浄Ｎｏ．１（ＳＣ１）タイプのウェットエッチング）。
例示的に、ＳＣ１タイプ（ＮＨ４ＯＨ＋Ｈ２Ｏ２＋Ｈ２Ｏ）のウェットエッチングが３分間（一定の温度で）実行される場合、異なる材料の層に対して、以下のエッチング厚さが観察される。
・非処理酸化シリコン層（すなわち、ＳｉＯ２の表面層を有する基板）：６Å
・注入された酸化シリコン層（Ｓｍａｒｔ Ｃｕｔ（商標）タイプの方法による層転写用の水素を使用）：２０Å
・プラズマ照射を使用することによって、本明細書の意味において「乱された」酸化シリコン層：３７Å。この３７Åという値は、層が注入されていたか否かにかかわらず同じであることが明示される。
これらの結果は、プラズマ活性化によって生じる乱れが、エッチング速度を著しく高めることで特徴付けられ得る。
上記の結果は、７０℃の温度でエッチング溶液に対して得たものである（ＳＣ１溶液）。
本明細書の意味において「乱された」材料のウェハ上で観察されたエッチング速度の上昇は、エッチングが実行される温度の上昇とともに高まることが明示される。
注入を受けた材料のウェハに関して上記に提供したエッチング速度情報は、本明細書の意味において「乱された」材料が、「乱されて」いないが、注入され同じタイプの材料で観察されたものよりさらに高速なエッチング速度で特徴付けられることを示す。
プラズマ活性化によって変更された材料において観察されたエッチング速度の上昇に関して、Ｔ．Ｓｕｎｉらの文献“Ｅｆｆｅｃｔ ｏｆ ｐｌａｓｍａ ａｃｔｉｖａｔｉｏｎ ｏｎ ｈｙｄｒｏｐｈｉｌｉｃ ｂｏｎｄｉｎｇ ｏｆ Ｓｉ ａｎｄ ＳｉＯ２”、Ｊ． ｏｆ Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．、Ｖｏｌ．１４９、Ｎｏ．６、ｐ．３４８（２００２）を参照されたい。
本発明に関連して得られた乱れ領域は、典型的に、１０Å〜２５０Åの範囲にある深さまで表面が活性化されたウェハの厚さに延在する。
上述した「種」とは、典型的に、プラズマイオンである。
活性化パラメータの制御は、典型的に、１０ｅＶ〜２ｋｅＶの範囲にあるレベルでプラズマに含まれた上記種に対する運動エネルギーを得るためのものである。
最後に、活性化パラメータの制御は、パラメータの少なくともいくつかの制御された変動値を含むことが好ましいことが明示される。
このような制御変動値により、連続で均一な乱れ領域を得ることが特に可能になる（例えば、活性化されているウェハの厚さにあるさまざまな深さの乱された領域を構成するように働く出力のさまざまな値で、段階的または連続的に出力を変動させることによって）。
一般に、活性化パラメータのこのような制御変動は、活性化の開始時でイオンに対して高い運動エネルギーを得ることと、活性化の終了時に向けてより低い運動エネルギーを得るように実行されることが好ましい。
（プラズマ発生設備の構成）
本発明は、大気の圧力および組成が制御されたプラズマエンクロージャを備える設備において実施される。
このような設備にはいくつかのタイプのものがある。
本発明は、容量結合を介して活性するためのウェハを支持する電極を与える単一のＲＦ発生器を備えたＲＩＥタイプの設備で実施され得る。
プラズマを発生する（すなわち、種を励起する）ように働くのは、単一のＲＦ発生器である。
本明細書で参照し、活性化パラメータの１つを構成する「出力」は、より正確には、活性化されるウェハと接触した状態にある電極に接続された上記発生器の出力である。
プラズマエンクロージャは、活性化されるウェハに接続されていない第２の電極を有する。この第２の電極は、どの発生器にも接続されていない。
この変形例において、唯一の発生器（活性化されるウェハと接触状態にある電極に接続されている）の出力を制御することは、プラズマを励起するように働くとともに、活性化されるウェハの表面に衝撃を与えるプラズマイオンの運動エネルギーを制御するように働く。
上述したものに類似した設備において本発明を実施することも可能であるが、その場合、第２のＲＦ発生器に同じ電極が接続されることが明示される。
このような状況下において、プラズマを励起するのは第２のＲＦ発生器である（活性化されるウェハが接触状態にない電極に接続される）。このように、第２の発生器は、プラズマの密度を制御するように制御される。
この変形例において、第１の発生器（活性化されるウェハと接触した状態にある電極に接続される）の出力を制御することは、活性化されるウェハの表面に衝撃を与えるプラズマイオンの運動エネルギーを制御するようにのみ働く。
（出力密度の制御）
上述したように、表面が活性化されるウェハに接続された電極に供給される出力の密度を制御することによって、活性化パラメータを制御することが可能である。
本願出願人は、より大きな出力を適用するほど、結果的に得られる乱れ領域の厚さを増す効果があることを発見した。
このことは、図２に示されており、同図において、プラズマを活性化するために使用する出力密度は、横座標にＷ／ｃｍ２の単位で描かれており、活性化によって生じた乱れ領域の厚さは、縦座標においてÅの単位で描かれている。
この図のグラフの各点は、異なる出力レベルに相当する。
明示すべきことは、この曲線のスポットが、３００ｍｍの直径（黒色のダイヤモンド形）または２００ｍｍの直径（２つの黒色のばつ印、左側のばつ印は、２５０Ｗの出力に相当し、右側のばつ印は、１０００Ｗの出力に相当する）を有するウェハに対して得られたものであることである。
さらに明示すべきことは、本発明に関連して制御される「出力」が、プラズマのイオン化種の運動エネルギーを制御する目的で、活性化されるウェハに接続された電極の出力であることである。
出力を制御する場合、出力密度は、最初に高出力を適用し、引き続き、低出力、すなわち、高出力より低いレベルの出力を適用することによって変動される。
高出力と低出力との間の変動は、出力ステップにおいて実行され得、このステップの一方の出力は高出力に相当し、別の出力ステップは低出力に相当する。
これは、図３に実線を用いて描かれた３つの曲線のうち２つの曲線で示されている。
同図において、点線で描かれた曲線は、従来技術の条件に相当し、この場合、出力は、活性化中、一定に保たれる。
高出力に相当するレベルと、低出力に相当するレベルの各々は、５ｓ〜６０ｓの範囲、好ましくは、１０ｓ〜３０ｓの範囲にある持続時間、維持される。
また、高出力から低出力へ出力を下げるようにすることで、高出力から低出力へ出力を変動させることも可能である。
これは、最初の高出力と最後の低出力との間で連続的な傾きを表す図３の曲線によって示される。
この連続的な変動は、典型的に、１０ｓ〜２分の範囲にある持続時間の時間間隔にわたって実行される。
高出力レベルと低出力レベルは、活性化される表面の面積の関数として定義される。
高出力レベルは、典型的に、活性化される表面にわたって、１．５Ｗ／ｃｍ２〜１５Ｗ／ｃｍ２の範囲にある値を有し、低出力は、典型的に、活性化される表面にわたって、０．１５Ｗ／ｃｍ２〜１．５Ｗ／ｃｍ２の範囲にある値を有する。
さらに正確には、活性化される表面にわたって、３Ｗ／ｃｍ２の値を有する高出力と、活性化される表面にわたって、０．８Ｗ／ｃｍ２の値を有する低出力とを選択することが可能である。
このような状況下において、活性化されるウェハの表面が、直径２００ｍｍのディスク形の場合、高出力は、１０００Ｗの値を有し、低出力は、２５０Ｗの値を有する。
活性化されるウェハの表面が、直径３００ｍｍのディスク形の場合、高出力は、２０００Ｗの値を有し、低出力は、５００Ｗの値を有する。
（ガス組成の制御）
また、プラズマが生じるガスの組成を制御することによって、活性化パラメータを制御することも可能である。
このタイプの制御は、上述した方法で出力を制御することと組み合わせて実行することもでき、または適用される制御のみを構成してもよい。
ガス組成の上記制御は、プラズマを発生するために使用されるガスの性質の制御された変動を得るために実行される。
この変動は、第１のガスから得られたプラズマと、引き続き、第２のガスから得られたプラズマとを用いて活性化される表面を処理することを伴う。
上記第１のガスは、上記第２のガスより軽量の１つ以上の種から作られることが好ましい。
さらに詳しく言えば、これにより、
・活性化の開始時、活性化されるウェハ内に第１のガス種をより深く浸透させることができ、
・活性化の終了時に向けて、より重く、したがって、活性化されるウェハに浸透する深度がより浅い第２の種を活性化されるウェハ内に浸透させることによって、乱れ領域を作ることを終了することができる。
例えば、第１のガスはヘリウムであり、第２のガスは酸素またはアルゴンであってもよい。別の例において、第１のガスは酸素であり、第２のガスはアルゴンであってもよい。
また、第１および／または第２のガスは、ガスの混合物、例えば、イオン化される種（例えば、ＡｒまたはＯ２）と、中性（非イオン化種）のままであるが、イオン化される種の量を希釈し決定するように働く種（例えば、非イオン化種は、ヘリウムによって構成されてもよい）との混合物によって構成されてもよい。
（圧力の制御）
プラズマの圧力を制御することによって、活性化パラメータを制御することも可能である。
この場合も、この制御は、単独で実行されてもよく、または上述した制御（出力、組成）の少なくとも１つと組み合わせて実行されてもよい。
圧力は、活性化の開始時に低くなるように制御され、活性化の終了時に向けて高くなるように制御され得る。
一般に、活性化の開始時により大きな運動エネルギーで活性化を得て、引き続き、より低い運動エネルギーで活性化を得ることが望ましい。圧力がより低いと、運動エネルギーのレベルが高くなる。
典型的な圧力値は、５ミリトール〜１０トールの範囲であり、好ましくは、２０ミリトール〜１００ミリトールの範囲である。
（結合エネルギーの上昇）
すべての状況下において、活性化パラメータは、表面が活性化されたウェハの上記表面領域の厚さにおいて乱れ領域を生じさせるために制御される。
この乱れ領域は、ウェハの深さが増した均一かつ連続的な領域であることが好ましい。
それにもかかわらず、他の形態において、本発明により、表面が活性化されたウェハの表面領域の厚さに複数の乱れ領域を生じさせることが可能であり、これらの乱れ領域の各々は、上記ウェハの厚さの深さのそれぞれにわたって延在し、それぞれの厚さを有する。
本発明により、少なくとも１つの表面が本発明により活性化された表面を貼り合わせた後に得られた結合エネルギーを著しく上昇させることが可能である。
この点に関して、図４は、４つの異なる活性化で得られる結合エネルギー（ｍＪ／ｍ２）を示し、貼り合わせられる表面の１つのみ、詳しく言えば、表面酸化され、引き続き、Ｓｍａｒｔ Ｃｕｔ（商標）タイプの方法によって薄層を転写するために注入されたＳｉウェハの表面ですべての活性化が実行された。
他の表面（Ｓｉウェハのもの）は、同図に示す例では活性化されていない。
同図は、特に、得られた結合エネルギーに及ぼす活性化出力の変動を適切に選択する影響を示す（他の活性化パラメータは、すべての４つの活性化に対して同一のままである）。
同図のグラフの下側部分にある点線は、活性化なしに得られる結合エネルギーレベルを表す。
各活性化は、複数の測定点の平均によってそれぞれ表される。
同図の左側から右側に向かって、図示した４つの活性化は、以下の出力条件セットに相当する。
・一定の出力値（３０ｓ間、２５０Ｗ）
・一定の出力値（３０ｓ間、１０００Ｗ）
・１５ｓ間、２５０Ｗの後、１５ｓ間、１０００Ｗが続く変動出力
・１５ｓ間、１０００Ｗの後、１５ｓ間、２５０Ｗが続く変動出力
４番目の条件セットで、結合エネルギーの著しい上昇が観察される。
このように、同図は、出力を制御することで、結合エネルギーが著しく上昇することを示す。
また、この上昇は、最初に高出力で実施した後、引き続き低出力で実施することによって得られることを示す。
上記領域の浅い部分を準備する前に最も深くに埋め込まれた乱れ領域の部分を準備することが望ましい。
活性化パラメータを連続して制御すると（この場合、出力を連続して制御すると）、均一な乱れ領域を確保しながら、十分に制御された深さと厚さにおける連続的な乱れ領域を生じるように働くことができる。
結合エネルギーをこのように上昇することで、特に、貼り合わせられる表面の１つのみを活性化することができるようになり、これが利点となる。
貼り合わせ表面の１つのみを活性化することは、時間の短縮にもつながる。
また、これにより、プラズマを１つの表面にのみ照射した結果である金属および粒子の汚染を制限することが可能であり、ひいては、
・このような汚染の全レベルを低減し、
・活性化および単一の表面との貼り合わせとの間に必要なこともある洗浄動作を制限することも可能である。
さらに、２つの表面の貼り合わせを想定することも可能であり、そのうちの１つの表面は、プラズマ活性化に耐性不能であるが、良好な結合エネルギーを得ることができる。例えば、上記ウェハのみを活性化することによって、脆弱な材料で覆われた基板をウェハ（例えば、ＳｉまたはＳｉＯ２の表面を有する）と貼り合わせることが可能である。
（実施例）
非制限的な例として、上記に設定した値に加えて、活性化を実施し、以下のシーケンスを実行することによって表面酸化された別のＳｉウェハとＳｉウェハを貼り合わせることが可能である。
・２つの貼り合わせ表面を準備する（ＲＣＡ（Ｒａｄｉｏ Ｃｏｒｐｏｒａｔｉｏｎ ｏｆ Ａｍｅｒｉｃａ）タイプなどのウェット洗浄、研磨など）。
・「二重出力」処理によって貼り合わせる表面の一方または両方をプラズマ活性化する。例えば、「Ｔｏｋｙｏ Ｅｌｅｃｔｒｏｎ Ｌｉｍｉｔｅｄ」（登録商標）プラズママシンは、２００ｍｍの直径を有するウェハに対して、Ｏ２の大気下で５０ミリトールの圧力を用いて、７５標準立方センチメートル毎分（ｓｃｃｍ）のＯ２、１５ｓ間で１０００Ｗの出力、次の１５ｓ間で２５０Ｗで使用される。
・貼り合わせのすぐ前に表面を光学洗浄する（脱イオン水でリンス、ＲＣＡタイプまたはＮＨ４ＯＨタイプの洗浄、水でスクラブなど）。
・貼り合わせる表面を接触状態にし、貼り合わせを開始する。
・熱処理によって貼り合わせを強化する（低温、例えば、２００℃で）。
上述したように、本発明は、（特に、シリコン・オン・インシュレータ（ＳＯＩ）タイプの）多層ウェハを製造するための転写方法、例えば、Ｓｍａｒｔ Ｃｕｔ（商標）タイプの方法に関連して実施され得る。
プラズマ活性化されたウェハの厚さにおいて、本発明に関連して得られる乱れ／無秩序の分布図である。 活性化の結果として上記ウェハの表面下で得られる乱れゾーンの厚さにわたって、半導体材料のウェハの表面（この場合、表面酸化したＳｉ）を活性化するために使用するプラズマを発生するために適用された出力の影響を示すグラフである。 時間の関数として描かれた、半導体材料ウェハの表面を活性化するために使用されるプラズマを発生するように適用された出力レベルに生じ得るさまざまな変化を示すグラフである。このグラフにおいて、点線で描かれた２つの曲線は、従来技術（活性化の間中、単一の不変値にある出力）に相当し、実線で描かれた３つの曲線は、本発明の３つのさまざまな実施形態に相当する。 ４つの異なる活性化条件に対して、Ｓｉウェハと、貼り合わせ前にプラズマ活性化された表面酸化Ｓｉウェハとの間で得られる結合エネルギーを示すグラフである。

Claims (36)

  1. 半導体材料から選択された材料で作られた２つのウェハを貼り合わせる方法で、貼り合わせる前記２つのウェハの少なくとも１つの表面のプラズマ活性化を実行するものであって、プラズマ活性化中に、表面が活性化されている前記ウェハの表面領域の厚さに、制御された厚さの乱れ領域を生じさせるために、プラズマに含まれた種の運動エネルギーを変更するように活性化パラメータを制御するステップを備える方法。
  2. 前記活性化パラメータの前記制御ステップが、表面が活性化されている前記ウェハにある前記乱れ領域の最大深さを制御するようにも働く、請求項１に記載の方法。
  3. 前記活性化パラメータの前記制御ステップが、前記パラメータの制御された変動を備える、請求項１に記載の方法。
  4. 前記乱れ領域が、１０Åの深さと２５０Åの深さとの間で表面が活性化されている前記ウェハの厚さに延在する、請求項２に記載の方法。
  5. 前記種が、プラズマイオンである、請求項１に記載の方法。
  6. 前記制御ステップが、１０ｅＶ〜２ｋｅＶの範囲のレベルでプラズマに含まれた前記種の運動エネルギーを得ようとする、請求項１に記載の方法。
  7. 前記活性化パラメータの前記制御ステップが、表面が活性化される前記ウェハに接続された電極に与えられる出力密度を制御することによって、運動エネルギーを制御する工程を備える、請求項１に記載の方法。
  8. 前記出力密度が、前記プラズマを発生する出力の密度の制御された変動を達成するような方法で制御される、請求項７に記載の方法。
  9. 前記出力密度が、「高」出力を最初に適用し、引き続き、高出力より低い「低」出力を適用することによって変動するようにさせる、請求項８に記載の方法。
  10. 高出力に相当する１つの出力ステップと、低出力に相当する別の出力ステップである出力ステップにおいて、高出力と低出力との間の変動が実行される、請求項９に記載の方法。
  11. 高出力に相当する前記ステップと、低出力に相当する前記ステップの各々が、５ｓ〜６０ｓの範囲にある持続時間、実行される、請求項１０に記載の方法。
  12. 高出力に相当する前記ステップと、低出力に相当する前記ステップの各々が、１０ｓ〜３０ｓの範囲にある持続時間、実行される、請求項１１に記載の方法。
  13. 高出力と低出力との間の変動が、高出力から低出力へ連続して出力を低減させることによって実行される、請求項９に記載の方法。
  14. 前記高出力が、活性化されるエリアの１．５Ｗ／ｃｍ２〜１５Ｗ／ｃｍ２の範囲にある値を有し、前記低出力が、活性化されるエリアの０．１５Ｗ／ｃｍ２〜１．５Ｗ／ｃｍ２の範囲にある値を有する、請求項９に記載の方法。
  15. 前記高出力が、活性化されるエリアの３Ｗ／ｃｍ２の値を有し、前記低出力が、活性化されるエリアの０．８Ｗ／ｃｍ２の値を有する、請求項１４に記載の方法。
  16. 活性化される前記ウェハの表面が、直径２００ｍｍのディスクであり、前記高出力が、１０００Ｗの値を有し、前記低出力が、２５０Ｗの値を有する、請求項１５に記載の方法。
  17. 活性化される前記ウェハの表面が、直径３００ｍｍのディスクであり、前記高出力が、２０００Ｗの値を有し、前記低出力が、５００Ｗの値を有する、請求項１６に記載の方法。
  18. 容量結合を介して活性化される前記ウェハを支持する電極を与える単一のＲＦ発生器を有するＲＩＥタイプの機器によって、前記プラズマが発生する、請求項１４に記載の方法。
  19. 前記変動が、１０ｓ〜２分の範囲にある時間間隔にわたって実行される、請求項１７に記載の方法。
  20. 表面が活性化される前記ウェハに接続された前記電極が、前記プラズマ種の運動エネルギーを制御するためだけに使用される、請求項７に記載の方法。
  21. 表面が活性化される前記ウェハに接続された前記電極が、前記プラズマ種の運動エネルギーを制御するためと、前記プラズマを励起するための両方の目的で使用される、請求項７に記載の方法。
  22. 前記活性化パラメータの前記制御ステップが、前記プラズマを生じさせるガスの組成を制御することによって、運動エネルギーを制御する工程を備える、請求項１に記載の方法。
  23. ガス組成の前記制御が、前記プラズマを発生するために使用されるガスの性質の制御された変動を得るように実行される、請求項２２に記載の方法。
  24. 前記変動が、第１のガスから得られたプラズマと、引き続き、第２のガスから得られたプラズマで活性化される表面を処理することで得られる、請求項２３に記載の方法。
  25. 前記第１のガスが、前記第２のガスより軽量である１つ以上の種で構成される、請求項２４に記載の方法。
  26. 前記第１のガスがヘリウムであり、前記第２のガスが酸素またはアルゴンであり、または前記第１のガスが酸素であり、前記第２のガスがアルゴンである、請求項２５に記載の方法。
  27. 前記第１および／または第２のガスが、ガス混合物、例えば、イオン化される種（例えば、ＡｒまたはＯ２）と、中性（非イオン化）のままであるが、前記イオン化種の量を希釈し決定するように働く種（前記非イオン化種が、例えば、ヘリウムによって構成されてもよい）との混合物である、請求項２４に記載の方法。
  28. 前記活性化パラメータの前記制御ステップが、前記プラズマの圧力を制御することによって、運動エネルギーを制御する工程を備える、請求項１に記載の方法。
  29. 前記圧力の制御が、圧力の制御された変動を得るように実行される、請求項２８に記載の方法。
  30. 前記圧力の制御された変動が、活性化中、最初は「低レベル」を占め、引き続き、前記低レベルより高い「高」レベルを占めるように圧力を制御することで得られる、請求項２９に記載の方法。
  31. 前記活性化パラメータの前記制御ステップが、表面が活性化されている前記ウェハの前記表面領域の厚さに単一の乱れ領域を生じさせるために実行される、請求項１に記載の方法。
  32. 前記活性化パラメータの前記制御ステップが、表面が活性化されている前記ウェハの前記表面領域の厚さに複数の乱れ領域を生じさせるために実行され、前記乱れ領域の各々が、前記ウェハの厚さの深さのそれぞれにわたって延在する、請求項１に記載の方法。
  33. 前記貼り合わせを実行するために、貼り合わせる前記２つのウェハの１つのみの表面に、プラズマ活性化を施す、請求項１に記載の方法。
  34. ドナー基板を形成するトップウェハから、レシーバ基板を形成するベースウェハへ半導体材料の薄層を転写する方法であって、前記ドナー基板の表面を前記レシーバ基板の表面に貼り合わせるために、請求項１に記載の貼り合わせを実行する方法。
  35. 前記転写方法が、前記ドナー基板の厚さに弱化ゾーンを生じさせるために貼り合わせ前に弱化注入を実行した後、貼り合わせ後に前記弱化ゾーンで剥離を実行するＳｍａｒｔ Ｃｕｔ（商標）方法を用いて実行される、請求項３４に記載の方法。
  36. 注入後および貼り合わせ前、前記ドナー基板の前記酸化された表面に、プラズマ活性化を施す、請求項３５に記載の方法。
JP2008503535A 2005-04-22 2006-04-18 半導体材料から選択された材料で作られた２つのウェハを貼り合わせる方法 Active JP4976372B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0504093A FR2884966B1 (fr) 2005-04-22 2005-04-22 Procede de collage de deux tranches realisees dans des materiaux choisis parmi les materiaux semiconducteurs
FR0504093 2005-04-22
PCT/EP2006/061647 WO2006111533A1 (en) 2005-04-22 2006-04-18 A method of bonding two wafers made out of materials selected from semiconductor materials

Publications (2)

Publication Number Publication Date
JP2008535230A true JP2008535230A (ja) 2008-08-28
JP4976372B2 JP4976372B2 (ja) 2012-07-18

Family

ID=35708624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008503535A Active JP4976372B2 (ja) 2005-04-22 2006-04-18 半導体材料から選択された材料で作られた２つのウェハを貼り合わせる方法

Country Status (9)

Country Link
US (1) US7419884B2 (ja)
EP (1) EP1872388B1 (ja)
JP (1) JP4976372B2 (ja)
KR (1) KR100904873B1 (ja)
CN (1) CN101138071B (ja)
AT (1) ATE545151T1 (ja)
FR (1) FR2884966B1 (ja)
TW (1) TWI305010B (ja)
WO (1) WO2006111533A1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009004741A (ja) * 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法、及び半導体装置の作製方法
JP2009212503A (ja) * 2008-02-04 2009-09-17 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
JP2009212502A (ja) * 2008-02-04 2009-09-17 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
JP2012212885A (ja) * 2000-02-16 2012-11-01 Ziptronix Inc 低温結合方法および結合構成物
WO2014038694A1 (ja) * 2012-09-07 2014-03-13 京セラ株式会社 複合基板およびその製造方法
KR20140039138A (ko) * 2011-01-25 2014-04-01 에베 그룹 에. 탈너 게엠베하 웨이퍼들의 영구적 결합을 위한 방법
JP2014510418A (ja) * 2011-04-08 2014-04-24 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェーハを永久的に結合する方法
JP2014516469A (ja) * 2011-04-08 2014-07-10 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェーハを永久的に結合する方法
JP2014516470A (ja) * 2011-04-08 2014-07-10 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェハを恒久的にボンディングするための方法
JP2015525975A (ja) * 2012-07-26 2015-09-07 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板のボンディング方法
JP2016027666A (ja) * 2015-09-30 2016-02-18 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェハを恒久的にボンディングするための方法
JP2016178340A (ja) * 2016-06-15 2016-10-06 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウエハの永久接合方法
JP2018152619A (ja) * 2018-07-05 2018-09-27 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウエハの永久接合方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7601271B2 (en) 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion
FR2912839B1 (fr) 2007-02-16 2009-05-15 Soitec Silicon On Insulator Amelioration de la qualite de l'interface de collage par nettoyage froid et collage a chaud
EP1986230A2 (en) * 2007-04-25 2008-10-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing SOI substrate and method of manufacturing semiconductor device
KR100958279B1 (ko) * 2008-02-25 2010-05-19 참앤씨(주) 웨이퍼 본딩방법 및 웨이퍼 본딩장치
FR2938702B1 (fr) * 2008-11-19 2011-03-04 Soitec Silicon On Insulator Preparation de surface d'un substrat saphir pour la realisation d'heterostructures
FR2965974B1 (fr) * 2010-10-12 2013-11-29 Soitec Silicon On Insulator Procédé de collage moléculaire de substrats en silicium et en verre
CN108470679B (zh) * 2011-01-25 2022-03-29 Ev 集团 E·索尔纳有限责任公司 用于永久接合晶片的方法
CN105374667B (zh) * 2011-01-25 2019-01-11 Ev 集团 E·索尔纳有限责任公司 用于永久接合晶片的方法
US9329336B2 (en) 2012-07-06 2016-05-03 Micron Technology, Inc. Method of forming a hermetically sealed fiber to chip connection
EP3035370A1 (de) * 2012-07-24 2016-06-22 EV Group E. Thallner GmbH Vorrichtung zum permanenten bonden von wafern
KR20200015264A (ko) * 2018-08-03 2020-02-12 삼성전자주식회사 웨이퍼 접합 방법 및 웨이퍼 접합 시스템

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249749A (ja) * 1994-03-11 1995-09-26 Canon Inc Ｓｏｉ基板の作製方法
WO1999010927A1 (en) * 1997-08-29 1999-03-04 Farrens Sharon N In situ plasma wafer bonding method
JPH11186187A (ja) * 1997-12-22 1999-07-09 Mitsubishi Materials Silicon Corp Ｓｏｉ基板の製造方法
US20030003684A1 (en) * 2001-05-09 2003-01-02 Silicon Genesis Corporation Method and apparatus for multi-frequency bonding
US20060030167A1 (en) * 2004-08-06 2006-02-09 Silicon Genesis Corporation Method and system for source switching and in-situ plasma bonding

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6563133B1 (en) * 2000-08-09 2003-05-13 Ziptronix, Inc. Method of epitaxial-like wafer bonding at low temperature and bonded structure
US7183177B2 (en) * 2000-08-11 2007-02-27 Applied Materials, Inc. Silicon-on-insulator wafer transfer method using surface activation plasma immersion ion implantation for wafer-to-wafer adhesion enhancement
US7261793B2 (en) 2004-08-13 2007-08-28 Hewlett-Packard Development Company, L.P. System and method for low temperature plasma-enhanced bonding

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249749A (ja) * 1994-03-11 1995-09-26 Canon Inc Ｓｏｉ基板の作製方法
WO1999010927A1 (en) * 1997-08-29 1999-03-04 Farrens Sharon N In situ plasma wafer bonding method
JPH11186187A (ja) * 1997-12-22 1999-07-09 Mitsubishi Materials Silicon Corp Ｓｏｉ基板の製造方法
US20030003684A1 (en) * 2001-05-09 2003-01-02 Silicon Genesis Corporation Method and apparatus for multi-frequency bonding
US20060030167A1 (en) * 2004-08-06 2006-02-09 Silicon Genesis Corporation Method and system for source switching and in-situ plasma bonding

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9082627B2 (en) 2000-02-16 2015-07-14 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US10312217B2 (en) 2000-02-16 2019-06-04 Invensas Bonding Technologies, Inc. Method for low temperature bonding and bonded structure
US9391143B2 (en) 2000-02-16 2016-07-12 Ziptronix, Inc. Method for low temperature bonding and bonded structure
JP2012212885A (ja) * 2000-02-16 2012-11-01 Ziptronix Inc 低温結合方法および結合構成物
US9331149B2 (en) 2000-02-16 2016-05-03 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US9059247B2 (en) 2007-05-18 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
JP2009004741A (ja) * 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法、及び半導体装置の作製方法
JP2009212502A (ja) * 2008-02-04 2009-09-17 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
JP2009212503A (ja) * 2008-02-04 2009-09-17 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
KR102095095B1 (ko) * 2011-01-25 2020-03-31 에베 그룹 에. 탈너 게엠베하 웨이퍼들의 영구적 결합을 위한 방법
KR101705937B1 (ko) * 2011-01-25 2017-02-10 에베 그룹 에. 탈너 게엠베하 웨이퍼들의 영구적 결합을 위한 방법
KR20140039138A (ko) * 2011-01-25 2014-04-01 에베 그룹 에. 탈너 게엠베하 웨이퍼들의 영구적 결합을 위한 방법
KR101810310B1 (ko) * 2011-01-25 2017-12-18 에베 그룹 에. 탈너 게엠베하 웨이퍼들의 영구적 결합을 위한 방법
US9252042B2 (en) 2011-01-25 2016-02-02 Ev Group E. Thallner Gmbh Method for permanent bonding of wafers
JP2014510391A (ja) * 2011-01-25 2014-04-24 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウエハの永久接合方法
KR20170140428A (ko) * 2011-01-25 2017-12-20 에베 그룹 에. 탈너 게엠베하 웨이퍼들의 영구적 결합을 위한 방법
US10083933B2 (en) 2011-01-25 2018-09-25 Ev Group E. Thallner Gmbh Method for permanent bonding of wafers
JP2014516469A (ja) * 2011-04-08 2014-07-10 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェーハを永久的に結合する方法
JP2014516470A (ja) * 2011-04-08 2014-07-10 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェハを恒久的にボンディングするための方法
US10825793B2 (en) 2011-04-08 2020-11-03 Ev Group E. Thallner Gmbh Method for permanently bonding wafers
JP2014510418A (ja) * 2011-04-08 2014-04-24 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェーハを永久的に結合する方法
US9673167B2 (en) 2012-07-26 2017-06-06 Ev Group E. Thallner Gmbh Method for bonding substrates
JP2015525975A (ja) * 2012-07-26 2015-09-07 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板のボンディング方法
US9711418B2 (en) 2012-09-07 2017-07-18 Kyocera Corporation Composite substrate with a high-performance semiconductor layer and method of manufacturing the same
JPWO2014038694A1 (ja) * 2012-09-07 2016-08-12 京セラ株式会社 複合基板およびその製造方法
WO2014038694A1 (ja) * 2012-09-07 2014-03-13 京セラ株式会社 複合基板およびその製造方法
JP2016027666A (ja) * 2015-09-30 2016-02-18 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェハを恒久的にボンディングするための方法
JP2016178340A (ja) * 2016-06-15 2016-10-06 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウエハの永久接合方法
JP2018152619A (ja) * 2018-07-05 2018-09-27 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウエハの永久接合方法

Also Published As

Publication number Publication date
US20060240642A1 (en) 2006-10-26
FR2884966B1 (fr) 2007-08-17
TW200710971A (en) 2007-03-16
JP4976372B2 (ja) 2012-07-18
EP1872388A1 (en) 2008-01-02
FR2884966A1 (fr) 2006-10-27
TWI305010B (en) 2009-01-01
ATE545151T1 (de) 2012-02-15
WO2006111533A1 (en) 2006-10-26
KR20070114769A (ko) 2007-12-04
EP1872388B1 (en) 2012-02-08
KR100904873B1 (ko) 2009-06-26
CN101138071B (zh) 2012-01-11
US7419884B2 (en) 2008-09-02
CN101138071A (zh) 2008-03-05

Similar Documents

Publication Publication Date Title
JP4976372B2 (ja) 半導体材料から選択された材料で作られた２つのウェハを貼り合わせる方法
KR100562437B1 (ko) Soi웨이퍼제조방법및그방법에의해제조된soi웨이퍼
JP4718425B2 (ja) 複合基板の作製方法
US7323398B2 (en) Method of layer transfer comprising sequential implantations of atomic species
JP4927080B2 (ja) 厚い絶縁層の粗さを減少させるための方法
US7081399B2 (en) Method for producing a high quality useful layer on a substrate utilizing helium and hydrogen implantations
US20060223283A1 (en) Method for producing a high quality useful layer on a substrate
JP2000294754A (ja) 半導体基板及び半導体基板の製造方法並びに半導体基板製造装置
US7514341B2 (en) Finishing process for the manufacture of a semiconductor structure
JP2009111381A (ja) 微細な埋め込み絶縁層を有するｓｏｉ基板
US20100112780A1 (en) Microwave-Induced Ion Cleaving and Patternless Transfer of Semiconductor Films
JP2001274368A (ja) 貼り合わせウエーハの製造方法およびこの方法で製造された貼り合わせウエーハ
JP2009272619A (ja) 貼り合わせ基板の製造方法
JP2009218579A (ja) Ｓｏｉ基板の表面処理方法
JP2008021992A (ja) 接合界面安定化のための熱処理
US7485545B2 (en) Method of configuring a process to obtain a thin layer with a low density of holes
US8367519B2 (en) Method for the preparation of a multi-layered crystalline structure
JP2005347302A (ja) 基板の製造方法
TW200814161A (en) Method of producing bonded wafer
US20080145650A1 (en) Double plasma utbox
JP6866150B2 (ja) ２つの構造体間の直接接合を実行する方法
CN110739214A (zh) 一种减少注入损伤制备soi的方法
JP2024031692A (ja) Ｓｏｉウェーハ及びその製造方法
JP2024521573A (ja) 改善された電気特性を有する、炭化ケイ素から作製された動作層を備える半導体構造体を製造するための方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120412

R150 Certificate of patent or registration of utility model

Ref document number: 4976372

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250