KR100904873B1 - 반도체 재료들로부터 선택된 재료들로 제조된 두웨이퍼들을 본딩하는 방법 - Google Patents

반도체 재료들로부터 선택된 재료들로 제조된 두웨이퍼들을 본딩하는 방법 Download PDF

Info

Publication number
KR100904873B1
KR100904873B1 KR1020077021882A KR20077021882A KR100904873B1 KR 100904873 B1 KR100904873 B1 KR 100904873B1 KR 1020077021882 A KR1020077021882 A KR 1020077021882A KR 20077021882 A KR20077021882 A KR 20077021882A KR 100904873 B1 KR100904873 B1 KR 100904873B1
Authority
KR
South Korea
Prior art keywords
plasma
wafer
activated
power
bonding
Prior art date
Application number
KR1020077021882A
Other languages
English (en)
Other versions
KR20070114769A (ko
Inventor
세바스찬 커딜즈
Original Assignee
에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 filed Critical 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Publication of KR20070114769A publication Critical patent/KR20070114769A/ko
Application granted granted Critical
Publication of KR100904873B1 publication Critical patent/KR100904873B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation

Abstract

본 발명은 반도체 재료들로부터 선택된 재료들로 제조된 두 웨이퍼들을 함께 본딩하는 방법에 관한 것이고, 상기 방법은 함께 본딩될 상기 두 웨이퍼들 중 적어도 하나의 웨이퍼의 표면의 플라즈마 활성화를 구현하며, 상기 방법은, 플라즈마 활성화 동안에, 표면이 활성화되고 있는 상기 웨이퍼의 표면 영역의 두께 내에서 제어된 두께의 교란된 영역을 생성하기 위해, 상기 플라즈마에 함유된 종의 운동 에너지를 수정하기 위하여 활성화 파라미터들을 제어하는 것을 포함한다.
반도체 재료, 웨이퍼들, 플라즈마 활성화, 표면 영역, 두께, 운동 에너지

Description

반도체 재료들로부터 선택된 재료들로 제조된 두 웨이퍼들을 본딩하는 방법{A METHOD OF BONDING TWO WAFERS MADE OUT OF MATERIALS SELECTED FROM SEMINCONDUCTOR MATERIALS}
본 발명은 반도체 재료들로부터 선택된 재료들로 제조된 두 웨이퍼들을 본딩하는 방법에 관한 것으로, 상기 방법은 함께 본딩되어야 하는 두 층들 중 적어도 하나의 층의 표면의 플라즈마 활성화를 이용한다.
이 타입의 방법들은 이미 공지되어 있다.
용어 "본딩"은 여기서는 완벽하게 평면인 두 표면들이 어떤 접착제를 가하지 않고도 함께 본딩되는 분자 본딩에 의한 본딩을 의미하는 것으로 사용되며, 이 본딩은 주변 온도에서 가능하다.
본딩의 품질은 특히 함께 본딩된 두 웨이퍼들 간의 결합력을 나타내는 본딩 에너지에 의해 특징지어진다.
두 웨이퍼들 간의 분자 본딩에 의한 본딩을 강화하기 위해, 함께 본딩된 웨이퍼들은 열처리된다.
이러한 열처리로, 두 웨이퍼들의 본딩 에너지가 제곱 미터당 적어도 약 500 밀리주울(mJ/m2)의 값까지 상승하며, 여기서 이 값은 일반적으로 원하는 값들에 대응한다.
종래 방식에서, 이러한 열처리는 일반적으로 적어도 약 900
Figure 112007068860267-pct00001
C의 온도(본 명세서의 문맥에서 "고온" 영역을 정의함)에서 수행된다. Si로 제조된 웨이퍼와 Si 또는 SiO2로 제조된 웨이퍼 간의 본딩 시, 본딩 에너지는 1100
Figure 112007068860267-pct00002
C 내지 1200
Figure 112007068860267-pct00003
C 정도의 온도에서 열처리가 수행될 때 최대가 된다.
본딩을 위한 표면의 "플라즈마 활성화"는 함께 본딩을 위한 표면들을 접촉시키기 전에 상기 표면을 플라즈마에 노출시키는 것으로 정의된다(플라즈마 활성화는 특히 진공 하에서 또는 대기압에서 수행될 수 있음).
보다 정확하게, 종래 기술의 활성화 기술들에서, 활성화를 위한 웨이퍼의 표면은 노광 파라미터들이 주어진 각각의 값으로 설정되도록 제어되는 노광 단계 동안에 플라즈마에 노출되며, 상기 값들은 플라즈마 활성화 동안에 변하지 않고 유지된다.
먼저, "노광 파라미터들"은 다음과 같다:
· 전력 밀도. 전력 밀도는 플라즈마를 공급하는 전력의 밀도로서, 단위 면적당 전력 밀도(W/cm2)를 나타내며, 본 명세서에서 간단히 용어 "전력"이라고도 한다.
· 압력(플라즈마를 포함하는 인클로저의 내부 압력).
· 상기 인클로저에 공급되는 가스의 성질 및 유속.
이러한 활성화는 특히 분자 본딩에 의한 본딩을 수행하는 역할을 함으로써, 반드시 고온에서 수행될 필요가 있는 열처리에 의존하지 않고도 높은 본딩 에너지를 얻을 수 있다.
따라서, 플라즈마 활성화는 두 웨이퍼들 간에 높은 본딩 에너지를 얻는 것을 가능하게 하며, 두 웨이퍼들 중 적어도 하나의 웨이퍼는 본딩 전에 그리고 비교적 짧은 지속 기간(예컨대 약 2 시간(h))에 걸쳐서 그리고 비교적 낮은 온도(예컨대, 약 600
Figure 112007068860267-pct00004
C 이하)에서의 열처리 후에 활성화된다.
따라서, 이러한 활성화는 함께 본딩된 두 웨이퍼들을 포함하는 구조가 너무 높은 온도에 놓이는 것을 피하는 것이 좋을 때 그 구조를 안정화시키는데 유리하다(이는 특히, 매우 다른 열팽창계수를 가진 재료들로 제조된 층들을 구비하는 구조들인 것으로 정의된 헤테로구조들에 적용됨).
이러한 활성화는 또한, 주어진 온도에서 높은 본딩력을 얻는데 유리할 수 있다.
따라서, 이러한 활성화는 예컨대 두 웨이퍼들의 본딩을 포함하는 다층 구조를 만드는데 유리하다.
전사 방법들(특히, 저술서 "Silicon-on-insulator technology: materials to VLSI", 제2판 (Jean-Pierre Colinge)에 일반 용어로 기술된 스마트 컷(Smart CutTM) 타입의 방법들)은 본딩을 개선시키기 위해 플라즈마 활성화의 이점을 얻는 한가지 응용예이다.
본 발명의 목적은 플라즈마 활성화를 구현하는 종래의 본딩 기술들을 향상시키는 데 있다.
특히, 본 발명의 목적은 플라즈마 활성화 후에 얻어지는 본딩 에너지를 증가시키는 데 있다.
본 발명의 다른 목적은 함께 본딩하기 위한 두 표면 중 한 표면만이 본딩 전에 플라즈마 활성화될 때에도 높은 레벨의 본딩 에너지를 얻을 수 있도록 하는 데 있다.
이들 목적들 달성하기 위해, 본 발명은, 제 1 양태에서, 반도체 재료들로부터 선택된 재료들로 제조된 두 웨이퍼들을 함께 본딩하는 방법을 제공하며, 상기 방법은 함께 본딩될 상기 두 웨이퍼들 중 적어도 하나의 웨이퍼의 표면의 플라즈마 활성화를 구현하며, 상기 방법은, 플라즈마 활성화 동안에, 표면이 활성화되고 있는 상기 웨이퍼의 표면 영역의 두께 내에서 제어된 두께의 교란된 영역을 생성하기 위해, 상기 플라즈마에 함유된 종들의 운동 에너지를 수정하기 위하여 활성화 파라미터들을 제어하는 것을 포함한다.
바람직하지만 비한정적인 본 발명의 특징들은 다음과 같다:
· 상기 활성화 파라미터들의 제어는 또한, 표면이 활성화되고 있는 상기 웨이퍼에서 상기 교란된 영역의 최대 깊이를 제어한다.
상기 활성화 파라미터들의 제어는 상기 파라미터들의 제어된 변동을 포함한다.
· 상기 교란된 영역은 10 Å의 깊이와 250 Å의 깊이 사이에서, 표면이 활성화되고 있는 상기 웨이퍼의 두께 내에서 연장된다.
· 상기 종들은 상기 플라즈마의 이온들이다.
· 상기 제어는 10 eV 내지 2 keV의 범위에 속하는 레벨의, 상기 플라즈마에 함유된 종들의 운동 에너지를 얻는다.
· 상기 활성화 파라미터들의 제어는 표면이 활성화되어야 하는 상기 웨이퍼에 연결된 전극에 공급되는 전력 밀도를 제어함으로써 운동 에너지를 제어하는 것을 포함한다.
· 상기 전력 밀도는 상기 플라즈마를 발생하는 전력의 밀도의 제어된 변동을 달성하는 방식으로 제어된다.
· 상기 전력 밀도는 초기에 "고" 전력을 인가하고, 이어서 상기 고 전력보다 낮은 "저" 전력을 인가함으로써 변화된다.
· 고전력과 저전력 간의 변화는 전력 스텝들로 수행되며, 한 전력 스텝은 고전력에 대응하고, 다른 전력 스텝은 저전력에 대응한다.
· 상기 고전력에 대응하는 스텝과 상기 저전력에 대응하는 스텝은 각각 5 s 내지 60 s의 범위에 속하는 지속 기간 동안 실시된다.
· 상기 고전력에 대응하는 스텝과 상기 저전력에 대응하는 스텝은 각각 10 s 내지 30 s의 범위에 속하는 지속 기간 동안 실시된다.
· 고전력과 저전력 간의 변화는 상기 전력을 상기 고전력으로부터 상기 저전력으로 연속적으로 감소시킴으로써 수행된다.
· 상기 고전력은 활성화될 영역의 1.5 W/cm2 내지 15 W/cm2의 범위에 속하는 값을 가지며, 상기 저전력은 상기 활성화될 영역의 0.15 W/cm2 내지 1.5 W/cm2의 범위에 속하는 값을 가진다.
· 상기 고전력은 상기 활성화될 영역의 3 W/cm2의 값을 가지며, 상기 저전력은 상기 활성화될 영역의 0.8 W/cm2의 값을 가진다.
· 상기 활성화될 웨이퍼의 표면은 200 mm의 직경을 가진 디스크이고, 상기 고전력은 1000 W의 값을 가지며, 상기 저전력은 250 W의 값을 가진다.
· 상기 활성화될 웨이퍼의 표면은 300 mm의 직경을 가진 디스크이고, 상기 고전력은 2000 W의 값을 가지며, 상기 저전력은 500 W의 값을 가진다.
· 상기 플라즈마는 용량성 결합을 통해 상기 활성화될 웨이퍼를 지지하는 전극에 플라즈마를 공급하는 단일 RF 발생기를 가진 RIE 타입의 장비에 의해 발생된다.
· 상기 변화는 10 s 내지 2 min의 범위에 속하는 지속 기간의 시간 간격에 걸쳐 수행된다.
· 상기 표면이 활성화되어야 하는 웨이퍼에 연결된 상기 전극은 상기 플라즈마 종의 운동 에너지를 제어하기 위해서만 사용된다.
· 상기 표면이 활성화되어야 하는 웨이퍼에 연결된 전극은 상기 플라즈마 종의 운동 에너지를 제어하기 위해 그리고 상기 플라즈마를 여기시키기 위해 사용된다.
· 상기 활성화 파라미터들의 제어는 상기 플라즈마가 생성되는 가스의 합성물을 제어함으로써 상기 운동 에너지를 제어하는 것을 포함한다.
· 상기 가스 합성물 제어는 상기 플라즈마를 발생하는데 사용되는 가스의 성질의 제어된 변화를 얻기 위해 수행된다.
· 상기 변화는 상기 활성화될 표면을 제1 가스로부터 얻어진 플라즈마로 그리고 이어서 제2 가스로부터 얻어진 플라즈마로 처리하는 데 있다.
· 상기 제1 가스는 상기 제2 가스보다 무게가 가벼운 하나 이상의 종으로 이루어진다.
· 상기 제1 가스는 헬륨이고 상기 제2 가스는 산소 또는 아르곤이며, 또는 상기 제1 가스는 산소이고 상기 제2 가스는 아르곤이다.
· 상기 제1 및/또는 제2 가스는 가스 혼합물, 예컨대 이온화되어야 할 종(예컨대 Ar 또는 O2)과 중성으로 남아 있어야 할(이온화되지 않은) 종 간의 혼합물로서, 이온화된 종의 양을 희석시키고 결정한다(이온화되지 않은 종은 예컨대 헬륨에 의해 구성될 수 있음).
· 상기 활성화 파라미터들의 제어는 상기 플라즈마에서의 압력을 제어함으로써 운동 에너지를 제어하는 것을 포함한다.
· 상기 압력 제어는 압력의 제어된 변화를 얻기 위해 구현된다.
· 상기 압력의 제어된 변화는 활성화 동안 초기에 "저" 레벨을 그리고 이어서 상기 저 레벨보다 높은 "고" 레벨을 갖도록 상기 압력을 제어하는 데 있다.
· 상기 활성화 파라미터들의 제어는 표면이 활성화되고 있는 상기 웨이퍼의 표면 영역의 두께 내에서 단일의 교란된 영역을 생성하기 위해 구현된다.
· 상기 활성화 파라미터들의 제어는 표면이 활성화되고 있는 상기 웨이퍼의 표면 영역의 두께 내에서 복수의 교란된 영역을 생성하기 위해 구현되고, 상기 교란된 영역들의 각각은 상기 웨이퍼의 두께 내에서 각각의 깊이에 걸쳐 연장된다.
· 상기 본딩을 수행하기 위해, 함께 본딩되어야 하는 상기 두 웨이퍼들 중 단지 하나의 웨이퍼의 표면이 플라즈마 활성화된다.
제 2 양태에서, 본 발명은 또한, 반도체 재료의 박층을, 도너 기판을 형성하는 최상부 웨이퍼로부터 리시버 기판을 형성하는 최하부 웨이퍼로 전사시키는 방법을 제공하며, 상기 방법은 상기 도너 기판의 표면을 상기 리시버 기판의 표면에 본딩하기 위해 상술한 양태 및 특징에 따른 본딩을 구현한다.
본 발명의 바람직하나 비한정적인 특징은 다음과 같다:
· 상기 전사 방법은 상기 도너 기판의 두께 내에서 약한 영역을 형성하기 위해 본딩 전에 약한 주입을 구현하고, 이어서 본딩 후 상기 약한 영역에서의 분리를 구현하는 스마트 컷(Smart CutTM) 방법을 이용하여 구현된다.
· 주입 후 본딩 전에, 상기 도너 기판의 산화된 표면은 플라즈마 활성화된다.
본 발명의 다른 특징, 목적 및 이점은 첨부 도면을 참조하여 행해진 다음의 설명을 읽을 때 보다 명료해진다.
도 1은 플라즈마 활성화된 웨이퍼의 두께 내에서 본 발명의 문맥에서 얻어질 수 있는 방해(disturbance)/혼란(disorder)의 분포도.
도 2는 활성화 결과로서 상기 웨이퍼의 표면 아래에서 얻어진 교란된 영역의 두께에 걸쳐 반도체 재료(이 경우에는 표면-산화된 Si)의 웨이퍼의 표면을 활성화하는데 사용된 플라즈마를 발생하기 위해 인가된 전력의 영향을 예시한 그래프.
도 3은 반도체 재료 웨이퍼의 표면을 활성화하기 위해 사용된 플라즈마를 발생하기 위해 인가되는 전력의 레벨의 가능한 각종 변화를 나타낸, 시간의 함수로 그린 그래프로서, 파선으로 그린 두 곡선은 종래 기술에 대응하고(전력이 활성화 전반에 걸쳐 단일의 불변 값을 가짐), 실선으로 그린 3개의 곡선은 본 발명의 3가지 변형 구현예에 대응하는 그래프.
도 4는 4가지의 상이한 활성화 조건에 대해 Si 웨이퍼와 본딩 전에 플라즈마 활성화된 표면 산화된 Si 웨이퍼 간에 얻어진 본딩 에너지를 예시한 그래프.
본 발명의 배경
본 발명은 반도체 재료의 두 웨이퍼들을 함께 본딩하는데 적용된다. 각 재료는 Si 또는 어떤 다른 반도체 재료일 수 있다.
두 웨이퍼들의 함께 본딩하기 위한 표면들은 활성화 전에 산화될 수도 있으며, 보다 정확하게는, 함께 본딩하기 위한 표면들 중 한 표면 또는 다른 표면이 산화될 수도 있고, 또는 두 표면 모두 산화될 수도 있다.
후술되는 바와 같이, 활성화는 함께 본딩하기 위한 두 표면들 상에서 또는 두 표면들 중 한 표면상에서만 구현될 수 있다. 본 발명의 이점은 함께 본딩하기 위한 두 표면들 중 한 표면만을 활성화할 수 있다는 것이며, 그럼에도 불구하고 함께 본딩된 후에 충분히 높은 본딩 에너지를 얻을 수 있다.
본 발명은 도너(donor) 기판을 형성하는 최상부 웨이퍼를 구성하는 반도체 재료의 박층을 리시버(receiver) 기판을 형성하는 최하부 웨이퍼 상으로 전사시키는 방법의 배경에서 본딩을 얻을 수 있도록 한다. 용어 "박층(thin layer)"은 수십 내지 수백 옹스트롱 두께의 층을 의미하도록 사용된다.
전사 방법들에의 이 응용에서, 본딩은 상기 도너 기판의 표면과 상기 리시버 기판의 표면 간의 활성화 후에 구현된다.
상기 전사 방법은 특히, 약한 영역을 도너 기판의 두께 내에서 생성하기 위해 본딩 전에 약한 주입(weakening implantation)을 수행하고 본딩 후 상기 약한 영역에서 분리를 수행하는 스마트 컷(Smart CutTM) 방법을 이용하여 구현될 수 있다.
예로서, 본딩 전에, 플라즈마 활성화가 주입 후 상기 도너 기판의 산화된 표면상에서 구현될 수 있다.
본 발명의 주요 특징들
본 발명은 활성화 파라미터들이 변하지 않고 변동되지 않는 단일 스텝에서 활성화를 수행하는 공지된 방법들과는 다르다.
본 발명에서, 본딩하기 위한 적어도 하나의 웨이퍼 표면은, 제어된 깊이의 교란된 영역을 표면이 활성화되고 있는 웨이퍼의 표면 영역의 두께 내에서 생성하기 위해 플라즈마에 함유된 종(species)의 운동 에너지를 수정할 목적으로 활성화 파라미터들을 제어하면서 플라즈마 활성화된다.
바꾸어 말하면, 활성화 파라미터들을 제어함으로써, 활성화된 웨이퍼 안으로 원하는 제어된 깊이까지 연장하는 교란된 영역을 각각의 활성화된 표면의 두께 내에서 얻을 수 있다.
또한, 활성화 파라미터들의 제어는 상기 교란된 영역의 두께를 제어하는 것을 가능하게 한다.
실제로, 활성화된 웨이퍼의 두께 내에 "매립된(buried)" 교란된 영역 또는 상기 표면과 동일 평면인 교란된 영역을 구성하는 것이 필요할 수 있다.
어쨌든, 본 발명은 생성되는 교란된 영역의 두께 및 깊이를 제어하는 것을 가능하게 한다(즉, 활성화된 웨이퍼의 두께 내에서 교란된 영역의 "최대" 깊이 및 "최소" 깊이를 제어하는 것을 가능하게 한다).
이 점에 있어서, 플라즈마에 포함된 종에 대해 다음을 얻는 방식으로 활성화를 수행하는 것이 바람직하다:
· 초기 활성화 기간 동안, 활성화를 위한 운동 에너지의 최대 레벨.
· 이어서, 제2 활성화 기간 동안, 보다 낮은 운동 에너지의 레벨.
이는 활성화되는 웨이퍼의 두께 내에서 다음을 발생하는 것을 가능하게 한다:
· 초기 활성화 기간 동안, 웨이퍼에서 깊이 Pl 정도에 매립되는 큰방해/혼란(D로 표기될 수 있음).
· 제2 활성화 기간 동안, 깊이 Pl보다 얕은 깊이 P2로 매립된 보다 작은방해/혼란(d로 표기될 수 있음).
이 활성화 제어 시퀀스는 교란된 영역의 두께를 최대화하고, 또한 그 최대 깊이를 최대화한다.
이 교란된 영역은 본딩될 표면상에 존재하는 가스들 및 다른 요소들을 수용하는데 적합한 "저장소(reservoir)"의 역할을 하는 것으로 나타났다. 상기 가스들 및 다른 요소들을 끌어당겨 포집함으로써, 교란된 영역은 본딩을 개선시키는 것으로 나타났다.
방해/혼란 D은 방해/혼란 D과 활성화될 표면 사이에 놓인 방해/혼란 d에 의한 포집을 위해 가스 및 다른 요소들이 "공급(feed)"되는데 적합하다고 생각되며, 방해/혼란 D 및 d는 웨이퍼의 깊이로 연장하는 일종의 포집 격자(trapping lattice)를 형성한다(플라즈마 활성화된 웨이퍼의 두께 내에서 얻어진 분포를 나타낸 도 1을 참조) .
용어 "교란된 영역"은 이 명세서에서는 플라즈마에 노출됨으로써 수정되는 영역을 의미하도록 사용되며, 상기 수정은 교란된 영역에 원자 규모의 결함(defects), 방해, 및 혼란을 도입하는 것(원자 본딩의 약화, 본딩 각도의 변화) 에 대응한다.
이 변경은 웨이퍼들 간의 본딩들을 향상시키고, 특히 본딩 에너지를 증가시킨다.
이 변경은 활성화되지 않은 웨이퍼 상에서 관찰되는 에칭 속도보다 높은 에칭 속도에 의해 특징지어진다.
이러한 "교란된" 영역은 활성화되지 않은 웨이퍼보다 빠르게 에칭된다(예컨대, NH4OH + H2O2 + H2O를 이용한 표면 세정(surface clean) No. 1 (SC1) 타입의 습식 에칭).
일예로, (일정한 온도에서) 3분 동안 실시되는 SC1 타입(NH4OH + H2O2 + H2O)의 습식 에칭을 위해, 다음의 에칭 두께들이 상이한 재료 층들에 대해 관찰된다:
· 처리되지 않은 실리콘 산화층(즉, SiO2의 표면층을 가진 기판): 6 Å.
· 주입된 실리콘 산화층(스마트 컷 타입의 방법에 의한 전사를 위해 수소를 이용) : 20 Å.
·플라즈마 노출을 이용함으로써 본 명세서의 의미에서 "교란된(disturbed)" 실리콘 산화 층의 경우: 37 Å. 이 값 37 Å은 층이 주입 여부에 관계 없이 동일하다.
이들 결과는 플라즈마 활성화에 의해 생성된 방해는 크게 증가된 에칭 속도에 의해 특징지어질 수 있다.
상기 결과는 7O
Figure 112007068860267-pct00005
C의 온도에서 에칭 용액(SCl 용액)으로 얻어졌다.
본 명세서의 의미에서 "교란된" 재료의 웨이퍼 상에서 관찰되는 에칭 속도의 증가는 에칭이 수행되는 온도의 증가로 증가한다.
주입된 재료의 웨이퍼의 문맥에서 위에서 제공된 에칭 속도 정보는, 본 명세서의 의미에서 "교란된" 재료가 "교란"되지 않은 그러나 주입이 행해진 동일 타입의 재료상에서 관찰된 에칭속도보다 훨씬 빠른 에칭 속도에 의해 특징지어진다.
플라즈마 활성화에 의해 변경된 재료에서 관찰되는 에칭 속도의 증가에 관해서는, 티. 서니(T. Suni) 등의 논문 "Effect of plasma activation on hydrophilic bonding of Si and SiO2" (J. of Electrochem. Soc, Vol. 149, No. 6, p. 348(2002))을 참조할 수 있다.
본 발명의 배경에서 얻어진 교란된 영역은 일반적으로 표면이 10 Å 내지 250 Å의 범위에 속하는 깊이까지 활성화된 웨이퍼의 두께 내에서 연장한다.
위에서 언급한 "종들(species)"은 일반적으로 플라즈마의 이온들이다.
활성화 파라미터들의 제어는 일반적으로 10 eV 내지 2 keV의 범위에 속하는 레벨의, 플라즈마에 함유된 상기 종의 운동 에너지를 얻는다.
최종적으로, 활성화 파라미터들의 제어는 바람직하게는 상기 파라미터들 중 적어도 일부의 제어된 변동을 포함한다.
이러한 제어 변동은 구체적으로 (예컨대, 단계적이든 연속적이든 전력을 가변시킴으로써) 연속적이고 균일한 교란된 영역을 얻는 것을 가능하게 한다(상이 한 전력 값들은 활성화되고 있는 웨이퍼의 두께 내에서 교란된 영역의 상이한 깊이들을 구성함).
일반적으로, 활성화 파라미터들의 이 제어 변동은 바람직하게는 활성화 개시시 이온들의 고 운동 에너지 그리고 활성화의 종료시 보다 낮은 운동 에너지를 얻기 위해 구현된다.
플라즈마 발생 장치의 구성
본 발명은 분위기의 압력 및 합성물이 제어되는 플라즈마 인클로저를 구비하는 장치로 구현된다.
이러한 장치는 여러 가지 타입이 있다.
본 발명은 용량성 결합을 통해 활성하기 위한 웨이퍼를 지지하는 전극에 플라즈마를 공급하는 단일 RF 발생기를 구비하는 RIE 타입의 장치로 구현될 수 있다.
단일 RF 발생기는 플라즈마를 발생하는 (즉, 종을 여기시키는) 역할을 한다.
활성화 파라미터들 중 하나를 구성하는, 본 명세서에서 말하는 "전력"은 보다 정확하게는 활성화될 웨이퍼와 접촉하는 전극에 연결된 상기 발생기의 전력이다.
플라즈마 인클로저는 활성화될 웨이퍼에 연결되지 않은 제2 전극을 가진다. 이 제2 전극은 어떠한 발생기도 연결되지 않는다.
이 변형예에서, (활성화될 웨이퍼와 접촉하는 전극에 연결된) 단일 발생기의 전력의 제어는 플라즈마를 여기하고, 활성화될 웨이퍼의 표면에 가해지는 플라즈마 이온들의 운동 에너지를 제어하는 역할을 한다.
또한, 상술한 장치와 유사한 장치에서 본 발명을 구현하는 것이 가능하나, 여기서는 동일한 전극이 제2 RF 발생기에 연결된다.
이러한 상황 하에서, (활성화될 웨이퍼가 접촉하지 않은 전극에 연결된) 제2 RF 발생기는 플라즈마를 여기시킨다. 따라서, 제2 발생기는 플라즈마의 밀도를 제어하도록 제어된다.
이 변형예에서, (활성화될 웨이퍼와 접촉한 전극에 연결된) 제1 발생기의 전력의 제어는 활성화될 웨이퍼의 표면에 가해지는 플라즈마의 이온들의 운동 에너지를 제어하는 역할을 할 뿐이다.
전력 밀도 제어
위에서 언급한 바와 같이, 표면이 활성화될 웨이퍼에 연결된 전극에 공급되는 전력의 밀도를 제어함으로써 활성화 파라미터들을 제어하는 것이 가능하다.
본 출원인은 보다 높은 전력을 인가하면 결과적인 교란된 영역의 두께가 증가함을 발견하였다.
이는 플라즈마를 활성화시키는데 이용된 전력 밀도를 W/cm2로 가로축을 따라 그리고 활성화에 의해 생성된 교란된 영역의 두께를 Å로 세로축에 그린 도 2에 예시되어 있다.
이 도의 그래프에서의 각 점은 상이한 전력 레벨에 대응한다.
이 곡선의 점들은 300 mm의 직경(검은 다이아몬드) 또는 200 mm의 직경(두 검은 십자가, 좌측의 십자가는 250 W의 전력에 대응하고, 우측의 십자가는 1000 W의 전력에 대응함)을 가진 웨이퍼들에서 획득되었다.
또한, 본 발명의 배경에서 제어되는 "전력"은 이온화된 플라즈마 종의 운동 에너지를 제어하기 위해, 활성화될 웨이퍼에 연결된 전극의 전력이다.
전력을 제어할 때, 전력 밀도는 초기에 고전력을 인가하고, 이어서 저전력, 즉 고전력보다 낮은 레벨의 전력을 인가함으로써 변화된다.
고전력과 저전력 간의 변화는 전력 스텝들로 수행될 수 있고, 한 전력 스텝은 고전력에 대응하고 다른 전력 스텝은 저전력에 대응한다.
이는 도 3에서 연속 선들을 이용하여 그린 3개의 곡선들 중 2개의 곡선에 의해 예시되어 있다.
이 도면에서, 파선들로 그린 곡선들은 종래 조건들에 대응하며, 여기서 전력은 활성화를 통해 일정하게 유지된다.
고전력에 대응하는 레벨과 저전력에 대응하는 레벨은 각각 범위 5 s 내지 60 s의 범위, 및 바람직하게는 10 s 내지 30 s의 범위에 속하는 지속 기간 동안 유지된다.
또한, 전력을 고전력으로부터 저전력으로 감소시킴으로써 전력을 고전력으로부터 저전력으로 연속적으로 변화시키는 것이 가능하다.
이는 초기 고전력과 최종 저전력 사이에서 연속적인 기울기를 제시한 도 3에서 곡선에 의해 예시되어 있다.
이 연속적인 변화는 일반적으로 10 s 내지 2 min의 범위에 속하는 지속 기간의 시간 간격에 걸쳐 수행된다.
고전력 레벨과 저전력 레벨은 활성화될 표면의 면적의 함수로서 정의된다.
고전력 레벨은 일반적으로 활성화될 표면에 걸쳐 1.5 W/cm2 내지 15 W/cm2의 범위에 속하는 값을 가지며, 저전력은 일반적으로 활성화될 표면에 걸쳐 0.15 W/cm2 내지 1.5 W/cm2의 범위에 속하는 값을 가진다.
보다 정확하게는, 활성화될 표면에 걸쳐 3 W/cm2의 값을 가진 고전력, 및 활성화될 표면에 걸쳐 0.8 W/cm2의 값을 가진 저전력을 선택하는 것이 가능하다.
이러한 상황 하에서, 그리고 200 mm의 직경을 가진 디스크 형태인 표면을 가진 활성화될 웨이퍼의 경우, 고전력은 1000 W의 값을 가지며, 저전력은 250 W의 값을 가진다.
표면이 300 mm의 직경을 가진 디스크 형태인 활성화될 웨이퍼의 경우, 고전력은 2000 W의 값을 갖고, 저전력은 500 W의 값을 가진다.
가스 합성물 제어
또한, 플라즈마가 생성되는 가스의 합성물을 제어함으로써 활성화 파라미 터들을 제어하는 것이 가능하다.
이 타입의 제어는 상술한 방식의 전력 제어와 조합하여 구현될 수 있고, 또는 적용된 제어만을 구성할 수도 있다.
상기 가스 합성물 제어는 플라즈마를 발생하기 위해 사용되는 가스의 성질의 제어된 변동을 얻기 위해 구현된다.
이 변동은 제1 가스로부터 얻어진 플라즈마로 그리고 이어서 제2 가스로부터 얻어진 플라즈마로 활성화될 표면을 처리하는 데 있다.
상기 제1 가스는 바람직하게는 상기 제2 가스보다 무게가 가벼운 하나 이상의 종으로 구성된다.
구체적으로, 이는:
· 활성화 개시시, 제1 가스의 종이 활성화될 웨이퍼에 보다 깊게 침투하는 것을 가능하게 한다.
· 활성화 종료에 가까울수록, 제2 종을 활성화될 웨이퍼 안으로 침투시킴으로써 교란된 영역의 형성을 완료하는 것을 가능하게 하며, 제2 종은 더 무거우며, 따라서 활성화될 웨이퍼 내의 보다 얕은 깊이까지 침투된다.
예컨대, 제1 가스는 헬륨일 수 있고, 제2 가스는 산소 또는 아르곤일 수 있다. 다른 예에서, 제1 가스는 산소일 수 있고, 제2 가스는 아르곤일 수 있다.
제1 가스 및/또는 제2 가스는 또한 가스들의 혼합물, 예컨대 이온화되어야 할 종(예컨대 Ar 또는 O2)과 중성으로 남아 있어야 할(이온화되지 않은) 종간의 혼 합물에 의해 구성될 수 있으나, 이온화된 종의 양을 희석시키고 결정한다(이온화되지 않은 종은 예컨대 헬륨에 의해 구성될 수 있음).
압력 제어
또한, 플라즈마에서 압력을 제어함으로써 활성화 파라미터들을 제어하는 것이 가능하다.
여기서 다시, 상기 제어는 이 제어 상에서 또는 상술한 제어들(전력, 합성물) 중 적어도 하나의 제어와 조합하여 수행될 수 있다.
압력은 활성화 개시시 낮아지고 활성화 종료에 가까울수록 높아지도록 제어될 수 있다.
일반적으로, 활성화 개시시 높은 운동 에너지로 그리고 이어서 낮은 운동 에너지로 활성화를 얻는 것이 필요하다. 보다 낮은 압력으로 보다 높은 레벨의 운동 에너지가 얻어진다.
일반적인 압력 값들은 5 밀리토르(mTorr) 내지 10 Torr의 범위 내에, 바람직하게는 범위 20 mTorr 내지 100 mTorr의 범위 내에 속한다.
본딩 에너지의 증가
모든 상황 하에서, 표면이 활성화된 웨이퍼의 상기 표면 영역의 두께 내에서 교란된 영역을 생성하기 위해 활성화 파라미터들이 제어된다.
이 교란된 영역은 바람직하게는 웨이퍼 내의 깊이가 증가해도 균일하고 연 속적인 영역이다.
그럼에도 불구하고 그리고 대안으로, 본 발명에 의해, 표면이 활성화된 웨이퍼의 표면 영역의 두께 내에서 복수의 교란된 영역들을 생성하는 것이 가능하며, 이들 교란된 영역의 각각은 상기 웨이퍼의 두께 내의 각각의 깊이에 걸쳐 연장하고 각각의 두께를 가진다.
본 발명은 표면들을 함께 본딩한 후에 얻어지는 본딩 에너지를 크게 증가시키는 것을 가능하게 하며, 여기서 상기 표면들 중 적어도 하나는 본 발명에 따라 활성화되었다.
이 점에 있어서, 도 4는 4가지 상이한 활성화를 위해 얻어진 본딩 에너지(mJ/m2)를 나타낸 것으로, 모든 활성화는 함께 본딩될 표면들 중 한 표면, 구체적으로 표면 산화되고 이어서 스마트 컷 타입의 방법에 의해 박층을 전사시키기 위해 주입된 Si 웨이퍼의 표면상에서 수행된다.
다른 표면(Si 웨이퍼의 표면이었음)은 이 도면에 도시된 예들에서는 활성화되지 않았다.
이 도면은 특히, 활성화 전력의 변화의 적절한 선택이 얻어진 본딩 에너지에 미치는 영향을 보여준다(다른 활성화 파라미터들은 4가지 모든 활성화들에서 동일하게 유지됨).
이 도면에서 그래프의 바닥 부분의 파선은 활성화 없이 얻어지는 본딩 에너지의 레벨을 나타낸다.
각각의 활성화는 복수의 측정점들에 의해 표현된다.
도면에서 좌측에서 우측으로, 도시된 4가지의 활성화들은 다음의 세트들의 전력 조건들에 대응한다:
· 일정한 전력값(30s 동안에 250 W).
· 일정한 전력값(30s 동안에 1000 W).
· 15 s 동안 250 W 그리고 이어서 15 s 동안 1000 W를 포함한 가변 전력
· 15 s 동안 1000 W 그리고 이어서 15 s 동안 250 W를 포함한 가변 전력.
본딩 에너지의 큰 증가는 제4 세트의 조건들에서 관찰된다.
따라서, 이 도면은 전력 제어는 본딩 에너지의 매우 큰 증가를 가져올 수 있음을 보여준다.
또한, 이 도면은 상기 증가는 초기에 고전력 그리고 이어서 저전력을 구현함으로써 얻어짐을 보여준다.
상기 교란된 영역의 보다 얕은 부분을 준비하기 전에, 가장 깊게 매립된 교란된 영역의 부분을 준비하는 것이 바람직하다.
활성화 파라미터들을 연속적으로 제어하면(이 경우에는 전력을 연속적으로 제어하면), 교란된 영역이 균일하도록 보장하면서, 잘 제어되는 깊이와 두께의 연속적인 방식으로 교란된 영역이 생성된다.
본딩 에너지의 이 증가로, 특히, 함께 본딩될 표면들 중 한 표면만을 활성화하는 것이 가능하고, 이는 본 발명의 이점이 된다.
본딩하기 위한 표면들 중 한 표면만을 활성화시킨다는 사실은 시간 절약에 대응한다.
이는 또한, 플라즈마에의 노출의 결과인 금속들 및 입자들의 오염을 단일 표면에만 한정하는 것을 가능하도록 하며, 따라서:
· 이러한 오염의 전체적인 수준을 감소시키고,
· 활성화와 단일 표면에의 본딩 사이에 필요할 수 있는 세정 동작을 제한하는 것을 가능하게 한다.
또한, 한 표면이 플라즈마 활성화에 견딜 수 없는 두 표면들을 함께 본딩하는 것을 생각할 수 있으며, 그럼에도 불구하고 양호한 본딩 에너지를 얻을 수 있다. 예컨대, (예컨대, Si 또는 SiO2의 표면을 가진) 웨이퍼만을 활성화시킴으로써, 약한 재료에 덮인 기판을 상기 웨이퍼와 본딩하는 것이 가능하다.
구현예
비한정적인 예로서 그리고 위에서 말한 값들 이외에, Si 웨이퍼의 활성화 및 다음의 시퀀스를 수행함으로써 표면 산화되는 다른 Si 웨이퍼와의 본딩을 구현하는 것이 가능하다:
· 함께 본딩하기 위한 두 표면 준비(RCA(Radio Corporation of America) 타입 등의 습식 세정, 폴리싱(polishing), ...).
· "이중 전력(double power)" 처리에 의해 함께 본딩하기 위한 표면들 중 하나 또는 둘 다의 플라즈마 활성화: "도쿄 일렉트론 리미티드(Toyko Electron Limited)"(등록 상표) 플라즈마 머신은 75 seem(standard cubic centimeters per minute)의 O2 유속 및 15 s 동안 1000 W 그리고 이어서 15 s 동안 250 W의 전력으로 O2의 분위기 하에서 50 mTorr의 압력을 이용하여 200 mm의 직경을 가진 웨이퍼들에 사용될 수 있다.
· 본딩 직전의 선택적 표면 세정(탈이온화된 물에서의 린싱(rinsing), RCA 타입 또는 NH4OH 타입 세정, 물을 이용한 세척(scrubbing), ...
· 함께 본딩하기 위한 표면들을 접촉시키고 본딩을 개시.
· 열처리에 의한 본딩 강화(저온에서, 예컨대 200
Figure 112007068860267-pct00006
C에서).
설명한 바와 같이, 본 발명은 (특히 SOI(silicon-on-insulator) 타입의) 다층 웨이퍼를 제조하기 위한 전사 방법, 예컨대 스마트 컷 타입의 방법의 문맥에서 구현될 수 있다.
본 발명의 반도체 재료들로부터 선택된 재료들로 제조된 두 웨이퍼들을 본딩하는 방법에 따라, 플라즈마 활성화 후에 얻어지는 본딩 에너지를 증가시킬 수 있다. 또한, 함께 본딩하기 위한 두 표면 중 한 표면만이 본딩 전에 플라즈마 활성화될 때에도 높은 레벨의 본딩 에너지를 얻을 수 있다.

Claims (36)

  1. 반도체 재료들로부터 선택된 재료들로 제조된 두 웨이퍼들을 함께 본딩하는 방법에 있어서,
    상기 방법은 함께 본딩될 상기 두 웨이퍼들 중 적어도 하나의 웨이퍼의 표면의 플라즈마 활성화를 구현하며,
    상기 방법은, 플라즈마 활성화 동안에, 표면이 활성화되고 있는 상기 웨이퍼의 표면 영역의 두께 내에서 제어된 두께의 교란된 영역을 생성하기 위해, 상기 플라즈마에 함유된 종들의 운동 에너지를 수정하기 위하여 활성화 파라미터들을 제어하는 단계를 포함하고,
    상기 활성화 파라미터들을 제어하는 단계는 상기 활성화 파라미터들을 제어함으로써 활성화 개시시에는 상기 플라즈마에 함유된 종들의 이온들이 고 운동 에너지를 얻고, 활성화 종료시에는 상기 플라즈마에 함유된 종들의 이온들이 저 운동 에너지를 얻도록 하는, 웨이퍼 본딩 방법.
  2. 제1 항에 있어서,
    상기 활성화 파라미터들의 제어는 또한, 표면이 활성화되고 있는 상기 웨이퍼에서 상기 교란된 영역의 최대 깊이를 제어하는 웨이퍼 본딩 방법.
  3. 제1 항에 있어서,
    상기 활성화 파라미터들의 제어는 상기 파라미터들의 제어된 변동을 포함하는 웨이퍼 본딩 방법.
  4. 제2 항에 있어서,
    상기 교란된 영역은 10 Å의 깊이와 250 Å의 깊이 사이에서, 표면이 활성화되고 있는 상기 웨이퍼의 두께 내에서 연장하는 웨이퍼 본딩 방법.
  5. 제1 항에 있어서,
    상기 종들은 상기 플라즈마의 이온들인 웨이퍼 본딩 방법.
  6. 제1 항에 있어서,
    상기 제어는 10 eV 내지 2 keV의 범위에 속하는 레벨의, 상기 플라즈마에 함유된 종들의 운동 에너지를 얻는 웨이퍼 본딩 방법.
  7. 제1 항에 있어서,
    상기 활성화 파라미터들을 제어하는 단계는 표면이 활성화되어야 하는 상기 웨이퍼에 연결된 전극에 공급되는 전력 밀도를 제어함으로써 운동 에너지를 제어하는 단계를 포함하는 웨이퍼 본딩 방법.
  8. 제7 항에 있어서,
    상기 전력 밀도는 상기 플라즈마를 발생하는 전력의 밀도의 제어된 변동을 달성하는 방식으로 제어되는 웨이퍼 본딩 방법.
  9. 제8 항에 있어서,
    상기 전력 밀도는 초기에 "고" 전력을 인가하고, 이어서 상기 고 전력보다 낮은 "저" 전력을 인가함으로써 변화되는 웨이퍼 본딩 방법.
  10. 제9 항에 있어서,
    고전력과 저전력 간의 변화는 전력 스텝들로 수행되며, 한 전력 스텝은 고전력에 대응하고, 다른 전력 스텝은 저전력에 대응하는 웨이퍼 본딩 방법.
  11. 제10 항에 있어서,
    상기 고전력에 대응하는 스텝과 상기 저전력에 대응하는 스텝은 각각 5초 내지 60초의 범위에 속하는 지속 기간 동안 실시되는 웨이퍼 본딩 방법.
  12. 제11 항에 있어서,
    상기 고전력에 대응하는 스텝과 상기 저전력에 대응하는 스텝은 각각 10 초 내지 30 초의 범위에 속하는 지속 기간 동안 실시되는 웨이퍼 본딩 방법.
  13. 제9 항에 있어서,
    고전력과 저전력 간의 변화는 상기 전력을 상기 고전력으로부터 상기 저전력으로 연속적으로 감소시킴으로써 수행되는 웨이퍼 본딩 방법.
  14. 제9 항에 있어서,
    상기 고전력은 활성화될 영역의 1.5 W/cm2 내지 15 W/cm2의 범위에 속하는 값을 가지며, 상기 저전력은 상기 활성화될 영역의 0.15 W/cm2 내지 1.5 W/cm2의 범위에 속하는 값을 가진 웨이퍼 본딩 방법.
  15. 제14 항에 있어서,
    상기 고전력은 상기 활성화될 영역의 3 W/cm2의 값을 가지며, 상기 저전력은 상기 활성화될 영역의 0.8 W/cm2의 값을 가진 웨이퍼 본딩 방법.
  16. 제15 항에 있어서,
    상기 활성화될 웨이퍼의 표면은 200 mm의 직경을 가진 디스크이고, 상기 고전력은 1000 W의 값을 가지며, 상기 저전력은 250 W의 값을 가진 웨이퍼 본딩 방법.
  17. 제16 항에 있어서,
    상기 활성화될 웨이퍼의 표면은 300 mm의 직경을 가진 디스크이고, 상기 고전력은 2000 W의 값을 가지며, 상기 저전력은 500 W의 값을 가진 웨이퍼 본딩 방법.
  18. 제14 항에 있어서,
    상기 플라즈마는 용량성 결합을 통해 상기 활성화될 웨이퍼를 지지하는 전극에 플라즈마를 공급하는 단일 RF 발생기를 가진 RIE 타입의 장비에 의해 발생되는 웨이퍼 본딩 방법.
  19. 제17 항에 있어서,
    상기 변화는 10 초 내지 2 분의 범위에 속하는 지속 기간의 시간 간격에 걸쳐 수행되는 웨이퍼 본딩 방법.
  20. 제7 항에 있어서,
    상기 표면이 활성화되어야 하는 웨이퍼에 연결된 상기 전극은 상기 플라즈마 종의 운동 에너지를 제어하기 위해서만 사용되는 웨이퍼 본딩 방법.
  21. 제7 항에 있어서,
    상기 표면이 활성화되어야 하는 웨이퍼에 연결된 전극은 상기 플라즈마 종의 운동 에너지를 제어하기 위해 그리고 상기 플라즈마를 여기시키기 위해 사용되는 웨이퍼 본딩 방법.
  22. 제1 항에 있어서,
    상기 활성화 파라미터들을 제어하는 단계는 상기 플라즈마가 생성되는 가 스의 합성물을 제어함으로써 상기 운동 에너지를 제어하는 단계를 포함하는 웨이퍼 본딩 방법.
  23. 제22 항에 있어서,
    상기 가스 합성물 제어는 상기 플라즈마를 발생하는데 사용되는 가스의 성질의 제어된 변화를 얻기 위해 수행되는 웨이퍼 본딩 방법.
  24. 제23 항에 있어서,
    상기 변화는 상기 활성화될 표면을 제1 가스로부터 얻어진 플라즈마로 그리고 이어서 제2 가스로부터 얻어진 플라즈마로 처리하는데 있는 웨이퍼 본딩 방법.
  25. 제24 항에 있어서,
    상기 제1 가스는 상기 제2 가스보다 무게가 가벼운 하나 이상의 종으로 이루어진 웨이퍼 본딩 방법.
  26. 제25 항에 있어서,
    상기 제1 가스는 헬륨이고 상기 제2 가스는 산소 또는 아르곤이며, 또는 상기 제1 가스는 산소이고 상기 제2 가스는 아르곤인 웨이퍼 본딩 방법.
  27. 제24 항에 있어서,
    상기 제1 가스 또는 제2 가스 중 어느 하나, 또는 제1 가스와 제2 가스 둘 다가 이온화되어야 할 종과 이온화되지 않고 중성으로 남아 있어야 할 종간의 혼합물로서, 이온화된 종의 양을 희석시키고 결정하는 웨이퍼 본딩 방법.
  28. 제1 항에 있어서,
    상기 활성화 파라미터들을 제어하는 단계는 상기 플라즈마에서의 압력을 제어함으로써 운동 에너지를 제어하는 단계를 포함하는 웨이퍼 본딩 방법.
  29. 제28 항에 있어서,
    상기 압력 제어는 압력의 제어된 변화를 얻기 위해 구현되는 웨이퍼 본딩 방법.
  30. 제29 항에 있어서,
    상기 압력의 제어된 변화는 활성화 동안 초기에 "저" 레벨을 그리고 이어서 상기 저 레벨보다 높은 "고" 레벨을 갖도록 상기 압력을 제어하는 데 있는 웨이퍼 본딩 방법.
  31. 제1 항에 있어서,
    상기 활성화 파라미터들의 제어는 표면이 활성화되고 있는 상기 웨이퍼의 표면 영역의 두께 내에서 단일의 교란된 영역을 생성하기 위해 구현되는 웨이퍼 본딩 방법.
  32. 제1 항에 있어서,
    상기 활성화 파라미터들의 제어는 표면이 활성화되고 있는 상기 웨이퍼의 표면 영역의 두께 내에서 복수의 교란된 영역을 생성하기 위해 구현되고, 상기 교란된 영역들의 각각은 상기 웨이퍼의 두께 내에서 각각의 깊이에 걸쳐 연장하는 웨이퍼 본딩 방법.
  33. 제1 항에 있어서,
    상기 본딩을 수행하기 위해, 함께 본딩되어야 하는 상기 두 웨이퍼들 중 단지 하나의 웨이퍼의 표면이 플라즈마 활성화되는 웨이퍼 본딩 방법.
  34. 반도체 재료의 박층을, 도너 기판을 형성하는 최상부 웨이퍼로부터 리시버 기판을 형성하는 최하부 웨이퍼로 전사시키는 방법으로서, 상기 방법은 상기 도너 기판의 표면을 상기 리시버 기판의 표면에 본딩하기 위해 제1 항에 따른 본딩을 구현하는 박층 전사 방법.
  35. 제34 항에 있어서,
    상기 전사 방법은 상기 도너 기판의 두께 내에서 약한 영역을 형성하기 위해 본딩 전에 약한 주입을 구현하고, 이어서 본딩 후 상기 약한 영역에서의 분리를 구현하는 스마트 컷(Smart CutTM) 방법을 이용하여 구현되는 박층 전사 방법.
  36. 제35 항에 있어서,
    주입 후 본딩 전에, 상기 도너 기판의 산화된 표면은 플라즈마 활성화되는 박층 전사 방법.
KR1020077021882A 2005-04-22 2006-04-18 반도체 재료들로부터 선택된 재료들로 제조된 두웨이퍼들을 본딩하는 방법 KR100904873B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0504093A FR2884966B1 (fr) 2005-04-22 2005-04-22 Procede de collage de deux tranches realisees dans des materiaux choisis parmi les materiaux semiconducteurs
FR0504093 2005-04-22

Publications (2)

Publication Number Publication Date
KR20070114769A KR20070114769A (ko) 2007-12-04
KR100904873B1 true KR100904873B1 (ko) 2009-06-26

Family

ID=35708624

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077021882A KR100904873B1 (ko) 2005-04-22 2006-04-18 반도체 재료들로부터 선택된 재료들로 제조된 두웨이퍼들을 본딩하는 방법

Country Status (9)

Country Link
US (1) US7419884B2 (ko)
EP (1) EP1872388B1 (ko)
JP (1) JP4976372B2 (ko)
KR (1) KR100904873B1 (ko)
CN (1) CN101138071B (ko)
AT (1) ATE545151T1 (ko)
FR (1) FR2884966B1 (ko)
TW (1) TWI305010B (ko)
WO (1) WO2006111533A1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US7601271B2 (en) * 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion
FR2912839B1 (fr) * 2007-02-16 2009-05-15 Soitec Silicon On Insulator Amelioration de la qualite de l'interface de collage par nettoyage froid et collage a chaud
EP1986230A2 (en) * 2007-04-25 2008-10-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing SOI substrate and method of manufacturing semiconductor device
US9059247B2 (en) * 2007-05-18 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
US8119490B2 (en) * 2008-02-04 2012-02-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US7858495B2 (en) * 2008-02-04 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
KR100958279B1 (ko) * 2008-02-25 2010-05-19 참앤씨(주) 웨이퍼 본딩방법 및 웨이퍼 본딩장치
FR2938702B1 (fr) * 2008-11-19 2011-03-04 Soitec Silicon On Insulator Preparation de surface d'un substrat saphir pour la realisation d'heterostructures
FR2965974B1 (fr) * 2010-10-12 2013-11-29 Soitec Silicon On Insulator Procédé de collage moléculaire de substrats en silicium et en verre
CN105374667B (zh) * 2011-01-25 2019-01-11 Ev 集团 E·索尔纳有限责任公司 用于永久接合晶片的方法
CN108470679B (zh) * 2011-01-25 2022-03-29 Ev 集团 E·索尔纳有限责任公司 用于永久接合晶片的方法
KR101705937B1 (ko) * 2011-01-25 2017-02-10 에베 그룹 에. 탈너 게엠베하 웨이퍼들의 영구적 결합을 위한 방법
JP5746790B2 (ja) * 2011-04-08 2015-07-08 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェーハを永久的に結合する方法
US8975158B2 (en) * 2011-04-08 2015-03-10 Ev Group E. Thallner Gmbh Method for permanently bonding wafers
JP2014516470A (ja) * 2011-04-08 2014-07-10 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェハを恒久的にボンディングするための方法
US9329336B2 (en) * 2012-07-06 2016-05-03 Micron Technology, Inc. Method of forming a hermetically sealed fiber to chip connection
SG2014009930A (en) * 2012-07-24 2014-05-29 Ev Group E Thallner Gmbh Method and device for permanent bonding of wafers
US9673167B2 (en) 2012-07-26 2017-06-06 Ev Group E. Thallner Gmbh Method for bonding substrates
US9711418B2 (en) 2012-09-07 2017-07-18 Kyocera Corporation Composite substrate with a high-performance semiconductor layer and method of manufacturing the same
JP6106239B2 (ja) * 2015-09-30 2017-03-29 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェハを恒久的にボンディングするための方法
JP2016178340A (ja) * 2016-06-15 2016-10-06 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウエハの永久接合方法
JP6679666B2 (ja) * 2018-07-05 2020-04-15 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウエハの永久接合方法
KR20200015264A (ko) * 2018-08-03 2020-02-12 삼성전자주식회사 웨이퍼 접합 방법 및 웨이퍼 접합 시스템

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030003684A1 (en) * 2001-05-09 2003-01-02 Silicon Genesis Corporation Method and apparatus for multi-frequency bonding

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3294934B2 (ja) * 1994-03-11 2002-06-24 キヤノン株式会社 半導体基板の作製方法及び半導体基板
AU9296098A (en) * 1997-08-29 1999-03-16 Sharon N. Farrens In situ plasma wafer bonding method
JP3582566B2 (ja) * 1997-12-22 2004-10-27 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
US6563133B1 (en) * 2000-08-09 2003-05-13 Ziptronix, Inc. Method of epitaxial-like wafer bonding at low temperature and bonded structure
US7183177B2 (en) * 2000-08-11 2007-02-27 Applied Materials, Inc. Silicon-on-insulator wafer transfer method using surface activation plasma immersion ion implantation for wafer-to-wafer adhesion enhancement
US7078317B2 (en) * 2004-08-06 2006-07-18 Silicon Genesis Corporation Method and system for source switching and in-situ plasma bonding
US7261793B2 (en) 2004-08-13 2007-08-28 Hewlett-Packard Development Company, L.P. System and method for low temperature plasma-enhanced bonding

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030003684A1 (en) * 2001-05-09 2003-01-02 Silicon Genesis Corporation Method and apparatus for multi-frequency bonding

Also Published As

Publication number Publication date
FR2884966B1 (fr) 2007-08-17
JP2008535230A (ja) 2008-08-28
TWI305010B (en) 2009-01-01
WO2006111533A1 (en) 2006-10-26
CN101138071A (zh) 2008-03-05
US20060240642A1 (en) 2006-10-26
EP1872388B1 (en) 2012-02-08
FR2884966A1 (fr) 2006-10-27
TW200710971A (en) 2007-03-16
KR20070114769A (ko) 2007-12-04
EP1872388A1 (en) 2008-01-02
US7419884B2 (en) 2008-09-02
ATE545151T1 (de) 2012-02-15
CN101138071B (zh) 2012-01-11
JP4976372B2 (ja) 2012-07-18

Similar Documents

Publication Publication Date Title
KR100904873B1 (ko) 반도체 재료들로부터 선택된 재료들로 제조된 두웨이퍼들을 본딩하는 방법
US6991995B2 (en) Method of producing a semiconductor structure having at least one support substrate and an ultrathin layer
KR100545338B1 (ko) 봉입 형성단계를 포함하는 박막을 전사(轉寫)하는 방법
JP4718425B2 (ja) 複合基板の作製方法
US6979630B2 (en) Method and apparatus for transferring a thin layer of semiconductor material
US6890838B2 (en) Gettering technique for wafers made using a controlled cleaving process
JP5472861B2 (ja) 基板から層をへき開する方法及びデバイス
US20010016402A1 (en) Smoothing method for cleaved films made using thermal treatment
US20050153524A1 (en) Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
US7067430B2 (en) Method of making relaxed silicon-germanium on insulator via layer transfer with stress reduction
US7452785B2 (en) Method of fabrication of highly heat dissipative substrates
KR19990030065A (ko) Ｓｏｉ 웨이퍼 제조방법 및 그 방법에 의해 제조된 ｓｏｉ 웨이퍼
TW200816398A (en) A method of direct bonding two substrates used in electronics, optics, or optoelectronics
US6995075B1 (en) Process for forming a fragile layer inside of a single crystalline substrate
JP2004247610A (ja) 基板の製造方法
JP2008300571A (ja) Ｓｏｉウェーハの製造方法
JP2010500761A (ja) シリコン・オン・インシュレータ構造に使用されるプラズマ浸漬イオン注入処理による表面活性化のための方法
KR20080068115A (ko) 마무리 시퀀스의 단순화 방법 및 이를 이용하여 얻은 구조
TW201411738A (zh) 晶圓永久結合之方法及裝置
US7485545B2 (en) Method of configuring a process to obtain a thin layer with a low density of holes
JP3707200B2 (ja) 半導体基板の製造方法
JP4762547B2 (ja) 多層構造の製造方法
JP2004096044A (ja) 基板及びその製造方法
KR100842848B1 (ko) 반도체 층의 열처리 방법
JPH10335254A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130603

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140602

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150611

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180601

Year of fee payment: 10