KR20080068115A - 마무리 시퀀스의 단순화 방법 및 이를 이용하여 얻은 구조 - Google Patents

마무리 시퀀스의 단순화 방법 및 이를 이용하여 얻은 구조 Download PDF

Info

Publication number
KR20080068115A
KR20080068115A KR1020087014054A KR20087014054A KR20080068115A KR 20080068115 A KR20080068115 A KR 20080068115A KR 1020087014054 A KR1020087014054 A KR 1020087014054A KR 20087014054 A KR20087014054 A KR 20087014054A KR 20080068115 A KR20080068115 A KR 20080068115A
Authority
KR
South Korea
Prior art keywords
sequence
donor substrate
substrate
thin layer
separation
Prior art date
Application number
KR1020087014054A
Other languages
English (en)
Inventor
에릭 네이레
알리스 부싸골
모하메드 나디아 벤
Original Assignee
에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스 filed Critical 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스
Publication of KR20080068115A publication Critical patent/KR20080068115A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

제1 측면에 따르면, 본 발명은 기판(7) 상에 반도체 물질로 형성된 얇은 층(8)을 포함하는 구조의 형성 방법과 관련된다. 형성 방법은, 도우너 기판(1)의 두께 내에 약한 영역(3)을 생성하는 단계; 도우너 기판(1)을 지지 기판(7)과 밀접하게 접촉시키는 단계; 지지 기판(7) 상에 도우너 기판(1)의 부분(5)를 전달하기 위하여, 약한 영역(3)에서 도우너 기판(1)을 분리하는 단계; 얇은 층(8)을 형성하기 위하여 지지 기판 상에 전달된 도우너 기판의 부분(5)을 처리하는 단계를 포함하고, 처리는 마무리 공정들의 시퀀스를 구성하는 특징이 있다. 단계는, - 도우너 기판의 부분의 열 분리를 시작하지 않고, 약한 영역(3)의 약화를 진행하기 위하여 열처리를 수행하는 단계; 및 도우너 기판의 부분(5)의 자기 유지 분리를 자극하는 에너지 펄스(10)를 적용하는 단계;에 의하여 분리가 이루어지고, - 마무리 공정들의 시퀀스는, 지지 기판 상에 전달된 도우너 기판의 부분(5)의 자유 표면(9)의 평활화 공정; 및 지지 기판 상에 전달된 도우너 기판의 부분(5)의 박형화 공정의 시퀀스를 반복하는 단계로 구성된 시퀀스의 최초 공정 또는 최후 공정을 제거하여 단순화된 시퀀스이다.
도우너 기판, 지지 기판, 얇은 층, 박형화, 열처리

Description

마무리 시퀀스의 단순화 방법 및 이를 이용하여 얻은 구조{Process for simplification of a finishing sequence and structure obtained by the process}
본 발명은 도우너 기판에서 지지 기판으로 얇은 층을 전달하여, 상기 지지 기판 상에 반도체 물질로 형성된 상기 얇은 층을 포함하는 구조를 형성하는 것에 관한 것이다.
이러한 구조들은 하기의 단계들을 포함하는 전달 방법을 사용하여 얻을 수 있다:
- 도우너 기판의 두께 내에 약한 영역을 생성하는 단계;
- 상기 도우너 기판을 지지 기판과 밀접하게 접촉시키는 단계;
- 상기 지지 기판 상에 상기 도우너 기판의 부분을 전달하기 위하여, 상기 약한 영역에서 상기 도우너 기판을 분리하는 단계;
- 상기 얇은 층을 형성하기 위하여, 상기 지지 기판 상에 전달된 상기 도우너 기판의 상기 부분을 처리하는 단계를 포함하고,
상기 처리는 마무리(finishing) 공정들의 시퀀스(sequence)를 구성한다.
본 발명은 특히 얇은 층을 가지는 구조들을 형성하는 것과 특히 관련이 있으나, 반드시 이에 한정되는 것은 아니다. 다시 말하면, 상기 얇은 층의 두께는 일 반적으로 1000Å 미만이거나, 또는, 특히 500Å 미만이다.
스마트 컷(SMART CUT®) 유형의 방법들은, 지지 기판 상에 반도체 물질의 얇은 층을 포함하는 이러한 유형의 구조를 형성하기 위한 전달 방법의 일 예이다. 이들은 본 발명의 바람직한 실시예와 상응한다.
따라서, 형성된 구조들은 SeOI(Semiconductor On Insulator) 유형일 수 있다. 이 경우는, 상기 지지 기판과 상기 얇은 층 사이에 산화층이 개재되는 것에 유의하여야 한다.
이러한 방법들로 얻은 구조들은 마이크로전자 분야들, 광학 분야들, 및/또는 광전자 분야들의 어플리케이션들에 응용되도록 사용된다.
상기 지지 기판 상으로 상기 도우너 기판의 부분이 전달되기 위하여, 상기 도우너 기판이 상기 약한 영역에서 분리된 후에, 상기 얇은 층을 생성하기 위하여 상기 지지 기판 상으로 전달된 상기 부분의 처리가 필요하다는 것을 발견했다. 이러한 처리는:
- 상기 얇은 층에 필요한 목표 두께를 얻기 위하여, 상기 지지 기판 상으로 전달된 상기 도우너 기판의 부분을 박형화하고;
- 특히, 상술한 어플리케이션 분야들에서 사용된 구조들과 연관된 표면 조건 요구 사항들(specifications)을 만족하기 위하여, 표면 거칠기를 감소시키고;
- 결함들(표면 결함들, SeOI 구조의 상부층을 통하여 관통하는 결함들 등) 의 관점에서 좋은 품질을 보장하고;
또한 상술한 어플리케이션 분야들에서의 요구 사항들을 만족시키기 위하여 설계된다.
분리 직후에 얻는 구조의 이러한 유형의 처리는 마무리 공정들의 시퀀스로 통상적으로 구성된다. 이러한 시퀀스는 분리 이후에 얻은 상기 구조들을 박형화하기 위한 하나 또는 여러 단계들을 상기 구조의 자유 표면을 평활화(smoothing)하기 위한 하나 또는 여러 단계들과 함께 적절하게 수행한다.
분리 후에 상기 지지 기판 상에 전달된 상기 도우너 기판의 부분을 박형화하여, 상기 얇은 층에 요구되는 목표 두께를 형성하는 것은 하나 또는 여러 번의 희생 산화 공정들 및/또는 연마 공정들에 의하여 통상적으로 수행될 수 있다.
그러나, 연마 공정은 일반적으로 바람직하지 않다. 이러한 공정은 상기 전달된 층의 두께의 균일성을 감소한다. 따라서, 연마 공정이 상기 마무리 시퀀스 내에 구성되어 있으면, 상기 전달된 층의 두께의 표준편차가 상기 얇은 층 전체에걸쳐서 5Å 미만이 되도록 보장하지 못한다.
희생 산화 공정의 수행은 제한적이다. 이러한 공정은, 특히 전달된 층의 두께의 많은 부분이 제거되는 경우에, 미리 존재하는 일부의 결함들을 관통하도록(HF 형 결함들의 형성을 유발함) 하는 경향이 있다.
이러한 결함들의 형성을 제한하기 위하여, 두 번의 희생 산화 단계들 사이에 중간 열 어닐링 공정을 일반적으로 수행하고, 이러한 두 번의 단계들 각각은 제한된 박형화 만을 위하여 설계된다.
이러한 열 어닐링의 예로서, 급속 열 어닐링(rapid thermal annealing, RTA)으로 일반적으로 지칭되는 방법을 이용하여 조절된 분위기 하에서 빠른 열 어닐링 이 일반적으로 수행된다.
국제특허출원번호 제WO 03/009366호에서 출원인에 의하여 설명된 바와 같이, 상기 마무리 처리 단계는 RTA 공정에 후행하는 희생 산화 공정으로 구성된 시퀀스를 포함하는 "기본" 시퀀스(반복될 수 있음)에 기초할 수 있다. 출원인은 단일 RTA 공정이 분리 직후에 얻은 표면 상에 수행될 때, 특히 표면 거칠기를 감소하는 관점에서, 비효율적인 것을 발견하였다.
국제특허출원번호 제WO 2005/013318호에 있어서, 출원인은 희생 산화 공정에 후행하는 RTA 공정를 포함하는 "기본" 시퀀스(반복될 수 있음)에 기초하는 마무리 처리 단계와 함께 동시 주입하여 형성한 약한 영역을 생성하기 위한 단계를 결합할 것을 제안하였다.
또한, 출원인은, 특정한 얇은 층(1000Å 미만 또한 특히 500Å 미만의 두께)을 가지는 "지지 기판 상의 얇은 층(thin film on support substrate)"을 형성하는 것이 요구되는 경우, 얇은 층을 직접 전달하려고 시도하기 보다는, 두꺼운 층을 전달하고 이어서 이러한 두꺼운 층을 박형화하는 것이 바람직하는 것을 발견하였다(2004년12월28일에 출원되고 아직 미공개된 국제출원 제IB2004/004390호에 개시됨).
상술한 바로부터, 두꺼운 층의 마무리 단계는, 여러 희생 산화 공정들(한정된 박형화 만을 위하여 각각 설계됨) 및 상기 희생 산화 공정들 사이에 개재된 RTA 평활화 공정들을 요구한다.
많은 횟수의 마무리 공정들의 사용은 상기 단계의 전체적인 비용에 대하여 부정적인 효과를 가지는 것을 쉽게 이해할 수 있다.
또한, 특정한 최종 두께를 가지는 구조의 형성은 처리할 층의 잔여 두께에 의존하여 장비의 추가적인 조정을 요구한다. 예를 들어, RTA 형 퍼니스의 램프들의 조정(웨이퍼의 균일한 가열을 보장하기에 필요함)은 SeOI 구조의 상부 층의 두께의 함수로서 조정된다.
따라서, 분리 직후에 2000Å 수준의 두께를 가지는 전달된 층을 위하여 마무리 처리가 필요한 경우에는, 500Å의 두께를 가지는 최종 얇은 층을 얻기 위하여, 여러 박형화 공정들 사이에 여러 RTA 평활화 공정들을 수행하는 것이 필요할 수 있다. 각각의 두께(초기, 중간, 최종)에 대한 각각의 RTA 평활화 공정을 수행하는 것이 필수적이다. 이러한 수행은 여러 공정들로 마무리 처리의 복잡성을 증가시킬 수 있다.
따라서, 최종 구조들의 품질을 손상하지 않고, 마무리 공정을 가능한 한 단순화하는 시도가 있다.
얇은 층 구조를 형성하는 관점에서, 최종 공정 시퀀스는, 바람직하게는, 희생 산화 공정과 함께 급속 열 어닐링 공정의 시퀀스를 반복하도록 구성되게 선택할 수 있다. 또한, 이와 같이 바람직한, RTA/Sacrox/RTA/Sacrox("Sacrox"는 희생 산화를 의미함)로 지칭되는 시퀀스는 품질의 관점에서 높은 성능의 이점을 가진다. 그러나, 많은 수의 공정들을 포함하는 단점이 있다.
본 발명의 첫번째 목적은 마무리 단계를 단순화하는 것으로, 특히 최종 구조의 품질을 손상시킬 수 있는 관련된 위험이 없이 필요한 횟수의 공정들을 감소하여 단순화하는 것이다.
본 발명의 다른 목적은, 특히 얇은 층 구조를 형성하는 경우에, 바람직한 RTA/Sacrox/RTA/Sacrox 시퀀스에 비하여 단순한 마무리 처리의 사용을 수립하는 것에 더 관련된다.
이러한 목적을 달성하기 위하여, 본 발명은 기판 상에 반도체 물질로 형성된 얇은 층을 포함하는 구조를 형성하는 방법을 개시한다. 상기 방법은, 도우너 기판의 두께 내에 약한 영역을 생성하는 단계; 상기 도우너 기판을 지지 기판과 밀접하게 접촉시키는 단계; 상기 지지 기판 상에 상기 도우너 기판의 부분을 전달하기 위하여, 상기 약한 영역에서 상기 도우너 기판을 분리하는 단계; 상기 얇은 층을 형성하기 위하여, 상기 지지 기판 상에 전달된 상기 도우너 기판의 상기 부분을 처리하는 단계를 포함하고, 상기 처리는 마무리 공정들의 시퀀스를 구성하는 특징이 있다.
상기 단계는,
- 상기 도우너 기판의 상기 부분의 열 분리를 시작하지 않고, 상기 약한 영역의 약화를 진행하기 위하여 열처리를 수행하는 단계; 및 상기 도우너 기판의 상기 부분의 자기 유지(self-maintained) 분리를 자극하는 에너지 펄스를 적용하는 단계;에 의하여 분리가 이루어지고,
- 상기 마무리 공정들의 시퀀스는, 상기 지지 기판 상에 전달된 상기 도우너 기판의 상기 부분의 자유 표면의 평활화 공정; 및 상기 지지 기판 상에 전달된 상기 도우너 기판의 상기 부분의 박형화 공정의 시퀀스의 반복으로 구성된 시퀀스의 최초 공정 또는 최후 공정을 제거하여 단순화된 시퀀스이다.
본 방법의 일부 바람직하지만 한정되지는 않는 측면은 다음과 같다:
- 상기 단순화된 시퀀스는 상기 최초 공정을 제거하여 얻을 수 있고, 두 번의 평활화 공정들 사이에 개재된 박형화 공정으로 구성된다;.
- 상기 단순화된 시퀀스는 상기 최후 공정을 제거하여 얻을 수 있고, 두 번의 박형화 공정들 사이에 개재되는 평활화 공정으로 구성된다;
- 상기 평활화 공정은 열 어닐링이다;
- 상기 열 어닐링은 급속 열 어닐링(RTA)이다;
- 상기 급속 열 어닐링에 의한 상기 두 번의 평활화 공정들은, 상기 박형화 공정 이전에 수행되는 적어도 두 번의 급속 열 어닐링(RTA) 공정들과 동등한 평활화 효과를 가지는 단일 배치 어닐링 공정에 결합된다;
- 상기 박형화 공정은 희생 산화 공정이다;
- 상기 약화 진행을 위한 상기 처리의 열 예산은 순수한 열 분리를 위한 열 예산의 60% 또는 그 이상, 또는 바람직하게는 80% 또는 그 이상에 상응한다;
- 상기 약화 진행 단계를 위한 상기 열처리는 2 시간 내지 3 시간 동안 35O℃에서의 등온 어닐링이다;
- 상기 약한 영역은 상기 도우너 기판의 두께 내에 종들을 주입하여 생성되고, 상기 주입은 단일 종들의 이온 주입에 의하여, 또는 적어도 두 가지 다른 종들의 동시 주입에 의하여 수행된다;
- 상기 지지 기판 상에 형성된 상기 얇은 층의 두께가 1000Å 미만이고, 특히 500Å 미만이 되도록, 상기 마무리 공정들의 시퀀스 동안 수행되는 박형화 단계가 설계된다.
다른 측면에 있어서, 본 발명은 지지 기판 상에 반도체 물질로 형성된 얇은 층을 가지는 SeOI 구조와 관련된다. 상기 얇은 층과 상기 기판 사이에 절연층이 게재되고, 상기 절연층의 두께는 1000Å 미만이고, 특히 500Å 미만이다. 상기 얇은 층 내의 HF 결함들의 밀도는 0.3/cm2 미만이고, 특히 0.2/cm2 미만인 것을 특징으로 한다.
본 방법의 바람직하지만 한정되지는 않는 측면은 다음과 같다:
- 10×10 μm2 과 동일한 면적을 가지는 표면 상을 스캐닝하여 측정한 상기 얇은 층의 표면 거칠기는 상기 전체 표면 상에서 5Å RMS 미만이다;
- 상기 얇은 층의 상기 두께의 표준편차는 상기 전체 표면에서 5Å 미만이다.
본 발명의 다른 측면들, 목적들 및 이점들은, 첨부된 도면들을 참조하여 한정하지 않는 예로서 주어진 본 발명의 바람직한 실시예에 대한 하기의 상세한 설명에 의하여 명백할 것이다.
도 1은 종래 기술에 따른 방법을 이용하여 얻은 구조의 얇은 층 내에서, 특히 웨이퍼의 가장자리에서 관통 결함들을 도시하는 맵(map)이다.
도 2는 본 발명의 일실시예에 따른 방법을 이용하여 얻은 얇은 층 내에서, 적은 갯수의 관통 결함들을 도시하는 맵이다
도 3a 내지 도 3d은 본 발명에 따른 방법의 다른 단계들을 도시한다.
도 4는 본 발명의 일실시예에 따른 방법에 의하여 얻은 거칠기에 대한 게인(gain)을 도시하는 다이어그램이다.
상술한 바와 같이, 얇은 층 구조(1000Å 미만, 특히 500Å 미만의 두께)를 형성하는 경우에는, 바람직하게 선택된 마무리 공정들의 시퀀스는 희생 산화 공정과 함께 급속 열 어닐링(RTA) 공정의 시퀀스를 반복하는 것으로 구성된다. 이와 같은 바람직한 시퀀스는 또한 RTA/Sacrox/RTA/Sacrox로 지칭된다.
하기에 기술하는 바와 같이, 관통형 결함들의 현출에 의하여 알 수있는, 표면 거칠기의 손상 위험없이 이러한 마무리 단계를 단순화하는 것은 어려울 수 있다.
- 제1 단순화는 바람직한 RTA/Sacrox/RTA/Sacrox 시퀀스 내의 최종 공정을 제거하여 구성될 수 있고, 이에 따라 제1 단순화 RTA/Sacrox/RTA 시퀀스를 사용한다.
그러나, 이와 같은 제1 단순화 시퀀스는, 특히 얇은 층을 가지는 구조의 형성에 대하여 만족스럽지 않다. 이러한 단순화 RTA/Sacrox/RTA 시퀀스는, 최종 구조의 얇은 층의 두께에 비하여 더 큰 두께를 가지는 "HF"형 결함들(소위 관통 결함들)을 발생할 수 있다.
도 1에 도시되는 바와 같이, 이러한 결함들은, 특히 상기 웨이퍼의 가장자리에 위치한 밀집 영역(Zd)에 위치한다.
이러한 관통 결함들은, 분리 직후에, 상기 밀집 영역에서, 전달된 층의 표면 상에 홀들의 존재를 드러낸다. 또한, 분리 후에 상기 밀집 영역의 거칠기는 상기 웨이퍼의 잔여 부분의 거칠기에 비하여 크다.
약한 영역을 형성하는 단계 및 분리 단계의 동작 조건에 의존하여, 이러한 현상은 강도(intensity)가 변할 수 있다. 또한, 명백하게는, 상기 최종 구조의 상기 얇은 층이 얇아질수록, 이러한 현상은 더 문제가 된다.
상기 밀집 영역(Zd)은 분리가 시작되는 상기 웨이퍼의 가장자리의 영역과 상응한다. 이에 따라, 상기 웨이퍼의 잔여 부분에 비하여 더 거친 영역이 되고, 제1 RTA 평활화 공정에 의하여 완전히 큐어링되지 않는다.
얻어진 최종 결과가 특정한 미세 두께를 가지는 얇은 층을 얻기 위하여, 확장되고, 또한 단일 희생 산화 공정 중에 수행되는 박형화는, HF형 관통 결함들을 형성한다. 일반적으로, 이러한 관통 결함들은 RTA형 어닐링에 의하여 큐어링될 수 없다. 특히, 상기 박형화 공정에 의하여 형성된 결함들은 최종 RTA 평활화 공정에 의하여 큐어링될 수 없다.
- 제2 단순화는 바람직한 RTA/Sacrox/RTA/Sacrox 시퀀스 내의 최초 공정을 제거하여 구성될 수 있고, 제2 단순화 RTA/Sacrox/RTA 시퀀스로 교체된다.
그러나, 상기 제2 단순화 시퀀스는 또한 만족스럽지 않다. 관통 결함들에 의한 가능한 문제점들 외에, 상기 제2 단순화 시퀀스는, 특히 상기 웨이퍼의 가장 자리에서 거칠기 문제를 또한 야기할 수 있다.
상술한 바와 같이, 밀집한 거친 영역은 분리 직후에 상기 웨이퍼의 가장자리에서 관찰된다. 단일 RTA 평활화 공정의 사용은 상기 밀집 영역(Zd)에서 이러한 가장자리 거칠기를 보상할 수 없다.
상기 제2 단순화 시퀀스이 직면하는 거칠기 문제는, 제1 단순화 시퀀스로 증가되는 표면 홀들에 의하여 야기된 문제점들과 밀접하게 관련된다.
다시 본 발명을 설명하면, 도 3a 내지 도 3c는 본 발명의 일실시예에 따른 방법에서의 다른 단계들을 도시한다.
따라서, 도 3a는 도우너 기판(1), 예를 들어, 표면(4)이 산화된 실리콘 기판을 도시하고, 도우너 기판(1)의 두께 내에 약한 영역(3)을 생성하기 위하여, 화살표로 도시된 바와 같은 종들(species)이 주입된다.
원자 종의 주입은, 예를 들어 수소, 헬륨 또는 희귀 가스들(rare gases)과 같은 단일 주입(즉, 단일 원자 종들의 주입)일 수 있다.
원자 종들의 주입은 원자 종들의 동시 주입(즉, 적어도 두 가지 다른 원자 종들의 연속 주입 또는 동시 주입), 예를 들어 수소와 헬륨의 동시 주입일 수 있다.
주입 조건들의 여러 예들은 다음을 포함한다:
- 수소 만의 주입:
일반적으로, 도즈(dose)는 5×1016 cm-2 내지 7×1016 cm-2 범위이고, 또는 에 너지는 10 keV 내지 200 keV 범위이다. 바람직하게는, 도즈는 5.7×1016 cm- 2 이고 에너지는 37 keV이다.
- 헬륨과 수소의 동시 주입:
일반적으로, 헬륨에 대하여, 도즈는 0.5×1016 cm-2 내지 3×1016 cm-2 범위이고, 에너지는 10 keV 내지 200 keV 범위이고, 바람직하게는 도즈는 1.0×1016 cm-2 내지 2×1016 cm-2 범위이고, 에너지는 50 keV이다. 또한, 수소에 대하여, 도즈는 0.5×1016 cm-2 내지 3×1016 cm-2 범위이고, 에너지는 10 keV 내지 200 keV 범위이고, 바람직하게는 도즈는 1.0×1016 cm-2 내지 2×1016 cm-2 범위이고, 에너지는 30 keV이다.
도 3b는 도우너 기판(1)이 표면(4)을 통하여 지지 기판(7)과 밀접하게 접촉하는 단계를 도시한다.
이어서, 지지 기판(7) 상에 도우너 기판(1)의 부분을 전달하기 위하여, 도우너 기판(1)은 약한 영역(3)에서 분리된다.
최첨단의 방법에 있어서, 상기 분리 단계는 일반적으로 열 어닐링으로 구성되고, 수행 동안 자발적인 분리가 일어난다. 다시 말하면, 이는 순수한 열 분리이다.
상기 약한 영역(3)을 따라 블레이드(blade)를 이동하여 순수한 기계적 분리 를 수행하는 것이 제안되어 왔음에 유의한다.
본 발명은 다른 분리 방법의 사용을 제안될 수 있고, 이러한 분리는:
- 열 분리를 시작하지 않고, 약한 영역(3)의 약화를 진행할 수 있도록 열처리를 수행하는 단계;
- 상기 도우너 기판의 잔여부(6)에 대하여, 표면(4) 및 약한 영역(3) 사이에 한정된, 도우너 기판(1)의 부분(5)의 자기 유지(self-maintained) 분리를 자극하기 위하여 에너지 펄스를 적용하는 단계;에 의하여 수행된다.
이러한 분리 방법에 대한 더 상세한 설명은, 출원인들에 의하여 공개된 국제출원번호 제 WO 2005/043615호 및 제 WO 2005/043616호에 개시되어 있다.
순수한 열 분리와는 다르게, 분리가 시작되기 전에 본 명세서에 적용된 약화를 강화하기 위한 열처리는 중단된다.
일반적으로, 본 발명에서 적용된 약화 진행을 위한 열처리는, 순수한 열 분리를 위하여 필요한 열예산(thermal budget)에 근접한 열예산을 적용하기 위하여 설계된다(지속 시간과 온도의 쌍).
따라서, 본 발명의 관점에서 적용된 상기 열예산은 순수한 열 분리를 구현하는 열예산의 60% 또는 그 이상, 또는 바람직하게는 80% 또는 그 이상에 상응한다.
예를 들어, 약화를 진행시키는 상기 열처리는 2 시간 내지 3 시간 범위의 지속 시간 동안 35O℃에서 등온 어닐링의 형태로 수행된다.
분리하는 동안 수행되는 약화 단계를 진행하기 위한 상기 열처리는 상기 도우너 기판과 상기 지지 기판 사이에 밀접하게 접촉된 결합 계면을 강화할 수 있음 을 유의한다.
도 3c는, 바람직하게는 짧은 지속시간과 제한된 진폭을 가지는, 입력되는 에너지 펄스의 적용을 이용하여, 도우너 기판(1)의 잔여부(6)에 대하여 도우너 기판의 부분(5)을 실제로 분리하는 것을 도시한다. 이어서, 부분(5)은 지지 기판(7) 상에 전달된다.
예를 들어, 이러한 에너지 입력은 도 3c에 화살표(10)로 도시된 기계적 응력으로 구성될 수 있다.
이러한 기계적 입력을 구현하는 한정되지 않는 하나의 방법은, 순수한 열 분리의 적용 후에 웨이퍼들의 분리를 해 일반적으로 사용되는 장비와 유사한 장비를 사용한다(자동분리 기계를 사용할 수 있음). 이러한 분리 장비에 의하여 인가되는 기계적 힘은 자기 유지 분리를 야기하기에 충분할 수 있다.
얻어진 분리는 자기 유지 분리이고, 특히 상기 약한 영역을 따라 공구를 이동하지 않는다는 점에서 순수한 기계적 분리와는 다르다.
상기 분리가 자기 유지 분리이므로, 단계들에서 표면 요철(ripple)을 발생하는 파괴 파동의 실질적인 전달이 없다. 또한, 새로 생성된 표면들을 따라 공구를 이동하지 않으므로, 노출된 표면들의 표면 조건에 대한 열화가 없다.
따라서, 이러한 표면들은 상대적으로 평활한 표면을 가지고, 상기 도우너 기판 상에 전달된 얇은 층(5)의 자유 표면(9)은, 열 어닐링(순수한 열 분리), 또는 순수한 기계적 분리 동안에 자발적인 분리를 이용한 고전적인 방법에 비하여, 매우 낮은 거칠기를 가진다.
특히, 출원인은, 자유 표면(9)의 표면 거칠기 및 자유 표면(9)의 표면 상의 홀들의 밀도는 상기 웨이퍼의 가장자리인, 도 1에 도시된 밀집 영역(Zd)에서 매우 감소된다는 점을 관찰하였다.
따라서, 이러한 분리 방법의 사용은, 표면 거칠기를 손상시키지 않거나 또는 관통형 결함들을 형성하지 않고, 단순화 마무리 처리 및 특히 상술한 제1 또는 제2 단순화 시퀀스들에 따른 마무리 처리를 구현하는 수단을 제공하는 것을 관찰하였다.
따라서, 본 발명은,
- 상술한 분리 방법으로서,
- "조절된" 열 약화(특히, 분리가 시작되기 전에 중단됨)와
- 상기 약한 영역을 따라 "자기 유지" 분리를 유발하는 추가적인 에너지의 국지적 적용을 포함하는 분리 방법; 및
- 단순화 마무리 공정들의 시퀀스로 구성된 분리 후에 얻은 구조의 처리 단계의 결합을 제안한다.
따라서, 도 3c를 참조하여, 상기 단순화 시퀀스에 의하여 처리된 분리 후에 얻은 구조는, 지지 기판(7) 및 도우너 기판(7) 상에 전달된 도우너 기판(1)의 부분(5)을 포함하는 구조이다.
특히, 상기 시퀀스의 목적은, 상기 얇은 층의 목표 두께를 얻기 위하고, 표면 거칠기를 감소시키고 결함들의 관점에서 우수한 품질을 보장하기 위하여, 부분(5)을 박형화한다. 이러한 처리 후에 최종 결과는, 지지 기판(7) 상에 얇은 층(8)(특히 목표 두께를 가진다)을 포함하는 요구하는 최종 구조이다(도 3d 참조).
일부 실시예에 따라, 단순화 시퀀스는 상술한 바와 같은 제1 단순화 시퀀스이고, 이는 RTA/Sacrox/RTA 시퀀스로 지칭된다.
이러한 제1 방법은 얇은 층(1000Å 미만, 특히 500Å 미만의 두께)을 가지는 구조들의 형성의 구조에서 이점을 제공하고, 특히, 관통 결함들의 출현을 방지하는 수단을 제공하는 이점이 있음을 유의한다.
특히, 제1 실시예의 사용은 300 mm 직경의 SOI 구조를 형성할 수 있고, 실리콘의 얇은 층은 350Å 두께이고, "HF"형 결함들의 밀도는 0.3 결함들/cm2 미만, 또는 0.2 결함들/cm2 미만이다.
"자기 유지" 분리 직후의 RTA 어닐링의 수행은, 상기 희생 산화 공정을 수행한 후에 개구되는 홀들의 출현을 방지하는 수단을 제공한다. 이어서, 상기 제2 RTA 어닐링은 잔여 결함들의 큐어링을 완성할 수 있고, 반면 상기 얇은 층의 표면 거칠기를 약간 더 감소된다.
이러한 제1 실시예의 사용은 5Å RMS 미만의 거칠기를 통상적으로 구현한다(10×10 μm2의 스캐닝에 의하여 측정됨).
도 2는 제1 실시예의 사용에 의하여 얻은 특히 얇은 층(두께 350Å) 내에서 적은 수의 관통 결함들을 도시하는 도 1과 유사한 맵이다.
제1 실시예에 대하여 변형되는 바와 같이, 본 발명은 두 번의 RTA 어닐링 공정들 대신에 단일 어닐링 공정을 사용할 수 있다. 이러한 단일 어닐링 공정은 두 번의 RTA 공정들과 동등하거나 또는 더 평활화 효과를 가진다.
다시 말하면, 두 번의 RTA 공정들은 박형화 공정 이전에 사용된 단일 퍼니스(single furnace) 어닐링 공정과 결합되며, 상기 퍼니스 내의 이러한 어닐링 공정은 적어도 두 번의 RTA 공정과 동등한 평활화 효과를 수행한다.
예를 들어, 이러한 단일 어닐링 공정은 퍼니스 내에서의 어닐링을 구성할 수 있다("배치 어닐링"으로 지칭됨). 이어서, 상기 단순화 시퀀스는 희생 산화 공정이 후행하는 열 배치 어닐링 공정으로 구성된다.
예를 들어, "배치 어닐링"은 5 분 내지 4 시간의 범위의 지속 시간 동안 수소 및/아르곤 분위기 하에서 수행될 수 있다.
제2 실시예에 따라, 상기 단순화 시퀀스는 상술한 제2 단순화 시퀀스이고, Sacrox/RTA/Sacrox 시퀀스로 지칭된다.
본 실시예가 관통 결함들의 출현을 방지하는 것과는 별도로, 상기 웨이퍼의 가장자리에서 특히 낮은 거칠기를 구현하는 수단을 제공할 수 있음을 유의한다.
본 발명에 따라 상술한 "자기 유지(self-maintained)" 분리의 사용은 상기 웨이퍼의 가장자리에서 홀들의 밀도와 깊이를 감소시킨다. 이러한 감소는 상기 웨이퍼의 가장자리에서의 거칠기의 감소와 관련이 있다(중심에서의 거칠기는 단지 약간 교정됨).
상기 웨이퍼의 가장자리에서 홀들과 거칠기에 문제가 더 이상 없으므로, Sacrox/RTA/Sacrox 시퀀스를 사용할 수 있다.
도 4는, 웨이퍼의 가장자리(둥근 표시) 및 상기 웨이퍼의 중심(정사각형 표 시)에서 원자힘 현미경(atomic force microscope, AFM)를 이용하여, 최종 구조의 얇은 층의 30×30 μm2 면적에 대하여 스캐닝하여 얻은 거칠기(R)의 측정을 나타낸다.
상기 얇은 층은, 더욱 정확하게는, 1000Å의 두께의 SOI 구조를 가지는 실리콘 층이다.
도 4는, 본 발명에서 개시된 분리 이후(도 4의 좌측, A 경우) 및 순수한 열 분리 이후(도 4의 우측, B 경우)의 단순화 Sacrox/RTA/Sacrox 마무리 시퀀스를 사용에 의한, 얇은 층의 표면 거칠기를 비교한다.
본 발명의 사용은 중심에서 거칠기에 대하여 어느 특정한 이득을 제공하지 않을 수 있다.
반면, 본 발명의 사용은 웨이퍼의 가장자리에서 우수한 효과를 가질 수 있다. 상기 웨이퍼의 가장자리에서의 거칠기는 너무 높지 않고, 이에 따라 상기 단순화 Sacrox/RTA/Sacrox 시퀀스가 마무리 시퀀스로서 사용될 수 있다.
모든 경우에 있어서, 상기 단순화 시퀀스를 사용한 후에, 웨이퍼의 전체 표면에서 균일한 거칠기가 관찰될 수 있음을 유의한다.
본 발명에서, 상기 급속 열 어닐링 RTA 공정은 일반적으로 조절된 분위기 하에서 수 초 또는 수십 초의 지속 시간 동안 수행된다.
분리 후에 얻은 구조의 RTA 어닐링을 수행하기 위하여, 상기 구조는 1 내지 16 초 동안 높은 온도에서, 예를 들어 900℃ 내지 1300℃ 범위에서, 어닐링된다.
상기 조절된 분위기는 아르곤과 수소의 혼합을 포함하는 분위기, 순수한 아르곤 분위기, 또는 순수한 수소 분위기를 포함하는 분위기일 수 있다.
본 발명에서, 상기 희생 산화 공정은 그 자체로서 산화 단계와 탈산화(de-oxidation) 단계로 일반적으로 알려진 방법으로 중단되고, 열처리는 상기 산화 단계와 탈산화 단계 사이에 개재된다.
상기 산화 단계는 바람직하게는 700℃ 내지 110O℃ 범위의 온도에서 수행된다.
이는 건식 방법(예를 들어, 산소 가스 하에서) 또는 습식 방법(예를 들어, 수증기를 포함하는 분위기 내에서)으로 수행될 수 있다.
또한, 상기 산화 분위기는 건식 방법 및 습식 방법 내에서 염산(hydrochloric acid)을 포함할 수 있다.
상기 산화 단계는 상기 얇은 층의 표면 상에 산화층을 형성하도록 한다.
상기 열처리는 균일한 온도 또는 변화하는 온도에서 수행될 수 있다. 상기 열처리는 바람직하게는 산화 분위기에서 1100℃ 내지 120O℃ 범위의 온도에서 수행된다.
상기 열처리 후에 수행되는 상기 탈산화 단계는 상기 산화 단계 중에 형성된 산화층을 제거한다. 예를 들어, 10% 내지 20% 불화 수소산(hydrofluoric acid)의 용액 내에서 수 분 동안 상기 구조를 침지하여 수행된다.
상술한 바와 같이, 박형화 공정의 바람직한 형태로서 희생 산화를 개시하였다. 그러나, 본 발명은 이러한 바람직한 형태에 한정되지 않으며, 예를 들어, 건 식 식각(예를 들어 플라즈마 식각) 또는 습식 식각 공정들(식각, 예를 들어 실리콘의 식각에 적용되는 화학 염욕; 특히 SCl, KOH, TMAH, 등과 같은 염욕)과 같은 다른 박형화 공정들을 포함한다.
이와 같이, 상기 단순화 시퀀스는 다른 실시예들에서 마무리 시퀀스로서 사용될 수 있는 것이 본 발명으로부터 이해될 수 있다.
또한, 다른 실시예들의 마무리 시퀀스 내에서 연마 공정이 포함되지 않음을 유의한다. 따라서, 두께의 표준편차를 5Å 미만으로 보장하는 얇은 층들을 형성할 수 있다.
명백히, 또한 본 발명은 본 발명의 제1 측면에 따른 방법을 이용하여 얻은 "지지 기판 상의 얇은 층" 구조들, 및 특히 SeOI 구조들을 포함한다.
본 발명은 최종 구조의 품질을 손상시킬 수 있는 관련된 위험이 없이 필요한 횟수의 공정들을 감소하여 단순화할 수 있다. 또한, 본 발명은 얇은 층 구조를 형성하는 경우에, 바람직한 RTA/Sacrox/RTA/Sacrox 시퀀스에 비하여 단순한 마무리 처리의 사용을 구현할 수 있다. 또한, 본 발명은 마무리 시퀀스 내에서 연마 공정을 포함하지 않으므로, 두께의 표준편차를 5Å 미만으로 보장하는 얇은 층들을 형성할 수 있다.

Claims (14)

  1. 기판(7) 상에 반도체 물질로 형성된 얇은 층(8)을 포함하는 구조를 형성하는 방법에 있어서,
    - 도우너 기판(1)의 두께 내에 약한 영역(3)을 생성하는 단계;
    - 상기 도우너 기판(1)을 지지 기판(7)과 밀접하게 접촉시키는 단계;
    - 상기 지지 기판(7) 상에 상기 도우너 기판(1)의 부분(5)을 전달하기 위하여, 상기 약한 영역(3)에서 상기 도우너 기판(1)을 분리하는 단계;
    - 상기 얇은 층(8)을 형성하도록, 상기 지지 기판 상에 전달된 상기 도우너 기판의 상기 부분(5)을 처리하는 단계를 포함하고, 상기 처리는 마무리(finishing) 공정들의 시퀀스(sequence)로 구성되고,
    - 상기 분리는:
    상기 도우너 기판의 상기 부분의 열 분리를 시작하지 않고, 상기 약한 영역(3)의 약화를 진행하기 위하여 열처리를 수행하는 단계; 및
    상기 도우너 기판의 상기 부분(5)의 자기 유지(self-maintained) 분리를 자극하는 에너지 펄스(10)를 적용하는 단계;에 의하여 이루어지고,
    - 상기 마무리 공정들의 시퀀스는,
    상기 지지 기판(7) 상에 전달된 상기 도우너 기판의 상기 부분(5)의 자유 표면(9)의 평활화(smoothing) 공정; 및
    상기 지지 기판 상에 전달된 상기 도우너 기판의 상기 부분(5)의 박형 화(thinning) 공정;의 시퀀스를 반복하는 단계로 구성된 시퀀스의 최초 공정 또는 최후 공정을 제거하여 단순화된 시퀀스인 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서,
    상기 단순화된 시퀀스는 상기 최초 공정을 제거하여 얻을 수 있고,
    두 번의 평활화 공정들 사이에 개재된 박형화 공정으로 구성된 것을 특징으로 하는 방법.
  3. 제 1 항에 있어서,
    상기 단순화된 시퀀스는 상기 최후 공정을 제거하여 얻을 수 있고,
    두 번의 박형화 공정들 사이에 개재된 평활화 공정으로 구성된 것을 특징으로 하는 방법.
  4. 상술한 항들 중 어느 한 항에 있어서,
    상기 평활화 공정은 열 어닐링인 것을 특징으로 하는 방법.
  5. 상술한 항에 있어서,
    상기 열 어닐링은 급속 열 어닐링(rapid thermal annealing, RTA)인 것을 특징으로 하는 방법.
  6. 제 2 항과 조합한 제 5 항에 있어서,
    상기 급속 열 어닐링(RTA)에 의한 상기 두 번의 평활화 공정들은,
    상기 박형화 공정 이전에 수행되는 적어도 두 번의 급속 열 어닐링(RTA) 공정들과 동등한 평활화 효과를 가지는 단일 배치 어닐링(single batch annealing) 공정에 결합되는 것을 특징으로 하는 방법.
  7. 상술한 항들 중 어느 한 항에 있어서,
    상기 박형화 공정은 희생 산화(sacrificial oxidation)공정인 것을 특징으로 하는 방법.
  8. 상술한 항들 중 어느 한 항에 있어서,
    상기 약화 진행을 위한 상기 처리의 열 예산(thermal budget)은 순수한 열 분리를 위한 열 예산의 60% 또는 그 이상, 또는 바람직하게는 80% 또는 그 이상에 상응하는 것을 특징으로 하는 방법.
  9. 상술한 항에 있어서,
    상기 약화 진행을 위한 상기 열처리는 2 시간 내지 3 시간 동안 35O℃에서의 등온 어닐링인 것을 특징으로 하는 방법.
  10. 상술한 항들 중 어느 한 항에 있어서,
    상기 약한 영역(3)은 상기 도우너 기판(1)의 상기 두께 내에 종들(species)을 주입하여 생성되고,
    상기 주입은 단일 종들의 이온 주입에 의하여, 또는 적어도 두 가지 다른 종들의 동시 주입에 의하여 수행되는 것을 특징으로 하는 방법.
  11. 상술한 항들 중 어느 한 항에 있어서,
    상기 지지 기판(7) 상에 형성된 상기 얇은 층(8)의 두께가 1000Å 미만이고, 특히 500Å 미만이 되도록, 상기 마무리 공정들의 시퀀스 동안 수행되는 박형화 단계가 설계되는 것을 특징으로 하는 방법.
  12. 지지 기판(7) 상에 반도체 물질로 형성된 얇은 층(8)을 가지고, 상기 얇은 층과 상기 기판 사이에 절연층이 개재되고, 상기 절연층의 두께는 1000Å 미만이고, 특히 500Å 미만인 SeOI 구조에 있어서,
    상기 얇은 층 내의 HF 결함들의 밀도는 0.3/cm2 미만이고, 특히 0.2/cm2 미만인 것을 특징으로 하는 구조.
  13. 상술한 항에 있어서,
    10×10 μm2 과 동일한 면적을 가지는 표면 상을 스캐닝하여 측정한 상기 얇은 층의 표면 거칠기는 상기 전체 표면 상에서 5Å RMS 미만인 것을 특징으로 하는 구조.
  14. 상술한 두 개의 항들 중에 어느 한 항에 있어서,
    상기 얇은 층의 상기 두께의 표준편차는 상기 전체 표면에서 5Å 미만인 것을 특징으로 하는 구조.
KR1020087014054A 2005-12-22 2006-12-22 마무리 시퀀스의 단순화 방법 및 이를 이용하여 얻은 구조 KR20080068115A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
FR0513127 2005-12-22
FR0513127A FR2895563B1 (fr) 2005-12-22 2005-12-22 Procede de simplification d'une sequence de finition et structure obtenue par le procede
US11/356,926 2006-02-16
US11/356,926 US7514341B2 (en) 2005-12-22 2006-02-16 Finishing process for the manufacture of a semiconductor structure

Publications (1)

Publication Number Publication Date
KR20080068115A true KR20080068115A (ko) 2008-07-22

Family

ID=36930333

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087014054A KR20080068115A (ko) 2005-12-22 2006-12-22 마무리 시퀀스의 단순화 방법 및 이를 이용하여 얻은 구조

Country Status (4)

Country Link
US (1) US7514341B2 (ko)
KR (1) KR20080068115A (ko)
DE (1) DE112006003447B4 (ko)
FR (1) FR2895563B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2903809B1 (fr) * 2006-07-13 2008-10-17 Soitec Silicon On Insulator Traitement thermique de stabilisation d'interface e collage.
WO2009061353A2 (en) * 2007-11-02 2009-05-14 President And Fellows Of Harvard College Production of free-standing solid state layers by thermal processing of substrates with a polymer
FR2934924B1 (fr) * 2008-08-06 2011-04-22 Soitec Silicon On Insulator Procede de multi implantation dans un substrat.
EP2161741B1 (en) * 2008-09-03 2014-06-11 Soitec Method for fabricating a semiconductor on insulator substrate with reduced SECCO defect density
FR2943458B1 (fr) * 2009-03-18 2011-06-10 Soitec Silicon On Insulator Procede de finition d'un substrat de type "silicium sur isolant" soi
US20110207306A1 (en) * 2010-02-22 2011-08-25 Sarko Cherekdjian Semiconductor structure made using improved ion implantation process
EP2589069A2 (en) * 2010-06-30 2013-05-08 Corning Incorporated Method for finishing silicon on insulator substrates
JP2012156495A (ja) * 2011-01-07 2012-08-16 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
JP2013143407A (ja) * 2012-01-06 2013-07-22 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウェーハの製造方法
FR3085536A1 (fr) 2018-09-03 2020-03-06 Soitec Dispositif cfet et procede de fabrication d'un tel dispositif
CN112582332A (zh) * 2020-12-08 2021-03-30 上海新昇半导体科技有限公司 一种绝缘体上硅结构及其方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
DE69728022T2 (de) 1996-12-18 2004-08-12 Canon K.K. Vefahren zum Herstellen eines Halbleiterartikels unter Verwendung eines Substrates mit einer porösen Halbleiterschicht
US6159824A (en) 1997-05-12 2000-12-12 Silicon Genesis Corporation Silicon-on-silicon wafer bonding process using a thin film blister-separation method
FR2777115B1 (fr) 1998-04-07 2001-07-13 Commissariat Energie Atomique Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede
FR2797714B1 (fr) 1999-08-20 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
FR2797713B1 (fr) * 1999-08-20 2002-08-02 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
JP2002110688A (ja) * 2000-09-29 2002-04-12 Canon Inc Ｓｏｉの熱処理方法及び製造方法
DE10131249A1 (de) * 2001-06-28 2002-05-23 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material
FR2827423B1 (fr) 2001-07-16 2005-05-20 Soitec Silicon On Insulator Procede d'amelioration d'etat de surface
JPWO2003046993A1 (ja) * 2001-11-29 2005-04-14 信越半導体株式会社 Ｓｏｉウェーハの製造方法
FR2846786B1 (fr) 2002-11-05 2005-06-17 Procede de recuit thermique rapide de tranches a couronne
JP2004259970A (ja) * 2003-02-26 2004-09-16 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
US20040192067A1 (en) * 2003-02-28 2004-09-30 Bruno Ghyselen Method for forming a relaxed or pseudo-relaxed useful layer on a substrate
FR2852143B1 (fr) 2003-03-04 2005-10-14 Soitec Silicon On Insulator Procede de traitement preventif de la couronne d'une tranche multicouche
US7256104B2 (en) * 2003-05-21 2007-08-14 Canon Kabushiki Kaisha Substrate manufacturing method and substrate processing apparatus
FR2855908B1 (fr) * 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention d'une structure comprenant au moins un substrat et une couche ultramince
FR2858462B1 (fr) * 2003-07-29 2005-12-09 Soitec Silicon On Insulator Procede d'obtention d'une couche mince de qualite accrue par co-implantation et recuit thermique
KR20060030911A (ko) 2003-07-29 2006-04-11 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 공동-임플란트 및 열적 아닐링에 의한 개선된 품질의 박층제조방법
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7772087B2 (en) * 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
JP5042837B2 (ja) * 2004-09-21 2012-10-03 ソイテック 気泡の形成を回避し、かつ、粗さを制限する条件により共注入工程を行う薄層転写方法
WO2006037783A1 (fr) * 2004-10-04 2006-04-13 S.O.I.Tec Silicon On Insulator Technologies Procédé de transfert d'une couche mince comprenant une perturbation controlée d'une structure cristalline
FR2903809B1 (fr) * 2006-07-13 2008-10-17 Soitec Silicon On Insulator Traitement thermique de stabilisation d'interface e collage.

Also Published As

Publication number Publication date
DE112006003447B4 (de) 2013-03-07
FR2895563B1 (fr) 2008-04-04
FR2895563A1 (fr) 2007-06-29
DE112006003447T5 (de) 2008-10-09
US7514341B2 (en) 2009-04-07
US20070148910A1 (en) 2007-06-28

Similar Documents

Publication Publication Date Title
KR20080068115A (ko) 마무리 시퀀스의 단순화 방법 및 이를 이용하여 얻은 구조
US7323398B2 (en) Method of layer transfer comprising sequential implantations of atomic species
US6979630B2 (en) Method and apparatus for transferring a thin layer of semiconductor material
JP4479010B2 (ja) 半導体基板の熱処理方法
EP1872388B1 (en) A method of bonding two wafers made out of materials selected from semiconductor materials
JP6487454B2 (ja) 層状半導体構造体の製造方法
JP4425631B2 (ja) 超小型構成部品を含む薄膜層を製造するための方法
JP4730581B2 (ja) 貼り合わせウェーハの製造方法
CN101118845B (zh) 用于制造键合晶片的方法
US8420500B2 (en) Method of producing a structure by layer transfer
US8623740B2 (en) Method of detaching semi-conductor layers at low temperature
JP2007201430A (ja) 電気特性を向上させた複合基板の作製方法
KR100890792B1 (ko) 결합 계면 안정화를 위한 열처리
US7485545B2 (en) Method of configuring a process to obtain a thin layer with a low density of holes
KR20100027947A (ko) 감소된 ｓｅｃｃｏ 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법
JP2007500435A (ja) 共注入と熱アニールによって特性の改善された薄層を得るための方法
WO2007071787A1 (en) Process for simplification of a finishing sequence and structure obtained by the process
TW201743367A (zh) 貼合式晶圓的製造方法
KR20210134784A (ko) 유용 층을 캐리어 기판에 전달하는 공정
RU2538352C1 (ru) Способ изготовления структуры кремний-на-сапфире
TW202335092A (zh) 用於將薄層移轉至載體底材之方法
KR20210134783A (ko) 유용 층을 캐리어 기판에 전달하는 공정
KR20090103500A (ko) 웨이퍼의 가공방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20101224

Effective date: 20120412