JP2007500435A - 共注入と熱アニールによって特性の改善された薄層を得るための方法 - Google Patents

共注入と熱アニールによって特性の改善された薄層を得るための方法 Download PDF

Info

Publication number
JP2007500435A
JP2007500435A JP2006521623A JP2006521623A JP2007500435A JP 2007500435 A JP2007500435 A JP 2007500435A JP 2006521623 A JP2006521623 A JP 2006521623A JP 2006521623 A JP2006521623 A JP 2006521623A JP 2007500435 A JP2007500435 A JP 2007500435A
Authority
JP
Japan
Prior art keywords
rta
roughness
thin layer
stabox
finishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006521623A
Other languages
English (en)
Inventor
クリストフ、マルビーユ
エリック、ネイレ
ナディア、ベン、モハメッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR0309304A external-priority patent/FR2858462B1/fr
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2007500435A publication Critical patent/JP2007500435A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本発明は、基板上に薄い半導体材料層を含む構造を製造する方法に関し、この方法は、薄層がそこから作られるべきドナー基板の表面下に、ドナー基板の厚さ内に脆化領域を作り出すために、イオン種が注入されるステップと、注入をうけたドナー基板の表面が、支持基板に密着して配置されるステップと、ドナー基板が前記脆化領域において、ドナー基板の一部を支持基板上に転写するために且つ支持基板上に薄層を形成するために、剥離されるステップとを含む。本発明は、注入ステップが、剥離後得られる構造における低い周波の粗さを最小化するために、少なくとも２つの異なる原子のイオン種の共注入を含み、この方法が、仕上げステップも含み、この仕上げステップは、剥離後得られる構造における高い周波の粗さを最小化するために、少なくとも１つの急速熱アニール工程を含むことを特徴とする。

Description

本発明は、基板上に半導体材料の薄層を含む構造を製造する方法に関し、
・ 薄層がそれから作り出されるべきドナー基板（ｄｏｎｏｒ ｓｕｂｓｔｒａｔｅ）の
表面の下にイオン種（ｓｐｅｃｉｅｓ）の注入を実施して、それによりドナー基板の
厚さ内に脆化領域（ｅｍｂｒｉｔｔｅｌｅｍｅｎｔ ｚｏｎｅ）を形成し、
・ ドナー基板の表面を、注入をうけた後に支持基板に密着させて配置し、
・ 脆化領域でドナー基板を剥離してドナー基板の一部分を支持基板上に転写し支持基板
上に薄層を形成する、
段階を含む方法である。
本発明は、またそのような方法を用いることによって得られる構造にも関する。
イオン種の注入は、注入された基板の材料上へこれらのイオン種を導入するような原子あるいはイオン種のどんな照射も指すと理解され、注入されたイオン種の最大濃度は、照射された表面に関して基板からあらかじめ設定された深さに位置する。
上述の種類の方法は、既知である。
ＳＭＡＲＴＣＵＴ（登録商標）タイプの方法は、この種の方法の一例である。これらの方法は、本発明の好ましい一実施形態に相当する。
ＳＭＡＲＴＣＵＴ（登録商標）法に関する十分詳細な説明が、Ｊｅａｎ−Ｐｉｅｒｒｅ Ｃｏｌｉｎｇｅ著の文献「Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ Ｔｅｃｈｎｏｌｏｇｙ：Ｍａｔｅｒｉａｌｓ ｔｏ ＶＬＳＩ，２ｎｄ Ｅｄｉｔｉｏｎ」、出版社Ｋｌｕｗｅｒ Ａｃａｄｅｍｉｃ Ｐｕｂｌｉｓｈｅｒｓ、ｐ．５０〜ｐ．５１に見られる。
このような方法は半導体材料の薄層を含む構造を有利に製造する。
これらの構造は、ＳＯＩタイプ（Ｓｉｌｉｃｏｎ ｓｕｒ Ｉｓｏｌａｎｔに対する、広く受け入れられた英語の技術用語によるシリコンオンインシュレータ）であってよい。
このような方法から得られる構造は、マイクロエレクトロニクス、光学および／またはオプトロニクスの分野での用途に使用される。
現在、これらの分野で用いられている構造の表面状態の仕様は、一般に非常に厳しい。
薄層の粗さは、実質上、その構造上に作り出されることになる構成要素の質をある程度まで決定するパラメータである。
粗さは、一般的にＲＭＳ（英語ＲＯＯＴ ＭＥＡＮ Ｓｑｕａｒｅの頭字語による）として知られる自乗平均値によるか、ＰＳＤ（英語Ｐｏｗｅｒ Ｓｐｅｃｔｒａｌ Ｄｅｎｓｉｔｙの頭字語による）として知られるパワースペクトル密度のいずれかによって表される。
一例として、ＲＭＳ値で５Åを超えてはならないという粗さ仕様を見出すのが一般的である。
粗さ測定は、原子間力顕微鏡ＡＦＭ（英語Ａｔｏｍｉｃ Ｆｏｒｃｅの頭字語による）を用いてなされてよい。
このタイプの測定器において、粗さはＡＦＭ顕微鏡の側定点によって走査される（ｓｗｅｐｔ）表面上で測定され、その範囲は１×１μｍ2から１０×１０μｍ2、まれにより広い５０×５０μｍ2あるいは１００×１００μｍ２である。
粗さは、特に、２つの様式（ｍｏｄａｌｉｔｉｅｓ）によって特徴付けられてよい。
これらの様式の１つによれば、粗さは、高い周波（ｈｉｇｈ ｆｒｅｑｕｅｎｃｙ）であるといわれ、狭い寸法の走査表面（１×１μｍ2程度）に対応する。
これらの様式の他方によれば、粗さは、低い周波（ｌｏｗ ｆｒｅｑｕｅｎｃｙ）であるといわれ、広い寸法の走査表面（１０×１０μｍ2程度かまたはそれより広い）に対応する。
したがって、前述の「高い周波」および「低い周波」は、粗さ測定に関連する空間周波に対応する。
したがって、一例として示した前述の５Å ＲＭＳの仕様は、１０×１０μｍ２の走査表面に対応する低い周波の粗さである。
特に、高い周波で小さい粗さは、良好なゲート酸化物を得るのに望ましい。
低い周波（すなわち、うねり）で小さい粗さが特に関心があるのは、狙いが薄層の自由表面上に別の基板を接合することである場合である。
公知（たとえばＳＭＡＲＴＣＵＴ（登録商標）タイプ）の転写方法によって得られる薄層は、薄層の表面上に特定の処理を適用していない場合、一般に前述のような仕様より大きな値の表面粗さを有する。
したがって、仕上げステップが、一般に剥離段階の後に引き続いて構造に対し用いられ、転写された薄層の品質を改善するようにしている。
より正確には、特にこれらの仕上げステップの目的は、全ての粗さ、すなわち高い周波の粗さも低い周波の粗さも含む粗さ全てを埋めてなくす（ｇｕｍ ｏｕｔ）ことである。
これらの仕上げステップは一般に、化学機械研磨（すなわちＣＭＰ、英語の用語のＣｈｅｍｉｃａｌ−Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇによる）、高温炉アニール（ｋｉｌｎ ａｎｎｅａｌｉｎｇ）、急速熱アニール、酸化／酸化物除去シーケンスなどの工程を使用する。
表面粗さ低減用の既知の方法の第１のタイプは、薄層の自由表面の化学機械研磨を含む。
このタイプの方法は、あらゆるうねりを低減することによって薄層の自由表面の粗さと、特に、最小周波の粗さを低減させる。
しかし、化学機械研磨は、（たとえば冷間加工によって）薄層内に欠陥を生じさせる。
さらに、化学機械研磨は、薄層の自由表面の均一性（特に非常に低い周波による均一性）を危うくする。
さらに、これらの欠点は、薄層の表面が重要な方法で研磨される場合に増大する。
このようなＣＭＰ研磨の代わりに、水素添加雰囲気中でアニールすることによって構造の表面を処理することが提案されている。
文献欧州特許第９５４０１４号には、ＳＭＡＲＴＣＵＴ（登録商標）タイプの方法に従って転写された薄層の粗さを低減可能にする仕上げ加工が提案されており、この仕上げ加工は、剥離ステップに引き続いて水素を含む還元雰囲気中で熱アニールすることを含んでいる。
水素を含む還元雰囲気中の熱アニールは、表面の再構成によって高い周波の粗さをうめてなくすことはできる。
しかしこの処理は、最小周波の粗さ（５〜１０μｍ）を完全には除去することができない。
さらにはフランス特許第２７９７７１３号に表面処理の２つの異なる種類を組み合わせることが提案されていて、これら２種類の各処理が別の粗さの周波範囲に作用する。
したがって、還元雰囲気中での急速熱アニールのステップも、化学機械研磨（ＣＭＰ）のステップも実施され、前記ステップは、異なる周波範囲に対するそれらの効果によってはっきり区別される。
このような処理の場合、還元雰囲気中でのアニールは、高い周波の粗さ（３Åより小さい空間周期）を平滑化するのに役立つが、しかしもっと低い周波であるうねりを低減するためにはあまり有効でない。
化学機械研磨は本質的に（ｐｅｒｓｅ）低い周波のうねりを減少させるのに効果的である。
しかし、既に見てきたように化学機械研磨は、本質的に一定の欠点を伴う。
したがって、前述のタイプの構造の薄層の品質を改善するための既知の方法は、限界と欠点を伴っているように思われる。
本発明の目的は、これらの限界と欠点を効果的に取り除くことである。
さらに具体的には、本発明のもう１つの目的は、ＣＭＰタイプの研磨によらずに、構造における低い周波と高い周波の粗さを共に効果的に処理可能にすることである。
したがって、本発明の目的は、薄い表面層の品質を改善することであって、その品質の改善は、
・ 表面粗さの低減と、薄層の均一性の改善の他に、
・ 薄層内にある欠陥密度を低減することでもある
と理解される。
これらの目的を達成するために、本発明は、第１の態様によれば、
・前記薄層がそれから作り出されるべきドナー基板の表面の下にイオン種の注入を実施
して、それにより前記ドナー基板の厚さ内に脆化領域を主成する段階と、
・前記ドナー基板が注入をうけた後、支持基板に密着して前記ドナー基板の前記表面を
配置する段階と、
・前記脆化領域で前記ドナー基板を剥離して、前記支持基板上に前記ドナー基板の一部
分を転写して前記支持基板上に前記薄層を形成する段階と
を含む基板上に半導体材料の薄層を含む構造を製造する方法であって、
・前記注入段階が少なくとも２つの異なる原子のイオン種の共注入を実施し、それによ
って剥離後得られる前記構造のレベルで低い周波の粗さを最小にし、
・さらに前記方法が、仕上げステップを含み、前記仕上げステップは少なくとも１つの
急速熱アニール工程を含み、それによって剥離後得られる構造の前記レベルで高い周
波の粗さを最小化することを特徴とする方法を提案する。
本発明の第１の態様による方法の好ましい態様は、非限定的な態様であるが、以下のとおり、
・水素とヘリウムイオン種とが前記注入段階の間に、共注入され、
・前記水素とヘリウムイオン種とが順次注入され、
・ヘリウムが水素の前に注入され、
・注入されるヘリウムの注入量がほぼ０．７×１０16ｃｍ-2〜１．２×１０16ｃｍ-2
の間であって、注入される水素の注入量がほぼ０．７×１０16ｃｍ-2〜２×１０16
ｃｍ-2の間であり、
・急速熱アニール（ＲＴＡ）が、９００℃〜１３００℃の間の温度で、１〜６０秒の間
で実施され、
・ＲＴＡアニールが、水素とアルゴンとの混合気体を含む雰囲気中、または純アルゴン
雰囲気中、または純水素雰囲気中で実施され、
・前記仕上げ段階が、剥離後得られる構造の安定化酸化ＳｔａｂＯｘの少なくとも１つ
の工程を含むこともでき、
・前記ＳｔａｂＯｘ工程が、連続的に、酸化工程、アニール工程、および酸化物除去
（ｄｅｏｘｉｄａｔｉｏｎ）工程を実施し、
・前記アニール工程は、約１１００℃の温度で２時間実施され、
・仕上げステップの間、ＲＴＡアニール工程が、ＳｔａｂＯｘ工程の前に実施されても
よく、
・前記仕上げステップが、複数のＲＴＡ／ＳｔａｂＯｘシーケンスを含むことができ、
・仕上げステップの間、ＳｔａｂＯｘ工程が同様に、ＲＴＡアニール工程の前に実施さ
れてよく、
・前記仕上げステップが、複数のＳｔａｂＯｘ／ＲＴＡシーケンスを含むことができ、
・ＳｔａｂＯｘ工程（複数回も含む）が、単純な酸化工程によって置き換えられてよ
く、前記単純な酸化工程が酸化物除去工程によって引き継がれる剥離後に得られる構
造の酸化工程も含むことができる。
もう１つの態様によると、本発明は、本発明の第１の態様による方法を実施することによって製造された構造にも関する。
本発明のその他の特徴、目的および利点が、添付の図面を参照して、非限定的な例として与えられ、以下の詳細な説明から明らかになるであろう。
既に説明しているように、本発明は支持基板上に半導体材料の薄層を含む構造を製造することに関し、その薄層はイオン種の注入によって既に脆化させたドナー基板のレベルで剥離することによって得られる。
その構造は一般に、外部の環境に晒される表面（自由表面）上の半導体材料の薄層を含むどんな種類の構造でもよい。
限定ではないが、半導体材料の薄層は、シリコンＳｉ、炭化シリコンＳｉＣ、ゲルマニウムＧｅ、シリコンゲルマニウムＳｉＧｅ、ガリウムヒ素ＡｓＧａなどであってよい。
基板支持はシリコンＳｉ、石英などの材料から作られてよい。
酸化物の層が、やはり支持基板と薄層の間に挿入され、したがってその構造は、半導体オンインシュレータ（英語Ｓｅｍｉ−Ｃｏｎｄｕｃｔｏｒ−Ｏｎ Ｉｎｓｕｌａｔｏｒの頭字語によるＳｅＯＩ構造）、特にたとえばＳＯＩ構造で形成される。
本発明は、ＳＭＡＲＴＣＵＴ（登録商標）タイプの転写方法を利用することによって得られる構造の薄層の品質改善に役立てることができる。
このような転写方法の範囲内で、本発明が有益に実施されれば、脆化領域のレベルで剥離することから生じる半導体材料の２つの表面の一方または他方の、あるいはこれら２つの表面から、粗さを低減することができる。
本発明による方法の範囲内で、
・脆化領域を作り出されるためにイオン種の注入のステップが、ドナー基板の表面の下
に少なくとも２つの異なるイオン種の共注入によって実施され、
・脆化領域の所で剥離した後、急速熱アニールによって仕上げステップも実施される。
本発明の実施形態によれば、水素とヘリウムイオン種が、脆化領域を形成するためにドナー基板の表面の下に共注入される。
これに限らないが、好ましくは共注入が、ヘリウム、次いで水素を順次注入することによって実施される。
共注入を用いた実験によって、出願人は、ヘリウムと水素の共注入がただ水素だけの注入に引き続く転写と比較して、低減された粗さの水準を有する薄層の転写をもたらすということを洞察した。
より正確には、出願人は、この粗さの改善が最も顕著であると思われる周波は、最小の空間周波粗さの周波、すなわちＣＭＰによって一般にうまく処理される周波に対応するということを洞察した。
本発明による方法の範囲内で、共注入をうけたドナー基板の表面は、次いで支持基板に密着して配置される。
次いで、ドナー基板は、ドナー基板の一部分を支持基板へ転写するために脆化領域のそのレベルの所で剥離され、支持基板上に薄層を形成する。
これらの密着および剥離の段階は、当業者には既知であり、上述の転写プロセスに従来から使用されている。
したがって、剥離は、熱的パワー供給と、隋意に力学的作用によって、脆化領域のそのレベルの所で実施されてよい。
本発明による方法は、やはり仕上げステップを含み、その目的は特に剥離の後に得られる構造のレベルで高い周波の粗さを最小にすることである。
このような仕上げステップは少なくとも１つの急速熱アニールの段階を含む。
急速熱アニールは、制御された雰囲気中の（すなわち、数秒から数十秒にわたって実施される）急速熱アニールを意味すると理解される。
このようなアニールは、用語ＲＴＡアニール（英語Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇの頭字語に相当する）によって一般に示される。
構造のＲＴＡアニールを実施するためには、構造は高温でアニールされ、その温度は、たとえば９００℃〜１３００℃程度で、１〜６０秒間でよい。
ＲＴＡアニールは、制御された雰囲気で実施される。この雰囲気は、水素とアルゴンの混合気体を含む雰囲気、または純アルゴンの雰囲気、または純水素の雰囲気でさえもよい。
特に、ＲＴＡアニール段階は、本来、表面の再構成と平滑化によって薄層の表面粗さを低減する。
そして、前述のように、ＲＴＡアニールは、特に高い周波にある粗さの低減に役立つ。
さらに、薄層内に存在し、特に注入および剥離の間に生じた結晶欠陥は、少なくとも部分的にこのＲＴＡアニールによって矯正される。
したがって、良好な品質の薄層を有する構造を得るための本発明による方法は、ＣＭＰを利用しないが、しかし高い周波の欠陥も、低い周波の欠陥も共に減少させる。
したがって本発明による方法を実施することで、その品質が、この薄層をマイクロエレクトロニクスあるいはオプトエレクトロニクス用途に用いるのにふさわしく、かつそれらに適合する薄層を含む構造がもたらされる。
変形実施形態によれば、前記仕上げ段階は、やはり、少なくとも１つの安定化酸化ステップを含んでよい（同様に、以下、ＳｔａｂＯｘと呼ばれる）。
ＳｔａｂＯｘステップは、典型的に転写プロセス中、剥離段階に続いて、特に、
・薄層の厚さを調整し、欠陥密度を低減すること、および
・薄層と支持基板の間の界面を補強すること
のために用いられる。
したがって、ＳｔａｂＯｘ段階は、以下の一連の工程と同様であることになる：
・以下を一連に含む熱処理：
・・前記構造の酸化
・・・そのような酸化が、当業者によって一般的に知られている、例えば、気体
酸素中で、約９００℃に、前記構造を加熱することによって実施されるこ
とができる。
・・・次いで、この酸化の後、一層の酸化物が薄層上に形成される
・・アルゴン雰囲気中で、約１１００℃で、２時間の前記構造のアニールを連続的に
含む熱処理。このアニールは同時に、以下を可能とする：
・・・支持基板と、注入をうけたドナー基板の表面と、の間の界面を補強し、
・・・注入および剥離段階の間に生じた一定の欠陥を矯正することを可能にす
る。
・熱処理に引き続いて実施される酸化物除去工程であって、それによって酸化工程の間に
形成された酸化物層を取り去る酸化物除去工程。
それ自体知られている、このような酸化物除去は、構造をたとえば数分間１０％または２０％のフッ化水素酸溶液中に浸漬することによってなされてよい。
酸化の間に形成された酸化物層が、アニールの間、下にある薄層を保護するのに役立つことに留意されたい。
したがって、自由表面の近傍の薄層の一部分が、このようなＳｔａｂＯｘ工程の間に消耗されることにも留意されたい。
仕上げステップの間に、ＲＴＡステップに加えて、ＳｔａｂＯｘステップを実施することによって、本発明による方法は、特に、薄層中の欠陥濃度がなお一層低減され、かつその構造が最終製品として既定の厚さにされることが可能になる。
前述のように、実際に、ＲＴＡアニールは、薄層の表面を再構成し、薄層の厚さ内の一定の欠陥を矯正するのに役立つ。
この矯正が、場合によって、ただ部分的に可能である場合、したがって補足的なＳｔａｂＯｘステップが実施され、薄層の自由表面近傍および薄層の厚さ内にある大部分の欠陥を含む材料が取り除かれることを可能にする。
これもやはり構造の品質改善に相当する。
本発明による方法の変形は、仕上げステップが、ＲＴＡステップおよび少なくとも１つのＳｔａｂＯｘを含み、したがって、薄層の自由表面の方向に増加する欠陥の濃度勾配があり、この表面近傍に顕著な濃度の欠陥がある場合に特に有利である。
１つまたは複数のＳｔａｂＯｘ／酸化物除去シーケンスによって消耗される全体厚さが、全ての欠陥を除去するためと、構造を所望の厚さにするために有利に制御されてよいことに留意されたい。
本発明の特に有利な実施形態によれば、ＳｔａｂＯｘステップが仕上げ段階の間で、かつＲＴＡステップの前に実施される。
このＲＴＡ／ＳｔａｂＯｘシーケンスは、ＳｔａｂＯｘステップが、剥離の直後に実施され、平滑化のＲＴＡステップの前にＳｔａｂＯｘステップを実施しない場合に、より良い酸化物均一性をもたらす。
実際には、ＲＴＡステップがＳｔａｂＯｘステップより前に実施される場合、表面粗さはより小さく、薄層の表面はかなり均一である。
このように、酸化の速度は、研磨される構造が酸化される場合に得られる速度に接近しており、さらにその上、構造のどこの点でも同じである。
さらに、薄層内にある結晶欠陥をその厚さを消耗する前に（ＳｔａｂＯｘ／酸化物除去シーケンスの間に）、取り除くことは有用であることがある。
これは、薄層が、特別良好である場合で、かつその厚さの消耗が、たとえば、ＲＴＡアニールによってあらかじめ矯正され、かつ再び塞がれない孔を開けそうな場合になおさら興味深い。
本発明の他の実施形態によれば、仕上げ段階が、少なくとも１つのＲＴＡ工程を含み、以下のシーケンスの１つからなるものでよい、すなわち、
・ＲＴＡ／ＳｔａｂＯｘ（前述した）と、
・いくつかのＲＴＡ／ＳｔａｂＯｘシーケンスの反復（連続して、２つの、これら
ＲＴＡ／ＳｔａｂＯｘシーケンス含む、後で説明する実施形態の例）と、
・ＳｔａｂＯｘ／ＲＴＡと、
・ＳｔａｂＯｘ／ＲＴＡ／ＳｔａｂＯｘ／ＲＴＡと
である。
仕上げ段階が、少なくとも１つの追加のＲＴＡアニールを含む場合（ＲＴＡ／ＳｔａｂＯｘまたはＳｔａｂＯｘ／ＲＴＡシーケンスが数回反復される場合であってよい）、追加のＲＴＡアニールは、薄層の自由表面の研磨が継続されることを可能にする。
前記追加のＲＴＡアニールは、最初のＲＴＡアニールより低い温度（たとえば１０００℃〜１１００℃）で実施されてもよい。
したがって、より低い温度でＲＴＡアニールを実施することによって、前述のシーケンスの繰り返しのサーマルバジェットを低減することが可能である。
本発明の特別の実施形態によれば、いわゆる単純な酸化工程が、前述のようにＳｔａｂＯｘステップの代わりに実施される。
この単純な酸化工程は、連続的に酸化段階および酸化物除去段階を含む。
したがって、サーマルバジェットは、やはり、第２のＳｔａｂＯｘ工程（ほぼ２時間にわたる熱アニール）が利用されないので低減され得る。
サーマルバジェットの削減は、構造に加えられる拘束を限定可能にするという点で、有利であり、構造の結晶配列中の転位タイプの欠陥つまりスリップラインの発生確率を減少させる。
したがって、酸化物除去段階に引き継がれるその酸化段階が、前述の連鎖形成中の全てのＳｔａｂＯｘステップに取って代わることができる。
これから、本発明による方法の実施形態が、限定でない例として以下に詳細に説明されるであろう。
この実施形態は、支持基板上に薄層を含むＳ１、Ｓ２、Ｓ３構造の製造に関する。
これらの構造の薄層の厚さは、それぞれ５０〜２０００Åの間で、これらの構造の全厚さは、約７００μｍである。
これらの構造Ｓ１、Ｓ２、Ｓ３は、イオン種の注入ステップの間に、ヘリウム次いで水素の共注入を実施することによって、それぞれ、
・Ｓ１構造にはヘリウム０．７×１０16ｃｍ-2および水素０．９×１０16ｃｍ-2の、
・Ｓ２構造にはヘリウム０．８×１０16ｃｍ-2および水素０．９×１０16ｃｍ-2の、
・Ｓ３構造にはヘリウム０．９×１０16ｃｍ-2および水素０．９×１０16ｃｍ-2の、
注入量を用いて作り出される。
比較として、Ｓ４構造が、ただ水素だけの注入により５．５×１０１６ｃｍ−２の注入量を用いて作り出され、この注入量は、共注入の間に注入される全注入量より多いほぼ３倍の注入量である。
共注入技術の共通の利点が、単イオン種タイプの注入と比較してその注入量のほぼ１／３だけに削減されることで、ここに開示されている。
この削減は、注入時間の削減、そして最終的には、特にＳＭＡＲＴＣＵＴ（登録商標）タイプの転写方法によって支持基板上に薄層を含む構造を製造することに伴うコストの削減に移し換えられる。
この既知の利点は、たとえば、Ａｄｉｔｙａ Ａｇａｒｗａｌ、Ｔ．Ｅ．Ｈａｙｎｅｓ、Ｖ．Ｃ．Ｖｅｎｅｚｉａ、Ｏ．Ｗ．Ｈｏｌｌａｎｄ、およびＤ．Ｊ．Ｅａｇｌｅｓｈａｍ共著による文献「Ｅｆｆｉｃｉｅｎｔ ｐｒｏｄｕｃｔｉｏｎ ｏｆ ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ ｆｉｌｍｓ ｂｙ ｃｏ−ｉｍｐｌａｎｔａｔｉｏｎ ｏｆ Ｈｅ＋ｗｉｔｈ Ｈ＋」、Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ、ｖｏｌ．７２（１９９８）、ｐ．１０８６〜１０８８、に開示されていて、その中で、水素とヘリウムの共注入が注入されるべき注入量の低減に役立つということが確かめられている。
やはり、この文献の中で水素とヘリウムの共注入によって得られるＳＯＩ表面層が、ただ水素だけの注入によって得られる表面のＳＯＩ層の粗さに匹敵する粗さを示すと述べられていることにも留意しなければならない。
すぐ上で述べた文献では、したがって、共注入によって、どんな表面粗さの改善も、もたらされていない（そして、いわんや、そのような効果の開発も一見したところ提案していない）。
ここで本発明の説明に戻ると、前述の共注入ステップに引き続いて、典型的な密着配置および剥離ステップが、次いで少なくとも１つＲＴＡを含む仕上げステップが実施されて、それによってＳ１、Ｓ２、Ｓ３、Ｓ４構造が得られる。
これらの各構造のＰＳＧ粗さ測定が、ＡＦＭ顕微鏡によって実施された。
図１は、各Ｓ１、Ｓ２、Ｓ３、Ｓ４構造の粗さの異なるスペクトル成分のパワーを示す。
したがって、図１のグラフに示された横軸は、空間的な周期であり（μｍの）、観測された粗さ周波を、高い周波（この軸の左側へ）から、低い周波（この軸の右側へ）にわたって示す。
これらの測定は、構造の端部で、すなわち、剥離ステップの間に剥離が始動される領域のそのレベルの所でさらに精密に実施されていて、その結果、この領域は、一般的に比較的重大な粗さを有する。
図１は、４０＊４０μｍ2の走査表面上のこのような測定結果を示す（したがって、この４０＊４０μｍ２の表面は、その周波によって粗さが観測されてよい最大の周波に相当する）。
したがって図１は、Ｓ１、Ｓ２、Ｓ３、Ｓ４構造の間の粗さの違いを、前記構造の仕上げステップのＲＴＡアニール後で、示している。
第１の曲線Ｃ４は、ただ水素だけの注入によって一般的に製造されたＳ４構造の粗さを示す。
他の３曲線、Ｃｌ、Ｃ２、Ｃ３は、それぞれ、本発明による、共注入とＲＴＡアニールとを組み合わせている方法によって製造された構造Ｓ１、Ｓ２、Ｓ３の粗さを示す。
これら３曲線、Ｃｌ、Ｃ２、Ｃ３は、共注入のイオン種の注入量の違いに対応する。
図１は、粗さを含む周波の分析によって破損面を特徴付け、かつ本発明によるＲＴＡと共注入の連携によって得られた利点を明示している。
図１は、本発明に従って製造されたＳ１、Ｓ２、およびＳ３構造の低い周波の粗さが、一般的に製造されたＳ４構造の粗さよりかなり低いということを効果的に確認している。
大体３〜１５μｍの間の空間的な周期に対する粗さのなかに正味の低減が、特に観察される。
したがって、共注入は、低い周波の粗さが制限されることを可能にし、他方、高い周波の粗さは、ただ水素だけの注入の場合、同等か、あるいはわずかに小さい。
したがって、本発明による一連の共注入／密着／剥離／ＲＴＡステップは、全体的に、既知の一連のただ水素のみの注入／密着／剥離／ＲＴＡステップの場合より弱い粗さを与える。
一般的に示されているものより、低い周波の粗さを維持しながら共注入のイオン種の注入量を変えることも可能である（特にここで提示された例のヘリウム注入量）。
ここで詳しく説明された本発明による方法の実施形態によれば、仕上げステップは、ＲＴＡステップは別にして、一連のＳｔａｂＯｘ、ＲＴＡおよびＳｔａｂＯｘステップ（あるいは、２つのＲＴＡ／ＳｔａｂＯｘシーケンス反復を含む仕上げ段階）を含む。
既に示されたように、このような仕上げ加段階は、
・薄層の厚さを消耗すること、および剥離後の、表面下に残留する注入欠陥を低減すること、
・ＳｔａｂＯｘ段階の間に実施されるアニールによって薄層／支持基板接着界面を貼り合せること、
・構造を最終製品向けに、所望の厚さにすること、および
・追加のＲＴＡアニールによって表面の平滑化を進めること
を可能とする。
図２は、本発明による実施形態によって得られたＳ３タイプの構造のＲＭＳ表面粗さと、従来の方法によって得られたＳ４タイプの構造の表面のＲＭＳ表面粗さの比較を実施している。
粗さ測定は、走査表面１０＊１０μｍ2と４０＊４０μｍ2のＡＦＭ顕微鏡を使用して、構造の端部（すなわち、剥離が始動される領域）と同時に構造の中心部でも実施されている。
図２（ＲＭＳÅ単位の縦軸）では、第１の面にある縦棒が、Ｓ３タイプの構造で測定された粗さを示すのに対し、第２の面にある縦棒はＳ４タイプの構造で測定された粗さを示す。
図２では、Ｓ３構造に対する粗さに正味の低減が、特に低い空間周波に対して観察される。
図３ａおよび図３ｂは、図１のグラフと類似の表示であり、本発明に従って得られる粗さの低減を、それぞれ、構造の中心部内と、この構造の端部で図示している。
図３ａおよび図３ｂは、本発明を実施することによって得られたＳ３タイプの構造のＰＳＤ粗さと、旧来の方法によって得られたＳ４タイプの構造のＰＳＤ粗さを、端部（図３ｂ）と同様に前記構造の中心部の所（図３ａ）でも比較可能にしている。
走査表面は、４０＊４０μｍ2の大きさを有した。
図３ａおよび図３ｂの各図では、構造Ｓ３の粗さが構造Ｓ４の粗さより、特に低い空間周波（特に、空間周期が３〜１５μｍの間である場合）で小さいことが観察されることができる。
やはり、Ｓ４構造に対するよりＳ３構造に対してより良い粗さの均一性であることに気付かされる（Ｓ３構造の端部と中心部の間の均一性における差が効果的に和らげられている）。
本発明による方法は、ほとんどの粗さを防止可能にする（特に低い周波で）最初の手法を構成することに留意されたい。
ここで、本発明は、所与の粗さを「剥がす（ｔａｋｅ ｕｐ）」ために介入する限りにおいて、「治癒的（ｃｕｒａｔｉｖｅ）」である既知の処理とは異なる。
種々の構造の中心部で実施されたＰＳＤタイプの粗さ測定を示す図であり、また低い周波の粗さの低減を示す図でもあって、ＲＴＡタイプの単純な熱処理によって得られるものと比較して、本発明による方法を利用することによって実施することができる低い周波の粗さの低減を示す。 ＲＭＳ粗さ測定を示す図であり、また本発明による方法によって実施することができる低い周波の粗さの低減を示し、かつこの低減はＣＭＰステップによらない。 図１のものと類似の同様の図であって、本発明によって得られた粗さの低減を示し、構造の中心部を示している。 図１のものと類似の同様の図であって、本発明によって得られた粗さの低減を示し、図３ａと同じ構造の端部を示している。

Claims (22)

  1. 基板上に半導体材料の薄層を含む構造を製造する方法であって、
    ・前記薄層がそれから作られるべきドナー基板の表面の下にイオン種の注入を実施し
    て、それにより前記ドナー基板の厚さ内に脆化領域を形成し、
    ・前記ドナー基板が注入をうけた後、支持基板に密着して前記ドナー基板の前記表面を
    配置し、
    ・前記脆化領域で前記ドナー基板を剥離して、前記支持基板上に前記ドナー基板の一部
    分を転写して前記支持基板上に前記薄層を形成する、
    段階を含み、
    ・前記注入の段階が少なくとも２つの異なる原子のイオン種の共注入を実施し、それに
    よって剥離後得られる前記構造のレベルで低い周波の粗さを最小にし、
    ・さらに前記方法が、仕上げステップを含み、前記仕上げステップは少なくとも１つの
    急速熱アニール工程を含み、それによって剥離後得られる構造のレベルで高い周波の
    粗さを最小化する、
    ことを特徴とする方法。
  2. 水素とヘリウムイオン種が、前記注入ステップの間に、共注入されることを特徴とする上記請求項１に記載の方法。
  3. 前記水素とヘリウムイオン種が、順次注入されることを特徴とする上記請求項２に記載の方法。
  4. 前記ヘリウムが、前記水素の前に注入されることを特徴とする上記請求項に記載３の方法。
  5. 注入されるヘリウムの注入量が、ほぼ０．７×１０16ｃｍ-2〜１．２×１０16ｃｍ-2の間であり、注入される水素の注入量が、ほぼ０．７×１０16ｃｍ-2〜２×１０16ｃｍ-2の間であることを特徴とする請求項２から４のいずれか一項に記載の方法。
  6. 前記急速熱アニール（ＲＴＡ）が、温度９００℃〜１３００℃の間で、１〜６０秒間、実施されることを特徴とする前記請求項１−５のいずれか一項に記載の方法。
  7. 前記急速熱アニール（ＲＴＡ）が、アルゴンと水素からなる混合気体を含む雰囲気中で実施されることを特徴とする上記請求項６に記載の方法。
  8. 前記急速熱アニール（ＲＴＡ）が、純アルゴンの雰囲気中で実施されることを特徴とする請求項６に記載の方法。
  9. 前記急速熱アニール（ＲＴＡ）が、純水素の雰囲気中で実施されることを特徴とする請求項６に記載の方法。
  10. 前記仕上げ段階が、さらに、剥離後得られる前記構造の安定化酸化ＳｔａｂＯｘの少なくとも１つの工程を含むことを特徴とする前記請求項１−９のいずれか一項に記載の方法。
  11. 前記ＳｔａｂＯｘ工程が、連続的に酸化工程、アニール工程および酸化物除去工程を実施することを特徴とする上記請求項１０に記載の方法。
  12. 前記アニール工程が、約１１００℃の温度で、２時間実施されることを特徴とする上記請求項１１に記載の方法。
  13. 前記仕上げ段階の間に、前記ＲＴＡアニール工程が、前記ＳｔａｂＯｘ工程の前に実施されることを特徴とする請求項１０から１２のいずれか一項に記載の方法。
  14. 前記仕上げ段階が、複数のＲＴＡ／ＳｔａｂＯｘシーケンスを含むことを特徴とする上記請求項１３に記載の方法。
  15. 前記仕上げ段階の間に、前記ＳｔａｂＯｘ工程が、前記ＲＴＡアニール工程の前に実施されることを特徴とする請求項１０から１２のいずれか一項に記載の方法。
  16. 前記仕上げ段階が、複数のＳｔａｂＯｘ／ＲＴＡシーケンスを含むことを特徴とする上記請求項１５に記載の方法。
  17. 前記仕上げ段階が、やはり少なくとも１つの単純な酸化工程を含み、前記単純な酸化工程が、剥離後得られる前記構造の、酸化物除去工程に引き継がれる酸化工程を含むことを特徴とする請求項１から９のいずれか一項に記載の方法。
  18. 前記仕上げ段階の間に、前記ＲＴＡ工程が前記単純な酸化の前に実施されることを特徴とする上記請求項１７に記載の方法。
  19. 前記仕上げ段階が、複数のＲＴＡ／単純酸化シーケンスを含むことを特徴とする上記請求項１８に記載の方法。
  20. 前記仕上げ段階の間に、前記単純酸化が、前記ＲＴＡアニール工程の前に実施されることを特徴とする請求項１７に記載の方法。
  21. 前記仕上げ段階が、複数の単純酸化／ＲＴＡシーケンスを含むことを特徴とする上記請求項２０に記載の方法。
  22. 前記薄層が、小さな低周波粗さ、特に、ほぼ、４〜５Å ＲＭＳの間に含まれる４０×４０μｍ2の面を走査することによって測定された粗さを示すことを特徴とする前記請求項１−２１のいずれか一項に記載の方法によって製造された構造。
JP2006521623A 2003-07-29 2004-07-29 共注入と熱アニールによって特性の改善された薄層を得るための方法 Pending JP2007500435A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0309304A FR2858462B1 (fr) 2003-07-29 2003-07-29 Procede d'obtention d'une couche mince de qualite accrue par co-implantation et recuit thermique
US10/691,403 US7081399B2 (en) 2003-07-29 2003-10-21 Method for producing a high quality useful layer on a substrate utilizing helium and hydrogen implantations
PCT/FR2004/002038 WO2005013318A2 (fr) 2003-07-29 2004-07-29 Procede d’obtention d’une couche mince de qualite accrue par co-implantation et recuit thermique

Publications (1)

Publication Number Publication Date
JP2007500435A true JP2007500435A (ja) 2007-01-11

Family

ID=34117569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006521623A Pending JP2007500435A (ja) 2003-07-29 2004-07-29 共注入と熱アニールによって特性の改善された薄層を得るための方法

Country Status (5)

Country Link
US (2) US20060223283A1 (ja)
EP (1) EP1652230A2 (ja)
JP (1) JP2007500435A (ja)
KR (1) KR20060030911A (ja)
WO (1) WO2005013318A2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010062532A (ja) * 2008-09-03 2010-03-18 Soitec Silicon On Insulator Technologies 低減されたｓｅｃｃｏ欠陥密度を有するセミコンダクタ・オン・インシュレータ基板を製造する方法。
JP2010522980A (ja) * 2007-03-29 2010-07-08 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 高温熱アニールによる薄層の質の向上
JP2012222294A (ja) * 2011-04-13 2012-11-12 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
JP2013513234A (ja) * 2009-12-04 2013-04-18 ソイテック 電気的損失が低減した半導体オンインシュレータタイプの構造の製造プロセス及び対応する構造
WO2013102968A1 (ja) 2012-01-06 2013-07-11 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
WO2014118851A1 (ja) 2013-02-01 2014-08-07 信越半導体株式会社 Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
WO2014192207A1 (ja) * 2013-05-29 2014-12-04 信越半導体株式会社 貼り合わせウェーハの製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
WO2006070220A1 (en) 2004-12-28 2006-07-06 S.O.I.Tec Silicon On Insulator Technologies Method for obtaining a thin layer having a low density of holes
FR2880988B1 (fr) * 2005-01-19 2007-03-30 Soitec Silicon On Insulator TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
FR2895563B1 (fr) 2005-12-22 2008-04-04 Soitec Silicon On Insulator Procede de simplification d'une sequence de finition et structure obtenue par le procede
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
FR2949606B1 (fr) 2009-08-26 2011-10-28 Commissariat Energie Atomique Procede de detachement par fracture d'un film mince de silicium mettant en oeuvre une triple implantation

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187668A (ja) * 1997-09-04 1999-03-30 Mitsubishi Materials Shilicon Corp Ｓｏｉ基板の製造方法
JP2001274368A (ja) * 2000-03-27 2001-10-05 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法およびこの方法で製造された貼り合わせウエーハ
WO2001093325A1 (fr) * 2000-05-30 2001-12-06 Commissariat A L'energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
JP2002502122A (ja) * 1998-02-02 2002-01-22 エス オー イ テク シリコン オン インシュレータ テクノロジース 原子注入による半導体基板のキャビティ形成法
WO2003005434A2 (fr) * 2001-07-04 2003-01-16 S.O.I.Tec Silicon On Insulator Technologies Procede de diminution de la rugosite de surface d'une tranche semicondutrice
JP2003017723A (ja) * 2001-06-29 2003-01-17 Shin Etsu Handotai Co Ltd 半導体薄膜の製造方法及び太陽電池の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307472A (ja) * 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
CN1155074C (zh) * 1998-09-02 2004-06-23 Memc电子材料有限公司 从低缺陷密度的单晶硅上制备硅-绝缘体结构
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
FR2797713B1 (fr) * 1999-08-20 2002-08-02 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
EP2259299A1 (en) * 1999-10-14 2010-12-08 Shin-Etsu Handotai Co., Ltd. Method for manufacturing SOI wafer, and SOI wafer
JP3943782B2 (ja) * 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
TW452866B (en) * 2000-02-25 2001-09-01 Lee Tien Hsi Manufacturing method of thin film on a substrate
US6600173B2 (en) * 2000-08-30 2003-07-29 Cornell Research Foundation, Inc. Low temperature semiconductor layering and three-dimensional electronic circuits using the layering
US6593212B1 (en) * 2001-10-29 2003-07-15 The United States Of America As Represented By The Secretary Of The Navy Method for making electro-optical devices using a hydrogenion splitting technique
FR2855910B1 (fr) * 2003-06-06 2005-07-15 Commissariat Energie Atomique Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque
US7772087B2 (en) * 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
FR2867307B1 (fr) * 2004-03-05 2006-05-26 Soitec Silicon On Insulator Traitement thermique apres detachement smart-cut
FR2925221B1 (fr) * 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187668A (ja) * 1997-09-04 1999-03-30 Mitsubishi Materials Shilicon Corp Ｓｏｉ基板の製造方法
JP2002502122A (ja) * 1998-02-02 2002-01-22 エス オー イ テク シリコン オン インシュレータ テクノロジース 原子注入による半導体基板のキャビティ形成法
JP2001274368A (ja) * 2000-03-27 2001-10-05 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法およびこの方法で製造された貼り合わせウエーハ
WO2001093325A1 (fr) * 2000-05-30 2001-12-06 Commissariat A L'energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
JP2003017723A (ja) * 2001-06-29 2003-01-17 Shin Etsu Handotai Co Ltd 半導体薄膜の製造方法及び太陽電池の製造方法
WO2003005434A2 (fr) * 2001-07-04 2003-01-16 S.O.I.Tec Silicon On Insulator Technologies Procede de diminution de la rugosite de surface d'une tranche semicondutrice

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010522980A (ja) * 2007-03-29 2010-07-08 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 高温熱アニールによる薄層の質の向上
JP2010062532A (ja) * 2008-09-03 2010-03-18 Soitec Silicon On Insulator Technologies 低減されたｓｅｃｃｏ欠陥密度を有するセミコンダクタ・オン・インシュレータ基板を製造する方法。
JP2013513234A (ja) * 2009-12-04 2013-04-18 ソイテック 電気的損失が低減した半導体オンインシュレータタイプの構造の製造プロセス及び対応する構造
JP2012222294A (ja) * 2011-04-13 2012-11-12 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
WO2013102968A1 (ja) 2012-01-06 2013-07-11 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
US9076840B2 (en) 2012-01-06 2015-07-07 Shin-Etsu Handotai Co., Ltd. Method for manufacturing a bonded SOI wafer
WO2014118851A1 (ja) 2013-02-01 2014-08-07 信越半導体株式会社 Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
KR20150112968A (ko) 2013-02-01 2015-10-07 신에쯔 한도타이 가부시키가이샤 Soi 웨이퍼의 제조방법 및 soi 웨이퍼
WO2014192207A1 (ja) * 2013-05-29 2014-12-04 信越半導体株式会社 貼り合わせウェーハの製造方法

Also Published As

Publication number Publication date
WO2005013318A3 (fr) 2005-03-24
WO2005013318A2 (fr) 2005-02-10
WO2005013318B1 (fr) 2005-05-19
US20060223283A1 (en) 2006-10-05
EP1652230A2 (fr) 2006-05-03
KR20060030911A (ko) 2006-04-11
US20150221545A1 (en) 2015-08-06

Similar Documents

Publication Publication Date Title
US20150221545A1 (en) Method for reducing surface roughness while producing a high quality useful layer
US7081399B2 (en) Method for producing a high quality useful layer on a substrate utilizing helium and hydrogen implantations
US7323398B2 (en) Method of layer transfer comprising sequential implantations of atomic species
US6461939B1 (en) SOI wafers and methods for producing SOI wafer
US7772087B2 (en) Method of catastrophic transfer of a thin film after co-implantation
JP5042837B2 (ja) 気泡の形成を回避し、かつ、粗さを制限する条件により共注入工程を行う薄層転写方法
KR100752467B1 (ko) 마이크로 전자 부품용 기판 처리 방법 및 이 방법에 의해얻어진 기판
US7449394B2 (en) Atomic implantation and thermal treatment of a semiconductor layer
US6903032B2 (en) Method for preparing a semiconductor wafer surface
US7282449B2 (en) Thermal treatment of a semiconductor layer
JP2004063730A (ja) Ｓｏｉウェーハの製造方法
US7563697B2 (en) Method for producing SOI wafer
US7485545B2 (en) Method of configuring a process to obtain a thin layer with a low density of holes
CN101188190B (zh) Soq基板以及soq基板的制造方法
KR102019653B1 (ko) Soi 웨이퍼의 제조방법 및 soi 웨이퍼
JP5096634B2 (ja) 低いホール密度を有する薄層を得るための方法
JP2006013179A (ja) Ｓｏｉウェーハの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100924

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110623

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110714

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110930

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120517

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120522