KR20060030911A - 공동-임플란트 및 열적 아닐링에 의한 개선된 품질의 박층제조방법 - Google Patents

공동-임플란트 및 열적 아닐링에 의한 개선된 품질의 박층제조방법 Download PDF

Info

Publication number
KR20060030911A
KR20060030911A KR1020067001760A KR20067001760A KR20060030911A KR 20060030911 A KR20060030911 A KR 20060030911A KR 1020067001760 A KR1020067001760 A KR 1020067001760A KR 20067001760 A KR20067001760 A KR 20067001760A KR 20060030911 A KR20060030911 A KR 20060030911A
Authority
KR
South Korea
Prior art keywords
rta
roughness
finishing step
stabox
thin layer
Prior art date
Application number
KR1020067001760A
Other languages
English (en)
Inventor
끄리스토프 말르빌
에리끄 니레
나디아 벤 모하메드
Original Assignee
에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR0309304A external-priority patent/FR2858462B1/fr
Application filed by 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 filed Critical 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Publication of KR20060030911A publication Critical patent/KR20060030911A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 기판 상에 반도체 물질 박층으로 구성된 구조체를 제조하는, 다음 단계들 :
·도너 기판 두께층에서 연약영역이 형성되도록, 박층이 제조되는 도너 기판 면에 종(species) 임플란트를 수행하는 단계,
·임플란트가 수행된 후, 도너 기판 면을 지지 기판과 밀접하게 배치하는 단계,
·도너 기판 일부를 지지 기판으로 이송하여 박층을 형성하기 위하여, 연약영역에서 도너 기판을 탈착하는 단계, 로 구성된 공정에 있어서,
·임플란트 단계는, 탈착 후 얻어지는 구조체 레벨(level)에서 저주파 거칠기를 최소화하기 위하여, 최소한 두(two) 상이한 원자 종들을 공동-임플란트하며, ;
·탈착 후 얻어지는 구조체 레벨에서 고주파 거칠기를 최소화하기 위하여, 순수 아르곤, 순수 수소 또는 아르곤 및 수소 혼합물로 구성된 분위기에서 수행되는 최소한 하나의 급속 열 아닐링 조작으로 구성된 마무리 단계를 더욱 포함하는 것을 특징으로 하는, 공정에 관한 것이다.

Description

공동-임플란트 및 열적 아닐링에 의한 개선된 품질의 박층 제조방법{PROCESS FOR OBTAINING A THIN LAYER OF INCREASED QUALITY BY CO-IMPLANTATION AND THERMAL ANNEALING}
본 발명은 다음과 같은 단계로 구성된, 기판상에 반도체 물질 박층으로 구성된 구조체 생산공정에 관한 것이다 :
·도너 기판 두께층에서 연약(embrittlement)영역이 형성되도록, 박층이 제조되는 도너 기판 면 아래에서 종(species) 임플란트를 수행하는 단계,
·임플란트가 수행된 후, 도너 기판 면을 지지 기판과 밀접하게 배치하는 단계,
·도너 기판 일부를 지지 기판으로 이송하여 박층을 형성하기 위하여, 연약영역에서 도너 기판을 탈착하는 단계.
또한 본 발명은 이러한 공정을 적용하여 얻어지는 구조체에 관한 것이다.
종 임플란트은 원자 또는 이온 종들의 어떠한 충돌로 이해되며, 이들 종을 피 임플란트 기판에 도입하기 위한 것이며, 피충돌 표면에 대하여 기판으로부터 소정 깊이에 임플란트 종들이 최대 농도로 위치되는 것이다.
상기 언급된 타입의 공정들은 기 알려져 있다.
SmartCut® 타입의 공정들은 이런 타입 공정의 한 예이다. 이 공정들은 본 발명의 바람직한 실시예에 해당된다.
SmartCut® 공정에 대한 더욱 상세한 설명은 진-피에르 콜린지의 "Silicon-On-Insulator Technology: Materials to VSLI, 2nd Edition", "Kluwer Academic Publishers" 출판, 50 및 51 쪽에 기재되어 있다.
이러한 공정들은 유리하게는 반도체 물질 박층으로 구성된 구조체를 제조한다.
이들 구조체는 SOI 타입 (Silicon su lsolant에 대한, 널리 수용되는 영어 용어에 의하면 Silicon On Insulator)일 수 있다.
이러한 공정들에 의한 구조체들은 마이크로 전자공학 및 광학 및/또는 광전자학 분야에서 사용된다.
현재, 이들 분야에서 사용되는 구조체 표면 상태에 대한 사양은 매우 엄격하다.
박층 거칠기는 구조체 상에 형성될 수 있는 부품(components) 품질을 일정 범위까지 결정하는 유효한 파라미터이다.
일반적으로 거칠기는 rms(root mean suare: 자승 평균 제곱근)으로 알려진 평균 이차적 값(average quadratic value) 또는 PSD (Power Spectral Density 영어 약어에 의하면)로 알려진 스펙트럼 파워 밀도로 표시된다.
예로서, rms 값으로 5Å을 초과하지 않아야 하는 거칠기 사양을 찾는 것은 일반적이다.
거칠기 측정은 원자 힘 현미경 AFM (Atomic Force Microscope 영어 약어에 의하면)을 이용하여 이루어진다.
이런 타입의 장비로써, AFM 탐침에 의해 스캔되는 표면에서 측정되는 거칠기 범위는, 1×1 ㎛2 내지 10×10 ㎛2 이며, 더욱 드물게는 50×50 ㎛2 내지 100×100 ㎛2 이다.
거칠기는 특히, 두 가지 양상에 따라 특정될 수 있다.
이들 중 하나의 양상은, 거칠기는 소위 고주파라 하며, 소규모 주사(swept) 표면에 해당된다 ( 대략, 1×1 ㎛2 ).
이들 중 다른 하나의 양상은, 거칠기는 저주파라 하면 더 큰 규모의 스캔 표면에 해당된다 (10×10 ㎛2 , 그 이상).
상기 '고주파' 및 '저주파'는 따라서 거칠기 측정과 연관된 공간 주파수(spatial frequencies)에 해당된다.
예시된 실시예에 따라 주어진 5 옴스트롱 RMS 사양은 따라서 10×10 ㎛2 스캔 표면에 해당되는 저주파 거칠기이다.
양호한 게이트 옥사이드를 얻기 위하여, 고주파에서의 낮은 거칠기가 소망된다.
하나의 기판을 박층 자유 표면상에 결합할 목적에서는, 저주파에서의 낮은 거칠기 (또는 기복(waviness))가 관심의 대상이다.
공지 이송 공정들 (예로써 SmartCut®) 타입)에 의해 제조된 박층들은, 특정 처리없는 경우에는, 상기 언급된 사양보다 일반적으로 더 큰 값의 표면 거칠기를 가진다.
따라서, 탈착 단계에 이어 구조체에 마무리 단계가 적용되어, 이송 박층의 품질을 개선한다.
더욱 상세하게는, 이들 마무리 단계의 목적은 모든 거칠기, 즉 고주파 거칠기 및 저주파 거칠기 모두를 포함한 거칠기를 감소시키는 것이다.
이들 마무리 단계에서 일반적으로 화학적-기계적 연마 (or 화학적-기계적 연마의 영어 용어에 따르면, CMP), 킬른 아닐링, 급속 아닐링, 산화/탈산화(deoxidation) 시퀀스와 같은 조작들이 사용된다.
표면 거칠기를 줄이기 위한 제1 공지 공정은 박층 자유 표면에 대한 화학적-기계적 연마로 구성된다.
이런 타입의 공정은 모든 기복, 특히 저주파에서의 기복을 감소시켜 박층 자유 표면 거칠기를 효과적으로 줄인다.
그러나, 화학적-기계적 연마로 인하여 박층에서의 결함 (예로서 냉각 작업에 의한)이 생길 수 있다.
또한, 박층 자유 표면 균일화로 구성된다 (특히 극단적인 저주파에서의 균일화).
이러한 문제점들은 박층 표면이 중요한 방법(way)으로 연마되는 경우 더욱 증대된다.
이러한 CMP 연마에 선택적으로, 구조체 표면을 수소 분위기에서 처리하는 방법이 제안되었다.
EP 954 014 문서는, SmartCut® 타입 공정에 따라 이송된 박층 거칠기를 감소시키는 마무리 공정을 제안하고 있으며, 이러한 마무리 공정은 탈착 단계에 이어 수행되며, 수소를 포함한 환원 분위기(reducing atomosphre containing hydrogen)에서의 열적 아닐링으로 구성된다.
수소를 포함한 환원 분위기에서의 열적 아닐링은 표면 재건(reconstruction)에 따라 고주파 거칠기를 감소시킬 수 있다.
그러나, 이러한 처리는 최저주파 거칠기 (5 내지 10 마이크로미터)를 전체적으로 제거하지 못한다.
FR 2 797 713 에 따르면, 각각 서로 차이가 있는 거칠기 주파수 범위에 작용하는, 상이한 표면 처리방법을 결합하는 것이 제안되었다.
화학적-기계적 연마(CMP) 뿐만 아니라 환원 분위기에서의 급속 열 아닐링 단계가 수행되며, 상기 단계들은 상이한 주파수 범위에 효과를 미친다는 점에서 구별된다.
이러한 처리의 경우, 환원 분위기에서의 아닐링은 고주파 거칠기 (3 옴스트롱 이하의 공간주기)를 평탄화함에 유리하나, 저주파 이상의 기복들을 감소시킴에 는 비효율적이다.
화학적-기계적 연마는 그 자체가 저주파 기복을 감소시킴에 효과적이다.
그러나, 이미 살펴본 바와 같이, 화학적-기계적 연마는 본질적으로 일정한 문제점과 연관되어 있다.
따라서, 언급된 타입의 구조체 박층 품질을 개선하기 위한 공지 공정들은 제한적이거나 문제점들과 연관되어 있다.
본 발명의 목적은 이러한 제한성 또는 단점들을 효과적으로 제거하기 위한 것이다.
더욱 상세하게는, 본 발명의 다른 목적은, CMP 타입의 연마에 의존하지 않고, 구조체의, 저주파 및 고주파, 거칠기를 효과적으로 처리하는 것이다.
본 발명의 목적은 따라서 얇은 표면 층의 품질을 개선하는 것이며, 품질 개선은 다음과 같이 이해될 수 있다 :
·표면 거칠기의 감소 및 박층에서의 균일도 개선, 뿐 아니라
·박층에 존재하는 결함 밀도의 감소.
이들 목적을 달성하기 위하여, 본 발명은, 제1 측면에 의하면, 기판 상에 반도체 물질 박층으로 구성된 구조체를 제조하는, 다음과 같은 단계들로 구성된 공정을 제안한다 :
·도너 기판 두께층에서 연약영역이 형성되도록, 박층이 제조되는 도너 기판 면에 종(species) 임플란트를 수행하는 단계,
·임플란트가 수행된 후, 도너 기판 면을 지지 기판과 밀접하게 배치하는 단계,
·도너 기판 일부를 지지 기판으로 이송하여 박층을 형성하기 위하여, 연약영역에서 도너 기판을 탈착하는 단계에서,
·임플란트 단계는 최소한 두개의 상이한 원자 종들을 공동-임플란트하여, 탈착후 얻어지는 구조체 레벨(level)에서 저주파 거칠기를 최소화하는 것;
·및, 최소한 하나의 급속 열 아닐링 조작으로 구성된 마무리 단계를 더욱 포함하여, 탈착후 얻어지는 구조체 레벨에서 고주파 거칠기를 최소화하는 것을 특징으로 한다.
본 발명의 제1 측면에 따른 공정의 바람직한 측면은, 비록 비제한적이라도, 다음과 같다 :
·상기 임플란트 단계에서, 수소 및 헬륨 종들은 공동-임플란트되며 (co-implanted);
·상기 수소 및 헬륨 종들은 연속적으로 임플란트되며;
·임플란트되는 헬륨량은 실질적으로 0.7.1016cm-2 및 1.2.1016cm-2 및 임플란트되는 수소량은 실질적으로 0.7.1016cm-2 및 2.1016cm-2 ;
·급속 열 아닐링 (RTA)은 900℃ 내지 1300℃에서 1 초 내지 60 초간 수행되며;
·RTA 아닐링은 수소 및 아르곤 혼합물로 구성된 분위기(atmosphere)에서 수행되거나, 순수한 아르곤, 또는 순수한 수소 분위기에서 수행되며;
·마무리 단계는 또한 탈착후 얻어지는 구조체의 최소한 하나의 안정화 산화 StabOx (Stabilized Oxidation) 조작으로 구성되며;
·StabOx 조작은 연속적인 산화조작, 아닐링 조작 및 탈산화 조작으로 수행되며;
·아닐링 조작은 약 1100℃에서 2시간 동안 수행되며;
·마무리 단계 동안, RTA 아닐링 조작은 StabOx 조작 전에 수행될 수 있으며;
·마무리 단계는 다수의 RTA/StabOx 시퀀스로 구성되며;
·마무리 단계 동안, StabOx 조작은 RTA 아닐링 조작 전에 유사하게 수행될 수 있으며;
·마무리 단계는 다수의 StabOx/RTA 시퀀스로 구성되며;
·StabOx 조작(들)은 단순 산화조작으로 대체될 수 있으며, 상기 단순 산화조작은 탈산화조작으로 이어지며, 탈착후 얻어진 구조체의 산화조작으로 구성된다.
다른 측면에 의하면, 본 발명은 또한 상기 본 발명의 제1 측면에 따른 공정을 수행하여 형성된 구조체에 관한 것이다.
본 발명의 다른 특징들, 목적들 및 장점들은 비제한적 실시예로 주어진, 하기 상세한 설명, 및 첨부 도면들에 따라 나타날 것이며;
·도 1은 여러 구조체 중심에서 측정된 PSD-타입 거칠기 측정도이며, 단순한 RTA 타입 열처리에 의해 얻어지는 것과 비교하여, 본 발명에 따른 공정을 적용하여 수행될 수 있는 저주파 거칠기에서의 감소를 보여주며;
·도 2는 RMS 거칠기 측정도를 보이며, CMP 단계에 의존되지 않고, 본 발명에 따른 공정을 적용하여 수행될 수 있는 저주파 거칠기 감소를 나타내며;
·도 3a 및 도 3b는 도 1과 유사하며, 동일 구조체에서 중심 및 에지 부분에서, 본 발명에 의해 얻어지는 거칠기 감소를 나타낸다.
기 설명한 바와 같이, 본 발명은 지지 기판상에 종의 임플란트에 의해 사전에 연약해진 도너 기판 레벨에서 탈착후 얻어지는 반도체 물질의 박막으로 구성된 구조체 제조에 관한 것이다.
일반적으로, 구조체는 외부 환경에 노출된 표면 (자유 표면) 상에 반도체 물질 박층으로 구성된 어떠한 타입의 구조체 일 수 있다.
비 제한적 방법으로, 반도체 물질 박층은 실리콘 Si, 실리콘 카바이드 SiC, 게르마늄 Ge, 실리콘-게르마늄 SiGe, 갈륨비소 AsGa, 등 일 수 있다.
지지 기판은 실리콘 Si, 수정, 등으로 제조될 수 있다.
또한 산화층이 지지 기판 및 박층 사이에 삽입될 수 있으며, 따라서 구조체는 반도체-온-절연층 구조 (Semi-Conductor-On Insulator 영어 약어에 의하면 SeOI), 및 특히 예를 들면 SOI 구조체일 수 있다.
본 발명은 SmartCut® 타입 이송 공정을 적용하여 얻어지는 구조체의 박층 품 질 개선에 도움이 된다.
이러한 이송 공정 범위내에서, 본 발명은 연약영역 레벨에서 탈착에 의해 유래되는 반도체 물질의 두 표면 중 하나의 면 또는 다른 면, 또는 이들 두 면에서 유래되는 면들 거칠기를 감소시키는데 유리하게 적용될 수 있다.
본 발명에 의한 공정의 범위내에서 :
·연약영역 형성을 목적으로 종을 임플란트하는 단계는 최소한 두개의 상이한 종들을 도너 기판 면에 공동-임플란트(co-implantation) 수행되며,
·또한, 연약영역에서 탈착후, 급속 열 아닐링에 의한 마무리 단계가 수행된다.
본 발명의 실시예에 의하면, 수소 및 헬륨 종들은 연약영역을 형성하기 위하여 도너 기판 면에 공동-임플란트된다.
바람직하게는, 전적인 것은 아니라도, 공동-임플란트는 헬륨 및 연이어 수소를 연속하여 임플란트하여 수행된다.
공동-임플란트 연구에 의하면, 출원인은 헬륨 및 수소의 공동-임플란트를 통하여, 수소만을 임플란트한 후의 이송(transfer)과 비교하면, 거칠기 감소가 있는 박층의 이송을 관찰하였다.
더욱 상세하게는, 출원인은 거칠기 개선이 가장 현저한 주파수는 최저 공간 주파수 거칠기의 주파수, 즉 일반적으로 CMP에 의해 잘 처리되는 주파수에 해당됨을 알았다.
본 발명에 의한 공정의 범위내에서, 공동-임플란팅을 수용하는 도너 면은 이 후 지지 기판과 밀접하게 배치된다.
도너 기판은 이어 연약영역 레벨에서 탈착되어, 일부를 지지 기판에 이송하여 지지 기판 상에 박층을 형성한다.
이들 밀접 배치 및 탈착 단계들은 전문가들에게 공지된 것이고 상기 이송 공정들에서 종래 적용되고 있다.
따라서 탈착은 열적 파워공급 (thermal power supply), 선택적으로 연약영역 레벨에서의 기계적 작동에 의해 수행된다.
본 발명에 의한 공정은 또한 마무리 단계를 포함하며, 특히 탈착 후 얻어진 구조체 레벨에서의 고주파 거칠기를 최소화하는 것이 목적이다.
이러한 마무리 단계는 최소한 하나의 급속 열 아닐링 단계를 포함한다.
급속 열 아닐링은 제어된 분위기에서의 (즉, 수초 또는 수십초 동안 수행되는) 급속한 아닐링으로 이해된다.
이러한 아닐링은 보통 RTA 아닐링이라는 용어로 표시된다 (Rapid Thermal Annealing 영어 약어에 해당).
RTA 아닐링을 구조체에 수행하기 위하여, 구조체는 1초 내지 60초 동안, 예를 들면 900℃ 내지 1300℃ 고온에서 아닐링된다.
RTA 아닐링은 제어된 분위기에서 수행된다. 이러한 분위기는 수소 및 아르곤 혼합물로 구성된, 또는 순수 아르곤, 또는 순수 수소로 구성된 분위기일 수 있다.
RTA 아닐링 단계는 특히 재건(reconstruction) 또는 유연화(smoothing)를 통하여 박층 표면 거칠기를 감소시킨다.
상기한 바와 같이, RTA 아닐링은 특히 고주파에서의 거칠기 감소에 효과적이다.
추가로, 박층에 존재하고, 특히 임플란팅 및 탈착시 생성되는 결정성 결함은 이러한 RTA 아닐링에 의해 최소한 부분적으로 해소된다.
따라서, 양호한 품질의 박층을 가진 구조체를 얻기 위한 본 발명에 의한 공정은, CMP가 저주파 거칠기 뿐 아니라 고주파 거칠기 모두를 감소할 수 있음에도 불구하고, CMP를 적용하지 않는다.
따라서, 본 발명에 의한 공정을 수행하면 품질이 적절하고 마이크로- 또는 광전자학 분야에서 사용하기 적합한 박층을 구성하는 구조체를 얻을 수 있다.
여러 실시예들에 의하면, 마무리 단계는 또한 최소한 하나의 (이하 StabOx라 언급되는 것과 같은) 안정화 산화 단계를 포함한다.
탈착 단계에 이어 StabOx 단계는 특히:
·박층 두께 조절 및 결함 밀도 감소를 위하여;
·박층 및 지지 기판 간 인터페이스(interface)를 보강하기 위하여, 전형적으로 이송 공정에 적용된다.
결과적으로, StabOx 단계는 다음 조작들의 연속과 유사할 것이다 :
·다음 연속조작들로 구성된 열적 조작:
▶ 구조체 산화.
√ 전문가에게 전형적으로 공지된 이러한 산화는 예를 들면 상기 구조체를 약 900℃, 산소 가스 중에서 가열하여 수행된다.
√ 이러한 산화 이후, 산화층이 박막에 형성된다.
▶ 약 1100℃에서 2 시간동안, 아르곤 분위기에서 상기 구조체를 아닐링. 이러한 아닐링은 동시에 :
√ 지지 기판 및 임플란팅이 발생된 도너 기판 면 간의 인터페이스를 강화하고,
√ 임플란트 및 탈착 단계들 동안 생긴 일정한 결함들을 해소한다.
·열적 조작에 이어 수행되며, 산화조작 동안 형성된 산화층을 제거하기 위한, 탈산화 조작.
이러한 탈산화는 그 자체로 구조체를 수분 동안 예를 들면 10% 내지 20% 플루오르히드릭 산(fluorhydric acid)에 담금으로 수행된다.
산화 과정에 형성된 산화층은 아래 놓인 박층을 아닐링 동안 보호하는데 조력할 것이라는 것을 알 수 있다.
또한 자유 표면에 인접한 박층 일부는 따라서 이러한 StabOx 조작 동안 소비될 수 있다는 것을 알 수 있다.
마무리 단계에서 RTA 단계와 함께 StabOx 단계를 수행하면, 본 발명에 의한 공정은 특히 :
·박층내 결함 농도를 더욱 줄이고,
·최종품의 계획된 두께로 구조체를 제조할 수 있도록 한다.
기 언급한 바와 같이, RTA 아닐링은 효과적으로 박층 표면을 재건하는데 조 력하고 박층 두께에서의 일정한 결함을 해소하는데 조력한다.
이러한 해소는, 경우에 따라, 부분적인 경우, 보충적 StabOx 단계를 실시하여 박층 자유 표면에 인접하여 위치하고 박층 두께에서 존재하는 결함의 상당 부분이 제거된 물질이 가능하다.
이것은 구조체 개선에 기여한다.
마무리 단계가 RTA 단계 및 최소한 하나의 StabOx 단계로 구성된, 본 발명에 의한 다양한 공정은, 따라서 박층 자유 표면 방향으로 결함 농도 기울기가 증가하고, 표면 인접부에 상당한 결함 농도가 존재할 때, 특히 유용하다.
하나 또는 그 이상의 StabOx/탈산화 연속(시퀀스, sequences)에 의하여 소비되는 전체 두께는 모든 결함들을 제거하고 구조체를 소망하는 두께에 이르도록 유리하게 제어될 수 있다.
본 발명의 특히 유리한 실시예에 의하면, 마무리 단계에서 수행되는 StabOx는 RTA 단계 전에 수행되는 것이다.
이러한 RTA/StabOx 연속 결과 탈착 후 StabOx가 직접 수행될 때, 유연화 RTA 단계 전 수행되지 않고, 산화 균일도의 개선을 가져온다.
유효하게는, RTA 단계가 StabOx 단계 전에 수행될 때, 표면 거칠기는 낮고 박층 표면은 더욱 균일하다.
이러한 방법으로 산화 속도는 연마 구조체가 산화될 때 얻어진 것과 근접하며, 구조체 어떠한 포인트에서 더욱 동일하다.
추가로, (StabOx/탈산화 연속 동안) 두께 소모 전, (RTA로 인한) 박층 존재 결정성 결함을 해소하는 데 유용하다.
이러한 것은 박층이 특히 정밀하고, 예를 들면 RTA 아닐링에 의한 사전 해소 또는 재중지되지 않고 두께 소모가 구멍을 발생할 것 같은 경우에 무엇보다도 흥미롭다.
본 발명의 다른 실시예에 의하면, 마무리 단계는 최소한 하나의 RTA 조작으로 구성되며, 다음 연속의 하나로 구성될 수 있다.
·RTA/StabOx (논의된 바 같다);
·여러 RTA/StabOx 연속의 반복 (이하 설명되는 실시예에서는, 연속하여, RTA/StabOx 두개의 연속으로 구성된다);
·StabOx/RTA;
·StabOx/RTA/StabOx/RTA.
마무리 단게가 최소한 하나의 추가적인 RTA 처리로 구성될 때 (RTA/StabOx 또는 StabOx/RTA 연속들이 여러 번 반복되는 경우에 해당될 때), 추가적인 RTA 처리는 박층 자유표면의 계속적인 연마가 가능하게 한다.
이러한 추가적인 RTA 처리는 또한 초기 RTA 처리 보다 저온 (예를 들면 1000 내지 1100℃)에서 수행될 수 있다.
따라서, 더 낮은 온도에서의 RTA를 수행함으로써 상기 언급된 반복적인 연속조작에서의 열적 부담을 감소시킬 수 있다.
본 발명의 특별한 실시예에 의하면, 소위 단순 산화 조작은 언급된 StabOx 단계를 대체하여 수행될 수 있다.
이러한 단순 산화조작은 연속한 산화단계 및 탈산화단계로 구성된다.
2차 StabOx 조작 (약 2시간에 걸친 열적 아닐링)이 적용되지 아니함으로써 열적 부담은 감소될 수 있다.
열적 부담 감소는 구조체에 적용되는 구속인자(constraints)가 제한되도록 하여, 구조체 결정학적 배열에서의 변위(dislocation) 타입 결함 또는 슬립 라인들 발생 가능성을 줄이므로 유리하다.
탈산화 단계가 연이어 오는 산화단계는 따라서 상기 언급된 모든 연결(chain) 형성에서 StabOx 단계를 대체할 수 있다.
본 발명에 의한 공정의 실시예는 하기 상세하게 기술될 것이나 비-제한적 실시예에 의해 기술된다.
본 실시예는 지지 기판상에 박층으로 구성된 S1, S2, S3 구조체 제조에 관한 것이다.
이들 각각 구조체의 박층 두께는 50 내지 2000 옴스트롱이며, 이들 구조체 총 두께는 약 700㎛이다.
이들 S1, S2, S3 구조체들은 종들의 임플란트 동안, 각각 다음 량들의 헬륨 이어 수소의 공동-임플란트에 동안 제조된다 :
·S1 구조체에 대하여는, 헬륨, 0.7.1016cm-2 및 수소 0.9.1016cm-2
·S2 구조체에 대하여는, 헬륨, 0.8.1016cm-2 및 수소 0.9.1016cm-2
·S3 구조체에 대하여는, 헬륨, 0.9.1016cm-2 및 수소 0.9.1016cm-2
비교를 위하여, S4 구조체는 수소만을 임플란트하여 제조되며, 수소량은 5.5.1016cm-2이고, 공동-임플란트에서 수행된 총량보다 약 3배가량 많은 량(dose)이다.
공동-임플란트 기술의 공통적 장점은, 단일 종의 임플란트와 비교하여 임플란트되는 양이 약 3 배 감소된다는 것이다.
이러한 감소는, 특히 SmartCut®타입 이송 공정에서, 임플란트 시간의 감소, 및 최종적으로 지지 기판 상에 박층으로 구성된 구조체 제조와 연관된 비용의 감소로 해석된다.
예를 들면 Aditya Agarwal, T.E. Haynes, V.C.Venezia, O.W. Holland, 및 D.J. Eaglesham에 의한 "He+ 및 H+ 공동 임플란트에 의한 실리콘-온-절연체 필름의 효율적인 제조", Applied Physics Letters, vol.72 (1998), pp.1086-1088에 기재된 이러한 공지 장점, 수소 및 헬륨 공동-임플란트는 임플란트 되는 양을 줄이는데 조력된다는 것은 확립되었다.
상기 문서에서 수소 및 헬륨 공동-임플란트에 의해 얻어진 SOI 표면층은, 단지 수소로 임플란트하여 얻어진 SOI 표면층과 비교될 정도의 거칠기를 보인다고 언급된 것에 주목한다.
상기 논의된 문서는 따라서 공동-임플란트에 의한 표면 거칠기 개선을 개발하지 않았다 (그리고 이러한 효과의 이용을 제안하지 않은 것으로 보인다).
본 발명의 기재와 관련하여, 공동-임플란트에 이어, 언급한 바와 같이, 밀접 배치 및 탈착의 전통적인 단계들이 수행되고, 이어 최소한 하나의 RTA를 포함한 마무리 단계가 수행되어, 최종 S1,S2, S3, S4 구조체들을 얻었다.
이들 각 구조체의 PDS 거칠기 측정은 AFM 현미경을 이용하여 수행되었다.
도 1은 각각의 S1, S2, S3, S4 구조체 거칠기의 상이한 스펙트럼 성분 파워(power)를 보인다.
따라서, 도 1에 도시된 가로축은 공간주기 (㎛)이며, 고주파 (축 좌측방향)로부터 저주파 (축 우측방향)까지 관찰된 거칠기 주파수를 기술하고 있다.
이들 측정은, 탈착 단계에서 탈착이 개시되는 영역 레벨에서, 즉 이러한 영역은 결과적으로 일반적으로 상대적으로 가혹한 거칠기를 가지는 구조체 에지에서 더욱 정밀하게 수행되었다.
도 1은 40×40㎛2 스캔 표면 (이러한 40×40㎛2 표면은 따라서 거칠기가 관찰될 수 있는 최대 주파수에 해당된다) 상에서의 측정결과를 보인다.
도 1은 따라서 상기 구조 마무리 단계에서의 RTA 처리 후, S1, S2, S3, S4 구조체들 간의 거칠기 차이를 보인다.
첫 곡선 C4는 수소 만을 임플란트하여 전형적으로 제조된 S4 구조체 거칠기를 나타낸다.
다른 세 개의 곡선들 C1, C2, C3는 공동-임플란트 및 RTA 아닐링이 결합된 본 발명에 의한 공정으로 각각 제조된 구조체들 S1, S2 및 S3의 거칠기를 나타낸다.
이들 세 개의 곡선들 C1, C2, C3는 공동-임플란트된 종들의 상이한 양(dose)에 해당된다.
도 1은 거칠기를 구성하는 주파수 분석을 통하여 파손면(fracture facies) 특성을 기술하고, 본 발명에 의한, RTA 및 공동-임플란트 결합을 통하여 얻어지는 장점을 보인다.
도 1은 본 발명에 의해 제조된 S1, S2 및 S3 구조체들의 저주파 거칠기는 종래 제조된 S4 구조체의 거칠기보다 실질적으로 낮은 것을 효과적으로 확인하고 있다.
실질적으로 3 내지 15㎛ 공간주기에서의 실지 거칠기 감소가 특히 관찰된다.
따라서 공동-임플란트는 저주파 거칠기를 제한되도록 하는 한편, 고주파 고칠기는 수소만의 임플란트 경우와 동등 또는 약간 낮도록 한다.
공동-임플란트/접촉(contact)/탈착/RTA 단계들의 본 발명에 의한 연속조작은 수소단독 임플란트/접촉/탈착/RTA 단계들의 공지 연속조작의 경우보다 전체적으로 거칠기를 약하게 한다.
또한 종래보다 저주파 거칠기가 더 낮은 채로 보존되면서, 공동-임플란트되는 종들의 임플란트 양을 변동시키는 것이 가능하다 (특히 예시된 실시예에서는 헬륨량).
상술된 본 발명에 의한 공정 실시예에 의하면, 마무리 단계는, RTA 단계 외에, 연속적인 StabOx, RTA 및 StabOx 단계들 (또는 RTA/StabOx 두 번의 연속적 반복으로 구성된 마무리 단계)로 구성된다.
기 설명된 바와 같이, 이러한 마무리 단계는:
·박층 두께를 소모시키고, 탈착후 표면 아래 잔여 임플란트 결함들을 감소시키며;
·StabOx 단계에서 수행되는 아닐링을 통하여 박층/지지 기판 접착 인터페이스를 강화시키고;
·구조체를 소망하는 최종품 두께로 가져갈 수 있으며;
·추가적인 RTA 처리로 표면을 유연화를 계속하게 한다.
도 2는 본 발명에 의한 실시예로 제조된 S3 타입의 구조체 표면 및 종래 공정에 의해 제조되는 S4 타입 구조체 표면의 RMS 표면 거칠기를 비교한 것이다.
거칠기 측정은, 구조체들 중심뿐 아니라 에지에서 (즉, 탈착이 개시되는 영역) 10×10㎛2 및 40×40㎛2 표면을 스캔하는 AFM을 이용하여 이루어진다.
도 2에서 (세로축은 RMS 옴스트롱 단위), 제1 면(plane)에서의 막대들(bars)는 S3 타입 구조체에서 측정된 거칠기를 보이고, 제2 면에서의 막대들은 S4 타입 구조체에서 측정된 거칠기를 나타낸다.
도 2에서, S3 구조체에서의 실제 거칠기 감소가 관찰되며, 특히 낮은 공간 주파수에서 그러하다.
도 3a 및 3b는 도 1과 유사한 것을 나타내지만, 구조체에서의 중심 및 에지에서 본 발명에 의해 얻어지는 거칠기 감소를 보이고 있다.
도 3a 및 도3b는, 중심에서 (도 3a) 및 에지에서 (도 3b) 본 발명을 수행하 여 얻어지는 S3 타입 구조체 PSD 거칠기 및 전형적 공정에 의해 얻어지는 S4 타입 구조체의 그것과의 비교가 가능하도록 한다.
스캔(주사, sweeping) 표면은 40×40㎛2 이다.
도 3a 및 도 3b에서 관찰되는 것은, 구조체 S3 거칠기는 S4 구조체 거칠기보다 낮고, 특히 공간 저주파에서 (특히 공간 주기가 3 내지 15㎛ 일 때) 그러하다.
S3 구조체는 S4 구조체 보다 거칠기 균일도가 양호하다는 것도 주목된다 (S3 구조체의 에지 및 중심 간의 균일도 차이는 효과적으로 줄어든다).
본 발명에 의한 공정은, (특히 저주파에서) 상당한 거칠기를 방지하도록 하는 원천적 접근으로 구성된다.
해소(curative)하는 공지 처리와 상이한 것은 본 발명은 주어진 거칠기로 채용(take up)하도록 조정한다는 점이다.

Claims (19)

  1. 기판 상에 반도체 물질 박층으로 구성된 구조체를 제조하는, 다음 단계들 :
    ·도너 기판 두께층에서 연약영역이 형성되도록, 박층이 제조되는 도너 기판 면에 종(species) 임플란트를 수행하는 단계,
    ·임플란트가 수행된 후, 도너 기판 면을 지지 기판과 밀접하게 배치하는 단계,
    ·도너 기판 일부를 지지 기판으로 이송하여 박층을 형성하기 위하여, 연약영역에서 도너 기판을 탈착하는 단계, 로 구성된 공정에 있어서,
    ·임플란트 단계는, 탈착 후 얻어지는 구조체 레벨(level)에서 저주파 거칠기를 최소화하기 위하여, 최소한 두(two) 상이한 원자 종들을 공동-임플란트하며, ;
    ·탈착 후 얻어지는 구조체 레벨에서 고주파 거칠기를 최소화하기 위하여, 순수 아르곤, 순수 수소 또는 아르곤 및 수소 혼합물로 구성된 분위기에서 수행되는 최소한 하나의 급속 열 아닐링 조작으로 구성된 마무리 단계를 더욱 포함하는 것을 특징으로 하는, 공정.
  2. 선행 항에 있어서, 임플란트 단계에서 수소 및 헬륨 종들은 공동-임플란트되는 것을 특징으로 하는, 공정.
  3. 선행 항에 있어서, 상기 수소 및 헬륨 종들은 연속적으로 임플란트되는 것을 특징으로 하는, 공정.
  4. 선행 항에 있어서, 수소 전에 헬륨이 임플란트되는 것을 특징으로 하는, 공정.
  5. 청구항 제2항 내지 제4항 중 어느 하나의 항에 있어서, 임플란트되는 헬륨량은 실질적으로 0.7.1016cm-2 및 1.2.1016cm-2 및 임플란트되는 수소량은 실질적으로 0.7.1016cm-2 및 2.1016cm- 2 인 것을 특징으로 하는, 공정.
  6. 선행 항들 중 어느 하나의 항에 있어서, 급속 열 아닐링 (RTA)은 900℃ 내지 1300℃에서 1 초 내지 60 초간 수행되는 것을 특징으로 하는, 공정.
  7. 선행 항들 중 어느 하나의 항에 있어서, 마무리 단계는 탈착 후 얻어지는 구조체의 최소한 하나의 안정화 산화 StabOx (Stabilized Oxidation) 조작을 더욱 포함하는 것을 특징으로 하는, 공정.
  8. 선행 항에 있어서, StabOx 조작은 연속적인 산화조작, 아닐링 조작 및 탈산화 조작으로 수행되는 것을 특징으로 하는, 공정.
  9. 선행 항에 있어서, 상기 아닐링 조작은 약 1100℃에서 2시간 동안 수행되는 것을 특징으로 하는, 공정.
  10. 청구항 제7항 내지 제9항 중 어느 하나의 항에 있어서, 마무리 단계 동안, RTA 아닐링 조작은 StabOx 조작 전에 수행되는 것을 특징으로 하는, 공정.
  11. 선행 항에 있어서, 마무리 단계는 다수의 RTA/StabOx 연속조작으로 구성되는 것을 특징으로 하는, 공정.
  12. 청구항 제7항 내지 제9항 중 어느 하나의 항에 있어서, 마무리 단계 동안, StabOx 조작은 RTA 아닐링 조작 전에 수행되는 것을 특징으로 하는, 공정.
  13. 선행 항에 있어서, 마무리 단계는 다수의 StabOx/RTA 연속조작으로 구성되는 것을 특징으로 하는, 공정.
  14. 청구항 제1항 내지 제6항 중 어느 하나의 항에 있어서, 마무리 단계는 최소한 하나의 단순 산화조작으로 구성되며, 상기 단순 산화조작은 탈산화조작으로 이어지며, 탈착후 얻어진 구조체의 산화조작으로 구성되는 것을 특징으로 하는, 공정.
  15. 선행 항에 있어서, 마무리 단계 동안, RTA 조작은 상기 단순 산화조작에 앞서 수행되는 것을 특징으로 하는, 공정.
  16. 선행 항에 있어서, 마무리 단계는 다수의 RTA/단순 산화조작 연속으로 구성되는 것을 특징으로 하는, 공정.
  17. 청구항 제14항에 있어서, 마무리 단계 동안, 상기 단순 산화조작은 RTA 아닐링 조작에 앞서 수행되는 것을 특징으로 하는, 공정.
  18. 선행 항에 있어서, 마무리 단계는 다수의 단순 산화 조작/RTA 연속으로 구성되는 것을 특징으로 하는, 공정.
  19. 박층은 작은 저주파 거칠기, 특히 40×40㎛2 표면을 스캔에 의해 측정된 거칠기를 보이며, 실질적으로 4 내지 5 옴스트롱 RMS로 구성되는, 선행 항들 중 어느 하나의 공정에 의하여 제조된 구조체.
KR1020067001760A 2003-07-29 2004-07-29 공동-임플란트 및 열적 아닐링에 의한 개선된 품질의 박층제조방법 KR20060030911A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
FR0309304A FR2858462B1 (fr) 2003-07-29 2003-07-29 Procede d'obtention d'une couche mince de qualite accrue par co-implantation et recuit thermique
FR03/09304 2003-07-29
US10/691,403 US7081399B2 (en) 2003-07-29 2003-10-21 Method for producing a high quality useful layer on a substrate utilizing helium and hydrogen implantations
US10/691,403 2003-10-21

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020087014098A Division KR20080058511A (ko) 2003-07-29 2004-07-29 공동-임플란트 및 열적 아닐링에 의한 개선된 품질의 박층제조방법

Publications (1)

Publication Number Publication Date
KR20060030911A true KR20060030911A (ko) 2006-04-11

Family

ID=34117569

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067001760A KR20060030911A (ko) 2003-07-29 2004-07-29 공동-임플란트 및 열적 아닐링에 의한 개선된 품질의 박층제조방법

Country Status (5)

Country Link
US (2) US20060223283A1 (ko)
EP (1) EP1652230A2 (ko)
JP (1) JP2007500435A (ko)
KR (1) KR20060030911A (ko)
WO (1) WO2005013318A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101423078B1 (ko) * 2007-03-29 2014-07-25 소이텍 고온 열적 어닐링을 통한 박막 품질 개선방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
WO2006070220A1 (en) 2004-12-28 2006-07-06 S.O.I.Tec Silicon On Insulator Technologies Method for obtaining a thin layer having a low density of holes
FR2880988B1 (fr) * 2005-01-19 2007-03-30 Soitec Silicon On Insulator TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
FR2895563B1 (fr) 2005-12-22 2008-04-04 Soitec Silicon On Insulator Procede de simplification d'une sequence de finition et structure obtenue par le procede
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
EP2161741B1 (en) * 2008-09-03 2014-06-11 Soitec Method for fabricating a semiconductor on insulator substrate with reduced SECCO defect density
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
FR2949606B1 (fr) 2009-08-26 2011-10-28 Commissariat Energie Atomique Procede de detachement par fracture d'un film mince de silicium mettant en oeuvre une triple implantation
FR2953640B1 (fr) * 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
JP5703920B2 (ja) * 2011-04-13 2015-04-22 信越半導体株式会社 貼り合わせウェーハの製造方法
JP2013143407A (ja) 2012-01-06 2013-07-22 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウェーハの製造方法
JP6056516B2 (ja) 2013-02-01 2017-01-11 信越半導体株式会社 Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP6086031B2 (ja) * 2013-05-29 2017-03-01 信越半導体株式会社 貼り合わせウェーハの製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3412470B2 (ja) * 1997-09-04 2003-06-03 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
FR2774510B1 (fr) * 1998-02-02 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats, notamment semi-conducteurs
JPH11307472A (ja) * 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
CN1155074C (zh) * 1998-09-02 2004-06-23 Memc电子材料有限公司 从低缺陷密度的单晶硅上制备硅-绝缘体结构
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
FR2797713B1 (fr) * 1999-08-20 2002-08-02 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
EP2259299A1 (en) * 1999-10-14 2010-12-08 Shin-Etsu Handotai Co., Ltd. Method for manufacturing SOI wafer, and SOI wafer
JP3943782B2 (ja) * 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
TW452866B (en) * 2000-02-25 2001-09-01 Lee Tien Hsi Manufacturing method of thin film on a substrate
JP2001274368A (ja) * 2000-03-27 2001-10-05 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法およびこの方法で製造された貼り合わせウエーハ
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
US6600173B2 (en) * 2000-08-30 2003-07-29 Cornell Research Foundation, Inc. Low temperature semiconductor layering and three-dimensional electronic circuits using the layering
JP2003017723A (ja) * 2001-06-29 2003-01-17 Shin Etsu Handotai Co Ltd 半導体薄膜の製造方法及び太陽電池の製造方法
FR2827078B1 (fr) * 2001-07-04 2005-02-04 Soitec Silicon On Insulator Procede de diminution de rugosite de surface
US6593212B1 (en) * 2001-10-29 2003-07-15 The United States Of America As Represented By The Secretary Of The Navy Method for making electro-optical devices using a hydrogenion splitting technique
FR2855910B1 (fr) * 2003-06-06 2005-07-15 Commissariat Energie Atomique Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque
US7772087B2 (en) * 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
FR2867307B1 (fr) * 2004-03-05 2006-05-26 Soitec Silicon On Insulator Traitement thermique apres detachement smart-cut
FR2925221B1 (fr) * 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101423078B1 (ko) * 2007-03-29 2014-07-25 소이텍 고온 열적 어닐링을 통한 박막 품질 개선방법

Also Published As

Publication number Publication date
WO2005013318A3 (fr) 2005-03-24
WO2005013318A2 (fr) 2005-02-10
JP2007500435A (ja) 2007-01-11
WO2005013318B1 (fr) 2005-05-19
US20060223283A1 (en) 2006-10-05
EP1652230A2 (fr) 2006-05-03
US20150221545A1 (en) 2015-08-06

Similar Documents

Publication Publication Date Title
KR20080058511A (ko) 공동-임플란트 및 열적 아닐링에 의한 개선된 품질의 박층제조방법
US20150221545A1 (en) Method for reducing surface roughness while producing a high quality useful layer
US7323398B2 (en) Method of layer transfer comprising sequential implantations of atomic species
US7449394B2 (en) Atomic implantation and thermal treatment of a semiconductor layer
US6461939B1 (en) SOI wafers and methods for producing SOI wafer
US7018909B2 (en) Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
US20060014363A1 (en) Thermal treatment of a semiconductor layer
US6953736B2 (en) Process for transferring a layer of strained semiconductor material
US7018910B2 (en) Transfer of a thin layer from a wafer comprising a buffer layer
US7176108B2 (en) Method of detaching a thin film at moderate temperature after co-implantation
US7282449B2 (en) Thermal treatment of a semiconductor layer
US7563697B2 (en) Method for producing SOI wafer
EP1559139B1 (en) Method of detaching a thin film at moderate temperature after co-implantation
US7605055B2 (en) Wafer with diamond layer
US7485545B2 (en) Method of configuring a process to obtain a thin layer with a low density of holes
US20130137241A1 (en) Method for the preparation of a multi-layered crystalline structure
CN101188190A (zh) Soq基板以及soq基板的制造方法
EP1542275A1 (en) A method for improving the quality of a heterostructure
JP5032743B2 (ja) バッファ層を有しないウエハからの緩和された有用層の形成

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
E801 Decision on dismissal of amendment
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20080612

Effective date: 20081215