KR101423078B1 - 고온 열적 어닐링을 통한 박막 품질 개선방법 - Google Patents

고온 열적 어닐링을 통한 박막 품질 개선방법 Download PDF

Info

Publication number
KR101423078B1
KR101423078B1 KR1020097017835A KR20097017835A KR101423078B1 KR 101423078 B1 KR101423078 B1 KR 101423078B1 KR 1020097017835 A KR1020097017835 A KR 1020097017835A KR 20097017835 A KR20097017835 A KR 20097017835A KR 101423078 B1 KR101423078 B1 KR 101423078B1
Authority
KR
South Korea
Prior art keywords
temperature
high temperature
annealing
rti
separation
Prior art date
Application number
KR1020097017835A
Other languages
English (en)
Other versions
KR20100014859A (ko
Inventor
콘스탄틴 부르델
우엣 푸엉 응웬
월터 슈바르첸바흐
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20100014859A publication Critical patent/KR20100014859A/ko
Application granted granted Critical
Publication of KR101423078B1 publication Critical patent/KR101423078B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 도너 기판에서 수득된 반도체 물질의 층을 포함하는 구조를 형성하는 방법으로 상기 방법은 (a)도너기판의 소정의 깊이에 취화대(embrittlement zone)을 형성하기 위한 원자 종(atomic species)의 주입; (b) 리시버 기판에 도너 기판의 조립; (c) 고온에서 수행되는 분리 어닐링을 실시함으로써, 취화대를 따라 상기 도너기판으로부터 수득되는 층을 분리하기 위한 에너지의 공급; 및 (d) 표면 조건을 개선시기키 위한 분리된 상기 층의 마감 처리;의 일련의 단계를 포함하며, 상기 단계 (c)에 있어서 상기 고온 분리 어닐링은 고온에 도달되는 상승(upgrade)을 따라 전개되고, 상기 최대 분리 어닐링 온도에 상응하는 고온 및 상기 고온에 대한 노출 기간은 분리 후 얻어지는 구조의 표면에서 심각한 결함특성의 표현이 방지되도록 제한되는 특징이 있다.

Description

고온 열적 어닐링을 통한 박막 품질 개선방법{IMPROVING THE QUALITY OF A THIN LAYER THROUGH HIGH-TEMPERATURE THERMAL ANNEALING}
본 발명은 혼합 구조물(composite sturctures)의 생산에 대한 것이다. 더욱 상세하게는 상기 발명은 도너 기판으로부터 취하여진 반도체 물질 내 한 층(a layer)을 포함하는 구조물을 형성하는 방법을 제안하며, 상기 방법은 다음의 일련의 단계를 포함한다.
(a)도너기판의 소정의 깊이에 취화대(embrittlement zone)를 형성하기 위한 원자 종(atomic species)의 주입
(b) 리시버 기판에 도너 기판의 조립
(c) 취화대를 따라 도너기판으로부터 수득된 층을 분리하기 위한 에너지의 공급; 및
(d) 표면 조건을 개선시기키 위한 상기 수득된 층의 마감 처리.
상기에서 언급된 타입의 방법은 이미 당업자에게 공지되어 있다.
스마트 컷(Smart CutTM) 타입의 방법은 본 발명의 바람직한 일 실시형태에 상응하는 하나의 예이다.
이러한 방법은 상기 구조물이 생산되는 반도체 물질 내 박막(thin layer)을 포함하도록 한다.
상기에 언급된 기술에 대한 특성(specifics)을 얻기 위해서, 당업자들은 예를 들어 다음을 참조할 수 있다.
-J.-P. COLINGE, "Silicon-on-insulator technology: Materials to VLSI, second edition," p. 50-51, Kluwer Academic Publishers, 1991.
이러한 방법에 의해 얻어진 구조물은 마이크로전자제품, 광학제품 및/또는 광전자제품의 분야에 응용되기 위해 실시된다.
이러한 구조물은 취해진 상기 층이 실리콘 내에 있는 절연체 상 실리콘(Silocon On Insulator, SOI) 타입이 있고, 취해진 상기 층이 스트레인드 실리콘(strained silicon) 내에 있는 경우에는 스트레인드 SOI(sSOI)타입이 있다. 다른 타입의 혼합구조물도 얻을 수 있다.
단계 (a)은 하나 이상의 이온화된 종(species)을 도너 기판에 주입하여, 주입 에너지에 따라, 후속적으로 다소 매립된 결함대를 형성하도록 한다. 이러한 결함은 성장하여 (c) 단계에서 상기 층을 분리시킨다.
상기 (c)단계에서 사용되는 에너지는 적어도 부분적으로는 분리 어닐링에 의해 열의 형태로 공급되는 것이다. 결론적으로, 상기 수득되는 층이 분리되는 순간 을 결정하기 위해 열수지(heat budget)(즉, 최초의 접근에서 온도/열처리기간의 두 요소)가 반드시 고려되어야 한다.
상기 열수지 이외에, 온도 분포(오븐의 최상부와 최하부 간의)도 중요하다.
(c) 단계에서 수행되는 분리 이후, 일반적으로 수득된 층의 거칠기(roughness), 불완전(imperfections) 및/또는 표면의 결정성 품질의 감소가 관찰될 수 있다.
특정한 적용에 있어서, 상기 사용되는 구조물의 표면 조건에 대한 사양(specification)은 일반적으로 매우 엄격하다: 상기 박막의 거칠기는 그 구조 위에 형성될 구성요소(component)의 질을 어느 정도 결정하는 파라미터이다.
이러한 표면 결함을 처리하기 위해, 상기 기판의 개방면(free face)이 이의 후속적인 사용을 만족시켜야 하는 최종 거칠기 요구조건을 따르기 위한 목적으로 마감 처리가 수행될 수 있다.
이러한 마감 단계는 상기 방법을 더욱 복잡하고 고비용인 것으로 만드는 경향이 있는 방법의 추가적인 단계에 상응한다.
상기에 언급한 바와 같이, 표면 결함을 줄이기 위한 공지된 방법으로는 "높은 온도(high temperature)"(본 지문에서 500℃가 넘는 온도에 상응하는)에서 분리 어닐링(c 단계)을 수행하는 것을 포함한다.
US 2003/0216008 및 WO 2005/086228의 문헌은 특히, 분리를 시작하기 위해 일정 기간동안 "높은 온도"에 웨이퍼를 노출시키는 이와 같은 분리 어닐링등의 예를 제공한다.
이러한 문헌들은 분리 어닐링이 부분적으로 "높은 온도"에서 수행되면 거칠기가 감소하여 후속적으로 마감 단계가 간단하게 된다는 것을 개시하고 있다.
실제로, 분리 어닐링이 "높은 온도"에서 지속되면 분리에 의해 발생되는 표면 결함이 "치료된다(healed)"고 생각되고 있다.
그러나, 어떤 온도에서의 상기 분리 어닐링의 수행 작업은 바람직하지 않은 영향을 발생시킬 수 있다. 예를 들어, 때로는 생산된 구조물로부터 도너 기판을 분리하기가 어렵다.
이것은 일반적으로 "높은 온도"에서 조립되는 경우, 상기 도너 기판과 상기 생산된 구조물이 상기 분리 경계면(detachment interface)에서 재접합되는 현상으로 설명될 수 있다.
발명의 간단한 설명
본 발명은 상기에서 언급된 문제를 완화하기 위해, 그리고 특히, 재접합의 위험을 줄여 "높은 온도"에서 분리 어닐링의 실행이 가능하도록 하기 위해 제안되었다. 이러한 목적으로, 본 발명은 도너 기판에서 취해진 반도체 물질 내 층을 포함하는 구조물을 형성하기 위한 방법을 제공하는데, 상기 방법은 (a)도너기판의 소정의 깊이에 취화대(embrittlement zone)을 형성하기 위한 원자 종(atomic species)의 주입, (b) 리시버 기판에 도너 기판의 조립, (c) 높은 온도에서 분리 어닐링을 수행하여 취화대에서 도너기판으로부터 상기 층을 분리하기 위한 에너지의 공급; (d) 표면 조건을 개선시기키 위한 상기 수득된 층의 마감 처리를 포함하며, 상기 단계 (c)에 있어서, 상기 높은 온도 분리 어닐링은 도달되어야 하는 높은 온도까지 온도가 올라가는 상승(upgrade), 즉 정방향 기울기(rising ramp)에 따라 전개되고, 상기 최대 분리 어닐링 온도에 상응하는 높은 온도 및 상기 높은 온도에 대한 노출 기간은 분리 후 얻어지는 구조물의 표면에서 심각한 결함특성의 표현이 방지되도록 제한 되는 것을 특징으로한다.
여기서 취화(Embrittlement , 脆化)란, 재료의 연성(軟性)을 저하시키는 것을 의미하며, 취화대(Embrittlement zone)란, 재료의 연성을 저하시키는 재료의 영역을 의미한다.
이 방법의 바람직한 한 측면은 다음과 같다. 그러나 이에 한정되는 것은 아니다.
- 상기 고온에 노출되는 기간(D)는 고온의 선형함수인 한도(L)와 같거나 작다.
- 선형함수는 D=-3/5 HT +450이며, 여기에서 HT 및 D 는, 각각, 섭씨로 표현되는 높은 온도와 분(minute)으로 표현되는 상기 높은 온도에 노출되는 기간이다.
- 상기 높은 온도에 노출되는 기간(D)은 상기 한도(L)과 같다.
- 상기 온도가 내려가는 동안은, 상기 상승(upgrade)후 즉시 하강(downgrade), 즉, 역방향 기울기(descending ramp)가 되는 방식으로, 상기 높은 온도에 노출되는 기간이 없다.
- 상기 상승(upgrade)에서는 온도가 1분당 10℃ 증가한다.
- 상기 하강(downgrade)에서는 온도가 1분당 10℃ 감소한다.
- 상기 상승에서 상기 높은 온도의 최대값은 500℃보다 높다.
- 상기 상승에서 상기 높은 온도의 최대값은 600℃보다 높다.
- 상기 상승에서 상기 높은 온도의 최대값은 700℃ 내지 750℃이다.
- 상기 주입 단계 (a)는 공동주입단계이며, 바람직하게는 수소 및 헬륨 종이 주입되고, 일반적으로 수소가 먼저 주입된다.
또한, 본 발명은 본 발명의 방법인 (a), (b) 및 (c)를 수행한 후 얻어지는 절연체 상 실리콘 타입 구조물과 관련되어 있는데, 이 구조물은 분리 후 측정된 거칠기가 10×10㎛2 표면에서 10Å RMS인 것이다.
발명의 상세한 설명
이미 언급한 바와 같이, 본 발명은 이 명세서의 도입부에서 언급된 일반적인 (a) 내지 (c) 또는 (d)단계를 따라, 도너 기판에서 취해진 반도체 물질 중 한 층을 포함하는 구조를 생산하는 것과 관련되어 있다.
반도체 물질 중 상기 층(layer)은 종(species)의 주입에 의해 취화되어 도너 기판에서 분리됨으로써 얻을 수 있다.
특히, 본 발명은, 특히 분리 어닐링 후 가능한 마감 단계전에 얻어진 구조물의 거칠기 및 결함특성(defectivity)을 줄임으로써, 스마트 컷 타입 방법을 실행함으로써 얻어지는 구조물의 질을 향상시킬 수 있다.
또한 본 발명은 이러한 마감 단계가 최소화되어 상기 방법을 수행하는데 소요되는 기간을 감소시킬 수 있다.
본 발명에 따른 방법에 있어서, SOI 타입 구조를 얻기 위해 도너 기판에 주입((a) 단계) 및 분리 어닐링((c) 단계)의 다양한 조건을 평가하였다.
따라서, 주입단계 (a)는 H, H+He 및 He+H의 3가지의 유형으로 수행되었다.
- H: 수소 단독 주입(본 명세서에서 설명될 조건은 농도의 경우에는 1×1016㎝-2이고 주입 에너지는 32keV이다)
- He+H: 헬륨 주입 후 수소 주입의 순서로 주입하는 공동 주입(본 명세서에서 설명될 조건은 농도의 경우에는 두 종 모두 각각 1×1016㎝-2이고 주입 에너지는 수소의 경우에는 32keV, 헬륨의 경우에는 52keV인 것이다)
- H+He: 수소 주입 후 헬륨 주입의 순서로 주입하는 공동 주입(본 명세서에서 설명될 조건은 농도의 경우에는 두 종 모두 각각 1×1016㎝-2이고 주입 에너지는 수소의 경우에는 32keV, 헬륨의 경우에는 52keV인 것이다)
따라서, 본 발명은 장점이 되는 유형인 공동주입의 단계를 진행한다. 일반적으로 (a)단계는 하나 이상의 종이 주입되는 주입단계로 설계된다.
공동 주입은 주입되는 종의 1회 주입 분량(dose)을 감소시키는 특징이 있다.
상기 주입단계 후 상기 조립단계(b)는 도너 기판을 리시버 기판과 접촉하도록 함으로써 수행된다.
이러한 조립된 기판은 다음으로, 주어진 온도 변화에 따라 분리 어닐링 과정을 거친다.
도 1에 도시된 것바와 같이, 분리 어닐링은 일반적으로 200℃에 상응하는 온도범위에서 약 1시간 동안 시작되며, 이것은 접촉 계면(bonding interface)를 강화시키는 역할을 한다.
그럼 다음 상기 온도는 온도가 증가하는 동안에(분당 10℃의 비율로) 상승(upgrade)에 따라 500℃를 초과하는 "높은 온도"까지 올라간다.
상기 높은 온도에 도달한 즉시, 상기 온도는 급격하게 하강하여(1분당 10℃의 속도로), 온도가 약 200℃에 도달하게 된다. 따라서, "높은 온도"에 노출되는 것은 제한적이다.
도 2는 "높은 온도"가 일정한 범위(예를 들어, 30분의 기간을 갖는)에서 안정되어있는 공지된 타입의 분리 어닐링을 도시한 것이다.
분리 어닐링을 하는 상기 SOI 구조물의 품질의 특징을 기술하기 위해서 상기 구조물은 다음의 거칠기 검사 및 결함 특성 검사의 대상이 된다.
이러한 두 타입의 검사는 상기 구조물의 구별되는 품질을 확인한다.
상기 거칠기는 분리 후 이전되는 층의 표면의 거칠기인 것이다. "높은 온도" 분리 어닐링으로 알려진 것은 이러한 거칠기를 감소시킬 수 있다.
결함특성(defectivity)에 있어서, 본 명세서의 관점에서의 모든 경우에 있어서- 이것은 대표적인 거칠기의 양(quantity)보다 실질적으로 큰 크기의 결함에 대응된다. 이러한 결함은 이전되는 층의 부분적인 파열(tearings)과 관련이 있다. 따라서, 상기 결함특성은 상기 층이 이전되기 전에 이의 재접합(reattachement)이 가능하다는 것을 나타낸다. 이 명세서에 있어서, 상기 용어인 결함(defect)은 이 결함특성에 상응하고, 따라서, 특히 거칠기(roughness)를 포함하지 않는다.
상기 DWN haze 측정기는 상기 얻어진 구조의 전체 표면에서 측정된 평균적인 거칠기를 표시한다. 이 haze는 분석될 표면을 스캐닝하는 SP1 에 의해 측정된다. 이의 원리는 488nm에 상응하는 파장의 레이저광선에 반응하는 웨이퍼에서 발산되는 빛의 강도를 검측하는 것이다. 상기 발산되는 빛의 강도는 좁은 채널(DNN haze) 또는 넓은 채널(DWN haze)의 다른 두 크기의 채널을 통해 회수된다.
도 3은 분리 어닐링 중 도달한 최대 온도에 따른 분리 후 SOI 구조물들의 DWN haze인데, 상기 최대 온도에의 노출 시간은 각각 0(즉, 본 발명에 따른 분리 어닐링), 10 및 30분인 것이다.
도 4a, 4b 및 4c는 최대 분리 어닐링 온도가 각각 500℃, 600℃ 및 675℃에 상응하는, SOI 구조물에서의 분리 후 SP1으로 관찰한 결함 지도(map)를 나타낸다. 상기 "높은 온도"에서 30분동안 노출되었다(공지 분리 어닐링 타입).
도 3, 4a, 4b 및 4c에서 주입조건은 앞서 언급한 바와 같다.
도 3은 공지된 것 및 앞서 언급한 것과 같이, 분리 어닐링 온도가 증가되면 거칠기가 개선된다는 것을 분명하게 나타낸다. 실제로, 도 3에서 나타난 바와 같이, 상기 최대 분리 어닐링 온도가 증가되면 노출 기간에 상관없이 상기 평균 거칠기가 개선된다(감소한다).
또한 도 3은 높은 온도에서 노출 기간을 감소시키면 분리 어닐링이 높은 온도에서 좋은 조건으로 수행되도록 한다.
더욱 상세하게는, 도 3에 표현된 상기 구조물의 품질(qualities)에 있어서, 실제로 700℃(이 분리 온도에서는 30분 범위) 및 750℃(10분 범위)를 훨씬 초과하는 분리 온도에서는 정확하게 상기 층이 분리되어 이전되는 것이 사실상 어렵거나 불가능하다는 것이 관찰되었다.
이것은 도 4a, 4b 및 4c에서 나타난 결과와 유사하다.
실제로, 이러한 상기의 도(figures)에서, "높은 온도"로 높이는 것은 상기 얻어진 구조물에서 이전되는 층의 가장자리에 파열(tearing)을 증가시키는 것으로, 상기 기판을 분리하는 것은 어렵다.
또한, 실리콘-실리콘 결합으로 인한 재접합 현상이 이러한 높은 온도에서 확인된다.
도 4c에서, 따라서, 웨이퍼의 가장자리에 수개의 티어링이 관찰된다.
이러한 티어링 현상은 도 5에 도시된 바와 같이, 본 발명에 따른 분리 어닐링이 수행되는 경우, 도 4c와 비교하였을 때(동일한 최대 온도로 대응됨), 가장자리에서의 결함이 현저하게 감소되는 것을 확인할 수 있다.
도 6의 표에 따르면, 전체적인 방식에 있어서, "높은 온도"에 노출되는 기간을 감소했을 때의 장점이 나타난다.
실제로, 높은 온도로 높이면 분리 후 거칠기가 개선되지만, 상기 기판이 재접합할 수 있다.
도 6의 표는 결함특성(defectivity)의 관점에 있어서의 다양한 분리 어닐링 조건("높은 온도"의 값, 상기 높은 온도에서의 노출 기간) 후 얻어진 결과를 나타낸다.
이 표에서, 공란이 흰색이면, 이것은 상기 분리가 정확하게 일어났다는 것이고, 공란에 음영이 있으면 (흰색+회색 또는 검은 색+ 회색이면), 이것은 매우 어렵지만 기판을 분리하는 것이 불가능하지 않다는 것을 의미한다. 반대로, 공란이 검은색이면, 기판이 상당히 손상되었거나 심지어는 부서져서 결과적으로 과도하게 재접합 되었다는 것을 의미한다.
예를 들어, 750℃가 넘는 "높은 온도"에서 30분 동안 노출된 경우, 상기 기판을 분리하는 것이 불가능하였다. 반면에 동일한 "높은 온도"에서 노출기간이 적은 경우, 이것은 가능하였다.
도 6의 표는 얻어지는 결함 특성의 측면에서 구조물의 품질이 좋도록 하는 제한 조건(limiting condition)(HT가 되는 분리 어닐링 동안 가장 높은 온도의 값, D가 되는 가장 높은 온도에서 노출되는 기간)의 범위를 결정하는 한도(L)을 확인한다. 이 한도 L은 D1 및 D2의 두 분야로 나뉘어진다.
D1 분야는 용인될 수 있는 조건에 대한 것이다. D2 분야는 결함특성이 매우 중요한 조건에 대한 것이다.
본 발명에 따라서, 분리 어닐링은 D1에서 수행되었다. 즉, 한도 값보다 낮은 "최고 온도(highest temperature)"값 및 노출기간이 유지되었다.
한도 L은 기간 D가 실질적으로 최고 온도 HT의 선형함수인 조건에 상응한다.
더욱 상세하게는 한도 L은 다음의 등식에 상응하는 것으로 간주된다.
D= -3/5 HT + 450
이 한도의 증명으로 인해, 한도 L의 도달점에 상응하는 기한 D 및 온도 HT를 선택함으로써 높은 온도에의 노출을 최적화하는 것이 가능하다.
본 발명의 여러 실시형태에 있어서, 분리 어닐링 중 도달하는 "높은 온도"에의 노출은 순간적인 것이고, 상기 온도는 상기 최대값이 도달하는 순간 하강하게 된다. 이것은 특히, 도 1의 예에 상응한다.
도 7 및 도 8은 분리 어닐링의 서로 다른 최대 온도값 및 서로 다른 주입에 대한 SOI 구조물 상 분리 어닐링의 말단에서 수득된 거칠기를 나타낸 것이다.
상기의 도(figures)에서, 다음의 것들이 설명된다.
- 최대 분리 어닐링 온도가 500℃에 상응할 때, 상기 사용된 어닐링은 공지의 것으로 500℃에서 30분 동안 이루어진 것이다(도 2 참조).
- 최대 분리 어닐링 온도가 500℃를 초과할때, 본 발명의 변화에 따라, 본 발명의 상기 어닐링은 온도 피크가 500℃를 초과하고 나서 즉시 다시 떨어지는 것을 나타낸다(도 1 참조).
도 7에서, 상기 DWN haze는 3가지 타입의 주입 변화에 따른 SOI 구조물에서 측정된, 최대 분리 어닐링 온도(500℃ 내지 800℃)에서의 함수를 나타낸다.
상기 DWN haze의 일반적인 전개가 발견되는데, 이것은 가장 높은 최대 온도에서 줄어든다. 개선된 표면 조건에 상응하는 이러한 감소는 특히 최대 온도가 600℃를 초과하는 경우 매우 두드러진다.
또한 H+He 유형에서 가장 중요한 잇점이 발견된다. 실제로 650℃ 미만의 온도에서, DWN haze가 매우 높으나, 650℃부터, 이것이 사라지고, He+H 유형에서의 DWN haze를 신속하게 따라잡는다.
SP1에서 수행된 관찰 및 도 7에 언급된 것은 원자현미경(atomic force microscope, AFM)에 의해 수행된 거칠기 측정과 관련되어 있다. 이것은 현미경을 사용하여 표면의 2×2㎛2 내지 40×40㎛2 을 측정한 표면의 일부를 주사하여 결정된 흠결의 크기의 제곱평균제곱근(root mean square, RMS)로 거칠기를 나타낼 수 있는데, 이 RMS 거칠기는 옹스트롱(Å)으로 표현된다.
상기 분리 어닐링 열수지의 최대 온도에 따른 상기 SOI 구조물의 10×10㎛2 표면에서 측정된 RMS 거칠기는 도 8에 나타내었다.
상기 RMS 거칠기는 분리 어닐링 온도에 따라 감소된다. 이것은 두 개의 공동 주입 유형의 거칠기가 H 유형에 의한 거칠기보다 적다는 것을 나타내는 것이다.
또한, 상기 세 가지 유형에 있어서, 600℃를 초과하는 온도에서 분리 어닐링이 수행되는 것이 특히 유리하다는 것을 보여준다.
750℃ 부터, 상기 두 공동 주입 유형에서의 표면은 얻어지는 표면의 거칠기가 동일하다.
모든 경우에 있어서, 분리 어닐링은 높은 온도에 노출되는 기간을 최소화함으로써 "높은 온도"에서 수행되는 것이다(특히, 분리될 때 유발되는 표면 결함을 치유하거나, 또는 어떤 경우에는 감소시키기 위해).
상기에서 실험된 세 가지 유형의 주입에 있어서, 도 9의 표(도 6의 표와 동일한 기준에 입각함)는, 분리 중 최대 온도에 도달하는 즉시 온도가 내려가는 유형인 본 발명에 따른 분리 어닐링 후 기판의 분리 실행 가능성(feasibility)을 나타낸다.
이 표는 H+He 주입이 결함특성(defectivity)의 측면에서 최상의 결과를 보이고 있음을 나타낸다. 이것은 이러한 타입의 주입이 거칠기만 고려했을 때에는 He+H 주입과 동일하지만, 잇점이 가장 많은 것임을 확인하였다.
이러한 결과에 힘입어, 본 발명의 분리 어닐링의 온도 피크값의 선택에 있어서의 한도 온도를 구하는 것이 가능한데, 실제로 상기 세 주입 유형에 있어서, 800℃를 초과하는 경우 웨이퍼를 분리하는 것은 불가능하다.
본 발명은 또한:
- 높은 온도에 노출되기 때문에 분리 후 표면 조건이 개선되는 장점이 있다.
- 재접합으로 인해서 손실(disadvantage)의 출현이 지연되는 반면, "높은 온도"에 대한 노출기간이 제한되는 잇점이 있다.
따라서, 상기 본 발명의 명세서에서 나타난 결과는 본 발명의 열수지가, 온도가 500℃ 초과할때, 특히, 600℃ 보다 높고 750℃와 같거나 그 미만인 경우, 수득된 구조물의 표면 조건을 개선하게 한다는 것을 보여준다.
또한, (a)단계 중 공동주입의 유형을 사용함으로써 이러한 특히 장점이 되는 결과를 얻을 수 있다는 점에 주목하여야 한다. 그리고, H+He 공동 주입이 특히 결함특성의 측면에서 특히 장점이 되는 결과를 생산한다.
또한, 상기 범위의 제거(elimination)는 분리 어닐링 기간이 적어지는 것과 마찬가지로 스마트 컷 타입 방법의 기간이 줄어드는 것을 가능하게 한다.
본 발명에 따른 분리 어닐링 후 수득된 SOI 타입 구조물은 공지 타입의 분리 어닐링(고온 범위에서)에 따라 수득된 거칠기보다 덜한 거칠기를 나타낸다. 상기 거칠기는 수소만 단독으로 주입하고 최대 분리 어닐링 온도가 500℃인 경우 통상 70 에서 100Å RMS이다.
언급된 상기 예들은 SOI 구조물에 초점이 맞추어져 있다. 물론, 당업자들은 용이하게 본 발명을 스마트 컷 타입 방법을 통해 얻어진 다른 타입의 구조물에도 적용할 수 있다.
특히, 본 발명의 명세서에서 서술된 것에 필적하는 결과들이 상기 주입과 분열(fracture)이 이완된 SiGe에서 수행된 sSOI구조물에서 수득된 바 있다. 더욱 일반적으로는, 상기 발명은, 본 명세서를 참조하여, (a) 에서 (c)단계 또는 (d)단계에 따른 층 이전에 의해 수득된 어떤 구조에도 적용이 가능하다.
다음의 설명은 단순히 설명적인 것이고 발명의 범위를 제한하지 않으며, 이에 의해 본 발명의 다른 특성 및 장점이 더욱 잘 부각될 것이다. 또한 첨부된 도면으로부터 본 발명의 내용이 더욱 잘 이해될 것이다.
도 1은 본 발명에 따른 분리 어닐링 과정 중 실행된 열수지를 나타낸다.
도 2는 공지기술에 따른 분리 어닐링 과정 중 실행된 열수지를 나타낸다.
도 3은 최대 온도에 대한 노출 시간이 각각 0분, 10분 및 30분인 것에 대해, 분리 어닐링 중 도달한 최대 온도에 따른 분리 후 SOI 구조물의 평균 거칠기(DWN Haze에서 표현된)를 나타낸다.
도 4a, 도 4b 및 도 4c는 SOI 구조물 상에서 분리 후 관찰된 결함의 지 도(map)를 나타낸 것이다. 상기 결함은 30분에 해당되는 기간동안 "높은 온도"에 노출시키는 공지된 타입의 분리 어닐링을 실시함으로써 얻어진 것이며, 상기 "높은 온도"는 각각 500℃(4a), 600℃(4b) 및 675℃(4c)에 해당한 것이다.
도 5는 SOI 구조물 상에서 분리 후 나타난 결함의 지도를 나타낸다. 이것은 675℃에 해당하는 온도 피크(peak)를 제공하는 본 발명에 따른 분리 어닐링을 실시하여 얻어진 것이다.
도 6은 "높은 온도"의 값과 노출 기간을 다변화하여 분리 어닐링을 수행한 구조물에 있어서, 분리 용이도의 측면에서 얻어진 결과를 표로 나타낸 것이다.
도 7은 분리 어닐링 중 도달한 최대 온도에서 분리 후 SOI 구조물의 평균 거칠기(DWN Haze에서 표현된)를 나타낸 것이다. 이러한 각각의 구조물은 다양한 타입의 주입(수소 및 헬륨, 헬륨 및 수소, 수소 단독)에 의해 얻어진 것이다.
도 8은 분리 어닐링 동안 도달된 최대 온도에 따른 10×10㎛2 상에서 측정된 평균 국지적 거칠기 RMS를 타나낸 것이다. 이러한 각각의 구조물은 다양한 타입의 주입(수소+헬륨, 헬륨+수소 또는 수소 단독)에 의해 얻어진 것이다.
도 9는 여러가지 "높은 온도" 값 및 다양한 조건으로 수행된 발명에 따른 분리 어닐링을 수행하는데 대한 분리의 실행가능성(feasibility)을 정리한 표이다.

Claims (14)

  1. (a)도너기판의 소정 깊이에 취화대(embrittlement zone)을 형성하기 위하여 원자 종(atomic species)을 주입하는 단계;
    (b) 리시버 기판에 상기 도너 기판을 조립하는 단계;
    (c) 고온에서 수행되는 분리 어닐링을 실시함으로써, 상기 취화대를 따라 도너기판으로부터 수득된 층을 분리하기 위하여 에너지를 공급하는 단계; 및
    (d) 표면 조건을 개선시기키 위하여 상기 수득된 층을 마감 처리하는 단계;
    를 포함하며, 상기 단계 (c)에 있어서 상기 고온 분리 어닐링은 초기에 기 설정된 온도에서 기 설정된 시간 동안 수행된 후, 온도가 증가하는 동안 수행되고, 최대 분리 어닐링 온도에 상응하는 고온 및 상기 고온에 대한 노출 기간은 분리 후 얻어지는 구조물의 표면에서 결함특성의 표현이 방지되도록 제한되는 것을 특징으로 하고,
    상기 고온에 대한 상기 노출 기간(D)는 선형 함수에 의해 결정되고,
    상기 선형 함수는
    D=-3/5 HT + 450의 형태이고,
    여기에서 HT는 섭씨로 표현되는 고온이고, 상기 고온에 대한 노출기간(D)은 분(minute)으로 표현되는 것인,
    도너 기판에서 분리된 반도체 물질의 층을 포함하는 구조물을 형성하는 방법.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 고온에 대한 상기 노출 기간(D)는 상기 선형 함수에 의해 표현되는 한도(L)과 같은 것을 특징으로 하는 것인, 도너 기판에서 분리된 반도체 물질의 층을 포함하는 구조를 형성하는 방법.
  5. 제1항에 있어서,
    상기 고온에 대한 노출 기간은, 상기 온도가 증가된 후 즉시 상기 온도가 내려가는 방법에 따라, O인 것인, 도너 기판에서 분리된 반도체 물질의 층을 포함하는 구조를 형성하는 방법.
  6. 제1항에 있어서,
    상기 온도가 증가하는 동안 상기 온도는 1분당 10℃의 비율로 높아지는 것을 특징으로 하는, 도너 기판에서 분리된 반도체 물질의 층을 포함하는 구조를 형성하는 방법.
  7. 제5항에 있어서,
    상기 온도가 내려가는 경우, 상기 온도는 1분당 10℃의 비율로 낮아지는 것을 특징으로 하는, 도너 기판에서 분리된 반도체 물질의 층을 포함하는 구조를 형성하는 방법.
  8. 제1항에 있어서,
    상기 온도가 증가하는 동안 최대 고온값은 500℃를 초과하는 것을 특징으로 하는 것인, 도너 기판에서 분리된 반도체 물질의 층을 포함하는 구조를 형성하는 방법.
  9. 제1항에 있어서,
    상기 온도가 증가하는 동안 최대 고온값은 600℃를 초과하는 것을 특징으로 하는 것인, 도너 기판에서 분리된 반도체 물질의 층을 포함하는 구조를 형성하는 방법.
  10. 제1항에 있어서,
    상기 온도가 증가하는 동안 최대 고온값은 700℃ 내지 750℃인 것을 특징으로 하는 것인, 도너 기판에서 분리된 반도체 물질의 층을 포함하는 구조를 형성하는 방법.
  11. 제1항에 있어서,
    상기 주입 단계는 복수의 물질을 공동 주입하는 단계인 것을 특징으로 하는 것인, 도너 기판에서 분리된 반도체 물질의 층을 포함하는 구조를 형성하는 방법.
  12. 제11항에 있어서,
    상기 복수의 물질을 공동 주입하는 단계는, 수소 및 헬륨이 주입되는 것을 특징으로 하는 것인, 도너 기판에서 분리된 반도체 물질의 층을 포함하는 구조를 형성하는 방법.
  13. 제12항에 있어서,
    상기 수소가 먼저 주입되는 것을 특징으로 하는 것인, 도너 기판에서 분리된 반도체 물질의 층을 포함하는 구조를 형성하는 방법.
  14. 삭제
KR1020097017835A 2007-03-29 2008-03-14 고온 열적 어닐링을 통한 박막 품질 개선방법 KR101423078B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0754131A FR2914495B1 (fr) 2007-03-29 2007-03-29 Amelioration de la qualite d'une couche mince par recuit thermique haute temperature.
FR0754131 2007-03-29
PCT/IB2008/000736 WO2008120074A1 (en) 2007-03-29 2008-03-14 Improving the quality of a thin layer through high-temperature thermal annealing

Publications (2)

Publication Number Publication Date
KR20100014859A KR20100014859A (ko) 2010-02-11
KR101423078B1 true KR101423078B1 (ko) 2014-07-25

Family

ID=38442599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097017835A KR101423078B1 (ko) 2007-03-29 2008-03-14 고온 열적 어닐링을 통한 박막 품질 개선방법

Country Status (7)

Country Link
US (1) US7871900B2 (ko)
EP (1) EP2130217B1 (ko)
JP (1) JP5354303B2 (ko)
KR (1) KR101423078B1 (ko)
CN (1) CN101641775B (ko)
FR (1) FR2914495B1 (ko)
WO (1) WO2008120074A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5493343B2 (ja) 2008-12-04 2014-05-14 信越半導体株式会社 貼り合わせウェーハの製造方法
FR2968121B1 (fr) 2010-11-30 2012-12-21 Soitec Silicon On Insulator Procede de transfert d'une couche a haute temperature

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335616A (ja) * 1997-05-29 1998-12-18 Mitsubishi Materials Shilicon Corp Ｓｏｉ基板の製造方法
KR20030086436A (ko) * 2002-05-02 2003-11-10 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 재료층을 분리하는 방법
KR20060030911A (ko) * 2003-07-29 2006-04-11 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 공동-임플란트 및 열적 아닐링에 의한 개선된 품질의 박층제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1118087C (zh) * 1999-09-27 2003-08-13 中国科学院半导体研究所 一种制备半导体衬底的方法
CA2482258A1 (en) * 2001-04-17 2002-10-24 California Institute Of Technology A method of using a germanium layer transfer to si for photovoltaic applications and heterostructure made thereby
JP2003347176A (ja) * 2002-03-20 2003-12-05 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
FR2874455B1 (fr) * 2004-08-19 2008-02-08 Soitec Silicon On Insulator Traitement thermique avant collage de deux plaquettes
JP3886959B2 (ja) * 2002-12-10 2007-02-28 エス オー アイ テック シリコン オン インシュレータ テクノロジーズ エス．アー． 材料複合体の製造方法
US20040262686A1 (en) * 2003-06-26 2004-12-30 Mohamad Shaheen Layer transfer technique
FR2858462B1 (fr) 2003-07-29 2005-12-09 Soitec Silicon On Insulator Procede d'obtention d'une couche mince de qualite accrue par co-implantation et recuit thermique
JP4792694B2 (ja) * 2003-11-13 2011-10-12 セイコーエプソン株式会社 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置、電子機器
FR2867307B1 (fr) 2004-03-05 2006-05-26 Soitec Silicon On Insulator Traitement thermique apres detachement smart-cut
DE102004041378B4 (de) * 2004-08-26 2010-07-08 Siltronic Ag Halbleiterscheibe mit Schichtstruktur mit geringem Warp und Bow sowie Verfahren zu ihrer Herstellung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335616A (ja) * 1997-05-29 1998-12-18 Mitsubishi Materials Shilicon Corp Ｓｏｉ基板の製造方法
KR20030086436A (ko) * 2002-05-02 2003-11-10 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 재료층을 분리하는 방법
KR20060030911A (ko) * 2003-07-29 2006-04-11 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 공동-임플란트 및 열적 아닐링에 의한 개선된 품질의 박층제조방법

Also Published As

Publication number Publication date
FR2914495A1 (fr) 2008-10-03
EP2130217B1 (en) 2012-09-26
CN101641775A (zh) 2010-02-03
CN101641775B (zh) 2012-04-04
JP2010522980A (ja) 2010-07-08
US20080237804A1 (en) 2008-10-02
WO2008120074A1 (en) 2008-10-09
FR2914495B1 (fr) 2009-10-02
KR20100014859A (ko) 2010-02-11
JP5354303B2 (ja) 2013-11-27
US7871900B2 (en) 2011-01-18
EP2130217A1 (en) 2009-12-09

Similar Documents

Publication Publication Date Title
US6809044B1 (en) Method for making a thin film using pressurization
JP5258564B2 (ja) 支持体上に薄膜を転写する方法
KR100614860B1 (ko) 원하는 기판 상에 단결정 물질의 박막을 전달하는 방법
JP5042837B2 (ja) 気泡の形成を回避し、かつ、粗さを制限する条件により共注入工程を行う薄層転写方法
KR101568890B1 (ko) 컴포지트 구조물 위에 에피택시얼하게 성장된 층을 제조하는 방법
US7416959B2 (en) Silicon-on-insulator semiconductor wafer
US9330958B2 (en) Process for fabricating a heterostructure limiting the formation of defects
TW552622B (en) SOI wafer and its manufacturing method
EP1792339A1 (en) Method for obtaining a thin layer by implementing co-implantation and subsequent implantation
US7910463B2 (en) Method of producing SIMOX wafer
EP1523771B1 (fr) Procede de transfert d'une couche mince electriquement active.
EP1926139B1 (en) SOQ substrate and method of manufacturing SOQ substrate
KR101423078B1 (ko) 고온 열적 어닐링을 통한 박막 품질 개선방법
KR101698912B1 (ko) 삼중 주입을 사용하는, 클리빙에 의해 실리콘 박막을 분리하는 방법
TWI842398B (zh) 絕緣體上半導體型多層結構之製造方法
US20040187769A1 (en) Method of producing SOI wafer
WO2009089969A1 (en) Layer transfer with reduction of post-fracture roughness
CN103632924A (zh) 用于将InP薄膜转移到加强基板上的方法
KR20240065035A (ko) 얇은 층의 전사를 위한 도너 기판 및 연관된 전사 방법
TW202347430A (zh) 絕緣體上半導體型多層結構之製造方法
Bourdelle Layer Transfer with Implant‐Induced Defects: a Path to Advanced Engineered Substrates

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170710

Year of fee payment: 4