JP2010522980A - 高温熱アニールによる薄層の質の向上 - Google Patents
高温熱アニールによる薄層の質の向上 Download PDFInfo
- Publication number
- JP2010522980A JP2010522980A JP2010500380A JP2010500380A JP2010522980A JP 2010522980 A JP2010522980 A JP 2010522980A JP 2010500380 A JP2010500380 A JP 2010500380A JP 2010500380 A JP2010500380 A JP 2010500380A JP 2010522980 A JP2010522980 A JP 2010522980A
- Authority
- JP
- Japan
- Prior art keywords
- high temperature
- temperature
- layer
- donor substrate
- exposure time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000137 annealing Methods 0.000 title claims abstract description 29
- 230000006872 improvement Effects 0.000 title claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 37
- 230000007547 defect Effects 0.000 claims abstract description 24
- 230000001174 ascending effect Effects 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims description 18
- 239000001257 hydrogen Substances 0.000 claims description 16
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 14
- 229910052734 helium Inorganic materials 0.000 claims description 12
- 239000001307 helium Substances 0.000 claims description 10
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 10
- 238000002347 injection Methods 0.000 claims description 10
- 239000007924 injection Substances 0.000 claims description 10
- 230000007423 decrease Effects 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims description 5
- 238000012886 linear function Methods 0.000 claims description 4
- 238000007730 finishing process Methods 0.000 claims 1
- 238000002513 implantation Methods 0.000 description 22
- 238000004299 exfoliation Methods 0.000 description 16
- 230000032798 delamination Effects 0.000 description 11
- 230000000875 corresponding effect Effects 0.000 description 9
- 238000012360 testing method Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000004439 roughness measurement Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
本発明は、ドナー基板から得られる半導体材料の層を備える構造を形成するための方法に関する。この方法は、以下の連続的ステップ、（ａ）原子種を注入して、ドナー基板中所定の深さに脆化ゾーンを形成するステップと、（ｂ）ドナー基板をレシーバ基板に対して組み付けるステップと、（ｃ）エネルギーを供給して、高温剥離アニールを実施することによって、脆化ゾーンでドナー基板から得られる層を剥離するステップと、（ｄ）上記層の表面状態の改善を考慮して該層の仕上げ処理を行うステップとを含み、ステップ（ｃ）では、上記高温剥離アニールが、該高温剥離アニールの最高温度に対応する高温に達することを可能にする上り勾配に従って展開し、上記高温への暴露時間が、剥離後に得られる構造の表面における重大な欠陥性の出現を防止するように制限されることを特徴とする。
【選択図】 図１
【選択図】 図１
Description
本発明は、複合構造の製造に関する。より正確に言えば、本発明は、ドナー基板から得られる半導体材料の層を備える構造を形成する方法を提案する。この方法は以下の連続的ステップ、
（ａ）原子種を注入して、ドナー基板中の所定の深さに脆化ゾーンを形成するステップと、
（ｂ）ドナー基板をレシーバ基板に対して組み付けるステップと、
（ｃ）エネルギーを供給して、脆化ゾーンでドナー基板から得られる層を剥離するステップと、
（ｄ）ドナー基板から得られる層の表面状態の改善を考慮して該層の仕上げ処理を行うステップとを含む。
（ａ）原子種を注入して、ドナー基板中の所定の深さに脆化ゾーンを形成するステップと、
（ｂ）ドナー基板をレシーバ基板に対して組み付けるステップと、
（ｃ）エネルギーを供給して、脆化ゾーンでドナー基板から得られる層を剥離するステップと、
（ｄ）ドナー基板から得られる層の表面状態の改善を考慮して該層の仕上げ処理を行うステップとを含む。
上述のこれらのタイプの方法は、当業者には既に公知である。Ｓｍａｒｔ Ｃｕｔ（商標）タイプの方法は、本発明の好ましい一実施形態に対応する一例である。
このような方法により、半導体材料の薄層を備える構造を製造することが可能となる。
上記技術についての詳細を得るために、当業者は、例えば以下の文献を参照することができる。
Ｊ．−Ｐ．ＣＯＬＩＮＧＥ、「Ｓｉｌｉｃｏｎ−ｏｎ−Ｉｎｓｕｌａｔｏｒ ｔｅｃｈｎｏｌｏｇｙ：ｍａｔｅｒｉａｌｓ ｔｏ ＶＬＳＩ，ｓｅｃｏｎｄ ｅｄｉｔｉｏｎ」、ｐ．５０〜５１、Ｋｌｕｗｅｒ Ａｃａｄｅｍｉｃ Ｐｕｂｌｉｓｈｅｒｓ、１９９１
このような方法によって得られる構造は、マイクロエレクトロニクス、光学及び／又はオプトエレクトロニクスの分野における用途のために実施される。
これらの構造は、得られる層がシリコンである場合にはシリコンオンインシュレータ（ＳＯＩ）型であり、得られる層が歪み（ｓｔｒａｉｎｅｄ）シリコンである場合には歪みＳＯＩ（ｓＳＯＩ）型である。他のタイプの複合構造を得ることもできる。
ステップ（ａ）は、１種以上のイオン化種をドナー基板に注入する工程で構成されている。その工程によって、注入エネルギーに応じて、多少埋め込まれた欠陥のゾーンが後に形成される。これらの欠陥は、成長することができ、ステップ（ｃ）において得られる層の剥離をもたらす。
ステップ（ｃ）で使用されるエネルギーは、剥離アニールによって少なくとも部分的には熱の形で供給される。その結果、熱収支(ｈｅａｔ ｂｕｄｇｅｔ)（すなわち、第１の手法においては、温度／熱処理時間の対）を考慮して、取り除くべき層が剥離される瞬間を決定しなければならない。
この熱収支を超えると、（オーブンの上部と底部との間の）温度分布も重要である。
ステップ（ｃ）において行われる剥離の後、粗さ、取り除いた層中の欠陥及び／又は表面の結晶品質の低下を一般に観測することができる。
特定の用途を前提とすると、使用する構造の表面状態についての仕様は一般に非常に厳しい。薄層の粗さは、構造上に作製することになる構成要素の品質をある程度まで決定するパラメータである。
これらの表面欠陥を処理するために、基板の自由面がその後の使用に向けて兼ね備えていなければならない最終的な粗さの要件に適合させる目的で、仕上げ処理を実施するとすることができる。
これらの仕上げステップは、方法をより複雑に、またより高コストにする傾向にある本方法の追加的なステップに対応する。
上述のような表面欠陥を低減させるための公知の方法が、「高温」（本文では通常５００℃を超える温度に対応する）で剥離アニール（ステップ（ｃ））を行うことで構成される。
米国特許出願公開第２００３／０２１６００８号明細書及び国際公開第２００５／０８６２２８号パンフレットは、特に、剥離を開始するためにウエハを所定の時間「高温」へ暴露することによる、このような剥離アニールの例を提供している。
これらの文献は、剥離アニールが一部「高温」で行われた場合には粗さが低減され、これによって仕上げステップを簡略化することが可能となることを実証している。
実際には、「高温」での剥離アニールを延長する行為により、剥離から生じる特定の表面欠陥を「修復する」ことが可能となると考えられる。
しかしながら、このような温度で剥離アニールを行う行為により望ましくない効果がもたらされ、製造された構造からドナー基板を剥離することが時に困難である。
このことは、組立体を「高温」にさらした場合に、ドナー基板の、また製造される構造の剥離界面における再付着現象によって説明される。
本発明は、上記問題を緩和し、特に、再付着の危険性を低減させることによって「高温」剥離アニールの実施を可能にすることを提案する。このために、本発明は、ドナー基板から得られる半導体材料の層を備える構造を形成するための方法を提案する。この方法は、以下の連続的ステップ、（ａ）原子種を注入して、ドナー基板中の所定の深さに脆化ゾーンを形成するステップと、（ｂ）ドナー基板をレシーバ基板に対して組み付けるステップと、（ｃ）エネルギーを供給して、高温剥離アニールを実施することによって、脆化ゾーンでドナー基板から得られる層を剥離するステップと、（ｄ）ドナー基板から得られる層の表面状態の改善を考慮して該層の仕上げ処理を行うステップと、を備え、ステップ（ｃ）では、高温剥離アニールが、該高温剥離アニールの最高温度に対応する高温に達することを可能にする上り勾配、すなわち上昇ランプに従って展開し、高温への暴露時間が、剥離後に得られる構造の表面における重大な欠陥性（ｄｅｆｅｃｔｉｖｉｔｙ）の出現を防止するように制限されることを特徴とする。
この方法の好ましいが限定的ではない態様は以下のとおりである。
・上記高温での暴露時間（Ｄ）は、高温の一次関数（Ｌ）である限界以下である。
・一次関数がＤ＝（−３／５）ＨＴ＋４５０の形を有し、式中のＨＴが摂氏温度で表される高温であり、式中のＤが分で表される前記高温での上記暴露時間である。
・上記高温での暴露時間（Ｄ）は、上記限界（Ｌ）に等しい。
・上記上り勾配の直後に温度が低下する下り勾配、すなわち、下降ランプが続くように、上記高温での暴露時間は、ゼロである。
・上り勾配において、温度が１分当たり１０℃上昇する。
・下り勾配において、温度が１分当たり１０℃低下する。
・上り勾配中に高温が到達する最大値が５００℃を超える。
・上り勾配中に高温が到達する最大値が６００℃を超える。
・上り勾配中に達する最高温度が７００℃〜７５０℃である。
・上記ステップ（ａ）が共注入ステップであり、好ましくは水素種及びヘリウム種を、典型的には上記水素を最初に注入することによって注入する。
・上記高温での暴露時間（Ｄ）は、高温の一次関数（Ｌ）である限界以下である。
・一次関数がＤ＝（−３／５）ＨＴ＋４５０の形を有し、式中のＨＴが摂氏温度で表される高温であり、式中のＤが分で表される前記高温での上記暴露時間である。
・上記高温での暴露時間（Ｄ）は、上記限界（Ｌ）に等しい。
・上記上り勾配の直後に温度が低下する下り勾配、すなわち、下降ランプが続くように、上記高温での暴露時間は、ゼロである。
・上り勾配において、温度が１分当たり１０℃上昇する。
・下り勾配において、温度が１分当たり１０℃低下する。
・上り勾配中に高温が到達する最大値が５００℃を超える。
・上り勾配中に高温が到達する最大値が６００℃を超える。
・上り勾配中に達する最高温度が７００℃〜７５０℃である。
・上記ステップ（ａ）が共注入ステップであり、好ましくは水素種及びヘリウム種を、典型的には上記水素を最初に注入することによって注入する。
加えて本発明は、本発明の方法のステップ（ａ）、ステップ（ｂ）及びステップ（ｃ）を行った後に得られるシリコンオンインシュレータ型構造に関し、この構造は、剥離後に測定される粗さが１０×１０μｍ２の表面において１０オングストロームＲＭＳである。
既に言及したとおり、本発明は、本文への序論において言及した一般的なステップ（ａ）〜（ｃ）又はステップ（ａ）〜（ｄ）による、ドナー基板から得られる半導体材料の層を備える構造の製造に関する。
半導体材料の層は、種の注入によって脆化したドナー基板における剥離によって得られる。
特に、本発明は、可能な仕上げステップの前に、Ｓｍａｒｔ Ｃｕｔ（商標）タイプの方法を実施することによって、特に、剥離アニールの後に得られる構造の粗さ及び欠陥性を低減させることによって、得られる構造の品質を向上させることができる。
本発明により、これらの仕上げステップを最小限に抑え、その結果、この方法の継続時間を短縮することも可能となる。
本発明による方法の関連において、ドナー基板への注入（ステップ（ａ））の様々な条件、及び剥離アニール（ステップ（ｃ））の様々な条件を評価して、ＳＯＩ型構造を得た。
従って、注入ステップ（ａ）を、Ｈ、Ｈ＋Ｈｅ及びＨｅ＋Ｈと記される３つの変形例に従って実施した。
・Ｈ：水素のみの注入（本文で議論することになる条件は、１．０×１０１６ｃｍ−２に等しい濃度及び３２ｋｅＶに等しい注入エネルギーに対応する）。
・Ｈｅ＋Ｈ：ヘリウムとその後の水素との順次共注入（本文で議論することになる条件は、これら２つの種のそれぞれについて１．０×１０１６ｃｍ−２に等しい濃度ならびに水素についての３２ｋｅＶに等しい注入エネルギー及びヘリウムについての５２ｋｅＶに等しい注入エネルギーに対応する）。
・Ｈ＋Ｈｅ：水素とその後のヘリウムとの順次共注入（本文で議論することになる条件は、これら２つの種のそれぞれについて１．０×１０１６ｃｍ−２に等しい濃度ならびに水素についての３２ｋｅＶに等しい注入エネルギー及びヘリウムについての５２ｋｅＶに等しい注入エネルギーに対応する）。
・Ｈ：水素のみの注入（本文で議論することになる条件は、１．０×１０１６ｃｍ−２に等しい濃度及び３２ｋｅＶに等しい注入エネルギーに対応する）。
・Ｈｅ＋Ｈ：ヘリウムとその後の水素との順次共注入（本文で議論することになる条件は、これら２つの種のそれぞれについて１．０×１０１６ｃｍ−２に等しい濃度ならびに水素についての３２ｋｅＶに等しい注入エネルギー及びヘリウムについての５２ｋｅＶに等しい注入エネルギーに対応する）。
・Ｈ＋Ｈｅ：水素とその後のヘリウムとの順次共注入（本文で議論することになる条件は、これら２つの種のそれぞれについて１．０×１０１６ｃｍ−２に等しい濃度ならびに水素についての３２ｋｅＶに等しい注入エネルギー及びヘリウムについての５２ｋｅＶに等しい注入エネルギーに対応する）。
従って、有利な変形例においては、本発明は共注入ステップに進むことになる。一般に、ステップ（ａ）は、１種又は複数種が注入されるので、注入ステップと表すことになる。
共注入は注入する種の量を減少させることが特定されている。
この注入ステップの後、ドナー基板をレシーバ基板と接触させることによって組付けステップ（ｂ）を実施する。
これら組み合わせられた基板はその後、所定の温度の変化に従って剥離アニールを受ける。
図１に示すように、剥離アニールは、約１時間の２００℃に等しい温度範囲から始まる。これは結合界面の強化に寄与する。
その後温度は、５００℃以上の「高温」まで上昇する間、上り勾配に従って（１分当たり１０℃とすることができる速度で）上昇する。
高温に達し次第、２００℃程度の温度に達するまで、（１分当たり１０℃とすることができる速度で）すぐに温度を低下させ、その結果「高温」への暴露を制限する。
図２は、「高温」が所定の範囲で（例えば、３０分程度の継続時間を有するとすることができる）安定される公知のタイプの剥離アニールを示す。
剥離アニールの後のＳＯＩ構造の品質を特徴付けるために、構造はいくつかの試験、すなわち「粗さ試験」、「欠陥性試験」を受ける。
これら２種類の試験により、構造の２つの区別される品質が示される。
粗さは、剥離後の、転写された層の表面の粗さである。公知の「高温」剥離アニールは、この粗さを低減させようとする。
本明細書の意味ではすべての場合において、欠陥性は、代表的な粗さ量よりも実質的に大きい欠陥に対応する。これらの欠陥は、転写された層の部分的な引き裂き（ｔｅａｒｉｎｇ）に対応する。従って、欠陥性は、層のその転写前の可能性のある再付着を示す。本明細書において、用語「欠陥」はこの欠陥性に対応し、それ故、粗さを特に対象とはしない。
ＤＷＮヘーズ（Ｈａｚｅ）測定は、得られる構造の表面全体で測定される平均粗さを表している。このヘーズは、分析しようとする表面を走査するＳＰ１によって測定する。そのＳＰ１の原理は、波長が４８８ｎｍに等しいレーザビームに反応してウエハが拡散する光度の検出に基づいている。拡散した光度を、異なる寸法の２種類のチャネル、すなわち「狭い」チャネル（すなわちＤＮＮヘーズ）又は「大きい」チャネル（すなわちＤＷＮヘーズ）によって取り戻す。
図３は、最高温度における０分（すなわち、本発明による剥離アニール）、１０分及び３０分に等しい暴露時間についての、剥離アニール中に達する最高温度による剥離後のＳＯＩ構造のＤＷＮヘーズを示す。
図４ａ、図４ｂ及び図４ｃは、ＳＯＩ構造における剥離後、ＳＰ１によって観測した欠陥マップを示す。図４ａ、図４ｂ及び図４ｃのそれぞれにおいて、最高剥離アニール温度は、５００℃、６００℃及び６７５℃に等しい。「高温」での暴露は３０分間である（公知のタイプの剥離アニール）。
図３、図４ａ、図４ｂ及び図４ｃにおいて、注入条件は先に言及した条件である。
図３は、公知であり、また先に言及したように、剥離アニール温度を上昇させる行為によって粗さが改善されることを明確に示している。実際には、図３に示すように、暴露時間にかかわらず、最高剥離アニール温度が上昇した場合に平均粗さが改善される（低減される）。
加えて、図３は、高温での暴露時間を減少させる行為により、良好な条件においてより高温で剥離アニールを行うことが可能となることを示している。
より正確に言えば、７００℃を超える剥離温度（この剥離温度においては３０分の範囲の場合）及び７５０℃を超える剥離温度（この剥離温度においては１０分の範囲の場合）について、転写しようとする層を正確に剥離することが実際には困難、又は不可能でさえあったことが、図３にその品質が示されている構造において観測されている。
このことは、図４ａ、図４ｂ及び図４ｃに示す結果に匹敵する。
実際には、「高温」を上昇させる行為によって、得られた構造において転写された層の縁部に引き裂きが増大されたこと、基板を剥離することが困難であったことを、これらの図面においては留意されたい。
加えて、これらの高温においては、シリコン−シリコン結合による再付着の現象に留意されたい。
従って、図４ｃにおいては、ウエハの縁部において数多くの引き裂きが見られる。
図４ｃ（同じ「高温」値に対応する）と比較して縁部における欠陥が著しく減少した図５において見られるように、本発明に適合する剥離アニールを適切に導入した場合には、この引き裂き現象が低減される。
図６の表は、全体的に、「高温」での暴露時間を削減することが提示する利点を示している。
実際には、高温を上昇させる行為により剥離後の粗さが改善されるが、これにより基板の再付着が起こる可能性が高いことが上でわかった。
図６の表は、様々な剥離アニール条件（「高温」値、この「高温」での暴露時間）後に得られる欠陥性に関する結果を示す。
この表において、ボックスが白色である場合には、これは剥離が正しくおこなわれたことを示し、色むら（白色＋灰色又は黒色＋灰色）がある場合には、基板を分離することがますます困難となるが、不可能ではないことを示し、逆にボックスが黒色である場合には、基板がかなり損なわれ又はさらに破壊され、これにより過剰な再付着が生じることを示す。
例えば、７５０℃を超える「高温」での３０分の露光時間では、基板を剥離することが不可能であった。一方、同じ「高温」でのより短い露光時間では、基板を剥離することが可能であった。
図６の表では、欠陥性に関して良好な品質を有する構造を得ることを可能にする限界条件（剥離アニール中の最高温度の値をＨＴと表しており、この最高温度における暴露時間をＤと表している）の範囲を定める限界Ｌを特定する。この限界Ｌにより２つのフィールドＤ１とＤ２とに分離される。
フィールドＤ１は、受け入れ可能な条件に対応する。フィールドＤ２は、非常に重大な欠陥性を招く条件に対応する。
本発明によれば、剥離アニールをフィールドＤ１において行う。すなわち、限界値よりも低い「高温」値と限界値よりも短い暴露時間とが維持される。
限界Ｌは、暴露時間Ｄが実質的に最高温度ＨＴの一次関数である条件に対応することが観測されている。
より正確に言えば、限界Ｌは、下記式に対応するとして特徴付けることができる。
Ｄ＝（−３／５）ＨＴ＋４５０
Ｄ＝（−３／５）ＨＴ＋４５０
この限界の実証おかげで、限界点Ｌに対応する時間Ｄ及び温度ＨＴを選択することによって高温での暴露を最適化することが可能である。
本実施形態の変形例において、剥離アニール中に達する最大「高温」への暴露は瞬時で、この最大値に達したらすぐに温度を低下させる。このことは特に、図１の例に対応する。
図７及び８は、剥離アニールの様々な最高温度値について、また注入の様々な変形例についての、ＳＯＩ構造に対する剥離アニールが終わった後に得られる粗さを示す。
これらの図面において、下記が指定されている。
・最高剥離アニール温度が５００℃に等しい場合、使用するアニールは、５００℃で３０分の範囲を有する公知のタイプである（図２参照）。
・最高剥離アニール温度が５００℃を超える場合、本発明の変形例に従って、アニールは５００℃を超える温度「ピーク」を示すが、すぐに再度下降する（図１参照）。
・最高剥離アニール温度が５００℃に等しい場合、使用するアニールは、５００℃で３０分の範囲を有する公知のタイプである（図２参照）。
・最高剥離アニール温度が５００℃を超える場合、本発明の変形例に従って、アニールは５００℃を超える温度「ピーク」を示すが、すぐに再度下降する（図１参照）。
図７において、ＤＷＮヘーズは、３種類の注入変形例についてＳＯＩ構造に対して測定されており、最高剥離アニール温度（５００℃〜８００℃）の関数として表されている。
最も高い最高温度に向かって減少するＤＷＮヘーズの一般的な展開が見られる。表面状態の改善に対応するこの減少は、６００℃を超える最高温度について特に顕著である。
最も重要な利得がＨ＋Ｈｅの変形例について観測されることもわかる。実際には、６５０℃未満の温度ではＤＷＮヘーズが非常に高いが、６５０℃からは減少し、Ｈｅ＋Ｈ変形例によるＤＷＮヘーズに急速に追いつく。
ＳＰ１において行った図７に示す観測を、原子間力顕微鏡（ＡＦＭ）によって行った粗さ測定と相関させるべきである。これにより、欠陥の寸法の平方自乗平均（ＲＭＳ）によって特徴付けられる粗さを、ＡＦＭを用いて２×２μｍ２〜４０×４０μｍ２の表面にわたって測定される表面の一部を走査することによって決定することが可能となる。このＲＭＳ粗さはオングストローム（Å）で表される。
そこで、剥離アニール熱収支の最高温度別のＳＯＩ構造の１０×１０μｍ２の表面にわたって測定されるＲＭＳ粗さを、図８に示す。
ＲＭＳ粗さは、剥離アニール温度に従って減少する。これら２つの原子種の共注入に関する変形例は、Ｈの変形例による粗さ未満の粗さを示すことに留意されたい。
加えて、これら３つの変形例について、６００℃を超える温度まで剥離アニールを行うことが特に有利であることが観測されている。
７５０℃からは、これら２つの原子種の共注入に関する変形例によって、等価の粗さを有する表面を得ることが可能となる。
すべての場合において、高温への暴露時間を最小限に抑える（特に、剥離により生じる表面欠陥を修復、又はいずれにしても低減させるために）ことによって、所定の「高温」まで剥離アニールを行う。
試験したこれら３つの注入変形例について、図９の表は、剥離中に最高温度に達したらすぐに温度が低下する変形例における剥離アニール後の基板の剥離の実行可能性を（図６の表と同じ原理で）示す。
この表は、Ｈ＋Ｈｅ注入により欠陥性に関して最良の結果がもたらされることを示している。これにより、このタイプの注入が最も有利であると特定されるが、粗さのみであればＨｅ＋Ｈ注入と等価であると見なすことができる。
これらの結果のおかげで、本実施形態に係る剥離アニールの温度ピーク値の選択に関する限界温度を評価することが可能である。実際には、３つの注入変形例において、８００℃を超える温度でウエハ剥離することは不可能であった。
本実施形態により以下も可能となる。
・高温への暴露よって、剥離後の表面状態が改善される利益。
・一方、「高温」への暴露時間を制限することによって、再付着による不都合の出現が遅れること。
・高温への暴露よって、剥離後の表面状態が改善される利益。
・一方、「高温」への暴露時間を制限することによって、再付着による不都合の出現が遅れること。
従って、本説明において示す結果は、温度が５００℃を超える場合、より詳細には６００℃を超え７５０℃以下である場合、得られる構造の表面状態が本実施形態の熱収支によって改善され得ることを示している。
ステップ（ａ）中で共注入の変形例を利用することによって、これらの特に有利な結果が得られることにも留意されたい。また、Ｈ＋Ｈｅの共注入によって、欠陥性に関して特に有利な結果がもたらされる。
加えて、この範囲をなくすことにより、剥離アニール時間が削減されるので、Ｓｍａｒｔ Ｃｕｔ（商標）タイプの方法の継続時間を削減することが可能となる。
本実施形態よる剥離アニール後に得られるＳＯＩ型構造は、公知のタイプの剥離アニール（高温範囲を有する）によって得られる粗さ未満の粗さを示す。水素のみの注入あって最高剥離アニール温度が５００℃である場合には、粗さが典型的に、７０〜１００Å ＲＭＳである。
記載の例ではＳＯＩ構造に焦点を合わせているが、当業者は本発明を、Ｓｍａｒｔ Ｃｕｔ（商標）タイプの方法により得ることができる他のタイプの構造に容易に置き換えることができる。
特に、緩和ＳｉＧｅにおいて注入及び破壊が行われるｓＳＯＩ構造については、本説明に記載されている結果に匹敵する結果が得られている。より一般的には、本発明は、本明細書で言及されているステップ（ａ）〜（ｃ）又は（ａ）〜（ｄ）による層転写によって得られる任意の構造に適用可能である。
Claims (14)
- ドナー基板から得られる半導体材料の層を備える構造を形成する方法であって、
（ａ）原子種を注入して、前記ドナー基板中の所定の深さに脆化ゾーンを形成するステップと、
（ｂ）前記ドナー基板をレシーバ基板に対して組み付けるステップと、
（ｃ）エネルギーを供給して、高温剥離アニールを実施することによって、前記脆化ゾーンで前記ドナー基板から得られる前記層を剥離するステップと、
（ｄ）前記層の表面状態の改善を考慮して該層の仕上げ処理を行うステップと、
を備え、
前記ステップ（ｃ）では、前記高温剥離アニールが、該高温剥離アニールの最高温度に対応する高温に達することを可能にする上り勾配に従って展開し、前記高温への暴露時間が、剥離後に得られる前記構造の表面における重大な欠陥性の出現を防止するように制限されることを特徴とする、方法。 - 前記高温での暴露時間（Ｄ）が、該高温の一次関数（Ｌ）である限界以下であることを特徴とする、請求項１に記載の方法。
- 前記一次関数が、
Ｄ＝（−３／５）ＨＴ＋４５０
の形を有し、式中のＨＴが摂氏温度で表される前記高温であり、式中のＤが分で表される前記高温での前記暴露時間であることを特徴とする、請求項１又は２に記載の方法。 - 前記高温での前記暴露時間（Ｄ）が前記限界（Ｌ）に等しいことを特徴とする、請求項２又は３に記載の方法。
- 前記上り勾配の直後に温度が低下する下り勾配が続くように、前記高温での前記暴露時間がゼロであることを特徴とする、請求項１〜４のいずれか一項に記載の方法。
- 前記上り勾配において、温度が１分当たり１０℃上昇することを特徴とする、請求項１〜５のいずれか一項に記載の方法。
- 前記下り勾配において、温度が１分当たり１０℃低下することを特徴とする、請求項１〜６のいずれか一項に記載の方法。
- 前記上り勾配中に達する前記最高温度の値が５００℃を超えることを特徴とする、請求項１〜７のいずれか一項に記載の方法。
- 前記上り勾配中に達する前記最高温度の値が６００℃を超えることを特徴とする、請求項１〜８のいずれか一項に記載の方法。
- 前記上り勾配中に達する前記最高温度の値が７００℃〜７５０℃の範囲内の値であることを特徴とする、請求項１〜９のいずれか一項に記載の方法。
- 前記ステップ（ａ）が共注入ステップであることを特徴とする、請求項１〜１０のいずれか一項に記載の方法。
- 水素種及びヘリウム種が注入されることを特徴とする、請求項１〜１１のいずれか一項に記載の方法。
- 前記水素種が最初に注入されることを特徴とする、請求項１〜１２のいずれか一項に記載の方法。
- 請求項１に記載の方法の前記ステップ（ａ）、前記ステップ（ｂ）及び前記ステップ（ｃ）を行った後に得られるシリコンオンインシュレータ型構造であって、剥離後に測定される粗さが１０×１０μｍ２の表面において１０オングストロームＲＭＳであるシリコンオンインシュレータ型構造。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0754131A FR2914495B1 (fr) | 2007-03-29 | 2007-03-29 | Amelioration de la qualite d'une couche mince par recuit thermique haute temperature. |
| FR0754131 | 2007-03-29 | ||
| PCT/IB2008/000736 WO2008120074A1 (en) | 2007-03-29 | 2008-03-14 | Improving the quality of a thin layer through high-temperature thermal annealing |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010522980A true JP2010522980A (ja) | 2010-07-08 |
| JP5354303B2 JP5354303B2 (ja) | 2013-11-27 |
Family
ID=38442599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010500380A Active JP5354303B2 (ja) | 2007-03-29 | 2008-03-14 | 高温熱アニールによる薄層の質の向上 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7871900B2 (ja) |
| EP (1) | EP2130217B1 (ja) |
| JP (1) | JP5354303B2 (ja) |
| KR (1) | KR101423078B1 (ja) |
| CN (1) | CN101641775B (ja) |
| FR (1) | FR2914495B1 (ja) |
| WO (1) | WO2008120074A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5493343B2 (ja) * | 2008-12-04 | 2014-05-14 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| FR2968121B1 (fr) | 2010-11-30 | 2012-12-21 | Soitec Silicon On Insulator | Procede de transfert d'une couche a haute temperature |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10335616A (ja) * | 1997-05-29 | 1998-12-18 | Mitsubishi Materials Shilicon Corp | Ｓｏｉ基板の製造方法 |
| JP2003347176A (ja) * | 2002-03-20 | 2003-12-05 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
| JP2003347526A (ja) * | 2002-05-02 | 2003-12-05 | Soi Tec Silicon On Insulator Technologies | 材料の二層を剥離する方法 |
| JP2004200682A (ja) * | 2002-12-10 | 2004-07-15 | Soi Tec Silicon On Insulator Technologies | 材料複合体の製造方法 |
| JP2005150297A (ja) * | 2003-11-13 | 2005-06-09 | Seiko Epson Corp | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置、電子機器 |
| JP2006074034A (ja) * | 2004-08-19 | 2006-03-16 | Soi Tec Silicon On Insulator Technologies | 二枚のウエハを結合する前の熱処理 |
| JP2007500435A (ja) * | 2003-07-29 | 2007-01-11 | エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ | 共注入と熱アニールによって特性の改善された薄層を得るための方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1118087C (zh) * | 1999-09-27 | 2003-08-13 | 中国科学院半导体研究所 | 一种制备半导体衬底的方法 |
| US7019339B2 (en) * | 2001-04-17 | 2006-03-28 | California Institute Of Technology | Method of using a germanium layer transfer to Si for photovoltaic applications and heterostructure made thereby |
| US20040262686A1 (en) * | 2003-06-26 | 2004-12-30 | Mohamad Shaheen | Layer transfer technique |
| FR2858462B1 (fr) * | 2003-07-29 | 2005-12-09 | Soitec Silicon On Insulator | Procede d'obtention d'une couche mince de qualite accrue par co-implantation et recuit thermique |
| FR2867307B1 (fr) | 2004-03-05 | 2006-05-26 | Soitec Silicon On Insulator | Traitement thermique apres detachement smart-cut |
| DE102004041378B4 (de) * | 2004-08-26 | 2010-07-08 | Siltronic Ag | Halbleiterscheibe mit Schichtstruktur mit geringem Warp und Bow sowie Verfahren zu ihrer Herstellung |
-
2007
- 2007-03-29 FR FR0754131A patent/FR2914495B1/fr active Active
- 2007-10-16 US US11/873,299 patent/US7871900B2/en active Active
-
2008
- 2008-03-14 WO PCT/IB2008/000736 patent/WO2008120074A1/en active Application Filing
- 2008-03-14 KR KR1020097017835A patent/KR101423078B1/ko active IP Right Grant
- 2008-03-14 CN CN2008800096825A patent/CN101641775B/zh active Active
- 2008-03-14 JP JP2010500380A patent/JP5354303B2/ja active Active
- 2008-03-14 EP EP08719378A patent/EP2130217B1/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10335616A (ja) * | 1997-05-29 | 1998-12-18 | Mitsubishi Materials Shilicon Corp | Ｓｏｉ基板の製造方法 |
| JP2003347176A (ja) * | 2002-03-20 | 2003-12-05 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
| JP2003347526A (ja) * | 2002-05-02 | 2003-12-05 | Soi Tec Silicon On Insulator Technologies | 材料の二層を剥離する方法 |
| JP2004200682A (ja) * | 2002-12-10 | 2004-07-15 | Soi Tec Silicon On Insulator Technologies | 材料複合体の製造方法 |
| JP2007500435A (ja) * | 2003-07-29 | 2007-01-11 | エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ | 共注入と熱アニールによって特性の改善された薄層を得るための方法 |
| JP2005150297A (ja) * | 2003-11-13 | 2005-06-09 | Seiko Epson Corp | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置、電子機器 |
| JP2006074034A (ja) * | 2004-08-19 | 2006-03-16 | Soi Tec Silicon On Insulator Technologies | 二枚のウエハを結合する前の熱処理 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2914495B1 (fr) | 2009-10-02 |
| CN101641775A (zh) | 2010-02-03 |
| JP5354303B2 (ja) | 2013-11-27 |
| US20080237804A1 (en) | 2008-10-02 |
| US7871900B2 (en) | 2011-01-18 |
| KR20100014859A (ko) | 2010-02-11 |
| CN101641775B (zh) | 2012-04-04 |
| EP2130217B1 (en) | 2012-09-26 |
| FR2914495A1 (fr) | 2008-10-03 |
| EP2130217A1 (en) | 2009-12-09 |
| WO2008120074A1 (en) | 2008-10-09 |
| KR101423078B1 (ko) | 2014-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7531427B2 (en) | Thermal oxidation of a SiGe layer and applications thereof | |
| EP1208593B1 (fr) | Procede de traitement de substrats pour la micro-electronique | |
| JP5042837B2 (ja) | 気泡の形成を回避し、かつ、粗さを制限する条件により共注入工程を行う薄層転写方法 | |
| EP1359615B1 (fr) | Procédé de décollement de couches de matériau | |
| EP1792339A1 (en) | Method for obtaining a thin layer by implementing co-implantation and subsequent implantation | |
| CN101138071A (zh) | 键合由从半导体材料中选择的材料制成的两片晶片的方法 | |
| KR20140019350A (ko) | 핸들 웨이퍼에 고 비저항 영역을 갖는 실리콘-온-인슐레이터 구조체 및 그러한 구조체를 제조하는 방법 | |
| US7514341B2 (en) | Finishing process for the manufacture of a semiconductor structure | |
| KR100890792B1 (ko) | 결합 계면 안정화를 위한 열처리 | |
| EP1523771B1 (fr) | Procede de transfert d'une couche mince electriquement active. | |
| JP4999272B2 (ja) | 共注入後に中温で薄膜を分離する方法 | |
| FR2907966A1 (fr) | Procede de fabrication d'un substrat. | |
| TW201034076A (en) | Process to dissolve the oxide layer in the peripheral ring of a structure of semiconductor-on-insulator type | |
| KR20100027947A (ko) | 감소된 ｓｅｃｃｏ 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법 | |
| JP2007500435A (ja) | 共注入と熱アニールによって特性の改善された薄層を得るための方法 | |
| US20070238312A1 (en) | Method of producing SIMOX wafer | |
| JP5354303B2 (ja) | 高温熱アニールによる薄層の質の向上 | |
| KR20110091521A (ko) | 접합 웨이퍼의 제조방법 | |
| JP7500911B2 (ja) | キャリア基板へ有用層を移転するためのプロセス | |
| TWI842398B (zh) | 絕緣體上半導體型多層結構之製造方法 | |
| WO2007071787A1 (en) | Process for simplification of a finishing sequence and structure obtained by the process | |
| US7098148B2 (en) | Method for heat treating a semiconductor wafer | |
| FR2926398A1 (fr) | Transfert de couche avec diminution de la rugosite post-fracture | |
| TW202217915A (zh) | 用於ｓｏｉ結構之載體基板及相關製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101021 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130621 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130730 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130814 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5354303 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |