JP2005150297A - 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置、電子機器 - Google Patents

Abstract

【課題】 基板の反りや半導体の欠損部を発生させる原因となる高温長時間の熱処理を行うことなく、基板本体上に半導体薄膜を積層した電気光学基板を提供することを目的とする。
【解決手段】 ＳＩＭＯＸ法により半導体基板の内部に絶縁層を形成した後、これを基板本体上に貼り合わせて積層基板とし、スイッチング素子の能動層となる半導体層以外の不要な積層部を除去する。半導体層の膜厚は、ＳＩＭＯＸ法での絶縁層形成時のイオンの加速電圧によって調整することができる。
【選択図】 図５

Description

本発明は、電気光学装置用基板の製造方法と電気光学装置用基板、およびこれを用いた電気光学装置、電子機器に関するものである。

近年、液晶パネルを表示部とする電気光学装置が、種々の電子機器に搭載されて利用されている。液晶パネルは、一対の基板間に液晶が封入されたものであり、一方の基板をなす薄膜トランジスタ（Thin Film Transistor、以下、ＴＦＴと略記する。）アレイ基板と、これに対向配置された他方の基板をなす対向基板とを備えている。

ＴＦＴアレイ基板は、光透過性の絶縁基板からなる基板本体と、スイッチング素子としてのＴＦＴと、透明導電膜からなる画素電極と、配向膜とを主体として構成されている。液晶パネルの表示領域内に設けられた画素スイッチング用ＴＦＴの能動層と、非表示領域内に設けられた周辺駆動回路用ＴＦＴの能動層とは、同一の半導体層からなり、同一の膜厚とされている。他方、対向基板は、光透過性基板からなる基板本体と、対向電極と、配向膜と、遮光膜とを主体として構成されている。このように構成され、画素電極と対向電極とが対向するように配置されたＴＦＴアレイ基板と対向基板との間には、液晶層が形成されている。

ＴＦＴアレイ基板では、高速化、低消費電力化、高集積化等の観点から、周辺駆動回路および画素スイッチング素子を構成する各ＴＦＴの能動層に単結晶シリコンを用いることが好ましい。単結晶シリコンを基板本体上に形成する技術としては、ＳＯＩ（Silicon On Insulator）技術が知られている。この技術は、例えばガラス基板等の支持基板と単結晶シリコン基板とを貼り合わせ、複合基板とした上で単結晶シリコン層をＴＦＴの能動層として加工するものである。また、基板本体上に積層された単結晶シリコンの膜厚を調整する技術としては、単結晶シリコン表面を高温加熱によってシリコン酸化膜とした後に、このシリコン酸化膜を除去する犠牲酸化の手法が一般的である（例えば特許文献１参照）。
特開２００２−３３４９９４号公報

犠牲酸化における酸化膜形成時には、例えば１０００℃で６０分以上というような長時間の高温熱処理が必要となるが、半導体層と支持基板との熱膨張係数は大きく異なるので、このような熱処理を施すと、半導体層にスリップや転位等の欠損部が発生し、デバイス特性が変動するという問題があった。さらに、長時間の高温熱処理によって、支持基板の反り量が数十μｍにまで増加してしまい、液晶パネルとした際の光学特性に悪影響がでるという問題があった。
加えて、犠牲酸化においては、酸化膜の除去工程が不可欠となるが、この工程はウエット処理であるために、半導体層と支持基板との接合界面にエッチャントが滲み込み、半導体層に剥がれやパーティクルが発生するという問題があった。特に、画素部に発生したＨＦ欠陥は、表示不良を招き、プロジェクタのライトバルブとして用いた場合には、画素部の欠陥が拡大投影されて表示品位が大きく損なわれるという問題があった。

このような問題を回避する方法として、ＣＭＰ（化学的機械研磨）法によって、半導体層を所定膜厚にまで研磨する方法や、予め単結晶シリコン膜を所望膜厚にした後に支持基板に接合する方法等が考えられる。
ところで、各スイッチング素子の半導体膜の膜厚は、表示領域の画素部においては光リークを防止する目的で、薄くすることが好ましいが、非表示領域の周辺駆動回路部では、耐電圧を大きくする目的で、厚くすることが好ましい。このように相反する条件を共に満たす半導体層の膜厚は、例えば２００ｎｍ程度となる。このような膜厚の半導体層をＣＭＰ法によって研磨すると、研磨量が大きくなるので、研磨ムラによって半導体層の面内均一性が低くなり、所定膜厚２００ｎｍに対して±１０ｎｍものバラつきが発生してしまうという問題があった。また、このような膜厚の半導体層を予め用意し、これを支持基板へ接合することは現状技術では対応しかねるという問題があった。

本発明は、上記の課題を解決するためになされたものであって、基板の反りや半導体膜への欠損部の発生を防止する一方で、所望の膜厚を有する半導体層を支持基板上に形成できるようにし、電気特性と光学的特性とに優れた電気光学装置用基板の製造方法を提供することを目的とする。さらには、この製造方法により製造された電気光学装置用基板を備えた電気光学装置、電子機器を提供することを目的とする。

上記の目的を達成するために、本発明の電気光学装置用基板の製造方法は、半導体基板と支持基板とを貼り合わせてなる複合基板が用いられ、表示領域および周辺回路領域となる各領域にスイッチング素子をそれぞれ備えてなる電気光学装置用基板の製造方法であって、前記半導体基板の内部に絶縁層を形成する工程と、内部に絶縁層を有する前記半導体基板を支持基板に貼り合わせる工程と、前記支持基板に貼り合わされた前記半導体基板の表層側の半導体層を除去する工程とを有し、前記支持基板上に残存した半導体層を用いて前記各領域のスイッチング素子を形成することを特徴とする。

半導体基板の内部に絶縁層を形成すると、この絶縁層により半導体基板が上下２層の半導体層に区分される。絶縁層によって区分された半導体層の一方を支持基板上に貼り合わせた状態でスイッチング素子の能動層として用い、他方の半導体層、すなわち半導体基板と支持基板とを積層してなる複合基板の表層側の半導体層を除去することにより、薄膜化された半導体層を基板本体上に積層することができる。本製造方法によれば、従来、半導体層を薄膜化する際に必要とされていた犠牲酸化工程の高温長時間の熱処理が不要となるので、これを原因とした基板の反りや半導体層の欠損部の発生がなくなり、高品質のスイッチング素子を備え、かつ光学特性に優れた電気光学装置用基板を高い歩留まりで簡単に製造することができる。つまり、半導体基板の内部に絶縁層を形成する工程に熱処理工程が含まれていても、半導体基板と支持基板との貼り合わせの前に行われるために、基板本体の反りや、半導体層の欠損部が発生することがない。本製造方法では、基板本体へ半導体層を貼り合わせた後の薄膜化工程（例えば犠牲酸化等の高温の熱処理工程）が不要となり、製造工程中の基板の反りや半導体膜へのダメージを防止することができるのである。

また、前記絶縁層形成工程においては、半導体基板の片側表面からイオン注入を行った後に熱処理を施すことによって、半導体基板の内部に絶縁層を形成することができる。
半導体基板の内部に絶縁層を設ける手法として、半導体基板の片側表面からイオン注入を行った後に、熱処理を施す方法、いわゆるＳＩＭＯＸ法（Separation by Implantation of Oxygen）を採用することが好ましい。一般にＳＩＭＯＸ法とは、シリコン基板の内部に酸素イオンを注入し、熱処理することで基板内部に埋め込みシリコン酸化膜を形成する手法をいうが、本明細書では、酸素イオンの他に窒素イオン等、シリコン原子と結合して絶縁膜を形成するイオンを注入し、熱処理することで基板内部に絶縁層を形成する手法として、ＳＩＭＯＸ法を定義する。このＳＩＭＯＸ法で半導体基板の内部に絶縁層を設けることにより、半導体基板の薄膜化を行うことができる。この方法ではウエット工程を含まないので、ウエット工程を原因とする半導体層の剥がれやパーティクル発生等の不良がなくなり、表示品位の高い電気光学装置用基板の提供が可能となる。さらに、支持基板上に、表示領域と周辺回路領域の各スイッチング素子の同一の能動層厚となる薄膜の半導体層を一工程で容易に形成できる。

また、ＳＩＭＯＸ法によって半導体基板の内部に形成された絶縁層は除去しても良いし、除去しなくても良い。絶縁層を支持基板上に貼り合わされた半導体膜上から除去しない場合には、これをスイッチング素子のゲート絶縁膜として利用することができる。この場合、一工程で、スイッチング素子の能動層となる半導体層とゲート絶縁膜とを、それぞれ所望の膜厚で支持基板上に積層することができる。

また、本発明の製造方法にあっては、イオン注入を行う側の半導体基板の表面に、イオン注入の前に予め酸化膜層を設ける工程を有することが好ましい。酸化膜層を設けることにより、ＳＩＭＯＸ法のイオン注入の際に半導体基板表面が荒れたり、ダメージを受けるのを防止できるので、より一層高品質の電気光学装置用基板を安定して提供可能となる。

さらに、本発明の製造方法では、半導体基板に注入するイオン種が酸素または窒素であることが好ましい。この場合、半導体基板の内部に形成される絶縁層がシリコン酸化膜またはシリコン窒化膜となり、スイッチング素子のゲート絶縁膜として使用すると好適なものとなる。

本発明の製造方法においては、半導体基板へのイオン注入の加速電圧を調整することにより、半導体基板の内部に所望の深さで絶縁層を形成することが望ましい。
ＳＩＭＯＸ法で形成された絶縁層により半導体基板が上下２層の半導体層に区分され、その一方がスイッチング素子の能動層となるので、この半導体層の膜厚は半導体基板内での絶縁層が形成される深さによって決まる。よって、半導体基板の内部に所望の深さで絶縁層を形成すれば、この絶縁層によって区分される半導体層の膜厚が調整できる。本発明の製造方法によれば、半導体基板の内部に絶縁層を設ける方法として、ＳＩＭＯＸ法を使用するので、イオン注入の際の加速電圧を変化させることにより、絶縁層が形成される深さを容易かつ正確に調整することができる。よって、所望膜厚の半導体層を支持基板上に形成でき、目的に応じた特性を有する電気光学装置用基板が提供できる。

イオン注入の際の加速電圧は、１０〜５０ｋｅＶであることが好ましい。１０ｋｅＶ未満であると、半導体基板内に絶縁膜が形成されるに十分な量のイオンが注入されないばかりでなく、半導体内部に形成される絶縁膜の深さが浅すぎる。また、５０ｋｅＶを超えると、絶縁層が形成される深さが深すぎて、能動層となる半導体層の膜厚が大きくなりすぎるためである。上記範囲内の加速電圧であれば、半導体基板のイオン注入側表面から内部絶縁層までの半導体層の膜厚がスイッチング素子の膜厚として好適なものとなる。

本発明の電気光学装置用基板の製造方法にあっては、支持基板が絶縁性基板からなることが好ましく、さらには透明基板であることが好ましい。例えば、ガラスまたは石英からなることが好ましい。

また、半導体基板は単結晶シリコン基板であることが好ましい。単結晶シリコン基板によれば、基板本体上に単結晶シリコン薄膜を能動層として積層することとなるので、キャリア移動度が高く、高性能のスイッチング素子が高い集積度で形成された電気光学装置用基板を提供できる。

本発明の電気光学基板は、本発明の電気光学装置用基板の製造方法によって得られるものであるので、高品質のスイッチング素子を備え、かつ光学特性にすぐれたものとなる。
また、本発明の電気光学装置は、上記電気光学装置用基板を備えたことを特徴とする。また、本発明の電子機器は、この電気光学装置を備えたことを特徴とする。本構成によれば、光リーク電流の発生を十分に防止し、かつ十分な耐圧特性を有した高性能な電気光学装置及び電子機器を実現することができる。また、製造の歩留まりも高めることができる。特に、本電気光学装置を投射型表示装置の光変調手段として用いた場合、ＨＦ欠陥等が拡大投影されることによる表示品質の低下を確実に防止できるため、本発明の効果がよりよく発揮される。

[第１実施形態]
[電気光学基板および電気光学装置]
図１は、本発明の液晶パネルの一実施形態の全体構成を示す平面図である。この液晶パネルは、本発明の電気光学基板の製造方法によって得られたＴＦＴアレイ基板を備えてなるものであって、図１は、このＴＦＴアレイ基板をその上に形成された各構成要素とともに対向基板の側から見た状態を示した平面図である。また、図２は、図１のＡ−Ａ’断面図であり、図３は、図１のＢ−Ｂ’断面図である。

図１〜図３に示す液晶パネルは、一対の基板間に液晶が封入されたものであり、一方の基板をなすＴＦＴアレイ基板１０と、これに対向配置された他方の基板をなす対向基板２０とを備えている。
図１は、ＴＦＴアレイ基板１０をその上に形成された各構成要素とともに対向基板２０の側から見たものである。図１に示すように、ＴＦＴアレイ基板１０の上には、シール材５１がその縁に沿って設けられており、その内側には、シール材５１に並行して額縁としての遮光膜５３が設けられている。また、図１において、符号５２は、表示領域を示している。表示領域５２は、額縁としての遮光膜５３の内側の領域であり、液晶パネルの表示に実質的に寄与する領域である。また、符号５４は、表示領域の外側の領域である周辺回路領域を示している。

周辺回路領域５４には、データ線駆動回路１０１および外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられ、走査線駆動回路１０４がこの一辺に隣接する２辺に沿って設けられ、プリチャージ回路１０３が残る一辺に沿って設けられている。さらに、データ線駆動回路１０１、プリチャージ回路１０３、走査線駆動回路１０４と外部回路接続端子１０２との間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部に対応する位置には、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための導通材１０６が設けられている。そして、シール材５１とほぼ同じ輪郭を持つ対向基板２０が当該シール材５１によりＴＦＴアレイ基板１０に固着されている。

また、図２および図３に示すように、ＴＦＴアレイ基板１０は、石英などの光透過性の絶縁基板からなる基板本体１０Ａと、その液晶層５０側の表面上に形成され、ＩＴＯ（Indium Tin Oxide）膜などの透明導電性膜からなる画素電極９ａと、表示領域５２に設けられた画素スイッチング用ＴＦＴ（スイッチング素子）３０および周辺回路領域５４に設けられた駆動回路用ＴＦＴ（スイッチング素子）３１と、ポリイミド膜等の有機膜から形成され、ラビング処理等の所定の配向処理が施された配向膜１６とを主体として構成されている。

他方、対向基板２０は、石英からなる基板本体２０Ａと、その液晶層５０側の表面上に形成された対向電極２１と、配向膜２２と、金属などからなり、各画素部の開口領域以外の領域に設けられた遮光膜２３、および、遮光膜２３と同じかあるいは異なる材料からなる額縁としての遮光膜５３とを主体として構成されている。
このように構成され、画素電極９ａと対向電極２１とが対向するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、液晶層５０が形成されている。

また、図２に示すように、ＴＦＴアレイ基板１０の基板本体１０Ａの液晶層５０側の表面上において、各画素スイッチング用ＴＦＴ３０に対応する位置には、遮光膜１１が設けられている。また、遮光膜１１と複数の画素スイッチング用ＴＦＴ３０との間には、第１層間絶縁膜１２が設けられている。第１層間絶縁膜１２は、画素スイッチング用ＴＦＴ３０を構成する半導体膜１ａを遮光膜１１から電気的に絶縁するために設けられるものである。

図２および図３に示すように、画素スイッチング用ＴＦＴ３０および駆動回路用ＴＦＴ３１は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線３ａからの電界によりチャネルが形成される半導体膜１ａのチャネル領域１ａ’、ゲート電極３ｃからの電界によりチャネルが形成される半導体膜１ａのチャネル領域１ｋ’、走査線３ａ及びゲート電極３ｃと半導体膜１ａとを絶縁するゲート絶縁膜２、データ線６ａ、半導体膜１ａの低濃度ソース領域１ｂ、１ｇ及び低濃度ドレイン領域１ｃ、１ｈ、半導体膜１ａの高濃度ソース領域（ソース領域）１ｄ、１ｉ並びに高濃度ドレイン領域１ｅ、１ｊ（ドレイン領域）を備えている。

また、この液晶パネルにおいては、図２に示すように、ゲート絶縁膜２を走査線３ａに対向する位置から延設して誘電体膜として用い、半導体膜１ａを延設して第１蓄積容量電極１ｆとし、更にこれらに対向する容量線３ｂの一部を第２蓄積容量電極とすることにより、蓄積容量７０が構成されている。容量線３ｂおよび走査線３ａは、同一のポリシリコン膜、または、ポリシリコン膜と、金属単体、合金、金属シリサイド等の積層構造からなる。蓄積容量７０の誘電体膜と画素スイッチング用ＴＦＴ３０および駆動回路用ＴＦＴ３１のゲート絶縁膜２とは、同一の酸化膜からなっている。また、画素スイッチング用ＴＦＴ３０のチャネル領域１ａ’、ソース領域１ｄ、ドレイン領域１ｅと、駆動回路用ＴＦＴ３１のチャネル領域１ｋ’、ソース領域１ｉ、ドレイン領域１ｊと、第１蓄積容量電極１ｆとは、同一の半導体膜１ａからなっている。半導体膜１ａは、単結晶シリコンによって形成されたものであり、ＳＯＩ（Silicon On Insulator）技術により絶縁基板１０Ａ上に形成されている。このように、トランジスタの能動層となる半導体膜１ａに単結晶シリコンを用いることで、トランジスタの高性能化及び高集積化を図ることができる。

また、図２に示すように、走査線３ａ、ゲート絶縁膜２の上には、画素スイッチング用ＴＦＴ３０の高濃度ソース領域１ｄへ通じるコンタクトホール５と、画素スイッチング用ＴＦＴ３０の高濃度ドレイン領域１ｅへ通じるコンタクトホール８が各々形成された第２層間絶縁膜４が形成されている。さらに、データ線６ａおよび第２層間絶縁膜４の上には、画素スイッチング用ＴＦＴ３０の高濃度ドレイン領域１ｅへのコンタクトホール８が形成された第３層間絶縁膜７が形成されている。また、画素電極９ａは、このように構成された第３層間絶縁膜７の上面に設けられている。

一方、図３に示すように、駆動回路用ＴＦＴ３１には、画素電極９ａは接続されておらず、駆動回路用ＴＦＴ３１のソース領域１ｉにはソース電極６ｂが、ドレイン領域１ｊにはドレイン電極６ｃが、それぞれ接続されている。

画素スイッチング用ＴＦＴ３０および駆動回路用ＴＦＴ３１の各積層膜において、それぞれの能動層となる半導体膜１ａの膜厚は、同一膜厚の単結晶シリコンからなり、いずれも４５ｎｍ以上、５５ｎｍ以下の範囲であることが好ましい。ここで、半導体膜１ａには、表示領域５２および周辺回路領域５４の各領域でそれぞれ異なる特性が必要とされので、これらの特性を兼ね備える必要がある。すなわち、表示領域５２においては、光リーク電流の発生を十分に低減できるように、膜厚を小さくすることが要求される一方で、周辺回路領域５４においては十分な耐電圧特性が得られるように、膜厚を大きくすることが要求される。これらの互いに相反する特性を兼ね備える膜厚として、４５ｎｍ以上、５５ｎｍ以下の範囲が限定される。半導体膜１ａの膜厚を４５ｎｍ未満とした場合、スイッチング素子の耐圧に悪影響を及ぼす恐れがあり好ましくない。一方、５５ｎｍを越える範囲とした場合、光リーク電流を防止することができなくなる。

[電気光学装置用基板の製造方法]
上記液晶パネルのＴＦＴアレイ基板１０を製造する方法を、図４ないし図１１を参照して詳細に説明する。なお、図１〜図３と図４〜図１１とは、異なる縮尺で示している。まず、基板本体１０Ａ上に、遮光膜１１と第１層間絶縁膜１２とを形成する工程について詳細に説明する。図４はこの工程におけるＴＦＴアレイ基板１０を図２および図３に示した液晶パネルの断面図に対応させて示す工程図である。

はじめに、基板本体１０Ａを用意する。この基板本体１０Ａは、透明な絶縁体からなり、例えばガラス基板、石英基板である。この基板本体１０Ａを、好ましくは窒素等の不活性ガス雰囲気下、約８５０〜１３００℃、より好ましくは１０００℃の高温でアニール処理し、基板本体１０Ａに歪が発生しなくなるように前処理をすることが望ましい。すなわち、製造工程において処理される最高温度に合わせて基板本体１０Ａを同温度か、それ以上の温度で熱処理しておくことが望ましい。このように処理された基板本体１０Ａの表面上の全面に、図４（ａ）に示したように、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、ＭｏおよびＰｂのうちの少なくとも一つを含む金属単体、合金、金属シリサイド等を、スパッタリング法、ＣＶＤ法、電子ビーム加熱蒸着法などにより、例えば１５０〜２００ｎｍの膜厚で積層することにより、遮光膜１１を形成する。

次に、基板本体１０Ａの表面上の全面にフォトレジストを形成し、最終的に形成する遮光膜１１ａのパターンを有するフォトマスクを用いてフォトレジストを露光する。その後、フォトレジストを現像することにより、図４（ｂ）に示したように、最終的に形成する遮光膜１１ａのパターンを有するフォトレジスト２０７を形成する。次にフォトレジスト２０７をマスクとして遮光層１１のエッチングを行い、その後、フォトレジスト２０７を剥離することにより、基板本体１０Ａの表面上において、画素スイッチング用ＴＦＴ３０の形成領域には、図４（ｃ）に示したように、所定パターンを有する遮光膜１１ａが形成される。

ついで、図４（ｄ）に示したように、所定のパターンを有する遮光膜１１ａが形成された基板本体１０Ａの表面上に、スパッタリング法、ＣＶＤ法などの薄膜形成技術により、第１層間絶縁層１２となる絶縁膜１３を形成する。この絶縁膜１３の材料としては、酸化シリコン、窒化シリコンのほか、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス等を例示することができる。また、絶縁膜１３は、上記絶縁体材料の単一層であるほか、複数の絶縁体材料を組み合わせて積層したものであってもよい。例えば、膜厚５０ｎｍのＨＴＯ膜と、膜厚１５ｎｍのＳｉＮ膜、膜厚１６０ｎｍのＴＥＯＳ−ＮＳＧ膜とを、遮光膜１１ａ上に順次積層して、絶縁膜１３とすることができる。絶縁膜１３の膜厚は、４００〜１０００ｎｍ、より好ましくは８００ｎｍ程度とする。この工程にて、遮光膜１１上に積層された絶縁膜１３の表面には、凸部１３ａが形成されるので、ＣＭＰ（化学的機械研磨）法などの方法を用いて、図４（ｅ）に示したように、表面を平坦化する。

次に、半導体基板２０６内に絶縁層２０６ｃを形成する工程について、図５を参照して、詳細に説明する。
まず、半導体基板２０６として、単結晶シリコン基板２０６ａを用意する。単結晶シリコン基板２０６ａの厚さは、例えば６００μｍであり、図５（ａ）に示したように、基板本体１０Ａと貼り合わされる側の表面には、酸化膜層２０６ｂが形成されることが好ましい。酸化膜層２０６ｂは、単結晶シリコン基板２０６ａの表面を０．０５〜０．８μｍ程度、酸化することにより形成できる。酸化膜層２０６ｂは、後述する水素イオン注入工程およびＳＩＭＯＸ法のイオン注入工程において、単結晶シリコン基板２０６ａの表面荒れを防止する目的で形成するものであるので、イオン注入工程の条件によっては、酸化膜層２０６ｂを形成しなくても良い。

単結晶シリコン基板２０６ａ内には、水素イオンを、例えば加速電圧１００ｋｅＶ、ドーズ量１０×１０^１６／ｃｍ^２にて注入する。この水素イオンの注入は、単結晶シリコン基板２０６ａを基板本体１０Ａに貼り合わせた後に、不要となる半導体層を分離させて、除去する目的で行われるものである。したがって、単結晶シリコン基板２０６ａを基板本体１０Ａに貼り合わす前であれば、どの工程中で行われてもよい。

次に、図５（ｂ）に示したように、いわゆるＳＩＭＯＸ法により、単結晶シリコン基板２０６ａ内に絶縁層２０６ｃを形成する。本発明の製造方法において、ＳＩＭＯＸ法とは、酸化膜層２０６ｂが形成された側の表面から、単結晶シリコン基板２０６ａ内に、酸素（Ｏ⁻）または窒素イオン（Ｎ⁻）などのシリコンと結合して絶縁体となるイオン２１１を注入した後、熱処理を施して、絶縁層２０６ｃを形成する工程を指すものである。半導体基板２０６ａは、この絶縁層２０６ｃによって上下２つの半導体層２０６ｄと２０６ｅとに区分される。絶縁層２０６ｃと酸化膜層２０６ｂとに挟まれた下側の半導体層２０６ｄは、ＴＦＴ３０およびＴＦＴ３１の能動層となる半導体膜１ａとされる部分であり、絶縁層２０６ｃを挟んで半導体基板２０６ａの反対側の表面となる上側の半導体層２０６ｅは、後に除去される部分である。半導体層２０６ｄの膜厚は、単結晶シリコン基板２０６ａにおける絶縁層２０６ｃの形成位置により調整可能であり、この形成位置は単結晶シリコン基板２０６ａへのイオン注入の深さにより調整可能である。さらに、このイオン注入の深さは、ＳＩＭＯＸ法でのイオンの加速電圧を調整することにより、容易かつ精密に行うことができる。よって、ＳＩＭＯＸ法でのイオン注入時の加速電圧を調整することにより、半導体層２０６ｄを所望膜厚とすることができることとなる。

半導体層２０６ｄの膜厚は、４５ｎｍ以上５５ｎｍ以下の範囲であることが好ましく、絶縁層２０６ｃの膜厚は特に限定されるものではないが、各ＴＦＴ３０、３１のゲート絶縁層２として利用する場合があることを考慮すれば、５０ｎｍ以上８０ｎｍ以下であることが好ましい。このような層構造を実現するためのイオン注入の条件としては、イオン２１１の加速電圧を１０〜５０ｋｅＶとし、ドーズ量を２×１０^１７〜２×１０^１８ｋｅＶ／ｃｍ^２とすることが好ましい。また、注入するイオン２１１は、酸素イオンや窒素イオンに限らず、シリコンと結合して絶縁層を形成するものであれば、特に限定されるものではない。また、注入したイオンを絶縁性の化合物とするための熱処理条件は、特に限定されるものではないが、例えば６００〜１３００℃が好ましい。

次に、図５（ｃ）に示したように、酸化膜層２０６ｂを基板本体１０Ａへの貼り代２０６ｂ´とする目的で、熱酸化やＣＶＤ等によって、酸化膜層２０６ｂの膜厚を２００ｎｍ程度になるまで成長させる。この工程は、前述のＳＩＭＯＸ工程で行う熱処理時に、併せて行うこともできる。

そして、図６（ａ）に示したように、この酸化膜２０６ｂ´を介して、基板本体１０Ａと単結晶シリコン基板２０６ａとを貼り合わせる。これにより、遮光膜１１と、第１層間絶縁膜１２と、能動層となる半導体層２０６ｄとが、基板本体１０Ａ上に順次積層された複合基板２５０とすることができる。ここで、貼り代２０６ｂ´は、絶縁性のシリコン酸化膜であるので、基板本体１０Ａに積層された絶縁膜１３と貼り合わされることにより、ＴＦＴの第１層間絶縁層１２とすることができる。この貼り合わせ工程は、例えば３００℃で２時間熱処理することにより２枚を基板を直接貼り合わせる方法を採用することができる。また、貼り合わせ強度をさらに高めるためには、４５０℃程度の熱処理を再度施すことが好ましい。

次に、複合基板２５０の最表層となった半導体層２０６ｅの一部を分離して、半導体層２０６ｅを薄膜化するための熱処理を行う。これは、単結晶シリコン基板２０６ａに予め注入しておいた水素イオンによって、シリコンの結合を分断させて半導体層２０６ｅの一部が剥離するようにしたものである。ここでの熱処理は、例えば、貼り合わせた２枚の基板を毎分２０℃の昇温速度にて６００℃まで加熱することによって行うことができる。この熱処理により、半導体層２０６ｅの表層部が剥離して、残存した半導体層２０６ｅが薄膜化される。この後、図６（ｂ）に示したように、残存した半導体層２０６ｅをさらにエッチング等の処理によって完全に除去すると、絶縁層２０６ｃが複合基板２５０の最表層となる。

次いで、この絶縁層２０６ｃを除去して、図６（ｃ）に示したように、所望の膜厚を有する半導体層２０６ｅを複合基板２５０の最表層とする。この半導体層２０６ｅに、フォトリソグラフィー工程、エッチング工程等で所定のパターニングを行って、図６（ｄ）に示したように、画素スイッチング用ＴＦＴ３０および駆動回路用ＴＦＴ３１の能動層となる半導体膜１ａを形成する。表示領域中のデータ線６ａ下で容量線３ｂが形成される領域と、走査線３ａに沿って容量線３ｂが形成される領域においては、半導体層２０６ｅは第１蓄積容量電極１ｆとされる。

さらに、能動層となる半導体膜１ａおよび第１蓄電容量電極１ｆが形成された基板本体１０Ａに、短時間（１例として約１０分〜約９０分程度）の熱処理を施して、能動層となる半導体膜１ａおよび第１蓄電容量電極１ｆの表面上に、酸化シリコン膜２ａを形成した後に、ＨＴＯ膜２ｂを積層して、図６（ｅ）に示したように、ゲート絶縁膜２とする。ゲート絶縁膜２の膜厚は、約１０ｎｍ〜約６０ｎｍ程度が好ましい。酸化シリコン膜２ａの膜厚は８ｎｍ程度に薄い方が好ましいが、最大２０ｎｍ程度であってもよい。また、ＨＴＯ膜２ｂの膜厚は、６０ｎｍ程度が好ましい。また、本実施の態様にあっては、ゲート絶縁膜２は２層の積層膜であるが、この構成はこれに限定されるものではなく、単一膜であっても、複数の絶縁膜の積層膜であってもよい。

このようにして、基板本体１０Ａ上に単結晶シリコンからなる半導体膜１ａが積層された複合基板２５０が製造される。この複合基板２５０から各種の電気光学装置用基板が製造可能であるが、以下、図２および図３に示した液晶パネルのＴＦＴアレイ基板とする方法を、詳細に説明する。

[ＴＦＴの製造方法]
まず、図７（ａ）に示すように、Ｎチャネルの半導体膜１ａに対応する位置にレジスト膜３０１を形成し、Ｐチャネルの半導体膜１ａにＰなどのＶ族元素のドーパント３０２を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、２×１０¹¹／ｃｍ²のドーズ量にて）ドープする。
図７（ｂ）に示すように、図示を省略するＰチャネルの半導体膜１ａに対応する位置にレジスト膜を形成し、Ｎチャネルの半導体膜１ａにＢなどのIII族元素のドーパント３０３を低濃度で（例えば、Ｂイオンを３５ｋｅＶの加速電圧、１×１０¹²／ｃｍ²のドーズ量にて）ドープする。

次に、図７（ｃ）に示すように、Ｐチャネル、Ｎチャネル毎に各半導体膜１ａのチャネル領域１ａ’の端部を除く基板１０の表面にレジスト膜３０５を形成し、Ｐチャネルについて、図７（ａ）に示した工程の約１〜１０倍のドーズ量のＰなどのＶ族元素のドーパント３０６、Ｎチャネルについて図７（ｂ）に示した工程の約１〜１０倍のドーズ量のＢなどのIII族元素のドーパント３０６をドープする。
次に、図７（ｄ）に示すように、半導体膜１ａを延設してなる第１蓄積容量電極１ｆを低抵抗化するため、基板本体１０Ａ表面の第１蓄積容量電極１ｆ以外の部分に対応する部分にレジスト膜３０７（走査線３ａよりも幅が広い）を形成し、これをマスクとしてその上からＰなどのＶ族元素のドーパント３０８を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、３×１０¹⁴／ｃｍ²のドーズ量にて）ドープする。

次に、図８（ａ）に示すように、減圧ＣＶＤ法等によりポリシリコン層３を３５０ｎｍ程度の厚さで堆積した後、リン（Ｐ）を熱拡散し、ポリシリコン膜３を導電化する。又は、Ｐイオンをポリシリコン膜３の成膜と同時に導入したドープトシリコン膜を用いてもよい。これにより、ポリシリコン層３の導電性を高めることができる。更にポリシリコン層３の導電性を高めるため、ポリシリコン層３の上部に、Ｔｉ、Ｗ、Ｃｏ及びＭｏのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等を、スパッタリング法、ＣＶＤ法、電子ビーム加熱蒸着法などにより、例えば１５０〜２００ｎｍの膜厚に堆積した層構造にすることも可能である。
次に、図８（ｂ）に示すように、レジストマスクを用いたフォトリソグラフィー工程、エッチング工程等により、図２に示した如き所定パターンの走査線３ａと共に容量線３ｂを形成する。尚、この後、基板本体１０Ａの裏面に残存するポリシリコンを基板本体１０Ａの表面をレジスト膜で覆ってエッチングすることにより除去する。

次に、図８（ｃ）に示すように、半導体膜１ａに駆動回路用ＴＦＴ３１のＰチャネルのＬＤＤ領域を形成するために、Ｎチャネルの半導体膜１ａに対応する位置をレジスト膜３０９で覆い、ゲート電極３ｃを拡散マスクとして、ＢなどのIII族元素のドーパント３１０を低濃度で（例えば、ＢＦ₂イオンを９０ｋｅＶの加速電圧、３×１０¹³／ｃｍ²のドーズ量にて）ドープし、Ｐチャネルの低濃度ソース領域１ｇ及び低濃度ドレイン領域１ｈを形成する。

続いて、図８（ｄ）に示すように、半導体膜１ａに画素スイッチング用ＴＦＴ３０および駆動回路用ＴＦＴ３１のＰチャネルの高濃度ソース領域１ｄ、１ｉ及び高濃度ドレイン領域１ｅ、１ｊを形成するために、Ｎチャネルの半導体膜１ａに対応する位置をレジスト膜３０９で覆った状態で、かつ、図示はしていないが走査線３ａよりも幅の広いマスクでレジスト層をＰチャネルに対応する走査線３ａ上に形成した状態で、同じくＢなどのIII族元素のドーパント３１１を高濃度で（例えば、ＢＦ₂イオンを９０ｋｅＶの加速電圧、２×１０¹⁵／ｃｍ²のドーズ量にて）ドープする。

次に、図９（ａ）に示すように、半導体膜１ａに画素スイッチング用ＴＦＴ３０および駆動回路用ＴＦＴ３１のＮチャネルのＬＤＤ領域を形成するために、Ｐチャネルの半導体膜１ａに対応する位置をレジスト膜（図示せず）で覆い、走査線３ａ（ゲート電極）を拡散マスクとして、ＰなどのＶ族元素のドーパント６０を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、６×１０¹²／ｃｍ²のドーズ量にて）ドープし、Ｎチャネルの低濃度ソース領域１ｂ、１ｇ及び低濃度ドレイン領域１ｃ、１ｈを形成する。

続いて、図９（ｂ）に示すように、半導体膜１ａに画素スイッチング用ＴＦＴ３０および駆動回路用ＴＦＴ３１のＮチャネルの高濃度ソース領域１ｄ、１ｉ及び高濃度ドレイン領域１ｅ、１ｊを形成するために、走査線３ａよりも幅の広いマスクでレジスト６２をＮチャネルに対応する走査線３ａ上に形成した後、同じくＰなどのＶ族元素のドーパント６１を高濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、４×１０¹⁵／ｃｍ²のドーズ量にて）ドープする。以上により、画素スイッチング用ＴＦＴ３０が製造される。なお、本実施形態においては、画素スイッチング用ＴＦＴ３０の製造方法について説明したが、全く同様にして駆動回路用ＴＦＴ３１を製造することができる。

次に、図９（ｃ）に示すように、容量線３ｂ及び走査線３ａを覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４を形成する。第２層間絶縁膜４の膜厚は、約５００〜１５００ｎｍが好ましく、更に８００ｎｍがより好ましい。
この後、高濃度ソース領域１ｄ、１ｉ及び高濃度ドレイン領域１ｅ、１ｊを活性化するために約８５０℃のアニール処理を２０分程度行う。

次に、図９（ｄ）に示すように、データ線に対するコンタクトホール５を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。また、走査線３ａや容量線３ｂを図示しない配線と接続するためのコンタクトホールも、コンタクトホール５と同一の工程により第２層間絶縁膜４に開孔する。

次に、図１０（ａ）に示すように、第２層間絶縁膜４の上に、スパッタ処理等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を、金属膜６として、約１００〜７００ｎｍの厚さ、好ましくは約３５０ｎｍに堆積する。
さらに、図１０（ｂ）に示すように、フォトリソグラフィー工程、エッチング工程等により、データ線６ａを形成する。
次に、図１０（ｃ）に示すように、データ線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜７を形成する。第３層間絶縁膜７の膜厚は、約５００〜１５００ｎｍが好ましく、更に８００ｎｍがより好ましい。

次に、図１１（ａ）に示すように、画素スイッチング用ＴＦＴ３０において、画素電極９ａと高濃度ドレイン領域１ｅとを電気的に接続するためのコンタクトホール８を、反応性エッチング、反応性イオンビームエッチング等のドライエッチング或いはウエットエッチングにより形成する。
次に、図１１（ｂ）に示すように、第３層間絶縁膜７の上に、スパッタ処理等により、ＩＴＯ等の透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積する。

さらに、図１１（ｃ）に示すように、フォトリソグラフィー工程、エッチング工程等により、画素電極９ａを形成する。なお、本実施形態の液晶装置が反射型液晶装置である場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。
続いて、画素電極９ａの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように、且つ所定方向にラビング処理を施すこと等により、配向膜１６が形成される。
以上のようにして、ＴＦＴアレイ基板（電気光学装置用基板）１０が製造される。

上述したように、本実施形態では、ＳＩＭＯＸ法を用いて、単結晶シリコン基板２０６ａの内部に絶縁層２０６ｃを形成することにより、単結晶シリコン基板２０６ａを所定厚の２層の半導体層２０６ｄ、２０６ｅに区分した状態とし、これを基板本体１０Ａに貼り合わせる。ＴＦＴの能動層とされる半導体層２０６ｅの膜厚は、単結晶シリコン基板２０６ａ内における絶縁層２０６ｃの形成位置に依存しており、絶縁層２０６ｃの形成位置は、ＳＩＭＯＸ法でのイオン注入の加速電圧で調整可能である。よって、ＳＩＭＯＸ法を利用し、かつそのイオン注入時の加速電圧を調整することにより、所望厚の半導体層２０６ｄを基板本体１０Ａに容易に積層することができる。

さらに本実施形態によれば、半導体層２０６ｄを基板本体１０Ａに貼り合わせる前に、予め半導体２０６ｄを薄膜化するための処理（単結晶シリコン基板２０６ａへのイオン注入による絶縁層２０６ｃの形成）を行なっているため、基板１０Ａ上に半導体層２０６ｄを積層した複合基板２５０に犠牲酸化処理等の高温長時間の加熱処理が施されることがなくなる。これにより、従来のような製造工程中の基板本体１０Ａの反りや、基板本体１０Ａと半導体層２０６ｄとの熱膨張係数の違いに起因した欠損部の発生を防止することができ、高品質なＴＦＴ３０、３１を高い歩留まりで簡単に製造することができる。なお、本実施形態では、図６（ｅ）において、ゲート絶縁膜２を形成する際に１０００℃程度の高温の熱酸化処理を行なっているが、この処理時間は犠牲酸化工程に比べて十分に短い（１例として約３０分程度）ため、基板本体１０Ａの反りやＴＦＴの特性の劣化は殆ど生じない。

[電気光学装置の製造方法]
対向基板２０の製造方法及びＴＦＴアレイ基板１０と対向基板２０とから液晶パネルを製造する方法について説明する。
図２に示した対向基板２０については、基板本体２０Ａとしてガラス基板等の光透過性基板を用意し、基板本体２０Ａの表面上に、遮光膜２３及び周辺見切りとしての遮光膜５３を形成する。遮光膜２３及び周辺見切りとしての遮光膜５３は、例えばＣｒ、Ｎｉ、Ａｌなどの金属材料をスパッタリングした後、フォトリソグラフィー工程、エッチング工程を経て形成される。なお、これらの遮光膜２３、５３は、上記の金属材料の他、カーボンやＴｉなどをフォトレジストに分散させた樹脂ブラックなどの材料から形成してもよい。

その後、基板本体２０Ａの表面上の全面にスパッタリング法などにより、ＩＴＯ等の透明導電性薄膜を、約５０〜２００ｎｍの厚さに堆積することにより、対向電極２１を形成する。更に、対向電極２１の表面上の全面にポリイミドなどの配向膜の塗布液を塗布した後、所定のプレティルト角を持つように、且つ所定方向にラビング処理を施すこと等により、配向膜２２を形成する。以上のようにして、対向基板２０が製造される。

そして、上述のように製造されたＴＦＴアレイ基板１０と対向基板２０とを、配向膜１６及び２２が互いに対向するようにシール材５１により貼り合わせ、真空吸引法などの方法により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶を吸引して、所定の厚みを有する液晶層５０を形成することにより、上記構造の液晶パネルが製造される。
そして、最後に、対向基板２０の投射光が入射する側およびＴＦＴアレイ基板１０の出射光が出射する側に各々、例えば、ＴＮ（Twisted Nematic）モード、ＶＡ（VerticallyAligned）モード、ＰＤＬＣ(Polymer Dipersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光手段などが所定の方向で配置される。
このようにして製造された液晶パネルでは、ＴＦＴアレイ基板１０における光リーク電流の発生や半導体層の欠損を原因とした表示特性の劣化が起こらないので、高品位の画像表示が可能となる。

［電子機器］
次に、上記実施態様の電気光学装置を備えた電子機器の一例である投射型表示装置ついて説明する。
図１２は、本発明の投射型表示装置の一例を示した概略構成図である。図１２において、投射型表示装置１１００は、上述した液晶パネル（電気光学装置）を３個用意し、おのおのＲＧＢ用の液晶装置９６２Ｒ、９６２Ｇおよび９６２Ｂとして用いた投射型表示装置の光学系の概略構成図を示す。本例の投射型表示装置の光学系には、光源装置（光源）９２０と、均一照明光学系９２３が採用されている。そして、投射型表示装置は、この均一照明光学系９２３から出射される光束Ｗを赤（Ｒ）、緑（Ｇ）、青（Ｂ）に分離する色分離手段としての色分離光学系９２４と、各色光束Ｒ、Ｇ、Ｂを変調する変調手段としての３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂと、変調された後の色光束を再合成する色合成手段としての色合成プリズム９１０と、合成された光束を投射面１００の表面に拡大投射する投射光学系としての投射レンズユニット９０６を備えている。また、青色光束Ｂを対応するライトバルブ９２５Ｂに導く導光系９２７をも備えている。

均一照明光学系９２３は、２つのレンズ板９２１、９２２と反射ミラー９３１を備えており、反射ミラー９３１を挟んで２つのレンズ板９２１、９２２が直交する状態に配置されている。均一照明光学系９２３の２つのレンズ板９２１、９２２は、それぞれマトリクス状に配置された複数の矩形レンズを備えている。光源装置９２０から出射された光束は、第１のレンズ板９２１の矩形レンズによって複数の部分光束に分割される。そして、これらの部分光束は、第２のレンズ板９２２の矩形レンズによって３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂ付近で重畳される。したがって、均一照明光学系９２３を用いることにより、光源装置９２０が出射光束の断面内で不均一な照度分布を有している場合でも、３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂを均一な照明光で照明することが可能となる。

各色分離光学系９２４は、青緑反射ダイクロイックミラー９４１と、緑反射ダイクロイックミラー９４２と、反射ミラー９４３から構成される。まず、青緑反射ダイクロイックミラー９４１において、光束Ｗに含まれている青色光束Ｂおよび緑色光束Ｇが直角に反射され、緑反射ダイクロイックミラー９４２の側に向かう。赤色光束Ｒはこのミラー９４１を通過して、後方の反射ミラー９４３で直角に反射されて、赤色光束Ｒの出射部９４４から色合成プリズム９１０の側に出射される。
次に、緑反射ダイクロイックミラー９４２において、青緑反射ダイクロイックミラー９４１において反射された青色、緑色光束Ｂ、Ｇのうち、緑色光束Ｇのみが直角に反射されて、緑色光束Ｇの出射部９４５から色合成光学系の側に出射される。緑反射ダイクロイックミラー９４２を通過した青色光束Ｂは、青色光束Ｂの出射部９４６から導光系９２７の側に出射される。本例では、均一照明光学素子の光束Ｗの出射部から、色分離光学系９２４における各色光束の出射部９４４、９４５、９４６までの距離がほぼ等しくなるように設定されている。

色分離光学系９２４の赤色、緑色光束Ｒ、Ｇの出射部９４４、９４５の出射側には、それぞれ集光レンズ９５１、９５２が配置されている。したがって、各出射部から出射した赤色、緑色光束Ｒ、Ｇは、これらの集光レンズ９５１、９５２に入射して平行化される。
このように平行化された赤色、緑色光束Ｒ、Ｇは、ライトバルブ９２５Ｒ、９２５Ｇに入射して変調され、各色光に対応した画像情報が付加される。すなわち、これらの液晶装置は、図示しない駆動手段によって画像情報に応じてスイッチング制御されて、これにより、ここを通過する各色光の変調が行われる。一方、青色光束Ｂは、導光系９２７を介して対応するライトバルブ９２５Ｂに導かれ、ここにおいて、同様に画像情報に応じて変調が施される。なお、本例のライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂは、それぞれさらに入射側偏光手段９６０Ｒ、９６０Ｇ、９６０Ｂと、出射側偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂと、これらの間に配置された液晶パネル９６２Ｒ、９６２Ｇ、９６２Ｂとからなる液晶ライトバルブである。

導光系９２７は、青色光束Ｂの出射部９４６の出射側に配置した集光レンズ９５４と、入射側反射ミラー９７１と、出射側反射ミラー９７２と、これらの反射ミラーの間に配置した中間レンズ９７３と、ライトバルブ９２５Ｂの手前側に配置した集光レンズ９５３とから構成されている。集光レンズ９４６から出射された青色光束Ｂは、導光系９２７を介して液晶装置９６２Ｂに導かれて変調される。各色光束の光路長、すなわち、光束Ｗの出射部から各液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂまでの距離は青色光束Ｂが最も長くなり、したがって、青色光束の光量損失が最も多くなる。しかし、導光系９２７を介在させることにより、光量損失を抑制することができる。
各ライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂを通って変調された各色光束Ｒ、Ｇ、Ｂは、色合成プリズム９１０に入射され、ここで合成される。そして、この色合成プリズム９１０によって合成された光が投射レンズユニット９０６を介して所定の位置にある投射面１００の表面に拡大投射されるようになっている。

このような投射型表示装置は、ライトバルブとして本発明の実施形態の液晶パネル（電気光学装置）９６２Ｒ、９６２Ｇ、９６２Ｂを備えているため、画素部においては光リーク耐性が高く、周辺駆動回路部においては耐電圧性能の高い投射型表示装置を実現できる。特に、投射型表示装置では、ＴＦＴアレイ基板に形成された欠陥（ＨＦ欠陥やＳｅｃｃｏ欠陥等）は視認可能な程度まで拡大投影されるため、本発明の製造方法を用いて欠陥の発生を確実に防止することで、高品質な表示を実現することができる。

なお、本発明は上述の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。基板本体１０Ａは必ずしも絶縁材料である必要はなく、半導体や導電材料からなる基板を用いてもよい。ＴＦＴアレイ基板１０は、ＳＯＩ技術が適用されたものとしたが、ＳＯＩ技術を適用したものでなくてもよく、特に限定されない。また、半導体層１ａを形成する材料は、単結晶シリコンに限定されるものではなく、アモルファスシリコンや多結晶シリコンなどを使用してもよい。さらにエピタキシャル成長を行う際に用いられるマスク材も、ＳｉＯ_２からなるものに限ることはない。また、本実施形態の液晶パネルでは、ＴＦＴアレイ基板１０の周辺回路領域５４に駆動回路用ＴＦＴ３１が設けられているものとしたが、周辺回路領域５４に駆動回路用ＴＦＴ３１が設けられていないものとしてもよく、特に限定されない。また、上記実施形態では、電気光学装置の例として透過型液晶装置を説明したが、これ以外にも、反射型の液晶装置やエレクトロルミネッセンス表示装置等、種々の装置に対して本発明を適用することができる。

[第２実施形態]
[電気光学基板の製造方法]
本実施形態の電気光学基板の製造方法において、第１実施形態の電気光学基板の製造方法と異なる点は、単結晶シリコン基板２０６ａに注入するイオンを酸素に代えて窒素とし、絶縁層２０６ｃをシリコン窒化膜としたところである。これに加えて、基板本体１０Ａに単結晶シリコン基板２０６ａを貼り合せて複合基板２５０とした後に、この複合基板２５０から絶縁層２０６ｃを除去せず、半導体膜１ａと共にパターニングして、ゲート絶縁層２として利用するところである。これらの第１実施形態と異なる工程を取り出して図１３に示した。

まず、第１実施形態と全く同様にして、基板本体１０Ａと単結晶シリコン基板２０６ａとを用意する。ついでＳＩＭＯＸ法で、単結晶シリコン基板２０６ａ内に絶縁層２０６ｃを形成する。この際に、第１実施形態においては、注入するイオン種を酸素としたが、本実施形態においては窒素を用いて、シリコン窒化物の絶縁体層２０６ｃとした。イオン注入条件は、全く同様にした。このようにして用意された両基板を、第１実施形態と全く同様にして貼りり合わせて図１３（ａ）に示したような積層板２５０とする。

次いで、第１実施形態と全く同様にして、複合基板２５０の最上層の半導体層２０６ｅの一部を剥離して薄膜化した後に、除去することにより、図１３（ｂ）に示したように、絶縁層２０６ｃを最上層とする。

第１の実施形態においては、この絶縁層２０６ｅを除去したが、本実施形態においては、半導体層２０６ｄ上に絶縁層２０６ｅを積層したままの状態で、同一工程にて２層を一緒にパターニングする。ただしこの場合、上層側がシリコン窒化膜、下層側が単結晶シリコンであるため、ドライエッチング時のエッチングガスを切り替える必要がある。この工程によって、図１３（ｃ）に示したように、ＴＦＴの能動層となる半導体膜１ａの上面に、ゲート絶縁膜２ｃが積層されたものとなる。なお、このパターニングは、第１実施形態と同様に、フォトリソグラフィー工程、エッチング工程等で行うことができる。また、表示領域中のデータ線６ａ下で容量線３ｂが形成される領域と、走査線３ａに沿って容量線３ｂが形成される領域においては、半導体層２０６ｅは第１蓄積容量電極１ｆとされ、この上の絶縁層２０６ｃはゲート絶縁膜２ｃとされる。

次に、絶縁層２０６ｃからなるゲート絶縁膜２ｃがそれぞれ積層された半導体膜１ａと第１蓄電容量電極１ｆ上に、さらに十分な絶縁を行う目的で、ＨＴＯ膜２ｂを積層して、図１３（ｄ）に示したように、ゲート絶縁膜２とする。ゲート絶縁膜２の膜厚は、約１０ｎｍ〜約６０ｎｍ程度が好ましい。ここでシリコン窒化物からなるゲート絶縁膜２ｃの膜厚は、８ｎｍ程度に薄い方が好ましいが、最大２０ｎｍ程度であってもよい。また、ＨＴＯ膜２ｂの膜厚は、６０ｎｍ程度が好ましい。ゲート絶縁膜２ｃは絶縁層２０６ｃをパターニングしてなるものであるので、この膜厚の調整には、単結晶シリコン基板２０６ａへの窒素イオン注入の際のドーズ量や熱処理条件を調整することにより、行うことができる。また、本実施の態様にあっては、ゲート絶縁膜２は２層の積層膜であるが、この構成はこれに限定されるものではなく、単一膜であっても、複数の絶縁膜の積層膜であってもよい。

この後、第１実施形態において図７ないし図１１に順次示した各工程を経て、ＴＦＴアレイ基板１０が製造される。本実施形態によれば、単結晶シリコン基板２０６ａに注入するイオン種を窒素として絶縁層２０６ｃをシリコン窒化膜とした上で、このシリコン窒化膜を除去せずに半導体膜１ａと共にパターニングすることにより、ＴＦＴ３０，３１の能動層とゲート絶縁膜２とを１工程で形成することができる。よって、製造工程を簡略化することができ、好適である。さらに、ゲート絶縁膜２としてシリコン窒化膜を用いれば、ＴＦＴ３０、３１の信頼性をより向上させることができる。

本発明の電気光学装置の一例である液晶パネルの全体構成を説明するための平面図であり、ＴＦＴアレイ基板をその上に形成された各構成要素とともに対向基板の側から見た状態を示した平面図である。 図１のＡ−Ａ’断面図である。 図１のＢ−Ｂ’断面図である。 本発明の電気光学基板の製造方法に好適に用いられる基板本体の製造方法を示す工程図である。 本発明の電気光学基板の製造方法に好適に用いられる半導体基板の製造方法を示す工程図である。 本発明の電気光学基板の製造方法を示す工程図である。 本発明の電気光学基板の製造方法を示す工程図である。 本発明の電気光学基板の製造方法を示す工程図である。 本発明の電気光学基板の製造方法を示す工程図である。 本発明の電気光学基板の製造方法を示す工程図である。 本発明の電気光学基板の製造方法を示す工程図である。 本発明の投射型表示装置の一例を示した概略構成図である。 本発明の電気光学基板の製造方法の第２実施形態を示す工程図である。

符号の説明

１０…ＴＦＴアレイ基板、１０Ａ…基板本体、３０…画素スイッチング用ＴＦＴ、３１…駆動回路用ＴＦＴ、２０６ａ…単結晶シリコン基板、２０６ｂ…酸化膜層、２０６ｃ…絶縁層、２０６ｅ…半導体層、２０６ｄ…半導体層。

Claims (15)

1. 半導体基板と支持基板とを貼り合わせてなる複合基板が用いられ、表示領域および周辺回路領域となる各領域にスイッチング素子をそれぞれ備えてなる電気光学装置用基板の製造方法であって、
   前記半導体基板の内部に絶縁層を形成する工程と、
   内部に絶縁層を有する前記半導体基板を支持基板に貼り合わせる工程と、
   前記支持基板に貼り合わされた前記半導体基板の表層側の半導体層を除去する工程とを有し、
   前記支持基板上に残存した半導体層を用いて前記各領域のスイッチング素子を形成することを特徴とする電気光学装置用基板の製造方法。
2. 前記絶縁層形成工程においては、前記半導体基板の片側表面からイオン注入を行った後に熱処理を施すことによって、前記半導体基板の内部に絶縁層を形成することを特徴とする請求項１に記載の電気光学装置用基板の製造方法。
3. 前記表示領域および前記周辺回路領域となる各領域に、同一の能動層厚の半導体層を有するスイッチング素子をそれぞれ形成することを特徴とする請求項１または２に記載の電気光学装置用基板の製造方法。
4. 前記半導体基板の表層側の半導体層を除去する工程の後、前記支持基板に貼り合わされた半導体基板の内部の絶縁層を除去する工程をさらに有することを特徴とする請求項１ないし３のいずれか一項に記載の電気光学装置用基板の製造方法。
5. 前記イオン注入を行う側の半導体基板の表面に、イオン注入の前に予め絶縁層を設ける工程を有することを特徴とする請求項２ないし４のいずれか一項に記載の電気光学装置用基板の製造方法。
6. 前記半導体基板に注入するイオン種が酸素または窒素であることを特徴とする請求項２ないし５のいずれか一項に記載の電気光学装置用基板の製造方法。
7. 前記半導体基板へのイオン注入の加速電圧を調整することにより、半導体基板の内部に所望の深さで絶縁層を形成することを特徴とする請求項２ないし６のいずれか一項に記載の電気光学装置用基板の製造方法。
8. 前記半導体基板へのイオン注入の際の加速電圧が１０〜５０ｋeＶであることを特徴とする請求項７記載の電気光学装置用基板の製造方法。
9. 前記支持基板が絶縁性基板からなることを特徴とする請求項１ないし８のいずれか一項に記載の電気光学装置用基板の製造方法。
10. 前記支持基板が透明基板であることを特徴とする請求項１ないし９のいずれか一項に記載の電気光学装置用基板の製造方法。
11. 前記支持基板がガラスまたは石英からなることを特徴とする請求項９または１０に記載の電気光学装置用基板の製造方法。
12. 前記半導体基板が単結晶シリコン基板であることを特徴とする請求項１ないし１１のいずれか一項に記載の電気光学装置用基板の製造方法。
13. 請求項１ないし１２のいずれか一項に記載の電気光学装置用基板の製造方法によって得られたことを特徴とする電気光学装置用基板。
14. 請求項１３に記載の電気光学装置用基板を備えたことを特徴とする電気光学装置。
15. 請求項１４に記載の電気光学装置を備えたことを特徴とする電子機器。
    
    

Images