JP2003152193A - 電気光学装置および電気光学装置の製造方法、並びに投射型表示装置、電子機器 - Google Patents
電気光学装置および電気光学装置の製造方法、並びに投射型表示装置、電子機器Info
- Publication number
- JP2003152193A JP2003152193A JP2002188612A JP2002188612A JP2003152193A JP 2003152193 A JP2003152193 A JP 2003152193A JP 2002188612 A JP2002188612 A JP 2002188612A JP 2002188612 A JP2002188612 A JP 2002188612A JP 2003152193 A JP2003152193 A JP 2003152193A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- light
- electro
- shielding layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 306
- 239000004065 semiconductor Substances 0.000 claims abstract description 178
- 238000001039 wet etching Methods 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 61
- 239000012212 insulator Substances 0.000 claims description 38
- 239000002131 composite material Substances 0.000 claims description 12
- 238000005498 polishing Methods 0.000 claims description 11
- 239000000126 substance Substances 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 7
- 238000010030 laminating Methods 0.000 claims description 4
- 230000003287 optical effect Effects 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 28
- 239000007788 liquid Substances 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 325
- 239000010408 film Substances 0.000 description 147
- 239000004973 liquid crystal related substance Substances 0.000 description 84
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 61
- 239000011229 interlayer Substances 0.000 description 32
- 230000008569 process Effects 0.000 description 27
- 238000003860 storage Methods 0.000 description 26
- 239000010409 thin film Substances 0.000 description 24
- 239000003990 capacitor Substances 0.000 description 22
- 229920002120 photoresistant polymer Polymers 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 239000013078 crystal Substances 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 239000002019 doping agent Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 239000012466 permeate Substances 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 239000003566 sealing material Substances 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 238000010884 ion-beam technique Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 229910021478 group 5 element Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000010365 information processing Effects 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 239000004988 Nematic liquid crystal Substances 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- -1 hydrogen ions Chemical class 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 101000617550 Dictyostelium discoideum Presenilin-A Proteins 0.000 description 1
- 101100321669 Fagopyrum esculentum FA02 gene Proteins 0.000 description 1
- 102100036738 Guanine nucleotide-binding protein subunit alpha-11 Human genes 0.000 description 1
- 101100283445 Homo sapiens GNA11 gene Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 101001094026 Synechocystis sp. (strain PCC 6803 / Kazusa) Phasin PhaP Proteins 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 210000000707 wrist Anatomy 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133345—Insulating layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/13613—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit the semiconductor element being formed on a first substrate and thereafter transferred to the final cell substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
Landscapes
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
(57)【要約】
【課題】 遮光層の電位の制御に使用されるコンタクト
ホールをウエットエッチングを用いて形成する際に、半
導体基板と支持基板との貼り合わせ界面からエッチング
液が浸透しない電気光学装置およびその製造方法を提供
すること。 【解決手段】 半導体層１ａの下側に設けられた第１絶
縁体層２０６ｂと、第１絶縁体層２０６ｂよりも下側に
設けられた第２絶縁体層１２と、第１絶縁体層２０６ｂ
と第２絶縁体層１２との間に設けられた遮光層１１ａ
と、少なくとも第１絶縁体層２０６ｂを貫通して遮光層
１１ａに達するコンタクトホール１３とを備え、遮光層
１１ａは、支持基板１０Ａと半導体基板との貼り合わせ
界面よりも上側に位置している電気光学装置とする。
ホールをウエットエッチングを用いて形成する際に、半
導体基板と支持基板との貼り合わせ界面からエッチング
液が浸透しない電気光学装置およびその製造方法を提供
すること。 【解決手段】 半導体層１ａの下側に設けられた第１絶
縁体層２０６ｂと、第１絶縁体層２０６ｂよりも下側に
設けられた第２絶縁体層１２と、第１絶縁体層２０６ｂ
と第２絶縁体層１２との間に設けられた遮光層１１ａ
と、少なくとも第１絶縁体層２０６ｂを貫通して遮光層
１１ａに達するコンタクトホール１３とを備え、遮光層
１１ａは、支持基板１０Ａと半導体基板との貼り合わせ
界面よりも上側に位置している電気光学装置とする。
Description
【０００１】
【発明の属する技術分野】本発明は、Ｓilicon On Insu
lator（以下、「ＳＯＩ」）と略記する。）技術を適用
した電気光学装置および電気光学装置の製造方法、並び
に投射型表示装置、電子機器に関し、とくに、歩留まり
よく製造することができ、高い信頼性が得られる電気光
学装置および電気光学装置の製造方法、並びにこの電気
光学装置を備えた信頼性の高い投射型表示装置および電
子機器に関する。
lator（以下、「ＳＯＩ」）と略記する。）技術を適用
した電気光学装置および電気光学装置の製造方法、並び
に投射型表示装置、電子機器に関し、とくに、歩留まり
よく製造することができ、高い信頼性が得られる電気光
学装置および電気光学装置の製造方法、並びにこの電気
光学装置を備えた信頼性の高い投射型表示装置および電
子機器に関する。
【０００２】
【従来の技術】絶縁基体上にシリコンなどからなる半導
体薄膜を形成し、その半導体薄膜を半導体デバイスに形
成するＳＯＩ技術は、素子の高速化や低消費電力化、高
集積化を図ることができる等の利点を有することから、
例えば電気光学装置に好ましく適用されている技術であ
る。
体薄膜を形成し、その半導体薄膜を半導体デバイスに形
成するＳＯＩ技術は、素子の高速化や低消費電力化、高
集積化を図ることができる等の利点を有することから、
例えば電気光学装置に好ましく適用されている技術であ
る。
【０００３】ＳＯＩ技術を適用した電気光学装置を製造
するには、支持基板に単結晶シリコンなどからなる単結
晶半導体層を有する半導体基板を貼り合わせ、研磨する
方法等により薄膜単結晶半導体層を形成し、その薄膜単
結晶半導体層を例えば液晶駆動用の薄膜トランジスタ
（Thin Film Transistor、以下、「ＴＦＴ」と略記す
る。）等のトランジスタ素子に形成している。
するには、支持基板に単結晶シリコンなどからなる単結
晶半導体層を有する半導体基板を貼り合わせ、研磨する
方法等により薄膜単結晶半導体層を形成し、その薄膜単
結晶半導体層を例えば液晶駆動用の薄膜トランジスタ
（Thin Film Transistor、以下、「ＴＦＴ」と略記す
る。）等のトランジスタ素子に形成している。
【０００４】また、ＳＯＩ技術を用いた電気光学装置
は、従来から、例えば、液晶プロジェクタ等の投射型表
示装置の液晶ライトバルブに適用されている。このよう
な液晶ライトバルブでは、支持基板が光透過性を有する
場合に、表示面側から入射した光が支持基板の裏面側の
界面で反射して、ＴＦＴ等のトランジスタ素子のチャネ
ル領域に戻り光として入射することがある。このため、
支持基板の表面側におけるトランジスタ素子領域に対応
する位置に、戻り光を遮光するための遮光層が形成され
た液晶ライトバルブが提唱されている。また、このよう
な支持基板の表面に遮光層が形成された液晶ライトバル
ブでは、遮光層と定電位源とを電気的に接続することに
より遮光層の電位を定電位に固定して、遮光層の電位変
動がトランジスタ素子に悪影響を及ぼすことがないよう
にしている。
は、従来から、例えば、液晶プロジェクタ等の投射型表
示装置の液晶ライトバルブに適用されている。このよう
な液晶ライトバルブでは、支持基板が光透過性を有する
場合に、表示面側から入射した光が支持基板の裏面側の
界面で反射して、ＴＦＴ等のトランジスタ素子のチャネ
ル領域に戻り光として入射することがある。このため、
支持基板の表面側におけるトランジスタ素子領域に対応
する位置に、戻り光を遮光するための遮光層が形成され
た液晶ライトバルブが提唱されている。また、このよう
な支持基板の表面に遮光層が形成された液晶ライトバル
ブでは、遮光層と定電位源とを電気的に接続することに
より遮光層の電位を定電位に固定して、遮光層の電位変
動がトランジスタ素子に悪影響を及ぼすことがないよう
にしている。
【０００５】このような支持基板の表面に遮光層を有す
る電気光学装置を製造するには、支持基板の表面に遮光
層をパターニングし、その上を絶縁体層で覆って研磨に
より平坦化した後、得られた平坦面に半導体基板を貼り
合わせる。そして、半導体基板を構成する単結晶半導体
層を研磨する方法等により、薄膜単結晶半導体層を形成
し、その薄膜単結晶半導体層を例えば液晶駆動用のＴＦ
Ｔ等のトランジスタ素子に形成している。また、支持基
板上に貼り合わされた半導体基板の薄膜単結晶半導体層
が存在しない場所に、支持基板上に設けられている絶縁
体層を貫通して前記遮光層に達するコンタクトホール
を、ウエットエッチングを用いて形成し、コンタクトホ
ールを介して遮光層と定電位源とを電気的に接続してい
る。
る電気光学装置を製造するには、支持基板の表面に遮光
層をパターニングし、その上を絶縁体層で覆って研磨に
より平坦化した後、得られた平坦面に半導体基板を貼り
合わせる。そして、半導体基板を構成する単結晶半導体
層を研磨する方法等により、薄膜単結晶半導体層を形成
し、その薄膜単結晶半導体層を例えば液晶駆動用のＴＦ
Ｔ等のトランジスタ素子に形成している。また、支持基
板上に貼り合わされた半導体基板の薄膜単結晶半導体層
が存在しない場所に、支持基板上に設けられている絶縁
体層を貫通して前記遮光層に達するコンタクトホール
を、ウエットエッチングを用いて形成し、コンタクトホ
ールを介して遮光層と定電位源とを電気的に接続してい
る。
【０００６】
【発明が解決しようとする課題】しかしながら、上述し
た電気光学装置においては、遮光層の電位の制御に使用
されるコンタクトホールが、支持基板上に設けられてい
る絶縁体層をウエットエッチングを用いて貫通させて得
られたものであるため、コンタクトホールを形成する際
に、エッチング液が支持基板と半導体基板との貼り合わ
せ界面から浸透し、貼り合わせ界面を構成する層までも
がエッチングされてしまうという課題がある。そして、
貼り合わせ界面を構成する層がエッチングされると、支
持基板と半導体基板とが剥離するなどの不良が発生しや
すくなるため、製品の歩留まりを低下させてしまう。
た電気光学装置においては、遮光層の電位の制御に使用
されるコンタクトホールが、支持基板上に設けられてい
る絶縁体層をウエットエッチングを用いて貫通させて得
られたものであるため、コンタクトホールを形成する際
に、エッチング液が支持基板と半導体基板との貼り合わ
せ界面から浸透し、貼り合わせ界面を構成する層までも
がエッチングされてしまうという課題がある。そして、
貼り合わせ界面を構成する層がエッチングされると、支
持基板と半導体基板とが剥離するなどの不良が発生しや
すくなるため、製品の歩留まりを低下させてしまう。
【０００７】本発明は、上記の課題を解決するためにな
されたものであって、ＳＯＩ技術が適用され、支持基板
の表面に遮光層が形成された電気光学装置において、遮
光層の電位を定電位に固定するためのコンタクトホール
をウエットエッチングを用いて形成する際に、半導体基
板と支持基板との貼り合わせ界面からエッチング液が浸
透するという不都合が発生しないため、歩留まりよく製
造することができ、高い信頼性が得られる電気光学装置
を提供することを目的としている。また、上記の電気光
学装置の製造方法および上記の電気光学装置を備えた信
頼性の高い投射型表示装置および電子機器を提供するこ
とを目的としている。
されたものであって、ＳＯＩ技術が適用され、支持基板
の表面に遮光層が形成された電気光学装置において、遮
光層の電位を定電位に固定するためのコンタクトホール
をウエットエッチングを用いて形成する際に、半導体基
板と支持基板との貼り合わせ界面からエッチング液が浸
透するという不都合が発生しないため、歩留まりよく製
造することができ、高い信頼性が得られる電気光学装置
を提供することを目的としている。また、上記の電気光
学装置の製造方法および上記の電気光学装置を備えた信
頼性の高い投射型表示装置および電子機器を提供するこ
とを目的としている。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の電気光学装置は、支持基板上に、半導体
層を備えた半導体基板を貼り合わせてなる複合基板を用
いた電気光学装置であって、前記半導体層の下側に設け
られた第１絶縁体層と、前記第１絶縁体層よりも下側に
設けられた第２絶縁体層と、前記第１絶縁体層と前記第
２絶縁体層との間に設けられた遮光層と、少なくとも前
記第１絶縁体層を貫通して前記遮光層に達するコンタク
トホールとを備え、前記遮光層は、前記支持基板と前記
半導体基板との貼り合わせ界面よりも上側に位置してい
ることを特徴とする。
めに、本発明の電気光学装置は、支持基板上に、半導体
層を備えた半導体基板を貼り合わせてなる複合基板を用
いた電気光学装置であって、前記半導体層の下側に設け
られた第１絶縁体層と、前記第１絶縁体層よりも下側に
設けられた第２絶縁体層と、前記第１絶縁体層と前記第
２絶縁体層との間に設けられた遮光層と、少なくとも前
記第１絶縁体層を貫通して前記遮光層に達するコンタク
トホールとを備え、前記遮光層は、前記支持基板と前記
半導体基板との貼り合わせ界面よりも上側に位置してい
ることを特徴とする。
【０００９】すなわち、本発明の電気光学装置では、下
側から順に、支持基板、第２絶縁体層、遮光層、第１絶
縁体層、半導体層が備えられていることになり、貼り合
わせ界面よりも上側に位置している遮光層よりも、さら
に上側に位置する第１絶縁体層を貫通して遮光層に達す
るコンタクトホールは、半導体基板と支持基板との貼り
合わせ界面を貫通しないものとなる。したがって、コン
タクトホールをウエットエッチングを用いて形成する際
に、従来の電気光学装置のように、半導体基板と支持基
板との貼り合わせ界面からエッチング液が浸透するとい
う不都合は発生しない。このため、歩留まりよく製造す
ることができ、高い信頼性を有する電気光学装置とな
る。
側から順に、支持基板、第２絶縁体層、遮光層、第１絶
縁体層、半導体層が備えられていることになり、貼り合
わせ界面よりも上側に位置している遮光層よりも、さら
に上側に位置する第１絶縁体層を貫通して遮光層に達す
るコンタクトホールは、半導体基板と支持基板との貼り
合わせ界面を貫通しないものとなる。したがって、コン
タクトホールをウエットエッチングを用いて形成する際
に、従来の電気光学装置のように、半導体基板と支持基
板との貼り合わせ界面からエッチング液が浸透するとい
う不都合は発生しない。このため、歩留まりよく製造す
ることができ、高い信頼性を有する電気光学装置とな
る。
【００１０】また、本発明の電気光学装置では、上述し
たように、遮光層は、前記支持基板と前記半導体基板と
の貼り合わせ界面よりも上側に位置している。このた
め、以下に示すように、第１絶縁体層の厚みを薄くして
半導体層と遮光層との間の距離を短くすることができ
る。
たように、遮光層は、前記支持基板と前記半導体基板と
の貼り合わせ界面よりも上側に位置している。このた
め、以下に示すように、第１絶縁体層の厚みを薄くして
半導体層と遮光層との間の距離を短くすることができ
る。
【００１１】例えば、遮光層が貼り合わせ界面よりも下
側に位置している場合には、半導体層と遮光層との間に
貼り合わせ界面が存在することになるので、半導体層と
遮光層との間の距離を短くすることはできない。半導体
層と遮光層との間に貼り合わせ界面が存在していると、
半導体層と遮光層との間の距離には、化学的機械研磨法
を行う際に、研磨のばらつきによる遮光層の露出が発生
しないような残膜厚の距離や、支持基板と半導体基板と
を貼り合わせる際に必要な厚みに相当する距離が含まれ
ることになる。したがって、通常、半導体層と遮光層と
の間の距離は、支持基板と半導体基板とを貼り合わせた
後の結果として得られる寸法であり、半導体層と遮光層
とを絶縁するために必要な厚みよりも非常に厚い８００
ｎｍないし１０００ｎｍ程度となっている。また、半導
体層と遮光層との間の距離を２００ｎｍ以下にすると、
貼り合わせを行う前の化学的機械研磨法が困難になって
しまうため、遮光層が貼り合わせ界面よりも下側に位置
している場合には、半導体層と遮光層との間の距離を２
００ｎｍ以下にすることはできない。
側に位置している場合には、半導体層と遮光層との間に
貼り合わせ界面が存在することになるので、半導体層と
遮光層との間の距離を短くすることはできない。半導体
層と遮光層との間に貼り合わせ界面が存在していると、
半導体層と遮光層との間の距離には、化学的機械研磨法
を行う際に、研磨のばらつきによる遮光層の露出が発生
しないような残膜厚の距離や、支持基板と半導体基板と
を貼り合わせる際に必要な厚みに相当する距離が含まれ
ることになる。したがって、通常、半導体層と遮光層と
の間の距離は、支持基板と半導体基板とを貼り合わせた
後の結果として得られる寸法であり、半導体層と遮光層
とを絶縁するために必要な厚みよりも非常に厚い８００
ｎｍないし１０００ｎｍ程度となっている。また、半導
体層と遮光層との間の距離を２００ｎｍ以下にすると、
貼り合わせを行う前の化学的機械研磨法が困難になって
しまうため、遮光層が貼り合わせ界面よりも下側に位置
している場合には、半導体層と遮光層との間の距離を２
００ｎｍ以下にすることはできない。
【００１２】これに対し、本発明の電気光学装置によれ
ば、上述したように、遮光層は、前記支持基板と前記半
導体基板との貼り合わせ界面よりも上側に位置している
ので、半導体層と遮光層との間には貼り合わせ界面が存
在しないことになり、半導体層と遮光層との間の距離
に、化学的機械研磨法の研磨のばらつきによる遮光層の
露出が発生しないような残膜厚の距離や、支持基板と半
導体基板とを貼り合わせる際に必要な厚みに相当する距
離が含まれることはない。したがって、半導体層と遮光
層との間の距離を、半導体層と遮光層とを絶縁すること
が可能な範囲で短くすることができる。すなわち、本発
明の電気光学装置においては、半導体層と遮光層との間
の距離に相当する第１絶縁体層の厚みを薄くすることが
できる。第１絶縁体層の厚みを薄くすると、半導体層と
遮光層とが接近するので、遮光層を例えばＴＦＴのバッ
クゲートとして積極的に使用することが可能となり、遮
光層の電位を制御することによって、オフリーク電流を
低減することやオン電流を増加させることができるもの
となる。
ば、上述したように、遮光層は、前記支持基板と前記半
導体基板との貼り合わせ界面よりも上側に位置している
ので、半導体層と遮光層との間には貼り合わせ界面が存
在しないことになり、半導体層と遮光層との間の距離
に、化学的機械研磨法の研磨のばらつきによる遮光層の
露出が発生しないような残膜厚の距離や、支持基板と半
導体基板とを貼り合わせる際に必要な厚みに相当する距
離が含まれることはない。したがって、半導体層と遮光
層との間の距離を、半導体層と遮光層とを絶縁すること
が可能な範囲で短くすることができる。すなわち、本発
明の電気光学装置においては、半導体層と遮光層との間
の距離に相当する第１絶縁体層の厚みを薄くすることが
できる。第１絶縁体層の厚みを薄くすると、半導体層と
遮光層とが接近するので、遮光層を例えばＴＦＴのバッ
クゲートとして積極的に使用することが可能となり、遮
光層の電位を制御することによって、オフリーク電流を
低減することやオン電流を増加させることができるもの
となる。
【００１３】具体的には、上記の電気光学装置において
は、第１絶縁体層の厚みは、３０ｎｍないし２００ｎｍ
の範囲であることが望ましい。このような電気光学装置
とすることで、半導体層と遮光層とを確実に絶縁するこ
とができるとともに、遮光層の電位を制御することによ
って、オフリーク電流を低減することやオン電流を増加
させることができるものとなるため、より一層優れた電
気光学装置とすることができる。
は、第１絶縁体層の厚みは、３０ｎｍないし２００ｎｍ
の範囲であることが望ましい。このような電気光学装置
とすることで、半導体層と遮光層とを確実に絶縁するこ
とができるとともに、遮光層の電位を制御することによ
って、オフリーク電流を低減することやオン電流を増加
させることができるものとなるため、より一層優れた電
気光学装置とすることができる。
【００１４】また、上記の電気光学装置においては、前
記第１絶縁体層の厚みは、５０ｎｍないし１００ｎｍの
範囲であることがより望ましい。このような電気光学装
置とすることで、半導体層と遮光層とをより一層確実に
絶縁することができるとともに、より一層効果的にオフ
リーク電流を低減することやオン電流を増加させること
ができるものとなる。
記第１絶縁体層の厚みは、５０ｎｍないし１００ｎｍの
範囲であることがより望ましい。このような電気光学装
置とすることで、半導体層と遮光層とをより一層確実に
絶縁することができるとともに、より一層効果的にオフ
リーク電流を低減することやオン電流を増加させること
ができるものとなる。
【００１５】また、上記の目的を達成するために、本発
明の電気光学装置は、支持基板上に、半導体層と遮光層
とを備えた半導体基板を貼り合わせてなる複合基板を用
いた電気光学装置であって、前記遮光層は、前記支持基
板と前記半導体基板との貼り合わせ界面よりも上側に位
置していることを特徴とする。このような電気光学装置
では、遮光層は、前記支持基板と前記半導体基板との貼
り合わせ界面よりも上側に位置しているものであるの
で、遮光層よりも上側に形成された部材を貫通して遮光
層に達するコンタクトホールを備えたものとする場合に
は、コンタクトホールが半導体基板と支持基板との貼り
合わせ界面を貫通しないものとなる。したがって、この
コンタクトホールをウエットエッチングを用いて形成す
る際には、従来の電気光学装置のように、半導体基板と
支持基板との貼り合わせ界面からエッチング液が浸透す
るという不都合は発生しない。また、前記遮光層は、前
記支持基板と前記半導体基板との貼り合わせ界面よりも
上側に位置している。したがって、半導体層と遮光層と
の間には貼り合わせ界面が存在しないことになり、半導
体層と遮光層との間の距離を半導体層と遮光層とを絶縁
することが可能な範囲で短くすることができる。
明の電気光学装置は、支持基板上に、半導体層と遮光層
とを備えた半導体基板を貼り合わせてなる複合基板を用
いた電気光学装置であって、前記遮光層は、前記支持基
板と前記半導体基板との貼り合わせ界面よりも上側に位
置していることを特徴とする。このような電気光学装置
では、遮光層は、前記支持基板と前記半導体基板との貼
り合わせ界面よりも上側に位置しているものであるの
で、遮光層よりも上側に形成された部材を貫通して遮光
層に達するコンタクトホールを備えたものとする場合に
は、コンタクトホールが半導体基板と支持基板との貼り
合わせ界面を貫通しないものとなる。したがって、この
コンタクトホールをウエットエッチングを用いて形成す
る際には、従来の電気光学装置のように、半導体基板と
支持基板との貼り合わせ界面からエッチング液が浸透す
るという不都合は発生しない。また、前記遮光層は、前
記支持基板と前記半導体基板との貼り合わせ界面よりも
上側に位置している。したがって、半導体層と遮光層と
の間には貼り合わせ界面が存在しないことになり、半導
体層と遮光層との間の距離を半導体層と遮光層とを絶縁
することが可能な範囲で短くすることができる。
【００１６】また、上記の目的を達成するために、本発
明の投射型表示装置は、上記の電気光学装置を備えた投
射型表示装置であって、光源と、該光源から出射された
光を変調する前記電気光学装置と、該電気光学装置によ
り変調された光を投射面に拡大投影する拡大投影光学系
とを有することを特徴とする。このような投射型表示装
置は、上記の電気光学装置を備えたものであるので、信
頼性の高い投射型表示装置とすることができる。
明の投射型表示装置は、上記の電気光学装置を備えた投
射型表示装置であって、光源と、該光源から出射された
光を変調する前記電気光学装置と、該電気光学装置によ
り変調された光を投射面に拡大投影する拡大投影光学系
とを有することを特徴とする。このような投射型表示装
置は、上記の電気光学装置を備えたものであるので、信
頼性の高い投射型表示装置とすることができる。
【００１７】また、上記の目的を達成するために、本発
明の電子機器は、上記の電気光学装置を備えたことを特
徴とする。このような電子機器とすることで、信頼性の
高い表示部を備えた電子機器とすることができる。
明の電子機器は、上記の電気光学装置を備えたことを特
徴とする。このような電子機器とすることで、信頼性の
高い表示部を備えた電子機器とすることができる。
【００１８】また、上記の目的を達成するために、本発
明の電気光学装置の製造方法は、支持基板上に、半導体
層を備えた半導体基板を貼り合わせてなる複合基板を用
いた電気光学装置の製造方法であって、前記半導体基板
の前記支持基板と貼り合わされる側の面に、第１絶縁体
層と遮光層と第２絶縁体層とを順次形成する工程と、前
記支持基板上に前記半導体基板を貼り合わせて前記複合
基板を形成する工程と、前記半導体層をパターニングす
る工程と、前記第１絶縁体層を貫通して前記遮光層に達
するコンタクトホールをウエットエッチングを用いて形
成する工程とを備えていることを特徴とする。
明の電気光学装置の製造方法は、支持基板上に、半導体
層を備えた半導体基板を貼り合わせてなる複合基板を用
いた電気光学装置の製造方法であって、前記半導体基板
の前記支持基板と貼り合わされる側の面に、第１絶縁体
層と遮光層と第２絶縁体層とを順次形成する工程と、前
記支持基板上に前記半導体基板を貼り合わせて前記複合
基板を形成する工程と、前記半導体層をパターニングす
る工程と、前記第１絶縁体層を貫通して前記遮光層に達
するコンタクトホールをウエットエッチングを用いて形
成する工程とを備えていることを特徴とする。
【００１９】このような電気光学装置の製造方法は、前
記半導体基板の前記支持基板と貼り合わされる側の面
に、第１絶縁体層と遮光層と第２絶縁体層とを順次形成
する工程と、前記支持基板上に前記半導体基板を貼り合
わせて前記複合基板を形成する工程とを備えているの
で、前記遮光層は、前記支持基板と前記半導体基板との
貼り合わせ界面よりも上側に位置していることになり、
前記第１絶縁体層を貫通して前記遮光層に達するコンタ
クトホールをウエットエッチングを用いて形成する工程
において、半導体基板と支持基板との貼り合わせ界面を
貫通させる必要はない。したがって、コンタクトホール
をウエットエッチングを用いて形成する際に、半導体基
板と支持基板との貼り合わせ界面からエッチング液が浸
透するという不都合が発生しない。このため、歩留まり
よく製造することができ、高い信頼性を有する電気光学
装置が得られる。
記半導体基板の前記支持基板と貼り合わされる側の面
に、第１絶縁体層と遮光層と第２絶縁体層とを順次形成
する工程と、前記支持基板上に前記半導体基板を貼り合
わせて前記複合基板を形成する工程とを備えているの
で、前記遮光層は、前記支持基板と前記半導体基板との
貼り合わせ界面よりも上側に位置していることになり、
前記第１絶縁体層を貫通して前記遮光層に達するコンタ
クトホールをウエットエッチングを用いて形成する工程
において、半導体基板と支持基板との貼り合わせ界面を
貫通させる必要はない。したがって、コンタクトホール
をウエットエッチングを用いて形成する際に、半導体基
板と支持基板との貼り合わせ界面からエッチング液が浸
透するという不都合が発生しない。このため、歩留まり
よく製造することができ、高い信頼性を有する電気光学
装置が得られる。
【００２０】また、前記半導体基板の前記支持基板と貼
り合わされる側の面に、第１絶縁体層と遮光層と第２絶
縁体層とを順次形成する工程と、前記支持基板上に前記
半導体基板を貼り合わせて前記複合基板を形成する工程
とを備えた製造方法であり、遮光層を半導体基板上に形
成してから半導体基板と支持基板とを貼り合わせるの
で、半導体層と遮光層との間には、貼り合わせ界面が存
在しないことになる。したがって、半導体層と遮光層と
の間の距離に相当する第１絶縁体層の厚みを、半導体層
と遮光層とを絶縁することが可能な範囲で短くすること
ができる。
り合わされる側の面に、第１絶縁体層と遮光層と第２絶
縁体層とを順次形成する工程と、前記支持基板上に前記
半導体基板を貼り合わせて前記複合基板を形成する工程
とを備えた製造方法であり、遮光層を半導体基板上に形
成してから半導体基板と支持基板とを貼り合わせるの
で、半導体層と遮光層との間には、貼り合わせ界面が存
在しないことになる。したがって、半導体層と遮光層と
の間の距離に相当する第１絶縁体層の厚みを、半導体層
と遮光層とを絶縁することが可能な範囲で短くすること
ができる。
【００２１】また、上記電気光学装置の製造方法におい
ては、前記第１絶縁体層の厚みが３０ｎｍないし２００
ｎｍの範囲となるように形成することが望ましい。この
ような電気光学装置の製造方法とすることで、半導体層
と遮光層とを確実に絶縁することができるとともに、遮
光層の電位を制御することによって、オフリーク電流を
低減することやオン電流を増加させることができる一層
優れた電気光学装置が得られる。
ては、前記第１絶縁体層の厚みが３０ｎｍないし２００
ｎｍの範囲となるように形成することが望ましい。この
ような電気光学装置の製造方法とすることで、半導体層
と遮光層とを確実に絶縁することができるとともに、遮
光層の電位を制御することによって、オフリーク電流を
低減することやオン電流を増加させることができる一層
優れた電気光学装置が得られる。
【００２２】また、上記電気光学装置の製造方法におい
ては、前記第２絶縁体層上を、化学的機械研磨（ＣＭ
Ｐ）法を用いて平坦化することが望ましい。このような
電気光学装置の製造方法とすることで、第２絶縁体層上
を容易に精度よく平坦化することができ、第２絶縁体層
が支持基板と半導体基板との貼り合わせ界面を構成する
場合に、支持基板と半導体基板との密着性を高めること
ができ、容易に精度よく貼り合わせることができる。こ
のため、容易に高い信頼性を有する電気光学装置を形成
することができる。
ては、前記第２絶縁体層上を、化学的機械研磨（ＣＭ
Ｐ）法を用いて平坦化することが望ましい。このような
電気光学装置の製造方法とすることで、第２絶縁体層上
を容易に精度よく平坦化することができ、第２絶縁体層
が支持基板と半導体基板との貼り合わせ界面を構成する
場合に、支持基板と半導体基板との密着性を高めること
ができ、容易に精度よく貼り合わせることができる。こ
のため、容易に高い信頼性を有する電気光学装置を形成
することができる。
【００２３】（第１実施形態）
（電気光学装置の構造）以下、本発明に係る実施の形態
について詳細に説明する。本実施形態においては、電気
光学装置の一例として、ＴＦＴ（トランジスタ素子）を
スイッチング素子として用いたアクティブマトリクス型
の液晶装置を取り上げて説明する。
について詳細に説明する。本実施形態においては、電気
光学装置の一例として、ＴＦＴ（トランジスタ素子）を
スイッチング素子として用いたアクティブマトリクス型
の液晶装置を取り上げて説明する。
【００２４】図１は、液晶装置の画素部（表示領域）を
構成するマトリクス状に形成された複数の画素における
各種素子、配線等の等価回路である。また、図２は、デ
ータ線、走査線、画素電極、遮光層等が形成されたＴＦ
Ｔアレイ基板の相隣接する複数の画素群を拡大して示す
平面図である。また、図３は、図２のＡ−Ａ'断面図で
ある。なお、図１〜図３においては、各層や各部材を図
面上で認識可能な程度の大きさとするため、各層や各部
材毎に縮尺を異ならしめてある。
構成するマトリクス状に形成された複数の画素における
各種素子、配線等の等価回路である。また、図２は、デ
ータ線、走査線、画素電極、遮光層等が形成されたＴＦ
Ｔアレイ基板の相隣接する複数の画素群を拡大して示す
平面図である。また、図３は、図２のＡ−Ａ'断面図で
ある。なお、図１〜図３においては、各層や各部材を図
面上で認識可能な程度の大きさとするため、各層や各部
材毎に縮尺を異ならしめてある。
【００２５】図１において、液晶装置の画素部を構成す
るマトリクス状に形成された複数の画素は、マトリクス
状に複数形成された画素電極９ａと画素電極９ａを制御
するための画素スイッチング用ＴＦＴ（トランジスタ素
子）３０とからなり、画像信号が供給されるデータ線６
ａが当該画素スイッチング用ＴＦＴ３０のソースに電気
的に接続されている。データ線６ａに書き込む画像信号
Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても
構わないし、相隣接する複数のデータ線６ａに対して、
グループ毎に供給するようにしても良い。また、画素ス
イッチング用ＴＦＴ３０のゲートに走査線３ａが電気的
に接続されており、所定のタイミングで、走査線３ａに
パルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に
線順次で印加するように構成されている。
るマトリクス状に形成された複数の画素は、マトリクス
状に複数形成された画素電極９ａと画素電極９ａを制御
するための画素スイッチング用ＴＦＴ（トランジスタ素
子）３０とからなり、画像信号が供給されるデータ線６
ａが当該画素スイッチング用ＴＦＴ３０のソースに電気
的に接続されている。データ線６ａに書き込む画像信号
Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても
構わないし、相隣接する複数のデータ線６ａに対して、
グループ毎に供給するようにしても良い。また、画素ス
イッチング用ＴＦＴ３０のゲートに走査線３ａが電気的
に接続されており、所定のタイミングで、走査線３ａに
パルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に
線順次で印加するように構成されている。
【００２６】画素電極９ａは、画素スイッチング用ＴＦ
Ｔ３０のドレインに電気的に接続されており、スイッチ
ング素子である画素スイッチング用ＴＦＴ３０を一定期
間だけそのスイッチを閉じることにより、データ線６ａ
から供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定の
タイミングで書き込む。画素電極９ａを介して液晶に書
き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎ
は、後述する対向基板に形成された後述する対向電極と
の間で一定期間保持される。
Ｔ３０のドレインに電気的に接続されており、スイッチ
ング素子である画素スイッチング用ＴＦＴ３０を一定期
間だけそのスイッチを閉じることにより、データ線６ａ
から供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定の
タイミングで書き込む。画素電極９ａを介して液晶に書
き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎ
は、後述する対向基板に形成された後述する対向電極と
の間で一定期間保持される。
【００２７】また、保持された画像信号のリークによっ
てコントラスト比の低下やフリッカと呼ばれるちらつき
など表示上の不具合が生じるのを防ぐために、画素電極
９ａと対向電極との間に形成される液晶容量と並列に蓄
積容量７０を付加する。例えば、画素電極９ａの電圧
は、データ線に電圧が印加された時間よりも３桁も長い
時間だけ蓄積容量７０により保持される。これにより、
保持特性は更に改善され、コントラスト比の高い電気光
学装置が実現できる。本実施形態では特に、このような
蓄積容量７０を形成するために、後述の如く走査線と同
層、もしくは導電性の遮光層を利用して低抵抗化された
容量線３ｂを設けている。
てコントラスト比の低下やフリッカと呼ばれるちらつき
など表示上の不具合が生じるのを防ぐために、画素電極
９ａと対向電極との間に形成される液晶容量と並列に蓄
積容量７０を付加する。例えば、画素電極９ａの電圧
は、データ線に電圧が印加された時間よりも３桁も長い
時間だけ蓄積容量７０により保持される。これにより、
保持特性は更に改善され、コントラスト比の高い電気光
学装置が実現できる。本実施形態では特に、このような
蓄積容量７０を形成するために、後述の如く走査線と同
層、もしくは導電性の遮光層を利用して低抵抗化された
容量線３ｂを設けている。
【００２８】次に、図２に基づいて、ＴＦＴアレイ基板
のトランジスタ素子の形成領域（画素部）内の平面構造
について詳細に説明する。図２に示すように、電気光学
装置のＴＦＴアレイ基板上のトランジスタ素子の形成領
域（画素部）内には、マトリクス状に複数の透明な画素
電極９ａ（点線部９ａ'により輪郭が示されている）が
設けられており、画素電極９ａの縦横の境界に各々沿っ
てデータ線６ａ、走査線３ａ及び容量線３ｂが設けられ
ている。データ線６ａは、コンタクトホール５を介して
半導体層１ａのうち後述のソース領域に電気的に接続さ
れており、画素電極９ａは、コンタクトホール８を介し
て半導体層１ａのうち後述のドレイン領域に電気的に接
続されている。また、半導体層１ａのうちチャネル領域
（図中右上りの斜線の領域）に対向するように走査線３
ａが配置されており、走査線３ａはゲート電極として機
能する。
のトランジスタ素子の形成領域（画素部）内の平面構造
について詳細に説明する。図２に示すように、電気光学
装置のＴＦＴアレイ基板上のトランジスタ素子の形成領
域（画素部）内には、マトリクス状に複数の透明な画素
電極９ａ（点線部９ａ'により輪郭が示されている）が
設けられており、画素電極９ａの縦横の境界に各々沿っ
てデータ線６ａ、走査線３ａ及び容量線３ｂが設けられ
ている。データ線６ａは、コンタクトホール５を介して
半導体層１ａのうち後述のソース領域に電気的に接続さ
れており、画素電極９ａは、コンタクトホール８を介し
て半導体層１ａのうち後述のドレイン領域に電気的に接
続されている。また、半導体層１ａのうちチャネル領域
（図中右上りの斜線の領域）に対向するように走査線３
ａが配置されており、走査線３ａはゲート電極として機
能する。
【００２９】図２において、右上がりの斜線で示した領
域には、複数の遮光層１１ａが設けられている。より具
体的には、遮光層１１ａは夫々、画素部において半導体
層１ａのチャネル領域を含む画素スイッチング用ＴＦＴ
３０をＴＦＴアレイ基板の後述する基板本体側から見て
覆う位置に設けられており、更に、容量線３ｂの本線部
に対向して走査線３ａに沿って直線状に伸びる本線部
と、データ線６ａと交差する箇所からデータ線６ａに沿
って隣接する段側（即ち、図中下向き）に突出した突出
部とを有する。遮光層１１ａの各段（画素行）における
下向きの突出部の先端は、データ線６ａ下において次段
における容量線３ｂの上向きの突出部の先端と重ねられ
ている。この重なった箇所には、遮光層１１ａと容量線
３ｂとを相互に電気的に接続するコンタクトホール１３
が設けられている。即ち、本実施形態では、遮光層１１
ａは、コンタクトホール１３により前段あるいは後段の
容量線３ｂに電気的に接続されている。
域には、複数の遮光層１１ａが設けられている。より具
体的には、遮光層１１ａは夫々、画素部において半導体
層１ａのチャネル領域を含む画素スイッチング用ＴＦＴ
３０をＴＦＴアレイ基板の後述する基板本体側から見て
覆う位置に設けられており、更に、容量線３ｂの本線部
に対向して走査線３ａに沿って直線状に伸びる本線部
と、データ線６ａと交差する箇所からデータ線６ａに沿
って隣接する段側（即ち、図中下向き）に突出した突出
部とを有する。遮光層１１ａの各段（画素行）における
下向きの突出部の先端は、データ線６ａ下において次段
における容量線３ｂの上向きの突出部の先端と重ねられ
ている。この重なった箇所には、遮光層１１ａと容量線
３ｂとを相互に電気的に接続するコンタクトホール１３
が設けられている。即ち、本実施形態では、遮光層１１
ａは、コンタクトホール１３により前段あるいは後段の
容量線３ｂに電気的に接続されている。
【００３０】また、本実施形態において、画素電極９
ａ、画素スイッチング用ＴＦＴ３０、及び遮光層１１ａ
は画素部内にのみ設けられている。
ａ、画素スイッチング用ＴＦＴ３０、及び遮光層１１ａ
は画素部内にのみ設けられている。
【００３１】次に、図３に基づいて、液晶装置の画素部
内の断面構造について説明する。ＴＦＴアレイ基板１０
は、石英からなる支持基板１０Ａとその液晶層５０側表
面上に形成された画素電極９ａ、画素スイッチング用Ｔ
ＦＴ（トランジスタ素子）３０、配向膜１６を主体とし
て構成されており、対向基板２０は透明なガラスや石英
などの光透過性基板からなる基板本体２０Ａとその液晶
層５０側表面上に形成された対向電極（共通電極）２１
と配向膜２２とを主体として構成されている。
内の断面構造について説明する。ＴＦＴアレイ基板１０
は、石英からなる支持基板１０Ａとその液晶層５０側表
面上に形成された画素電極９ａ、画素スイッチング用Ｔ
ＦＴ（トランジスタ素子）３０、配向膜１６を主体とし
て構成されており、対向基板２０は透明なガラスや石英
などの光透過性基板からなる基板本体２０Ａとその液晶
層５０側表面上に形成された対向電極（共通電極）２１
と配向膜２２とを主体として構成されている。
【００３２】ＴＦＴアレイ基板１０の支持基板１０Ａの
液晶層５０側表面上には、画素電極９ａが設けられてお
り、その液晶層５０側には、ラビング処理等の所定の配
向処理が施された配向膜１６が設けられている。画素電
極９ａは、例えばＩＴＯ（インジウム・ティン・オキサ
イド）などの透明導電性薄膜からなり、配向膜１６は、
例えばポリイミドなどの有機薄膜からなる。
液晶層５０側表面上には、画素電極９ａが設けられてお
り、その液晶層５０側には、ラビング処理等の所定の配
向処理が施された配向膜１６が設けられている。画素電
極９ａは、例えばＩＴＯ（インジウム・ティン・オキサ
イド）などの透明導電性薄膜からなり、配向膜１６は、
例えばポリイミドなどの有機薄膜からなる。
【００３３】また、支持基板１０Ａの液晶層５０側表面
上には、図３に示すように、各画素電極９ａに隣接する
位置に、各画素電極９ａをスイッチング制御する画素ス
イッチング用ＴＦＴ３０が設けられている。
上には、図３に示すように、各画素電極９ａに隣接する
位置に、各画素電極９ａをスイッチング制御する画素ス
イッチング用ＴＦＴ３０が設けられている。
【００３４】他方、対向基板２０の基板本体２０Ａの液
晶層５０側表面上には、その全面に渡って対向電極（共
通電極）２１が設けられており、その液晶層５０側に
は、ラビング処理等の所定の配向処理が施された配向膜
２２が設けられている。対向電極２１は、例えばＩＴＯ
などの透明導電性薄膜からなり、配向膜２２は、例えば
ポリイミドなどの有機薄膜からなる。
晶層５０側表面上には、その全面に渡って対向電極（共
通電極）２１が設けられており、その液晶層５０側に
は、ラビング処理等の所定の配向処理が施された配向膜
２２が設けられている。対向電極２１は、例えばＩＴＯ
などの透明導電性薄膜からなり、配向膜２２は、例えば
ポリイミドなどの有機薄膜からなる。
【００３５】また、基板本体２０Ａの液晶層５０側表面
上には、更に図３に示すように、各画素部の開口領域以
外の領域に対向基板遮光層２３が設けられている。この
ように対向基板２０側に対向基板遮光層２３を設けるこ
とにより、対向基板２０側から入射光が画素スイッチン
グ用ＴＦＴ３０の半導体層１ａのチャネル領域１ａ'や
ＬＤＤ（Lightly Doped Drain）領域１ｂ及び１ｃに侵
入することを防止することができるとともに、コントラ
ストを向上させることができる。
上には、更に図３に示すように、各画素部の開口領域以
外の領域に対向基板遮光層２３が設けられている。この
ように対向基板２０側に対向基板遮光層２３を設けるこ
とにより、対向基板２０側から入射光が画素スイッチン
グ用ＴＦＴ３０の半導体層１ａのチャネル領域１ａ'や
ＬＤＤ（Lightly Doped Drain）領域１ｂ及び１ｃに侵
入することを防止することができるとともに、コントラ
ストを向上させることができる。
【００３６】このように構成され、画素電極９ａと対向
電極２１とが対向するように配置されたＴＦＴアレイ基
板１０と対向基板２０との間には、両基板の周縁部間に
形成されたシール材（図示略）により囲まれた空間に液
晶が封入され、液晶層５０が形成されている。
電極２１とが対向するように配置されたＴＦＴアレイ基
板１０と対向基板２０との間には、両基板の周縁部間に
形成されたシール材（図示略）により囲まれた空間に液
晶が封入され、液晶層５０が形成されている。
【００３７】液晶層５０は、例えば一種又は数種類のネ
マティック液晶を混合した液晶からなっており、画素電
極９ａからの電界が印加されていない状態で配向膜１６
及び２２により所定の配向状態を採る。
マティック液晶を混合した液晶からなっており、画素電
極９ａからの電界が印加されていない状態で配向膜１６
及び２２により所定の配向状態を採る。
【００３８】また、ＴＦＴアレイ基板１０は、支持基板
１０Ａ上に、単結晶シリコン基板を貼り合わせてなる複
合基板を用いたものであり、支持基板１０Ａの液晶層５
０側表面上に設けられた下側貼り合わせ膜１０Ｂと下側
貼り合わせ膜１０Ｂの上に設けられている上側貼り合わ
せ膜１２（特許請求の範囲における「第２絶縁体層」に
相当する）との間が、支持基板１０Ａ上と半導体基板と
の貼り合わせ界面となっている。
１０Ａ上に、単結晶シリコン基板を貼り合わせてなる複
合基板を用いたものであり、支持基板１０Ａの液晶層５
０側表面上に設けられた下側貼り合わせ膜１０Ｂと下側
貼り合わせ膜１０Ｂの上に設けられている上側貼り合わ
せ膜１２（特許請求の範囲における「第２絶縁体層」に
相当する）との間が、支持基板１０Ａ上と半導体基板と
の貼り合わせ界面となっている。
【００３９】上側貼り合わせ膜１２の表面上において、
各画素スイッチング用ＴＦＴ３０に対応する位置には、
遮光層１１ａが埋め込まれている。遮光層１１ａは、後
述するように、単結晶シリコン基板の支持基板１０Ａと
貼り合わされる側の面に形成され、その後、支持基板１
０Ａ上に単結晶シリコン基板２０８を貼り合わせること
により支持基板１０Ａ上に形成されたものであるので、
遮光層１１ａが設けられた単結晶シリコン基板上に遮光
層１１ａを覆うように形成された上側貼り合わせ膜１２
によって埋め込まれた状態となっている。
各画素スイッチング用ＴＦＴ３０に対応する位置には、
遮光層１１ａが埋め込まれている。遮光層１１ａは、後
述するように、単結晶シリコン基板の支持基板１０Ａと
貼り合わされる側の面に形成され、その後、支持基板１
０Ａ上に単結晶シリコン基板２０８を貼り合わせること
により支持基板１０Ａ上に形成されたものであるので、
遮光層１１ａが設けられた単結晶シリコン基板上に遮光
層１１ａを覆うように形成された上側貼り合わせ膜１２
によって埋め込まれた状態となっている。
【００４０】また、遮光層１１ａは、好ましくは不透明
な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰ
ｄのうちの少なくとも一つを含む、金属単体、合金、金
属シリサイド等から構成される。遮光層１１ａをこのよ
うな材料から構成することにより、ＴＦＴアレイ基板１
０の支持基板１０Ａの表面上において、遮光層１１ａの
形成工程の後に行われる画素スイッチング用ＴＦＴ３０
の形成工程における高温処理により、遮光層１１ａが破
壊されたり溶融することを防止することができる。
な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰ
ｄのうちの少なくとも一つを含む、金属単体、合金、金
属シリサイド等から構成される。遮光層１１ａをこのよ
うな材料から構成することにより、ＴＦＴアレイ基板１
０の支持基板１０Ａの表面上において、遮光層１１ａの
形成工程の後に行われる画素スイッチング用ＴＦＴ３０
の形成工程における高温処理により、遮光層１１ａが破
壊されたり溶融することを防止することができる。
【００４１】本実施形態においては、このようにＴＦＴ
アレイ基板１０に遮光層１１ａが形成されているので、
ＴＦＴアレイ基板１０側からの戻り光等が画素スイッチ
ング用ＴＦＴ３０のチャネル領域１ａ'やＬＤＤ領域１
ｂ、１ｃに入射することを防ぐことができ、光電流の発
生によりトランジスタ素子としての画素スイッチング用
ＴＦＴ３０の特性が劣化することを防止することができ
る。
アレイ基板１０に遮光層１１ａが形成されているので、
ＴＦＴアレイ基板１０側からの戻り光等が画素スイッチ
ング用ＴＦＴ３０のチャネル領域１ａ'やＬＤＤ領域１
ｂ、１ｃに入射することを防ぐことができ、光電流の発
生によりトランジスタ素子としての画素スイッチング用
ＴＦＴ３０の特性が劣化することを防止することができ
る。
【００４２】また、上側貼り合わせ膜１２上および遮光
層１１ａ上には、第１層間絶縁膜２０６ｂ（特許請求の
範囲における「第１絶縁体層」に相当する）が設けられ
ている。第１層間絶縁膜２０６ｂは、画素スイッチング
用ＴＦＴ３０を構成する半導体層１ａを遮光層１１ａか
ら電気的絶縁するために設けられるものであり、支持基
板１０Ａの表面上の全面に形成されている。また、この
ようにＴＦＴアレイ基板１０の表面上に第１層間絶縁膜
２０６ｂを設けることにより、遮光層１１ａが画素スイ
ッチング用ＴＦＴ３０等を汚染することを防止すること
もできる。
層１１ａ上には、第１層間絶縁膜２０６ｂ（特許請求の
範囲における「第１絶縁体層」に相当する）が設けられ
ている。第１層間絶縁膜２０６ｂは、画素スイッチング
用ＴＦＴ３０を構成する半導体層１ａを遮光層１１ａか
ら電気的絶縁するために設けられるものであり、支持基
板１０Ａの表面上の全面に形成されている。また、この
ようにＴＦＴアレイ基板１０の表面上に第１層間絶縁膜
２０６ｂを設けることにより、遮光層１１ａが画素スイ
ッチング用ＴＦＴ３０等を汚染することを防止すること
もできる。
【００４３】第１層間絶縁膜２０６ｂの厚みは、３０ｎ
ｍ〜２００ｎｍの範囲とし、５０ｎｍ〜１００ｎｍの範
囲とすることがより望ましい。第１層間絶縁膜２０６ｂ
の厚みが、３０ｎｍ未満であると、半導体層と遮光層と
を確実に絶縁することができない恐れが生じるため好ま
しくない。また、第１層間絶縁膜２０６ｂの厚みが２０
０ｎｍ以内であれば、遮光層をバックゲートとして積極
的に使用することができる。
ｍ〜２００ｎｍの範囲とし、５０ｎｍ〜１００ｎｍの範
囲とすることがより望ましい。第１層間絶縁膜２０６ｂ
の厚みが、３０ｎｍ未満であると、半導体層と遮光層と
を確実に絶縁することができない恐れが生じるため好ま
しくない。また、第１層間絶縁膜２０６ｂの厚みが２０
０ｎｍ以内であれば、遮光層をバックゲートとして積極
的に使用することができる。
【００４４】また、本実施形態では、遮光層１１ａ（及
びこれに電気的に接続された容量線３ｂ）は、第１層間
絶縁膜２０６ｂを貫通して遮光層１１ａに達するコンタ
クトホール１３を介して、定電位源に電気的に接続され
ることにより、定電位とされている。従って、遮光層１
１ａに対向配置される画素スイッチング用ＴＦＴ３０に
対し遮光層１１ａの電位変動が悪影響を及ぼすことはな
い。また、容量線３ｂは、蓄積容量７０の第２蓄積容量
電極として良好に機能し得る。定電位源としては、本実
施形態の電気光学装置を駆動するための周辺回路（例え
ば、走査線駆動回路、データ線駆動回路等）に供給され
る負電源、正電源等の定電位源、接地電源、対向電極２
１に供給される定電位源等を挙げることができる。この
ように周辺回路等の電源を利用すれば、専用の電位配線
や外部入力端子を設ける必要なく、遮光層１１ａ及び容
量線３ｂを定電位にすることができる。
びこれに電気的に接続された容量線３ｂ）は、第１層間
絶縁膜２０６ｂを貫通して遮光層１１ａに達するコンタ
クトホール１３を介して、定電位源に電気的に接続され
ることにより、定電位とされている。従って、遮光層１
１ａに対向配置される画素スイッチング用ＴＦＴ３０に
対し遮光層１１ａの電位変動が悪影響を及ぼすことはな
い。また、容量線３ｂは、蓄積容量７０の第２蓄積容量
電極として良好に機能し得る。定電位源としては、本実
施形態の電気光学装置を駆動するための周辺回路（例え
ば、走査線駆動回路、データ線駆動回路等）に供給され
る負電源、正電源等の定電位源、接地電源、対向電極２
１に供給される定電位源等を挙げることができる。この
ように周辺回路等の電源を利用すれば、専用の電位配線
や外部入力端子を設ける必要なく、遮光層１１ａ及び容
量線３ｂを定電位にすることができる。
【００４５】また、遮光層１１ａに可変電圧を与える構
成とすれば、遮光層１１ａの電位を制御することによっ
て、オフリーク電流を低減することやオン電流を増加さ
せることができる。
成とすれば、遮光層１１ａの電位を制御することによっ
て、オフリーク電流を低減することやオン電流を増加さ
せることができる。
【００４６】また、本実施形態では、ゲート絶縁膜２を
走査線３ａに対向する位置から延設して誘電体膜として
用い、半導体膜１ａを延設して第１蓄積容量電極１ｆと
し、更にこれらに対向する容量線３ｂの一部を第２蓄積
容量電極とすることにより、蓄積容量７０が構成されて
いる。
走査線３ａに対向する位置から延設して誘電体膜として
用い、半導体膜１ａを延設して第１蓄積容量電極１ｆと
し、更にこれらに対向する容量線３ｂの一部を第２蓄積
容量電極とすることにより、蓄積容量７０が構成されて
いる。
【００４７】より詳細には、半導体層１ａの高濃度ドレ
イン領域１ｅが、データ線６ａ及び走査線３ａの下に延
設されて、同じくデータ線６ａ及び走査線３ａに沿って
伸びる容量線３ｂ部分に絶縁膜２を介して対向配置され
て、第１蓄積容量電極（半導体層）１ｆとされている。
特に蓄積容量７０の誘電体としての絶縁膜２は、高温酸
化により単結晶半導体層上に形成される画素スイッチン
グ用ＴＦＴ３０のゲート絶縁膜２に他ならないので、薄
く且つ高耐圧の絶縁膜とすることができ、蓄積容量７０
は比較的小面積で大容量の蓄積容量として構成できる。
イン領域１ｅが、データ線６ａ及び走査線３ａの下に延
設されて、同じくデータ線６ａ及び走査線３ａに沿って
伸びる容量線３ｂ部分に絶縁膜２を介して対向配置され
て、第１蓄積容量電極（半導体層）１ｆとされている。
特に蓄積容量７０の誘電体としての絶縁膜２は、高温酸
化により単結晶半導体層上に形成される画素スイッチン
グ用ＴＦＴ３０のゲート絶縁膜２に他ならないので、薄
く且つ高耐圧の絶縁膜とすることができ、蓄積容量７０
は比較的小面積で大容量の蓄積容量として構成できる。
【００４８】更に、蓄積容量７０においては、図２及び
図３から分かるように、遮光層１１ａを、第２蓄積容量
電極としての容量線３ｂの反対側において第１蓄積容量
電極１ｆに第１層間絶縁膜２０６ｂを介して第３蓄積容
量電極として対向配置させることにより（図３の図示右
側の蓄積容量７０参照）、蓄積容量が更に付与されるよ
うに構成されている。即ち、本実施形態では、第１蓄積
容量電極１ｆを挟んで両側に蓄積容量が付与されるダブ
ル蓄積容量構造が構築されており、蓄積容量がより増加
する。このような構造とすることにより、本実施形態の
電気光学装置が持つ、表示画像におけるフリッカや焼き
付きを防止する機能を向上させることができる。
図３から分かるように、遮光層１１ａを、第２蓄積容量
電極としての容量線３ｂの反対側において第１蓄積容量
電極１ｆに第１層間絶縁膜２０６ｂを介して第３蓄積容
量電極として対向配置させることにより（図３の図示右
側の蓄積容量７０参照）、蓄積容量が更に付与されるよ
うに構成されている。即ち、本実施形態では、第１蓄積
容量電極１ｆを挟んで両側に蓄積容量が付与されるダブ
ル蓄積容量構造が構築されており、蓄積容量がより増加
する。このような構造とすることにより、本実施形態の
電気光学装置が持つ、表示画像におけるフリッカや焼き
付きを防止する機能を向上させることができる。
【００４９】これらの結果、データ線６ａ下の領域及び
走査線３ａに沿って液晶のディスクリネーションが発生
する領域（即ち、容量線３ｂが形成された領域）という
開口領域を外れたスペースを有効に利用して、画素電極
９ａの蓄積容量を増やすことが出来る。
走査線３ａに沿って液晶のディスクリネーションが発生
する領域（即ち、容量線３ｂが形成された領域）という
開口領域を外れたスペースを有効に利用して、画素電極
９ａの蓄積容量を増やすことが出来る。
【００５０】次に、図３において、画素スイッチング用
ＴＦＴ３０は、完全空乏型のＮ型トランジスタである。
半導体層１ａの膜厚を３０ｎｍから１００ｎｍまでの範
囲、好ましくは４０ｎｍから６０ｎｍまでの範囲で一定
の膜厚とする。半導体層１ａの膜厚が１００ｎｍ以下で
あれば、チャネル部の不純物濃度によらずゲート電極が
制御する空乏層が半導体層１ａよりも大きく拡がるた
め、画素スイッチング用ＴＦＴ３０は完全空乏型とな
る。
ＴＦＴ３０は、完全空乏型のＮ型トランジスタである。
半導体層１ａの膜厚を３０ｎｍから１００ｎｍまでの範
囲、好ましくは４０ｎｍから６０ｎｍまでの範囲で一定
の膜厚とする。半導体層１ａの膜厚が１００ｎｍ以下で
あれば、チャネル部の不純物濃度によらずゲート電極が
制御する空乏層が半導体層１ａよりも大きく拡がるた
め、画素スイッチング用ＴＦＴ３０は完全空乏型とな
る。
【００５１】また、画素スイッチング用ＴＦＴ３０は、
ＬＤＤ（Lightly Doped Drain）構造を有しており、走
査線３ａ、該走査線３ａからの電界によりチャネルが形
成される半導体層１ａのチャネル領域１ａ'、走査線３
ａと半導体層１ａとを絶縁するゲート絶縁膜２、データ
線６ａ、半導体層１ａの低濃度ソース領域（ソース側Ｌ
ＤＤ領域）１ｂ及び低濃度ドレイン領域（ドレイン側Ｌ
ＤＤ領域）１ｃ、半導体層１ａの高濃度ソース領域１ｄ
並びに高濃度ドレイン領域１ｅを備えている。
ＬＤＤ（Lightly Doped Drain）構造を有しており、走
査線３ａ、該走査線３ａからの電界によりチャネルが形
成される半導体層１ａのチャネル領域１ａ'、走査線３
ａと半導体層１ａとを絶縁するゲート絶縁膜２、データ
線６ａ、半導体層１ａの低濃度ソース領域（ソース側Ｌ
ＤＤ領域）１ｂ及び低濃度ドレイン領域（ドレイン側Ｌ
ＤＤ領域）１ｃ、半導体層１ａの高濃度ソース領域１ｄ
並びに高濃度ドレイン領域１ｅを備えている。
【００５２】また、半導体層１ａが３０ｎｍ以上であ
り、好ましくは４０ｎｍ以上のためチャネル領域１ａ'
の膜厚による閾値電圧等のトランジスタ特性のばらつき
を小さくできる。さらに、半導体層１ａが１００ｎｍ好
ましくは６０ｎｍ以下のため、前記遮光層１１ａで防止
することの出来ない迷光が半導体層１ａに照射されて
も、光励起の電子正孔対の生成量が小さく抑えることが
できる。したがって、光リーク電流が小さくでき、画素
のスイッチング素子である画素スイッチング用ＴＦＴ３
０として有効である。
り、好ましくは４０ｎｍ以上のためチャネル領域１ａ'
の膜厚による閾値電圧等のトランジスタ特性のばらつき
を小さくできる。さらに、半導体層１ａが１００ｎｍ好
ましくは６０ｎｍ以下のため、前記遮光層１１ａで防止
することの出来ない迷光が半導体層１ａに照射されて
も、光励起の電子正孔対の生成量が小さく抑えることが
できる。したがって、光リーク電流が小さくでき、画素
のスイッチング素子である画素スイッチング用ＴＦＴ３
０として有効である。
【００５３】データ線６ａは、Ａｌ等の金属膜や金属シ
リサイド等の合金膜などの遮光性金属薄膜から構成され
ている。また、走査線３ａ、ゲート絶縁膜２及び第１層
間絶縁膜２０６ｂの上には、高濃度ソース領域１ｄへ通
じるコンタクトホール５及び高濃度ドレイン領域１ｅへ
通じるコンタクトホール８が各々形成された第２層間絶
縁膜４が形成されている。このソース領域１ｂへのコン
タクトホール５を介して、データ線６ａは高濃度ソース
領域１ｄに電気的接続されている。更に、データ線６ａ
及び第２層間絶縁膜４の上には、高濃度ドレイン領域１
ｅへのコンタクトホール８が形成された第３層間絶縁膜
７が形成されている。この高濃度ドレイン領域１ｅへの
コンタクトホール８を介して、画素電極９ａは高濃度ド
レイン領域１ｅに電気的接続されている。前述の画素電
極９ａは、このように構成された第３層間絶縁膜７の上
面に設けられている。尚、画素電極９ａと高濃度ドレイ
ン領域１ｅとは、データ線６ａと同一のＡｌ膜や走査線
３ｂと同一のポリ半導体膜を中継して電気的接続するよ
うにしてもよい。
リサイド等の合金膜などの遮光性金属薄膜から構成され
ている。また、走査線３ａ、ゲート絶縁膜２及び第１層
間絶縁膜２０６ｂの上には、高濃度ソース領域１ｄへ通
じるコンタクトホール５及び高濃度ドレイン領域１ｅへ
通じるコンタクトホール８が各々形成された第２層間絶
縁膜４が形成されている。このソース領域１ｂへのコン
タクトホール５を介して、データ線６ａは高濃度ソース
領域１ｄに電気的接続されている。更に、データ線６ａ
及び第２層間絶縁膜４の上には、高濃度ドレイン領域１
ｅへのコンタクトホール８が形成された第３層間絶縁膜
７が形成されている。この高濃度ドレイン領域１ｅへの
コンタクトホール８を介して、画素電極９ａは高濃度ド
レイン領域１ｅに電気的接続されている。前述の画素電
極９ａは、このように構成された第３層間絶縁膜７の上
面に設けられている。尚、画素電極９ａと高濃度ドレイ
ン領域１ｅとは、データ線６ａと同一のＡｌ膜や走査線
３ｂと同一のポリ半導体膜を中継して電気的接続するよ
うにしてもよい。
【００５４】画素スイッチング用ＴＦＴ３０は、好まし
くは上述のようにＬＤＤ構造を持つが、低濃度ソース領
域１ｂ及び低濃度ドレイン領域１ｃにそれぞれ不純物イ
オンの打ち込みを行わないオフセット構造を持ってよい
し、ゲート電極３ａをマスクとして高濃度で不純物イオ
ンを打ち込み、自己整合的に高濃度ソース及びドレイン
領域を形成するセルフアライン型のＴＦＴであってもよ
い。
くは上述のようにＬＤＤ構造を持つが、低濃度ソース領
域１ｂ及び低濃度ドレイン領域１ｃにそれぞれ不純物イ
オンの打ち込みを行わないオフセット構造を持ってよい
し、ゲート電極３ａをマスクとして高濃度で不純物イオ
ンを打ち込み、自己整合的に高濃度ソース及びドレイン
領域を形成するセルフアライン型のＴＦＴであってもよ
い。
【００５５】また、画素スイッチング用ＴＦＴ３０のゲ
ート電極（走査線）３ａをソース−ドレイン領域１ｂ及
び１ｅ間に１個のみ配置したシングルゲート構造とした
が、これらの間に２個以上のゲート電極を配置してもよ
い。この際、各々のゲート電極には同一の信号が印加さ
れるようにする。このようにダブルゲート或いはトリプ
ルゲート以上でＴＦＴを構成すれば、チャネルとソース
−ドレイン領域接合部のリーク電流を防止でき、オフ時
の電流を低減することができる。これらのゲート電極の
少なくとも１個をＬＤＤ構造或いはオフセット構造にす
れば、更にオフ電流を低減でき、安定したスイッチング
素子を得ることができる。
ート電極（走査線）３ａをソース−ドレイン領域１ｂ及
び１ｅ間に１個のみ配置したシングルゲート構造とした
が、これらの間に２個以上のゲート電極を配置してもよ
い。この際、各々のゲート電極には同一の信号が印加さ
れるようにする。このようにダブルゲート或いはトリプ
ルゲート以上でＴＦＴを構成すれば、チャネルとソース
−ドレイン領域接合部のリーク電流を防止でき、オフ時
の電流を低減することができる。これらのゲート電極の
少なくとも１個をＬＤＤ構造或いはオフセット構造にす
れば、更にオフ電流を低減でき、安定したスイッチング
素子を得ることができる。
【００５６】ここで、一般には、半導体層１ａのチャネ
ル領域１ａ'、低濃度ソース領域１ｂ及び低濃度ドレイ
ン領域１ｃ等の単結晶半導体層は、光が入射すると半導
体が有する光電変換効果により光電流が発生してしまい
画素スイッチング用ＴＦＴ３０のトランジスタ特性が劣
化するが、本実施形態では、走査線３ａを上側から覆う
ようにデータ線６ａがＡｌ等の遮光性の金属薄膜から形
成されているので、少なくとも半導体層１ａのチャネル
領域１ａ'及びＬＤＤ領域１ｂ、１ｃに光が入射するの
を効果的に防ぐことが出来る。
ル領域１ａ'、低濃度ソース領域１ｂ及び低濃度ドレイ
ン領域１ｃ等の単結晶半導体層は、光が入射すると半導
体が有する光電変換効果により光電流が発生してしまい
画素スイッチング用ＴＦＴ３０のトランジスタ特性が劣
化するが、本実施形態では、走査線３ａを上側から覆う
ようにデータ線６ａがＡｌ等の遮光性の金属薄膜から形
成されているので、少なくとも半導体層１ａのチャネル
領域１ａ'及びＬＤＤ領域１ｂ、１ｃに光が入射するの
を効果的に防ぐことが出来る。
【００５７】また、前述のように、画素スイッチング用
ＴＦＴ３０の下側には、遮光層１１ａが設けられている
ので、少なくとも半導体層１ａのチャネル領域１ａ'及
び低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃへの
戻り光が入射することについても効果的に防ぐことが出
来る。更に、上記の構成から漏れて入射する光があった
としても、画素スイッチング用ＴＦＴ３０の半導体層１
ａが薄いため、光リークを十分に抑えることが出来る。
ＴＦＴ３０の下側には、遮光層１１ａが設けられている
ので、少なくとも半導体層１ａのチャネル領域１ａ'及
び低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃへの
戻り光が入射することについても効果的に防ぐことが出
来る。更に、上記の構成から漏れて入射する光があった
としても、画素スイッチング用ＴＦＴ３０の半導体層１
ａが薄いため、光リークを十分に抑えることが出来る。
【００５８】なお、本実施形態においては、半導体層１
ａは単結晶半導体の場合に限定される訳ではなく、半導
体層１ａが多結晶半導体の場合についても同様の構造を
適用できることはもちろんである。
ａは単結晶半導体の場合に限定される訳ではなく、半導
体層１ａが多結晶半導体の場合についても同様の構造を
適用できることはもちろんである。
【００５９】（電気光学装置の製造方法）次に、上記構
造を有する電気光学装置の製造方法について、図４〜図
１３を参照して説明する。はじめに、図４〜図１３に基
づいて、ＴＦＴアレイ基板１０の製造方法について説明
する。なお、図４〜図８と図９〜図１３とは異なる縮尺
で示している。
造を有する電気光学装置の製造方法について、図４〜図
１３を参照して説明する。はじめに、図４〜図１３に基
づいて、ＴＦＴアレイ基板１０の製造方法について説明
する。なお、図４〜図８と図９〜図１３とは異なる縮尺
で示している。
【００６０】まず、図４（ａ）に示すように、例えば、
厚さが６００μｍ程度の単結晶シリコン層（特許請求の
範囲における「半導体層」に相当する。）からなる単結
晶シリコン基板２０８（特許請求の範囲における「半導
体基板」に相当する。）を用意する。この単結晶シリコ
ン基板２０８の支持基板１０Ａと貼り合わされる側の表
面には、シリコン酸化膜からなる第１層間絶縁膜２０６
ｂ（特許請求の範囲における「第１絶縁体層」に相当す
る。）があらかじめ形成されている。第１層間絶縁膜２
０６ｂは、単結晶シリコン基板２０８の表面を酸化する
ことにより形成され、第１層間絶縁膜２０６ｂの厚み
は、３０ｎｍ〜２００ｎｍの範囲とし、５０ｎｍないし
１００ｎｍの範囲とすることがより望ましい。
厚さが６００μｍ程度の単結晶シリコン層（特許請求の
範囲における「半導体層」に相当する。）からなる単結
晶シリコン基板２０８（特許請求の範囲における「半導
体基板」に相当する。）を用意する。この単結晶シリコ
ン基板２０８の支持基板１０Ａと貼り合わされる側の表
面には、シリコン酸化膜からなる第１層間絶縁膜２０６
ｂ（特許請求の範囲における「第１絶縁体層」に相当す
る。）があらかじめ形成されている。第１層間絶縁膜２
０６ｂは、単結晶シリコン基板２０８の表面を酸化する
ことにより形成され、第１層間絶縁膜２０６ｂの厚み
は、３０ｎｍ〜２００ｎｍの範囲とし、５０ｎｍないし
１００ｎｍの範囲とすることがより望ましい。
【００６１】また、単結晶シリコン基板２０８の支持基
板１０Ａと貼り合わされる側の表面には、水素イオン
（Ｈ+）が例えば加速電圧１００ｋｅＶ、ドーズ量１０
×１０1 6／ｃｍ2にて注入されている。
板１０Ａと貼り合わされる側の表面には、水素イオン
（Ｈ+）が例えば加速電圧１００ｋｅＶ、ドーズ量１０
×１０1 6／ｃｍ2にて注入されている。
【００６２】次に、図４（ｂ）に示すように、単結晶シ
リコン基板２０８の第１層間絶縁膜２０６ｂ上に、Ｔ
ｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも
一つを含む、金属単体、合金、金属シリサイド等を、ス
パッタリング法、ＣＶＤ法、電子ビーム加熱蒸着法など
により、例えば１５０〜２００ｎｍの膜厚に堆積するこ
とにより、遮光層１１を形成する。
リコン基板２０８の第１層間絶縁膜２０６ｂ上に、Ｔ
ｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも
一つを含む、金属単体、合金、金属シリサイド等を、ス
パッタリング法、ＣＶＤ法、電子ビーム加熱蒸着法など
により、例えば１５０〜２００ｎｍの膜厚に堆積するこ
とにより、遮光層１１を形成する。
【００６３】次に、単結晶シリコン基板２０８の表面上
の全面にフォトレジストを形成し、最終的に形成する遮
光層１１ａのパターン（図２参照）を有するフォトマス
クを用いてフォトレジストを露光する。その後フォトレ
ジストを現像することにより、図４（ｃ）に示すよう
に、最終的に形成する遮光層１１ａのパターンを有する
フォトレジスト２０７を形成する。
の全面にフォトレジストを形成し、最終的に形成する遮
光層１１ａのパターン（図２参照）を有するフォトマス
クを用いてフォトレジストを露光する。その後フォトレ
ジストを現像することにより、図４（ｃ）に示すよう
に、最終的に形成する遮光層１１ａのパターンを有する
フォトレジスト２０７を形成する。
【００６４】次に、フォトレジスト２０７をマスクとし
て遮光層１１のエッチングを行い、その後、フォトレジ
スト２０７を剥離することにより、図４（ｄ）に示すよ
うに、単結晶シリコン基板２０８の表面上に、所定のパ
ターンを有する遮光層１１ａが形成される。遮光層１１
ａの膜厚は、例えば１５０〜２００ｎｍとなる。
て遮光層１１のエッチングを行い、その後、フォトレジ
スト２０７を剥離することにより、図４（ｄ）に示すよ
うに、単結晶シリコン基板２０８の表面上に、所定のパ
ターンを有する遮光層１１ａが形成される。遮光層１１
ａの膜厚は、例えば１５０〜２００ｎｍとなる。
【００６５】次に、図５（ａ）に示すように、遮光層１
１ａが形成された単結晶シリコン基板２０８の表面上
に、ＣＶＤ法などにより、ＳｉＯ2からなる上側貼り合
わせ膜１２（特許請求の範囲における「第２絶縁体層」
に相当する）となる絶縁体層１２Ａを形成する。絶縁体
層１２Ａの膜厚は、少なくとも遮光層１１ａの膜厚より
も厚く設定し、例えば、約４００〜１２００ｎｍとする
のが好ましく、より好ましくは１０００〜１２００ｎｍ
程度とする。
１ａが形成された単結晶シリコン基板２０８の表面上
に、ＣＶＤ法などにより、ＳｉＯ2からなる上側貼り合
わせ膜１２（特許請求の範囲における「第２絶縁体層」
に相当する）となる絶縁体層１２Ａを形成する。絶縁体
層１２Ａの膜厚は、少なくとも遮光層１１ａの膜厚より
も厚く設定し、例えば、約４００〜１２００ｎｍとする
のが好ましく、より好ましくは１０００〜１２００ｎｍ
程度とする。
【００６６】次に、図５（ｂ）に示すように、遮光層１
１ａの上に位置する絶縁体層１２Ａの表面を、ＣＭＰ
（化学的機械研磨）法を用いて研磨して平坦化すること
により、支持基板１０Ａとの貼り合わせ界面を構成する
上側貼り合わせ膜１２が形成される。上側貼り合わせ膜
１２の膜厚は、例えば４００〜６００ｎｍとなる。以上
のようにして、第１層間絶縁膜２０６ｂと遮光層１１ａ
と上側貼り合わせ膜１２とを備えた単結晶シリコン基板
２０８が形成される。
１ａの上に位置する絶縁体層１２Ａの表面を、ＣＭＰ
（化学的機械研磨）法を用いて研磨して平坦化すること
により、支持基板１０Ａとの貼り合わせ界面を構成する
上側貼り合わせ膜１２が形成される。上側貼り合わせ膜
１２の膜厚は、例えば４００〜６００ｎｍとなる。以上
のようにして、第１層間絶縁膜２０６ｂと遮光層１１ａ
と上側貼り合わせ膜１２とを備えた単結晶シリコン基板
２０８が形成される。
【００６７】次に、図５（ｃ）に示すように、支持基板
１０Ａと単結晶シリコン基板２０８との貼り合わせを行
うことにより複合基板とする。ここで使用される支持基
板１０Ａの単結晶シリコン基板２０８と貼り合わされる
側の表面には、単結晶シリコン基板２０８との貼り合わ
せ界面２２１を構成する下側貼り合わせ膜１０Ｂがあら
かじめ形成されている。下側貼り合わせ膜１０Ｂは、上
側貼り合わせ膜１２と同様に、ＳｉＯ2からなるもので
あり、ＣＶＤ法などにより形成される。そして、支持基
板１０Ａと単結晶シリコン基板２０８とは、支持基板１
０Ａの下側貼り合わせ膜１０Ｂと単結晶シリコン基板２
０８の上側貼り合わせ膜１２とを対向させた状態で貼り
合わせられ、下側貼り合わせ膜１０Ｂと上側貼り合わせ
膜１２との間が貼り合わせ界面２２１となる。
１０Ａと単結晶シリコン基板２０８との貼り合わせを行
うことにより複合基板とする。ここで使用される支持基
板１０Ａの単結晶シリコン基板２０８と貼り合わされる
側の表面には、単結晶シリコン基板２０８との貼り合わ
せ界面２２１を構成する下側貼り合わせ膜１０Ｂがあら
かじめ形成されている。下側貼り合わせ膜１０Ｂは、上
側貼り合わせ膜１２と同様に、ＳｉＯ2からなるもので
あり、ＣＶＤ法などにより形成される。そして、支持基
板１０Ａと単結晶シリコン基板２０８とは、支持基板１
０Ａの下側貼り合わせ膜１０Ｂと単結晶シリコン基板２
０８の上側貼り合わせ膜１２とを対向させた状態で貼り
合わせられ、下側貼り合わせ膜１０Ｂと上側貼り合わせ
膜１２との間が貼り合わせ界面２２１となる。
【００６８】ここでの支持基板１０Ａと単結晶シリコン
基板２０８との貼り合わせは、例えば３００℃で２時間
熱処理することによって行われる。支持基板１０Ａと単
結晶シリコン基板２０８との貼り合わせ強度をさらに高
めるためには、熱処理温度を上昇させて４５０℃程度に
する必要があるが、石英などからなる支持基板１０Ａと
単結晶シリコン基板２０８との熱膨張係数の差が大きい
ため、支持基板１０Ａと単結晶シリコン基板２０８とを
貼り合わせた状態でさらに加熱すると、単結晶シリコン
基板２０８の単結晶シリコン層にクラックなどの欠陥が
発生し、製造されるＴＦＴアレイ基板１０の品質が劣化
する恐れがある。
基板２０８との貼り合わせは、例えば３００℃で２時間
熱処理することによって行われる。支持基板１０Ａと単
結晶シリコン基板２０８との貼り合わせ強度をさらに高
めるためには、熱処理温度を上昇させて４５０℃程度に
する必要があるが、石英などからなる支持基板１０Ａと
単結晶シリコン基板２０８との熱膨張係数の差が大きい
ため、支持基板１０Ａと単結晶シリコン基板２０８とを
貼り合わせた状態でさらに加熱すると、単結晶シリコン
基板２０８の単結晶シリコン層にクラックなどの欠陥が
発生し、製造されるＴＦＴアレイ基板１０の品質が劣化
する恐れがある。
【００６９】このようなクラックなどの欠陥の発生を抑
制するためには、一度３００℃にて貼り合わせのための
熱処理を行った単結晶シリコン基板２０８を、ウエット
エッチングまたはＣＭＰによって１００〜１５０μｍ程
度まで薄くし、その後、さらに高温の熱処理を行う方法
によって貼り合わせ強度を高めることが望ましい。具体
的には、例えば、単結晶シリコン基板２０８と支持基板
１０Ａとを３００℃で熱処理することにより貼り合わ
せ、８０℃のＫＯＨ水溶液を用いて単結晶シリコン基板
２０８の厚さが１５０μｍなるようにエッチングを行
い、その後、４５０℃で再び熱処理することにより、貼
り合わせ強度を高めることが望ましい。
制するためには、一度３００℃にて貼り合わせのための
熱処理を行った単結晶シリコン基板２０８を、ウエット
エッチングまたはＣＭＰによって１００〜１５０μｍ程
度まで薄くし、その後、さらに高温の熱処理を行う方法
によって貼り合わせ強度を高めることが望ましい。具体
的には、例えば、単結晶シリコン基板２０８と支持基板
１０Ａとを３００℃で熱処理することにより貼り合わ
せ、８０℃のＫＯＨ水溶液を用いて単結晶シリコン基板
２０８の厚さが１５０μｍなるようにエッチングを行
い、その後、４５０℃で再び熱処理することにより、貼
り合わせ強度を高めることが望ましい。
【００７０】次に、単結晶シリコン基板２０８の単結晶
シリコン層の一部を、単結晶シリコン基板２０８を熱処
理することによって剥離し、図５（ｄ）に示すように、
薄膜単結晶シリコン層２０６ａを支持基板１０Ａ上に形
成する。ここでの単結晶シリコン層の剥離現象は、あら
かじめ単結晶シリコン基板２０８中に導入されている水
素イオンによって、単結晶シリコン基板２０８の表面近
傍のある層で半導体の結合が分断されるために生じるも
のである。
シリコン層の一部を、単結晶シリコン基板２０８を熱処
理することによって剥離し、図５（ｄ）に示すように、
薄膜単結晶シリコン層２０６ａを支持基板１０Ａ上に形
成する。ここでの単結晶シリコン層の剥離現象は、あら
かじめ単結晶シリコン基板２０８中に導入されている水
素イオンによって、単結晶シリコン基板２０８の表面近
傍のある層で半導体の結合が分断されるために生じるも
のである。
【００７１】単結晶シリコン層を剥離するための熱処理
は、例えば、毎分２０℃の昇温速度にて６００℃まで加
熱することにより行うことができる。この熱処理によっ
て、単結晶シリコン基板２０８の単結晶シリコン層の一
部が分離される。なお、薄膜単結晶シリコン層２０６ａ
は、単結晶シリコン基板２０８に対して行われる水素イ
オン注入の加速電圧を変えることによって、５０ｎｍ〜
３０００ｎｍまでの任意の膜厚で形成することが可能で
ある。
は、例えば、毎分２０℃の昇温速度にて６００℃まで加
熱することにより行うことができる。この熱処理によっ
て、単結晶シリコン基板２０８の単結晶シリコン層の一
部が分離される。なお、薄膜単結晶シリコン層２０６ａ
は、単結晶シリコン基板２０８に対して行われる水素イ
オン注入の加速電圧を変えることによって、５０ｎｍ〜
３０００ｎｍまでの任意の膜厚で形成することが可能で
ある。
【００７２】なお、薄膜単結晶シリコン層２０６ａは、
上述した方法以外に、単結晶シリコン基板２０８の表面
を研磨して膜厚を３〜５μｍとした後に、さらにＰＡＣ
Ｅ（Ｐｌａｓｍａ Ａｓｓｉｓｔｅｄ Ｃｈｅｍｉｃａ
ｌ Ｅｔｃｈｉｎｇ）法によってエッチングして仕上げ
る方法や、多孔質半導体上に形成したエピタキシャル半
導体層を、多孔質半導体層の選択エッチングによって貼
り合わせ基板上に転写するＥＬＴＲＡＮ（Ｅｐｉｔａｘ
ｉａｌ Ｌａｙｅｒ Ｔｒａｎｓｆｅｒ）法によっても
得ることができる。
上述した方法以外に、単結晶シリコン基板２０８の表面
を研磨して膜厚を３〜５μｍとした後に、さらにＰＡＣ
Ｅ（Ｐｌａｓｍａ Ａｓｓｉｓｔｅｄ Ｃｈｅｍｉｃａ
ｌ Ｅｔｃｈｉｎｇ）法によってエッチングして仕上げ
る方法や、多孔質半導体上に形成したエピタキシャル半
導体層を、多孔質半導体層の選択エッチングによって貼
り合わせ基板上に転写するＥＬＴＲＡＮ（Ｅｐｉｔａｘ
ｉａｌ Ｌａｙｅｒ Ｔｒａｎｓｆｅｒ）法によっても
得ることができる。
【００７３】次に、図６および図７を参照して、薄膜単
結晶シリコン層２０６ａを熱酸化することにより酸化膜
２０６ｃを形成し、酸化膜２０６ｃをウエットエッチン
グにより除去する工程を説明する。この工程は、画素ス
イッチング用ＴＦＴ３０を構成する薄膜単結晶シリコン
層２０６ａの膜厚を制御するための工程である。
結晶シリコン層２０６ａを熱酸化することにより酸化膜
２０６ｃを形成し、酸化膜２０６ｃをウエットエッチン
グにより除去する工程を説明する。この工程は、画素ス
イッチング用ＴＦＴ３０を構成する薄膜単結晶シリコン
層２０６ａの膜厚を制御するための工程である。
【００７４】まず、図６（ａ）に示すように、支持基板
１０Ａの表面上の全面に、減圧化学気相堆積法（ＬＰＣ
ＶＤ法）を用いたジクロロシランとアンモニアの反応に
より、シリコン窒化膜２０９を１００ｎｍ〜３００ｎｍ
程度形成する。
１０Ａの表面上の全面に、減圧化学気相堆積法（ＬＰＣ
ＶＤ法）を用いたジクロロシランとアンモニアの反応に
より、シリコン窒化膜２０９を１００ｎｍ〜３００ｎｍ
程度形成する。
【００７５】次に、図６（ｂ）に示すように、シリコン
窒化膜２０９の上に、フォトレジスト２０５を形成す
る。その後、搬送時などに、支持基板１０Ａの端面に設
けられたフォトレジスト２０５が剥がれないように、支
持基板１０Ａの端面に位置するフォトレジスト２０５の
除去を行う。ここでのフォトレジスト２０５の除去は、
支持基板１０Ａの端面を露光して感光することにより行
ってもよいし、また、水酸化カリウム水溶液などのアル
カリ溶液で剥離することにより行ってもよい。
窒化膜２０９の上に、フォトレジスト２０５を形成す
る。その後、搬送時などに、支持基板１０Ａの端面に設
けられたフォトレジスト２０５が剥がれないように、支
持基板１０Ａの端面に位置するフォトレジスト２０５の
除去を行う。ここでのフォトレジスト２０５の除去は、
支持基板１０Ａの端面を露光して感光することにより行
ってもよいし、また、水酸化カリウム水溶液などのアル
カリ溶液で剥離することにより行ってもよい。
【００７６】次に、図６（ｃ）に示すように、フォトマ
スクを用いてフォトレジスト２０５を露光し、現像する
ことにより、完全空乏型のトランジスタを作りこみたい
領域を除く領域を覆うパターンを有するフォトレジスト
２０５ａを形成する。
スクを用いてフォトレジスト２０５を露光し、現像する
ことにより、完全空乏型のトランジスタを作りこみたい
領域を除く領域を覆うパターンを有するフォトレジスト
２０５ａを形成する。
【００７７】次に、フォトレジスト２０５ａをマスクと
して、ウエットエッチングによりシリコン窒化膜２０９
をエッチングし、その後、フォトレジスト２０５ａを除
去することにより、図６（ｄ）に示すように、薄膜単結
晶シリコン層２０６ａ上において完全空乏型のトランジ
スタを作りこみたい領域を除く領域を覆う選択酸化用マ
スクパターン２０９ａを形成する。
して、ウエットエッチングによりシリコン窒化膜２０９
をエッチングし、その後、フォトレジスト２０５ａを除
去することにより、図６（ｄ）に示すように、薄膜単結
晶シリコン層２０６ａ上において完全空乏型のトランジ
スタを作りこみたい領域を除く領域を覆う選択酸化用マ
スクパターン２０９ａを形成する。
【００７８】次に、図７（ａ）に示すように、選択酸化
用マスクパターン２０９ａに覆われていない領域に設け
られている薄膜単結晶シリコン層２０６ａを、熱酸化す
ることにより局所的に成長させ、酸化膜２０６ｃを形成
する。酸化膜２０６ｃの膜厚は、例えば、薄膜単結晶シ
リコン層２０６ａの膜厚が４００ｎｍ程度である場合、
７００ｎｍ程度とすることが望ましい。
用マスクパターン２０９ａに覆われていない領域に設け
られている薄膜単結晶シリコン層２０６ａを、熱酸化す
ることにより局所的に成長させ、酸化膜２０６ｃを形成
する。酸化膜２０６ｃの膜厚は、例えば、薄膜単結晶シ
リコン層２０６ａの膜厚が４００ｎｍ程度である場合、
７００ｎｍ程度とすることが望ましい。
【００７９】次に、図７（ｂ）に示すように、酸化膜２
０６ｃをウエットエッチングで除去し、その後、図７
（ｃ）に示すように、選択酸化用マスクパターン２０９
ａを、熱リン酸を用いる方法や、反応性エッチングや反
応性イオンビームエッチングなどのドライエッチングを
行う方法などにより除去し、完全空乏型のトランジスタ
を作りこみたい領域の薄膜単結晶シリコン層２０６ａを
３０ｎｍ〜１００ｎｍまでの範囲の一定の膜厚に形成し
た。
０６ｃをウエットエッチングで除去し、その後、図７
（ｃ）に示すように、選択酸化用マスクパターン２０９
ａを、熱リン酸を用いる方法や、反応性エッチングや反
応性イオンビームエッチングなどのドライエッチングを
行う方法などにより除去し、完全空乏型のトランジスタ
を作りこみたい領域の薄膜単結晶シリコン層２０６ａを
３０ｎｍ〜１００ｎｍまでの範囲の一定の膜厚に形成し
た。
【００８０】次に、図８（ａ）に示すように、フォトリ
ソグラフィ工程、エッチング工程等により、所定パター
ンの半導体層１ａを形成する。すなわち、データ線６ａ
の下で容量線３ｂが形成される領域および走査線３ａに
沿って容量線３ｂが形成される領域には、画素スイッチ
ング用ＴＦＴ３０を構成する半導体層１ａから延設され
た第１蓄積容量電極１ｆを形成する。なお、図８には、
第１蓄積容量電極１ｆは図示していない。
ソグラフィ工程、エッチング工程等により、所定パター
ンの半導体層１ａを形成する。すなわち、データ線６ａ
の下で容量線３ｂが形成される領域および走査線３ａに
沿って容量線３ｂが形成される領域には、画素スイッチ
ング用ＴＦＴ３０を構成する半導体層１ａから延設され
た第１蓄積容量電極１ｆを形成する。なお、図８には、
第１蓄積容量電極１ｆは図示していない。
【００８１】次に、図８（ｂ）に示すように、半導体層
１ａを約８５０〜１３００℃の温度、好ましくは約１０
００℃の温度で７２分程度熱酸化し、約６０ｎｍの比較
的薄い厚さの熱酸化半導体膜を形成することによりゲー
ト絶縁膜２を形成する。この結果、半導体層１ａの厚さ
は、約３０〜１７０ｎｍの厚さ、ゲート絶縁膜２の厚さ
は、約６０ｎｍの厚さとなる。
１ａを約８５０〜１３００℃の温度、好ましくは約１０
００℃の温度で７２分程度熱酸化し、約６０ｎｍの比較
的薄い厚さの熱酸化半導体膜を形成することによりゲー
ト絶縁膜２を形成する。この結果、半導体層１ａの厚さ
は、約３０〜１７０ｎｍの厚さ、ゲート絶縁膜２の厚さ
は、約６０ｎｍの厚さとなる。
【００８２】次に、図９〜図１３を参照して、ゲート絶
縁膜２が形成された支持基板１０ＡからＴＦＴアレイ基
板１０を製造する方法について説明する。なお、図９〜
図１３は、各工程におけるＴＦＴアレイ基板の一部分
を、図３に示した断面図に対応させて示した工程図であ
る。また、図９から図１３は、図４から図８と異なる縮
尺で示してある。
縁膜２が形成された支持基板１０ＡからＴＦＴアレイ基
板１０を製造する方法について説明する。なお、図９〜
図１３は、各工程におけるＴＦＴアレイ基板の一部分
を、図３に示した断面図に対応させて示した工程図であ
る。また、図９から図１３は、図４から図８と異なる縮
尺で示してある。
【００８３】図９（ａ）に示すように、ゲート絶縁膜２
が形成された支持基板１０ＡにおけるＮチャネルの半導
体層１ａに対応する位置に、レジスト膜３０１を形成
し、Ｐチャネルの半導体層１ａにＰなどのＶ族元素のド
ーパント３０２を低濃度で（例えば、Ｐイオンを７０ｋ
ｅＶの加速電圧、２×１０11／ｃｍ2のドーズ量にて）
ドープする。
が形成された支持基板１０ＡにおけるＮチャネルの半導
体層１ａに対応する位置に、レジスト膜３０１を形成
し、Ｐチャネルの半導体層１ａにＰなどのＶ族元素のド
ーパント３０２を低濃度で（例えば、Ｐイオンを７０ｋ
ｅＶの加速電圧、２×１０11／ｃｍ2のドーズ量にて）
ドープする。
【００８４】次に、図９（ｂ）に示すように、図示を省
略するＰチャネルの半導体層１ａに対応する位置にレジ
スト膜を形成し、Ｎチャネルの半導体層１ａにＢなどの
III族元素のドーパント３０３を低濃度で（例えば、Ｂ
イオンを３５ｋｅＶの加速電圧、１×１０12／ｃｍ2の
ドーズ量にて）ドープする。
略するＰチャネルの半導体層１ａに対応する位置にレジ
スト膜を形成し、Ｎチャネルの半導体層１ａにＢなどの
III族元素のドーパント３０３を低濃度で（例えば、Ｂ
イオンを３５ｋｅＶの加速電圧、１×１０12／ｃｍ2の
ドーズ量にて）ドープする。
【００８５】次に、図９（ｃ）に示すように、Ｐチャネ
ル、Ｎチャネル毎に、半導体層１ａのチャネル領域１
ａ'の端部を除く支持基板１０Ａの表面にレジスト膜３
０５を形成し、Ｐチャネルには、図７（ａ）に示した工
程の約１〜１０倍のドーズ量でＰなどのＶ族元素のドー
パント３０６をドープし、Ｎチャネルには、図７（ｂ）
に示した工程の約１〜１０倍のドーズ量でＢなどのIII
族元素のドーパント３０６をドープする。
ル、Ｎチャネル毎に、半導体層１ａのチャネル領域１
ａ'の端部を除く支持基板１０Ａの表面にレジスト膜３
０５を形成し、Ｐチャネルには、図７（ａ）に示した工
程の約１〜１０倍のドーズ量でＰなどのＶ族元素のドー
パント３０６をドープし、Ｎチャネルには、図７（ｂ）
に示した工程の約１〜１０倍のドーズ量でＢなどのIII
族元素のドーパント３０６をドープする。
【００８６】次に、図９（ｄ）に示すように、半導体層
１ａを延設してなる第１蓄積容量電極１ｆを低抵抗化す
るため、支持基板１０Ａの表面の走査線３ａ（ゲート電
極）に対応する部分にレジスト膜３０７（走査線３ａよ
りも幅が広い）を形成し、これをマスクとしてその上か
らＰなどのＶ族元素のドーパント３０８を低濃度で（例
えば、Ｐイオンを７０ｋｅＶの加速電圧、３×１０14／
ｃｍ2のドーズ量にて）ドープする。
１ａを延設してなる第１蓄積容量電極１ｆを低抵抗化す
るため、支持基板１０Ａの表面の走査線３ａ（ゲート電
極）に対応する部分にレジスト膜３０７（走査線３ａよ
りも幅が広い）を形成し、これをマスクとしてその上か
らＰなどのＶ族元素のドーパント３０８を低濃度で（例
えば、Ｐイオンを７０ｋｅＶの加速電圧、３×１０14／
ｃｍ2のドーズ量にて）ドープする。
【００８７】次に、図１０（ａ）に示すように、反応性
エッチングや反応性イオンビームエッチングなどのドラ
イエッチング、あるいはウエットエッチングにより、第
１層間絶縁膜２０６ｂを貫通して遮光層１１ａに達する
コンタクトホール１３を形成する。コンタクトホール１
３を開孔する際には、図１０（ａ）に示すように、第１
層間絶縁膜２０６ｂを貫通するだけで遮光層１１ａに達
するので、下側貼り合わせ膜１０Ｂと上側貼り合わせ膜
１２との間に位置する単結晶シリコン基板２０８と支持
基板１０Ａとの貼り合わせ界面２２１を貫通する必要は
ない。
エッチングや反応性イオンビームエッチングなどのドラ
イエッチング、あるいはウエットエッチングにより、第
１層間絶縁膜２０６ｂを貫通して遮光層１１ａに達する
コンタクトホール１３を形成する。コンタクトホール１
３を開孔する際には、図１０（ａ）に示すように、第１
層間絶縁膜２０６ｂを貫通するだけで遮光層１１ａに達
するので、下側貼り合わせ膜１０Ｂと上側貼り合わせ膜
１２との間に位置する単結晶シリコン基板２０８と支持
基板１０Ａとの貼り合わせ界面２２１を貫通する必要は
ない。
【００８８】また、コンタクトホール１３の開孔は、反
応性エッチング、反応性イオンビームエッチングのよう
な異方性を有するドライエッチングにより行った方が、
開孔形状をマスク形状とほぼ同じにできるという利点が
ある。ただし、異方性を有するドライエッチングとウエ
ットエッチングとを組み合わせて開孔すれば、コンタク
トホール１３の形状をテーパ状にすることができるの
で、配線接続時の断線を防止できるという利点が得られ
る。
応性エッチング、反応性イオンビームエッチングのよう
な異方性を有するドライエッチングにより行った方が、
開孔形状をマスク形状とほぼ同じにできるという利点が
ある。ただし、異方性を有するドライエッチングとウエ
ットエッチングとを組み合わせて開孔すれば、コンタク
トホール１３の形状をテーパ状にすることができるの
で、配線接続時の断線を防止できるという利点が得られ
る。
【００８９】次に、図１０（ｂ）に示すように、減圧Ｃ
ＶＤなどによりポリ半導体層３を３５０ｎｍ程度の厚さ
で堆積した後、リン（Ｐ）を熱拡散し、ポリ半導体膜３
を導電化する。又は、Ｐイオンをポリ半導体膜３の成膜
と同時に導入したドープ半導体膜を用いてもよい。これ
により、ポリ半導体層３の導電性を高めることができ
る。
ＶＤなどによりポリ半導体層３を３５０ｎｍ程度の厚さ
で堆積した後、リン（Ｐ）を熱拡散し、ポリ半導体膜３
を導電化する。又は、Ｐイオンをポリ半導体膜３の成膜
と同時に導入したドープ半導体膜を用いてもよい。これ
により、ポリ半導体層３の導電性を高めることができ
る。
【００９０】次に、図１０（ｃ）に示すように、レジス
トマスクを用いたフォトリソグラフィ工程、エッチング
工程などにより、所定パターンの走査線３ａと共に容量
線３ｂを形成する。なお、この後、支持基板１０Ａの裏
面に残存するポリ半導体膜を支持基板１０Ａの表面をレ
ジスト膜で覆ってエッチングにより除去する。
トマスクを用いたフォトリソグラフィ工程、エッチング
工程などにより、所定パターンの走査線３ａと共に容量
線３ｂを形成する。なお、この後、支持基板１０Ａの裏
面に残存するポリ半導体膜を支持基板１０Ａの表面をレ
ジスト膜で覆ってエッチングにより除去する。
【００９１】次に、図１０（ｄ）に示すように、半導体
層１ａにＰチャネルのＬＤＤ領域を形成するために、Ｎ
チャネルの半導体層１ａに対応する位置をレジスト膜３
０９で覆い、走査線３ａ（ゲート電極）を拡散マスクと
して、まずＢなどのIII族元素のドーパント３１０を低
濃度で（例えば、ＢＦ2イオンを９０ｋｅＶの加速電
圧、３×１０13／ｃｍ2のドーズ量にて）ドープし、Ｐ
チャネルの低濃度ソース領域１ｂ及び低濃度ドレイン領
域１ｃを形成する。
層１ａにＰチャネルのＬＤＤ領域を形成するために、Ｎ
チャネルの半導体層１ａに対応する位置をレジスト膜３
０９で覆い、走査線３ａ（ゲート電極）を拡散マスクと
して、まずＢなどのIII族元素のドーパント３１０を低
濃度で（例えば、ＢＦ2イオンを９０ｋｅＶの加速電
圧、３×１０13／ｃｍ2のドーズ量にて）ドープし、Ｐ
チャネルの低濃度ソース領域１ｂ及び低濃度ドレイン領
域１ｃを形成する。
【００９２】続いて、図１０（ｅ）に示すように、半導
体層１ａにＰチャネルの高濃度ソース領域１ｄおよび高
濃度ドレイン領域１ｅを形成するために、Ｎチャネルの
半導体層１ａに対応する位置をレジスト膜３０９で覆っ
た状態で、かつ、走査線３ａよりも幅の広いマスク（図
示せず）でレジスト層をＰチャネルに対応する走査線３
ａ上に形成した状態で、ＢなどのIII族元素のドーパン
ト３１１を高濃度で（例えば、ＢＦ2イオンを９０ｋｅ
Ｖの加速電圧、２×１０15／ｃｍ2のドーズ量にて）ド
ープする。
体層１ａにＰチャネルの高濃度ソース領域１ｄおよび高
濃度ドレイン領域１ｅを形成するために、Ｎチャネルの
半導体層１ａに対応する位置をレジスト膜３０９で覆っ
た状態で、かつ、走査線３ａよりも幅の広いマスク（図
示せず）でレジスト層をＰチャネルに対応する走査線３
ａ上に形成した状態で、ＢなどのIII族元素のドーパン
ト３１１を高濃度で（例えば、ＢＦ2イオンを９０ｋｅ
Ｖの加速電圧、２×１０15／ｃｍ2のドーズ量にて）ド
ープする。
【００９３】次に、図１１（ａ）に示すように、半導体
層１ａにＮチャネルのＬＤＤ領域を形成するために、Ｐ
チャネルの半導体層１ａに対応する位置をレジスト膜
（図示せず）で覆い、走査線３ａ（ゲート電極）を拡散
マスクとして、ＰなどのＶ族元素のドーパント６０を低
濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、６
×１０12／ｃｍ2のドーズ量にて）ドープし、Ｎチャネ
ルの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ
を形成する。
層１ａにＮチャネルのＬＤＤ領域を形成するために、Ｐ
チャネルの半導体層１ａに対応する位置をレジスト膜
（図示せず）で覆い、走査線３ａ（ゲート電極）を拡散
マスクとして、ＰなどのＶ族元素のドーパント６０を低
濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、６
×１０12／ｃｍ2のドーズ量にて）ドープし、Ｎチャネ
ルの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ
を形成する。
【００９４】続いて、図１１（ｂ）に示すように、半導
体層１ａにＮチャネルの高濃度ソース領域１ｄ及び高濃
度ドレイン領域１ｅを形成するために、走査線３ａより
も幅の広いマスクでレジスト６２をＮチャネルに対応す
る走査線３ａ上に形成した後、ＰなどのＶ族元素のドー
パント６１を高濃度で（例えば、Ｐイオンを７０ｋｅＶ
の加速電圧、４×１０15／ｃｍ2のドーズ量にて）ドー
プする。
体層１ａにＮチャネルの高濃度ソース領域１ｄ及び高濃
度ドレイン領域１ｅを形成するために、走査線３ａより
も幅の広いマスクでレジスト６２をＮチャネルに対応す
る走査線３ａ上に形成した後、ＰなどのＶ族元素のドー
パント６１を高濃度で（例えば、Ｐイオンを７０ｋｅＶ
の加速電圧、４×１０15／ｃｍ2のドーズ量にて）ドー
プする。
【００９５】次に、図１１（ｃ）に示すように、画素ス
イッチング用ＴＦＴ３０における走査線３ａと共に容量
線３ｂ及び走査線３ａを覆うように、例えば、常圧又は
減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳ
Ｇ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化
半導体膜や酸化半導体膜等からなる第２層間絶縁膜４を
形成する。第２層間絶縁膜４の膜厚は、約５００〜１５
００ｎｍが好ましく、更に８００ｎｍがより好ましい。
イッチング用ＴＦＴ３０における走査線３ａと共に容量
線３ｂ及び走査線３ａを覆うように、例えば、常圧又は
減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳ
Ｇ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化
半導体膜や酸化半導体膜等からなる第２層間絶縁膜４を
形成する。第２層間絶縁膜４の膜厚は、約５００〜１５
００ｎｍが好ましく、更に８００ｎｍがより好ましい。
【００９６】この後、高濃度ソース領域１ｄ及び高濃度
ドレイン領域１ｅを活性化するために約８５０℃のアニ
ール処理を２０分程度行う。
ドレイン領域１ｅを活性化するために約８５０℃のアニ
ール処理を２０分程度行う。
【００９７】次に、図１１（ｄ）に示すように、データ
線３１に対するコンタクトホール５を、反応性エッチン
グ、反応性イオンビームエッチング等のドライエッチン
グにより或いはウエットエッチングにより形成する。ま
た、走査線３ａや容量線３ｂを図示しない配線と接続す
るためのコンタクトホールも、コンタクトホール５と同
一の工程により第２層間絶縁膜４に開孔する。
線３１に対するコンタクトホール５を、反応性エッチン
グ、反応性イオンビームエッチング等のドライエッチン
グにより或いはウエットエッチングにより形成する。ま
た、走査線３ａや容量線３ｂを図示しない配線と接続す
るためのコンタクトホールも、コンタクトホール５と同
一の工程により第２層間絶縁膜４に開孔する。
【００９８】次に、図１２（ａ）に示すように、第２層
間絶縁膜４の上に、スパッタ処理等により、遮光性のＡ
ｌ等の低抵抗金属や金属シリサイド等を金属膜６とし
て、約１００〜７００ｎｍの厚さ、好ましくは約３５０
ｎｍに堆積した後、図１２（ｂ）に示すように、フォト
リソグラフィ工程、エッチング工程等により、データ線
６ａを形成する。
間絶縁膜４の上に、スパッタ処理等により、遮光性のＡ
ｌ等の低抵抗金属や金属シリサイド等を金属膜６とし
て、約１００〜７００ｎｍの厚さ、好ましくは約３５０
ｎｍに堆積した後、図１２（ｂ）に示すように、フォト
リソグラフィ工程、エッチング工程等により、データ線
６ａを形成する。
【００９９】次に、図１２（ｃ）に示すように、データ
線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法
やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、
ＢＰＳＧなどのシリケートガラス膜、窒化半導体膜や酸
化半導体膜等からなる第３層間絶縁膜７を形成する。第
３層間絶縁膜７の膜厚は、約５００〜１５００ｎｍが好
ましく、更に８００ｎｍがより好ましい。
線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法
やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、
ＢＰＳＧなどのシリケートガラス膜、窒化半導体膜や酸
化半導体膜等からなる第３層間絶縁膜７を形成する。第
３層間絶縁膜７の膜厚は、約５００〜１５００ｎｍが好
ましく、更に８００ｎｍがより好ましい。
【０１００】次に、図１３（ａ）に示すように、画素ス
イッチング用ＴＦＴ３０において、画素電極９ａと高濃
度ドレイン領域１ｅとを電気的に接続するためのコンタ
クトホール８を、反応性エッチング、反応性イオンビー
ムエッチング等のドライエッチングにより形成する。
イッチング用ＴＦＴ３０において、画素電極９ａと高濃
度ドレイン領域１ｅとを電気的に接続するためのコンタ
クトホール８を、反応性エッチング、反応性イオンビー
ムエッチング等のドライエッチングにより形成する。
【０１０１】次に、図１３（ｂ）に示すように、第３層
間絶縁膜７の上に、スパッタ処理等により、ＩＴＯ等の
透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積
した後、図１３（ｃ）に示すように、フォトリソグラフ
ィ工程、エッチング工程等により、画素電極９ａを形成
する。なお、本実施形態の電気光学装置を反射型電気光
学装置とする場合には、Ａｌ等の反射率の高い不透明な
材料から画素電極９ａを形成してもよい。
間絶縁膜７の上に、スパッタ処理等により、ＩＴＯ等の
透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積
した後、図１３（ｃ）に示すように、フォトリソグラフ
ィ工程、エッチング工程等により、画素電極９ａを形成
する。なお、本実施形態の電気光学装置を反射型電気光
学装置とする場合には、Ａｌ等の反射率の高い不透明な
材料から画素電極９ａを形成してもよい。
【０１０２】続いて、画素電極９ａの上にポリイミド系
の配向膜の塗布液を塗布し、その後、所定のプレティル
ト角を持つように、且つ所定方向にラビング処理を施す
こと等により、配向膜１６が形成される。以上のように
して、図３に示すＴＦＴアレイ基板１０が製造される。
の配向膜の塗布液を塗布し、その後、所定のプレティル
ト角を持つように、且つ所定方向にラビング処理を施す
こと等により、配向膜１６が形成される。以上のように
して、図３に示すＴＦＴアレイ基板１０が製造される。
【０１０３】次に、対向基板２０の製造方法及びＴＦＴ
アレイ基板１０と対向基板２０とから液晶装置を製造す
る方法について説明する。図３に示した対向基板２０を
製造するには、基板本体２０Ａとしてガラス基板等の光
透過性基板を用意し、基板本体２０Ａの表面上に、対向
基板遮光層２３を形成する。対向基板遮光層２３は、例
えばＣｒ、Ｎｉ、Ａｌなどの金属材料をスパッタリング
した後、フォトリソグラフィ工程、エッチング工程を経
て形成される。なお、対向基板遮光層２３は、上記の金
属材料の他、カーボンやＴｉなどをフォトレジストに分
散させた樹脂ブラックなどの材料から形成してもよい。
アレイ基板１０と対向基板２０とから液晶装置を製造す
る方法について説明する。図３に示した対向基板２０を
製造するには、基板本体２０Ａとしてガラス基板等の光
透過性基板を用意し、基板本体２０Ａの表面上に、対向
基板遮光層２３を形成する。対向基板遮光層２３は、例
えばＣｒ、Ｎｉ、Ａｌなどの金属材料をスパッタリング
した後、フォトリソグラフィ工程、エッチング工程を経
て形成される。なお、対向基板遮光層２３は、上記の金
属材料の他、カーボンやＴｉなどをフォトレジストに分
散させた樹脂ブラックなどの材料から形成してもよい。
【０１０４】その後、基板本体２０Ａの表面上の全面に
スパッタリング法などにより、ＩＴＯ等の透明導電性薄
膜を約５０〜２００ｎｍの厚さに堆積することにより、
対向電極２１を形成する。さらに、対向電極２１の表面
上の全面にポリイミドなどの配向膜の塗布液を塗布した
後、所定のプレティルト角を持つように、且つ所定方向
にラビング処理を施すこと等により、配向膜２２を形成
する。以上のようにして、図１に示す対向基板２０が製
造される。
スパッタリング法などにより、ＩＴＯ等の透明導電性薄
膜を約５０〜２００ｎｍの厚さに堆積することにより、
対向電極２１を形成する。さらに、対向電極２１の表面
上の全面にポリイミドなどの配向膜の塗布液を塗布した
後、所定のプレティルト角を持つように、且つ所定方向
にラビング処理を施すこと等により、配向膜２２を形成
する。以上のようにして、図１に示す対向基板２０が製
造される。
【０１０５】最後に、上述のように製造されたＴＦＴア
レイ基板１０と対向基板２０とを、配向膜１６と配向膜
２２とが互いに対向するようにシール材により貼り合わ
せ、真空吸引法などの方法により、両基板間の空間に、
例えば複数種類のネマティック液晶を混合してなる液晶
を吸引して、所定の厚みを有する液晶層５０を形成する
ことにより、上記構造の液晶装置が製造される。
レイ基板１０と対向基板２０とを、配向膜１６と配向膜
２２とが互いに対向するようにシール材により貼り合わ
せ、真空吸引法などの方法により、両基板間の空間に、
例えば複数種類のネマティック液晶を混合してなる液晶
を吸引して、所定の厚みを有する液晶層５０を形成する
ことにより、上記構造の液晶装置が製造される。
【０１０６】本実施形態の液晶装置の製造方法では、単
結晶シリコン基板２０８の支持基板１０Ａと貼り合わさ
れる側の面に、第１層間絶縁膜２０６ｂと遮光層１１ａ
と上側貼り合わせ膜１２とを順次形成し、その後、支持
基板１０Ａ上に単結晶シリコン基板２０８を貼り合わせ
て複合基板を形成するので、遮光層１１ａは、単結晶シ
リコン基板２０８と支持基板１０Ａとの貼り合わせ界面
２２１よりも上側に形成されることになり、第１層間絶
縁膜２０６ｂを貫通して遮光層１１ａに達するコンタク
トホール１３をウエットエッチングを用いて形成する工
程において、貼り合わせ界面２２１を貫通させる必要は
ない。したがって、コンタクトホール１３をウエットエ
ッチングを用いて形成する際に、貼り合わせ界面２２１
からエッチング液が浸透するという不都合が発生しな
い。このため、歩留まりよく製造することができ、高い
信頼性を有する液晶装置が得られる。
結晶シリコン基板２０８の支持基板１０Ａと貼り合わさ
れる側の面に、第１層間絶縁膜２０６ｂと遮光層１１ａ
と上側貼り合わせ膜１２とを順次形成し、その後、支持
基板１０Ａ上に単結晶シリコン基板２０８を貼り合わせ
て複合基板を形成するので、遮光層１１ａは、単結晶シ
リコン基板２０８と支持基板１０Ａとの貼り合わせ界面
２２１よりも上側に形成されることになり、第１層間絶
縁膜２０６ｂを貫通して遮光層１１ａに達するコンタク
トホール１３をウエットエッチングを用いて形成する工
程において、貼り合わせ界面２２１を貫通させる必要は
ない。したがって、コンタクトホール１３をウエットエ
ッチングを用いて形成する際に、貼り合わせ界面２２１
からエッチング液が浸透するという不都合が発生しな
い。このため、歩留まりよく製造することができ、高い
信頼性を有する液晶装置が得られる。
【０１０７】また、本実施形態の液晶装置の製造方法に
おいては、上側貼り合わせ膜１２上をＣＭＰを用いて平
坦化するので、上側貼り合わせ膜１２上を容易に精度よ
く平坦化することができ、単結晶シリコン基板２０８と
支持基板１０Ａとの密着性を高めることができ、単結晶
シリコン基板２０８と支持基板１０Ａとを容易に精度よ
く貼り合わせることができる。
おいては、上側貼り合わせ膜１２上をＣＭＰを用いて平
坦化するので、上側貼り合わせ膜１２上を容易に精度よ
く平坦化することができ、単結晶シリコン基板２０８と
支持基板１０Ａとの密着性を高めることができ、単結晶
シリコン基板２０８と支持基板１０Ａとを容易に精度よ
く貼り合わせることができる。
【０１０８】また、本実施形態の液晶装置では、遮光層
１１ａが単結晶シリコン基板２０８と支持基板１０Ａと
の貼り合わせ界面２２１よりも上側に位置し、遮光層１
１ａよりも上側に位置する半導体層１ａと遮光層１１ａ
との間には貼り合わせ界面２２１が存在しないため、半
導体層１ａと遮光層１１ａとの間の距離に、単結晶シリ
コン基板２０８と支持基板１０Ａとを貼り合わせる際に
必要な厚みに相当する距離が含まれることはない。
１１ａが単結晶シリコン基板２０８と支持基板１０Ａと
の貼り合わせ界面２２１よりも上側に位置し、遮光層１
１ａよりも上側に位置する半導体層１ａと遮光層１１ａ
との間には貼り合わせ界面２２１が存在しないため、半
導体層１ａと遮光層１１ａとの間の距離に、単結晶シリ
コン基板２０８と支持基板１０Ａとを貼り合わせる際に
必要な厚みに相当する距離が含まれることはない。
【０１０９】したがって、半導体層１ａと遮光層１１ａ
との間の距離、すなわち第１層間絶縁膜２０６ｂの厚み
を、半導体層１ａと遮光層１１ａとを絶縁することが可
能な範囲で薄くすることができる。このことにより、半
導体層１ａと遮光層１１ａとの距離を接近させることが
でき、遮光層１１ａをバックゲートとして積極的に使用
することが可能となる。
との間の距離、すなわち第１層間絶縁膜２０６ｂの厚み
を、半導体層１ａと遮光層１１ａとを絶縁することが可
能な範囲で薄くすることができる。このことにより、半
導体層１ａと遮光層１１ａとの距離を接近させることが
でき、遮光層１１ａをバックゲートとして積極的に使用
することが可能となる。
【０１１０】本実施形態の液晶装置においては、第１層
間絶縁膜２０６ｂの厚みを、３０ｎｍ〜２００ｎｍの範
囲としたので、半導体層１ａと遮光層１１ａとを確実に
絶縁することができるとともに、遮光層１１ａの電位を
制御することによって、オフリーク電流を低減すること
やオン電流を増加させることができ、より一層優れた液
晶装置とすることができる。
間絶縁膜２０６ｂの厚みを、３０ｎｍ〜２００ｎｍの範
囲としたので、半導体層１ａと遮光層１１ａとを確実に
絶縁することができるとともに、遮光層１１ａの電位を
制御することによって、オフリーク電流を低減すること
やオン電流を増加させることができ、より一層優れた液
晶装置とすることができる。
【０１１１】なお、本発明においては、本実施形態に示
した例のように、単結晶シリコン基板２０８と支持基板
１０Ａとの密着性を高めるために、支持基板１０Ａの単
結晶シリコン基板２０８と貼り合わされる側の表面に
は、上側貼り合わせ膜１２と同様の材質からなる下側貼
り合わせ膜１０Ｂが形成されていることが望ましいが、
下側貼り合わせ膜１０Ｂが形成されていなくてもよい。
した例のように、単結晶シリコン基板２０８と支持基板
１０Ａとの密着性を高めるために、支持基板１０Ａの単
結晶シリコン基板２０８と貼り合わされる側の表面に
は、上側貼り合わせ膜１２と同様の材質からなる下側貼
り合わせ膜１０Ｂが形成されていることが望ましいが、
下側貼り合わせ膜１０Ｂが形成されていなくてもよい。
【０１１２】また、本実施形態においては、選択酸化用
マスクパターン２０９ａは、シリコンナイトライドから
なるものとしたが、他の無機膜やフォトレジストなどの
有機膜であってもよい。
マスクパターン２０９ａは、シリコンナイトライドから
なるものとしたが、他の無機膜やフォトレジストなどの
有機膜であってもよい。
【０１１３】（電気光学装置の全体構成）以下、上記の
ように構成された本実施形態の液晶装置の全体構成を図
１４及び図１５を参照して説明する。なお、図１４は、
ＴＦＴアレイ基板１０を対向基板２０側から見た平面図
であり、図１５は、対向基板２０を含めて示す図１３の
Ｈ−Ｈ'断面図である。
ように構成された本実施形態の液晶装置の全体構成を図
１４及び図１５を参照して説明する。なお、図１４は、
ＴＦＴアレイ基板１０を対向基板２０側から見た平面図
であり、図１５は、対向基板２０を含めて示す図１３の
Ｈ−Ｈ'断面図である。
【０１１４】図１４において、ＴＦＴアレイ基板１０の
表面上には、シール材５２がその縁に沿って設けられて
おり、図１５に示すように、図１４に示したシール材５
２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５
２によりＴＦＴアレイ基板１０に固着されている。対向
基板２０の表面上には、図１５に示すように、シール材
５２の内側に並行させて、例えば対向基板遮光層２３と
同じ或いは異なる材料から成る周辺見切りとしての対向
基板遮光層５３が設けられている。
表面上には、シール材５２がその縁に沿って設けられて
おり、図１５に示すように、図１４に示したシール材５
２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５
２によりＴＦＴアレイ基板１０に固着されている。対向
基板２０の表面上には、図１５に示すように、シール材
５２の内側に並行させて、例えば対向基板遮光層２３と
同じ或いは異なる材料から成る周辺見切りとしての対向
基板遮光層５３が設けられている。
【０１１５】また、ＴＦＴアレイ基板１０において、シ
ール材５２の外側の領域には、データ線駆動回路１０１
及び実装端子１０２がＴＦＴアレイ基板１０の一辺に沿
って設けられており、走査線駆動回路１０４が、この一
辺に隣接する２辺に沿って設けられている。走査線３ａ
に供給される走査信号遅延が問題にならない場合には、
走査線駆動回路１０４は片側だけでも良いことは言うま
でもない。
ール材５２の外側の領域には、データ線駆動回路１０１
及び実装端子１０２がＴＦＴアレイ基板１０の一辺に沿
って設けられており、走査線駆動回路１０４が、この一
辺に隣接する２辺に沿って設けられている。走査線３ａ
に供給される走査信号遅延が問題にならない場合には、
走査線駆動回路１０４は片側だけでも良いことは言うま
でもない。
【０１１６】また、データ線駆動回路１０１を表示領域
（画素部）の辺に沿って両側に配列してもよい。例えば
奇数列のデータ線６ａは表示領域の一方の辺に沿って配
設されたデータ線駆動回路から画像信号を供給し、偶数
列のデータ線６ａは表示領域の反対側の辺に沿って配設
されたデータ線駆動回路から画像信号を供給するように
してもよい。この様にデータ線６ａを櫛歯状に駆動する
ようにすれば、データ線駆動回路の占有面積を拡張する
ことができるため、複雑な回路を構成することが可能と
なる。
（画素部）の辺に沿って両側に配列してもよい。例えば
奇数列のデータ線６ａは表示領域の一方の辺に沿って配
設されたデータ線駆動回路から画像信号を供給し、偶数
列のデータ線６ａは表示領域の反対側の辺に沿って配設
されたデータ線駆動回路から画像信号を供給するように
してもよい。この様にデータ線６ａを櫛歯状に駆動する
ようにすれば、データ線駆動回路の占有面積を拡張する
ことができるため、複雑な回路を構成することが可能と
なる。
【０１１７】更に、ＴＦＴアレイ基板１０の残る一辺に
は、表示領域の両側に設けられた走査線駆動回路１０４
間をつなぐための複数の配線１０５が設けられている。
更に、周辺見切りとしての対向基板遮光層５３の下に隠
れてプリチャージ回路を設けてもよい。また、ＴＦＴア
レイ基板１０と対向基板２０間のコーナー部の少なくと
も１箇所においては、ＴＦＴアレイ基板１０と対向基板
２０との間で電気的導通をとるための導通材１０６が設
けられている。
は、表示領域の両側に設けられた走査線駆動回路１０４
間をつなぐための複数の配線１０５が設けられている。
更に、周辺見切りとしての対向基板遮光層５３の下に隠
れてプリチャージ回路を設けてもよい。また、ＴＦＴア
レイ基板１０と対向基板２０間のコーナー部の少なくと
も１箇所においては、ＴＦＴアレイ基板１０と対向基板
２０との間で電気的導通をとるための導通材１０６が設
けられている。
【０１１８】また、ＴＦＴアレイ基板１０の表面上には
更に、製造途中や出荷時の電気光学装置の品質、欠陥等
を検査するための検査回路等を形成してもよい。また、
データ線駆動回路１０１及び走査線駆動回路１０４をＴ
ＦＴアレイ基板１０の表面上に設ける代わりに、例えば
ＴＡＢ（テープオートメイテッドボンディング基板）上
に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の
周辺領域に設けられた異方性導電フィルムを介して電気
的及び機械的に接続するようにしてもよい。
更に、製造途中や出荷時の電気光学装置の品質、欠陥等
を検査するための検査回路等を形成してもよい。また、
データ線駆動回路１０１及び走査線駆動回路１０４をＴ
ＦＴアレイ基板１０の表面上に設ける代わりに、例えば
ＴＡＢ（テープオートメイテッドボンディング基板）上
に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の
周辺領域に設けられた異方性導電フィルムを介して電気
的及び機械的に接続するようにしてもよい。
【０１１９】また、対向基板２０の光が入射する側及び
ＴＦＴアレイ基板１０の光が出射する側には各々、例え
ば、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ
（スーパーＴＮ）モード、Ｄ−ＳＴＮ（デュアルスキャ
ン−ＳＴＮ）モード等の動作モードや、ノーマリーホワ
イトモード／ノーマリーブラックモードの別に応じて、
偏光フィルム、位相差フィルム、偏光手段などが所定の
方向で配置される。
ＴＦＴアレイ基板１０の光が出射する側には各々、例え
ば、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ
（スーパーＴＮ）モード、Ｄ−ＳＴＮ（デュアルスキャ
ン−ＳＴＮ）モード等の動作モードや、ノーマリーホワ
イトモード／ノーマリーブラックモードの別に応じて、
偏光フィルム、位相差フィルム、偏光手段などが所定の
方向で配置される。
【０１２０】本実施形態の液晶装置がカラーの液晶プロ
ジェクタ（投射型表示装置）に適用される場合には、３
枚の電気光学装置がＲＧＢ用のライトバルブとして各々
用いられ、各パネルには各々ＲＧＢ色分解用のダイクロ
イックミラーを介して分解された各色の光が投射光とし
て各々入射されることになる。従って、その場合には上
記実施形態で示したように、対向基板２０に、カラーフ
ィルタは設けられていない。
ジェクタ（投射型表示装置）に適用される場合には、３
枚の電気光学装置がＲＧＢ用のライトバルブとして各々
用いられ、各パネルには各々ＲＧＢ色分解用のダイクロ
イックミラーを介して分解された各色の光が投射光とし
て各々入射されることになる。従って、その場合には上
記実施形態で示したように、対向基板２０に、カラーフ
ィルタは設けられていない。
【０１２１】しかしながら、対向基板２０の基板本体２
０Ａの液晶層５０側表面上において、対向基板遮光層２
３の形成されていない画素電極９ａに対向する所定領域
にＲＧＢのカラーフィルタをその保護膜と共に形成して
もよい。このような構成とすれば、液晶プロジェクタ以
外の直視型や反射型のカラー液晶テレビなどのカラー電
気光学装置に、上記実施形態の電気光学装置を適用する
ことができる。
０Ａの液晶層５０側表面上において、対向基板遮光層２
３の形成されていない画素電極９ａに対向する所定領域
にＲＧＢのカラーフィルタをその保護膜と共に形成して
もよい。このような構成とすれば、液晶プロジェクタ以
外の直視型や反射型のカラー液晶テレビなどのカラー電
気光学装置に、上記実施形態の電気光学装置を適用する
ことができる。
【０１２２】更に、対向基板２０の表面上に、１画素に
１個対応するようにマイクロレンズを形成してもよい。
このようにすれば、入射光の集光効率を向上すること
で、明るい電気光学装置が実現できる。更にまた、対向
基板２０の表面上に、何層もの屈折率の相違する干渉層
を堆積することで、光の干渉を利用して、ＲＧＢ色を作
り出すダイクロイックフィルタを形成してもよい。この
ダイクロイックフィルタ付き対向基板によれば、より明
るいカラー電気光学装置が実現できる。
１個対応するようにマイクロレンズを形成してもよい。
このようにすれば、入射光の集光効率を向上すること
で、明るい電気光学装置が実現できる。更にまた、対向
基板２０の表面上に、何層もの屈折率の相違する干渉層
を堆積することで、光の干渉を利用して、ＲＧＢ色を作
り出すダイクロイックフィルタを形成してもよい。この
ダイクロイックフィルタ付き対向基板によれば、より明
るいカラー電気光学装置が実現できる。
【０１２３】なお、本実施形態における液晶装置では、
従来と同様に入射光を対向基板２０側から入射させるこ
ととしたが、ＴＦＴアレイ基板１０に遮光層１１ａを設
ける構成としているので、ＴＦＴアレイ基板１０側から
入射光を入射させ、対向基板２０側から出射するように
しても良い。即ち、このように液晶装置を液晶プロジェ
クタに取り付けても、半導体層１ａのチャネル領域１
ａ'及びＬＤＤ領域１ｂ、１ｃに光が入射することを防
ぐことが出来、高画質の画像を表示することが可能であ
る。
従来と同様に入射光を対向基板２０側から入射させるこ
ととしたが、ＴＦＴアレイ基板１０に遮光層１１ａを設
ける構成としているので、ＴＦＴアレイ基板１０側から
入射光を入射させ、対向基板２０側から出射するように
しても良い。即ち、このように液晶装置を液晶プロジェ
クタに取り付けても、半導体層１ａのチャネル領域１
ａ'及びＬＤＤ領域１ｂ、１ｃに光が入射することを防
ぐことが出来、高画質の画像を表示することが可能であ
る。
【０１２４】従来は、ＴＦＴアレイ基板１０の裏面側で
の反射を防止するために、反射防止用のＡＲ（Ａｎｔｉ
−ｒｅｆｌｅｃｔｉｏｎ）被膜された偏光手段を別途配
置したり、ＡＲフィルムを貼り付ける必要があった。し
かし、本実施形態では、ＴＦＴアレイ基板１０の表面と
半導体層１ａの少なくともチャネル領域１ａ'及びＬＤ
Ｄ領域１ｂ、１ｃとの間に遮光層１１ａが形成されてい
るため、このようなＡＲ被膜された偏光手段やＡＲフィ
ルムを用いたり、ＴＦＴアレイ基板１０そのものをＡＲ
処理した基板を使用する必要が無くなる。
の反射を防止するために、反射防止用のＡＲ（Ａｎｔｉ
−ｒｅｆｌｅｃｔｉｏｎ）被膜された偏光手段を別途配
置したり、ＡＲフィルムを貼り付ける必要があった。し
かし、本実施形態では、ＴＦＴアレイ基板１０の表面と
半導体層１ａの少なくともチャネル領域１ａ'及びＬＤ
Ｄ領域１ｂ、１ｃとの間に遮光層１１ａが形成されてい
るため、このようなＡＲ被膜された偏光手段やＡＲフィ
ルムを用いたり、ＴＦＴアレイ基板１０そのものをＡＲ
処理した基板を使用する必要が無くなる。
【０１２５】従って、本実施形態によれば、材料コスト
を削減でき、また偏光手段の貼り付け時に、ごみ、傷等
により、歩留まりを落とすことがなく大変有利である。
また、耐光性が優れているため、明るい光源を使用した
り、偏光ビームスプリッタにより偏光変換して、光利用
効率を向上させても、光によるクロストーク等の画質劣
化を生じない。
を削減でき、また偏光手段の貼り付け時に、ごみ、傷等
により、歩留まりを落とすことがなく大変有利である。
また、耐光性が優れているため、明るい光源を使用した
り、偏光ビームスプリッタにより偏光変換して、光利用
効率を向上させても、光によるクロストーク等の画質劣
化を生じない。
【０１２６】（電子機器）以下、上記の実施形態の液晶
装置を用いた電子機器の一例として、投射型表示装置に
ついて説明する。図１６は、第１実施形態の液晶装置を
備えた投射型表示装置の一例を示した概略構成図であ
る。この投射型表示装置は、３つの液晶パネルを使用し
た、いわゆる３板式の投射型液晶表示装置である。ここ
では、上記の実施形態の液晶装置を液晶ライトバルブを
構成する液晶パネルとして用いている。図１６におい
て、符号５１０は光源、５１３，５１４はダイクロイッ
クミラー、５１５，５１６，５１７は反射ミラー、５１
８，５１９，５２０はリレーレンズ、５２２，５２３，
５２４は液晶ライトバルブ、５２５はクロスダイクロイ
ックプリズム、５２６は投射レンズ系を示している。
装置を用いた電子機器の一例として、投射型表示装置に
ついて説明する。図１６は、第１実施形態の液晶装置を
備えた投射型表示装置の一例を示した概略構成図であ
る。この投射型表示装置は、３つの液晶パネルを使用し
た、いわゆる３板式の投射型液晶表示装置である。ここ
では、上記の実施形態の液晶装置を液晶ライトバルブを
構成する液晶パネルとして用いている。図１６におい
て、符号５１０は光源、５１３，５１４はダイクロイッ
クミラー、５１５，５１６，５１７は反射ミラー、５１
８，５１９，５２０はリレーレンズ、５２２，５２３，
５２４は液晶ライトバルブ、５２５はクロスダイクロイ
ックプリズム、５２６は投射レンズ系を示している。
【０１２７】光源５１０は、超高圧水銀灯等のランプ５
１１とランプ５１１の光を反射するリフレクタ５１２と
から構成されている。青色光・緑色光反射のダイクロイ
ックミラー５１３は、光源５１０からの白色光のうちの
赤色光を透過させるとともに、青色光と緑色光とを反射
する。透過した赤色光は反射ミラー５１７で反射され、
赤色光用液晶ライトバルブ５２２に入射される。
１１とランプ５１１の光を反射するリフレクタ５１２と
から構成されている。青色光・緑色光反射のダイクロイ
ックミラー５１３は、光源５１０からの白色光のうちの
赤色光を透過させるとともに、青色光と緑色光とを反射
する。透過した赤色光は反射ミラー５１７で反射され、
赤色光用液晶ライトバルブ５２２に入射される。
【０１２８】一方、ダイクロイックミラー５１３で反射
された色光のうち、緑色光は、緑色光反射のダイクロイ
ックミラー５１４によって反射され、緑色用液晶ライト
バルブ５２３に入射される。一方、青色光は、第２のダ
イクロイックミラー５１４も透過する。青色光に対して
は、光路長が緑色光、赤色光と異なるのを補償するため
に、入射レンズ５１８、リレーレンズ５１９、出射レン
ズ５２０を含むリレーレンズ系からなる導光手段５２１
が設けられ、これを介して青色光が青色光用液晶ライト
バルブ５２４に入射される。
された色光のうち、緑色光は、緑色光反射のダイクロイ
ックミラー５１４によって反射され、緑色用液晶ライト
バルブ５２３に入射される。一方、青色光は、第２のダ
イクロイックミラー５１４も透過する。青色光に対して
は、光路長が緑色光、赤色光と異なるのを補償するため
に、入射レンズ５１８、リレーレンズ５１９、出射レン
ズ５２０を含むリレーレンズ系からなる導光手段５２１
が設けられ、これを介して青色光が青色光用液晶ライト
バルブ５２４に入射される。
【０１２９】各ライトバルブにより変調された３つの色
光は、クロスダイクロイックプリズム５２５に入射す
る。このプリズムは、４つの直角プリズムが貼り合わさ
れ、その内面に赤色光を反射する誘電体多層膜と青色光
を反射する誘電体多層膜とが十字状に形成されたもので
ある。これらの誘電体多層膜によって３つの色光が合成
されて、カラー画像を表す光が形成される。合成された
光は、投射光学系である投射レンズ系５２６によってス
クリーン５２７上に投射され、画像が拡大されて表示さ
れる。
光は、クロスダイクロイックプリズム５２５に入射す
る。このプリズムは、４つの直角プリズムが貼り合わさ
れ、その内面に赤色光を反射する誘電体多層膜と青色光
を反射する誘電体多層膜とが十字状に形成されたもので
ある。これらの誘電体多層膜によって３つの色光が合成
されて、カラー画像を表す光が形成される。合成された
光は、投射光学系である投射レンズ系５２６によってス
クリーン５２７上に投射され、画像が拡大されて表示さ
れる。
【０１３０】このような投射型液晶表示装置は、上記の
液晶装置を備えたものであるので、信頼性の高い優れた
投射型表示装置とすることができる。
液晶装置を備えたものであるので、信頼性の高い優れた
投射型表示装置とすることができる。
【０１３１】以下、上記の第１実施形態の液晶装置を用
いた電子機器の他の例を説明する。図１７は、携帯電話
の一例を示した斜視図である。図１７において、符号１
０００は携帯電話本体を示し、符号１００１は上記の液
晶装置を用いた液晶表示部を示している。
いた電子機器の他の例を説明する。図１７は、携帯電話
の一例を示した斜視図である。図１７において、符号１
０００は携帯電話本体を示し、符号１００１は上記の液
晶装置を用いた液晶表示部を示している。
【０１３２】図１８は、腕時計型電子機器の一例を示し
た斜視図である。図１８において、符号１１００は時計
本体を示し、符号１１０１は上記の液晶装置を用いた液
晶表示部を示している。
た斜視図である。図１８において、符号１１００は時計
本体を示し、符号１１０１は上記の液晶装置を用いた液
晶表示部を示している。
【０１３３】図１９は、ワープロ、パソコンなどの携帯
型情報処理装置の一例を示した斜視図である。図１９に
おいて、符号１２００は情報処理装置、符号１２０２は
キーボードなどの入力部、符号１２０４は情報処理装置
本体、符号１２０６は上記の液晶装置を用いた液晶表示
部を示している。
型情報処理装置の一例を示した斜視図である。図１９に
おいて、符号１２００は情報処理装置、符号１２０２は
キーボードなどの入力部、符号１２０４は情報処理装置
本体、符号１２０６は上記の液晶装置を用いた液晶表示
部を示している。
【０１３４】図１７〜図１９に示す電子機器は、上記の
第１の実施形態の液晶装置を備えたものであるので、信
頼性の高い優れた表示部を備えた電子機器とすることが
できる。
第１の実施形態の液晶装置を備えたものであるので、信
頼性の高い優れた表示部を備えた電子機器とすることが
できる。
【０１３５】なお、本発明の技術範囲は上記の実施形態
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えば図１〜図１５を用いて説明した液晶装置の具体的な
構成は、ほんの一例に過ぎず、その他、種々の構成を有
する液晶装置に本発明を適用することができる。また、
例えば、本発明は、エレクトロルミネッセンス（Ｅ
Ｌ）、デジタルマイクロミラーデバイス（ＤＭＤ）、或
いは、プラズマ発光や電子放出による蛍光等を用いた様
々な電気光学素子を用いた電気光学装置および該電気光
学装置を備えた電子機器に対しても適用可能であるとい
うことは言うまでもない。
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えば図１〜図１５を用いて説明した液晶装置の具体的な
構成は、ほんの一例に過ぎず、その他、種々の構成を有
する液晶装置に本発明を適用することができる。また、
例えば、本発明は、エレクトロルミネッセンス（Ｅ
Ｌ）、デジタルマイクロミラーデバイス（ＤＭＤ）、或
いは、プラズマ発光や電子放出による蛍光等を用いた様
々な電気光学素子を用いた電気光学装置および該電気光
学装置を備えた電子機器に対しても適用可能であるとい
うことは言うまでもない。
【０１３６】
【発明の効果】以上説明したように、本発明の電気光学
装置および電気光学装置の製造方法によれば、遮光層
が、支持基板と半導体基板との貼り合わせ界面よりも上
側に位置するので、遮光層よりも上側に形成された部材
を貫通して遮光層に達するコンタクトホールを備える場
合に、コンタクトホールが半導体基板と支持基板との貼
り合わせ界面を貫通しないものとなる。したがって、こ
のコンタクトホールをウエットエッチングを用いて形成
する際には、従来の電気光学装置のように、半導体基板
と支持基板との貼り合わせ界面からエッチング液が浸透
するという不都合は発生しない。
装置および電気光学装置の製造方法によれば、遮光層
が、支持基板と半導体基板との貼り合わせ界面よりも上
側に位置するので、遮光層よりも上側に形成された部材
を貫通して遮光層に達するコンタクトホールを備える場
合に、コンタクトホールが半導体基板と支持基板との貼
り合わせ界面を貫通しないものとなる。したがって、こ
のコンタクトホールをウエットエッチングを用いて形成
する際には、従来の電気光学装置のように、半導体基板
と支持基板との貼り合わせ界面からエッチング液が浸透
するという不都合は発生しない。
【０１３７】また、遮光層が、支持基板と半導体基板と
の貼り合わせ界面よりも上側に位置しているので、半導
体層と遮光層との間には貼り合わせ界面が存在しないこ
とになり、半導体層と遮光層との間の距離を半導体層と
遮光層とを絶縁することが可能な範囲で短くすることが
できる。
の貼り合わせ界面よりも上側に位置しているので、半導
体層と遮光層との間には貼り合わせ界面が存在しないこ
とになり、半導体層と遮光層との間の距離を半導体層と
遮光層とを絶縁することが可能な範囲で短くすることが
できる。
【０１３８】したがって、半導体層と遮光層とを接近さ
せることができ、遮光層をバックゲートとして積極的に
使用することが可能となり、遮光層の電位を制御するこ
とによって、オフリーク電流を低減することやオン電流
を増加させることができるものとなる。
せることができ、遮光層をバックゲートとして積極的に
使用することが可能となり、遮光層の電位を制御するこ
とによって、オフリーク電流を低減することやオン電流
を増加させることができるものとなる。
【０１３９】さらに、第１絶縁体層の厚みを、３０ｎｍ
ないし２００ｎｍの範囲とすることで、半導体層と遮光
層とを確実に絶縁することができるとともに、遮光層の
電位を制御することによって、オフリーク電流を低減す
ることやオン電流を増加させることができるより一層優
れた電気光学装置となる。
ないし２００ｎｍの範囲とすることで、半導体層と遮光
層とを確実に絶縁することができるとともに、遮光層の
電位を制御することによって、オフリーク電流を低減す
ることやオン電流を増加させることができるより一層優
れた電気光学装置となる。
【図１】 本発明の電気光学装置の一例である液晶装置
の画素部（表示領域）を構成するマトリクス状に形成さ
れた複数の画素における各種素子、配線等の等価回路で
ある。
の画素部（表示領域）を構成するマトリクス状に形成さ
れた複数の画素における各種素子、配線等の等価回路で
ある。
【図２】 データ線、走査線、画素電極、遮光層等が形
成されたＴＦＴアレイ基板の相隣接する複数の画素群を
拡大して示す平面図である。
成されたＴＦＴアレイ基板の相隣接する複数の画素群を
拡大して示す平面図である。
【図３】 図２のＡ−Ａ'断面図である。
【図４】 液晶装置の一実施形態の製造プロセスを順を
追って示す工程図（その１）である。
追って示す工程図（その１）である。
【図５】 液晶装置の一実施形態の製造プロセスを順を
追って示す工程図（その１）である。
追って示す工程図（その１）である。
【図６】 液晶装置の一実施形態の製造プロセスを順を
追って示す工程図（その１）である。
追って示す工程図（その１）である。
【図７】 液晶装置の一実施形態の製造プロセスを順を
追って示す工程図（その１）である。
追って示す工程図（その１）である。
【図８】 液晶装置の一実施形態の製造プロセスを順を
追って示す工程図（その１）である。
追って示す工程図（その１）である。
【図９】 液晶装置の一実施形態の製造プロセスを順を
追って示す工程図（その１）である。
追って示す工程図（その１）である。
【図１０】 液晶装置の一実施形態の製造プロセスを順
を追って示す工程図（その１）である。
を追って示す工程図（その１）である。
【図１１】 液晶装置の一実施形態の製造プロセスを順
を追って示す工程図（その１）である。
を追って示す工程図（その１）である。
【図１２】 液晶装置の一実施形態の製造プロセスを順
を追って示す工程図（その１）である。
を追って示す工程図（その１）である。
【図１３】 液晶装置の一実施形態の製造プロセスを順
を追って示す工程図（その１）である。
を追って示す工程図（その１）である。
【図１４】 第１実施形態におけるＴＦＴアレイ基板を
その上に形成された各構成要素と共に対向基板の側から
見た平面図である。
その上に形成された各構成要素と共に対向基板の側から
見た平面図である。
【図１５】 図１４のＨ−Ｈ'断面図である。
【図１６】 液晶装置を用いた電子機器の一例である投
射型表示装置の構成図である。
射型表示装置の構成図である。
【図１７】 第１実施形態の液晶装置を用いた電子機器
の他の例を説明するための図である。
の他の例を説明するための図である。
【図１８】 第１実施形態の液晶装置を用いた電子機器
の他の例を説明するための図である。
の他の例を説明するための図である。
【図１９】 第１実施形態の液晶装置を用いた電子機器
の他の例を説明するための図である。
の他の例を説明するための図である。
１ａ 半導体層
１ａ' チャネル領域
１ｂ 低濃度ソース領域（ソース側ＬＤＤ領域）
１ｃ 低濃度ドレイン領域（ドレイン側ＬＤＤ領域）
１ｄ 高濃度ソース領域
１ｅ 高濃度ドレイン領域
１０ ＴＦＴアレイ基板
１０Ａ 支持基板
１１ａ 遮光層
１２ 上側貼り合わせ膜（第２絶縁体層）
１３ コンタクトホール
２０６ｂ 第１層間絶縁膜（第１絶縁体層）
２０８ 単結晶シリコン基板（半導体基板）
２２１ 貼り合わせ界面
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０９Ｆ 9/30 ３４９ Ｈ０１Ｌ 27/12 Ｂ ５Ｃ０９４
Ｈ０１Ｌ 21/336 Ｈ０５Ｂ 33/14 Ａ ５Ｆ１１０
27/12 Ｈ０１Ｌ 29/78 ６１９Ｂ
// Ｈ０５Ｂ 33/14 ６２７Ｄ
Ｆターム(参考） 2H088 EA14 EA15 HA06 HA08 HA14
2H090 HA04 HA05 HA07 HB03X
HC12 JB04 JC11 LA04 LA05
2H091 FA34Y FB08 FC02 GA11
GA13 LA12
2H092 GA59 JB52 JB53 JB57 KB22
KB24 KB25 NA16 RA05
3K007 AB05 AB15 AB18 DB03 FA01
5C094 AA16 AA25 AA42 AA43 AA53
BA03 BA16 BA43 CA19 DA13
DB04 EA04 EB10 ED15 FA01
FA02 FB12 FB14 FB15
5F110 AA06 AA15 AA30 BB01 BB04
CC02 DD03 DD11 DD13 DD17
EE09 EE28 EE30 EE45 FF02
FF23 GG02 GG12 GG25 GG32
GG34 HJ01 HJ04 HJ13 HJ23
HL03 HL05 HL07 HL14 HM14
HM15 NN03 NN04 NN22 NN23
NN24 NN25 NN26 NN44 NN46
NN47 NN72 QQ17
Claims (9)
- 【請求項１】 支持基板上に、半導体層を備えた半導体
基板を貼り合わせてなる複合基板を用いた電気光学装置
であって、 前記半導体層の下側に設けられた第１絶縁体層と、 前記第１絶縁体層よりも下側に設けられた第２絶縁体層
と、 前記第１絶縁体層と前記第２絶縁体層との間に設けられ
た遮光層と、 少なくとも前記第１絶縁体層を貫通して前記遮光層に達
するコンタクトホールとを備え、 前記遮光層は、前記支持基板と前記半導体基板との貼り
合わせ界面よりも上側に位置していることを特徴とする
電気光学装置。 - 【請求項２】 前記第１絶縁体層の厚みは、３０ｎｍな
いし２００ｎｍの範囲であることを特徴とする請求項１
に記載の電気光学装置。 - 【請求項３】 前記第１絶縁体層の厚みは、５０ｎｍな
いし１００ｎｍの範囲であることを特徴とする請求項１
または請求項２に記載の電気光学装置。 - 【請求項４】 支持基板上に、半導体層と遮光層とを備
えた半導体基板を貼り合わせてなる複合基板を用いた電
気光学装置であって、 前記遮光層は、前記支持基板と前記半導体基板との貼り
合わせ界面よりも上側に位置していることを特徴とする
電気光学装置。 - 【請求項５】 請求項１ないし請求項４のいずれか一項
に記載の電気光学装置を備えた投射型表示装置であっ
て、 光源と、該光源から出射された光を変調する前記電気光
学装置と、該電気光学装置により変調された光を投射面
に拡大投影する拡大投影光学系とを有することを特徴と
する投射型表示装置。 - 【請求項６】 請求項１ないし請求項５のいずれか一項
に記載の電気光学装置を備えたことを特徴とする電子機
器。 - 【請求項７】 支持基板上に、半導体層を備えた半導体
基板を貼り合わせてなる複合基板を用いた電気光学装置
の製造方法であって、 前記半導体基板の前記支持基板と貼り合わされる側の面
に、第１絶縁体層と遮光層と第２絶縁体層とを順次形成
する工程と、 前記支持基板上に前記半導体基板を貼り合わせて前記複
合基板を形成する工程と、 前記半導体層をパターニングする工程と、 前記第１絶縁体層を貫通して前記遮光層に達するコンタ
クトホールをウエットエッチングを用いて形成する工程
とを備えていることを特徴とする電気光学装置の製造方
法。 - 【請求項８】 前記第１絶縁体層を、厚みが３０ｎｍな
いし２００ｎｍの範囲となるように形成することを特徴
とする請求項７に記載の電気光学装置の製造方法。 - 【請求項９】 前記第２絶縁体層上を化学的機械研磨法
を用いて平坦化した後、前記支持基板上に前記半導体基
板を貼り合わせることを特徴とする請求項７または請求
項８に記載の電気光学装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002188612A JP3909583B2 (ja) | 2001-08-27 | 2002-06-27 | 電気光学装置の製造方法 |
| TW091117996A TWI243948B (en) | 2001-08-27 | 2002-08-09 | Electrooptical device, manufacturing method thereof, and projection display device and electronic device |
| US10/225,137 US6900861B2 (en) | 2001-08-27 | 2002-08-22 | Electric optical apparatus using a composite substrate formed by bonding a semiconductor substrate and manufacturing method of the same, projection display, and electronic instrument |
| EP02255887A EP1288703B1 (en) | 2001-08-27 | 2002-08-23 | Electric optical apparatus and manufacturing of the same, projection display, and electronic instrument |
| KR10-2002-0050469A KR100490496B1 (ko) | 2001-08-27 | 2002-08-26 | 전기광학 장치 및 전기광학 장치의 제조 방법, 및 투사형표시 장치, 전자기기 |
| CNB021420645A CN1204441C (zh) | 2001-08-27 | 2002-08-26 | 电光装置及其制造方法和投射型显示装置、电子装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001256739 | 2001-08-27 | ||
| JP2001-256739 | 2001-08-27 | ||
| JP2002188612A JP3909583B2 (ja) | 2001-08-27 | 2002-06-27 | 電気光学装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003152193A true JP2003152193A (ja) | 2003-05-23 |
| JP3909583B2 JP3909583B2 (ja) | 2007-04-25 |
Family
ID=26621053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002188612A Expired - Fee Related JP3909583B2 (ja) | 2001-08-27 | 2002-06-27 | 電気光学装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6900861B2 (ja) |
| EP (1) | EP1288703B1 (ja) |
| JP (1) | JP3909583B2 (ja) |
| KR (1) | KR100490496B1 (ja) |
| CN (1) | CN1204441C (ja) |
| TW (1) | TWI243948B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008124215A (ja) * | 2006-11-10 | 2008-05-29 | Kochi Prefecture Sangyo Shinko Center | 薄膜半導体装置及びその製造方法 |
| KR100917814B1 (ko) | 2007-11-05 | 2009-09-18 | 주식회사 동부하이텍 | 씨모스 이미지 센서의 제조방법 |
| JP2010020322A (ja) * | 2008-07-14 | 2010-01-28 | Samsung Electronics Co Ltd | 表示基板 |
| WO2010064343A1 (ja) * | 2008-12-05 | 2010-06-10 | シャープ株式会社 | 半導体装置及びその製造方法 |
| JP2013110291A (ja) * | 2011-11-22 | 2013-06-06 | Japan Display Central Co Ltd | 薄膜トランジスタ回路基板、及びその製造方法 |
| JP2016018759A (ja) * | 2014-07-11 | 2016-02-01 | 株式会社ジャパンディスプレイ | 有機ｅｌ表示装置及びその製造方法 |
| JP2017510060A (ja) * | 2014-01-22 | 2017-04-06 | 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． | シリコン・オン・インシュレータ（ｓｏｉ）基板製造方法及びｓｏｉ基板 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0190563B1 (de) * | 1985-01-14 | 1989-08-02 | Boehringer Ingelheim Kg | Neue 12-Amino-pyridazino[4',5':3,4]pyrrolo-[2,1-a]isochinoline, Verfahren zu ihrer Herstellung und ihre Verwendung |
| JP4027149B2 (ja) * | 2002-04-30 | 2007-12-26 | 三洋電機株式会社 | エレクトロルミネッセンス表示装置 |
| JP4748986B2 (ja) * | 2002-11-01 | 2011-08-17 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7973313B2 (en) | 2003-02-24 | 2011-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container |
| JP4562997B2 (ja) * | 2003-03-26 | 2010-10-13 | 株式会社半導体エネルギー研究所 | 素子基板及び発光装置 |
| WO2004086343A1 (ja) | 2003-03-26 | 2004-10-07 | Semiconductor Energy Laboratory Co., Ltd. | 素子基板及び発光装置 |
| KR20050000653A (ko) * | 2003-06-24 | 2005-01-06 | 엘지.필립스 엘시디 주식회사 | 액정 표시 패널 |
| US7768405B2 (en) * | 2003-12-12 | 2010-08-03 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device and manufacturing method thereof |
| KR100692685B1 (ko) * | 2003-12-29 | 2007-03-14 | 비오이 하이디스 테크놀로지 주식회사 | 반사투과형 액정표시장치용 어레이 기판 및 그의 제조 방법 |
| JP2006138960A (ja) * | 2004-11-10 | 2006-06-01 | Nec Corp | 液晶表示装置及びその製造方法並びに投射表示装置 |
| KR101106558B1 (ko) * | 2004-12-28 | 2012-01-19 | 엘지디스플레이 주식회사 | 블랙매트릭스와 이를 포함하는 액정표시장치 |
| WO2007074552A1 (ja) * | 2005-12-27 | 2007-07-05 | Shin-Etsu Chemical Co., Ltd. | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ |
| US20080204636A1 (en) * | 2007-02-26 | 2008-08-28 | Chi Mei Optoelectronics Corporation | Transflective liquid crystal display |
| JP2010066331A (ja) * | 2008-09-09 | 2010-03-25 | Fujifilm Corp | 表示装置 |
| JP2010239123A (ja) * | 2009-03-12 | 2010-10-21 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| TWI596778B (zh) * | 2012-06-29 | 2017-08-21 | 半導體能源研究所股份有限公司 | 半導體裝置及半導體裝置的製造方法 |
| CN105206625B (zh) * | 2015-10-29 | 2018-10-12 | 京东方光科技有限公司 | 一种阵列基板、显示面板及显示装置 |
| KR102014179B1 (ko) * | 2017-12-08 | 2019-08-26 | 엘지디스플레이 주식회사 | 유기발광 표시장치와 그의 제조방법 |
| CN109585300B (zh) * | 2018-12-17 | 2022-07-12 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管及制备方法、像素结构、阵列基板和显示面板 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6067062A (en) * | 1990-09-05 | 2000-05-23 | Seiko Instruments Inc. | Light valve device |
| JP3072326B2 (ja) * | 1990-09-25 | 2000-07-31 | セイコーインスツルメンツ株式会社 | 半導体単結晶薄膜基板光弁装置とその製造方法 |
| JP3113914B2 (ja) | 1990-09-25 | 2000-12-04 | セイコーインスツルメンツ株式会社 | 半導体単結晶薄膜基板光弁装置 |
| JPH0824193B2 (ja) * | 1990-10-16 | 1996-03-06 | 工業技術院長 | 平板型光弁駆動用半導体装置の製造方法 |
| JP2838612B2 (ja) * | 1991-11-12 | 1998-12-16 | セイコーインスツルメンツ株式会社 | 光弁装置とその製造方法 |
| JP3531415B2 (ja) | 1997-04-22 | 2004-05-31 | セイコーエプソン株式会社 | Ｓｏｉ基板とその製造方法及びこれを用いた半導体装置及び液晶パネル |
| JP3757658B2 (ja) | 1999-01-28 | 2006-03-22 | セイコーエプソン株式会社 | 電気光学装置の製造方法、電気光学装置及び電子機器 |
| JP3687415B2 (ja) | 1999-05-28 | 2005-08-24 | セイコーエプソン株式会社 | 電気光学装置の製造方法、電気光学装置及び投射型表示装置 |
| JP4221827B2 (ja) | 1999-06-30 | 2009-02-12 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の製造方法及び電子機器 |
| JP3464944B2 (ja) * | 1999-07-02 | 2003-11-10 | シャープ株式会社 | 薄膜トランジスタ基板、その製造方法および液晶表示装置 |
| US6358759B1 (en) | 1999-07-16 | 2002-03-19 | Seiko Epson Corporation | Method for manufacturing electro-optical device, electro-optical device, and electronic equipment |
| JP4193339B2 (ja) | 1999-09-29 | 2008-12-10 | セイコーエプソン株式会社 | 液晶装置及び投射型表示装置並びに液晶装置の製造方法 |
| JP3926096B2 (ja) * | 2000-03-07 | 2007-06-06 | 日本電気株式会社 | 液晶表示装置とその製造方法 |
| JP4843840B2 (ja) | 2000-09-25 | 2011-12-21 | セイコーエプソン株式会社 | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器 |
| US6661025B2 (en) | 2000-09-22 | 2003-12-09 | Seiko Epson Corporation | Method of manufacturing electro-optical apparatus substrate, electro-optical apparatus substrate, electro-optical apparatus and electronic apparatus |
| JP2002169178A (ja) | 2000-11-29 | 2002-06-14 | Seiko Epson Corp | 液晶装置の製造方法 |
-
2002
- 2002-06-27 JP JP2002188612A patent/JP3909583B2/ja not_active Expired - Fee Related
- 2002-08-09 TW TW091117996A patent/TWI243948B/zh not_active IP Right Cessation
- 2002-08-22 US US10/225,137 patent/US6900861B2/en not_active Expired - Fee Related
- 2002-08-23 EP EP02255887A patent/EP1288703B1/en not_active Expired - Fee Related
- 2002-08-26 KR KR10-2002-0050469A patent/KR100490496B1/ko not_active IP Right Cessation
- 2002-08-26 CN CNB021420645A patent/CN1204441C/zh not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008124215A (ja) * | 2006-11-10 | 2008-05-29 | Kochi Prefecture Sangyo Shinko Center | 薄膜半導体装置及びその製造方法 |
| KR100917814B1 (ko) | 2007-11-05 | 2009-09-18 | 주식회사 동부하이텍 | 씨모스 이미지 센서의 제조방법 |
| JP2010020322A (ja) * | 2008-07-14 | 2010-01-28 | Samsung Electronics Co Ltd | 表示基板 |
| WO2010064343A1 (ja) * | 2008-12-05 | 2010-06-10 | シャープ株式会社 | 半導体装置及びその製造方法 |
| US8604579B2 (en) | 2008-12-05 | 2013-12-10 | Sharp Kabushiki Kaisha | Semiconductor device, and method for manufacturing same |
| JP2013110291A (ja) * | 2011-11-22 | 2013-06-06 | Japan Display Central Co Ltd | 薄膜トランジスタ回路基板、及びその製造方法 |
| JP2017510060A (ja) * | 2014-01-22 | 2017-04-06 | 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． | シリコン・オン・インシュレータ（ｓｏｉ）基板製造方法及びｓｏｉ基板 |
| US10804137B2 (en) | 2014-01-22 | 2020-10-13 | Huawei Technologies Co., Ltd. | SOI substrate manufacturing method and SOI substrate |
| JP2016018759A (ja) * | 2014-07-11 | 2016-02-01 | 株式会社ジャパンディスプレイ | 有機ｅｌ表示装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6900861B2 (en) | 2005-05-31 |
| EP1288703B1 (en) | 2012-06-20 |
| US20030048395A1 (en) | 2003-03-13 |
| KR100490496B1 (ko) | 2005-05-19 |
| CN1402057A (zh) | 2003-03-12 |
| EP1288703A2 (en) | 2003-03-05 |
| JP3909583B2 (ja) | 2007-04-25 |
| EP1288703A3 (en) | 2004-01-28 |
| TWI243948B (en) | 2005-11-21 |
| CN1204441C (zh) | 2005-06-01 |
| KR20030019105A (ko) | 2003-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3909583B2 (ja) | 電気光学装置の製造方法 | |
| JP4507395B2 (ja) | 電気光学装置用素子基板の製造方法 | |
| US7112514B2 (en) | SOI substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the SOI substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus | |
| JP3575402B2 (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
| JP2002353424A (ja) | 基板装置の製造方法及び基板装置、電気光学装置の製造方法及び電気光学装置、並びに電子機器 | |
| US20040155244A1 (en) | Transistor and method of manufacturing the same, electro-optical device, semiconductor device, and electronic apparatus | |
| JP4126912B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP2002131778A (ja) | 電気光学装置用基板およびこれを備えた電気光学装置並びに電子機器 | |
| JP3757658B2 (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
| JP2003158270A (ja) | 電気光学装置および電気光学装置の製造方法、並びに投射型表示装置、電子機器 | |
| JP2002353466A (ja) | 電気光学装置の製造方法および電気光学装置 | |
| JP2003270665A (ja) | 電気光学装置、及び電子機器 | |
| JP2002277859A (ja) | 液晶装置の製造方法 | |
| JP2003207806A (ja) | 電気光学装置および電気光学装置の製造方法、並びに投射型表示装置、電子機器 | |
| JP4214702B2 (ja) | 電気光学装置の製造方法、及び電気光学装置、並びに投写型表示装置、電子機器 | |
| JP2005166911A (ja) | 半導体装置の製造方法、半導体装置、電気光学装置の製造方法、電気光学装置および電子機器 | |
| JP4701487B2 (ja) | 電気光学装置用基板の製造方法 | |
| JP4792694B2 (ja) | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置、電子機器 | |
| JP4843840B2 (ja) | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器 | |
| JP4556378B2 (ja) | トランジスタの製造方法及び複合基板の製造方法 | |
| JP2007193260A (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
| JP2004200573A (ja) | 電気光学装置および電気光学装置の製造方法、並びに投射型表示装置、電子機器 | |
| JP2002353464A (ja) | 電気光学装置、その製造方法及び電子機器 | |
| JP2004296487A (ja) | トランジスタの製造方法、トランジスタ、電気光学基板、電気光学装置、電子機器 | |
| JP4333176B2 (ja) | トランジスタの製造方法、電気光学基板、電気光学装置、電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040402 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050725 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070104 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070117 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130202 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |