KR20030019105A - 전기광학 장치 및 전기광학 장치의 제조 방법, 및 투사형표시 장치, 전자기기 - Google Patents
전기광학 장치 및 전기광학 장치의 제조 방법, 및 투사형표시 장치, 전자기기 Download PDFInfo
- Publication number
- KR20030019105A KR20030019105A KR1020020050469A KR20020050469A KR20030019105A KR 20030019105 A KR20030019105 A KR 20030019105A KR 1020020050469 A KR1020020050469 A KR 1020020050469A KR 20020050469 A KR20020050469 A KR 20020050469A KR 20030019105 A KR20030019105 A KR 20030019105A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- layer
- light shielding
- shielding layer
- electro
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 302
- 239000004065 semiconductor Substances 0.000 claims abstract description 175
- 239000012212 insulator Substances 0.000 claims abstract description 57
- 230000003287 optical effect Effects 0.000 claims abstract description 7
- 238000001039 wet etching Methods 0.000 claims description 19
- 239000002131 composite material Substances 0.000 claims description 13
- 238000005498 polishing Methods 0.000 claims description 13
- 238000005304 joining Methods 0.000 claims description 7
- 230000000149 penetrating effect Effects 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 329
- 239000010408 film Substances 0.000 description 147
- 239000004973 liquid crystal related substance Substances 0.000 description 85
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 59
- 239000003990 capacitor Substances 0.000 description 40
- 239000011229 interlayer Substances 0.000 description 32
- 238000003860 storage Methods 0.000 description 26
- 238000005530 etching Methods 0.000 description 24
- 239000010409 thin film Substances 0.000 description 23
- 229920002120 photoresistant polymer Polymers 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 239000002019 doping agent Substances 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 10
- 239000013078 crystal Substances 0.000 description 9
- 230000001133 acceleration Effects 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 8
- 239000007788 liquid Substances 0.000 description 8
- 239000003566 sealing material Substances 0.000 description 7
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 229910021478 group 5 element Inorganic materials 0.000 description 5
- 238000010884 ion-beam technique Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000005421 electrostatic potential Methods 0.000 description 4
- -1 hydrogen ions Chemical class 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000010365 information processing Effects 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 239000004988 Nematic liquid crystal Substances 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 241000694440 Colpidium aqueous Species 0.000 description 1
- 244000126211 Hericium coralloides Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000001443 photoexcitation Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 210000000707 wrist Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133345—Insulating layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/13613—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit the semiconductor element being formed on a first substrate and thereafter transferred to the final cell substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
Abstract
본 발명은, 차광층의 전위의 제어에 사용되는 콘택트 홀을 습식 에칭을 이용하여 형성할 때에, 반도체 기판과 지지 기판의 접합 계면에서 에칭액이 침투하지 않는 전기광학 장치 및 그 제조 방법을 제공하기 위한 것이다.
본 발명에 따른 전기광학 장치는 반도체층(1a)의 하측에 마련된 제 1 절연체층(206b)과, 제 1 절연체층(206b)보다 하측에 마련된 제 2 절연체층(12)과, 제 1 절연체층(206b)과 제 2 절연체층(12) 사이에 마련된 차광층(11a)과, 적어도 제 1 절연체층(206b)을 관통하여 차광층(11a)에 도달하는 콘택트 홀(13)을 구비하며, 차광층(11a)은, 지지 기판(10A)과 반도체 기판의 접합 계면보다 상측에 위치하고 있다.
Description
본 발명은 실리콘 온 인슐레이터(Silicon On Insulator)(이하, 「SOI」로 약칭 함) 기술을 적용한 전기광학 장치 및 전기광학 장치의 제조 방법, 및 투사형 표시 장치, 전자기기에 관한 것으로, 특히, 양품률이 양호하도록 제조할 수 있으며,높은 신뢰성이 얻어지는 전기광학 장치 및 전기광학 장치의 제조 방법 및 이 전기광학 장치를 구비한 신뢰성이 높은 투사형 표시 장치 및 전자기기에 관한 것이다.
절연 기판 상에 실리콘 등으로 이루어지는 반도체 박막을 형성하고, 그 반도체박막을 반도체 디바이스에 형성하는 SOI 기술은 소자의 고속화나 저소비 전력화, 고 집적화를 도모할 수 있는 등의 이점을 갖기 때문에, 예컨대 전기광학 장치에 바람직하게 적용되고 있는 기술이다.
SOI 기술을 적용한 전기광학 장치를 제조하기 위해서는, 지지 기판에 단결정 실리콘 등으로 이루어지는 단결정 반도체층을 갖는 반도체 기판을 접합하여, 연마하는 방법 등에 의해 박막 단결정 반도체층을 형성하고, 그 박막 단결정 반도체층을 예컨대 액정구동용의 박막 트랜지스터(Thin Film Transistor, 이하, 「TFT」라고 약칭한다) 등의 트랜지스터 소자에 형성하고 있다.
또한, SOI 기술을 이용한 전기광학 장치는, 종래부터, 예컨대, 액정 프로젝터 등의 투사형 표시 장치의 액정 라이트 밸브에 적용되고 있다. 이러한 액정 라이트 밸브에서는, 지지 기판이 광투과성을 갖는 경우에, 표시면측에서 입사한 광이 지지 기판의 이면측의 계면에서 반사되어, TFT 등의 트랜지스터 소자의 채널 영역으로 복귀광으로서 입사하는 것이 있다. 이 때문에, 지지 기판의 표면측에서의 트랜지스터 소자 영역에 대응하는 위치에, 복귀광을 차광하기 위한 차광층이 형성된 액정 라이트 밸브가 제창되고 있다.
또한, 이러한 지지 기판의 표면에 차광층이 형성된 액정 라이트 밸브에서는, 차광층과 정전위원을 전기적으로 접속하는 것에 의해 차광층의 전위를 정전위로 고정하여, 차광층의 전위 변동이 트랜지스터 소자에 악영향을 미치지 않도록 하고 있다.
이러한 지지 기판의 표면에 차광층을 갖는 전기광학 장치를 제조하기 위해서는, 지지 기판의 표면에 차광층을 패터닝하고, 그 위를 절연체층으로 덮어 연마에 의해 평탄화한 후, 얻어진 평탄면에 반도체 기판을 접합한다. 그리고, 반도체 기판을 구성하는 단결정 반도체층을 연마하는 방법 등에 의해 박막 단결정 반도체층을 형성하고, 그 박막 단결정 반도체층을, 예를 들면 액정 구동용의 TFT 등의 트랜지스터 소자에 형성하고 있다. 또한, 지지 기판 상에 접합된 반도체 기판의 박막 단결정 반도체층이 존재하지 않는 장소에, 지지 기판 상에 마련되어 있는 절연체층을 관통하여 상기 차광층에 도달하는 콘택트 홀을 습식 에칭을 이용하여 형성하고, 콘택트 홀을 통하여 차광층과 정전위원을 전기적으로 접속하고 있다.
그러나, 상술한 전기광학 장치에 있어서는, 차광층의 전위의 제어에 사용되는 콘택트 홀이, 지지 기판 상에 마련되어 있는 절연체층을 습식 에칭을 이용하여 관통시켜 얻어진 것이기 때문에, 콘택트 홀을 형성할 때에, 에칭액이 지지 기판과 반도체 기판의 접합 계면으로부터 침투하여, 접합 계면을 구성하는 층까지도 에칭되어 버린다고 하는 문제가 있다. 그리고, 접합 계면을 구성하는 층이 에칭되면, 지지 기판과 반도체 기판이 박리하는 등의 불량이 발생하기 쉽게 되기 때문에, 제품의 양품률을 저하시켜 버린다.
본 발명은 상기의 과제를 해결하기 위해 이루어진 것으로서, SOI 기술이 적용되며, 지지 기판의 표면에 차광층이 형성된 전기광학 장치에 있어서, 차광층의 전위를 정전위로 고정하기 위한 콘택트 홀을 습식 에칭을 이용하여 형성할 때에, 반도체 기판과 지지 기판의 접합 계면으로부터 에칭액이 침투한다고 하는 문제점이 발생하지 않기 때문에, 양품률이 양호하도록 제조할 수 있으며, 높은 신뢰성이 얻어지는 전기광학 장치를 제공하는 것을 목적으로 하고 있다.
또한, 상기 전기광학 장치의 제조 방법 및 상기 전기광학 장치를 구비한 신뢰성이 높은 투사형 표시 장치 및 전자기기를 제공하는 것을 목적으로 하고 있다.
도 1은 본 발명의 전기광학 장치의 일례인 액정 장치의 화소부(표시 영역)를 구성하는 매트릭스 형상으로 형성된 복수의 화소에 있어서의 각종 소자, 배선 등의 등가 회로,
도 2는 데이터선, 주사선, 화소 전극, 차광층 등이 형성된 TFT 어레이 기판의 서로 인접하는 복수의 화소군을 확대하여 나타내는 평면도,
도 3은 도 2의 A-A'단면도,
도 4는 액정 장치의 일실시예의 제조 프로세스를 순서대로 나타내는 공정도,
도 5는 액정 장치의 일실시예의 제조 프로세스를 순서대로 나타내는 공정도,
도 6은 액정 장치의 일실시예의 제조 프로세스를 순서대로 나타내는 공정도,
도 7은 액정 장치의 일실시예의 제조 프로세스를 순서대로 나타내는 공정도,
도 8은 액정 장치의 일실시예의 제조 프로세스를 순서대로 나타내는 공정도,
도 9는 액정 장치의 일실시예의 제조 프로세스를 순서대로 나타내는 공정도,
도 10은 액정 장치의 일실시예의 제조 프로세스를 순서대로 나타내는 공정도,
도 11은 액정 장치의 일실시예의 제조 프로세스를 순서대로 나타내는 공정도,
도 12는 액정 장치의 일실시예의 제조 프로세스를 순서대로 나타내는 공정도,
도 13은 액정 장치의 일실시예의 제조 프로세스를 순서대로 나타내는 공정도,
도 14는 제 1 실시예에 있어서의 TFT 어레이 기판을 그 위에 형성된 각 구성요소와 함께 대향 기판의 측에서 본 평면도,
도 15는 도 14의 H-H'단면도,
도 16은 액정 장치를 이용한 전자기기의 일례인 투사형 표시 장치의 구성도,
도 17은 제 1 실시예의 액정 장치를 이용한 전자기기의 다른 예를 설명하기 위한 도면,
도 18은 제 1 실시예의 액정 장치를 이용한 전자기기의 다른 예를 설명하기 위한 도면,
도 19는 제 1 실시예의 액정 장치를 이용한 전자기기의 다른 예를 설명하기 위한 도면.
도면의 주요 부분에 대한 부호의 설명
1a : 반도체층
1a' : 채널 영역
1b : 저농도 소스 영역(소스 측 LDD 영역)
1c : 저농도 드레인 영역(드레인 측 LDD 영역)
1d : 고농도 소스 영역
1e : 고농도 드레인 영역
10 : TFT 어레이 기판
10A : 지지 기판
1la : 차광층
12 : 상측 접합막(제 2 절연체층)
13 : 콘택트 홀
206b : 제 1 층간 절연막(제 1 절연체층)
208 : 단결정 실리콘 기판(반도체 기판)
221 : 접합 계면
상기 목적을 달성하기 위하여, 본 발명의 전기광학 장치는, 지지 기판 상에 반도체층을 구비한 반도체 기판을 접합하여 이루어지는 복합 기판을 이용한 전기광학 장치에 있어서, 상기 반도체층의 하측에 마련된 제 1 절연체층과, 상기 제 1 절연체층보다 하측에 마련된 제 2 절연체층과, 상기 제 1 절연체층과 상기 제 2 절연체층 사이에 마련된 차광층과, 적어도 상기 제 1 절연체층을 관통하여 상기 차광층에 도달하는 콘택트 홀을 구비하며, 상기 차광층은 상기 지지 기판과 상기 반도체 기판의 접합 계면보다도 상측에 위치하고 있는 것을 특징으로 한다.
즉, 본 발명의 전기광학 장치에서는 하측으로부터 순서대로 지지 기판, 제 2 절연체층, 차광층, 제 1 절연체층, 반도체층이 구비되어 있으며, 접합 계면보다도 상측에 위치하고 있는 차광층보다도 더 상측에 위치하는 제 1 절연체층을 관통하여차광층에 도달하는 콘택트 홀은 반도체 기판과 지지 기판의 접합 계면을 관통하지 않게 된다.
따라서, 콘택트 홀을 습식 에칭을 이용하여 형성할 때에, 종래의 전기광학 장치와 같이 반도체 기판과 지지 기판의 접합 계면으로부터 에칭액이 침투한다고 하는 문제점은 발생하지 않는다. 이 때문에, 양품률이 양호하게 제조할 수 있어 높은 신뢰성을 갖는 전기광학 장치가 된다.
또한, 본 발명의 전기광학 장치에서는, 상술한 바와 같이 차광층은 상기 지지 기판과 상기 반도체 기판의 접합 계면보다 상측에 위치하고 있다. 이 때문에, 이하에 도시하는 바와 같이 제 1 절연체층의 두께를 얇게 하여 반도체층과 차광층 사이의 거리를 짧게 할 수 있다.
예를 들면, 차광층이 접합 계면보다도 하측에 위치하고 있는 경우에는, 반도체층과 차광층 사이에 접합 계면이 존재하게 되기 때문에, 반도체층과 차광층 사이의 거리를 짧게 할 수 없다. 반도체층과 차광층과의 사이에 접합 계면이 존재하면, 반도체층과 차광층 사이의 거리에는, 화학적 기계 연마법을 실행할 때에 연마의 편차에 의한 차광층의 노출이 발생하지 않는 잔막 두께의 거리나, 지지 기판과 반도체 기판을 접합할 때에 필요한 두께에 상당하는 거리가 포함되게 된다. 따라서, 통상 반도체층과 차광층 사이의 거리는 지지 기판과 반도체 기판을 접합한 후의 결과로서 얻어지는 치수 이며, 반도체층과 차광층을 절연하기 위해서 필요한 두께보다도 대단히 두꺼운 800nm 내지 1000nm 정도로 되어 있다. 또한, 반도체층과 차광층 사이의 거리를 200nm 이하로 하면, 접합을 실행하기 전의 화학적 기계 연마법이 곤란하게 되어 버리기 때문에, 차광층이 접합 계면보다도 하측에 위치하고 있는 경우에는 반도체층과 차광층 사이의 거리를 200nm 이하로 할 수 없다.
이것에 대하여, 본 발명의 전기광학 장치에 의하면, 상술한 바와 같이, 차광층은 상기 지지 기판과 상기 반도체 기판의 접합 계면보다도 상측에 위치하고 있기 때문에, 반도체층과 차광층 사이에는 접합 계면이 존재하지 않게 되며, 반도체층과 차광층 사이의 거리에, 화학적 기계 연마법의 연마의 편차에 의한 차광층의 노출이 발생하지 않는 잔막 두께의 거리나, 지지 기판과 반도체 기판을 접합할 때에 필요한 두께에 상당하는 거리가 포함되지 않는다. 따라서, 반도체층과 차광층 사이의 거리를 반도체층과 차광층을 절연할 수 있는 범위로 짧게 할 수 있다.
즉, 본 발명의 전기광학 장치에 있어서는, 반도체층과 차광층 사이의 거리에 상당하는 제 1 절연체층의 두께를 얇게 할 수 있다.
제 1 절연체층의 두께를 얇게 하면, 반도체층과 차광층이 접근하기 때문에, 차광층을 예컨대 TFT의 백 게이트로서 적극적으로 사용하는 것이 가능해지며, 차광층의 전위를 제어함으로써, 오프 리크 전류를 저감하거나 온 전류를 증가시킬 수 있게 된다.
구체적으로는, 상기 전기광학 장치에 있어서는, 제 1 절연체층의 두께는, 30nm 내지 200nm의 범위인 것이 바람직하다.
이러한 전기광학 장치에 의해, 반도체층과 차광층을 확실히 절연할 수 있는 동시에, 차광층의 전위를 제어함으로써 오프 리크 전류를 저감시키거나 온 전류를 증가시킬 수 있게 되기 때문에, 보다 우수한 전기광학 장치로 할 수 있다.
또한, 상기 전기광학 장치에 있어서는, 상기 제 1 절연체층의 두께는 50nm 내지 1OOnm의 범위인 것이 보다 바람직하다.
이러한 전기광학 장치에 의해, 반도체층과 차광층을 보다 확실히 절연할 수 있는 동시에, 보다 효과적으로 오프 리크 전류를 저감시키거나 온 전류를 증가시킬 수 있게 된다.
또한, 상기 목적을 달성하기 위해서, 본 발명의 전기광학 장치는 지지 기판 상에 반도체층과 차광층을 구비한 반도체 기판을 접합하여 이루어지는 복합 기판을 이용한 전기광학 장치에 있어서, 상기 차광층은, 상기 지지 기판과 상기 반도체 기판의 접합 계면보다도 상측에 위치하고 있는 것을 특징으로 한다.
이러한 전기광학 장치에서는, 차광층은 상기 지지 기판과 상기 반도체 기판의 접합 계면보다 상측에 위치하고 있기 때문에, 차광층보다 상측에 형성된 부재를 관통하여 차광층에 도달하는 콘택트 홀을 구비한 것으로 하는 경우에는, 콘택트 홀이 반도체 기판과 지지 기판의 접합 계면을 관통하지 않게 된다. 따라서, 이 콘택트 홀을 습식 에칭을 이용하여 형성할 때는, 종래의 전기광학 장치와 같이, 반도체 기판과 지지 기판의 접합 계면에서 에칭액이 침투한다고 하는 문제점은 발생하지 않는다.
또한, 상기 차광층은 상기 지지 기판과 상기 반도체 기판의 접합 계면보다도 상측에 위치하고 있다. 따라서, 반도체층과 차광층 사이에는 접합 계면이 존재하지 않게 되며, 반도체층과 차광층 사이의 거리를 반도체층과 차광층을 절연하는 것이 가능한 범위에서 짧게 할 수 있다.
또한, 상기의 목적을 달성하기 위해서, 본 발명의 투사형 표시 장치는, 상기의 전기광학 장치를 구비한 투사형 표시 장치에 있어서, 광원과, 해당 광원으로부터 출사된 광을 변조하는 상기 전기광학 장치와, 해당 전기광학 장치에 의해 변조된 광을 투사면에 확대 투영하는 확대 투영 광학계를 갖는 것을 특징으로 한다.
이러한 투사형 표시 장치는 상기 전기광학 장치를 구비한 것이기 때문에 신뢰성이 높은 투사형 표시 장치로 할 수 있다.
또한, 상기 목적을 달성하기 위해서, 본 발명의 전자기기는 상기 전기광학 장치를 구비한 것을 특징으로 한다.
이러한 전자기기로 함으로써 신뢰성이 높은 표시부를 구비한 전자기기로 할 수 있다.
또한, 상기 목적을 달성하기 위해서, 본 발명의 전기광학 장치의 제조 방법은, 지지 기판 상에 반도체층을 구비한 반도체 기판을 접합하여 이루어지는 복합 기판을 이용한 전기광학 장치의 제조 방법으로서, 상기 반도체 기판의 상기 지지 기판과 접합될 수 있는 측의 면에 제 1 절연체층과 차광층과 제 2 절연체층을 순차적으로 형성하는 공정과, 상기 지지 기판 상에 상기 반도체 기판을 접합하여 상기 복합 기판을 형성하는 공정과, 상기 반도체층을 패터닝하는 공정과, 상기 제 1 절연체층을 관통하여 상기 차광층에 도달하는 콘택트 홀을 습식 에칭을 이용하여 형성하는 공정을 구비하고 있는 것을 특징으로 한다.
이러한 전기광학 장치의 제조 방법은, 상기 반도체 기판의 상기 지지 기판과 접합될 수 있는 측의 면에 제 1 절연체층과 차광층과 제 2 절연체층을 순차적으로형성하는 공정과, 상기 지지 기판 상에 상기 반도체 기판을 접합하여 상기 복합 기판을 형성하는 공정을 구비하고 있기 때문에, 상기 차광층은 상기 지지 기판과 상기 반도체 기판의 접합 계면보다도 상측에 위치하고 있게 되며, 상기 제 1 절연체층을 관통하여 상기 차광층에 도달하는 콘택트 홀을 습식 에칭을 이용하여 형성하는 공정에서 반도체 기판과 지지 기판의 접합 계면을 관통시킬 필요는 없다. 따라서, 콘택트 홀을 습식 에칭을 이용하여 형성할 때에, 반도체 기판과 지지 기판의 접합 계면에서 에칭액이 침투한다고 하는 문제점이 발생하지 않는다. 이 때문에, 양품률이 양호하게 제조할 수 있어, 높은 신뢰성을 갖는 전기광학 장치가 얻어진다.
또한, 상기 반도체 기판의 상기 지지 기판과 접합되는 측의 면에, 제 1 절연체층과 차광층과 제 2 절연체층을 순차적으로 형성하는 공정과, 상기 지지 기판 상에 상기 반도체 기판을 접합하여 상기 복합 기판을 형성하는 공정을 구비한 제조 방법에 있어서, 차광층을 반도체 기판 상에 형성하고 나서 반도체 기판과 지지 기판을 접합하기 때문에, 반도체층과 차광층 사이에는 접합 계면이 존재하지 않게 된다. 따라서, 반도체층과 차광층 사이의 거리에 상당하는 제 1 절연체층의 두께를 반도체층과 차광층을 절연하는 것이 가능한 범위로 짧게 할 수 있다.
또한, 상기 전기광학 장치의 제조 방법에 있어서는, 상기 제 1 절연체층의 두께가 30nm 내지 200nm의 범위가 되도록 형성하는 것이 바람직하다.
이러한 전기광학 장치의 제조 방법에 의해 반도체층과 차광층을 확실히 절연 할 수 있는 동시에, 차광층의 전위를 제어함으로써 오프 리크 전류를 저감하는 것이나 온 전류를 증가시킬 수 있는 한층 더 우수한 전기광학 장치가 얻어진다.
또한, 상기 전기광학 장치의 제조 방법에 있어서는 상기 제 2 절연체층 상을 화학적 기계 연마(CMP)법을 이용하여 평탄화하는 것이 바람직하다.
이러한 전기광학 장치의 제조 방법에 의해 제 2 절연체층 상을 용이하고 정밀도가 높게 평탄화할 수 있으며, 제 2 절연체층이 지지 기판과 반도체 기판의 접합 계면을 구성하는 경우에, 지지 기판과 반도체 기판의 밀착성을 높일 수 있어 용이하고 정밀도가 양호하게 접합할 수 있다. 이 때문에, 용이하게 높은 신뢰성을 갖는 전기광학 장치를 형성할 수 있다.
(제 1 실시예)
(전기광학 장치의 구조)
이하, 본 발명에 따른 실시예에 대하여 상세히 설명한다.
본 실시예에 있어서는, 전기광학 장치의 일례로서 TFT(트랜지스터 소자)를 스위칭 소자로서 이용한 액티브 매트릭스형의 액정장치를 들어 설명한다.
도 1은 액정장치의 화소부(표시 영역)를 구성하는 매트릭스 형상으로 형성된 복수의 화소에 있어서의 각종 소자, 배선 등의 등가 회로이다. 또한, 도 2는 데이터선, 주사선, 화소 전극, 차광층 등이 형성된 TFT 어레이 기판의 서로 인접하는 복수의 화소군을 확대하여 나타내는 평면도이다. 또한, 도 3은 도 2의 A-A'단면도이다.
또한, 도 1 내지 도 3에 있어서는, 각 층이나 각 부재를 도면상에서 인식 가능한 정도의 크기로 하기 때문에, 각 층이나 각 부재마다 축척을 다르게 하고 있다.
도 1에 있어서, 액정 장치의 화소부를 구성하는 매트릭스 형상으로 형성된 복수의 화소는 매트릭스 형상으로 복수 형성된 화소 전극(9a)과 화소 전극(9a)을 제어하기 위한 화소 스위칭용 TFT(트랜지스터 소자)(30)로 이루어지며, 화상 신호가 공급되는 데이터선(6a)이 해당 화소 스위칭용 TFT(30)의 소스에 전기적으로 접속되어 있다. 데이터선(6a)에 기입하는 화상 신호 S1, S2, ..., Sn은, 이 순서대로 선순차적으로 공급하더라도 상관없고, 서로 인접하는 복수의 데이터선(6a)에 대하여 그룹마다 공급하도록 해도 된다. 또한, 화소 스위칭용 TFT(30)의 게이트에 주사선(3a)이 전기적으로 접속되어 있고, 소정의 타이밍으로 주사선(3a)에 펄스적으로 주사 신호 G1, G2, ..., Gm을, 이 순서대로 선순차적으로 인가하도록 구성되어 있다.
화소 전극(9a)은, 화소 스위칭용 TFT(30)의 드레인에 전기적으로 접속되어 있고, 스위칭 소자인 화소 스위칭용 TFT(30)를 일정 기간만 그 스위치를 닫는 것에 의해, 데이터선(6a)에서 공급되는 화상 신호 S1, S2, ..., Sn을 소정의 타이밍으로 기입한다. 화소 전극(9a)을 거쳐서 액정에 기입된 소정 레벨의 화상 신호 S1, S2, ..., Sn은, 후술하는 대향 기판에 형성된 후술하는 대향 전극 사이에서 일정 기간 유지된다.
또한, 유지된 화상 신호의 리크에 의해서 콘트라스트비의 저하나 플리커라고 하는 깜빡임 등 표시상의 불량이 발생하는 것을 방지하기 위하여, 화소 전극(9a)과대향 전극 사이에 형성되는 액정 용량과 병렬로 축적 용량(70)을 부가한다. 예컨대, 화소 전극(9a)의 전압은 데이터선에 전압이 인가된 시간보다도 3 자리수나 긴 시간만큼 축적 용량(70)에 의해 유지된다. 이것에 의해, 유지 특성은 더욱 개선되어 콘트라스트비가 높은 전기광학 장치를 실현할 수 있다. 본 실시예에서는 특히 이러한 축적 용량(70)을 형성하기 위해서, 후술하는 바와 같이 주사선과 동층, 또는 도전성의 차광층을 이용하여 저 저항화된 용량선(3b)을 마련하고 있다.
다음에, 도 2에 근거하여 TFT 어레이 기판의 트랜지스터 소자의 형성 영역(화소부) 내의 평면 구조에 대하여 상세히 설명한다. 도 2에 도시하는 바와 같이 전기광학 장치의 TFT 어레이 기판상의 트랜지스터 소자의 형성 영역(화소부) 내에는, 매트릭스 형상으로 복수의 투명한 화소 전극(9a)(점선부(9a')에 의해 윤곽이 표시되어 있다)이 마련되어 있고, 화소 전극(9a)의 종횡의 경계에 각각 따라 데이터선(6a), 주사선(3a) 및 용량선(3b)이 마련되어 있다. 데이터선(6a)은 콘택트 홀(5)을 거쳐서 반도체층(1a) 중 후술하는 소스 영역에 전기적으로 접속되어 있고, 화소 전극(9a)은 콘택트 홀(8)을 거쳐서 반도체층(1a) 중 후술하는 드레인 영역에 전기적으로 접속되어 있다. 또한, 반도체층(1a) 중 채널 영역(도면에서 오른쪽으로 올라가는 사선 영역)에 대향하도록 주사선(3a) 이 배치되어 있고, 주사선(3a)은 게이트 전극으로서 기능한다.
도 2에 있어서, 오른쪽으로 올라가는 사선으로 나타낸 영역에는 복수의 차광층(11a)이 마련되어 있다. 보다 구체적으로는, 차광층(11a)은 각각 화소부에서 반도체층(1a)의 채널 영역을 포함하는 화소 스위칭용 TFT(30)를 TFT 어레이 기판의후술하는 기판 본체측으로부터 보아 덮여진 위치에 마련되어 있고, 또한, 용량선(3b)의 본선부에 대향하여 주사선(3a)을 따라 직선 형상으로 신장하는 본선부와, 데이터선(6a)과 교차하는 개소에서 데이터선(6a)을 따라 인접하는 단측(즉, 도면에서 하향)으로 돌출한 돌출부를 갖는다. 차광층(1la)의 각 단(화소행)에 있어서의 하향의 돌출부의 선단은, 데이터선(6a) 아래에 있어 다음 단에 있어서의 용량선(3b)의 상향의 돌출부의 선단과 포개져 있다. 이 포개진 개소에는, 차광층(11a)과 용량선(3b)을 서로 전기적으로 접속하는 콘택트 홀(13)이 마련되어 있다. 즉, 본 실시예에서는, 차광층(11a)은 콘택트 홀(13)에 의해 전단 또는 후단의 용량선(3b)에 전기적으로 접속되어 있다.
또한, 본 실시예에 있어서, 화소 전극(9a), 화소 스위칭용 TFT(30), 및 차광층(11a)은 화소부 내에만 마련되어 있다.
다음에, 도 3에 근거하여, 액정 장치의 화소부 내의 단면 구조에 대하여 설명한다.
TFT 어레이 기판(10)은, 석영으로 이루어지는 지지 기판(10A)과 그 액정층(50)측 표면상에 형성된 화소 전극(9a), 화소 스위칭용 TFT(트랜지스터 소자)(30), 배향막(16)을 주체로 하여 구성되어 있고, 대향 기판(20)은 투명한 유리나 석영 등의 광투과성 기판으로 이루어지는 기판 본체(20A)와 그 액정층(50) 측 표면상에 형성된 대향 전극(공통 전극)(21)과 배향막(22)을 주체로 하여 구성되어 있다.
TFT 어레이 기판(10)의 지지 기판(10A)의 액정층(50) 측 표면상에는 화소 전극(9a)이 마련되어 있고, 그 액정층(50) 측에는 연마 처리 등의 소정의 배향 처리가 실시된 배향막(16)이 마련되어 있다. 화소 전극(9a)은, 예를 들면 ITO(인듐 주석 산화물) 등의 투명 도전성 박막으로 이루어지며, 배향막(16)은 예컨대 폴리이미드 등의 유기 박막으로 이루어진다.
또한, 지지 기판(10A)의 액정층(50) 측 표면상에는, 도 3에 도시하는 바와 같이 각 화소 전극(9a)에 인접하는 위치에 각 화소 전극(9a)을 스위칭 제어하는 화소 스위칭용 TFT(30)가 마련되어 있다.
한편, 대향 기판(20)의 기판 본체(20A)의 액정층(50)측 표면 상에는 그 전면에 걸쳐 대향 전극(공통 전극)(21)이 마련되어 있고, 그 액정층(50) 측에는 연마 처리 등의 소정의 배향 처리가 실시된 배향막(22)이 마련되어 있다. 대향 전극(21)은, 예컨대 ITO 등의 투명 도전성 박막으로 이루어지며, 배향막(22)은, 예컨대 폴리이미드 등의 유기 박막으로 이루어진다.
또한, 기판 본체(20A)의 액정층(50) 측 표면 상에는, 또한 도 3에 도시하는 바와 같이 각 화소부의 개구 영역 이외의 영역에 대향 기판 차광층(23)이 마련되어 있다. 이와 같이 대향 기판(20)측에 대향 기판 차광층(23)을 마련함으로써, 대향 기판(20) 측으로부터 입사광이 화소 스위칭용 TFT(30)의 반도체층(1a)의 채널 영역(1a')이나 LDD(Lightly Doped Drain) 영역(1b 및 1c)에 침입하는 것을 방지할 수 있음과 동시에 콘트라스트를 향상시킬 수 있다.
이와 같이 구성되어 화소 전극(9a)과 대향 전극(21)이 대향하도록 배치된 TFT 어레이 기판(10)과 대향 기판(20) 사이에는, 양 기판의 주변부 사이에 형성된밀봉재(도시 생략)에 의해 둘러싸인 공간에 액정이 봉입되어 액정층(50)이 형성된다.
액정층(50)은, 예컨대 한 종류 또는 수 종류의 네마틱 액정을 혼합한 액정으로 이루어져 있으며, 화소 전극(9a)으로부터의 전계가 인가되어 있지 않은 상태로 배향막(16, 22)에 의해 소정의 배향 상태를 채용한다.
또한, TFT 어레이 기판(10)은 지지 기판(10A) 상에 단결정 실리콘 기판을 접합하여 이루어지는 복합 기판을 이용한 것으로, 지지 기판(10A)의 액정층(50) 측 표면상에 마련된 하측 접합막(10B)과 하측 접합막(10B)의 위에 마련되어 있는 상측 접합막(12)(특허청구의 범위에 있어서의「제 2 절연체층」에 상당한다) 사이가 지지 기판(10A) 상과 반도체 기판의 접합 계면으로 되어 있다.
상측 접합막(12)의 표면상에서, 각 화소 스위칭용 TFT(30)에 대응하는 위치에는 차광층(11a)이 매립되어 있다. 차광층(11a)은, 후술하는 바와 같이, 단결정 실리콘 기판의 지지 기판(10A)과 접합될 수 있는 측의 면에 형성되고, 그 후, 지지 기판(10A) 상에 단결정 실리콘 기판(208)을 접합하는 것에 의해 지지 기판(10A) 상에 형성된 것이기 때문에, 차광층(11a)이 마련된 단결정 실리콘 기판 상에 차광층(11a)을 덮도록 형성된 상측 접합막(12)에 의해서 매립된 상태로 되어 있다.
또한, 차광층(11a)은 바람직하게는 불투명한 고융점 금속인 Ti, Cr, W, Ta, Mo 및 Pd 중의 적어도 하나를 포함하는, 금속단체, 합금, 금속 실리사이드 등으로 구성된다.
차광층(11a)을 이러한 재료로 구성함으로써, TFT 어레이 기판(10)의 지지 기판(10A)의 표면상에서, 차광층(11a) 형성 공정 후에 행하여지는 화소 스위칭용 TFT(30) 형성 공정에서의 고온 처리에 의해, 차광층(11a)이 파괴되거나 용융하는 것을 방지할 수 있다.
본 실시예에 있어서는, 이와 같이 TFT 어레이 기판(10)에 차광층(11a)이 형성되어 있기 때문에, TFT 어레이 기판(10)측으로부터의 복귀 광 등이 화소 스위칭용 TFT(30)의 채널 영역(1a')이나 LDD 영역(1b, 1c)에 입사하는 것을 막을 수 있고, 광 전류의 발생에 의해 트랜지스터 소자로서의 화소 스위칭용 TFT(30)의 특성이 열화하는 것을 방지할 수 있다.
또한, 상측 접합막(12)상 및 차광층(11a) 상에는 제 1 층간 절연막(206b)(특허청구의 범위에 있어서의「제 1 절연체층」에 상당한다)이 마련되어 있다. 제 1 층간 절연막(206b)은 화소 스위칭용 TFT(30)를 구성하는 반도체층(1a)을 차광층(11a)으로부터 전기적으로 절연하기 위해서 마련되는 것으로, 지지 기판(10A)의 표면상의 전면에 형성되어 있다.
또한, 이와 같이 TFT 어레이 기판(10)의 표면상에 제 1 층간 절연막(206b)을 마련하는 것에 의해, 차광층(11a)이 화소 스위칭용 TFT(30) 등을 오염하는 것을 방지할 수도 있다.
제 1 층간 절연막(206b)의 두께는 30nm∼200nm의 범위로 하며, 50nm∼1OOnm의 범위로 하는 것이 보다 바람직하다.
제 1 층간 절연막(206b)의 두께가 30nm 미만이면, 반도체층과 차광층을 확실히 절연할 수 없게 될 우려가 발생하기 때문에 바람직하지 못하다. 또한, 제 1 층간 절연막(206b)의 두께가 200nm 이내이면, 차광층을 백 게이트로서 적극적으로 사용할 수 있다.
또한, 본 실시예에서는 차광층(11a)(및 이것에 전기적으로 접속된 용량선(3b))은, 제 1 층간 절연막(206b)을 관통하여 차광층(11a)에 도달하는 콘택트 홀(13)을 거쳐서 정전위원에 전기적으로 접속되는 것에 의해 정전위로 되어 있다. 따라서, 차광층(11a)에 대향 배치되는 화소 스위칭용 TFT(30)에 대하여 차광층(11a)의 전위 변동이 악영향을 미치지는 않는다. 또한, 용량선(3b)은 축적 용량(70)의 제 2 축적 용량 전극으로서 양호하게 기능할 수 있다.
정전위원으로서는, 본 실시예의 전기광학 장치를 구동하기 위한 주변 회로(예컨대, 주사선 구동 회로, 데이터선 구동 회로 등)에 공급되는 부전원, 정전원 등의 정전위원, 접지 전원, 대향 전극(21)에 공급되는 정전위원 등을 들 수 있다. 이와 같이 주변 회로 등의 전원을 이용하면, 전용의 전위 배선이나 외부 입력 단자를 마련할 필요 없이 차광층(11a) 및 용량선(3b)을 정전위로 할 수 있다.
또한, 차광층(11a)에 가변 전압을 부여하는 구성으로 하면, 차광층(11a)의 전위를 제어함으로써 오프 리크 전류를 저감하거나 온 전류를 증가시킬 수 있다.
또한, 본 실시예에서는, 게이트 절연막(2)을 주사선(3a)에 대향하는 위치로부터 연장하여 유전체막으로서 이용하고, 반도체막(1a)을 연장하여 제 1 축적 용량 전극(1f)으로 하고, 또한 이들에 대향하는 용량선(3b)의 일부를 제 2 축적 용량 전극으로 하는 것에 의해, 축적 용량(70)이 구성되어 있다.
보다 상세하게는, 반도체층(1a)의 고농도 드레인 영역(1e)이, 데이터선(6a)및 주사선(3a)의 밑으로 연장되고, 마찬가지로 데이터선(6a) 및 주사선(3a)을 따라 신장하는 용량선(3b) 부분에 절연막(2)을 거쳐서 대향 배치되어, 제 1 축적 용량 전극(반도체층)(1f)으로 되어 있다. 특히 축적 용량(70)의 유전체로서의 절연막(2)은 고온 산화에 의해 단결정 반도체층 상에 형성되는 화소 스위칭용 TFT(30)의 게이트 절연막(2)이 분명하기 때문에, 얇고 또한 고내압의 절연막으로 할 수 있어, 축적 용량(70)은 비교적 소면적으로 대용량의 축적 용량으로서 구성할 수 있다.
또한, 축적 용량(70)에 있어서는 도 2 및 도 3으로부터 알 수 있듯이, 차광층(11a)을 제 2 축적 용량 전극으로서의 용량선(3b)의 반대측에서 제 1 축적 용량 전극(1f)에 제 1 층간 절연막(206b)을 거쳐서 제 3 축적 용량 전극으로서 대향 배치시키는 것에 의해(도 3의 도시 우측의 축적 용량(70)참조), 축적 용량이 더 부여되도록 구성되어 있다. 즉, 본 실시예에서는 제 1 축적 용량 전극(1f)을 사이에 두고 양측에 축적 용량이 부여되는 이중 축적 용량 구조가 구축되어 있어 축적 용량이 보다 증가한다. 이러한 구조에 의해, 본 실시예의 전기광학 장치가 갖는, 표시 화상에 있어서의 깜박임이나 눌어붙기를 방지하는 기능을 향상시킬 수 있다.
이들의 결과, 데이터선(6a) 아래의 영역 및 주사선(3a)을 따라 액정의 디스크리네이션이 발생하는 영역(즉, 용량선(3b)이 형성된 영역)이라고 하는 개구 영역을 벗어난 공간을 유효하게 이용하여, 화소 전극(9a)의 축적 용량을 늘릴 수 있다.
다음에, 도 3에 있어서, 화소 스위칭용 TFT(30)은, 완전 공핍형의 N 형 트랜지스터이다. 반도체층(1a)의 막 두께를 30nm에서 100nm까지의 범위, 바람직하게는40nm에서 60nm까지의 범위로 일정한 막 두께로 한다. 반도체층(1a)의 막 두께가 100nm 이하 이면, 채널부의 불순물 농도에 의하지 않고 게이트 전극이 제어하는 공핍층이 반도체층(1a)보다 크게 확장되기 때문에, 화소 스위칭용 TFT(30)는 완전 공핍형으로 된다.
또한, 화소 스위칭용 TFT(30)는 LDD(Lightly Doped Drain) 구조를 갖고 있고, 주사선(3a), 해당 주사선(3a)으로부터의 전계에 의해 채널이 형성되는 반도체층(1a)의 채널 영역(1a'), 주사선(3a)과 반도체층(1a)을 절연하는 게이트 절연막(2), 데이터선(6a), 반도체층(1a)의 저농도 소스 영역(소스측 LDD 영역)(1b) 및 저농도 드레인 영역(드레인 측 LDD 영역)(1c), 반도체층(1a)의 고농도 소스 영역(1d) 및 고농도 드레인 영역(1e)을 구비하고 있다.
또한, 반도체층(1a)이 30nm 이상이며, 바람직하게는 40nm 이상이기 때문에 채널 영역(1a')의 막 두께에 의한 임계값 전압 등의 트랜지스터 특성의 편차를 작게 할 수 있다. 또한, 반도체층(1a)이 100nm, 바람직하게는 60nm 이하이기 때문에, 상기 차광층(11a)에서 방지할 수 없는 미광이 반도체층(1a)에 조사되더라도, 광 여기의 전자 정공 쌍의 생성량이 작어지도록 억제할 수 있다. 따라서, 광 리크 전류가 작아지도록 할 수 있으며, 화소의 스위칭 소자인 화소 스위칭용 TFT(30)로서 유효하다.
데이터선(6a)은 Al 등의 금속막이나 금속 실리사이드 등의 합금막 등의 차광성 금속 박막으로 구성되어 있다. 또한, 주사선(3a), 게이트 절연막(2) 및 제 1 층간 절연막(206b) 위에는, 고농도 소스 영역(1d)으로 통하는 콘택트 홀(5) 및 고농도 드레인 영역(1e)으로 통하는 콘택트 홀(8)이 각각 형성된 제 2 층간 절연막(4)이 형성되어 있다. 이 소스 영역(1b)으로의 콘택트 홀(5)을 거쳐서, 데이터선(6a)은 고농도 소스 영역(1d)에 전기적으로 접속되어 있다. 또한, 데이터선(6a) 및 제2 층간 절연막(4)의 위에는 고농도 드레인 영역(1e)으로의 콘택트 홀(8)이 형성된 제 3 층간 절연막(7)이 형성되어 있다. 이 고농도 드레인 영역(1e)으로의 콘택트 홀(8)을 통하여, 화소 전극(9a)은 고농도 드레인 영역(1e)에 전기적으로 접속되어 있다. 전술한 화소 전극(9a)은 이와 같이 구성된 제 3 층간 절연막(7)의 상면에 마련되어 있다.
또한, 화소 전극(9a)과 고농도 드레인 영역(1e)은 데이터선(6a)과 동일한 Al 막이나 주사선(3b)과 동일한 폴리 반도체막을 중계하여 전기적으로 접속하도록 해도 된다.
화소 스위칭용 TFT(30)는, 바람직하게는 상술한 바와 같이 LDD 구조를 갖지만, 저농도 소스 영역(1b) 및 저농도 드레인 영역(1c)에 각각 불순물 이온의 주입을 행하지 않는 오프셋 구조를 가져도 되고, 게이트 전극(3a)을 마스크로서 고농도로 불순물 이온을 주입하여, 자기 정합적으로 고농도 소스 및 드레인 영역을 형성하는 자기 정합형 TFT 이여도 된다.
또한, 화소 스위칭용 TFT(30)의 게이트 전극(주사선)(3a)을 소스-드레인 영역(1b, 1e) 사이에 1개만 배치한 단일 게이트 구조로 하였지만, 이들 사이에 2개 이상의 게이트 전극을 배치해도 된다. 이 때, 각각의 게이트 전극에는 동일한 신호가 인가되도록 한다. 이와 같이 이중 게이트 혹은 삼중 게이트 이상으로 TFT를구성하면, 채널과 소스-드레인 영역 접합부의 리크 전류를 방지할 수 있고, 오프시의 전류를 저감할 수 있다. 이들 게이트 전극의 적어도 1개를 LDD 구조 혹은 오프셋 구조로 하면, 또한 오프 전류를 저감할 수 있으며, 안정된 스위칭 소자를 얻을 수 있다.
여기서, 일반적으로는 반도체층(1a)의 채널 영역(1a'), 저농도 소스 영역(1b) 및 저농도 드레인 영역(1c) 등의 단결정 반도체층은, 광이 입사하면 반도체가 갖는 광전 변환 효과에 의해 광 전류가 발생하여 화소 스위칭용 TFT(30)의 트랜지스터 특성이 열화되지만, 본 실시예에서는 주사선(3a)을 상측으로부터 덮도록 데이터선(6a)이 Al 등의 차광성의 금속 박막으로부터 형성되어 있기 때문에, 적어도 반도체층(1a)의 채널 영역(1a') 및 LDD 영역(1b, 1c)에 광이 입사하는 것을 효과적으로 막을 수 있다.
또한, 전술한 바와 같이 화소 스위칭용 TFT(30)의 하측에는, 차광층(11a)이 마련되어 있기 때문에, 적어도 반도체층(1a)의 채널 영역(1a') 및 저농도 소스 영역(1b), 저농도 드레인 영역(1c)으로의 복귀 광이 입사하는 것도 효과적으로 막을 수 있다. 또한, 상기 구성으로부터 누설되어 입사하는 광이 있었다 하더라도, 화소 스위칭용 TFT(30)의 반도체층(1a)이 얇기 때문에, 광 리크를 충분히 억제할 수 있다.
또한, 본 실시예에 있어서는, 반도체층(1a)은 단결정 반도체의 경우에 한정되는 것이 아니고, 반도체층(1a)이 다결정 반도체의 경우에 관해서도 동일한 구조를 적용할 수 있는 것은 물론이다.
(전기광학 장치의 제조 방법)
다음에, 상기 구조를 갖는 전기광학 장치의 제조 방법에 대하여, 도 4 내지 도 13을 참조하여 설명한다.
처음에, 도 4 내지 도 13에 근거하여, TFT 어레이 기판(10)의 제조 방법에 대하여 설명한다. 또한, 도 4 내지 도 8과 도 9 내지 도 13은 다른 축척으로 나타내고 있다.
우선, 도 4(a)에 도시하는 바와 같이, 예컨대 두께가 600㎛ 정도의 단결정 실리콘층(특허청구의 범위에 있어서의「반도체층」에 상당한다)으로 이루어지는 단결정 실리콘 기판(208)(특허청구의 범위에 있어서의「반도체 기판」에 상당한다)을 준비한다. 이 단결정 실리콘 기판(208)의 지지 기판(10A)과 접합되는 측의 표면에는 실리콘 산화막으로 이루어지는 제 1 층간 절연막(206b)(특허청구의 범위에 있어서의「제 1 절연체층」에 상당한다)이 미리 형성되어 있다.
제 1 층간 절연막(206b)은, 단결정 실리콘 기판(208)의 표면을 산화함으로써 형성되며, 제 1 층간 절연막(206b)의 두께는, 30nm 내지 200nm의 범위로 하며, 50nm 내지 1OOnm의 범위로 하는 것이 보다 바람직하다.
또한, 단결정 실리콘 기판(208)의 지지 기판(10A)과 접합될 수 있는 측의 표면에는, 수소 이온(H+)이 예컨대 가속 전압 100keV, 도즈량 10×1016/cm2으로 주입되고 있다.
다음에, 도 4(b)에 도시하는 바와 같이 단결정 실리콘 기판(208)의 제 1 층간 절연막(206b) 상에, Ti, Cr, W, Ta, Mo 및 Pd 중의 적어도 하나를 포함하는 금속 단체, 합금, 금속 실리사이드 등을, 스퍼터링법, CVD법, 전자 빔 가열 증착법 등에 의해, 예컨대 150∼200nm의 막 두께로 퇴적하는 것에 의해 차광층(11)을 형성한다.
다음에, 단결정 실리콘 기판(208)의 표면상의 전면에 포토레지스트를 형성하고, 최종적으로 형성하는 차광층(11a)의 패턴(도 2참조)을 갖는 포토 마스크를 이용하여 포토레지스트를 노광한다. 그 후 포토레지스트를 현상하는 것에 의해, 도 4(c)에 도시하는 바와 같이 최종적으로 형성하는 차광층(11a)의 패턴을 갖는 포토레지스트(207)를 형성한다.
다음에, 포토레지스트(207)를 마스크로서 차광층(11)의 에칭을 행하고, 그 후, 포토레지스트(207)를 박리하는 것에 의해, 도 4(d)에 도시하는 바와 같이 단결정 실리콘 기판(208)의 표면상에 소정의 패턴을 갖는 차광층(11a)이 형성된다. 차광층(11a)의 막 두께는, 예컨대 150∼200nm로 된다.
다음에, 도 5(a)에 도시하는 바와 같이 차광층(11a)이 형성된 단결정 실리콘 기판(208)의 표면상에, CVD 법 등에 의해, SiO2로 이루어지는 상측 접합막(12)(특허청구의 범위에 있어서의「제 2 절연체층」에 상당한다)으로 이루어지는 절연체층(12A)을 형성한다. 절연체층(12A)의 막 두께는, 적어도 차광층(11a)의 막 두께보다 두텁게 설정하며, 예를 들면, 약 400 내지 1200nm 로 하는 것이 바람직하고, 보다 바람직하게는 1000 내지 1200nm 정도로 한다.
다음에, 도 5(b)에 도시하는 바와 같이 차광층(11a) 위에 위치하는 절연체층(12A)의 표면을 CMP(화학적 기계 연마) 법을 이용하여 연마하여 평탄화하는 것에 의해, 지지 기판(10A)과의 접합 계면을 구성하는 상측 접합막(12)이 형성된다. 상측 접합막(12)의 막 두께는, 예를 들면 400 내지 600nm로 된다.
이상과 같이 하여, 제 1 층간 절연막(206b)과 차광층(11a)과 상측 접합막(12)을 구비한 단결정 실리콘 기판(208)이 형성된다.
다음에, 도 5(c)에 도시하는 바와 같이 지지 기판(10A)과 단결정 실리콘 기판(208)의 접합을 실행함으로써 복합 기판이 된다.
여기서 사용되는 지지 기판(10A)의 단결정 실리콘 기판(208)과 접합될 수 있는 측의 표면에는 단결정 실리콘 기판(208)과의 접합 계면(221)을 구성하는 하측 접합막(10B)이 미리 형성되어 있다. 하측 접합막(10B)은 상측 접합막(12)과 마찬가지로 SiO2로 이루어진 것이며, CVD 법 등에 의해 형성된다.
그리고, 지지 기판(10A)과 단결정 실리콘 기판(208)은 지지 기판(10A)의 하측 접합막(10B)과 단결정 실리콘 기판(208)의 상측 접합막(12)을 대향시킨 상태로 접합되고, 하측 접합막(10B)과 상측 접합막(12) 사이가 접합 계면(221)이 된다.
여기서의 지지 기판(10A)과 단결정 실리콘 기판(208)의 접합은, 예컨대 300℃에서 2 시간 동안 열처리함으로써 행하여진다. 지지 기판(10A)과 단결정 실리콘 기판(208)의 접합 강도를 더 높이기 위해서는, 열처리 온도를 상승시켜 450℃ 정도로 할 필요가 있지만, 석영 등으로 이루어지는 지지 기판(10A)과 단결정 실리콘 기판(208)의 열팽창 계수의 차이가 크기 때문에, 지지 기판(10A)과 단결정 실리콘 기판(208)을 접합한 상태로 더 가열하면, 단결정 실리콘 기판(208)의 단결정 실리콘층에 크랙 등의 결함이 발생하여, 제조되는 TFT 어레이 기판(10)의 품질이 열화될 우려가 있다.
이러한 크랙 등의 결함의 발생을 억제하기 위해서는, 한번 300℃에서 접합을 위한 열 처리를 한 단결정 실리콘 기판(208)을, 습식 에칭 또는 CMP에 의해서 100 ㎛ 내지 150 ㎛ 정도까지 얇게 한 후, 또한 고온의 열 처리를 하는 방법에 의해서 접합하여 강도를 높이는 것이 바람직하다. 구체적으로는, 예컨대, 단결정 실리콘 기판(208)과 지지 기판(10A)을 300 ℃에서 열 처리하는 것에 의해 접합하여, 80 ℃의 KOH 수용액을 이용하여 단결정 실리콘 기판(208)의 두께가 150 ㎛가 되도록 에칭을 실행하고, 그 후, 450 ℃에서 다시 열 처리하는 것에 의해 접합 강도를 높이는 것이 바람직하다.
다음에, 단결정 실리콘 기판(208)의 단결정 실리콘층의 일부를, 단결정 실리콘 기판(208)을 열 처리함으로써 박리하고, 도 5(d)에 도시하는 바와 같이 박막 단결정 실리콘층(206a)을 지지 기판(10A) 상에 형성한다.
여기서의 단결정 실리콘층의 박리 현상은, 미리 단결정 실리콘 기판(208) 중에 도입되어 있는 수소 이온에 의해서 단결정 실리콘 기판(208)의 표면 근방의 어느 층으로 반도체의 결합이 분단되기 때문에 발생하는 것이다.
단결정 실리콘층을 박리하기 위한 열 처리는, 예컨대, 매분 20 ℃의 온도 상승 속도로써 600 ℃까지 가열하는 것에 의해 실행될 수 있다. 이 열 처리에 의해서, 단결정 실리콘 기판(208)의 단결정 실리콘층의 일부가 분리된다.
또, 박막 단결정 실리콘층(206a)은 단결정 실리콘 기판(208)에 대하여 행하여지는 수소 이온 주입의 가속 전압을 바꾸는 것에 따라, 50nm 내지 3000nm까지의 임의의 막 두께로 형성하는 것이 가능하다.
또, 박막 단결정 실리콘층(206a)은 상술한 방법 이외에 단결정 실리콘 기판(208)의 표면을 연마하여 막 두께를 3 ㎛ 내지 5 ㎛로 한 후에, 또한 PACE(Plasma Assisted Chemical Etching)법에 의해서 에칭 처리하는 방법이나, 다공질 반도체상에 형성한 에피텍션 반도체층을 다공질 반도체층의 선택 에칭에 의해서 접합 기판 상에 전사하는 ELTRAN(Epitaxial Layer Transfer)법에 의해서도 얻을 수 있다.
다음에 도 6 및 도 7을 참조하여, 박막 단결정 실리콘층(206a)을 열산화함으로써 산화막(206c)을 형성하고 산화막(206c)을 습식 에칭에 의해 제거하는 공정을 설명한다. 이 공정은, 화소 스위칭용 TFT(30)를 구성하는 박막 단결정 실리콘층(206a)의 막 두께를 제어하기 위한 공정이다.
우선, 도 6(a)에 도시하는 바와 같이 지지 기판(10A)의 표면상의 전면에, 감압화학 기상 퇴적법(LPCVD 법)을 이용한 디클로로실란과 암모니아의 반응에 의해 실리콘 질화막(209)을 100nm 내지 300nm 정도 형성한다.
다음에, 도 6(b)에 도시하는 바와 같이 실리콘 질화막(209)의 위에 포토레지스트(205)를 형성한다. 그 후, 반송시 등에, 지지 기판(10A)의 단면에 마련된 포토레지스트(205)가 벗겨지지 않도록 지지 기판(10A)의 단면에 위치하는 포토레지스트(205)를 제거한다. 여기서의 포토레지스트(205)의 제거는, 지지 기판(10A)의 단면을 노광하여 감광하는 것에 의해 행해져도 되고, 또한, 수산화칼륨 수용액 등의 알칼리 용액에서 박리하는 것에 의해 행해져도 된다.
다음에, 도 6(c)에 도시하는 바와 같이 포토마스크를 이용하여 포토레지스트(205)를 노광하고, 현상하는 것에 의해 완전 공핍형의 트랜지스터를 제작하여 넣고 싶은 영역을 제외한 영역을 피복하는 패턴을 갖는 포토레지스트(205a)를 형성한다.
다음에, 포토레지스트(205a)를 마스크로서, 습식 에칭에 의해 실리콘 질화막(209)을 에칭하고, 그 후, 포토레지스트(205a)를 제거하는 것에 의해 도 6(d)에 도시하는 바와 같이 박막 단결정 실리콘층(206a) 상에 있어서 완전 공핍형의 트랜지스터를 제작하여 넣고 싶은 영역을 제외한 영역을 피복하는 선택 산화용 마스크 패턴(209a)을 형성한다.
다음에, 도 7(a)에 도시하는 바와 같이 선택 산화용 마스크 패턴(209a)으로 덮여져 있지 않은 영역에 마련되어 있는 박막 단결정 실리콘층(206a)을 열산화하는 것에 의해 국소적으로 성장시켜 산화막(206c)을 형성한다. 산화막(206c)의 막 두께는, 예를 들면, 박막 단결정 실리콘층(206a)의 막 두께가 400nm 정도인 경우, 700nm 정도로 하는 것이 바람직하다.
다음에, 도 7(b)에 도시하는 바와 같이 산화막(206c)을 습식 에칭으로 제거하고, 그 후, 도 7(c)에 도시하는 바와 같이 선택 산화용 마스크 패턴(209a)을 열인산을 이용하는 방법이나 반응성 에칭이나 반응성 이온 빔 에칭 등의 드라이 에칭을 실행하는 방법 등에 의해 제거하고, 완전 공핍형의 트랜지스터를 제작하여 넣고 싶은 영역의 박막 단결정 실리콘층(206a)을 30nm 내지 100nm까지의 범위의 일정한 막 두께로 형성했다.
다음에, 도 8(a)에 도시하는 바와 같이 포토리소그패픽 공정, 에칭 공정 등에 의해 소정 패턴의 반도체층(1a)을 형성한다. 즉, 데이터선(6a) 밑에서 용량선(3b)이 형성되는 영역 및 주사선(3a)에 따라 용량선(3b)이 형성되는 영역에는 화소 스위칭용 TFT(30)를 구성하는 반도체층(1a)으로부터 연장된 제 1 축적 용량 전극(1f)을 형성한다. 또, 도 8에는, 제 1 축적 용량 전극(1f)은 도시하지 않고 있다.
다음에, 도 8(b)에 도시하는 바와 같이, 반도체층(1a)을 약 850 ℃ 내지 1300 ℃의 온도, 바람직하게는 약 1000 ℃의 온도로 72분 정도 열산화하고, 약 60nm의 비교적 얇은 두께의 열산화 반도체막을 형성하는 것에 의해 게이트절연막(2)을 형성한다. 이 결과, 반도체층(1a)의 두께는 약 30nm 내지 170nm의 두께, 게이트 절연막(2)의 두께는 약 60nm의 두께가 된다.
다음에, 도 9 내지 도 13을 참조하여, 게이트 절연막(2)이 형성된 지지 기판(10A)으로부터 TFT 어레이 기판(10)을 제조하는 방법에 대하여 설명한다. 또, 도 9 내지 도 13은 각 공정에서의 TFT 어레이 기판의 일 부분을 도 3에 나타낸 단면도에 대응시켜 나타낸 공정도이다. 또한, 도 9 내지 도 13은 도 4 내지 도 8과 상이한 축척으로 도시되어 있다.
도 9(a)에 도시하는 바와 같이, 게이트 절연막(2)이 형성된 지지 기판(10A)에서의 N 채널의 반도체층(1a)에 대응하는 위치에 레지스트막(301)을 형성하고, P 채널의 반도체층(1a)에 P 등의 V 족 원소의 도펀트(302)를 저농도로(예컨대, P 이온을 70keV의 가속 전압, 2×1011/cm2의 도즈량으로) 도프한다.
다음에, 도 9(b)에 도시하는 바와 같이 도시를 생략하는 P 채널의 반도체층(1a)에 대응하는 위치에 레지스트막을 형성하고, N 채널의 반도체층(1a)에 B 등의 Ⅲ 족 원소의 도펀트(303)를 저농도로(예를 들면, B 이온을 35 keV의 가속 전압, 1xl0l2/cm2의 도즈량으로써) 도프한다.
다음에, 도 9(c)에 도시하는 바와 같이 P 채널, N 채널마다, 반도체층(1a)의 채널 영역(1a')의 단부를 제외하는 지지 기판(10A)의 표면에 레지스트막(305)을 형성하고, P 채널에는 도 7(a)에 나타낸 공정의 약 1 내지 10배의 도즈량으로 P 등의 V 족원소의 도펀트(306)를 도프하고, N 채널에는 도 7(b)에 나타낸 공정의 약 1 내지 10 배의 도즈량으로 B 등의 Ⅲ 족 원소의 도펀트(306)를 도프한다.
다음에, 도 9(d)에 도시하는 바와 같이, 반도체층(1a)을 연장하여 이루어지는 제 1 축적 용량 전극(1f)을 저 저항화하기 위해서, 지지 기판(10A)의 표면의 주사선(3a)(게이트 전극)에 대응하는 부분에 레지스트막(307)(주사선(3a)보다도 폭이나(인가) 넓다)을 형성하고, 이것을 마스크로서 그 위에서 P 등의 V 족 원소의 도펀트(308)를 저농도로(예컨대, P 이온을 70keV의 가속 전압, 3×1O14/cm2의 도즈량으로써) 도프한다.
다음에, 도 1O(a)에 도시하는 바와 같이 반응성 에칭이나 반응성 이온 빔 에칭 등의 드라이 에칭, 또는 습식 에칭에 의해, 제 1 층간 절연막(206b)을 관통하여 차광층(11a)에 도달하는 콘택트 홀(13)을 형성한다.
콘택트 홀(13)을 개공하는 때에는, 도 10(a)에 도시하는 바와 같이 제 1 층간 절연막(206b)을 관통하는 것만으로 차광층(11a)에 도달하기 때문에, 하측 접합막(10B)과 상측 접합막(12) 사이에 위치하는 단결정 실리콘 기판(208)과 지지 기판(10A)의 접합 계면(221)을 관통할 필요는 없다.
또한, 콘택트 홀(13)의 개공은 반응성 에칭, 반응성 이온 빔 에칭과 같은 이방성을 갖는 드라이 에칭에 의해 행한 쪽이, 개공 형상을 마스크 형상과 거의 같게 할 수 있다고 하는 이점이 있다. 단, 이방성을 갖는 드라이 에칭과 습식 에칭을 조합시켜 개공하면, 콘택트 홀(13)의 형상을 테이퍼 형상으로 할 수 있기 때문에, 배선 접속시의 단선을 방지할 수 있다고 하는 이점이 얻어진다.
다음에, 도 10(b)에 도시하는 바와 같이 감압 CVD 등에 의해 폴리 반도체층(3)을 350nm 정도의 두께로 퇴적한 후, 인(P)을 열확산시켜 폴리 반도체막(3)을 도전화한다. 또는, P 이온을 폴리 반도체막(3)의 성막과 동시에 도입한 도프 반도체막을 이용해도 된다. 이것에 의해 폴리 반도체층(3)의 도전성을 높일 수 있다.
다음에, 도 10(c)에 도시하는 바와 같이, 레지스트 마스크를 이용한 포토리소그래피 공정, 에칭 공정 등에 의해, 소정 패턴의 주사선(3a)과 같이 용량선(3b)을 형성한다. 또, 이 다음, 지지 기판(10A)의 이면에 잔존하는 폴리 반도체막을 지지 기판(10A)의 표면을 레지스트막으로 덮어 에칭에 의해 제거한다.
다음에, 도 10(d)에 도시하는 바와 같이 반도체층(1a)에 P 채널의 LDD 영역을 형성하기 위해서, N 채널의 반도체층(1a)에 대응하는 위치를 레지스트막(309)으로 덮어, 주사선(3a)(게이트 전극)을 확산 마스크로서, 우선 B 등의 Ⅲ족 원소의 도펀트(310)를 저농도로(예를 들면, BF2이온을 90keV의 가속 전압, 3×1013/cm2의 도즈량으로써) 도프하고, P 채널의 저농도 소스 영역(1b) 및 저농도 드레인 영역(1c)을 형성한다.
계속해서, 도 1O(e)에 도시하는 바와 같이 반도체층(1a)에 P 채널의 고농도 소스 영역(1d) 및 고농도 드레인 영역(1e)을 형성하기 위해서, N 채널의 반도체층(1a)에 대응하는 위치를 레지스트막(309)으로 덮은 상태로, 또한, 주사선(3a)보다도 폭이 넓은 마스크(도시하지 않음)로 레지스트층을 P 채널에 대응하는 주사선(3a) 상에 형성한 상태로, B 등의 Ⅲ 족원소의 도펀트(311)를 고농도로(예컨대, BF2이온을 90keV의 가속 전압, 2×1015/cm2의 도즈량으로) 도프한다.
다음에, 도 11(a)에 도시하는 바와 같이 반도체층(1a)에 N 채널의 LDD 영역을 형성하기 위해서, P 채널의 반도체층(1a)에 대응하는 위치를 레지스트막(도시하지 않음)으로 덮고, 주사선(3a)(게이트 전극)을 확산 마스크로 하여 P 등의 V 족 원소의 도펀트(60)를 저농도로(예를 들면, P 이온을 70keV의 가속 전압, 6×1O12/cm2의 도즈량으로) 도프하여, N 채널의 저농도 소스 영역(1b) 및 저농도 드레인 영역(1c)을 형성한다.
계속해서, 도 11(b)에 도시하는 바와 같이 반도체층(1a)에 N 채널의 고농도 소스 영역(1d) 및 고농도 드레인 영역(1e)을 형성하기 위해서, 주사선(3a)보다도 폭이 넓은 마스크로 레지스트(62)를 N 채널에 대응하는 주사선(3a) 상에 형성한 후, P 등의 V 족 원소의 도펀트(61)를 고농도로(예를 들면, P 이온을 70keV의 가속 전압, 4×1015/cm2의 도즈량으로) 도프한다.
다음에, 도 11(c)에 도시하는 바와 같이 화소 스위칭용 TFT(30)에 있어서의 주사선(3a)과 함께 용량선(3b) 및 주사선(3a)을 덮도록, 예컨대, 상압 또는 감압 CVD 법이나 TEOS 기체 등을 이용하여, NSG, PSG, BSG, BPSG 등의 실리케이트 유리막, 질화 반도체막이나 산화 반도체막 등으로 이루어지는 제 2 층간 절연막(4)을 형성한다. 제 2 층간 절연막(4)의 막 두께는, 약 500 내지 1500nm 가 바람직하며, 800 ㎚가 보다 더 바람직하다.
다음에, 고농도 소스 영역(1d) 및 고농도 드레인 영역(1e)을 활성화하기 위해서 약 850 ℃의 어닐링 처리를 20분 정도 실행한다.
다음에, 도 11(d)에 도시하는 바와 같이 데이터선(31)에 대한 콘택트 홀(5)을 반응성 에칭, 반응성 이온 빔 에칭 등의 드라이 에칭에 의해 혹은 습식 에칭에 의해 형성한다. 또한, 주사선(3a)이 용량선(3b)을 도시하지 않는 배선과 접속하기 위한 콘택트 홀도, 콘택트 홀(5)과 동일한 공정에 의해 제 2 층간 절연막(4)에 개공한다.
다음에, 도 12(a)에 도시하는 바와 같이 제 2 층간 절연막(4) 위에, 스퍼터링 처리 등에 의해 차광성의 Al 등의 저 저항 금속이나 금속 실리사이드 등을 금속막(6)으로 하여, 약 100 ㎚ 내지 700 nm의 두께, 바람직하게는 약 350 nm로 퇴적한 후, 도 12(b)에 도시하는 바와 같이 포토리소그래피 공정, 에칭 공정 등에 의해 데이터선(6a)을 형성한다.
다음에, 도 12(c)에 도시하는 바와 같이 데이터선(6a) 상을 덮도록, 예컨대, 상압 또는 감압 CVD 법이나 TEOS 기체 등을 이용하여, NSG, PSG, BSG, BPSG 등의 실리케이트 유리막, 질화 반도체막이나 산화 반도체막 등으로 이루어지는 제 3 층간 절연막(7)을 형성한다. 제 3 층간 절연막(7)의 막 두께는, 약 500 ㎚ 내지 1500 nm가 바람직하며, 800nm 가 보다 더 바람직하다.
다음에, 도 13(a)에 도시하는 바와 같이 화소 스위칭용 TFT(30)에 있어서, 화소 전극(9a)과 고농도 드레인 영역(1e)을 전기적으로 접속하기 위한 콘택트 홀(8)을 반응성 에칭, 반응성 이온 빔 에칭 등의 드라이 에칭에 의해 형성한다.
다음에, 도 13(b)에 도시하는 바와 같이 제 3 층간 절연막(7) 위에, 스퍼터 처리 등에 의해, ITO 등의 투명 도전성 박막(9)을, 약 50㎚ 내지 200 nm의 두께로 퇴적한 후, 도 13(c)에 도시하는 바와 같이 포토리소그래피 공정, 에칭 공정 등에 의해, 화소 전극(9a)을 형성한다. 또한, 본 실시예의 전기광학 장치를 반사형 전기광학 장치로 하는 경우에는, Al 등의 반사율이 높은 불투명한 재료로부터 화소 전극(9a)을 형성할 수도 있다.
계속해서, 화소 전극(9a) 위에 폴리이미드계의 배향막의 도포액를 도포하고,그 후, 소정의 프리틸트각을 가지도록, 또한 소정 방향으로 연마 처리를 실시하는 것 등에 의해, 배향막(16)이 형성된다.
이상과 같이 하여, 도 3에 나타내는 TFT 어레이 기판(10)이 제조된다.
다음에, 대향 기판(20)의 제조 방법 및 TFT 어레이 기판(10)과 대향 기판(20)으로부터 액정장치를 제조하는 방법에 대하여 설명한다.
도 3에 나타낸 대향 기판(20)을 제조하기 위해서는, 기판 본체(20A)로서 유리 기판 등의 광투과성 기판을 준비하고, 기판 본체(20A)의 표면상에, 대향 기판 차광층(23)을 형성한다. 대향 기판 차광층(23)은, 예컨대 Cr, Ni, Al 등의 금속 재료를 스퍼터링한 후, 포토리소그래피 공정, 에칭 공정을 통하여 형성된다. 또, 대향 기판 차광층(23)은, 상기 금속 재료 외에 카본이나 Ti 등을 포토레지스트에 분산시킨 수지 블랙 등의 재료로부터 형성해도 된다.
그 후, 기판 본체(20A)의 표면상의 전면에 스퍼터링법 등에 의해, ITO 등의 투명 도전성 박막을 약 50 ㎚ 내지 200 nm의 두께로 퇴적하여 대향 전극(21)을 형성한다. 또한, 대향 전극(21)의 표면상의 전면에 폴리이미드 등의 배향막의 도포액을 도포한 후, 소정의 프리틸트각을 가지도록, 또한 소정 방향으로 연마 처리를 실시하는 것 등에 의해, 배향막(22)을 형성한다.
이상과 같이 하여, 도 1에 나타내는 대향 기판(20)이 제조된다.
마지막으로, 상술한 바와 같이 제조된 TFT 어레이 기판(10)과 대향 기판(20)을, 배향막(16)과 배향막(22)이 서로 대향하도록 밀봉재로 접합하고, 진공 흡인법 등의 방법에 의해 양 기판 사이의 공간에, 예컨대 복수 종류의 네마틱 액정을 혼합하여 이루어지는 액정을 흡인하여 소정의 두께를 갖는 액정층(50)을 형성하는 것에 의해, 상기 구조의 액정 장치가 제조된다.
본 실시예의 액정 장치의 제조 방법에서는, 단결정 실리콘 기판(208)의 지지 기판(10A)과 접합될 수 있는 측의 면에 제 1 층간 절연막(206b)과 차광층(11a)과 상측 접합막(12)을 순차적으로 형성하고, 그 후, 지지 기판(10A) 상에 단결정 실리콘 기판(208)을 접합하여 복합 기판을 형성하기 때문에, 차광층(11a)은 단결정 실리콘 기판(208)과 지지 기판(10A)의 접합 계면(221)보다도 상측에 형성되게 되며, 제 1 층간 절연막(206b)을 관통하여 차광층(11a)에 도달하는 콘택트 홀(13)을 습식 에칭을 이용하여 형성하는 공정에서 접합 계면(221)을 관통시킬 필요는 없다. 따라서, 콘택트 홀(13)을 습식 에칭을 이용하여 형성할 때에, 접합 계면(221)으로부터 에칭액이 침투한다고 하는 문제점이 발생하지 않는다. 이 때문에, 양품률이 높게 제조할 수 있어 높은 신뢰성을 갖는 액정 장치가 얻어진다.
또한, 본 실시예의 액정 장치의 제조 방법에 있어서는, 상측 접합막(12) 상을 CMP를 이용하여 평탄화하기 때문에, 상측 접합막(12)상을 용이하고 정밀도가 높게 평탄화할 수 있으며, 단결정 실리콘 기판(208)과 지지 기판(10A)의 밀착성을 높일 수 있고, 단결정 실리콘 기판(208)과 지지 기판(10A)을 용이하고 정밀도가 높게 접합할 수 있다.
또한, 본 실시예의 액정 장치에서는, 차광층(11a)이 단결정 실리콘 기판(208)과 지지 기판(10A)의 접합 계면(221)보다 상측에 위치하며, 차광층(11a)보다 상측에 위치하는 반도체층(1a)과 차광층(11a) 사이에는 접합 계면(221)이 존재하지 않기 때문에, 반도체층(1a)과 차광층(11a) 사이의 거리에, 단결정 실리콘 기판(208)과 지지 기판(10A)을 접합할 때에 필요한 두께에 상당하는 거리가 포함되지 않는다.
따라서, 반도체층(1a)과 차광층(11a) 사이의 거리, 즉 제 1 층간 절연막(206b)의 두께를, 반도체층(1a)과 차광층(11a)을 절연하는 것이 가능한 범위로 얇게 할 수 있다. 이것에 의해, 반도체층(1a)과 차광층(11a)과의 거리를 접근시킬 수 있으며, 차광층(11a)을 백 게이트로서 적극적으로 사용하는 것이 가능해진다.
본 실시예의 액정장치에 있어서는, 제 1 층간 절연막(206b)의 두께를, 30 nm 내지 2OO nm의 범위로 했기 때문에, 반도체층(1a)과 차광층(11a)을 확실히 절연 할 수 있는 동시에, 차광층(11a)의 전위를 제어함으로써, 오프 리크 전류를 저감하거나 온 전류를 증가시킬 수 있어, 보다 우수한 액정장치로 할 수 있다.
또한, 본 발명에 있어서는, 본 실시예에 나타낸 예와 같이, 단결정 실리콘 기판(208)과 지지 기판(10A)의 밀착성을 높이기 위해서, 지지 기판(10A)의 단결정 실리콘 기판(208)과 접합될 수 있는 측의 표면에는, 상측 접합막(12)과 동일한 재질로 이루어지는 하측 접합막(10B)이 형성되어 있는 것이 바람직하지만, 하측 접합막(10B)이 형성되어 있지 않을 수도 있다.
또한, 본 실시예에 있어서는, 선택 산화용 마스크 패턴(209a)은, 실리콘 질화물로 이루어지는 것으로 하였지만, 다른 무기막이나 포토레지스트 등의 유기막 일 수도 있다.
(전기광학 장치의 전체 구성)
이하, 상기한 바와 같이 구성된 본 실시예의 액정장치의 전체 구성을 도 14 및 도 15를 참조하여 설명한다. 또한, 도 14는 TFT 어레이 기판(10)을 대향 기판(20)측으로부터 본 평면도이며, 도 15는 대향 기판(20)을 포함하여 나타내는 도 13의 H-H'단면도이다.
도 14에 있어서, TFT 어레이 기판(10)의 표면상에는, 밀봉재(52)가 그 둘레를 따라 마련되어 있고, 도 15에 도시하는 바와 같이 도 14에 나타낸 밀봉재(52)와 거의 동일한 윤곽을 가지는 대향 기판(20)이 해당 밀봉재(52)에 의해 TFT 어레이 기판(10)에 고착되어 있다.
대향 기판(20)의 표면상에는, 도 15에 도시하는 바와 같이 밀봉재(52)의 내측에 병행시켜, 예를 들면 대향 기판 차광층(23)과 동일하거나 또는 다른 재료로 이루어지는 주변 차단을 위한 대향 기판 차광층(53)이 마련되어 있다.
또한, TFT 어레이 기판(10)에 있어서, 밀봉재(52)의 외측 영역에는 데이터선 구동 회로(101) 및 실장 단자(102)가 TFT 어레이 기판(10)의 한 변을 따라 마련되어 있고, 주사선 구동 회로(104)가 이 한 변에 인접하는 두 변을 따라 마련되어 있다. 주사선(3a)에 공급되는 주사 신호 지연이 문제가 되지 않는 경우에는, 주사선 구동 회로(104)는 한 쪽만으로 할 수도 있다.
또한, 데이터선 구동 회로(101)를 표시 영역(화소부)의 변을 따라 양측에 배열할 수도 있다. 예를 들면, 기수열의 데이터선(6a)은 표시 영역의 한쪽 변을 따라 배치된 데이터선 구동 회로로부터 화상 신호를 공급하고, 우수열의데이터선(6a)은 표시 영역의 반대측의 변을 따라 배치된 데이터선 구동 회로로부터 화상 신호를 공급하도록 해도 된다. 이렇게 데이터선(6a)을 빗의 이빨 형상으로 구동하도록 하면, 데이터선 구동 회로의 점유 면적을 확장할 수 있기 때문에, 복잡한 회로를 구성하는 것이 가능해진다.
또한, TFT 어레이 기판(10)이 나머지 한 변에는, 표시 영역의 양측에 마련된 주사선 구동 회로(104) 사이를 연결하기 위한 복수의 배선(105)이 마련되어 있다. 또한, 주변 차단으로서의 대향 기판 차광층(53)의 아래에 은폐되어 프리 차지 회로를 마련할 수도 있다. 또한, TFT 어레이 기판(10)과 대향 기판(20)사이의 코너부의 적어도 한 장소에서는, TFT 어레이 기판(10)과 대향 기판(20) 사이에서 전기적으로 도통하기 위한 도통재(106)가 마련되어 있다.
또한, TFT 어레이 기판(10)의 표면상에는 또한, 제조 도중이나 출하시의 전기광학 장치의 품질, 결함 등을 검사하기 위한 검사 회로 등을 형성해도 된다. 또한, 데이터선 구동 회로(101) 및 주사선 구동 회로(104)를 TFT 어레이 기판(10)의 표면상에 마련하는 대신에, 예컨대 TAB(테이프 오토메이티드 본딩 기판)상에 실장된 구동용 LSI에, TFT 어레이 기판(10)의 주변 영역에 마련된 이방성 도전 필름을 통하여 전기적 및 기계적으로 접속해도 된다.
또한, 대향 기판(20)의 광이 입사하는 측 및 TFT 어레이 기판(10)의 광이 출사하는 측에는 각각, 예컨대, TN(트위스티드 네마틱) 모드, STN(수퍼 TN) 모드, D-STN(이중 스캔 STN) 모드 등의 동작 모드나, 노멀리 화이트 모드/노멀리 블랙 모드에 따라서 편광 필름, 위상차 필름, 편광 수단 등이 소정의 방향으로 배치된다.
본 실시예의 액정 장치가 컬러의 액정 프로젝터(투사형 표시 장치)에 적용되는 경우에는, 3장의 전기광학 장치가 RGB 용의 라이트 밸브로서 각각 이용되고, 각 패널에는 각각 RGB 색 분해용의 다이클로익 미러(dichroic mirror)를 통해 분해된 각 색의 광이 투사광으로서 각각 입사되게 된다. 따라서, 그 경우에는 상기 실시예에서 나타낸 바와 같이, 대향 기판(20)에 컬러 필터는 마련되어 있지 않다.
그러나, 대향 기판(20)의 기판 본체(20A)의 액정층(50) 측 표면상에서, 대향 기판 차광층(23)이 형성되어 있지 않은 화소 전극(9a)에 대향하는 소정 영역에 RGB의 컬러 필터를 그 보호막과 함께 형성해도 된다. 이러한 구성으로 하면, 액정 프로젝터 이외의 직시형이나 반사형의 컬러 액정 텔레비전 등의 컬러 전기광학 장치에 상기 실시예의 전기광학 장치를 적용할 수 있다.
또한, 대향 기판(20)의 표면상에 1 화소에 1개 대응하도록 마이크로 렌즈를 형성해도 된다. 이와 같이 하면, 입사광의 집광 효율을 향상하여 밝은 전기광학 장치를 실현할 수 있다. 또한, 대향 기판(20)의 표면상에, 몇 층의 굴절율이 상이한 간섭층을 퇴적함으로써, 광의 간섭을 이용하여 RGB 색을 만들어내는 다이클로익 필터를 형성할 수도 있다. 이 다이클로익 필터 첨부 대향 기판에 의하면 보다 밝은 컬러 전기광학 장치를 실현할 수 있다.
또, 본 실시예에 있어서의 액정 장치에서는, 종래와 같이 입사광을 대향 기판(20) 측으로부터 입사되는 것으로 했지만, TFT 어레이 기판(10)에 차광층(11a)을 마련하는 구성으로 하고 있기 때문에, TFT 어레이 기판(10) 측으로부터 입사광을 입사시켜 대향 기판(20) 측으로부터 출사하도록 하여도 된다. 즉, 이와 같이 액정장치를 액정프로젝터에 설치하더라도, 반도체층(1a)의 채널 영역(1a') 및 LDD 영역(1b, 1c)에 광이 입사하는 것을 방지할 수 있으며, 고화질의 화상을 표시하는 것이 가능하다.
종래는, TFT 어레이 기판(10)의 이면측에서의 반사를 방지하기 위해서, 반사 방지용의 AR(Anti-reflection) 피막된 편광 수단을 별도 배치하거나, AR 필름을 붙일 필요가 있었다. 그러나, 본 실시예에서는, TFT 어레이 기판(10)의 표면과 반도체층(1a)의 적어도 채널 영역(1a') 및 LDD 영역(1b, 1c) 사이에 차광층(11a)이 형성되어 있기 때문에, 이러한 AR 피막된 편광 수단이나 AR 필름을 이용하거나, TFT 어레이 기판(10) 그 자체를 AR 처리한 기판을 사용할 필요가 없어진다.
따라서, 본 실시예에 의하면, 재료 비용을 삭감할 수 있고, 또한 편광 수단 부착시에 먼지, 상처 등에 의해, 양품률을 떨어뜨리는 일이 없어 대단히 유리하다. 또한, 내광성이 우수하기 때문에, 밝은 광원을 사용하거나, 편광 빔 스플리터에 의해 편광 변환하여, 광 이용효율을 향상시키더라도 광에 의한 누화 등의 화질 열화를 발생하지 않는다.
(전자기기)
이하, 상기 실시예의 액정장치를 이용한 전자기기의 일례로서, 투사형 표시 장치에 대하여 설명한다.
도 16은 제 1 실시예의 액정장치를 구비한 투사형 표시 장치의 일례를 나타낸 개략 구성도이다. 이 투사형 표시 장치는 3개의 액정 패널을 사용한 소위 3 판식의 투사형 액정 표시 장치이다. 여기서는, 상기 실시예의 액정 장치를 액정 라이트 밸브를 구성하는 액정 패널로서 이용하고 있다.
도 16에 있어서, 부호 510은 광원, 513, 514는 다이클로익 미러, 515, 516, 517은 반사 미러, 518, 519, 520은 릴레이 렌즈, 522, 523, 524는 액정 라이트 밸브, 525는 크로스 다이클로익 프리즘, 526은 투사 렌즈계를 나타내고 있다.
광원(510)은 초 고압 수은등 등의 램프(511)와 램프(511)의 광을 반사하는 반사기(512)로 구성되어 있다. 청색광·녹색광 반사의 다이클로익 미러(513)는 광원(510)으로부터의 백색광 중 적색광을 투과시키는 동시에, 청색광과 녹색광을 반사한다. 투과한 적색광은 반사 미러(517)에서 반사되어, 적색광용 액정 라이트 밸브(522)로 입사된다.
한편, 다이클로익 미러(513)에서 반사된 색광 중, 녹색광은 녹색광 반사의 다이클로익 미러(514)에 의해서 반사되어 녹색용 액정 라이트 밸브(523)에 입사된다. 한편, 청색광은 제 2 다이클로익 미러(514)도 투과한다. 청색광에 대하여는, 광로 길이가 녹색광, 적색광과 상이한 것을 보상하기 위해서 입사 렌즈(518), 릴레이 렌즈(519), 출사 렌즈(520)를 포함하는 릴레이 렌즈계로 이루어지는 도광 수단(521)이 마련되며, 이것을 거쳐서 청색광이 청색광용 액정 라이트 밸브(524)로 입사된다.
각 라이트 밸브에 의해 변조된 3 개의 색광은 크로스 다이클로익 프리즘(525)으로 입사한다. 이 프리즘은 4 개의 직각 프리즘이 접합되어, 그 내면에 적색광을 반사하는 유전체 다층막과 청색광을 반사하는 유전체 다층막이 십자형상으로 형성된 것이다. 이들 유전체 다층막에 의해서 3 개의 색광이 합성되어 컬러 화상을 나타내는 광이 형성된다. 합성된 광은 투사 광학계인 투사 렌즈계(526)에 의해서 스크린(527) 상에 투사되어, 화상이 확대되어 표시된다.
이러한 투사형 액정 표시 장치는 상기의 액정장치를 구비한 것이기 때문에, 신뢰성이 높은 우수한 투사형 표시 장치로 할 수 있다.
이하, 상기 제 1 실시예의 액정장치를 이용한 전자기기의 다른 예를 설명한다.
도 17은 휴대전화의 일례를 나타낸 사시도이다. 도 17에 있어서, 부호 1000은 휴대 전화 본체를 나타내며, 부호 1001은 상기 액정장치를 이용한 액정 표시부를 나타내고 있다.
도 18은 손목 시계형 전자기기의 일례를 나타낸 사시도이다. 도 18에 있어서, 부호 1100은 시계 본체를 나타내며, 부호 1101은 상기 액정 장치를 이용한 액정 표시부를 나타내고 있다.
도 19는 워드 프로세서, 개인용 컴퓨터 등의 휴대형 정보 처리 장치의 일례를 나타낸 사시도이다. 도 19에 있어서, 부호 1200은 정보 처리 장치, 부호 1202는 키보드 등의 입력부, 부호 1204는 정보 처리 장치 본체, 부호 1206은 상기 액정장치를 이용한 액정 표시부를 나타내고 있다.
도 17 내지 도 19에 나타내는 전자기기는 상기 제 1 실시예의 액정장치를 구비한 것이기 때문에, 신뢰성이 높은 우수한 표시부를 구비한 전자기기로 할 수 있다.
또, 본 발명의 기술범위는 상기 실시예에 한정되는 것이 아니라, 본 발명의 취지를 일탈하지 않는 범위에 있어서 여러가지 변경을 가하는 것이 가능하다. 예컨대 도 1 내지 도 15를 이용하여 설명한 액정 장치의 구체적인 구성은 단지 일례에 지나지 않으며, 기타 여러 가지 구성을 갖는 액정 장치에 본 발명을 적용할 수 있다. 또한, 예컨대, 본 발명은, 발광(EL), 디지털 마이크로 미러 장치(DMD),혹은, 플라즈마 발광이나 전자 방출에 의한 형광 등을 이용한 여러 가지 전기광학 소자를 이용한 전기광학 장치 및 해당 전기광학 장치를 구비한 전자기기에 대하여도 적용 가능하다.
이상 설명한 바와 같이, 본 발명의 전기광학 장치 및 전기광학 장치의 제조 방법에 의하면, 차광층이 지지 기판과 반도체 기판의 접합 계면보다도 상측에 위치하기 때문에, 차광층보다도 상측에 형성된 부재를 관통하여 차광층에 도달하는 콘택트 홀을 갖는 경우에, 콘택트 홀이 반도체 기판과 지지 기판의 접합 계면을 관통하지 않게 된다. 따라서, 이 콘택트 홀을 습식 에칭을 이용하여 형성할 때는, 종래의 전기광학 장치와 같이, 반도체 기판과 지지 기판과의 접합 계면에서 에칭액이 침투한다고 하는 문제점은 발생하지 않는다.
또한, 차광층이 지지 기판과 반도체 기판의 접합 계면보다도 상측에 위치하고 있기 때문에, 반도체층과 차광층 사이에는 접합 계면이 존재하지 않게 되며, 반도체층과 차광층 사이의 거리를 반도체층과 차광층을 절연하는 것이 가능한 범위로짧게 할 수 있다.
따라서, 반도체층과 차광층을 접근시킬 수 있으며, 차광층을 백 게이트로서 적극적으로 사용하는 것이 가능해지며, 차광층의 전위를 제어함으로써 오프 리크 전류를 저감하거나 온 전류를 증가시킬 수 있게 된다.
또한, 제 1 절연체층의 두께를 30nm 내지 200nm의 범위로 함으로써 반도체층과 차광층을 확실히 절연할 수 있음과 동시에, 차광층의 전위를 제어함으로써 오프 리크 전류를 저감하거나 온 전류를 증가시킬 수 있는 보다 한층 우수한 전기광학 장치로 된다.
Claims (9)
- 지지 기판 상에, 반도체층을 구비한 반도체 기판을 접합하여 이루어지는 복합 기판을 이용한 전기광학 장치에 있어서,상기 반도체층의 하측에 마련된 제 1 절연체층과,상기 제 1 절연체층보다 하측에 마련된 제 2 절연체층과,상기 제 1 절연체층과 상기 제 2 절연체층 사이에 마련된 차광층과,적어도 상기 제 1 절연체층을 관통하여 상기 차광층에 도달하는 콘택트 홀을 구비하고,상기 차광층은 상기 지지 기판과 상기 반도체 기판의 접합 계면보다도 상측에 위치하고 있는 것을 특징으로 하는 전기광학 장치.
- 제 1 항에 있어서,상기 제 1 절연체층의 두께는 30nm 내지 200nm의 범위인 것을 특징으로 하는 전기광학 장치.
- 제 1 항 또는 2 항에 있어서,상기 제 1 절연체층의 두께는 50nm 내지 100nm의 범위인 것을 특징으로 하는전기광학 장치.
- 지지 기판 상에, 반도체층과 차광층을 구비한 반도체 기판을 접합하여 이루어지는 복합 기판을 이용한 전기광학 장치에 있어서,상기 차광층은 상기 지지 기판과 상기 반도체 기판의 접합 계면보다도 상측에 위치하고 있는 것을 특징으로 하는 전기광학 장치.
- 청구항 1 또는 4에 기재된 전기광학 장치를 구비한 투사형 표시 장치에 있어서,광원과, 해당 광원으로부터 출사된 광을 변조하는 상기 전기광학 장치와, 해당 전기광학 장치에 의해 변조된 광을 투사면에 확대 투영하는 확대 투영 광학계를 갖는 것을 특징으로 하는 투사형 표시 장치.
- 청구항 1에 기재된 전기광학 장치를 구비한 것을 특징으로 하는 전자기기.
- 지지 기판 상에, 반도체층을 구비한 반도체 기판을 접합하여 이루어지는 복합 기판을 이용한 전기광학 장치의 제조 방법에 있어서,상기 반도체 기판의 상기 지지 기판과 접합되는 측의 면에, 제 1 절연체층과 차광층과 제 2 절연체층을 순차적으로 형성하는 공정과,상기 지지 기판 상에 상기 반도체 기판을 접합하여 상기 복합 기판을 형성하는 공정과,상기 반도체층을 패터닝하는 공정과,상기 제 1 절연체층을 관통하여 상기 차광층에 도달하는 콘택트 홀을 습식 에칭을 이용하여 형성하는 공정을 포함하는 것을 특징으로 하는 전기광학 장치의 제조 방법.
- 제 7 항에 있어서,상기 제 1 절연체층을 두께가 30nm 내지 200nm의 범위가 되도록 형성하는 것을 특징으로 하는 전기광학 장치의 제조 방법.
- 제 7 항 또는 8 항에 있어서,상기 제 2 절연체층 상을 화학적 기계 연마법을 이용하여 평탄화한 후, 상기 지지 기판 상에 상기 반도체 기판을 접합하는 것을 특징으로 하는 전기광학 장치의 제조 방법.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001256739 | 2001-08-27 | ||
| JPJP-P-2001-00256739 | 2001-08-27 | ||
| JP2002188612A JP3909583B2 (ja) | 2001-08-27 | 2002-06-27 | 電気光学装置の製造方法 |
| JPJP-P-2002-00188612 | 2002-06-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030019105A true KR20030019105A (ko) | 2003-03-06 |
| KR100490496B1 KR100490496B1 (ko) | 2005-05-19 |
Family
ID=26621053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0050469A KR100490496B1 (ko) | 2001-08-27 | 2002-08-26 | 전기광학 장치 및 전기광학 장치의 제조 방법, 및 투사형표시 장치, 전자기기 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6900861B2 (ko) |
| EP (1) | EP1288703B1 (ko) |
| JP (1) | JP3909583B2 (ko) |
| KR (1) | KR100490496B1 (ko) |
| CN (1) | CN1204441C (ko) |
| TW (1) | TWI243948B (ko) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3664772D1 (en) * | 1985-01-14 | 1989-09-07 | Boehringer Ingelheim Kg | 12-amino pyridazinoû4',5':3,4¨pyrroloû2,1-a¨isoquinolines, process for their preparation and use |
| JP4027149B2 (ja) * | 2002-04-30 | 2007-12-26 | 三洋電機株式会社 | エレクトロルミネッセンス表示装置 |
| AU2003275615A1 (en) * | 2002-11-01 | 2004-05-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US7973313B2 (en) | 2003-02-24 | 2011-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container |
| JP4562997B2 (ja) * | 2003-03-26 | 2010-10-13 | 株式会社半導体エネルギー研究所 | 素子基板及び発光装置 |
| KR101138806B1 (ko) | 2003-03-26 | 2012-04-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 소자기판 및 발광장치 |
| KR20050000653A (ko) * | 2003-06-24 | 2005-01-06 | 엘지.필립스 엘시디 주식회사 | 액정 표시 패널 |
| US7768405B2 (en) * | 2003-12-12 | 2010-08-03 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device and manufacturing method thereof |
| KR100692685B1 (ko) * | 2003-12-29 | 2007-03-14 | 비오이 하이디스 테크놀로지 주식회사 | 반사투과형 액정표시장치용 어레이 기판 및 그의 제조 방법 |
| JP2006138960A (ja) * | 2004-11-10 | 2006-06-01 | Nec Corp | 液晶表示装置及びその製造方法並びに投射表示装置 |
| KR101106558B1 (ko) * | 2004-12-28 | 2012-01-19 | 엘지디스플레이 주식회사 | 블랙매트릭스와 이를 포함하는 액정표시장치 |
| KR20080086893A (ko) * | 2005-12-27 | 2008-09-26 | 신에쓰 가가꾸 고교 가부시끼가이샤 | Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼 |
| JP2008124215A (ja) * | 2006-11-10 | 2008-05-29 | Kochi Prefecture Sangyo Shinko Center | 薄膜半導体装置及びその製造方法 |
| US20080204636A1 (en) * | 2007-02-26 | 2008-08-28 | Chi Mei Optoelectronics Corporation | Transflective liquid crystal display |
| KR100917814B1 (ko) | 2007-11-05 | 2009-09-18 | 주식회사 동부하이텍 | 씨모스 이미지 센서의 제조방법 |
| KR101488927B1 (ko) * | 2008-07-14 | 2015-02-09 | 삼성디스플레이 주식회사 | 표시기판 |
| JP2010066331A (ja) * | 2008-09-09 | 2010-03-25 | Fujifilm Corp | 表示装置 |
| WO2010064343A1 (ja) * | 2008-12-05 | 2010-06-10 | シャープ株式会社 | 半導体装置及びその製造方法 |
| JP2010239123A (ja) * | 2009-03-12 | 2010-10-21 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP6006930B2 (ja) * | 2011-11-22 | 2016-10-12 | 株式会社ジャパンディスプレイ | 薄膜トランジスタ回路基板、及びその製造方法 |
| TWI596778B (zh) | 2012-06-29 | 2017-08-21 | 半導體能源研究所股份有限公司 | 半導體裝置及半導體裝置的製造方法 |
| CN105340074B (zh) | 2014-01-22 | 2019-07-19 | 华为技术有限公司 | Soi衬底制备方法和soi衬底 |
| JP6558880B2 (ja) * | 2014-07-11 | 2019-08-14 | 株式会社ジャパンディスプレイ | 有機ｅｌ表示装置の製造方法 |
| CN105206625B (zh) * | 2015-10-29 | 2018-10-12 | 京东方光科技有限公司 | 一种阵列基板、显示面板及显示装置 |
| KR102014179B1 (ko) * | 2017-12-08 | 2019-08-26 | 엘지디스플레이 주식회사 | 유기발광 표시장치와 그의 제조방법 |
| CN109585300B (zh) * | 2018-12-17 | 2022-07-12 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管及制备方法、像素结构、阵列基板和显示面板 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6067062A (en) * | 1990-09-05 | 2000-05-23 | Seiko Instruments Inc. | Light valve device |
| JP3072326B2 (ja) * | 1990-09-25 | 2000-07-31 | セイコーインスツルメンツ株式会社 | 半導体単結晶薄膜基板光弁装置とその製造方法 |
| JP3113914B2 (ja) | 1990-09-25 | 2000-12-04 | セイコーインスツルメンツ株式会社 | 半導体単結晶薄膜基板光弁装置 |
| JPH0824193B2 (ja) * | 1990-10-16 | 1996-03-06 | 工業技術院長 | 平板型光弁駆動用半導体装置の製造方法 |
| JP2838612B2 (ja) | 1991-11-12 | 1998-12-16 | セイコーインスツルメンツ株式会社 | 光弁装置とその製造方法 |
| JP3531415B2 (ja) | 1997-04-22 | 2004-05-31 | セイコーエプソン株式会社 | Ｓｏｉ基板とその製造方法及びこれを用いた半導体装置及び液晶パネル |
| JP3757658B2 (ja) | 1999-01-28 | 2006-03-22 | セイコーエプソン株式会社 | 電気光学装置の製造方法、電気光学装置及び電子機器 |
| JP3687415B2 (ja) | 1999-05-28 | 2005-08-24 | セイコーエプソン株式会社 | 電気光学装置の製造方法、電気光学装置及び投射型表示装置 |
| JP4221827B2 (ja) | 1999-06-30 | 2009-02-12 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の製造方法及び電子機器 |
| JP3464944B2 (ja) * | 1999-07-02 | 2003-11-10 | シャープ株式会社 | 薄膜トランジスタ基板、その製造方法および液晶表示装置 |
| US6358759B1 (en) | 1999-07-16 | 2002-03-19 | Seiko Epson Corporation | Method for manufacturing electro-optical device, electro-optical device, and electronic equipment |
| JP4193339B2 (ja) | 1999-09-29 | 2008-12-10 | セイコーエプソン株式会社 | 液晶装置及び投射型表示装置並びに液晶装置の製造方法 |
| JP3926096B2 (ja) * | 2000-03-07 | 2007-06-06 | 日本電気株式会社 | 液晶表示装置とその製造方法 |
| US6661025B2 (en) | 2000-09-22 | 2003-12-09 | Seiko Epson Corporation | Method of manufacturing electro-optical apparatus substrate, electro-optical apparatus substrate, electro-optical apparatus and electronic apparatus |
| JP4843840B2 (ja) | 2000-09-25 | 2011-12-21 | セイコーエプソン株式会社 | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器 |
| JP2002169178A (ja) | 2000-11-29 | 2002-06-14 | Seiko Epson Corp | 液晶装置の製造方法 |
-
2002
- 2002-06-27 JP JP2002188612A patent/JP3909583B2/ja not_active Expired - Fee Related
- 2002-08-09 TW TW091117996A patent/TWI243948B/zh not_active IP Right Cessation
- 2002-08-22 US US10/225,137 patent/US6900861B2/en not_active Expired - Fee Related
- 2002-08-23 EP EP02255887A patent/EP1288703B1/en not_active Expired - Fee Related
- 2002-08-26 KR KR10-2002-0050469A patent/KR100490496B1/ko not_active IP Right Cessation
- 2002-08-26 CN CNB021420645A patent/CN1204441C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1288703A3 (en) | 2004-01-28 |
| TWI243948B (en) | 2005-11-21 |
| CN1402057A (zh) | 2003-03-12 |
| CN1204441C (zh) | 2005-06-01 |
| EP1288703A2 (en) | 2003-03-05 |
| US6900861B2 (en) | 2005-05-31 |
| JP3909583B2 (ja) | 2007-04-25 |
| KR100490496B1 (ko) | 2005-05-19 |
| US20030048395A1 (en) | 2003-03-13 |
| EP1288703B1 (en) | 2012-06-20 |
| JP2003152193A (ja) | 2003-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100490496B1 (ko) | 전기광학 장치 및 전기광학 장치의 제조 방법, 및 투사형표시 장치, 전자기기 | |
| KR100449795B1 (ko) | 기판 장치의 제조 방법 | |
| KR100449772B1 (ko) | 전기광학장치, 전기광학장치의 제조 방법 및 전자기기 | |
| JP2001092372A (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
| JP2004125887A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| KR100495562B1 (ko) | 전기 광학 장치 및 그 제조 방법 및 전자 기기 | |
| JP2004054033A (ja) | アクティブマトリクス基板、電気光学装置、電子機器 | |
| KR100454515B1 (ko) | 전기 광학 장치용 기판의 제조 방법, 전기 광학 장치용기판, 전기 광학 장치 및 전자 기기 | |
| US6852653B2 (en) | Method of manufacturing semiconductor substrate, semiconductor substrate, electro-optical apparatus and electronic equipment | |
| US7192812B2 (en) | Method for manufacturing electro-optical substrate | |
| JP3743273B2 (ja) | 電気光学装置の製造方法 | |
| JP2003172950A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP2002236460A (ja) | 電気光学装置及びその製造方法並びに投射型表示装置 | |
| JP3757658B2 (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
| JP4206595B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP3570410B2 (ja) | 液晶装置用基板、液晶装置及び投写型表示装置 | |
| JP2002353466A (ja) | 電気光学装置の製造方法および電気光学装置 | |
| JP4701487B2 (ja) | 電気光学装置用基板の製造方法 | |
| JP2000098407A (ja) | 電気光学装置の製造方法及び電気光学装置 | |
| JP4214702B2 (ja) | 電気光学装置の製造方法、及び電気光学装置、並びに投写型表示装置、電子機器 | |
| JP2003207806A (ja) | 電気光学装置および電気光学装置の製造方法、並びに投射型表示装置、電子機器 | |
| JP4843840B2 (ja) | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器 | |
| JP2003158270A (ja) | 電気光学装置および電気光学装置の製造方法、並びに投射型表示装置、電子機器 | |
| JP2000098408A (ja) | 電気光学装置およびその製造方法 | |
| JP2004200573A (ja) | 電気光学装置および電気光学装置の製造方法、並びに投射型表示装置、電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130502 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140418 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150417 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |