JP2002169178A - 液晶装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 絶縁膜を研磨することなく単結晶シリコン基
板を貼り合わせることにより、生産性を向上させる液晶
装置の製造方法を提供すること。 【解決手段】 一対の基板間に電気光学材料が挟持され
てなる液晶装置の製造方法であって、前記一対の基板の
うち、一方の基板の内側面上における、少なくとも前記
絶縁基板上に形成される各トランジスタ素子に対応させ
た領域に遮光膜を形成する工程と、遮光膜が形成された
絶縁基板の内側面上に絶縁膜を形成する工程と、遮光膜
が形成された領域上に設けられた絶縁膜によって形成さ
れた凸部１２ａ上で接合されるように、絶縁基板に単結
晶シリコン基板２０６ａを貼り合わせる工程と、所定の
膜厚の単結晶シリコン層２０６を残すように単結晶シリ
コン基板２０６ａを分離する工程と、単結晶シリコン層
２０６をパターニングして半導体層１ａを形成する工程
とを含む方法とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶装置の製造方
法に関し、とくに、遮光膜上に形成する絶縁膜を研磨す
ることなく単結晶シリコン基板を貼り合わせる液晶装置
の製造方法に関する。

【０００２】

【従来の技術】絶縁基板上に形成された単結晶シリコン
層に半導体デバイスを形成するＳＯＩ技術は、素子の高
速化や低消費電力化、高集積化等の利点を有することか
ら、例えば、液晶装置等の電気光学装置に好適に用いら
れている。

【０００３】このＳＯＩ技術を適用した液晶装置を製造
するに際し、絶縁基板上に単結晶シリコン層を形成する
には、一般に、絶縁基板上に遮光膜と絶縁膜とを順次形
成し、絶縁膜上に形成された凸凹をＣＭＰ法（化学的機
械研磨法）などの方法により研磨して絶縁膜上を平坦化
し、その平坦化された面に単結晶シリコン基板を貼り合
わせ、前記単結晶シリコン基板を分離することにより所
定の膜厚の単結晶シリコン層を形成する方法などによっ
て行われる。

【０００４】

【発明が解決しようとする課題】しかしながら、このよ
うな液晶装置の製造方法では、絶縁膜上に形成された凸
凹を研磨して平坦化するので、研磨するための装置など
の設備が必要であった。また、研磨する工程に非常に手
間がかかり、生産性を向上させる上での妨げとなってい
た。

【０００５】本発明は、上記の課題を解決するためにな
されたもので、絶縁膜を研磨することなく単結晶シリコ
ン基板を貼り合わせることにより、生産性を向上させる
液晶装置の製造方法を提供することを目的としている。

【０００６】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明の液晶装置の製造方法は、互いに対向する
一対の基板間に電気光学材料が挟持されてなる液晶装置
の製造方法であって、前記一対の基板のうち、光透過性
の絶縁基板からなる一方の基板の内側面上における、少
なくとも前記絶縁基板上に形成される各トランジスタ素
子に対応させた領域に遮光膜を形成する工程と、前記遮
光膜が形成された前記絶縁基板の内側面上に絶縁膜を形
成する工程と、前記遮光膜が形成された領域上に設けら
れた前記絶縁膜によって形成された凸部上で接合される
ように、前記絶縁基板に単結晶シリコン基板を貼り合わ
せる工程と、所定の膜厚の単結晶シリコン層を残すよう
に前記単結晶シリコン基板を分離する工程と、前記単結
晶シリコン層をパターニングして半導体層を形成する工
程とを含むことを特徴とする。

【０００７】この液晶装置の製造方法は、遮光膜が形成
された領域上に絶縁膜を設け、遮光膜の厚みによって絶
縁膜が盛り上がった状態となることにより形成された凸
部上で接合されるように、前記絶縁基板に単結晶シリコ
ン基板を貼り合わせる工程を含む方法である。したがっ
て、絶縁膜上に形成された凸凹を研磨することなく単結
晶シリコン基板を貼り合わせるので、製造工程を簡略化
することができ、生産性を向上させることができる。ま
た、研磨する工程がないので、研磨するための装置など
の設備は必要ない。

【０００８】なお、この液晶装置の製造方法では、従来
の液晶装置の製造方法と比較して、絶縁基板と単結晶シ
リコン基板とを貼り合わせる際の接合面積が少なくなる
が、単結晶シリコン基板と接合される凸部は、遮光膜
上、すなわち、少なくとも絶縁基板上に形成される各ト
ランジスタ素子に対応させた領域に形成されるので、絶
縁基板上にまんべんなく分布することになり、十分な接
合強度を得ることができる。また、凸部は、少なくとも
絶縁基板上に形成される各トランジスタ素子に対応させ
た領域に形成されるので、絶縁基板上の少なくとも半導
体層が形成される領域には単結晶シリコン基板が接合さ
れることになり、貼り合わせにより形成された単結晶シ
リコンからなる半導体層を絶縁基板上に設けることがで
きる。

【０００９】また、本発明の液晶装置の製造方法におい
ては、前記絶縁基板に前記単結晶シリコン基板を貼り合
わせ、さらに単結晶シリコン層を形成した後に、前記遮
光膜が形成された領域を局所的に加熱することが望まし
い。

【００１０】このような液晶装置の製造方法において、
局所的に加熱する方法としては、急速熱処理法（ＲＴ
Ａ）により行うことが好ましい。

【００１１】このような液晶装置の製造方法によれば、
遮光膜が形成された領域上に設けられた絶縁膜の凸部上
と単結晶シリコン基板との密着性を加熱することによっ
て高めることができ、絶縁膜と単結晶シリコン基板との
貼り合わせ強度が高められる。このことにより、半導体
層を形成する工程において、絶縁膜と単結晶シリコン基
板とが剥がれるなどの不良の発生を防止することがで
き、製品の歩留まりを向上させることができる。また、
得られた液晶装置の品質を向上させることができる。

【００１２】また、本発明の液晶装置の製造方法におい
ては、前記遮光膜を非表示領域に形成することが望まし
い。

【００１３】このような液晶装置の製造方法では、遮光
膜を非表示領域に形成するので、非表示領域上に設けら
れた遮光膜の上に形成された絶縁膜、すなわち、非表示
領域上の絶縁膜の表面も単結晶シリコン基板と貼り合わ
される凸部となる。このことにより、絶縁膜と単結晶シ
リコン基板との貼り合わせ面積が増大するとともに、絶
縁膜と単結晶シリコン基板との貼り合わせを安定した状
態で行うことができるようになるので、両者の密着性を
向上させることができる。

【００１４】

【発明の実施の形態】以下、本発明に係る実施の形態に
ついて詳細に説明する。以下の第１および第２の実施形
態においては液晶装置の例として、ＴＦＴ（トランジス
タ素子）をスイッチング素子として用いたアクティブマ
トリクス型の液晶装置を取り上げて説明する。

【００１５】［第１の実施形態］ （液晶装置の構造）本実施形態の液晶装置は、本発明の
液晶装置の製造方法により製造されたものである。

【００１６】また、本実施形態においては、後述する第
１遮光膜（遮光層）をトランジスタ素子の形成領域（画
素部）にのみ形成する場合について説明する。

【００１７】図１は、液晶装置におけるデータ線、走査
線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板
の相隣接する複数の画素群を拡大して示す平面図であ
る。また、図２は、図１のＡ−Ａ’断面図である。な
お、図１および図２においては、各層や各部材を図面上
で認識可能な程度の大きさとするため、各層や各部材毎
に縮尺を異ならしめてある。

【００１８】まず、図１に基づいて、液晶装置のＴＦＴ
アレイ基板におけるトランジスタ素子の形成領域（画素
部）内の平面構造について説明する。ＴＦＴアレイ基板
上のトランジスタ素子の形成領域内には、マトリクス状
に複数の透明な画素電極９ａ（点線部９ａ’により輪郭
が示されている）が設けられており、画素電極９ａの縦
横の境界に各々沿ってデータ線６ａ、走査線３ａ及び容
量線３ｂが設けられている。データ線６ａは、コンタク
トホール５を介して単結晶シリコン層の半導体層１ａの
うちソース領域に電気的に接続されており、画素電極９
ａは、コンタクトホール８を介して半導体層１ａのうち
ドレイン領域に電気的に接続されている。また、半導体
層１ａのうちチャネル領域（図中右上りの斜線の領域）
に対向するように走査線３ａが配置されている。

【００１９】そして、図中右上がりの斜線で示した領域
には、複数の第１遮光膜（遮光層）１１ａが設けられて
いる。より具体的には、第１遮光膜１１ａは夫々、半導
体層１ａのチャネル領域を含むＴＦＴをＴＦＴアレイ基
板の基板本体側から見て覆う位置に設けられており、更
に、容量線３ｂの本線部に対向して走査線３ａに沿って
直線状に伸びる本線部と、データ線６ａと交差する箇所
からデータ線６ａに沿って隣接する段側（即ち、図中下
向き）に突出した突出部とを有する。第１遮光膜１１ａ
の各段（画素行）における下向きの突出部の先端は、デ
ータ線６ａ下において次段における容量線３ｂの上向き
の突出部の先端と重ねられている。この重なった箇所に
は、第１光膜１１ａと容量線３ｂとを相互に電気的に接
続するコンタクトホール１３が設けられている。本実施
形態において、画素電極９ａ、ＴＦＴ、及び第１遮光膜
１１ａは、画素部内にのみ設けられている。

【００２０】次に、図２に基づいて、液晶装置の画素部
内の断面構造について説明する。図２に示すように、Ｔ
ＦＴアレイ基板１０は、石英などの光透過性の絶縁基板
からなる基板本体１０Ａと、その液晶層５０側表面上に
形成された画素電極９ａ、各画素電極９ａに隣接する位
置に設けられた画素スイッチング用ＴＦＴ（トランジス
タ素子）３０、ラビング処理等の所定の配向処理が施さ
れた配向膜１６を主体として構成されている。

【００２１】他方、対向基板２０は、透明なガラスや石
英などの光透過性基板からなる基板本体２０Ａと、その
液晶層５０側表面上に形成された対向電極（共通電極）
２１、配向膜２２、各画素部の開口領域以外の領域に設
けられた第２遮光膜２３を主体として構成されている。

【００２２】このように構成され、画素電極９ａと対向
電極２１とが対向するように配置されたＴＦＴアレイ基
板１０と対向基板２０との間には、液晶層（電気光学材
料層）５０が形成されている。

【００２３】また、図２に示すように、ＴＦＴアレイ基
板１０の基板本体１０Ａの液晶層５０側表面上におい
て、各画素スイッチング用ＴＦＴ３０に対応する位置に
は、第１遮光膜（遮光層）１１ａが設けられている。

【００２４】また、第１遮光膜１１ａと複数の画素スイ
ッチング用ＴＦＴ３０との間には、第１層間絶縁膜（絶
縁体層）１２が設けられている。第１層間絶縁膜１２上
の第１遮光膜１１ａが形成された領域上に設けられた部
分は、凸部１２ａとなっている。この凸部１２ａ上に
は、半導体層１ａが形成されている。

【００２５】第１層間絶縁膜１２は、画素スイッチング
用ＴＦＴ３０を構成する半導体層１ａを第１遮光膜１１
ａから電気的に絶縁するために設けられるものであり、
第１層間絶縁膜１２は、基板本体１０Ａの表面上の全面
に形成されている。

【００２６】また、本実施形態では、ゲート絶縁膜２を
走査線３ａに対向する位置から延設して誘電体膜として
用い、半導体膜１ａを延設して第１蓄積容量電極１ｆと
し、更にこれらに対向する容量線３ｂの一部を第２蓄積
容量電極とすることにより、蓄積容量７０が構成されて
いる。

【００２７】蓄積容量７０は、図１および図２から分か
るように、第１遮光膜１１ａを、容量線３ｂの反対側に
おいて第１蓄積容量電極１ｆに第１層間絶縁膜１２を介
して第３蓄積容量電極として対向配置させることにより
（図２の図示右側の蓄積容量７０参照）、蓄積容量が更
に付与されるように構成されている。即ち、本実施形態
では、第１蓄積容量電極１ｆを挟んで両側に蓄積容量が
付与されるダブル蓄積容量構造が構築されており、蓄積
容量がより増加する。このような構造とすることによ
り、本実施形態の液晶装置が持つ、表示画像におけるフ
リッカや焼き付きを防止する機能を向上させることがで
きる。

【００２８】また、容量線３ｂと走査線３ａとは、同一
のポリシリコン膜からなり、蓄積容量７０の誘電体膜と
ＴＦＴ３０のゲート絶縁膜２とは、同一の高温酸化膜か
らなり、第１蓄積容量電極１ｆと、ＴＦＴ３０のチャネ
ル形成領域１ａおよびソース領域１ｄ、ドレイン領域１
ｅ等とは、同一の半導体層１ａからなっている。

【００２９】さらに、図１に示したように、第１遮光膜
１１ａは、走査線３ａに沿って夫々伸延しており、しか
も、データ線６ａに沿った方向に対し複数の縞状に分断
されている。このため、例えば各画素部の開口領域の周
りに一体的に形成された格子状の遮光膜を配設した場合
と比較して、第１遮光膜１１ａ、走査線３ａ及び容量線
３ｂを形成するポリシリコン膜、データ線６ａを形成す
る金属膜、層間絶縁膜等からなる本実施形態の液晶装置
の積層構造において、各膜の物性の違いに起因した製造
工程中の加熱冷却に伴い発生するストレスを格段に緩和
することができる。このため、第１遮光膜１１ａ等にお
けるクラックの発生防止や歩留まりの向上を図ることが
できる。

【００３０】なお、図１では、第１遮光膜１１ａにおけ
る直線状の本線部分は、容量線３ｂの直線状の本線部分
にほぼ重ねられるように形成されているが、第１遮光膜
１１ａが、ＴＦＴ３０のチャネル領域を覆う位置に設け
られており、かつ、コンタクトホール１３を形成可能な
ように容量線３ｂと何れかの箇所で重ねられていれば、
ＴＦＴ３０に対する遮光機能及び容量線に対する低抵抗
化機能を有することができる。従って、例えば、相隣接
した走査線３ａと容量線３ｂとの間にある走査線に沿っ
た長手状の間隙領域や、走査線３ａと若干重なる位置に
までも、当該第１遮光膜１１ａを設けてもよい。

【００３１】また、図２において、画素スイッチング用
ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を
有しており、走査線３ａ、走査線３ａからの電界により
チャネルが形成される半導体層１ａのチャネル領域１
ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶
縁膜２、データ線６ａ、半導体層１ａの低濃度ソース領
域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイン領域
（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度
ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えて
いる。

【００３２】また、走査線３ａ、ゲート絶縁膜２及び第
１層間絶縁膜１２の上には、高濃度ソース領域１ｄへ通
じるコンタクトホール５及び高濃度ドレイン領域１ｅへ
通じるコンタクトホール８が各々形成された第２層間絶
縁膜４が形成されている。さらに、データ線６ａ及び第
２層間絶縁膜４の上には、高濃度ドレイン領域１ｅへの
コンタクトホール８が形成された第３層間絶縁膜７が形
成されている。また、画素電極９ａは、このように構成
された第３層間絶縁膜７の上面に設けられている。

【００３３】（液晶装置の製造方法）次に、上記構造を
有する液晶装置の製造方法について、図３〜図１０を参
照して説明する。

【００３４】まず、図３〜図１０に基づいて、本実施形
態の液晶装置の製造方法におけるＴＦＴアレイ基板１０
の製造方法について説明する。なお、図３および図４と
図５〜図１０とは異なる縮尺で示している。

【００３５】まず、図３および図４に基づいて、ＴＦＴ
アレイ基板１０の基板本体１０Ａの表面上に、第１遮光
膜（遮光層）１１ａと第１層間絶縁膜１２とを形成する
工程について詳細に説明する。なお、図３および図４
は、各工程におけるＴＦＴアレイ基板の一部分を、図２
と同様に、図１のＡ−Ａ’断面に対応させて示す工程図
である。

【００３６】はじめに、石英基板、ハードガラス等の基
板本体１０Ａを用意する。そして、この基板本体１０Ａ
を、好ましくはＮ₂（窒素）等の不活性ガス雰囲気下、
約８５０〜１３００℃、より好ましくは１０００℃の高
温でアニール処理し、後に実施される高温プロセスにお
いて基板本体１０Ａに生じる歪みが少なくなるように前
処理することが望ましい。すなわち、製造工程において
処理される最高温度に合わせて、基板本体１０Ａを同じ
温度かそれ以上の温度で熱処理しておくことが望まし
い。

【００３７】このように処理された基板本体１０Ａの表
面上の全面に、図３（ａ）に示すように、Ｔｉ、Ｃｒ、
Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含
む、金属単体、合金、金属シリサイド等を、スパッタリ
ング法、ＣＶＤ法、電子ビーム加熱蒸着法などにより、
例えば１５０〜２００ｎｍの膜厚に堆積することによ
り、遮光層１１を形成する。

【００３８】次に、基板本体１０Ａの表面上の全面にフ
ォトレジストを形成し、最終的に形成する第１遮光膜１
１ａのパターンを有するフォトマスクを用いてフォトレ
ジストを露光する。その後、フォトレジストを現像する
ことにより、図３（ｂ）に示すように、最終的に形成す
る第１遮光膜１１ａのパターンを有するフォトレジスト
２０７を形成する。

【００３９】次に、フォトレジスト２０７をマスクとし
て遮光層１１のエッチングを行い、その後、フォトレジ
スト２０７を剥離することにより、基板本体１０Ａの表
面上において、トランジスタ素子の形成領域（画素部）
には、図３（ｃ）に示すように、所定のパターン（図２
参照）を有する第１遮光膜（遮光層）１１ａが形成され
る。第１遮光膜１１ａの膜厚は、例えば１５０〜２００
ｎｍとなる。

【００４０】次に、図４に示すように、第１遮光膜１１
ａを形成した基板本体１０Ａの表面上に、スパッタリン
グ法、ＣＶＤ法などにより、第１層間絶縁膜１２を形成
する。このとき、第１遮光膜１１ａが形成された領域上
に設けられた第１層間絶縁膜１２の表面、すなわち、ト
ランジスタ素子の形成領域の第１層間絶縁膜１２の表面
には、平坦な凸部１２ａが形成され、第１遮光膜１１a
が形成されていない領域上に設けられた第１層間絶縁膜
１２の表面、すなわち、トランジスタ素子の非形成領域
の第１層間絶縁膜１２の表面には、平坦な凹部が形成さ
れる。

【００４１】第１層間絶縁膜１２の材料としては、酸化
シリコンや、ＮＳＧ（ノンドープトシリケートガラ
ス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロ
ンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケー
トガラス）などの高絶縁性ガラス等を例示することがで
きる。また、第１層間絶縁膜１２の膜厚は、例えば、約
４００〜１０００ｎｍ、より好ましくは８００ｎｍ程度
とする。

【００４２】次に、図５〜図１０に基づいて、第１層間
絶縁膜１２が形成された基板本体１０ＡからＴＦＴアレ
イ基板１０を製造する方法について説明する。なお、図
５〜図１０は、各工程におけるＴＦＴアレイ基板の一部
分を、図２と同様に、図１のＡ−Ａ’断面に対応させて
示す工程図である。

【００４３】また、図５（ａ）は、図４の一部分を取り
出して異なる縮尺で示す図である。図５（ｂ）に示すよ
うに、第１層間絶縁膜１２の凸部１２ａ上で接合される
ように、図５（ａ）に示す基板本体１０Ａと単結晶シリ
コン基板２０６ａとの貼り合わせを行う。

【００４４】貼り合わせに用いる単結晶シリコン基板２
０６ａの厚さは、例えば６００μｍであり、あらかじ
め、単結晶シリコン基板２０６ａの基板本体１０Ａと貼
り合わせる側の表面には、酸化膜層２０６ｂが形成され
ていると共に、水素イオン（Ｈ ⁺）が、例えば加速電圧
１００ｋｅＶ、ドーズ量１０×１０¹⁶／ｃｍ²にて注入
されている。酸化膜層２０６ｂは、単結晶シリコン基板
２０６ａの表面を０．０５〜０．８μｍ程度酸化するこ
とにより形成される。

【００４５】貼り合わせ工程は、例えば３００℃で２時
間熱処理することにより２枚の基板を直接貼り合わせる
方法を採用することができる。

【００４６】また、貼り合わせ強度をさらに高めるため
には、熱処理温度を上げて４５０℃程度にする必要があ
るが、石英などからなる基板本体１０Ａの熱膨張係数と
単結晶シリコン基板２０６ａの熱膨張係数とには大きな
差があるため、このまま加熱すると単結晶シリコン層に
クラックなどの欠陥が発生し、製造されるＴＦＴアレイ
基板１０の品質が劣化する恐れがある。クラックなどの
欠陥の発生を抑制するためには、一度３００℃にて貼り
合わせのための熱処理を行った単結晶シリコン基板２０
６ａを、ウエットエッチングまたはＣＭＰによって１０
０〜１５０μｍ程度まで薄くし、その後、さらに高温の
熱処理を行うことが望ましい。例えば、８０℃のＫＯＨ
水溶液を用いて単結晶シリコン基板２０６ａの厚さが１
５０μｍとなるようにエッチングし、その後、基板本体
１０Ａとの貼り合わせを行い、さらに４５０℃にて再び
熱処理することにより貼り合わせ強度を高めることが望
ましい。

【００４７】次に、図５（ｃ）に示すように、貼り合わ
せた単結晶シリコン基板２０６ａの貼り合わせ面側の酸
化膜２０６ｂと単結晶シリコン層２０６を残したまま、
単結晶シリコン基板２０６ａを基板本体１０Ａから剥離
（分離）するための熱処理を行う。

【００４８】この基板の剥離現象は、単結晶シリコン基
板２０６ａ中に導入された水素イオンによって、単結晶
シリコン基板２０６ａの表面近傍のある層でシリコンの
結合が分断されるために生じるものである。ここでの熱
処理は、例えば、貼り合わせた２枚の基板を毎分２０℃
の昇温速度にて６００℃まで加熱することにより行うこ
とができる。この熱処理によって、貼り合わせた単結晶
シリコン基板２０６ａが基板本体１０Ａと分離し、基板
本体１０Ａの表面上には約２００ｎｍ±５ｎｍ程度の単
結晶シリコン層２０６が形成される。単結晶シリコン層
２０６の膜厚は、前に述べた単結晶シリコン基板２０６
ａに対して行われる水素イオン注入の加速電圧を変える
ことによって５０ｎｍ〜３０００ｎｍまで任意の膜厚と
することが可能である。

【００４９】なお、薄膜化した単結晶シリコン層２０６
は、ここに述べた方法以外に、単結晶シリコン基板の表
面を研磨して膜厚を３〜５μｍとした後、ＰＡＣＥ（Ｐ
ｌａｓｍａ Ａｓｓｉｓｔｅｄ Ｃｈｅｍｉｃａｌ Ｅ
ｔｃｈｉｎｇ）法によってその膜厚を０．０５〜０．８
μｍ程度までエッチングして仕上げる方法や、多孔質シ
リコン上に形成したエピタキシャルシリコン層を、多孔
質シリコン層の選択エッチングによって貼り合わせ基板
上に転写するＥＬＴＲＡＮ（Ｅｐｉｔａｘｉａｌ Ｌａ
ｙｅｒ Ｔｒａｎｓｆｅｒ）法によっても得ることがで
きる。

【００５０】さらに、凸部１２ａと単結晶シリコン層２
０６との密着性を高め、貼り合わせ強度を高めるために
は、基板本体１０Ａと単結晶シリコン層２０６とを貼り
合わせた後に、第１遮光膜１１ａが形成された領域、す
なわち、凸部１２ａが形成された領域を局所的に加熱す
ることが望ましい。局所的に加熱する方法としては、急
速熱処理法（ＲＴＡ）により行うことが好ましい。急速
熱処理法（ＲＴＡ）を採用することにより、第１遮光膜
１１ａのみの局所的な加熱を効果的かつ容易に行うこと
ができる。このＲＴＡの温度としては６００℃〜１２０
０℃、望ましくは酸化膜の粘度を下げ、原子的に密着性
を高めるため１０５０℃〜１２００℃で加熱することが
望ましい。

【００５１】次に、図５（ｄ）に示すように、フォトリ
ソグラフィ工程、エッチング工程等により、図１に示す
所定パターンの半導体層１ａを形成する。とくに、デー
タ線６ａ下で容量線３ｂが形成される領域及び走査線３
ａに沿って容量線３ｂが形成される領域には、画素スイ
ッチング用ＴＦＴ３０を構成する半導体層１ａから延設
された第１蓄積容量電極１ｆを形成する。

【００５２】次に、図５（ｅ）に示すように、画素スイ
ッチング用ＴＦＴ３０を構成する半導体層１ａと共に第
１蓄積容量電極１ｆを約８５０〜１３００℃の温度、好
ましくは約１０００℃の温度で７２分程度熱酸化するこ
とにより、約６０ｎｍの比較的薄い厚さの熱酸化シリコ
ン膜を形成し、画素スイッチング用ＴＦＴ３０のゲート
絶縁膜２と共に容量形成用のゲート絶縁膜２を形成す
る。この結果、半導体層１ａ及び第１蓄積容量電極１ｆ
の厚さは、約３０〜１７０ｎｍの厚さ、ゲート絶縁膜２
の厚さは、約６０ｎｍの厚さとなる。

【００５３】次に、図６（ａ）に示すように、Ｎチャネ
ルの半導体層１ａに対応する位置にレジスト膜３０１を
形成し、Ｐチャネルの半導体層１ａにＰなどのＶ族元素
のドーパント３０２を低濃度で（例えば、Ｐイオンを７
０ｋｅＶの加速電圧、２×１０¹¹／ｃｍ²のドーズ量に
て）ドープする。

【００５４】次に、図６（ｂ）に示すように、図示を省
略するＰチャネルの半導体層１ａに対応する位置にレジ
スト膜を形成し、Ｎチャネルの半導体層１ａにＢなどの
III族元素のドーパント３０３を低濃度で（例えば、Ｂ
イオンを３５ｋｅＶの加速電圧、１×１０¹²／ｃｍ²の
ドーズ量にて）ドープする。

【００５５】次に、図６（ｃ）に示すように、Ｐチャネ
ル、Ｎチャネル毎に各半導体層１ａのチャネル領域１
ａ’の端部を除く基板１０の表面にレジスト膜３０５を
形成し、Ｐチャネルについて、図６（ａ）に示した工程
の約１〜１０倍のドーズ量のＰなどのＶ族元素のドーパ
ント３０６、Ｎチャネルについて図６（ｂ）に示した工
程の約１〜１０倍のドーズ量のＢなどのIII族元素のド
ーパント３０６をドープする。

【００５６】次に、図６（ｄ）に示すように、半導体層
１ａを延設してなる第１蓄積容量電極１ｆを低抵抗化す
るため、基板本体１０Ａの表面の走査線３ａ（ゲート電
極）に対応する部分にレジスト膜３０７（走査線３ａよ
りも幅が広い）を形成し、これをマスクとしてその上か
らＰなどのＶ族元素のドーパント３０８を低濃度で（例
えば、Ｐイオンを７０ｋｅＶの加速電圧、３×１０¹⁴／
ｃｍ²のドーズ量にて）ドープする。

【００５７】次に、図７（ａ）に示すように、第１層間
絶縁膜１２に第１遮光膜１１ａに至るコンタクトホール
１３を反応性エッチング、反応性イオンビームエッチン
グ等のドライエッチングにより或いはウエットエッチン
グにより形成する。この際、反応性エッチング、反応性
イオンビームエッチングのような異方性エッチングによ
り、コンタクトホール１３等を開孔した方が、開孔形状
をマスク形状とほぼ同じにできるという利点がある。但
し、ドライエッチングとウエットエッチングとを組み合
わせて開孔すれば、これらのコンタクトホール１３等を
テーパ状にできるので、配線接続時の断線を防止できる
という利点が得られる。

【００５８】次に、図７（ｂ）に示すように、減圧ＣＶ
Ｄ法等によりポリシリコン層３を３５０ｎｍ程度の厚さ
で堆積した後、リン（Ｐ）を熱拡散し、ポリシリコン膜
３を導電化する。又は、Ｐイオンをポリシリコン膜３の
成膜と同時に導入したドープトシリコン膜を用いてもよ
い。これにより、ポリシリコン層３の導電性を高めるこ
とができる。

【００５９】次に、図７（ｃ）に示すように、レジスト
マスクを用いたフォトリソグラフィ工程、エッチング工
程等により、図１に示した如き所定パターンの走査線３
ａと共に容量線３ｂを形成する。尚、この後、基板本体
１０Ａの裏面に残存するポリシリコンを基板本体１０Ａ
の表面をレジスト膜で覆ってエッチングすることにより
除去する。

【００６０】次に、図７（ｄ）に示すように、半導体層
１ａにＰチャネルのＬＤＤ領域を形成するために、Ｎチ
ャネルの半導体層１ａに対応する位置をレジスト膜３０
９で覆い、走査線３ａ（ゲート電極）を拡散マスクとし
て、ＢなどのIII族元素のドーパント３１０を低濃度で
（例えば、ＢＦ₂イオンを９０ｋｅＶの加速電圧、３×
１０¹³／ｃｍ²のドーズ量にて）ドープし、Ｐチャネル
の低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを
形成する。

【００６１】続いて、図７（ｅ）に示すように、半導体
層１ａにＰチャネルの高濃度ソース領域１ｄ及び高濃度
ドレイン領域１ｅを形成するために、Ｎチャネルの半導
体層１ａに対応する位置をレジスト膜３０９で覆った状
態で、かつ、図示はしていないが走査線３ａよりも幅の
広いマスクでレジスト層をＰチャネルに対応する走査線
３ａ上に形成した状態、同じくＢなどのIII族元素のド
ーパント３１１を高濃度で（例えば、ＢＦ₂イオンを９
０ｋｅＶの加速電圧、２×１０¹⁵／ｃｍ²のドーズ量に
て）ドープする。

【００６２】次に、図８（ａ）に示すように、半導体層
１ａにＮチャネルのＬＤＤ領域を形成するために、Ｐチ
ャネルの半導体層１ａに対応する位置をレジスト膜（図
示せず）で覆い、走査線３ａ（ゲート電極）を拡散マス
クとして、ＰなどのＶ族元素のドーパント６０を低濃度
で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、６×１
０¹²／ｃｍ²のドーズ量にて）ドープし、Ｎチャネルの
低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形
成する。

【００６３】続いて、図８（ｂ）に示すように、半導体
層１ａにＮチャネルの高濃度ソース領域１ｄ及び高濃度
ドレイン領域１ｅを形成するために、走査線３ａよりも
幅の広いマスクでレジスト６２をＮチャネルに対応する
走査線３ａ上に形成した後、同じくＰなどのＶ族元素の
ドーパント６１を高濃度で（例えば、Ｐイオンを７０ｋ
ｅＶの加速電圧、４×１０¹⁵／ｃｍ²のドーズ量にて）
ドープする。

【００６４】次に、図８（ｃ）に示すように、画素スイ
ッチング用ＴＦＴ３０における走査線３ａと共に容量線
３ｂ及び走査線３ａを覆うように、例えば、常圧又は減
圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳ
Ｇ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化
シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜
４を形成する。第２層間絶縁膜４の膜厚は、約５００〜
１５００ｎｍが好ましく、更に８００ｎｍがより好まし
い。

【００６５】この後、高濃度ソース領域１ｄ及び高濃度
ドレイン領域１ｅを活性化するために約８５０℃のアニ
ール処理を２０分程度行う。

【００６６】次に、図８（ｄ）に示すように、データ線
３１に対するコンタクトホール５を、反応性エッチン
グ、反応性イオンビームエッチング等のドライエッチン
グにより或いはウエットエッチングにより形成する。ま
た、走査線３ａや容量線３ｂを図示しない配線と接続す
るためのコンタクトホールも、コンタクトホール５と同
一の工程により第２層間絶縁膜４に開孔する。

【００６７】次に、図９（ａ）に示すように、第２層間
絶縁膜４の上に、スパッタ処理等により、遮光性のＡｌ
等の低抵抗金属や金属シリサイド等を、金属膜６とし
て、約１００〜７００ｎｍの厚さ、好ましくは約３５０
ｎｍに堆積する。

【００６８】さらに、図９（ｂ）に示すように、フォト
リソグラフィ工程、エッチング工程等により、データ線
６ａを形成する。

【００６９】次に、図９（ｃ）に示すように、データ線
６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法や
ＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、Ｂ
ＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸
化シリコン膜等からなる第３層間絶縁膜７を形成する。
第３層間絶縁膜７の膜厚は、約５００〜１５００ｎｍが
好ましく、更に８００ｎｍがより好ましい。

【００７０】次に、図１０（ａ）に示すように、画素ス
イッチング用ＴＦＴ３０において、画素電極９ａと高濃
度ドレイン領域１ｅとを電気的に接続するためのコンタ
クトホール８を、反応性エッチング、反応性イオンビー
ムエッチング等のドライエッチングにより形成する。

【００７１】次に、図１０（ｂ）に示すように、第３層
間絶縁膜７の上に、スパッタ処理等により、ＩＴＯ等の
透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積
する。

【００７２】さらに、図１０（ｃ）に示すように、フォ
トリソグラフィ工程、エッチング工程等により、画素電
極９ａを形成する。なお、本実施形態の液晶装置が反射
型液晶装置である場合には、Ａｌ等の反射率の高い不透
明な材料から画素電極９ａを形成してもよい。

【００７３】続いて、画素電極９ａの上にポリイミド系
の配向膜の塗布液を塗布した後、所定のプレティルト角
を持つように、且つ所定方向にラビング処理を施すこと
等により、配向膜１６が形成される。

【００７４】以上のようにして、ＴＦＴアレイ基板（電
気光学装置用基板）１０が製造される。

【００７５】次に、対向基板２０の製造方法及びＴＦＴ
アレイ基板１０と対向基板２０とから液晶装置を製造す
る方法について説明する。

【００７６】図２に示した対向基板２０については、基
板本体２０Ａとしてガラス基板等の光透過性基板を用意
し、基板本体２０Ａの表面上に、第２遮光膜２３及び周
辺見切りとしての第２遮光膜を形成する。第２遮光膜２
３及び周辺見切りとしての第２遮光膜は、例えばＣｒ、
Ｎｉ、Ａｌなどの金属材料をスパッタリングした後、フ
ォトリソグラフィ工程、エッチング工程を経て形成され
る。なお、これらの第２遮光膜２は、上記の金属材料の
他、カーボンやＴｉなどをフォトレジストに分散させた
樹脂ブラックなどの材料から形成してもよい。

【００７７】その後、基板本体２０Ａの表面上の全面に
スパッタリング法などにより、ＩＴＯ等の透明導電性薄
膜を、約５０〜２００ｎｍの厚さに堆積することによ
り、対向電極２１を形成する。更に、対向電極２１の表
面上の全面にポリイミドなどの配向膜の塗布液を塗布し
た後、所定のプレティルト角を持つように、且つ所定方
向にラビング処理を施すこと等により、配向膜２２を形
成する。以上のようにして、対向基板２０が製造され
る。

【００７８】最後に、上述のように製造されたＴＦＴア
レイ基板１０と対向基板２０とを、配向膜１６及び２２
が互いに対向するようにシール材により貼り合わせ、真
空吸引法などの方法により、両基板間の空間に、例えば
複数種類のネマティック液晶を混合してなる液晶を吸引
して、所定の厚みを有する液晶層５０を形成することに
より、上記構造の液晶装置が製造される。

【００７９】この液晶装置の製造方法は、第１層間絶縁
膜１２によって形成された凸部１２ａ上で接合されるよ
うに、基体本体１０Ａに単結晶シリコン基板２０６ａを
貼り合わせる工程を含む方法であり、第１層間絶縁膜１
２上に形成された凸凹を研磨することなく単結晶シリコ
ン基板２０６ａを貼り合わせるので、製造工程を簡略化
することができ、生産性を向上させることができる。ま
た、研磨する工程がないので、研磨するための装置など
の設備は必要ない。

【００８０】また、基体本体１０Ａに単結晶シリコン基
板２０６ａを貼り合わせた後に、凸部１２ａが形成され
た領域を局所的に加熱する工程を含む方法であるので、
第１遮光膜１１ａが形成された領域上に設けられた第１
層間絶縁膜１２の凸部１２ａ上と単結晶シリコン基板２
０６ａとの密着性を高めることができ、第１層間絶縁膜
１２と単結晶シリコン基板２０６ａとの貼り合わせ強度
が高められる。このことにより、ＴＦＴ（トランジスタ
素子）３０を形成する工程において、第１層間絶縁膜１
２と単結晶シリコン基板２０６ａとが剥がれるなどの不
良の発生を防止することができ、製品の歩留まりを向上
させることができる。また、得られた液晶装置の品質を
向上させることができる。

【００８１】［第２実施形態］ （液晶装置の製造方法）本実施形態の液晶装置の製造方
法において、第１の実施形態の液晶装置の製造方法と異
なるところは、第１遮光膜の形成領域のみである。

【００８２】したがって、ここでは、液晶装置の製造方
法のうち、基板本体と単結晶シリコン基板とを貼り合わ
せる工程までの製造方法を、図１１に基づいて説明す
る。なお、図１１以降の製造工程、すなわち基板本体と
単結晶シリコン基板とを貼り合わせた後の工程について
は、第１実施形態と全く同様である。また、図１１にお
いて、第１実施形態と同じ構成要素については、同じ参
照符号を付し、説明は省略する。

【００８３】本実施形態においては、第１遮光膜を、非
表示領域にも形成する場合について説明する。

【００８４】図１１（ａ）に示すように、第１実施形態
と同様に、ＴＦＴアレイ基板１０の基板本体１０Ａの表
面上に第１遮光膜（遮光層）１１ａを形成する。本実施
形態においては、表示領域であるトランジスタ素子の形
成領域に、所定のパターン（図１参照）の第１遮光膜
（遮光層）１１ａを形成するとともに、非表示領域に
も、パターニングされていない第１遮光膜（遮光層）１
１ａを形成する。第１遮光膜１１ａの膜厚は、例えば１
５０〜２００ｎｍ程度とする。

【００８５】次に、図１１（ｂ）に示すように、第１実
施形態と同様に、第１遮光膜（遮光層）１１ａを形成し
た基板本体１０Ａの表面上に、第１の絶縁体層１２を形
成する。このとき、第１遮光膜１１ａが形成された領域
上に設けられた第１層間絶縁膜１２の表面、すなわち、
トランジスタ素子の形成領域および非表示領域に形成さ
れた第１層間絶縁膜１２の表面には、平坦な凸部１２ａ
が形成される。また、第１遮光膜１１ａが形成されてい
ない領域上に設けられた第１層間絶縁膜１２の表面に
は、平坦な凹部が形成される。第１の絶縁体層１２の膜
厚は、少なくとも第１遮光膜１１ａの膜厚よりも厚く設
定し、例えば約４００〜１０００ｎｍ、より好ましくは
８００ｎｍ程度とする。

【００８６】次に、図１１（ｃ）に示すように、第１の
絶縁体層１２上のトランジスタ素子の形成領域および非
表示領域に形成された凸部１２ａ上で接合されるよう
に、第１実施形態と同様に、基板本体１０Ａと単結晶シ
リコン基板２０６ａとの貼り合わせを行う。貼り合わせ
工程は、例えば３００℃で２時間熱処理することにより
２枚の基板を直接貼り合わせる方法を採用することがで
きる。

【００８７】この液晶装置の製造方法は、第１実施形態
と同様に、第１層間絶縁膜１２によって形成された凸部
１２ａ上で接合されるように、基体本体１０Ａに単結晶
シリコン基板２０６ａを貼り合わせる工程を含む方法で
あり、第１層間絶縁膜１２上に形成された凸凹を研磨す
ることなく単結晶シリコン基板２０６ａを貼り合わせる
ので、製造工程を簡略化することができ、生産性を向上
させることができるという第１実施形態と同様の効果が
得られる。

【００８８】さらに、この液晶装置の製造方法では、第
１遮光膜１１ａを非表示領域にも形成するので、非表示
領域上に設けられた第１遮光膜１１ａの上に形成された
第１層間絶縁膜１２、すなわち、非表示領域上の第１層
間絶縁膜１２の表面も単結晶シリコン基板２０６ａと貼
り合わされる凸部１２ａとなる。このことにより、第１
層間絶縁膜１２と単結晶シリコン基板２０６ａとの貼り
合わせ面積が増大するとともに、第１層間絶縁膜１２と
単結晶シリコン基板２０６ａとの貼り合わせを安定した
状態で行うことができるようになるので、両者の密着性
を向上させることができる。

【００８９】なお、本実施形態において、非表示領域に
形成される第１遮光膜１１ａは、非表示領域の全域に形
成してもよいし、非表示領域の一部に形成してもよい。

【００９０】また、本発明の液晶装置の製造方法におい
ては、トランジスタ素子の形成領域に形成される第１遮
光膜のパターンは、トランジスタ素子の形成領域に対応
するものであればいかなるパターンであってもよく、と
くに限定されない。

【００９１】

【発明の効果】以上説明したように、本発明の液晶装置
の製造方法は、絶縁膜によって形成された凸部上で接合
されるように、絶縁基板に単結晶シリコン基板を貼り合
わせる工程を含む方法であり、絶縁膜上に形成された凸
凹を研磨することなく単結晶シリコン基板を貼り合わせ
るので、製造工程を簡略化することができ、生産性を向
上させることができる。また、研磨する工程がないの
で、研磨するための装置などの設備は必要ない。

【００９２】また、前記絶縁基板に前記単結晶シリコン
基板を貼り合わせた後に、前記遮光膜が形成された領域
を局所的に加熱する液晶装置の製造方法とすることによ
り、遮光膜が形成された領域上に設けられた絶縁膜の凸
部上と単結晶シリコン基板との密着性を高めることがで
き、絶縁膜と単結晶シリコン基板との貼り合わせ強度が
高められる。このことにより、半導体層を形成する工程
において、絶縁膜と単結晶シリコン基板とが剥がれるな
どの不良の発生を防止することができ、製品の歩留まり
を向上させることができる。また、得られた液晶装置の
品質を向上させることができる。

【００９３】さらに、前記遮光膜を非表示領域に形成す
る液晶装置の製造方法とすることにより、非表示領域上
に設けられた遮光膜の上に形成された絶縁膜、すなわ
ち、非表示領域上の絶縁膜の表面も単結晶シリコン基板
と貼り合わされる凸部とすることができる。このことに
より、絶縁膜と単結晶シリコン基板との貼り合わせ面積
が増大するとともに、絶縁膜と単結晶シリコン基板との
貼り合わせを安定した状態で行うことができるようにな
るので、両者の密着性を向上させることができる。

【図面の簡単な説明】

【図１】 本発明に係る第１実施形態の液晶装置の製造
方法で製造された液晶装置において、ＴＦＴアレイ基板
の相隣接する複数の画素群の平面図である。

【図２】 図１のＡ−Ａ’断面図である。

【図３】 図３（ａ）〜（ｃ）は、本発明に係る第１実
施形態の液晶装置の製造方法を示す工程図である。

【図４】 本発明に係る第１実施形態の液晶装置の製造
方法を示す工程図である。

【図５】 図５（ａ）〜（ｅ）は、本発明に係る第１実
施形態の液晶装置の製造方法を示す工程図である。

【図６】 図６（ａ）〜（ｄ）は、本発明に係る第１実
施形態の液晶装置の製造方法を示す工程図である。

【図７】 図７（ａ）〜（ｅ）は、本発明に係る第１実
施形態の液晶装置の製造方法を示す工程図である。

【図８】 図８（ａ）〜（ｄ）は、本発明に係る第１実
施形態の液晶装置の製造方法を示す工程図である。

【図９】 図９（ａ）〜（ｃ）は、本発明に係る第１実
施形態の液晶装置の製造方法を示す工程図である。

【図１０】 図１０（ａ）〜（ｃ）は、本発明に係る第
１実施形態の液晶装置用の製造方法を示す工程図であ
る。

【図１１】 図１１（ａ）〜（ｃ）は、本発明に係る第
２実施形態の液晶装置用基板の製造方法を示す工程図で
ある。

【符号の説明】

１ａ…半導体層 １ａ’…チャネル領域 １ｂ…低濃度ソース領域（ソース側ＬＤＤ領域） １ｃ…低濃度ドレイン領域（ドレイン側ＬＤＤ領域） １ｄ…高濃度ソース領域 １ｅ…高濃度ドレイン領域 １０…ＴＦＴアレイ基板 ２０…対向基板 １０Ａ、２０Ａ…基板本体 １１ａ…第１遮光膜（遮光層） １２…第１層間絶縁膜（絶縁体層） ３０…画素スイッチング用ＴＦＴ（トランジスタ素子） ５０…液晶層（電気光学材料層） ２０６…単結晶シリコン層

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６２６Ｃ ６２７Ｄ Ｆターム(参考） 2H091 FA35Y FB08 FC02 FC26 FD04 GA02 GA06 GA13 LA03 LA12 2H092 JA24 JA33 JA35 JB52 JB64 JB69 KA03 KB02 KB25 MA03 MA05 MA07 MA15 MA18 MA19 MA22 MA27 MA31 NA01 NA18 NA27 NA28 NA29 PA02 PA09 5C094 AA31 AA42 AA43 AA44 BA03 BA43 CA19 DA15 EA04 EA07 EB05 ED15 5F110 AA16 AA21 BB01 BB04 CC02 DD02 DD03 DD12 DD13 DD24 DD25 EE09 EE45 FF02 FF23 GG02 GG12 GG24 GG32 GG34 GG52 HJ01 HJ04 HJ13 HJ23 HL03 HL05 HL07 HL23 HM15 NN02 NN04 NN22 NN23 NN24 NN25 NN26 NN35 NN41 NN44 NN45 NN46 NN53 NN54 NN55 NN73 QQ11 QQ17

Claims (3)

【特許請求の範囲】
1. 【請求項１】 互いに対向する一対の基板間に電気光学
   材料が挟持されてなる液晶装置の製造方法であって、 前記一対の基板のうち、光透過性の絶縁基板からなる一
   方の基板の内側面上における、少なくとも前記絶縁基板
   上に形成される各トランジスタ素子に対応させた領域に
   遮光膜を形成する工程と、 前記遮光膜が形成された前記絶縁基板の内側面上に絶縁
   膜を形成する工程と、 前記遮光膜が形成された領域上に設けられた前記絶縁膜
   によって形成された凸部上で接合されるように、前記絶
   縁基板に単結晶シリコン基板を貼り合わせる工程と、 所定の膜厚の単結晶シリコン層を残すように前記単結晶
   シリコン基板を分離する工程と、 前記単結晶シリコン層をパターニングして半導体層を形
   成する工程とを含むことを特徴とする液晶装置の製造方
   法。
2. 【請求項２】 前記絶縁基板に前記単結晶シリコン基板
   を貼り合わせた後に、前記遮光膜が形成された領域を局
   所的に加熱することを特徴とする請求項１に記載の液晶
   装置の製造方法。
3. 【請求項３】 前記遮光膜を非表示領域に形成すること
   を特徴とする請求項１または請求項２に記載の液晶装置
   の製造方法。