JP3674260B2 - 液晶表示パネルの製造方法、薄膜トランジスタアレイ基板、液晶表示パネル並びに液晶プロジェクタ - Google Patents
液晶表示パネルの製造方法、薄膜トランジスタアレイ基板、液晶表示パネル並びに液晶プロジェクタ Download PDFInfo
- Publication number
- JP3674260B2 JP3674260B2 JP24729797A JP24729797A JP3674260B2 JP 3674260 B2 JP3674260 B2 JP 3674260B2 JP 24729797 A JP24729797 A JP 24729797A JP 24729797 A JP24729797 A JP 24729797A JP 3674260 B2 JP3674260 B2 JP 3674260B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- substrate
- insulating layer
- display panel
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Optical Elements Other Than Lenses (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の属する技術分野】
本発明は、TFT(薄膜トランジスタ)駆動によるアクティブマトリクス駆動方式の液晶表示パネルの製造方法の技術分野に属し、特に、液晶プロジェクタ等に用いられる、TFTの下側にブラックマトリクスを設けた形式の液晶表示パネルの製造方法、薄膜トランジスタアレイ基板、液晶表示パネル並びに液晶プロジェクタの技術分野に属する。
【0002】
【従来の技術】
従来、この種の液晶プロジェクタ等にライトバルブとして用いられる液晶表示パネルにおいては一般に、液晶層を挟んでTFTアレイ基板に対向配置される対向基板の側から投射光が入射される。ここで、投射光がTFTのa−Si(アモルファスシリコン)膜やp−Si(ポリシリコン)膜から構成されたチャネル形成用の領域に入射すると、この領域において光電変換効果により光電流が発生してしまいTFTのトランジスタ特性が劣化する。このため、対向基板には、各TFTに夫々対向する位置に複数のブラックマトリクスと呼ばれる遮光層が形成されるのが一般的である。このようなブラックマトリクスは、Cr(クロム)などの金属材料や、カーボンをフォトレジストに分散した樹脂ブラックなどの材料から作られ、上述のTFTのa−Si膜やp−Si膜に対する遮光の他に、コントラストの向上、色材の混色防止などの機能を有する。
【0003】
更に、この種の液晶表示パネルにおいては特にトップゲート構造(即ち、TFTアレイ基板上においてゲート電極がチャネルの上側に設けられた構造)を採る正スタガ型又はコプラナー型のa−Si又はp−SiTFTを用いる場合には、投射光の一部が液晶プロジェクタ内の投射光学系により戻り光として、TFTアレイ基板の側からTFTのチャネルに入射するのを防ぐ必要がある。
【0004】
このために、特開平9−127497号公報、特公平3−52611号公報、特開平3−125123号公報、特開平8−171101号公報等では、石英基板等からなるTFTアレイ基板上においてTFTに対向する位置(即ち、TFTの下側)にも、ブラックマトリクスを形成する液晶表示パネルの製造技術を提案している。このように形成したブラックマトリクスにより、TFTのa−Si膜やp−Si膜に対する戻り光の遮光が可能となるとされている。特にこの製造技術によれば、TFTアレイ基板上のブラックマトリクス形成工程の後に行われるTFT形成工程における高温処理により、ブラックマトリクスが破壊されたり溶融したりしないようにするために、ブラックマトリクスを不透明な高融点金属から形成するようにしている。
【0005】
また、このような従来の製造技術によれば、TFTアレイ基板上においてスパッタリング、エッチング等により高融点金属膜から所定パターンのブラックマトリクスを形成し、その上にシリケートガラスからなる層間絶縁膜を形成した後、更にその上にTFTを高温プロセスにより形成するものとされている。このTFT形成の際の高温プロセスは、一般に高い温度で行う程より良質なゲート絶縁膜を得ることができ、TFTのトランジスタ特性を高めることが出来る。
【0006】
【発明が解決しようとする課題】
しかしながら、上述した従来の製造技術によれば、以下の問題点がある。即ち先ず、高融点金属からなる戻り光の遮光用のブラックマトリクス上に層間絶縁層を介してTFTを形成する構成では、層間絶縁層を介してブラックマトリクスからTFTへのコンタミネーション(汚染)が起きたり、NSG(ノンドープトシリケートガラス)等からなる層間絶縁層自体からTFTへのコンタミネーションが起こったりする。より具体的には、ゲート絶縁膜を形成する際やチャネル用のp−Si層を形成する際などの高温プロセス時等に、高融点金属からなるブラックマトリクスやNSG等からなる層間絶縁層が含むカーボン、水素、水分などの不純物や金属元素等による、TFT形成領域へのコンタミネーションが起こる。このため、最終的に形成されるTFTのトランジスタ特性が劣化してしまう。
【0007】
更に、この戻り光の遮光用のブラックマトリクスは高融点金属からなるため、ブラックマトリクスが形成される石英基板等からなるTFTアレイ基板や、該ブラックマトリクス上に形成される層間絶縁層との熱的相性が悪い。このため、 TFT、各種電極、各種配線等を形成する工程や使用の際に高温環境と常温環境とに置かれると、ブラックマトリクスとTFTアレイ基板との間や、ブラックマトリクスと層間絶縁層との間で熱膨張率等の物理的性質の差に起因して応力が発生してしまう。特に前述のTFT形成の際の高温プロセスを、TFTのトランジスタ特性向上のために高い温度で行う程、このような応力がより強く発生し、ブラックマトリクス、或いは、TFTアレイ基板、層間絶縁層、TFTの各構成要素等に歪みや変形が生じたり、クラックが入ったり、各層間で剥離を起こしたりしてしまう。このようなクラック等は、例えば各層に電気的接続用のコンタクトホールを形成した箇所で起こり易い。これらの結果、TFTの形成工程や配線の形成工程等がうまく行かず導通不良や絶縁不良が起こったり、最終的に完成した液晶表示パネルにおいてブラックマトリクスのクラックから戻り光の一部がTFTのチャネルに入射してトランジスタ特性が劣化したり、素子不良による画像不良が生じたりする。
【0008】
このように上述した従来の製造技術によれば、TFTの下側に遮光膜を形成することにより、TFTのトランジスタ特性が劣化するという問題点が有り、このように構成された遮光膜では戻り光を遮光するには十分でないという問題点もある。
【0009】
本発明は上述した問題点に鑑みなされたものであり、TFT等のスイッチング素子へのコンタミネーションや上述の如き熱膨張率の差などに起因した応力の発生を低く抑えつつ、スイッチング素子の下側からの戻り光等の光に対する遮光性能が高く且つ該スイッチング素子のスイッチング特性が高いアクティブマトリクス駆動方式の液晶表示パネルを製造し得る液晶表示パネルの製造方法を提供することを課題とする。
【0010】
【課題を解決するための手段】
本発明の液晶表示パネルの製造方法は上記課題を解決するために、一対の第1及び第2基板と、該第1及び第2基板間に挟持された液晶と、前記第1基板の前記液晶に対面する側にマトリクス状に設けられた複数の透明な画素電極と、該複数の画素電極に夫々隣接する位置において前記第1基板に設けられており前記複数の画素電極を夫々スイッチング制御する複数のスイッチング素子と、該複数のスイッチング素子に夫々対向する位置において前記第1基板と前記複数のスイッチング素子との間に夫々設けられた遮光層と、前記遮光層と前記複数のスイッチング素子との間に設けられた層間絶縁層とを備えた液晶表示パネルの製造方法において、前記第1基板を不活性ガス雰囲気中で且つ所定温度T1でアニールする工程と、該アニールされた第1基板上に、高融点金属シリサイドのターゲットを用いたスパッタリング並びにフォトリソグラフィ及びエッチングにより、前記高融点金属シリサイドから前記遮光層を形成する工程と、該形成された遮光層上に850℃以下の高温プロセスによりシリケートガラスから前記層間絶縁層を形成する工程と、該形成された層間絶縁層を不活性ガス雰囲気中で且つ所定温度T2(但し、T1≧T2)でアニールする工程と、該アニールされた層間絶縁層上に所定温度T3(但し、T2≧T3)の高温プロセスにより前記スイッチング素子を形成する工程とを備えたことを特徴とする。
また、本発明の薄膜トランジスタアレイ基板は、上記課題を解決するために、基板上に、前記基板を不活性ガス雰囲気中で且つ所定温度T1でアニール後に、該アニールされた第1基板上に、高融点金属シリサイドのターゲットを用いたスパッタリング並びにフォトリソグラフィ及びエッチングにより、前記高融点金属シリサイドから形成された遮光層と、該形成された遮光層上に850℃以下のプロセスによりシリケートガラスから形成され、不活性ガス雰囲気中で且つ所定温度T2(但し、T1≧T2)でアニールされた層間絶縁層と、該アニールされた層間絶縁層上に所定温度T3(但し、T2≧T3)のプロセスにより形成された複数のスイッチング素子と、該複数のスイッチング素子に対応して設けられた複数の画素電極と、を設けたことを特徴とする。
【0011】
本発明の液晶表示パネルの製造方法によれば、先ず、第1基板は、N2(窒素)等の不活性ガス雰囲気中で且つ所定温度T1でアニールされる。このアニールにより第1基板中のカーボン、水素、水分などの不純物が除去される。また特に、この所定温度T1は、後に層間絶縁層をアニールする所定温度T2及びスイッチング素子を形成する高温プロセスの所定温度T3よりも高いので、これらの層間絶縁層形成後のアニールやスイッチング素子用の高温プロセスの際に、仮に当該所定温度T1でのアニールがなかったと仮定した場合に第1基板と遮光層との間に生じるであろう変形や熱歪みを、この段階で予め取り去ることができる。次に、このようにアニールされた第1基板上に、高融点金属シリサイドのターゲットを用いたスパッタリング並びにフォトリソグラフィ及びエッチングにより、前記高融点金属シリサイドから遮光層が形成される。次に、例えば常圧又は減圧CVD法等の850℃以下のプロセスにより、このように形成された遮光層上にシリケートガラスから層間絶縁層が形成される。このプロセスは、850℃以下の温度で行われるので、その下地となる遮光層が熱酸化して、遮光層が剥がれたり、遮光層のパターンに異常をきたしたりする事態を効果的に防ぐことが出来る。次に、このように形成された層間絶縁層が、N2等の不活性ガス雰囲気中で且つ所定温度T2でアニールされる。このアニールにより遮光層や層間絶縁層中のカーボン、水素、水分などの不純物が除去される。また特に、この所定温度T2は、後にスイッチング素子を形成するプロセスの所定温度T3よりも高いので、このスイッチング素子用のプロセスの際に、仮に当該所定温度T2でのアニールがなかったと仮定した場合に層間絶縁層とスイッチング素子との間で生じるであろう変形や熱歪みを、この段階で予め取り去ることができる。その後、このようにアニールされた層間絶縁層上に所定温度T3の、例えばゲート絶縁膜の熱酸化等のプロセスにより、スイッチング素子が形成されるが、前述のように予め第1基板及び層間絶縁層は夫々アニールされているので、当該高温プロセスの際に、層間絶縁層上のスイッチング素子を形成する面に第1基板、遮光層及び層間絶縁層から出て来るカーボン、水素、水分などの不純物の量は低減される。また特に、前述のように予め第1基板は所定温度T1でアニールされ、層間絶縁層は所定温度T2でアニールされているので(但し、T1≧T2≧T3)、当該プロセスの際の環境に一旦置かれても、第1基板、遮光層、層間絶縁層、スイッチング素子を構成する半導体膜や絶縁膜等の間で、これらの熱膨張率等の物理的性質の差に起因して発生する応力は低減される。特にこのような応力の低減は、所定温度T1やT2のアニールを行うことなく、スイッチング素子形成時のプロセスにおける環境に、第1基板、遮光層及び層間絶縁層がいきなり置かれた場合と比較すると極めて顕著となる。
【0012】
また、本発明の液晶表示パネルの製造方法は、前記所定温度T1は1100℃以下であり、前記所定温度T3は900℃以上であること(但し、T1≧T2≧T3)を特徴とする。
【0013】
本発明の液晶表示パネルの製造方法によれば、先ず、第1基板は、1100℃以下の所定温度T1(例えば、1050℃)でアニールされる。次に、このようにアニールされた第1基板上に、遮光層を介して形成された層間絶縁層は、所定温度T2(例えば、1020℃)でアニールされる。その後、この層間絶縁層上に、900℃以上の所定温度T3(例えば、1020℃)のプロセスにより、スイッチング素子が形成される。この場合には、特に、所定温度T1は1100℃以下、且つ(T1≧T2≧T3より)900℃より高いので、石英基板等の第1基板を溶融、変形や破壊することなく、良好なアニール処理を行える。また、所定温度T2は、(T1≧T2≧T3より)1100℃未満且つ900℃より高いので、NSG等の層間絶縁層を溶融、変形や破壊することなく、良好なアニール処理を行える。更に、所定温度T3は900℃より高いので、例えばゲート絶縁膜の熱酸化等のスイッチング素子のプロセスを良好に行える。
【0014】
また、本発明の液晶表示パネルの製造方法は、前記第1基板は石英基板からなり、前記高融点金属シリサイドはW(タングステン)、Ti(チタン)、Cr(クロム)、Ta(タンタル)、Mo(モリブデン)及びPd(鉛)のうちの少なくとも一つを含み、前記シリケートガラスはNSG(ノンドープトシリケートガラス)、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)及びBPSG(ボロンリンシリケートガラス)のうちの少なくとも一つを含むことを特徴とする。
【0015】
本発明の製造方法によれば、石英基板からなる第1基板は、所定温度T1でアニールされると、この中のカーボン、水素、水分などの不純物が除去される。また、石英基板と遮光層との間に生じるであろう変形や熱歪みを、この段階で予め取り去ることができる。次に、この石英基板上に、 W、Ti、Cr、Ta、Mo及びPdのうちの少なくとも一つを含む高融点金属シリサイド(即ち、WSi(タングステンシリサイド)など)のターゲットを用いたスパッタリング等により、遮光層が形成される。そして、この遮光層上に、NSG、PSG、BSG、BPSGなどのシリケートガラスから層間絶縁層が形成され、このように形成された層間絶縁層が、所定温度T2でアニールされる。従って、スイッチング素子を形成する高温プロセスの際に、NSG等からなる層間絶縁層の面に、石英基板、WSi等からなる遮光層及びNSG等からなる層間絶縁層から出て来る不純物の量は低減され、これらの間で発生する応力も低減される。
また、本発明の薄膜トランジスタアレイ基板は、基板上に、マトリクス状に設けられた複数の画素電極と、該複数の画素電極に対応して設けられた複数のスイッチング素子を有する薄膜トランジスタアレイ基板において、前記基板と前記薄膜トランジスタとの間に、高融点金属シリサイドからなる遮光層を設けたことを特徴とする。
【0016】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされよう。
【0017】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【0018】
図1は、本発明の実施の形態である液晶表示パネルの断面図である。尚、図1においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また図2は、図1に示したTFTアレイ基板1上に形成される各種電極等の平面図である。
【0019】
図1において、液晶表示パネル100は、透明な第1基板の一例を構成するTFTアレイ基板1と、これに対向配置される透明な第2基板の一例を構成する対向基板2とを備えている。TFTアレイ基板1は、例えば石英基板からなり、対向基板2は、例えばガラス基板からなる。
【0020】
TFTアレイ基板1には、図2に示すように、マトリクス状に複数の透明な画素電極11が設けられており、図1に示すようにその上側には、ラビング処理等の所定の配向処理が施された配向膜12が設けられている。画素電極11は例えば、ITO膜(インジウム・ティン・オキサイド膜)などの透明導電性薄膜からなる。また配向膜12は例えば、ポリイミド薄膜などの有機薄膜からなる。
【0021】
他方、対向基板2には、その全面に渡って共通電極21が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜22が設けられている。共通電極21は例えば、ITO膜などの透明導電性薄膜からなる。また配向膜22は、ポリイミド薄膜などの有機薄膜からなる。
【0022】
TFTアレイ基板1には、図1及び図2に示すように、複数の画素電極11に夫々隣接する位置に、複数の画素電極11を夫々スイッチング制御する、スイッチング素子の一例としての複数のTFT30が設けられている。
【0023】
対向基板2には、更に、ブラックマトリクス23が、TFT30に対向する所定領域に設けられている。このようなブラックマトリクスは、Cr(クロム)やNi(ニッケル)などの金属材料や、カーボンやTi(チタン)をフォトレジストに分散した樹脂ブラックなどの材料から作られ、TFT30のp−Si(ポリシリコン)層32に対する遮光の他に、コントラストの向上、色材の混色防止などの機能を有する。
【0024】
このように構成され、画素電極11と共通電極21とが対面するように配置されたTFTアレイ基板1と対向基板2との間には、後述のシール剤52(図4及び図5参照)により囲まれた空間に液晶が封入され、液晶層50が形成される。液晶層50は、画素電極11からの電界が印加されていない状態で配向膜12及び22により所定の配向状態を採る。液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール剤52は、二つの基板1及び2をそれらの周辺で張り合わせるための接着剤である。
【0025】
TFT30に夫々対向する位置においてTFTアレイ基板1と複数のTFT30との間には、WSi(タングステンシリサイド)からなる遮光層3が夫々設けられている。更に、遮光層3と複数のTFT30との間には、第1層間絶縁層41が設けられている。第1層間絶縁層41は、TFT30を構成するp−Si層32を遮光層3から電気的絶縁するために設けられるものである。更に、第1層間絶縁層41は、TFTアレイ基板1の全面に形成されることにより、TFT30のための下地膜としての機能をも有する。即ち、TFTアレイ基板1の表面の研磨時における荒れや、洗浄後に残る汚れ等でTFT30の特性の劣化を防止する機能を有する。
【0026】
遮光層3は、Ti、Cr、W、Ta、Mo及びPdのうちの少なくとも一つを含む高融点金属シリサイド(例えば、タングステンシリサイドWSi)からなる。このように高融点金属シリサイドから構成すると、即ち、シリコンを遮光層3の材料に含ませると、シリコンを含んでなるTFTアレイ基板1や第1層間絶縁層41との熱的相性が良くなる。より具体的には、高温環境と常温環境とに置かれた場合でも、遮光層3とTFTアレイ基板1や第1層間絶縁層41との間で、熱膨張率等の物理的性質の差に起因して発生する応力が更に緩和される。
【0027】
遮光層3は、図示しないコンタクトホールを介して所定の配線を経て、接地されているか又は定電位源に接続されている。このため、遮光層3の電位が変化することにより、TFT30のスイッチング特性等に悪影響を及ぼすことがない。但し、遮光層3は電気的に浮遊していてもよいし、或いは、遮光層3を後述の蓄積容量(図3参照)用の配線として使用することも可能である。
【0028】
第1層間絶縁層41は、例えば、NSG(ノンドープトシリケートガラス)、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、BPSG(ボロンリンシリケートガラス)などの高絶縁性ガラス又は、酸化シリコン膜等からなる。
【0029】
図1に示すように、TFT30は、ゲート電極31(走査電極)、ゲート電極31からの電界によりチャネルが形成されるp−Si層32、ゲート電極31とp−Si層32とを絶縁するゲート絶縁層33、p−Si層32に形成されたソース領域34、ソース電極35(信号電極)、及びp−Si層32に形成されたドレイン領域36を備えている。ドレイン領域36には、複数の画素電極11のうちの対応する一つが接続されている。ソース領域34及びドレイン領域36は後述のように、p−Si層32に対し、n型又はp型のチャネルを形成するかに応じて所定濃度のn型用又はp型用のドーパントをドープすることにより形成されている。n型チャネルのTFTは、動作速度が速いという利点があり、p型チャネルのTFTは、p型チャネルを形成するのが容易であるという利点がある。ソース電極35(信号電極)は、画素電極11と同様にITO膜等の透明導電性薄膜から構成してもよいし、Al等の金属膜や金属シリサイドなどの不透明な薄膜から構成してもよい。また、ゲート電極31、ゲート絶縁層33及び第1層間絶縁層41の上には、ソース領域34へ通じるコンタクトホール37及びドレイン領域36へ通じるコンタクトホール38が夫々形成された第2層間絶縁層42が形成されている。このソース領域34へのコンタクトホール37を介して、ソース電極35(信号電極)はソース領域34に電気的接続されている。更に、ソース電極35(信号電極)及び第2絶縁層42の上には、ドレイン領域36へのコンタクトホール38が形成された第3層間絶縁層43が形成されている。このドレイン領域36へのコンタクトホール38を介して、画素電極11はドレイン領域36に電気的接続されている。前述の画素電極11は、このように構成された第3層間絶縁層43の上面に設けられている。
【0030】
ここで、一般には、チャネルが形成されるp−Si層32は、光が入射するとp−Siが有する光電変換効果により光電流が発生してしまいTFT30のトランジスタ特性が劣化するが、本実施の形態では、対向基板2には各TFT30に夫々対向する位置に複数のブラックマトリクス23が形成されているので、入射光が直接にp−Si層32に入射することが防止される。更にこれに加えて又は代えて、ゲート電極31を上側から覆うようにソース電極35(信号電極)をAl等の不透明な金属薄膜から形成すれば、ブラックマトリクス23と共に又は単独で、p−Si層32への入射光(即ち、図1で上側からの光)の入射を効果的に防ぐことが出来る。
【0031】
以上のような構成を有する液晶表示パネル100は、後述の如き製造プロセスにより製造されるため、TFT30の下側に遮光層3を設けたことに起因する、TFT30に対するカーボン、水素、水分等の不純物によるコンタミネーション(汚染)は低減されており、従ってTFT30のトランジスタ特性は非常に高い。更に、遮光層3を設けたことによる各層間の熱歪みの発生も低減されており、従って各層における導通不良や絶縁不良、各層間における剥離、戻り光に対する遮光性低下を招く遮光層3中のクラック等の装置不良は低減されている。従って、液晶表示パネル100においては、遮光層3を設けたことによるTFT30の特性劣化は最低限に抑えられており、他方で、このように遮光層3を設けたことによりTFT30に対する遮光性は十分に高められている。
【0032】
図2の平面図に示すように、以上のように構成された画素電極11は、TFTアレイ基板1上にマトリクス状に配列され、各画素電極11に隣接してTFT30が設けられており、また画素電極11の縦横の境界に夫々沿ってソース電極35(信号電極)及びゲート電極31(走査電極)が設けられている。尚、図2は、説明の都合上、画素電極11のマトリクス状配列等を簡略化して示すためのものであり、実際の各電極は層間絶縁層の間や上をコンタクトホール等を介して配線されており、図1から分かるように3次元的により複雑な構成を有している。
【0033】
図1には示されていないが、図3に示すように、画素電極11には蓄積容量70が夫々設けられている。この蓄積容量70は、より具体的には、p−Si層32と同一工程により形成されるp−Si層32’、ゲート絶縁層33と同一工程により形成される絶縁層33’、ゲート電極31と同一工程により形成される蓄積容量電極(容量線)31’、第2及び第3層間絶縁層42及び43、並びに第2及び第3層間絶縁層42及び43を介して蓄積容量電極31’に対向する画素電極11の一部から構成されている。このように蓄積容量70が設けられているため、デューティー比が小さくても高詳細な表示が可能とされる。尚、蓄積容量電極(容量線)31’は、図2に示すように、TFTアレイ基板1の面上においてゲート電極(走査電極)31と平行に設けられている。また前述のように、遮光層3を蓄積容量70の配線として利用することも可能である。
【0034】
以上のように構成された液晶表示パネル100の全体構成を図4及び図5を参照して説明する。尚、図4は、TFTアレイ基板1をその上に形成された各構成要素と共に対向基板2の側から見た平面図であり、図5は、対向基板2を含めて示す図4のH−H’断面図である。
【0035】
図4において、TFTアレイ基板1の上には、シール剤52がその縁に沿って設けられており、その内側に並行して対向基板2の周辺見切り53が規定されている。シール剤52の外側の領域には、X側駆動用ドライバ回路101及び実装端子102がTFTアレイ基板1の一辺に沿って設けられており、Y側駆動用ドライバ回路104が、この一辺に隣接する2辺に沿って設けられている。更にTFTアレイ基板1の残る一辺には、複数の配線105が設けられている。また、シール剤52の四隅には、TFTアレイ基板1と対向基板2との間で電気的導通をとるための導通剤からなる銀点106が設けられている。そして、図5に示すように、図4に示したシール剤52とほぼ同じ輪郭を持つ対向基板2が当該シール剤52によりTFTアレイ基板1に固着されている。
【0036】
X側駆動用ドライバ回路101及びY用駆動用ドライバ回路104は配線によりソース電極35(信号電極)及びゲート電極31(走査電極)に夫々電気的接続されている。X側駆動用ドライバ回路101には、図示しない制御回路から即時表示可能な形式に変換された表示信号が入力され、Y側駆動用ドライバ回路104がパルス的にゲート電極31(走査電極)に順番にゲート電圧を送るのに合わせて、X側駆動用ドライバ回路101は表示信号に応じた信号電圧をソース電極35(信号電極)に送る。本実施の形態では特に、TFT30はp−Si(ポリシリコン)タイプのTFTであるので、TFT30の形成時に同一工程で、 X側駆動用ドライバ回路101及びY側駆動用ドライバ回路104を形成することも可能であり、製造上有利である。
【0037】
尚、X側駆動用ドライバ回路101及びY側駆動用ドライバ回路104をTFTアレイ基板1の上に設ける代わりに、例えばTAB(テープオートメイテッドボンディング基板)上に実装された駆動用LSIに、TFTアレイ基板1の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。
【0038】
また、図1から図5には示されていないが、対向基板2の投射光が入射する側及びTFTアレイ基板1の投射光が出射する側には夫々、例えば、TN(ツイステッドネマティック)モード、 STN(スーパーTN)モード、D−STN(ダブル−STN)モード等の動作モードや、ノーマリーホワイトモード/ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【0039】
次に以上のように構成された本実施の形態の動作について図1から図5を参照して説明する。
【0040】
先ず、制御回路から表示信号を受けたX側駆動用ドライバ回路101は、この表示信号に応じたタイミング及び大きさで信号電圧をソース電極35(信号電極)に印加し、これと並行して、Y側駆動用ドライバ回路104は、所定タイミングで電極31(走査電極)にゲート電圧をパルス的に順次印加し、TFT30は駆動される。これにより、ゲート電圧がオンとされた時点でソース電圧が印加されたTFT30においては、ソース領域34、p−Si層32に形成されたチャネル及びドレイン領域36を介して画素電極11に電圧が印加される。そして、この画素電極11の電圧は、ソース電圧が印加された時間よりも例えば3桁も長い時間だけ蓄積容量70(図3参照)により維持される。
【0041】
このように画素電極11に電圧が印加されると、液晶層50におけるこの画素電極11と共通電極21とに挟まれた部分における液晶の配向状態が変化し、ノーマリーホワイトモードであれば、電圧が印加された状態で入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、電圧が印加された状態で入射光がこの液晶部分を通過可能とされ、全体として液晶表示パネル100からは表示信号に応じたコントラストを持つ光が出射する。
【0042】
特に本実施の形態では、TFT30の下側には、遮光層3が設けられているので、前述のように戻り光による悪影響が低減されるため、TFT30のトランジスタ特性が改善されており、最終的には、液晶表示パネル100により、高コントラストで色付きの良い高画質の画像を表示することが可能となる。
【0043】
次に、液晶表示パネル100の製造プロセスについて図6から図8を参照して説明する。
【0044】
先ず図6の工程(1)に示すように、石英基板、ハードガラス等のTFTアレイ基板1を用意する。ここで、N2(窒素)等の不活性ガス雰囲気中で且つ、所定温度T1の一例として、例えば約1050℃の高温でアニール処理する。このアニール処理により、TFTアレイ基板1中のカーボン、水素、水分、金属元素などの不純物が除去される。また特に、この所定温度T1の一例としての約1050℃の温度は、後に第1層間絶縁層41をアニールする所定温度T2(例えば、約1020℃)及びTFT30のゲート絶縁層33を熱酸化形成する高温プロセスの所定温度T3(例えば、約1000℃)よりも高く設定されている。このため、これらの第1層間絶縁層41を形成した後のアニール処理やTFT30用の高温プロセスの際に、仮に当該TFTアレイ基板1に対する約1050℃でのアニール処理がなかったと仮定した場合に、TFTアレイ基板1と遮光層3との間に生じるであろう変形や熱歪みの少なくとも一部或いは大部分を、この段階で予め取り去ることができる。
【0045】
尚、この工程において、好ましくは、所定温度T1は1100℃以下に設定される。この場合には特に、石英基板等のTFTアレイ基板1を溶融、変形や破壊することなく、良好なアニール処理を行える。
【0046】
このように処理されたTFTアレイ基板1の全面に、 WSiターゲットを用いたスパッタリングにより、遮光膜を形成する。続いて、該形成された遮光膜上にフォトリソグラフィにより遮光層3のパターンに対応するマスクを形成し、該マスクを介して遮光膜に対し、例えばSF6/CF4/O2を用いたケミカルドライエッチング等のエッチングを行うことにより、この基板全面に形成された遮光膜をTFT30を形成する予定の領域にのみ残して、遮光層3を形成する。
【0047】
この製造プロセスでは特に、Siを含む高融点金属シリサイドであるWSiからなる遮光層3とSiを含む石英基板等からなるTFTアレイ基板1との熱的相性は良くなる。より具体的には、例えばWやTi、Cr、Ta、Mo、Pd等の高融点金属単体から遮光層3を形成した場合と比べて、高温環境と常温環境とに置かれた際に、遮光層3と、TFTアレイ基板1、第1層間絶縁層41及びTFT30の各構成要素との間で、熱膨張率等の物理的性質の差に起因して発生する応力が低減される。
【0048】
遮光層3の厚さとしては、例えば、1000Å以上3000Å以下とされる。遮光層3の厚さを1000Å以上とすることで、遮光率(透過率)1%以下という、TFTアレイ1の側から戻り光が当該液晶表示パネル100に入射してもTFT30の特性を劣化させないに十分な遮光性が得られる。一方、遮光層3の厚さを3000Å以下とすることで、第1層間絶縁層41が形成される遮光層3の上面の平坦化が促進されると共に、厚さに伴って遮光層3に係る熱応力が過度に大きくなるのを阻止し得る。また遮光層3の層厚としては、約1500〜2500Åがより好ましくい。この範囲であれば、良好な遮光性が得られると共に、段差の問題も実用上殆ど生じないで済む。
【0049】
以上の結果、例えば遮光層3に歪みが生じたりクラックが入ったり、或いは、TFTアレイ基板1、第1層間絶縁層41、TFT30の各構成要素などに歪みが生じたりクラックが入ってしまうのを阻止し得る。
【0050】
更に、以上説明したスパッタリング工程を行う際には、TFTトランジスタ基板1の温度を約200℃以上の温度に保つことが好ましい。このようにスパッタリングを行うと、遮光層3の透過率を実質的に上げることなく(即ち、遮光性を実質的に低下させることなく)、遮光層3に係る熱応力の発生をより低減することが出来る利点が得られる。
【0051】
尚、遮光層3は、少なくともTFT30のp−Si層32のうちチャンネル形成用の領域、ソース領域34及びドレイン領域36をTFTアレイ基板1の裏面から見て覆うように形成される。
【0052】
次に図6の工程(2)に示すように、遮光層3の上に、例えば、常圧又は減圧CVD法等の850℃以下の高温プロセスにより、TEOS(テトラ・エチル・オルソ・シリケート)ガス、TEB(テトラ・エチル・ボートレート)ガス、TMOP(テトラ・メチル・オキシ・フォスレート)ガス等を用いて、NSG、PSG、BSG、BPSGなどのシリケートガラス膜、窒化膜や酸化シリコン膜等からなる第1層間絶縁層41を形成する。
【0053】
本製造プロセスではこのように、常圧又は減圧CVD法等の850℃以下の高温プロセスにより、遮光層上にNSG、PSG、BSG、BPSG等のシリケートガラスから第1層間絶縁層41を形成するので、その下地となる遮光層3が熱酸化して、遮光層3が剥がれたり、遮光層3のパターンに異常をきたしたりする事態を効果的に防ぐことが出来る。好ましくは680℃程度の常圧又は減圧CVD法等の高温プロセスにより、NSG等のシリケートガラスから第1層間絶縁層41を形成でき、この過程で、遮光層3が剥離や変形する可能性を極めて低く出来る。
【0054】
尚、第1層間絶縁層41の層厚は、約500〜8000Åが好ましい。或いは、熱酸化膜を形成した後、更に減圧CVD法等により高温酸化シリコン膜(HTO膜)や窒化膜を約500Åの比較的薄い厚さに堆積し、厚さ約2000Åの多層構造を持つ第1層間絶縁層41を形成してもよい。更に、このようなシリケートガラス膜に重ねて又は代えて、SOG(スピンオンガラス:紡糸状ガラス)をスピンコートして又はCMP(Chemical Mechanical Polishing)処理を施すことにより、平坦な膜を形成してもよい。このように、第1層間絶縁層41の上面をスピンコート処理又はCMP処理により平坦化しておけば、後に上側にTFT30を形成し易いという利点が得られる。
【0055】
次に、第1層間絶縁層41に対し、所定温度T2の一例として前述した所定温度T1の一例たる約1050℃よりも低い温度である、例えば1020℃のアニール処理を施す。このアニール処理により、遮光層3や第1層間絶縁層41中のカーボン、水素、水分、金属元素などの不純物が除去される。また特に、この所定温度T2の一例としての約1020℃の温度は、後にTFT30のゲート絶縁層33を形成する高温プロセスの所定温度T3(例えば、約1000℃)よりも高く設定されている。このため、このTFT30用の高温プロセスの際に、仮に当該第1層間絶縁層41に対する約1020℃でのアニール処理がなかったと仮定した場合に、第1層間絶縁層41とTFT30との間で生じるであろう変形や熱歪みの少なくとも一部或いは大部分を、この段階で予め取り去ることができる。
【0056】
尚、前述の所定温度T1及び後述の所定温度T2との関係から、この工程において好ましくは、所定温度T2は1100℃未満且つ900℃より高く設定される。この場合には特に、NSG等の第1層間絶縁層41を溶融や変形、破壊することなく、良好なアニール処理を行える。
【0057】
またこの所定温度T2のアニール処理は、上述のように汚染を防ぐと共に第1層間絶縁層41の上面を平坦化させる作用も持つ。
【0058】
次に図6の工程(3)に示すように、第1層間絶縁層41の上に、約450〜550℃、好ましくは約500℃の比較的低温環境中で、流量約400〜600cc/minのモノシランガス、ジシランガス等を用いた減圧CVD(例えば、圧力約20〜40PaのCVD)により、a−Si(アモルファスシリコン)膜を形成する。その後、窒素雰囲気中で、約600〜700℃にて約1〜10時間、好ましくは、4〜6時間のアニール処理を施することにより、p−Si(ポリシリコン)膜を約500〜2000Åの厚さ、好ましくは約1000Åの厚さとなるまで固相成長させる。この際、nチャネル型のTFT30を作成する場合には、Sb(アンチモン)、As(砒素)、P(リン)などのV族元素のドーパントを僅かにイオン注入等によりドープする。また、TFT30をpチャネル型とする場合には、Al(アルミニウム)、B(ボロン)、Ga(ガリウム)、In(インジウム)などのIII族元素のドーパントを僅かにイオン注入等によりドープする。尚、a−Si膜を経ないで、減圧CVD法等によりp−Si膜を直接形成しても良い。或いは、減圧CVD法等により堆積したp−Si膜にシリコンイオンを打ち込んで一旦非晶質化(アモルファス化)し、その後アニール処理等により再結晶化させてp−Si膜を形成しても良い。
【0059】
次に図6の工程(4)に示すように、p−Si層32を、所定温度T3の一例として前述した所定温度T2の一例たる約1020℃よりも低い温度である、例えば約1000℃の温度により熱酸化することにより、約300Åの比較的薄い厚さの熱酸化膜を形成する。更に減圧CVD法等により高温酸化シリコン膜(HTO膜)や窒化膜を約500Åの比較的薄い厚さに堆積し、多層構造を持つゲート絶縁層33を形成する。この結果、p−Si層32の厚さは、約300〜1500Åの厚さ、好ましくは約350〜450Åの厚さとなり、ゲート絶縁層33の厚さは、約200〜1500Åの厚さ、好ましくは約300Åの厚さとなる。このように高温熱酸化時間を短くすることにより、特に8インチ程度の大型ウエーハを使用する場合に熱によるそりを防止することができる。但し、p−Si層32を上述した所定温度T3の一例としての約1000℃の温度で熱酸化することのみにより、単一層構造を持つゲート絶縁層33を形成してもよい。
【0060】
ここで図8に、以上説明した各工程と所定温度T1〜T3との関係をまとめて示す。
【0061】
図8において、先ず図6の工程(1)のTFTアレイ基板1のアニール処理は、所定温度T1で行われる(ステップS1)。次に、図6の工程(1)のWSi等から遮光層3の形成が行われた後(ステップS2)、図6の工程(2)のNSG等から第1層間絶縁層41を形成するCVD等の処理は、850℃以下の温度で行われる(ステップS3)。次に、図6の工程(2)の第1層間絶縁層41形成後のアニール処理は、所定温度T2で行われる(ステップS4)。そして、図6の工程(3)以降におけるTFT30のゲート絶縁層33の熱酸化処理等の高温プロセスは、所定温度T3で行われる。そして、これらの所定温度T1、T2及びT3の間には、T1>T2>T3なる関係がある。
【0062】
以上のように各工程と所定温度T1〜T3との関係が規定されているため、TFT30の高温プロセスの際に、第1層間絶縁層41上のTFT30を形成する面にTFTアレイ基板1、遮光層3及び第1層間絶縁層41から出て来るカーボン、水素、水分、金属元素などの不純物の量は低減される。また当該高温プロセスの際に、例えば約1000℃といった高温環境に一旦置かれても、TFTアレイ基板1、遮光層3、第1層間絶縁層41、TFT30を構成するp−Si層32やゲート絶縁層33等の間で、これらの熱膨張率等の物理的性質の差に起因して発生する応力は低減される。
【0063】
尚、図6の工程(4)及び図8のステップS5に示したゲート絶縁層33の熱酸化等のTFT30の高温プロセスにおいて好ましくは、所定温度T3は900℃以上に設定される。この場合には特に、例えばゲート絶縁層33の熱酸化等のTFT30の高温プロセスを良好に行える。仮に、900℃未満の高温プロセスによりゲート絶縁層33を形成しようとすれば、TFT30において高いスイッチング特性を得ることは困難になる。
【0064】
再び図6に戻り、次に図6の工程(5)に示すように、p−Si層32上にゲート絶縁層33を介して、減圧CVD法等によりp−Siを堆積した後、ゲートマスクを用いたフォトリソグラフィ工程、エッチング工程等により、ゲート電極31(走査電極)を形成する。
【0065】
但し、ゲート電極31(走査電極)を、p−Si層ではなく、Al等の金属膜又は金属シリサイド膜から形成してもよいし、若しくはこれらの金属膜又は金属シリサイド膜とp−Si膜を組み合わせて多層に形成してもよい。この場合、ゲート電極31(走査電極)を、ブラックマトリクス23が覆う領域の一部又は全部に対応する遮光膜として配置すれば、金属膜や金属シリサイド膜の持つ遮光性により、ブラックマトリクス23の一部又は全部を省略することも可能となる。この場合特に、対向基板2とTFTアレイ基板1との貼り合わせずれによる画素開口率の低下を防ぐことが出来る利点がある。
【0066】
次に図7の工程(6)に示すように、TFT30をLDD(Lightly Doped Drain Structure)構造を持つnチャネル型のTFTとする場合、p型のp−Si層32に、先ずソース領域34及びドレイン領域36のうちチャネル側に夫々隣接する一部を構成する低濃度ドープ領域を形成するために、ゲート電極31を拡散マスクとして、PなどのV族元素のドーパントを低濃度で(例えば、Pイオンを1〜3×1013/cm2のドーズ量にて)ドープし、続いて、ゲート電極31よりも幅の広いマスクでレジスト層をゲート電極31上に形成した後、同じくPなどのV族元素のドーパントを高濃度で(例えば、Pイオンを1〜3×1015/cm2のドーズ量にて)ドープする。また、TFT30をpチャネル型とする場合、n型のp−Si層32に、ソース領域34及びドレイン領域36を形成するために、BなどのIII族元素のドーパントを用いてドープする。このようにLDD構造とした場合、ショートチャネル効果を低減できる利点が得られる。尚、このように低濃度と高濃度の2段階に分けて、ドープを行わなくても良い。例えば、低濃度のドープを行わずに、オフセット構造のTFTとしてもよく、ゲート電極31をマスクとして、Pイオン、Bイオン等を用いたイオン注入技術によりセルフアライン型のTFTとしてもよい。
【0067】
これらの工程と並行して、nチャネル型p−SiTFT及びpチャネル型p−SiTFTから構成されるCMOS(相補型MOS)構造を持つX側駆動用ドライバ回路101及びY側駆動用ドライバ回路104をTFTアレイ基板1上の周辺部に形成する。 このように、TFT30はp−SiTFTであるので、TFT30の形成時に同一工程で、X側駆動用ドライバ回路101及びY側駆動用ドライバ回路104を形成することができ、製造上有利である。
【0068】
次に図7の工程(7)に示すように、ゲート電極31(走査電極)を覆うように、例えば、常圧又は減圧CVD法やTEOSガス等を用いて、NSG、PSG、BSG、BPSGなどのシリケートガラス膜、窒化膜や酸化シリコン膜等からなる第2層間絶縁層42を形成する。第2層間絶縁層42の層厚は、約5000〜15000Åが好ましい。そして、ソース領域34及びドレイン領域36を活性化するために約1000℃のアニール処理を20分程度行った後、ソース電極31(信号電極)に対するコンタクトホール37を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。この際、反応性エッチング、反応性イオンビームエッチングのような異方性エッチングにより、コンタクトホール37を開口した方が、開口形状をマスク形状とほぼ同じにできるという利点がある。但し、ドライエッチングとウエットエッチングとを組み合わせて開口すれば、コンタクトホール37をテーパ状にできるので、配線接続時の断線を防止できるという利点が得られる。また、ゲート電極31(走査電極)を図示しない配線と接続するためのコンタクトホールも、コンタクトホール37と同一の工程により第2層間絶縁層42に開ける。
【0069】
次に図7の工程(8)に示すように、第2層間絶縁層42の上に、スパッタリング処理等により、Al等の低抵抗金属や金属シリサイド等を、約1000〜5000Åの厚さに堆積し、更にフォトリソグラフィ工程、ウエットエッチング工程等により、ソース電極35(信号電極)を形成する。
【0070】
この場合、ソース電極35(信号電極)を、ブラックマトリクス23が覆う領域の一部又は全部に対応する遮光膜として配置すれば、Al等の金属膜や金属シリサイド膜の持つ遮光性により、ブラックマトリクス23の一部又は全部を省略することも可能となる。この場合特に、対向基板2とTFTアレイ基板1との貼り合わせずれによる画素開口率の低下を防ぐことが出来る利点がある。
【0071】
次に図7の工程(9)に示すように、ソース電極35(信号電極)上を覆うように、例えば、常圧又は減圧CVD法やTEOSガス等を用いて、NSG、PSG、BSG、BPSGなどのシリケートガラス膜、窒化膜や酸化シリコン膜等からなる第3層間絶縁層43を形成する。第3層間絶縁層43の層厚は、約5000〜15000Åが好ましい。或いは、このようなシリケートガラス膜に代えて又は重ねて、有機膜やSOG(スピンオンガラス)をスピンコートして、若しくは又はCMP処理を施して、平坦な膜を形成してもよい。
【0072】
更に、画素電極11とドレイン領域36とを電気的接続するためのコンタクトホール38を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。この際、反応性エッチング、反応性イオンビームエッチングのような異方性エッチングにより、コンタクトホール38を開口した方が、開口形状をマスク形状とほぼ同じにできるという利点が得られる。但し、ドライエッチングとウエットエッチングとを組み合わせて開口すれば、コンタクトホール38をテーパ状にできるので、配線接続時の断線を防止できるという利点が得られる。
【0073】
次に図7の工程(10)に示すように、第3層間絶縁層43の上に、スパッタリング処理等により、ITO膜等の透明導電性薄膜を、約500〜2000Åの厚さに堆積し、更にフォトリソグラフィ工程、ウエットエッチング工程等により、画素電極11を形成する。尚、当該液晶表示パネル100を反射型の液晶表示装置に用いる場合には、Al等の反射率の高い不透明な材料から画素電極11を形成してもよい。
【0074】
続いて、画素電極11の上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、図1に示した配向膜12が形成される。
【0075】
他方、図1に示した対向基板2については、ガラス基板等が先ず用意され、この上において複数のTFT30に夫々対応した位置にブラックマトリクス23が、例えば金属クロムをスパッタリングした後、フォトリソグラフィ工程、エッチング工程を経て形成される。尚、ブラックマトリクス23は、CrやNiなどの金属材料の他、カーボンやTiをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。その後、対向基板2の全面にスパッタリング処理等により、ITO等の透明導電性薄膜を、約500〜2000Åの厚さに堆積することにより、共通電極21を形成する。更に、共通電極21の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜22が形成される。
【0076】
最後に、上述のように各層が形成されたTFTアレイ基板1と対向基板2とは、配向膜12及び22が対面するようにシール剤52により張り合わされ、真空吸引等により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶が吸引されて、所定層厚の液晶層50が形成される。
【0077】
尚、図3に示した蓄積容量70については、p−Si層32’を上述のp−Si層32と同一工程により第1層間絶縁層41上に形成し、その上に絶縁層33’を上述のゲート絶縁層33と同一工程により形成し、更にその上に蓄積容量電極(容量線)31’をゲート電極31と同一工程により形成すれば良い。
【0078】
以上の製造プロセスにより、図1に示した液晶表示パネル100が完成する。
【0079】
このように、液晶表示パネル100の製造プロセスによれば、前述した従来の製造技術(特開平9−127497号公報等)を用いた場合と比較して、TFT30の下側に遮光層3を設けたことによるTFT30への汚染を低減でき、同時に遮光層3を設けたことによる各層間の熱応力の発生をも低減できる。これらの結果、遮光層3を設けたことによるTFT30の特性劣化を最低限に抑えることができ、更に、このように遮光層3を設けたことによりTFT30に対する遮光性を十分に高めることができ、液晶表示パネル100におけるTFT30のトランジスタ特性を飛躍的に改善することが出来る。
【0080】
以上の結果、本製造プロセスにより、高コントラストで色付きの良い高画質の画像を表示することが可能な液晶表示パネル100を比較的容易に製造できる。
【0081】
最後に、図6から図8を用いて説明した製造プロセスにより製造された液晶表示パネル100におけるTFT30のトランジスタ特性がどの程度改善されたかについて図9及び図10を参照して、検討を加える。図9は、上述の製造プロセスにより製造した図1の液晶表示パネル100についてのトランジスタ特性試験の結果を示す。これに対し、図10は、図1に示した液晶表示パネル100を、前述の所定温度T3を所定温度T1及びT2よりも高く設定して(図8参照)、製造した比較例についてのトランジスタ特性試験の結果を示す。尚、図9及び図10において、横軸には、ゲート電極に印加するゲート電圧を示し、縦軸にはその際に流れるドレイン電流を示す。また、ソース・ドレイン電圧として15V及び4Vの2種類の状態について、夫々試験結果が示されている。
【0082】
図9と図10とを比較すると、製造プロセスにおいて、図8に示した所定温度の関係を持つように製造した場合(本実施の形態)の方が、図8に示した所定温度の関係を持たないように製造した場合(比較例)よりも遥かにTFTのスイッチング特性が優れていることが分かる。
【0083】
尚、図10に示した比較例の場合でも、遮光層を全く設けることなく、戻り光の影響をそのまま受けた例と比較すると、TFTのスイッチング特性は改善されている。
【0084】
以上説明した液晶表示パネル100は、カラー液晶プロジェクタに適用されるため、3つの液晶表示パネル100がRGB用のライトバルブとして夫々用いられ、各パネルには夫々RGB色分解用のダイクロイックミラーを介して分解された各色の光が入射光として夫々入射されることになる。従って、各実施の形態では、対向基板2に、カラーフィルタは設けられていない。しかしながら、液晶表示パネル100においてもブラックマトリックス23の形成されていない画素電極11に対向する所定領域にRGBのカラーフィルタをその保護膜と共に、対向基板2上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶表示装置に本実施の形態の液晶表示パネルを適用できる。
【0085】
液晶表示パネル100では、従来と同様に入射光を対向基板2の側から入射することとしたが、遮光層3が存在するので、TFTアレイ基板1の側から入射光を入射し、対向基板2の側から出射するようにしても良い。即ち、このように液晶表示パネル100を液晶プロジェクタに取り付けても、チャネル形成用のp−Si層32に光が入射することを防ぐことが出来、高画質の画像を表示することが可能である。
【0086】
液晶表示パネル100において、TFTアレイ基板1側における液晶分子の配向不良を抑制するために、第3層間絶縁層43の上に更に平坦化膜をスピンコート等で塗布してもよく、又はCMP処理を施してもよい。
【0087】
また、液晶表示パネル100のスイッチング素子は、正スタガ型又はコプラナー型のp−SiTFTであるとして説明したが、逆スタガ型のTFTやa−SiTFT等の他の形式のTFTに対しても、戻り光がチャネル形成用の半導体層に入射するのを阻止するという課題の下に、各種の形態での応用が可能である。
【0088】
更に、液晶表示パネル100においては、一例として液晶層50をネマティック液晶から構成したが、液晶を高分子中に微小粒として分散させた高分子分散型液晶を用いれば、配向膜12及び22、並びに前述の偏光フィルム、偏光板等が不要となり、光利用効率が高まることによる液晶表示パネルの高輝度化や低消費電力化の利点が得られる。更に、画素電極11をAl等の反射率の高い金属膜から構成することにより、液晶表示パネル100を反射型液晶表示装置に適用する場合には、電圧無印加状態で液晶分子がほぼ垂直配向されたSH(スーパーホメオトロピック)型液晶などを用いても良い。更にまた、液晶表示パネル100においては、液晶層50に対し垂直な電界(縦電界)を印加するように対向基板2の側に共通電極21を設けているが、液晶層50に平行な電界(横電界)を印加するように一対の横電界発生用の電極から画素電極11を夫々構成する(即ち、対向基板2の側には縦電界発生用の電極を設けることなく、TFTアレイ基板1の側に横電界発生用の電極を設ける)ことも可能である。このように横電界を用いると、縦電界を用いた場合よりも視野角を広げる上で有利である。その他、各種の液晶材料(液晶相)、動作モード、液晶配列、駆動方法等に本実施の形態を適用することが可能である。
【0089】
【発明の効果】
請求項1に記載の液晶表示パネルの製造方法によれば、第1基板を所定温度T1でアニールし、層間絶縁層を850℃以下の高温プロセスにより形成して所定温度T2でアニールし、更にスイッチング素子を所定温度T3の高温プロセスにより形成するので(但し、T1≧T2≧T3)、TFT等のスイッチング素子の下側に遮光層を設けたことによるスイッチング素子への汚染を低減することができ、同時に、遮光層を設けたことによる各層間の熱応力の発生をも低減することができる。従って、遮光層を設けたことによるスイッチング素子の特性劣化を最低限に抑えることが可能となり、他方で、このように遮光層を設けたことによりスイッチング素子に対する遮光性を十分に高めることが可能となる。
【0090】
このように本発明によれば、TFT等のスイッチング素子の特性を高めるに十分な高温の高温プロセスを行いながらも、そのような高温による熱歪み等の悪影響を低減するように且つスイッチング素子の形成領域へのコンタミネーションを低減するように各種の工程を備えたので、十分な遮光性を持ち信頼性の高い液晶表示パネルを高い歩留まりにより製造できる。
【0091】
請求項2に記載の液晶表示パネルの製造方法によれば、第1基板は1100℃以下の所定温度T1でアニールされ、スイッチング素子は900℃以上の高温プロセスで形成されるので、十分な遮光性を持ち信頼性の高い液晶表示パネルを既存の材料を用いて容易に製造できる。
【0092】
請求項3に記載の製造方法によれば、スイッチング素子を形成する高温プロセスの際に、NSG等からなる層間絶縁層の面に、石英基板、WSi等からなる遮光層及びNSG等からなる層間絶縁層から出て来る不純物の量を低減でき、これらの間で発生する応力をも低減できるので、十分な遮光性を持ち信頼性の高い液晶表示パネルを既存の材料を用いて製造できる。
【図面の簡単な説明】
【図1】 実施の形態の液晶表示パネルの構成を示す断面図である。
【図2】 図1の液晶表示パネルを構成するTFTアレイ基板の平面図である。
【図3】 図1の液晶表示パネルを構成する蓄積容量の断面図である。
【図4】 図1の液晶表示パネルの全体構成を示す平面図である。
【図5】 図1の液晶表示パネルの全体構成を示す断面図である。
【図6】 図1の液晶表示パネルの製造プロセスを順を追って示す工程図(その1)である。
【図7】 図1の液晶表示パネルの製造プロセスを順を追って示す工程図(その2)である。
【図8】 図1の液晶表示パネルの製造プロセスにおける工程の流れを、温度との関係と共に示すフローチャートである。
【図9】 本実施の形態の液晶表示パネルに設けられたTFTの特性を示す特性図である。
【図10】 比較例としての液晶表示パネルに設けられたTFTの特性を示す特性図である。
【符号の説明】
1…TFTアレイ基板
2…対向基板
3…遮光層
11…画素電極
12…配向膜
21…共通電極
22…配向膜
23…ブラックマトリクス
30…TFT
31…ゲート電極
32…p−Si層
33…ゲート絶縁層
34…ソース領域
35…ソース電極(信号電極)
36…ドレイン領域
37、38…コンタクトホール
41…第1層間絶縁層
42…第2層間絶縁層
43…第3層間絶縁層
50…液晶層
52…シール剤
70…蓄積容量
100…液晶表示パネル
101…X側駆動用ドライバ回路
102…実装端子
104…Y側駆動用ドライバ回路
Claims (7)
- 一対の第1及び第2基板と、該第1及び第2基板間に挟持された液晶と、前記第1基板の前記液晶に対面する側にマトリクス状に設けられた複数の透明な画素電極と、該複数の画素電極に夫々隣接する位置において前記第1基板に設けられており前記複数の画素電極を夫々スイッチング制御する複数のスイッチング素子と、該複数のスイッチング素子に夫々対向する位置において前記第1基板と前記複数のスイッチング素子との間に夫々設けられた遮光層と、前記遮光層と前記複数のスイッチング素子との間に設けられた層間絶縁層とを備えた液晶表示パネルの製造方法において、
前記第1基板を不活性ガス雰囲気中で且つ所定温度T1でアニールする工程と、
該アニールされた第1基板上に、高融点金属シリサイドのターゲットを用いたスパッタリング並びにフォトリソグラフィ及びエッチングにより、前記高融点金属シリサイドから前記遮光層を形成する工程と、
該形成された遮光層上に850℃以下のプロセスによりシリケートガラスから前記層間絶縁層を形成する工程と、
該形成された層間絶縁層を不活性ガス雰囲気中で且つ所定温度T2(但し、T1≧T2)でアニールする工程と、
該アニールされた層間絶縁層上に所定温度T3(但し、T2≧T3)のプロセスにより前記スイッチング素子を形成する工程と
を備えたことを特徴とする液晶表示パネルの製造方法。 - 前記所定温度T1は1100℃以下であり、前記所定温度T3は900℃以上であること(但し、T1≧T2≧T3)を特徴とする請求項1に記載の液晶表示パネルの製造方法。
- 前記第1基板は石英基板からなり、前記高融点金属シリサイドはW、Ti、Cr、Ta、Mo及びPdのうちの少なくとも一つを含み、前記シリケートガラスはNSG、PSG、BSG及びBPSGのうちの少なくとも一つを含むことを特徴とする請求項1又は2に記載の液晶表示パネルの製造方法。
- 基板上に、
前記基板を不活性ガス雰囲気中で且つ所定温度T1でアニール後に、
該アニールされた第1基板上に、高融点金属シリサイドのターゲットを用いたスパッタリング並びにフォトリソグラフィ及びエッチングにより、前記高融点金属シリサイドから形成された遮光層と、
該形成された遮光層上に850℃以下のプロセスによりシリケートガラスから形成され、不活性ガス雰囲気中で且つ所定温度T2(但し、T1≧T2)でアニールされた層間絶縁層と、
該アニールされた層間絶縁層上に所定温度T3(但し、T2≧T3)のプロセスにより形成された複数のスイッチング素子と、
該複数のスイッチング素子に対応して設けられた複数の画素電極と、
を設けたことを特徴とする薄膜トランジスタアレイ基板。 - 前記遮光層は、W、Ti、Cr、Ta、Mo及びPdのうちの少なくとも一つを含む高融点金属シリサイドであることを特徴とする請求項4に記載の薄膜トランジスタアレイ基板。
- 請求項4または請求項5の薄膜トランジスタアレイ基板と、
前記薄膜トランジスタアレイ基板に対向する対向基板と、
前記薄膜トランジスタアレイ基板と前記対向基板間に挟持された液晶とを備えたことを特徴とする液晶表示パネル。 - 請求項6の液晶表示パネルを具備したことを特徴とする液晶プロジェクタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24729797A JP3674260B2 (ja) | 1997-09-11 | 1997-09-11 | 液晶表示パネルの製造方法、薄膜トランジスタアレイ基板、液晶表示パネル並びに液晶プロジェクタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24729797A JP3674260B2 (ja) | 1997-09-11 | 1997-09-11 | 液晶表示パネルの製造方法、薄膜トランジスタアレイ基板、液晶表示パネル並びに液晶プロジェクタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1184423A JPH1184423A (ja) | 1999-03-26 |
JP3674260B2 true JP3674260B2 (ja) | 2005-07-20 |
Family
ID=17161343
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24729797A Expired - Fee Related JP3674260B2 (ja) | 1997-09-11 | 1997-09-11 | 液晶表示パネルの製造方法、薄膜トランジスタアレイ基板、液晶表示パネル並びに液晶プロジェクタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3674260B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6509616B2 (en) * | 2000-09-29 | 2003-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
JP4867171B2 (ja) * | 2005-01-21 | 2012-02-01 | 富士電機株式会社 | 半導体装置の製造方法 |
-
1997
- 1997-09-11 JP JP24729797A patent/JP3674260B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1184423A (ja) | 1999-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4307582B2 (ja) | 液晶表示装置 | |
JP3744227B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP3687399B2 (ja) | 電気光学装置及びその製造方法 | |
JP4021014B2 (ja) | 液晶表示パネル及び薄膜トランジスタアレイ基板 | |
JP3711781B2 (ja) | 電気光学装置及びその製造方法 | |
JPH11218781A (ja) | 液晶装置及びその製造方法並びに電子機器 | |
JP3374717B2 (ja) | 液晶表示パネルの製造方法 | |
JP4148239B2 (ja) | 液晶表示パネル | |
JP3690119B2 (ja) | 液晶装置及び投射型表示装置 | |
JP4019600B2 (ja) | 電気光学装置及びプロジェクタ | |
JP4434262B2 (ja) | 液晶表示パネル | |
JP4371089B2 (ja) | 液晶装置およびそれを用いた表示装置 | |
JP3620235B2 (ja) | 液晶表示パネル及びその製造方法 | |
JP2001265255A6 (ja) | 電気光学装置及びその製造方法 | |
JP3757658B2 (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
JP3674260B2 (ja) | 液晶表示パネルの製造方法、薄膜トランジスタアレイ基板、液晶表示パネル並びに液晶プロジェクタ | |
JP3456384B2 (ja) | 液晶表示パネル | |
JP3769389B2 (ja) | 電気光学装置の製造方法及び電気光学装置 | |
JP3489409B2 (ja) | 液晶表示パネルの製造方法及び液晶表示パネル | |
JP3767204B2 (ja) | 電気光学装置 | |
JP3780653B2 (ja) | 液晶表示パネルの製造方法 | |
JP3855976B2 (ja) | 電気光学装置及び電子機器 | |
JP3642326B2 (ja) | 液晶パネル、電子機器、及びtftアレイ基板 | |
JPH11183934A (ja) | 液晶パネル及びその製造方法並びに電子機器 | |
JP3788086B2 (ja) | 電気光学装置およびそれを用いた表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050418 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |