JP3489409B2 - 液晶表示パネルの製造方法及び液晶表示パネル - Google Patents
液晶表示パネルの製造方法及び液晶表示パネルInfo
- Publication number
- JP3489409B2 JP3489409B2 JP26226897A JP26226897A JP3489409B2 JP 3489409 B2 JP3489409 B2 JP 3489409B2 JP 26226897 A JP26226897 A JP 26226897A JP 26226897 A JP26226897 A JP 26226897A JP 3489409 B2 JP3489409 B2 JP 3489409B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- liquid crystal
- insulating layer
- crystal display
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
ンジスタ)駆動によるアクティブマトリクス駆動方式の
液晶表示パネルの技術分野に属し、特に、液晶プロジェ
クタ等に用いられる、TFTの下側にブラックマトリク
スを設けた形式の液晶表示パネルの技術分野に属する。
イトバルブとして用いられる液晶表示パネルにおいては
一般に、液晶層を挟んでTFTアレイ基板に対向配置さ
れる対向基板の側から投射光が入射される。ここで、投
射光がTFTのa−Si(アモルファスシリコン)膜や
p−Si(ポリシリコン)膜から構成されたチャネル形
成用の領域に入射すると、この領域において光電変換効
果により光電流が発生してしまいTFTのトランジスタ
特性が劣化する。このため、対向基板には、各TFTに
夫々対向する位置に複数のブラックマトリクスと呼ばれ
る遮光層が形成されるのが一般的である。このようなブ
ラックマトリクスは、Cr(クロム)などの金属材料
や、カーボンをフォトレジストに分散した樹脂ブラック
などの材料から作られ、上述のTFTのa−Si膜やp
−Si膜に対する遮光の他に、コントラストの向上、色
材の混色防止などの機能を有する。
特にトップゲート構造(即ち、TFTアレイ基板上にお
いてゲート電極がチャネルの上側に設けられた構造)を
採る正スタガ型またはコプレーナ型のa−Si又はp−
SiTFTを用いる場合には、投射光の一部が液晶プロ
ジェクタ内の投射光学系により戻り光として、TFTア
レイ基板の側からTFTのチャネルに入射するのを防ぐ
必要がある。
報、特公平3−52611号公報,特開平3−1251
23号公報、特開平8−171101号公報等では、石
英基板等からなるTFTアレイ基板上においてTFTに
対向する位置(即ち、TFTの下側)にも、遮光層を形
成する技術を提案している。この遮光層により、TFT
のp−Si膜に対する戻り光の遮光が可能となるとされ
ている。特にこの技術によれば、TFTアレイ基板上の
ブラックマトリクス形成工程の後に行われるTFT形成
工程における高温処理により、遮光層が破壊されたり溶
融したりしないようにするために、遮光層を不透明な高
融点金属から形成するようにしている。
た従来の技術によれば、TFTのスイッチング素子の下
側からの戻り光等による光電流の発生を確実に抑えるこ
とができるが、前記戻り光等の光が入射しない状況にお
いては、前記遮光層を設けた方がTFTのトランジスタ
特性が劣化する場合があった。
基板の側から入射しない環境において、所定のソース・
ドレイン電圧の下、ゲート電圧に印加するゲート電圧
と、ドレイン電流との関係を調べた結果、前記遮光層を
設けたものの方が、ゲート電圧を0以下とした場合のド
レイン電流値が大きくなり、また、ゲート電圧の変化に
対するドレイン電流の変化の割合が小さくなることが確
認された。
のであり、TFT等のスイッチング素子の下側からの戻
り光等の光に対する遮光性能と、該スイッチング素子の
スイッチング特性とを改善し得る、アクティブマトリク
ス駆動方式の液晶表示パネルを提供することを課題とす
る。
第2基板と、前記第1及び第2基板間に挟持された液晶
と、を具備し、前記第1基板上の前記液晶に対向する側
にマトリックス状に複数の画素電極を形成し、前記複数
の画素電極に対応してスイッチング素子を形成してなる
液晶表示パネルの製造方法であって、前記第1基板上の
前記スイッチング素子に対向する位置に高融点金属から
なる遮光層を形成する工程と、前記遮光層上に絶縁層を
形成する工程と、前記絶縁層上に導電性層を形成する工
程と、前記導電性層をエッチングによりパターニングし
て前記画素電極に対向する位置にシート層を形成すると
ともに、前記導電層が除去された部分の前記絶縁層の表
面を前記エッチングにより取り除く工程と、前記エッチ
ングにより表面が取り除かれた前記絶縁層上及び前記シ
ート層上に半導体層を形成する工程と、前記エッチング
により表面が取り除かれた前記絶縁層上の前記半導体層
に前記スイッチング素子のチャネル領域を形成する工程
と、前記シート層と前記半導体層が重なる位置に前記画
素電極と前記スイッチング素子とを電気的に接続するコ
ンタクトホールを設ける工程と、を備えたことを特徴と
する。また、前記絶縁層を形成する工程では、層厚50
0から8000オングストームの絶縁層を形成し、前記
シート層を形成する工程では、前記絶縁層のうちエッチ
ングにより10から1000オングストロームの層厚分
を除去することを特徴とする。また、第1基板と、第2
基板と、前記第1及び第2基板間に挟持された液晶と、
を具備し、前記第1基板上の前記液晶に対向する側にマ
トリックス状に配置された複数の画素電極と、前記複数
の画素電極に対応して配置されたスイッチング素子と、
を具備する液晶表示パネルであって、前記第1基板上の
前記スイッチング素子に対向する位置に形成された高融
点金属からなる遮光層と、前記遮光層上に形成され、少
なくともその一部の表面がエッチングにより取り除かれ
た絶縁層と、前記絶縁層上の前記画素電極に対向する位
置に設けられてなる導電性のシート層と、前記エッチン
グにより表面が取り除かれた前記絶縁層上及び前記シー
ト層上に形成された半導体層と、を有し、前記スイッチ
ング素子は前記エッチングにより表面が取り除かれた前
記絶縁層上の前記半導体層にチャネル領域が形成され、
前記シート層と前記半導体層が重なる位置に前記画素電
極と前記スイッチング素子とを電気的に接続するコンタ
クトホールが設けられてなることを特徴とする。
製造された液晶表示パネルのスイッチング素子のスイッ
チング特性を調べたところ、前記シート層を形成せずに
製造した液晶表示パネルに比べて、前記スイッチング特
性が改善されていることが判明した。前記高融点金属に
より形成される遮光層から拡散等によって前記チャネル
層と前記層間絶縁層との界面に有害な不純物が現れたと
しても、前記シート層の形成工程において、チャネル層
が形成される層間絶縁層の領域は、エッチングにより表
面部の有害な不純物が取り除かれたためではないかと考
えられる。従って、以上のような工程により製造された
液晶表示パネルは、戻り光等の光に対する遮光性能と、
スイッチング素子のスイッチング特性の双方を改善する
ことができる。
記絶縁層を形成する工程では、層厚500から8000
オングストームの絶縁層を形成し、前記シート層を形成
する工程では、前記絶縁層のうちエッチングにより10
から1000オングストロームの層厚分を除去すること
を特徴とする。
た絶縁層の表面部は、前記シート層の形成工程におい
て、10から1000オングストロームの厚さ分だけエ
ッチングにより取り除かれるので、前記高融点金属によ
り形成される遮光層から拡散等によって前記チャネル層
と前記表面部との界面に現れる有害な不純物が取り除か
れる。一方、前記絶縁層は全層厚が500から8000
オングストロームなので、前記エッチング後において
も、十分な層厚を有することになり、前記遮光層と前記
チャネル層とを良好に絶縁する。従って、チャネル層を
遮光層から良好に絶縁しつつ、絶縁層表面の清浄度を向
上させて、スイッチング特性を改善することができる。
び第2基板と、前記第1及び第2基板間に挟持された液
晶と、前記第1基板の前記液晶に対向する側にマトリク
ス状に設けられた複数の画素電極と、各画素電極に対応
して設けられたスイッチング素子とを有する液晶表示パ
ネルにおいて、前記第1基板上に前記スイッチング素子
に対向するように配置された高融点金属からなる遮光層
と、前記遮光層上に形成された絶縁層と、前記絶縁層上
に導電性層を形成してエッチングによりパターニングし
て前記画素電極に対向するように配置されたシート層
と、前記絶縁層上の、前記導電性層がエッチングにより
除去された領域上に配置された前記スイッチング素子の
チャネルとなる層とを備えたことを特徴とする。
層は、スイッチング素子に対向する位置に設けられてい
るので、第1基板の側から戻り光などの光が当該液晶表
示パネルに入射しても、この光がスイッチング素子に入
射するのを防ぐことが出来る。また、遮光層上に設けら
れた絶縁層上の少なくとも画素電極に対向する領域に
は、エッチングにより導電性のシート層が形成され、複
数のスイッチング素子のチャネル層は、このエッチング
によりシート層が取り除かれた絶縁層上の領域に形成さ
れる。その結果、前記シート層を形成せずに製造した液
晶表示パネルに比べて、前記スイッチング特性が改善さ
れていることが判明した。前記エッチングによりシート
層を形成しない場合には、前記高融点金属により形成さ
れる遮光層から拡散等によって前記チャネル層と前記絶
縁層の表面部との界面に有害な不純物が現れるが、前記
エッチングによりシート層を形成すると、チャネル層が
形成される絶縁層の領域においては前記有害な不純物が
エッチングにより取り除かれたためではないかと考えら
れる。従って、本発明の液晶表示パネルは、戻り光等の
光に対する遮光性能と、スイッチング素子のスイッチン
グ特性の双方を改善することができる。
に説明する実施の形態から明らかにされよう。
に基づいて説明する。
示パネルの断面図である。尚、図1においては、各層や
各部材を図面上で認識可能な程度の大きさとするため、
各層や各部材毎に縮尺を異ならしめてある。また図2
は、図1に示したTFTアレイ基板1上に形成される各
種電極等の透視図である。
透明な第1基板の一例を構成するTFTアレイ基板1
と、これに対向配置される透明な第2基板の一例を構成
する対向基板2とを備えている。TFTアレイ基板1
は、例えば石英基板からなり、対向基板2は、例えばガ
ラス基板からなる。
に、マトリクス状に複数の透明な画素電極11が設けら
れており、図1に示すようにその上側には、ラビング処
理等の所定の配向処理が施された配向膜12がその全面
に渡って設けられている。画素電極11は例えば、IT
O膜(インジウム・ティン・オキサイド膜)などの透明
導電性薄膜からなる。また配向膜12は例えば、ポリイ
ミド薄膜などの有機薄膜からなる。
共通電極21が設けられており、その下側には、ラビン
グ処理等の所定の配向処理が施された配向膜22が設け
られている。共通電極21は例えば、ITO膜などの透
明導電性薄膜からなる。また配向膜22は、ポリイミド
薄膜などの有機薄膜からなる。
示すように、複数の画素電極11に夫々隣接する位置
に、複数の画素電極11を夫々スイッチング制御する、
スイッチング素子の一例としての複数のTFTトランジ
スタ30が設けられている。
ス23が、TFTトランジスタ30に対向する所定領域
に設けられている。このようなブラックマトリクスは、
Cr(クロム)やNi(ニッケル)などの金属材料や、
カーボンやTi(チタン)をフォトレジストに分散した
樹脂ブラックなどの材料から作られ、TFT30のp−
Si(ポリシリコン)層32に対する遮光の他に、コン
トラストの向上、色材の混色防止などの機能を有する。
FTアレイ基板1と複数のTFT30との間には、高融
点金属からなる複数の遮光層3が設けられている。ま
た、複数の遮光層3と複数のTFT30との間には、第
1層間絶縁層41が設けられている。第1層間絶縁層4
1は、TFT30を構成するp−Si層32を遮光層3
から電気的絶縁するために設けられるものである。更
に、第1層間絶縁層41は、TFTアレイ基板1の全面
に形成されることにより、TFT30のための下地膜と
しての機能をも有する。即ち、TFTアレイ基板1の表
面の研磨時における荒れや、洗浄後に残る汚れ等でTF
T30の特性の劣化を防止する機能を有する。
(ノンドープトシリケートガラス)、PSG(リンシリ
ケートガラス)、BSG(ボロンシリケートガラス)、
BPSG(ボロンリンシリケートガラス)などの高絶縁
性ガラス又は、酸化シリコン膜等からなる。
Cr(クロム)、W(タングステン)、Ta(タンタ
ル)、Mo(モリブデン)及びPd(鉛)などの高融点
金属からなる。より好ましくは、Ti、Cr、W、T
a、Mo及びPdのうちの少なくとも一つを含む金属シ
リサイド(例えば、タングステンシリサイドWSi)か
らなる。このように金属シリサイドから構成すると、即
ち、シリコンを遮光層の材料に含ませると、シリコンを
含んでなる第1層間絶縁層41との熱的相性が良くな
る。より具体的には、高温環境と常温環境とに置かれた
場合でも、遮光層3と第1層間絶縁層41との間で、熱
膨張率等の物理的性質の差に起因して発生する応力が緩
和される。
0を介して定電位配線81に接続されており、定電位配
線81は、接地されているか、または定電位源に接続さ
れている。このため、遮光層3の電位が変化することに
より、TFT30のスイッチング特性等に悪影響を及ぼ
すことがない。但し、遮光層3は電気的に浮遊していも
良いし、あるいは、遮光層3を後述の蓄積容量(図3参
照)用の配線として使用することも可能である。
ゲート電極31(走査電極)、ゲート電極31からの電
界によりチャネルが形成されるp−Si層32、ゲート
電極31とp−Si層32とを絶縁するゲート絶縁層3
3、p−Si層32に形成されたソース領域34、ソー
ス電極35(信号電極)、及びp−Si層32に形成さ
れたドレイン領域36を備えている。ドレイン領域36
には、複数の画素電極11のうちの対応する一つが接続
されている。ソース領域34及びドレイン領域36は後
述のように、p−Si層32に対し、n型又はp型のチ
ャネルを形成するかに応じて所定濃度のn型用又はp型
用のドーパントをドープすることにより形成されてい
る。n型チャネルのTFTは、動作速度が速いという利
点があり、p型チャネルのTFTは、p型チャネルを形
成するのが容易であるという利点がある。ソース電極3
5(信号電極)は、画素電極11と同様にITO膜等の
透明導電性薄膜から構成してもよいし、Al等の金属膜
や金属シリサイドなどの不透明な薄膜から構成してもよ
い。また、ゲート電極31、ゲート絶縁層33及び第1
層間絶縁層41の上には、ソース領域34へ通じるコン
タクトホール37及びドレイン領域36へ通じるコンタ
クトホール38が夫々形成された第2層間絶縁層42が
形成されている。このソース領域34へのコンタクトホ
ール37を介して、ソース電極35(信号電極)はソー
ス領域34に電気的接続されている。更に、ソース電極
35(信号電極)及び第2絶縁層42の上には、ドレイ
ン領域36へのコンタクトホール38が形成された第3
層間絶縁層43が形成されている。このドレイン領域3
6へのコンタクトホール38を介して、画素電極11は
ドレイン領域36に電気的接続されている。前述の画素
電極11は、このように構成された第3層間絶縁層43
の上面に設けられている。また、この画素電極11は、
図2に示すようにTFTアレイ基板1上にマトリクス状
に配列され、各画素電極11に隣接してTFT30が設
けられており、また画素電極11の縦横の境界に夫々沿
ってソース電極35(信号電極)及びゲート電極31
(走査電極)が設けられている。尚、図2は、説明の都
合上、画素電極11のマトリクス状配列等を簡略化して
示すためのものであり、実際の各電極は層間絶縁層の間
や上をコンタクトホール等を介して配線されており、図
1から分かるように3次元的により複雑な構成を有して
いる。
に示すように、画素電極11には蓄積容量70が夫々設
けられている。この蓄積容量70は、より具体的には、
p−Si層32と同一工程により形成されるp−Si層
32’、ゲート絶縁層33と同一工程により形成される
絶縁層33’、ゲート電極31と同一工程により形成さ
れる蓄積容量電極(容量線)31’、第2及び第3層間
絶縁層42及び43、並びに第2及び第3層間絶縁層4
2及び43を介して蓄積容量電極31’に対向する画素
電極11の一部から構成されている。このように蓄積容
量70が設けられているため、デューティー比が小さく
ても高詳細な表示が可能とされる。尚、蓄積容量電極
(容量線)31’は、図2に示すように、TFTアレイ
基板1の面上においてゲート電極(走査電極)31と平
行に設けられている。また前述のように、遮光層3を蓄
積容量70の配線として利用することも可能である。
記コンタクトホール38は、開口面積を設計値どおりに
形成するという要請から、異方性ドライエッチングを用
いて形成されている。しかし、第2層間絶縁層42及び
ゲート絶縁膜33並びに第1層間絶縁層41と、p−S
i層32との選択比が十分にとれず、かつ、各絶縁層の
厚みには10〜20%程度のばらつきがあるため、エッ
チング量を時間で制御する方法を採ると、コンタクトホ
ール38をp−Si層32の表面まで精度良く形成する
ことが困難で、開口部内に絶縁膜が残ったり、オーバー
エッチングでp−Si層32を突き抜けてしまうことが
あった。
41の表面に、減圧CVD法等により、厚さ500〜1
500Å望ましくは800〜1200Åのp−Si層を
形成した後に、エッチングによりパターニングを行っ
て、前記画素電極11の下方となる部位に、島状のシー
ト層90を形成した。
をオーバーエッチングとなるように設定した場合でも、
p−Si層32の突き抜けを防止して、確実にコンタク
トホール38を形成することができる。
iは、例えばリンのような不純物をドープすることによ
り低抵抗化させておくようにしても良い。また、ゲート
電極31とシート層90の端部との距離は、TFT30
の特性の劣化を防ぐために、2μm以上の距離を保つよ
うに設定しておくのが望ましい。
ことにより、次のような効果も確認することができた。
層32は、光が入射するとp−Siが有する光電変換効
果により光電流が発生してしまいTFT30のトランジ
スタ特性が劣化するが、本実施の形態では、対向基板2
には各TFT30に夫々対向する位置に複数のブラック
マトリクス23が形成されているので、入射光が直接に
p−Si層32に入射することが防止される。更にこれ
に加えて又は代えて、ゲート31を上側から覆うように
ソース電極35(信号電極)をAl等の不透明な金属薄
膜から形成すれば、ブラックマトリクス23と共に又は
単独で、p−Si層32への入射光(即ち、図1で上側
からの光)の入射を効果的に防ぐことが出来る。更に、
本実施形態においては、上述した遮光層3により、p−
Si層32の下方向からの光の入射が防止されている。
融点金属から形成すると、TFT30のスイッチング特
性が劣化することがあった。
を調べるために、遮光層を備えた種々の構成の液晶表示
パネルについて、TFT30のスイッチング特性の測定
を行ったところ、以上のようなシート層90を設けた本
実施形態の液晶表示パネル100においては、前記スイ
ッチング特性の劣化が発生しないということが判明し
た。
の研究によれば、まず、前記スイッチング特性の劣化に
ついては、前記遮光層3を形成する高融点金属からの拡
散等により、NSG等から形成される第1層間絶縁層4
1とp−Si層32との界面に有害な不純物が現れ、こ
の有害な不純物によって発生するものと考えられる。
においては、層厚500〜8000Åの第1層間絶縁層
41の表面部が、10〜1000Å程度エッチングによ
り取り除かれるため、前記表面部に現れる有害な不純物
が除去されたものと考えられる。
11に対応する領域に、p−Siかならるシート層90
を形成することにより、コンタクトホール38の形成時
におけるマージンを十分に採ることができるだけでな
く、遮光層3を高融点金属から形成した場合でも、第1
層間絶縁層41とp−Si層32との界面における高融
点金属による汚染等を防止し、TFT30のスイッチン
グ特性を確実に改善できることが判明した。
のアクティブマトリクス型液晶表示パネルの全体の構成
について説明する。
の平面図である。また、図5は、図4のH−H’線にお
ける液晶表示パネルの断面図を示す。
おける液晶表示パネルにおいては、前記TFTアレイ基
板1上に形成した画素電極11の表面に、前記共通電極
21を有する対向基板2が、適当な間隔をおいて配置さ
れ、TFT30により構成される各画素と対向基板2と
で形成される画面表示領域を、シール剤52により封止
している。シール剤52により囲まれた空間に液晶が封
入され、液晶層50が形成される。液晶層50は、画素
電極11からの電界が印加されていない状態で配向膜1
2及び22により所定の配向状態を採る。液晶層50
は、例えば一種又は数種類のネマティック液晶を混合し
た液晶からなる。シール剤52は、二つの基板1及び2
をそれらの周辺で張り合わせるための接着剤である。
ドライバ回路101及びY側駆動用ドライバ回路104
は、電荷の直流成分によりポリイミド等の配向膜12,
22や液晶層50の劣化を防ぐために、前記対向基板2
の外周より外側に配置している。
して組み立てた際に光が漏れないように対向基板2上に
ブラックマトリクス23と同一層で周辺見切り53を形
成する。
板2側に設けられた共通電極21に、TFTアレイ基板
1側から共通電極電位を供給するための上下基板導通用
端子106が、所定の径を有する導電性接着剤を介在さ
せて、対向基板2と導通を図るように構成されている。
また、外部実装端子102は、前記対向基板2より外側
の部分に配置され、ワイヤーボンディング、ACF(A
nisotropicConductive Fil
m)圧着等により外部ICと接続される。
101と前記外部実装端子102のみが描かれている
が、TFTアレイ基板1上にはその周辺部には、上述の
ようにX側駆動用ドライバ回路101及びY側駆動用ド
ライバ回路104が設けられており、図示しない配線に
よりソース電極35(信号電極)及びゲート電極31
(走査電極)に夫々電気的接続されている。X側駆動用
ドライバ回路101には、図示しない制御回路から即時
表示可能な形式に変換された表示信号が入力され、Y側
駆動用ドライバ回路104がパルス的にゲート電極31
(走査電極)に順番にゲート電圧を送るのに合わせて、
X側駆動用ドライバ回路101は表示信号に応じた信号
電圧をソース電極35(信号電極)に送る。本実施の形
態では特に、TFT30はp−Si(ポリシリコン)タ
イプのTFTであるので、TFT30の形成時に同一工
程で、 X側駆動用ドライバ回路101及びY側駆動用
ドライバ回路104を形成することも可能であり、製造
上有利である。
側駆動用ドライバ回路104をTFTアレイ基板1の上
に設ける代わりに、例えばTAB(テープオートメイテ
ッドボンディング基板)上に実装された駆動用LSI
に、TFTアレイ基板1の周辺部に設けられた異方性導
電フィルムを介して電気的及び機械的に接続するように
してもよい。
が、対向基板2の投射光が入射する側及びTFTアレイ
基板1の投射光が出射する側には夫々、例えば、TN
(ツイステッドネマティック)モード、 STN(スー
パーTN)モード、D−STN(ダブル−STN)モー
ド等の動作モードや、ノーマリーホワイトモード/ノー
マリーブラックモードの別に応じて、偏光フィルム、位
相差フィルム、偏光板などが所定の方向で配置される。
の動作について図1を参照して説明する。
けたX側駆動用ドライバ回路101は、この表示信号に
応じたタイミング及び大きさで信号電圧をソース電極3
5(信号電極)に印加し、これと並行して、Y側駆動用
駆動回路104(図1には図示せず)は、所定タイミン
グで電極31(走査電極)にゲート電圧をパルス的に順
次印加し、TFT30は駆動される。これにより、ゲー
ト電圧がオンとされた時点でソース電圧が印加されたT
FT30においては、ソース領域34、p−Si層32
に形成されたチャネル及びドレイン領域36を介して画
素電極11に電圧が印加される。そして、この画素電極
11の電圧は、ソース電圧が印加された時間よりも例え
ば3桁も長い時間だけ蓄積容量70(図3参照)により
維持される。
ると、液晶層50におけるこの画素電極11と共通電極
21とに挟まれた部分における液晶の配向状態が変化
し、ノーマリーホワイトモードであれば、電圧が印加さ
れた状態で入射光がこの液晶部分を通過不可能とされ、
ノーマリーブラックモードであれば、電圧が印加された
状態で入射光がこの液晶部分を通過可能とされ、全体と
して液晶表示パネル100からは表示信号に応じたコン
トラストを持つ光が出射する。
光層3により、戻り光による悪影響が低減され、更に、
シート層90の形成工程において、p−Si層32が形
成される遮光層3上の第1層間絶縁層41の表面部は所
定厚さだけエッチングされているので、TFT30のト
ランジスタ特性が改善されており、TFT30のスイッ
チング特性は良好に維持され、最終的には、液晶表示パ
ネル100により、高コントラストで色付きの良い高画
質の画像を表示することが可能となる。
たことにより、TFT30のトランジスタ特性がどの程
度改善されたかについて図6及び図7を参照して、検討
を加える。図6は、図1に示した液晶表示パネル100
についてのトランジスタ特性試験の結果を示す。これに
対し、図7は、図1に示した液晶表示パネル100にお
いて、シート層90を形成しなかった場合の比較例につ
いてのトランジスタ特性試験の結果を示す。尚、図6及
び図7において、横軸には、ゲート電極に印加するゲー
ト電圧を示し、縦軸にはその際に流れるドレイン電流を
示す。また、ソース・ドレイン電圧として15V及び4
Vの2種類の状態(nチャネルの場合:本実施の形態の
場合)並びにソース・ドレイン電圧として−15V及び
−4Vの2種類の状態(pチャネルの場合:比較例の場
合)について、夫々試験結果が示されている。
層41上にシート層90を形成した後にp−Si層32
を形成した本実施の形態が、シート層90を形成せずに
第1層間絶縁層41上に直接p−Si層32を形成した
場合よりも遥かにトランジスタのスイッチング特性が改
善されていることが分かる。
層3を全く設けることなく、戻り光の影響をそのまま受
けた例と比較すると、TFTのスイッチング特性は改善
されている。
態における液晶表示パネル100の製造プロセスについ
て説明する。
基板、ハードガラス等のTFTアレイ基板1を用意す
る。ここで、好ましくはN2(窒素)等の不活性ガス雰
囲気且つ約1000℃の高温でアニール処理し、後に実
施される高温プロセスにおけるTFTアレイ基板1に生
じる歪みが少なくなるように前処理しておく。このよう
に処理されたTFTアレイ基板1の全面に、スパッタリ
ング法、CVD法等により好ましくはTi、Cr、W、
Ta、Mo及びPdなどの高融点金属の金属シリサイド
等からなる遮光層を多結晶シリコン層の全面に形成す
る。その後フォトリソグラフィ工程及びエッチング工程
により、これらの基板全面に形成された多結晶シリコン
層及び遮光層をTFT30を形成する予定の領域にのみ
残して、遮光層3を形成する。
000Åが好ましく、更に約1500〜2500Åがよ
り好ましい。1000Åより薄いと遮光の効果(例え
ば、1/1000程度の透過率)が十分に得られず、ま
た3000Åより厚いと、TFT30の形成工程におけ
る高温環境と常温環境とにおける熱応力の発生が大きく
なり過ぎ、加えて遮光層3自体を形成するための時間や
コストの上昇を招くと共に後にTFT30を形成する第
1層間絶縁層41の段差が大きくなり過ぎてTFT30
の形成が困難になる。更に遮光層3の厚さが約1500
〜2500Åであれば、良好な遮光性が得られると共
に、段差の問題も実用上殆ど生じないで済む。遮光層3
は、少なくともTFT30のp−Si層32のうちチャ
ネル形成用の領域、ソース領域34及びドレイン領域3
6をTFTアレイ基板1の裏面から見て覆うように形成
される。
層3の上に、例えば、常圧又は減圧CVD法等によりT
EOSガス、TEBガス、TMOPガス等を用いて、N
SG、PSG、BSG、BSPGなどのシリケートガラ
ス膜、窒化膜や酸化シリコン膜等からなる第1層間絶縁
層41を形成する。第1層間絶縁層41の層厚は、約5
00〜8000Åが好ましい。或いは、熱酸化膜を形成
した後、更に減圧CVD法等により高温酸化シリコン膜
(HTO膜)や窒化膜を約500Åの比較的薄い厚さに
堆積し、厚さ約2000Åの多層構造を持つ第1層間絶
縁層41を形成してもよい。更に、このようなシリケー
トガラス膜に重ねて又は代えて、SOG(スピンオンガ
ラス:紡糸状ガラス)をスピンコートして平坦な膜を形
成してもよい。このように、第1層間絶縁層41の上面
をスピンコート処理により平坦化しておけば、後に上側
にTFT30を形成し易いという利点が得られる。
℃のアニール処理を施すことにより、汚染を防ぐと共に
平坦化してもよい。
層間絶縁層41の表面に、減圧CVD法等により、厚さ
500〜1500Å望ましくは800〜1200Åのポ
リシリコン層を形成した後に、エッチングによりパター
ニングを行って、後に形成されるTFTのドレイン領域
となる部位に島状のシート層90を形成する。エッチン
グにはウェットエッチングを用い、エッチング液には、
HF+NH4F、あるいはHF(+H2O)等を用いる
ことができる。また、エッチングを行う時間は、前記ポ
リシリコン層が除去される第1層間絶縁層41の表面部
が、10〜1000Å程度取り除かれるように設定する
ことが好ましい。このようなエッチング液によるエッチ
ングを行うことで、第1層間絶縁層41の表面部を平坦
化すると共に、遮光層3を形成する高融点金属による汚
染による影響を防止することができ、上述したように、
TFT30のスイッチング特性を改善することができ
る。
リコンは、例えばリンのような不純物をドープすること
により低抵抗化するようにしても良い。
シート層90及び上述のようにエッチングされた第1層
間絶縁層41の上に、約450〜550℃、好ましくは
約500℃の比較的低温環境中で、流量約400〜60
0cc/minのモノシランガス、ジシランガス等を用
いた減圧CVD(例えば、圧力約20〜40PaのCV
D)により、a−Si膜を形成する。その後、窒素雰囲
気中で、約600〜700℃にて約1〜10時間、好ま
しくは、4〜6時間のアニール処理を施することによ
り、p−Si膜を約500〜2000Åの厚さ、好まし
くは約1000Åの厚さとなるまで固相成長させる。こ
の際、nチャネル型のTFT30を作成する場合には、
Sb、As、PなどのV族元素のドーパントを僅かにイ
オン注入等によりドープする。また、TFT30をpチ
ャネル型とする場合には、Al、B、Ga、Inなどの
III族元素のドーパントを僅かにイオン注入等によりド
ープする。尚、a−Si膜を経ないで、減圧CVD法等
によりp−Si膜を直接形成しても良い。或いは、減圧
CVD法等により堆積したp−Si膜にシリコンイオン
を打ち込んで一旦非晶質化(アモルファス化)し、その
後アニール処理等により再結晶化させてp−Si膜を形
成しても良い。
Si層32を約900〜1300℃の温度、好ましくは
約1000℃の温度により熱酸化することにより、約3
00Åの比較的薄い厚さの熱酸化膜を形成し、更に減圧
CVD法等により窒化膜あるいは高温酸化シリコン膜
(HTO膜)33を約500Åの比較的薄い厚さに堆積
して、多層構造を持つゲート絶縁層33を形成する。
00〜1500Åの厚さ、好ましくは約350〜450
Åの厚さとなり、ゲート絶縁層33の厚さは、約200
〜1500Åの厚さ、好ましくは約300Åの厚さとな
る。このように高温熱酸化時間を短くすることにより、
特に8インチ程度の大型ウエーハを使用する場合に熱に
よるそりを防止することができる。但し、p−Si層3
2を熱酸化することのみにより、単一層構造を持つゲー
ト絶縁層33を形成してもよい。
Si層32上にゲート絶縁層33を介して、減圧CVD
法等によりp−Siを堆積した後、ゲートマスクを用い
たフォトリソグラフィ工程、エッチング工程等により、
ゲート電極31(走査電極)を形成する。
−Si層ではなく、Al等の金属膜又は金属シリサイド
膜から形成してもよいし、若しくはこれらの金属膜又は
金属シリサイド膜とp−Si膜を組み合わせて多層に形
成してもよい。この場合、ゲート電極31(走査電極)
を、ブラックマトリクス23が覆う領域の一部又は全部
に対応する遮光膜として配置すれば、金属膜や金属シリ
サイド膜の持つ遮光性により、ブラックマトリクス23
の一部又は全部を省略することも可能となる。この場合
特に、対向基板2とTFTアレイ基板1との貼り合わせ
ずれによる画素開口率の低下を防ぐことが出来る利点が
ある。
T30をLDD構造を持つnチャネル型のTFTとする
場合、p型のp−Si層32に、先ずソース領域34及
びドレイン領域36のうちチャネル側に夫々隣接する一
部を構成する低濃度ドープ領域を形成するために、ゲー
ト電極31を拡散マスクとして、PなどのV族元素のド
ーパントを低濃度で(例えば、Pイオンを1〜3×10
13/cm2のドーズ量にて)ドープし、続いて、ゲート
電極31よりも幅の広いマスクでレジスト層をゲート電
極31上に形成した後、同じくPなどのV族元素のドー
パントを高濃度で(例えば、Pイオンを1〜3×1015
/cm2のドーズ量にて)ドープする。また、TFT3
0をpチャネル型とする場合、n型のp−Si層32
に、ソース領域34及びドレイン領域36を形成するた
めに、BなどのIII族元素のドーパントを用いてドープ
する。このようにLDD構造とした場合、ショートチャ
ネル効果を低減できる利点が得られる。尚、このように
低濃度と高濃度の2段階に分けて、ドープを行わなくて
も良い。例えば、低濃度のドープを行わずに、オフセッ
ト構造のTFTとしてもよく、ゲート電極31をマスク
として、Pイオン、Bイオン等を用いたイオン注入技術
によりセルフアライン型のTFTとしてもよい。
−SiTFT及びpチャネル型p−SiTFTから構成
されるCMOS構造を持つX側駆動用ドライバ回路10
1及びY側駆動用ドライバ回路104をTFTアレイ基
板1上の周辺部に形成する。このように、TFT30は
p−SiTFTであるので、TFT30の形成時に同一
工程で、X側駆動用ドライバ回路101及びY側駆動用
ドライバ回路104を形成することができ、製造上有利
である。
ート電極31(走査電極)を覆うように、例えば、常圧
又は減圧CVD法やTEOSガス等を用いて、NSG、
PSG、BSG、BPSGなどのシリケートガラス膜や
酸化シリコン膜等からなる第2層間絶縁層42を形成す
る。第2層間絶縁層42の層厚は、約5000〜150
00Åが好ましい。
36を活性化するために約1000℃のアニール処理を
20分程度行った後、ソース電極31(信号電極)に対
するコンタクトホール37を、反応性エッチング、反応
性イオンビームエッチング等のドライエッチングにより
形成する。この際、反応性エッチング、反応性イオンビ
ームエッチングのような異方性エッチングにより、コン
タクトホール37を開口した方が、開口形状をマスク形
状とほぼ同じにできるという利点がある。但し、ドライ
エッチングとウエットエッチングとを組み合わせて開口
すれば、コンタクトホール37をテーパ状にできるの
で、配線接続時の断線を防止できるという利点が得られ
る。また、ゲート電極31(走査電極)を図示しない配
線と接続するためのコンタクトホールも、コンタクトホ
ール37と同一の工程により第2層間絶縁層42に開け
る。
層間絶縁層42の上に、スパッタリング処理等により、
Al等の低抵抗金属や金属シリサイド等を、約1000
〜5000 の厚さに堆積し、更にフォトリソグラフィ
工程、ウエットエッチング工程等により、ソース電極3
5(信号電極)を形成する。
を、ブラックマトリクス23が覆う領域の一部又は全部
に対応する遮光膜として配置すれば、Al等の金属膜や
金属シリサイド膜の持つ遮光性により、ブラックマトリ
クス23の一部又は全部を省略することも可能となる。
この場合特に、対向基板2とTFTアレイ基板1との貼
り合わせずれによる画素開口率の低下を防ぐことが出来
る利点がある。
ース電極35(信号電極)上を覆うように、例えば、常
圧又は減圧CVD法やTEOSガス等を用いて、NS
G、PSG、BSG、BPSGなどのシリケートガラス
膜、窒化膜や酸化シリコン膜等からなる第3層間絶縁層
43を形成する。第3層間絶縁層43の層厚は、約50
00〜15000Åが好ましい。或いは、このようなシ
リケートガラス膜に代えて又は重ねて、有機膜やSOG
(スピンオンガラス)をスピンコートして平坦な膜を形
成してもよい。
を電気的接続するためのコンタクトホール38を、ドラ
イエッチングにより形成する。この際、エッチングは、
エッチング量を時間等で制御すると共に、第1層間絶縁
膜41及び第2層間絶縁膜42に対してその厚みのばら
つきを考慮してオーバーエッチングとなるような条件に
設定する。これによって、ドレイン領域36まで確実に
達するコンタクトホール38が形成されると共に、たと
えオーバーエッチングが生じてコンタクトホール38が
ポリシリコンからなるドレイン領域36を突き抜けたと
しても、その下にシート層90が設けられているため、
このシート層90を突き抜けるほどまで深くはコンタク
トホール38が形成されないように制御することが可能
である。
例えばCHF3やSF6をエッチングガスとして用いる
反応性イオンエッチングやケミカルドライエッチング、
プラズマエッチング等が考えられる。例えば、CHF3
やSF6とHeの混合ガスを用いたドライエッチングの
場合の条件は、1600〜1700mTorrの圧力
で、100〜500Wのパワーである。また、ドライエ
ッチングの時のレートは、BPSG膜の場合は5500
Å/min±1500Å/min、NSG膜の場合は2
800Å/min±1500Å/min、ポリシリコン
層の場合は400Å/minである。
に短時間(例えば10秒以上1分以内)のウェットエッ
チングを行うことによって、コンタクトホール38にテ
ーパを形成するようにしても良い。このテーパによって
コンタクトホール38に対する画素電極11を構成する
ITO膜のカバレージを向上させることができ、また、
配線接続時の断線を防止できるという利点が得られる。
3層間絶縁層43の上に、スパッタリング処理等によ
り、ITO膜等の透明導電性薄膜を、約500〜200
0Åの厚さに堆積し、更にフォトリソグラフィ工程、ウ
エットエッチング工程等により、画素電極11を形成す
る。尚、当該液晶表示パネル100を反射型の液晶表示
装置に用いる場合には、Al等の反射率の高い不透明な
材料から画素電極11を形成してもよい。
の配向膜の塗布液を塗布した後、所定のプレティルト角
を持つように且つ所定方向でラビング処理を施すこと等
により、図1に示した配向膜12が形成される。
は、ガラス基板等が先ず用意され、この上において複数
のTFT30に夫々対応した位置にブラックマトリクス
23が、例えば金属クロムをスパッタリングした後、フ
ォトリソグラフィ工程、エッチング工程を経て形成され
る。尚、ブラックマトリクス23は、CrやNiなどの
金属材料の他、カーボンやTiをフォトレジストに分散
した樹脂ブラックなどの材料から形成してもよい。その
後、対向基板2の全面にスパッタリング処理等により、
ITO等の透明導電性薄膜を、約500〜2000Åの
厚さに堆積することにより、共通電極21を形成する。
更に、共通電極21の全面にポリイミド系の配向膜の塗
布液を塗布した後、所定のプレティルト角を持つように
且つ所定方向でラビング処理を施すこと等により、配向
膜22が形成される。
FTアレイ基板1と対向基板2とは、配向膜12及び2
2が対面するようにシール剤52により張り合わされ、
真空吸引等により、両基板間の空間に、例えば数種類の
ネマティック液晶を混合してなる液晶が吸引されて、液
晶層50が形成される。
ル100が完成する。
示パネル100によれば、TFTアレイ基板1側からの
戻り光等の光を遮光層3により確実に遮断しつつ、遮光
層3を形成する高融点金属の汚染によるTFT30に対
するスイッチング特性の劣化を防止することができ、高
コントラストで色付きの良い高画質の画像を表示するこ
とが可能になる。
液晶表示パネル100は、カラー液晶プロジェクタに適
用されるため、3つの液晶表示パネル100がRGB用
のライトバルブとして夫々用いられ、各パネルには夫々
RGB色分解用のダイクロイックミラーを介して分解さ
れた各色の光が入射光として夫々入射されることにな
る。従って、各実施の形態では、対向基板2に、カラー
フィルタは設けられていない。しかしながら、液晶表示
パネル100においてもブラックマトリックス23の形
成されていない画素電極11に対向する所定領域にRG
Bのカラーフィルタをその保護膜と共に、対向基板2上
に形成してもよい。このようにすれば、液晶プロジェク
タ以外の直視型や反射型のカラー液晶テレビなどのカラ
ー液晶表示装置に本実施の形態の液晶表示パネルを適用
できる。
は、従来と同様に入射光を対向基板2の側から入射する
こととしたが、遮光層3が存在するので、TFTアレイ
基板1の側から入射光を入射し、対向基板2の側から出
射するようにしても良い。即ち、このように液晶表示パ
ネル100を液晶プロジェクタに取り付けても、チャネ
ル形成用のa−Si層32に光が入射することを防ぐこ
とが出来、高画質の画像を表示することが可能である。
いて、TFTアレイ基板1側における液晶分子の配向不
良を抑制するために、第3層間絶縁層43の上に更に平
坦化膜をスピンコート等で塗布してもよい。
100のスイッチング素子は、正スタガ型のp−SiT
FTであるとして説明したが、逆スタガ型のTFTやa
−SiTFT等の他の形式のTFTに対しても、戻り光
がチャネル形成用の半導体層に入射するのを阻止すると
いう課題の下に、各種の形態での応用が可能である。
0においては、一例として液晶層50をネマティック液
晶から構成したが、液晶を高分子中に微小粒として分散
させた高分子分散型液晶を用いれば、配向膜12及び2
2、並びに前述の偏光フィルム、偏光板等が不要とな
り、光利用効率が高まることによる液晶表示パネルの高
輝度化や低消費電力化の利点が得られる。更に、画素電
極11をAl等の反射率の高い金属膜から構成すること
により、液晶表示パネル100を反射型液晶表示装置に
適用する場合には、電圧無印加状態で液晶分子がほぼ垂
直配向されたSH(スーパーホメオトロピック)型液晶
などを用いても良い。更にまた、液晶表示パネル100
においては、液晶層50に対し垂直な電界(縦電界)を
印加するように対向基板2の側に共通電極21を設けて
いるが、液晶層50に平行な電界(横電界)を印加する
ように一対の横電界発生用の電極から画素電極11を夫
々構成する(即ち、対向基板2の側には縦電界発生用の
電極を設けることなく、TFTアレイ基板1の側に横電
界発生用の電極を設ける)ことも可能である。このよう
に横電界を用いると、縦電界を用いた場合よりも視野角
を広げる上で有利である。その他、各種の液晶材料(液
晶相)、動作モード、液晶配列、駆動方法等に本実施の
形態を適用することが可能である。
法によれば、遮光層上に絶縁層を形成し、該絶縁層上の
少なくとも画素電極との対向領域にエッチングを用いて
導電性のシート層を形成すると共に、前記絶縁層及びシ
ート層上にチャネル層を有する複数のスイッチング素子
を形成するようにしたので、絶縁層のチャネル層が形成
される領域の表面を平坦化すると共に、当該表面とチャ
ネル層の界面における高融点金属の汚染による悪影響を
確実に防ぐことができ、戻り光等の光に対する遮光性能
と、スイッチング素子のスイッチング特性の双方を改善
することができる。従って、本発明の製造方法により製
造された液晶表示パネルによれば、高コントラストで色
付きの良い高画質の画像を表示することができる。
によれば、前記遮光層上に形成された層間絶縁層の表面
部を、シート層の形成工程において10から1000Å
の厚さ分だけエッチングしたので、層間絶縁層による絶
縁性を維持しつつ、チャネル層が形成される層間絶縁層
表面の平坦化と、層間絶縁層とチャネル層の界面におけ
る高融点金属による汚染の悪影響を防ぐことができる。
その結果、戻り光等の光に対する遮光性能と、スイッチ
ング素子のスイッチング特性の双方を改善することがで
き、本発明の製造方法により製造された液晶表示パネル
によれば、高コントラストで色付きの良い高画質の画像
を表示することができる。
エッチングにより層間絶縁層上の少なくとも画素電極に
対向する領域に導電性のシート層を形成すると共に、エ
ッチングにより前記シート層が取り除かれた前記層間絶
縁層上の領域に複数のスイッチング素子のチャネル層を
形成したので、前記シート層が取り除かれた前記層間絶
縁層上の領域の表面が平坦化されると共に、当該表面と
チャネル層の界面における高融点金属の汚染による悪影
響が確実に防止され、戻り光等の光に対する遮光性能
と、スイッチング素子のスイッチング特性の双方を改善
することができる。従って、高コントラストで色付きの
良い高画質の画像を表示することができる。
を示す断面図である。
イ基板上に形成される各層の透視図である。
断面図である。
平面図である。
TFTの特性を示す特性図である。
TFTの特性を示す特性図である。
追って示す工程図(その1)である。
追って示す工程図(その2)である。
Claims (3)
- 【請求項1】 第1基板と、第2基板と、前記第1及び
第2基板間に挟持された液晶と、を具備し、前記第1基
板上の前記液晶に対向する側にマトリックス状に複数の
画素電極を形成し、前記複数の画素電極に対応してスイ
ッチング素子を形成してなる液晶表示パネルの製造方法
であって、 前記第1基板上の前記スイッチング素子に対向する位置
に高融点金属からなる遮光層を形成する工程と、 前記遮光層上に絶縁層を形成する工程と、 前記絶縁層上に導電性層を形成する工程と、 前記導電性層をエッチングによりパターニングして前記
画素電極に対向する位置にシート層を形成するととも
に、前記導電層が除去された部分の前記絶縁層の表面を
前記エッチングにより取り除く工程と、 前記エッチングにより表面が取り除かれた前記絶縁層上
及び前記シート層上に半導体層を形成する工程と、 前記エッチングにより表面が取り除かれた前記絶縁層上
の前記半導体層に前記スイッチング素子のチャネル領域
を形成する工程と、 前記シート層と前記半導体層が重なる位置に前記画素電
極と前記スイッチング素子とを電気的に接続するコンタ
クトホールを設ける工程と、 を備えたことを特徴とする液晶表示パネルの製造方法。 - 【請求項2】 前記絶縁層を形成する工程では、層厚
500から8000オングストームの絶縁層を形成し、
前記シート層を形成する工程では、前記絶縁層のうちエ
ッチングにより10から1000オングストロームの層
厚分を除去することを特徴とする請求項1に記載の液晶
パネルの製造方法。 - 【請求項3】 第1基板と、第2基板と、前記第1及び
第2基板間に挟持された液晶と、を具備し、前記第1基
板上の前記液晶に対向する側にマトリックス状に配置さ
れた複数の画素電極と、前記複数の画素電極に対応して
配置されたスイッチング素子と、を具備する液晶表示パ
ネルであって、 前記第1基板上の前記スイッチング素子に対向する位置
に形成された高融点金属からなる遮光層と、 前記遮光層上に形成され、少なくともその一部の表面が
エッチングにより取り除かれた絶縁層と、 前記絶縁層上の前記画素電極に対向する位置に設けられ
てなる導電性のシート層と、 前記エッチングにより表面が取り除かれた前記絶縁層上
及び前記シート層上に形成された半導体層と、を有し、 前記スイッチング素子は前記エッチングにより表面が取
り除かれた前記絶縁層上の前記半導体層にチャネル領域
が形成され、 前記シート層と前記半導体層が重なる位置に前記画素電
極と前記スイッチング素子とを電気的に接続するコンタ
クトホールが設けられてなることを特徴とする液晶表示
パネル。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26226897A JP3489409B2 (ja) | 1997-09-26 | 1997-09-26 | 液晶表示パネルの製造方法及び液晶表示パネル |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26226897A JP3489409B2 (ja) | 1997-09-26 | 1997-09-26 | 液晶表示パネルの製造方法及び液晶表示パネル |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11101988A JPH11101988A (ja) | 1999-04-13 |
JP3489409B2 true JP3489409B2 (ja) | 2004-01-19 |
Family
ID=17373439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26226897A Expired - Fee Related JP3489409B2 (ja) | 1997-09-26 | 1997-09-26 | 液晶表示パネルの製造方法及び液晶表示パネル |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3489409B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6512504B1 (en) * | 1999-04-27 | 2003-01-28 | Semiconductor Energy Laborayory Co., Ltd. | Electronic device and electronic apparatus |
US6680487B1 (en) * | 1999-05-14 | 2004-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same |
GB0028877D0 (en) * | 2000-11-28 | 2001-01-10 | Koninkl Philips Electronics Nv | Liquid crystal displays |
CN102569187B (zh) * | 2011-12-21 | 2014-08-06 | 深圳市华星光电技术有限公司 | 一种低温多晶硅显示装置及其制作方法 |
-
1997
- 1997-09-26 JP JP26226897A patent/JP3489409B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11101988A (ja) | 1999-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6850292B1 (en) | Electric-optic device, method of fabricating the same, and electronic apparatus | |
JP3424234B2 (ja) | 電気光学装置及びその製造方法 | |
JP2001356709A (ja) | 電気光学装置及びその製造方法 | |
JP3687399B2 (ja) | 電気光学装置及びその製造方法 | |
JP4021014B2 (ja) | 液晶表示パネル及び薄膜トランジスタアレイ基板 | |
JP3374717B2 (ja) | 液晶表示パネルの製造方法 | |
JP2000056319A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP3690119B2 (ja) | 液晶装置及び投射型表示装置 | |
JP3489409B2 (ja) | 液晶表示パネルの製造方法及び液晶表示パネル | |
JP4148239B2 (ja) | 液晶表示パネル | |
JP3456384B2 (ja) | 液晶表示パネル | |
JP4434262B2 (ja) | 液晶表示パネル | |
JP3757658B2 (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
JP2006053572A (ja) | 電気光学装置およびそれを用いた表示装置 | |
JP3769389B2 (ja) | 電気光学装置の製造方法及び電気光学装置 | |
JPH11183934A (ja) | 液晶パネル及びその製造方法並びに電子機器 | |
JP3780653B2 (ja) | 液晶表示パネルの製造方法 | |
JP3620235B2 (ja) | 液晶表示パネル及びその製造方法 | |
JPH11311803A (ja) | 電気光学パネル及び電子機器 | |
JP3767204B2 (ja) | 電気光学装置 | |
JP3642326B2 (ja) | 液晶パネル、電子機器、及びtftアレイ基板 | |
JP3674260B2 (ja) | 液晶表示パネルの製造方法、薄膜トランジスタアレイ基板、液晶表示パネル並びに液晶プロジェクタ | |
JPH11311802A (ja) | 電気光学パネル及び電子機器 | |
JP3685178B2 (ja) | Tftアレイ基板及び液晶表示パネル | |
JP4522666B2 (ja) | Tftアレイ基板、液晶パネル及び液晶プロジェクタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031007 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |