JP4021014B2 - 液晶表示パネル及び薄膜トランジスタアレイ基板 - Google Patents
液晶表示パネル及び薄膜トランジスタアレイ基板 Download PDFInfo
- Publication number
- JP4021014B2 JP4021014B2 JP24729597A JP24729597A JP4021014B2 JP 4021014 B2 JP4021014 B2 JP 4021014B2 JP 24729597 A JP24729597 A JP 24729597A JP 24729597 A JP24729597 A JP 24729597A JP 4021014 B2 JP4021014 B2 JP 4021014B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- liquid crystal
- tft
- light shielding
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Optical Elements Other Than Lenses (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＴＦＴ（薄膜トランジスタ）駆動によるアクティブマトリクス駆動方式の液晶表示パネルの技術分野に属し、特に、液晶プロジェクタ等に用いられる、ＴＦＴの下側にブラックマトリクスを設けた形式の液晶表示パネル、薄膜トランジスタアレイ基板の技術分野に属する。
【０００２】
【従来の技術】
従来、この種の液晶プロジェクタ等にライトバルブとして用いられる液晶表示パネルにおいては一般に、液晶層を挟んでＴＦＴアレイ基板に対向配置される対向基板の側から投射光が入射される。ここで、投射光がＴＦＴのａ−Ｓｉ（アモルファスシリコン）膜やｐ−Ｓｉ（ポリシリコン）膜から構成されたチャネル形成用の領域に入射すると、この領域において光電変換効果により光電流が発生してしまいＴＦＴのトランジスタ特性が劣化する。このため、対向基板には、各ＴＦＴに夫々対向する位置に複数のブラックマトリクスと呼ばれる遮光層が形成されるのが一般的である。このようなブラックマトリクスは、Ｃｒ（クロム）などの金属材料や、カーボンをフォトレジストに分散した樹脂ブラックなどの材料から作られ、上述のＴＦＴのａ−Ｓｉ膜やｐ−Ｓｉ膜に対する遮光の他に、コントラストの向上、色材の混色防止などの機能を有する。
【０００３】
更に、この種の液晶表示パネルにおいては特にトップゲート構造（即ち、ＴＦＴアレイ基板上においてゲート電極がチャネルの上側に設けられた構造）を採る正スタガ型又はコプラナー型のａ−Ｓｉ又はｐ−ＳｉＴＦＴを用いる場合には、投射光の一部が液晶プロジェクタ内の投射光学系により戻り光として、ＴＦＴアレイ基板の側からＴＦＴのチャネルに入射するのを防ぐ必要がある。
【０００４】
このために、特開平９−１２７４９７号公報、特公平３−５２６１１号公報，特開平３−１２５１２３号公報、特開平８−１７１１０１号公報等では、石英基板等からなるＴＦＴアレイ基板上においてＴＦＴに対向する位置（即ち、ＴＦＴの下側）にも、ブラックマトリクスを形成する技術を提案している。このブラックマトリクスにより、ＴＦＴのａ−Ｓｉ膜やｐ−Ｓｉ膜に対する戻り光の遮光が可能となるとされている。特にこの技術によれば、ＴＦＴアレイ基板上のブラックマトリクス形成工程の後に行われるＴＦＴ形成工程における高温処理により、ブラックマトリクスが破壊されたり溶融したりしないようにするために、ブラックマトリクスを不透明な高融点金属から形成するようにしている。
【０００５】
【発明が解決しようとする課題】
しかしながら、上述した従来の技術によれば、戻り光の遮光用のブラックマトリクスは高融点金属からなるため、ブラックマトリクスが形成される石英基板等からなるＴＦＴアレイ基板との熱的相性が悪い。より具体的には、高温環境と常温環境とに置かれた場合には、ブラックマトリクスとＴＦＴアレイ基板との熱膨張率等の物理的性質の差に起因して両者の間に応力が発生してしまう。このため、ブラックマトリクスに歪みが生じたりクラックが入ったりし、或いは、ＴＦＴアレイ基板、層間絶縁層、ＴＦＴの各構成要素等に歪みが生じたり、クラックが入ってしまう。この結果、ブラックマトリクスのクラックから戻り光の一部がＴＦＴのチャネルに入射したり、ＴＦＴの形成工程に悪影響を及ぼしてしまう。
【０００６】
更に、上述した従来の技術によれば、ＴＦＴアレイ基板の側から入射した戻り光が、ブラックマトリクスの形成されていない領域から、ブラックマトリクスとＴＦＴとを絶縁するために設けられたＮＳＧ（ノンドープトシリケートガラス）等からなる層間絶縁層に入射する。このように入射した戻り光の一部が、当該層間絶縁層の上面や、更にチャネルの上側に形成されるＮＳＧ等からなる他の層間絶縁層や金属電極等により反射される結果、これらの層間絶縁層等で反射又は多重反射した戻り光が、チャネル形成用のａ−Ｓｉ膜やｐ−Ｓｉ膜に入射する。この結果、 チャネルにおいて光電変換効果による光電流が発生してしまうことになる。
【０００７】
以上の結果、上述した従来の技術によれば、 ＴＦＴの下側に遮光膜を形成したことにより、ＴＦＴのトランジスタ特性が劣化してしまうという問題点があり、更に、このように構成された遮光膜では、戻り光を遮光するには十分でないという問題点もある。
【０００８】
本発明は上述した問題点に鑑みなされたものであり、ＴＦＴ等のスイッチング素子の下側からの戻り光等の光に対する遮光性能と該スイッチング素子のスイッチング特性とを改善し得る、アクティブマトリクス駆動方式の液晶表示パネルを提供することを課題とする。
【０００９】
【課題を解決するための手段】
請求項１に記載の液晶表示パネルは上記課題を解決するために、一対の第１及び第２基板と、該第１及び第２基板間に挟持された液晶と、前記第１基板の前記液晶に対面する側にマトリクス状に設けられた複数の透明な画素電極と、前記第１基板上に前記複数の画素電極に対応して設けられた複数のスイッチング素子を構成するゲート電極および半導体層と、該複数のスイッチング素子に接続される金属薄膜からなるソース電極と、前記複数のスイッチング素子に夫々対向する位置において前記複数のスイッチング素子下方の前記第１基板上に設けられた多結晶シリコン層と、該多結晶シリコン層に重なる位置において前記多結晶シリコン層上に積層された高融点金属からなる遮光層と、前記遮光層と前記複数のスイッチング素子との間に設けられた層間絶縁層とを備え、前記多結晶シリコン層と前記遮光層との積層は前記半導体層よりも幅広かつ前記ソース電極と交差するように延在して形成され、前記画素電極は、前記積層と前記ソース電極とによって区画されるように形成されてなることを特徴とする。
【００１０】
請求項１に記載の液晶表示パネルによれば、高融点金属からなる遮光層は、スイッチング素子に対向する位置に設けられているので、第１基板の側から戻り光などの光が当該液晶表示パネルに入射しても、この光がスイッチング素子に入射するのを防ぐことが出来る。更に、多結晶シリコン層は、遮光層が重なる位置において第１基板と遮光層との間に設けられている。このため、遮光層は、高融点金属からなるにも拘わらず、多結晶シリコン層を介して石英基板等の第１基板に形成されるので、高融点金属からなる遮光層と石英基板等からなる第１基板との熱的相性の悪さが緩和されている。より具体的には、高温環境と常温環境とに置かれた場合でも、遮光層と第１基板との熱膨張率等の物理的性質の差に起因して発生する両者間の応力を、両者間に介在する多結晶シリコン層により緩和し得る。このため、遮光層に歪みが生じたりクラックが入ったり、或いは、第１基板、多結晶シリコン層、スイッチング素子の各構成要素などに歪みが生じたり、クラックが入ってしまうのを阻止し得る。
【００１１】
また、仮に石英基板等の第１基板上に直接形成された高融点金属からなる遮光層をエッチング除去した後には、即ち、第１基板と遮光層とが界面を持つ状態で、遮光層をエッチング除去したと仮定すると、第１基板の表面が荒れ、最終的にはその上方に形成されるＴＦＴ等のスイッチング素子の特性が劣化する。しかしながら、本発明によれば、多結晶シリコン層が第１基板と遮光層との間に設けられているので、多結晶シリコン層と第１基板との間に界面が存在する状態で遮光層をエッチング除去することができ、この結果、第１基板の表面が比較的荒れないまま、遮光層の上方にスイッチング素子を形成できる。
【００１５】
請求項２に記載の液晶表示パネルは上記課題を解決するために、前記第１基板は、石英基板であり、前記高融点金属は、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む金属シリサイドであることを特徴とする。
【００１６】
請求項２に記載の液晶表示パネルによれば、金属シリサイドからなりシリコンを含む遮光層と、石英基板からなる第１基板や多結晶シリコン層との熱的相性が良い。より具体的には、高温環境と常温環境とに置かれた場合でも、遮光層と第１基板や多結晶シリコン層との間で、熱膨張率等の物理的性質の差に起因して発生する応力が更に緩和される。
【００１７】
請求項３に記載の液晶表示パネルは上記課題を解決するために、前記遮光層は、１０００から３０００Åの層厚を夫々持ち、前記多結晶シリコン層は、５００から２０００Åの層厚を夫々持つことを特徴とする。
【００１８】
請求項３に記載の液晶表示パネルによれば、遮光層は、１０００Åより厚いので、遮光の効果が十分に期待でき、３０００Åより薄いので、スイッチング素子の形成工程における高温環境と常温環境とにおける熱応力を、多結晶シリコン層により十分に緩和出来る程度に抑えられる。そして、多結晶シリコン層は、５００Åより厚いので、遮光層で発生する応力を緩和する効果が十分に期待でき、２０００Åより薄いので、後にスイッチング素子を形成する層間絶縁層の段差を、スイッチング素子を容易に形成可能な程度に抑えることができる。
【００１９】
請求項４に記載の液晶表示パネルは上記課題を解決するために、前記層間絶縁層は、前記複数のスイッチング素子が設けられる面がスピンコート処理又はＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理により平坦化されていることを特徴とする。
【００２０】
請求項４に記載の液晶表示パネルによれば、スピンコート処理又はＣＭＰ処理により平坦化された層間絶縁層の面上に、複数のスイッチング素子を設けるので、スイッチング素子を容易に形成することが可能となる。
【００２１】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされよう。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００２３】
＜第１の実施の形態＞
図１は、本発明の第１の実施の形態である液晶表示パネルの断面図である。尚、図１においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また図２は、図１に示したＴＦＴアレイ基板１上に形成される各種電極等の平面図である。
【００２４】
図１において、液晶表示パネル１００ａは、透明な第１基板の一例を構成するＴＦＴアレイ基板１と、これに対向配置される透明な第２基板の一例を構成する対向基板２とを備えている。ＴＦＴアレイ基板１は、例えば石英基板からなり、対向基板２は、例えばガラス基板からなる。
【００２５】
ＴＦＴアレイ基板１には、図２に示すように、マトリクス状に複数の透明な画素電極１１が設けられており、図１に示すようにその上側には、ラビング処理等の所定の配向処理が施された配向膜１２が設けられている。画素電極１１は例えば、ＩＴＯ膜（インジウム・ティン・オキサイド膜）などの透明導電性薄膜からなる。また配向膜１２は例えば、ポリイミド薄膜などの有機薄膜からなる。
【００２６】
他方、対向基板２には、その全面に渡って共通電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。共通電極２１は例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜２２は、ポリイミド薄膜などの有機薄膜からなる。
【００２７】
ＴＦＴアレイ基板１には、図１及び図２に示すように、複数の画素電極１１に夫々隣接する位置に、複数の画素電極１１を夫々スイッチング制御する、スイッチング素子の一例としての複数のＴＦＴ３０が設けられている。
【００２８】
対向基板２には、更に、ブラックマトリクス２３が、ＴＦＴ３０に対向する所定領域に設けられている。このようなブラックマトリクスは、Ｃｒ（クロム）やＮｉ（ニッケル）などの金属材料や、カーボンやＴｉ（チタン）をフォトレジストに分散した樹脂ブラックなどの材料から作られ、ＴＦＴ３０のｐ−Ｓｉ（ポリシリコン）層３２に対する遮光の他に、コントラストの向上、色材の混色防止などの機能を有する。
【００２９】
このように構成され、画素電極１１と共通電極２１とが対面するように配置されたＴＦＴアレイ基板１と対向基板２との間には、後述のシール剤５２（図４及び図５参照）により囲まれた空間に液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極１１からの電界が印加されていない状態で配向膜１２及び２２により所定の配向状態を採る。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール剤５２は、二つの基板１及び２をそれらの周辺で張り合わせるための接着剤である。
【００３０】
ＴＦＴ３０に夫々対向する位置においてＴＦＴアレイ基板１と複数のＴＦＴ３０との間には、高融点金属からなる遮光層３ａが夫々設けられている。該遮光層３ａが夫々重なる位置においてＴＦＴアレイ基板１と遮光層３ａとの間には、多結晶シリコン層４ａが夫々設けられている。更に、遮光層３ａと複数のＴＦＴ３０との間には、第１層間絶縁層４１が設けられている。第１層間絶縁層４１は、ＴＦＴ３０を構成するｐ−Ｓｉ層３２を遮光層３ａから電気的絶縁するために設けられるものである。更に、第１層間絶縁層４１は、ＴＦＴアレイ基板１の全面に形成されることにより、ＴＦＴ３０のための下地膜としての機能をも有する。即ち、ＴＦＴアレイ基板１の表面の研磨時における荒れや、洗浄後に残る汚れ等でＴＦＴ３０の特性の劣化を防止する機能を有する。
【００３１】
本実施の形態では特に、このように遮光層３ａは高融点金属からなるにも拘わらず、多結晶シリコン層４ａを介して石英基板等のＴＦＴアレイ基板１上に形成されるため、遮光層３ａとＴＦＴアレイ基板１との熱的相性の悪さが緩和されている。より具体的には、高温環境と常温環境とに置かれた場合でも、遮光層３ａとＴＦＴアレイ基板１との熱膨張率等の物理的性質の差に起因して発生する両者間の応力を、両者間に介在する多結晶シリコン層４ａにより緩和し得る。このため、遮光層３ａに歪みが生じたりクラックが入ったり、或いは、ＴＦＴアレイ基板１、多結晶シリコン層４ｂ、ＴＦＴ３０の各構成要素などに歪みが生じたり、クラックが入ってしまう事態を、前述した従来の技術（特開平９−１２７４９７号公報等）を用いた場合と比較して、かなり良く阻止し得る。この結果、遮光層３ａの遮光性や信頼性は格段に向上することとなり、ＴＦＴ３０のスイッチング特性などのトランジスタ特性を改善することが出来る。
【００３２】
第１層間絶縁層４１は、例えば、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス又は、酸化シリコン膜等からなる。
【００３３】
遮光層３ａは、例えば、 Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）及びＰｄ（鉛）などの高融点金属からなる。より好ましくは、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む金属シリサイド（例えば、タングステンシリサイドＷＳｉ）からなる。このように金属シリサイドから構成すると、即ち、シリコンを遮光層の材料に含ませると、多結晶シリコン層４ａや、シリコンを含んでなる第１層間絶縁層４１との熱的相性が良くなる。より具体的には、高温環境と常温環境とに置かれた場合でも、遮光層３ａと多結晶シリコン層４ａや第１層間絶縁層４１との間で、熱膨張率等の物理的性質の差に起因して発生する応力が更に緩和される。
【００３４】
これらの結果、本実施の形態によれば、遮光層３ａに歪みが生じたりクラックが入ったり、或いは、ＴＦＴアレイ基板１、第１層間絶縁層４１、ＴＦＴ３０の各構成要素等に歪みが生じたり、クラックが入ってしまう事態を更に効果的に回避し得る。このため、遮光層３ａのクラックから戻り光の一部がＴＦＴ３０のチャネルに入射することや、遮光層３ａ等の歪みやクラックにより、その後のＴＦＴの形成工程に悪影響を及ぼすことを効果的に阻止できる。従って、本第１の実施の形態によれば、ＴＦＴ３０のトランジスタ特性が改善され、最終的には、液晶表示パネル１００ａにより、高コントラストで色付きの良い高画質の画像を表示することが可能となる。
【００３５】
更に第１の実施の形態では、前述した従来の技術（特開平９−１２７４９７号公報等）と比べて、次の見地からもＴＦＴ３０のトランジスタ特性が改善されている。即ち、前述した従来の技術の場合には、多結晶シリコン層４ａが存在しないため、高融点金属からなる遮光層３ａをエッチング除去した後に、ＴＦＴ３０の下地となる第１層間絶縁層４１が形成され、その上にＴＦＴ３０が形成されることになる。ここで、本願発明者らの研究によれば、高融点金属からなる遮光層３ａをエッチング除去した後には、石英基板等のＴＦＴアレイ基板１の表面が荒れ、最終的にはその上方に形成されるＴＦＴ３０の特性が劣化することが知られている。ここで、第１の実施の形態では、多結晶シリコン層４ａとＴＦＴアレイ基板１との間に界面が存在すると共に、ＴＦＴアレイ基板１と遮光層３ａとでは間に界面が存在しない層構造を採用しているため、遮光層３ａ及び多結晶シリコン層４ａをエッチング除去した後でも、ＴＦＴアレイ基板１の表面が比較的荒れないで済む。従って、第１の実施の形態によれば、ＴＦＴ３０のトランジスタ特性がより改善される。
【００３６】
尚、遮光層３ａは、図示しないコンタクトホールを介して所定の配線を経て、接地されているか又は定電位源に接続されている。このため、遮光層３ａの電位が変化することにより、ＴＦＴ３０のスイッチング特性等に悪影響を及ぼすことがない。但し、遮光層３ａは電気的に浮遊していてもよいし、或いは、遮光層３ａを後述の蓄積容量（図３参照）用の配線として使用することも可能である。
【００３７】
図１に示すように、ＴＦＴ３０は、ゲート電極３１（走査電極）、ゲート電極３１からの電界によりチャネルが形成されるｐ−Ｓｉ層３２、ゲート電極３１とｐ−Ｓｉ層３２とを絶縁するゲート絶縁層３３、ｐ−Ｓｉ層３２に形成されたソース領域３４、ソース電極３５（信号電極）、及びｐ−Ｓｉ層３２に形成されたドレイン領域３６を備えている。ドレイン領域３６には、複数の画素電極１１のうちの対応する一つが接続されている。ソース領域３４及びドレイン領域３６は後述のように、ｐ−Ｓｉ層３２に対し、ｎ型又はｐ型のチャネルを形成するかに応じて所定濃度のｎ型用又はｐ型用のドーパントをドープすることにより形成されている。ｎ型チャネルのＴＦＴは、動作速度が速いという利点があり、ｐ型チャネルのＴＦＴは、ｐ型チャネルを形成するのが容易であるという利点がある。ソース電極３５（信号電極）は、画素電極１１と同様にＩＴＯ膜等の透明導電性薄膜から構成してもよいし、Ａｌ等の金属膜や金属シリサイドなどの不透明な薄膜から構成してもよい。また、ゲート電極３１、ゲート絶縁層３３及び第１層間絶縁層４１の上には、ソース領域３４へ通じるコンタクトホール３７及びドレイン領域３６へ通じるコンタクトホール３８が夫々形成された第２層間絶縁層４２が形成されている。このソース領域３４へのコンタクトホール３７を介して、ソース電極３５（信号電極）はソース領域３４に電気的接続されている。更に、ソース電極３５（信号電極）及び第２絶縁層４２の上には、ドレイン領域３６へのコンタクトホール３８が形成された第３層間絶縁層４３が形成されている。このドレイン領域３６へのコンタクトホール３８を介して、画素電極１１はドレイン領域３６に電気的接続されている。前述の画素電極１１は、このように構成された第３層間絶縁層４３の上面に設けられている。
【００３８】
ここで、一般には、チャネルが形成されるｐ−Ｓｉ層３２は、光が入射するとｐ−Ｓｉが有する光電変換効果により光電流が発生してしまいＴＦＴ３０のトランジスタ特性が劣化するが、本実施の形態では、対向基板２には各ＴＦＴ３０に夫々対向する位置に複数のブラックマトリクス２３が形成されているので、入射光が直接にｐ−Ｓｉ層３２に入射することが防止される。更にこれに加えて又は代えて、ゲート電極３１を上側から覆うようにソース電極３５（信号電極）をＡｌ等の不透明な金属薄膜から形成すれば、ブラックマトリクス２３と共に又は単独で、ｐ−Ｓｉ層３２への入射光（即ち、図１で上側からの光）の入射を効果的に防ぐことが出来る。
【００３９】
図２の平面図に示すように、以上のように構成された画素電極１１は、ＴＦＴアレイ基板１上にマトリクス状に配列され、各画素電極１１に隣接してＴＦＴ３０が設けられており、また画素電極１１の縦横の境界に夫々沿ってソース電極３５（信号電極）及びゲート電極３１（走査電極）が設けられている。尚、図２は、説明の都合上、画素電極１１のマトリクス状配列等を簡略化して示すためのものであり、実際の各電極は層間絶縁層の間や上をコンタクトホール等を介して配線されており、図１から分かるように３次元的により複雑な構成を有している。
【００４０】
図１には示されていないが、図３に示すように、画素電極１１には蓄積容量７０が夫々設けられている。この蓄積容量７０は、より具体的には、ｐ−Ｓｉ層３２と同一工程により形成されるｐ−Ｓｉ層３２’、ゲート絶縁層３３と同一工程により形成される絶縁層３３’、ゲート電極３１と同一工程により形成される蓄積容量電極（容量線）３１’、第２及び第３層間絶縁層４２及び４３、並びに第２及び第３層間絶縁層４２及び４３を介して蓄積容量電極３１’に対向する画素電極１１の一部から構成されている。このように蓄積容量７０が設けられているため、デューティー比が小さくても高詳細な表示が可能とされる。尚、蓄積容量電極（容量線）３１’は、図２に示すように、ＴＦＴアレイ基板１の面上においてゲート電極（走査電極）３１と平行に設けられている。また前述のように、遮光層３を蓄積容量７０の配線として利用することも可能である。
【００４１】
以上のように構成された液晶表示パネル１００の全体構成を図４及び図５を参照して説明する。尚、図４は、ＴＦＴアレイ基板１をその上に形成された各構成要素と共に対向基板２の側から見た平面図であり、図５は、対向基板２を含めて示す図４のＨ−Ｈ’断面図である。
【００４２】
図４において、ＴＦＴアレイ基板１の上には、シール剤５２がその縁に沿って設けられており、その内側に並行して対向基板２の周辺見切り５３が規定されている。シール剤５２の外側の領域には、Ｘ側駆動用ドライバ回路１０１及び実装端子１０２がＴＦＴアレイ基板１の一辺に沿って設けられており、Ｙ側駆動用ドライバ回路１０４が、この一辺に隣接する２辺に沿って設けられている。更にＴＦＴアレイ基板１の残る一辺には、複数の配線１０５が設けられている。また、シール剤５２の四隅には、ＴＦＴアレイ基板１と対向基板２との間で電気的導通をとるための導通剤からなる銀点１０６が設けられている。そして、図５に示すように、図４に示したシール剤５２とほぼ同じ輪郭を持つ対向基板２が当該シール剤５２によりＴＦＴアレイ基板１に固着されている。
【００４３】
Ｘ側駆動用ドライバ回路１０１及びＹ用駆動用ドライバ回路１０４は配線によりソース電極３５（信号電極）及びゲート電極３１（走査電極）に夫々電気的接続されている。Ｘ側駆動用ドライバ回路１０１には、図示しない制御回路から即時表示可能な形式に変換された表示信号が入力され、Ｙ側駆動用ドライバ回路１０４がパルス的にゲート電極３１（走査電極）に順番にゲート電圧を送るのに合わせて、Ｘ側駆動用ドライバ回路１０１は表示信号に応じた信号電圧をソース電極３５（信号電極）に送る。本実施の形態では特に、ＴＦＴ３０はｐ−Ｓｉ（ポリシリコン）タイプのＴＦＴであるので、ＴＦＴ３０の形成時に同一工程で、 Ｘ側駆動用ドライバ回路１０１及びＹ側駆動用ドライバ回路１０４を形成することも可能であり、製造上有利である。
【００４４】
尚、Ｘ側駆動用ドライバ回路１０１及びＹ側駆動用ドライバ回路１０４をＴＦＴアレイ基板１の上に設ける代わりに、例えばＴＡＢ（テープオートメイテッドボンディング基板）上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。
【００４５】
また、図１から図５には示されていないが、対向基板２の投射光が入射する側及びＴＦＴアレイ基板１の投射光が出射する側には夫々、例えば、ＴＮ（ツイステッドネマティック）モード、 ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【００４６】
次に以上のように構成された本実施の形態の動作について図１から図５を参照して説明する。
【００４７】
先ず、制御回路から表示信号を受けたＸ側駆動用ドライバ回路１０１は、この表示信号に応じたタイミング及び大きさで信号電圧をソース電極３５（信号電極）に印加し、これと並行して、Ｙ側駆動用ドライバ回路１０４は、所定タイミングで電極３１（走査電極）にゲート電圧をパルス的に順次印加し、ＴＦＴ３０は駆動される。これにより、ゲート電圧がオンとされた時点でソース電圧が印加されたＴＦＴ３０においては、ソース領域３４、ｐ−Ｓｉ層３２に形成されたチャネル及びドレイン領域３６を介して画素電極１１に電圧が印加される。そして、この画素電極１１の電圧は、ソース電圧が印加された時間よりも例えば３桁も長い時間だけ蓄積容量７０（図３参照）により維持される。
【００４８】
このように画素電極１１に電圧が印加されると、液晶層５０におけるこの画素電極１１と共通電極２１とに挟まれた部分における液晶の配向状態が変化し、ノーマリーホワイトモードであれば、電圧が印加された状態で入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、電圧が印加された状態で入射光がこの液晶部分を通過可能とされ、全体として液晶表示パネル１００ａからは表示信号に応じたコントラストを持つ光が出射する。
【００４９】
特に本実施の形態では、ＴＦＴ３０の下側には、遮光層３ａが多結晶シリコン層４ａに重ねて設けられているので、前述のように戻り光による悪影響が低減されるため、ＴＦＴ３０のトランジスタ特性が改善されており、最終的には、液晶表示パネル１００ａにより、高コントラストで色付きの良い高画質の画像を表示することが可能となる。
【００５０】
次に、このように遮光層３ａが多結晶シリコン層４ａに重ねて設けられている構成により、ＴＦＴ３０のトランジスタ特性がどの程度改善されたかについて図６及び図７を参照して、検討を加える。図６は、図１に示した液晶表示パネル１００ａについてのトランジスタ特性試験の結果を示す。これに対し、図７は、図１に示した液晶表示パネル１００ａの構成から、多結晶シリコン層４ａを除外した構成を有する比較例についてのトランジスタ特性試験の結果を示す。尚、図６及び図７において、横軸には、ゲート電極に印加するゲート電圧を示し、縦軸にはその際に流れるドレイン電流を示す。また、ソース・ドレイン電圧として１５Ｖ及び４Ｖの２種類の状態について、夫々試験結果が示されている。
【００５１】
図６と図７とを比較すると、ＴＦＴアレイ基板１上に先ず多結晶シリコン層４ａを形成して、これに重ねて遮光層３ａを設けた本実施の形態が、ＴＦＴアレイ基板１の上に直接遮光層３ａを形成した場合よりも遥かにトランジスタのスイッチング特性が改善されていることが分かる。
【００５２】
尚、図７に示した比較例の場合でも、遮光層３ａを全く設けることなく、戻り光の影響をそのまま受けた例と比較すると、ＴＦＴのスイッチング特性は改善されている。
【００５３】
次に、第１の実施の形態の液晶表示パネル１００ａの製造プロセスについて図８及び図９を参照して説明する。
【００５４】
先ず図８の工程（１）に示すように、石英基板、ハードガラス等のＴＦＴアレイ基板１を用意する。ここで、好ましくはＮ2（窒素）等の不活性ガス雰囲気且つ約１０００℃の高温でアニール処理し、後に実施される高温プロセスにおけるＴＦＴアレイ基板１に生じる歪みが少なくなるように前処理しておく。このように処理されたＴＦＴアレイ基板１の全面に減圧ＣＶＤ法等により多結晶シリコン層を形成し、更に、スパッタリング法、ＣＶＤ法等により好ましくはＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄなどの高融点金属の金属シリサイド等からなる遮光層を多結晶シリコン層の全面に形成する。その後フォトリソグラフィ工程及びエッチング工程により、これらの基板全面に形成された多結晶シリコン層及び遮光層をＴＦＴ３０を形成する予定の領域にのみ残して、多結晶シリコン層４ａ及び遮光層３ａを形成する。この際、多結晶シリコン層４ａの層厚としては、約５００〜２０００Å（オングストローム）が好ましい。５００Åより薄いと、高融点金属からなる遮光層３ａを設けることに起因して生じる応力を緩和する効果が実用上低くなり、また２０００Åより厚くても、応力を緩和する効果がそれ程高まらない他方で、多結晶シリコン層４ａ自体を形成するための時間やコストの上昇を招くと共に後にＴＦＴ３０を形成する第１層間絶縁層４１の段差が大きくなり過ぎてＴＦＴ３０の形成が困難になる。また、遮光層３ａの層厚としては、約１０００〜３０００Åが好ましく、更に約１５００〜２５００Åがより好ましくい。１０００Åより薄いと遮光の効果（例えば、１／１０００程度の透過率）が十分に得られず、また３０００Åより厚いと、ＴＦＴ３０の形成工程における高温環境と常温環境とにおける熱応力の発生が大きくなり過ぎ、加えて遮光層３ａ自体を形成するための時間やコストの上昇を招くと共に後にＴＦＴ３０を形成する第１層間絶縁層４１の段差が大きくなり過ぎてＴＦＴ３０の形成が困難になる。更に遮光層３ａの厚さが約１５００〜２５００Åであれば、良好な遮光性が得られると共に、段差の問題も実用上殆ど生じないで済む。遮光層３ａ及び多結晶シリコン層４ａは、少なくともＴＦＴ３０のｐ−Ｓｉ層３２のうちチャンネル形成用の領域、ソース領域３４及びドレイン領域３６をＴＦＴアレイ基板１の裏面から見て覆うように形成される。
【００５５】
尚、上述の多結晶シリコン層４ａをエッチングしてから遮光層３ａを形成するようにしてもよい。但し、本実施の形態では、基本的に多結晶シリコン層４ａに重ねて遮光層３ａを形成すればよいので、両者の外形を正確にアラインメントし、且つ工程数を減らすためには、上述のように両者のエッチングをまとめて行うのが有利である。
【００５６】
次に図８の工程（２）に示すように、遮光層３ａの上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化膜や酸化シリコン膜等からなる第１層間絶縁層４１を形成する。第１層間絶縁層４１の層厚は、約５００〜８０００Åが好ましい。或いは、熱酸化膜を形成した後、更に減圧ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化膜を約５００Åの比較的薄い厚さに堆積し、厚さ約２０００Åの多層構造を持つ第１層間絶縁層４１を形成してもよい。更に、このようなシリケートガラス膜に重ねて又は代えて、ＳＯＧ（スピンオンガラス：紡糸状ガラス）をスピンコートして平坦な膜を形成してもく、又はＣＭＰ処理を施してもよい。このように、第１層間絶縁層４１の上面をスピンコート処理又はＣＭＰ処理により平坦化しておけば、後に上側にＴＦＴ３０を形成し易いという利点が得られる。
【００５７】
尚、第１層間絶縁層４１に対し、約９００℃のアニール処理を施すことにより、汚染を防ぐと共に平坦化してもよい。
【００５８】
次に図８の工程（３）に示すように、第１層間絶縁層４１の上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、ａ−Ｓｉ（アモルファスシリコン）膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは、４〜６時間のアニール処理を施することにより、ｐ−Ｓｉ（ポリシリコン）膜を約５００〜２０００Åの厚さ、好ましくは約１０００Åの厚さとなるまで固相成長させる。この際、ｎチャネル型のＴＦＴ３０を作成する場合には、Ｓｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ族元素のドーパントを僅かにイオン注入等によりドープする。また、ＴＦＴ３０をｐチャネル型とする場合には、Ａｌ（アルミニウム）、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などのIII族元素のドーパントを僅かにイオン注入等によりドープする。尚、ａ−Ｓｉ膜を経ないで、減圧ＣＶＤ法等によりｐ−Ｓｉ膜を直接形成しても良い。或いは、減圧ＣＶＤ法等により堆積したｐ−Ｓｉ膜にシリコンイオンを打ち込んで一旦非晶質化（アモルファス化）し、その後アニール処理等により再結晶化させてｐ−Ｓｉ膜を形成しても良い。
【００５９】
次に図８の工程（４）に示すように、ｐ−Ｓｉ層３２を約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化することにより、約３００Åの比較的薄い厚さの熱酸化膜を形成し、更に減圧ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化膜を約５００Åの比較的薄い厚さに堆積し、多層構造を持つゲート絶縁層３３を形成する。この結果、ｐ−Ｓｉ層３２の厚さは、約３００〜１５００Åの厚さ、好ましくは約３５０〜４５０Åの厚さとなり、ゲート絶縁層３３の厚さは、約２００〜１５００Åの厚さ、好ましくは約３００Åの厚さとなる。このように高温熱酸化時間を短くすることにより、特に８インチ程度の大型ウエーハを使用する場合に熱によるそりを防止することができる。但し、ｐ−Ｓｉ層３２を熱酸化することのみにより、単一層構造を持つゲート絶縁層３３を形成してもよい。
【００６０】
次に図８の工程（５）に示すように、ｐ−Ｓｉ層３２上にゲート絶縁層３３を介して、減圧ＣＶＤ法等によりｐ−Ｓｉを堆積した後、ゲートマスクを用いたフォトリソグラフィ工程、エッチング工程等により、ゲート電極３１（走査電極）を形成する。
【００６１】
但し、ゲート電極３１（走査電極）を、ｐ−Ｓｉ層ではなく、Ａｌ等の金属膜又は金属シリサイド膜から形成してもよいし、若しくはこれらの金属膜又は金属シリサイド膜とｐ−Ｓｉ膜を組み合わせて多層に形成してもよい。この場合、ゲート電極３１（走査電極）を、ブラックマトリクス２３が覆う領域の一部又は全部に対応する遮光膜として配置すれば、金属膜や金属シリサイド膜の持つ遮光性により、ブラックマトリクス２３の一部又は全部を省略することも可能となる。この場合特に、対向基板２とＴＦＴアレイ基板１との貼り合わせずれによる画素開口率の低下を防ぐことが出来る利点がある。
【００６２】
次に図９の工程（６）に示すように、ＴＦＴ３０をＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ Ｓｔｒｕｃｔｕｒｅ）構造を持つｎチャネル型のＴＦＴとする場合、ｐ型のｐ−Ｓｉ層３２に、先ずソース領域３４及びドレイン領域３６のうちチャネル側に夫々隣接する一部を構成する低濃度ドープ領域を形成するために、ゲート電極３１を拡散マスクとして、ＰなどのＶ族元素のドーパントを低濃度で（例えば、Ｐイオンを１〜３×１０13／ｃｍ2のドーズ量にて）ドープし、続いて、ゲート電極３１よりも幅の広いマスクでレジスト層をゲート電極３１上に形成した後、同じくＰなどのＶ族元素のドーパントを高濃度で（例えば、Ｐイオンを１〜３×１０15／ｃｍ2のドーズ量にて）ドープする。また、ＴＦＴ３０をｐチャネル型とする場合、ｎ型のｐ−Ｓｉ層３２に、ソース領域３４及びドレイン領域３６を形成するために、ＢなどのIII族元素のドーパントを用いてドープする。このようにＬＤＤ構造とした場合、ショートチャネル効果を低減できる利点が得られる。尚、このように低濃度と高濃度の２段階に分けて、ドープを行わなくても良い。例えば、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、ゲート電極３１をマスクとして、Ｐイオン、Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。
【００６３】
これらの工程と並行して、ｎチャネル型ｐ−ＳｉＴＦＴ及びｐチャネル型ｐ−ＳｉＴＦＴから構成されるＣＭＯＳ（相補型ＭＯＳ）構造を持つＸ側駆動用ドライバ回路１０１及びＹ側駆動用ドライバ回路１０４をＴＦＴアレイ基板１上の周辺部に形成する。 このように、ＴＦＴ３０はｐ−ＳｉＴＦＴであるので、ＴＦＴ３０の形成時に同一工程で、Ｘ側駆動用ドライバ回路１０１及びＹ側駆動用ドライバ回路１０４を形成することができ、製造上有利である。
【００６４】
次に図９の工程（７）に示すように、ゲート電極３１（走査電極）を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化膜や酸化シリコン膜等からなる第２層間絶縁層４２を形成する。第２層間絶縁層４２の層厚は、約５０００〜１５０００Åが好ましい。そして、ソース領域３４及びドレイン領域３６を活性化するために約１０００℃のアニール処理を２０分程度行った後、ソース電極３１（信号電極）に対するコンタクトホール３７を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。この際、反応性エッチング、反応性イオンビームエッチングのような異方性エッチングにより、コンタクトホール３７を開口した方が、開口形状をマスク形状とほぼ同じにできるという利点がある。但し、ドライエッチングとウエットエッチングとを組み合わせて開口すれば、コンタクトホール３７をテーパ状にできるので、配線接続時の断線を防止できるという利点が得られる。また、ゲート電極３１（走査電極）を図示しない配線と接続するためのコンタクトホールも、コンタクトホール３７と同一の工程により第２層間絶縁層４２に開ける。
【００６５】
次に図９の工程（８）に示すように、第２層間絶縁層４２の上に、スパッタリング処理等により、Ａｌ等の低抵抗金属や金属シリサイド等を、約１０００〜５０００Åの厚さに堆積し、更にフォトリソグラフィ工程、ウエットエッチング工程等により、ソース電極３５（信号電極）を形成する。
【００６６】
この場合、ソース電極３５（信号電極）を、ブラックマトリクス２３が覆う領域の一部又は全部に対応する遮光膜として配置すれば、Ａｌ等の金属膜や金属シリサイド膜の持つ遮光性により、ブラックマトリクス２３の一部又は全部を省略することも可能となる。この場合特に、対向基板２とＴＦＴアレイ基板１との貼り合わせずれによる画素開口率の低下を防ぐことが出来る利点がある。
【００６７】
次に図９の工程（９）に示すように、ソース電極３５（信号電極）上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化膜や酸化シリコン膜等からなる第３層間絶縁層４３を形成する。第３層間絶縁層４３の層厚は、約５０００〜１５０００Åが好ましい。或いは、このようなシリケートガラス膜に代えて又は重ねて、有機膜やＳＯＧ（スピンオンガラス）をスピンコートして平坦な膜を形成してもよく、又はＣＭＰ処理を施してもよい。
【００６８】
更に、画素電極１１とドレイン領域３６とを電気的接続するためのコンタクトホール３８を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。この際、反応性エッチング、反応性イオンビームエッチングのような異方性エッチングにより、コンタクトホール３８を開口した方が、開口形状をマスク形状とほぼ同じにできるという利点が得られる。但し、ドライエッチングとウエットエッチングとを組み合わせて開口すれば、コンタクトホール３８をテーパ状にできるので、配線接続時の断線を防止できるという利点が得られる。
【００６９】
次に図９の工程（１０）に示すように、第３層間絶縁層４３の上に、スパッタリング処理等により、ＩＴＯ膜等の透明導電性薄膜を、約５００〜２０００Åの厚さに堆積し、更にフォトリソグラフィ工程、ウエットエッチング工程等により、画素電極１１を形成する。尚、当該液晶表示パネル１００ａを反射型の液晶表示装置に用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極１１を形成してもよい。
【００７０】
続いて、画素電極１１の上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、図１に示した配向膜１２が形成される。
【００７１】
他方、図１に示した対向基板２については、ガラス基板等が先ず用意され、この上において複数のＴＦＴ３０に夫々対応した位置にブラックマトリクス２３が、例えば金属クロムをスパッタリングした後、フォトリソグラフィ工程、エッチング工程を経て形成される。尚、ブラックマトリクス２３は、ＣｒやＮｉなどの金属材料の他、カーボンやＴｉをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。その後、対向基板２の全面にスパッタリング処理等により、ＩＴＯ等の透明導電性薄膜を、約５００〜２０００Åの厚さに堆積することにより、共通電極２１を形成する。更に、共通電極２１の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜２２が形成される。
【００７２】
最後に、上述のように各層が形成されたＴＦＴアレイ基板１と対向基板２とは、配向膜１２及び２２が対面するようにシール剤５２により張り合わされ、真空吸引等により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶が吸引されて、液晶層５０が形成される。
【００７３】
尚、図３に示した蓄積容量７０については、ｐ−Ｓｉ層３２’を上述のｐ−Ｓｉ層３２と同一工程により第１層間絶縁層４１上に形成し、その上に絶縁層３３’を上述のゲート絶縁層３３と同一工程により形成し、更にその上に蓄積容量電極（容量線）３１’をゲート電極３１と同一工程により形成すれば良い。
【００７４】
以上の製造プロセスにより、図１に示した液晶表示パネル１００ａが完成する。
【００７５】
＜第２の実施の形態＞
図１０は、本発明の第２の実施の形態である液晶表示パネルの断面図である。尚、図１０においては、図１の場合と同様に、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や部材毎に縮尺を異ならしめてある。また、図１０において、図１と同様の構成要素については同様の参照符号を付し、その説明は省略する。
【００７６】
図１０において、液晶表示パネル１００ｂは、図１に示した第１の実施の形態における遮光層３ａ及び多結晶シリコン層４ａの代わりに、その積層順序が逆転している遮光層３ｂと多結晶シリコン層４ｂを備えており、その他の構成については、第１の実施の形態と同様である。また、第２の実施の形態の液晶表示パネル１００ｂの製造プロセスについても第１の実施の形態のそれとほぼ同じであり、遮光層と多結晶シリコン層との成膜順序が逆になる点が異なる。
【００７７】
即ち、図１０において、ＴＦＴアレイ基板１の上には、遮光層３ｂが形成されており、これに重ねて多結晶シリコン層４ｂが形成されている。そして、第１層間絶縁層４１は、この多結晶シリコン層４ｂ上に形成されている。遮光層３ｂは、第１の実施の形態の場合と同様に、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む金属シリサイドからなる。このように金属シリサイドから構成すると、多結晶シリコン層４ｂや、シリコンを含んでなる石英基板等からなるＴＦＴアレイ基板１との熱的相性が良くなる。より具体的には、高温環境と常温環境とに置かれた場合でも、遮光層３ｂと多結晶シリコン層４ｂやＴＦＴアレイ基板１との間で、熱膨張率等の物理的性質の差に起因して発生する応力が更に緩和される。
【００７８】
これらの結果、第２の実施の形態によれば、遮光層３ｂに歪みが生じたりクラックが入ったり、或いは、ＴＦＴアレイ基板１、ＴＦＴ３０の各構成要素、第１層間絶縁層４１等に歪みが生じたり、クラックが入ってしまう事態を効果的に回避し得る。このため、遮光層３ｂのクラックから戻り光の一部がＴＦＴ３０のチャネルに入射することや、遮光層３ｂ等の歪みやクラックにより、その後のＴＦＴの形成工程に悪影響を及ぼすことを効果的に阻止できる。従って、本実施の形態によれば、ＴＦＴ３０のトランジスタ特性が改善され、最終的には、液晶表示パネル１００ｂにより、より高画質の画像を表示することが可能となる。
【００７９】
第２の実施の形態では特に、以下図１１及び図１２を参照して説明するように多重反射を阻止し得る。
【００８０】
即ち、図１１に示すように第１実施の形態によれば、一方で、入射光は複数の矢印Ｌ1で示すように、ブラックマトリクス２３やソース電極３５を構成するＡｌ等からなる金属膜などにより遮光されるためチャネル形成用のｐ−Ｓｉ層３２に入射することはない。他方で、ＴＦＴアレイ基板１の側から入射した戻り光が、遮光層３ａの形成されていない領域から、複数の矢印Ｌ2で示すように、第１層間絶縁層４１に入射する。このように入射した戻り光の一部が、特に反射率の高いソース電極３５（信号電極）の下面、第１層間絶縁層４１の上面、第２層間絶縁層４２等により反射される結果、このような第１層間絶縁層４１等で反射又は多重反射した戻り光が、最終的には遮光層３ａの上面（ｐ−Ｓｉ層３２に対向する面）やソース電極３５（信号電極）の下面で反射され、チャネル形成用のｐ−Ｓｉ層３２に入射してしまう。従って、第１の実施の形態によれば、使用環境等によっては、戻り光によりＴＦＴ３０のスイッチング特性が劣化してしまう恐れがある。
【００８１】
これに対し、図１２に示すように本第２の実施の形態によれば、このようなソース電極３５（信号電極）、第１層間絶縁層４１等で反射又は多重反射した戻り光が、最終的には遮光層３ｂの上面（ｐ−Ｓｉ層３２に対向する面）に設けられた多結晶シリコン層４ｂで吸収されるので、チャネル形成用のｐ−Ｓｉ層３２に入射する戻り光を低減し得る。従って、第２の実施の形態によれば、戻り光によるＴＦＴ３０のスイッチング特性等の劣化を阻止できる。
【００８２】
以上説明した各実施の形態における液晶表示パネル１００ａ又は１００ｂは、カラー液晶プロジェクタに適用されるため、３つの液晶表示パネル１００ａがＲＧＢ用のライトバルブとして夫々用いられ、各パネルには夫々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が入射光として夫々入射されることになる。従って、各実施の形態では、対向基板２に、カラーフィルタは設けられていない。しかしながら、液晶表示パネル１００ａ又は１００ｂにおいてもブラックマトリックス２３の形成されていない画素電極１１に対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶表示装置に本実施の形態の液晶表示パネルを適用できる。
【００８３】
各実施の形態の液晶表示パネル１００ａ又は１００ｂでは、従来と同様に入射光を対向基板２の側から入射することとしたが、遮光層３ａ又は３ｂが存在するので、ＴＦＴアレイ基板１の側から入射光を入射し、対向基板２の側から出射するようにしても良い。即ち、このように液晶表示パネル１００ａ又は１００ｂを液晶プロジェクタに取り付けても、チャネル形成用のｐ−Ｓｉ層３２に光が入射することを防ぐことが出来、高画質の画像を表示することが可能である。
【００８４】
各実施の形態の液晶表示パネル１００ａ又は１００ｂにおいて、ＴＦＴアレイ基板１側における液晶分子の配向不良を抑制するために、第３層間絶縁層４３の上に更に平坦化膜をスピンコート等で塗布してもく、又はＣＭＰ処理を施してもよい。
【００８５】
各実施の形態から明らかなように、遮光層の上側及び下側に多結晶シリコン層を夫々設ける構成を採ることも可能である。この場合には特に、これら全体の層厚が厚くなるという短所があるが、第１層間絶縁層の上面を平坦化すること等により、この短所は補える。
【００８６】
また、各実施の形態では、液晶表示パネル１００ａ又は１００ｂのスイッチング素子は、正スタガ型又はコプラナー型のｐ−ＳｉＴＦＴであるとして説明したが、逆スタガ型のＴＦＴやａ−ＳｉＴＦＴ等の他の形式のＴＦＴに対しても、戻り光がチャネル形成用の半導体層に入射するのを阻止するという課題の下に、各種の形態での応用が可能である。
【００８７】
更に、各実施の形態の液晶表示パネル１００ａ又は１００ｂにおいては、一例として液晶層５０をネマティック液晶から構成したが、液晶を高分子中に微小粒として分散させた高分子分散型液晶を用いれば、配向膜１２及び２２、並びに前述の偏光フィルム、偏光板等が不要となり、光利用効率が高まることによる液晶表示パネルの高輝度化や低消費電力化の利点が得られる。更に、画素電極１１をＡｌ等の反射率の高い金属膜から構成することにより、液晶表示パネル１００ａ又は１００ｂを反射型液晶表示装置に適用する場合には、電圧無印加状態で液晶分子がほぼ垂直配向されたＳＨ（スーパーホメオトロピック）型液晶などを用いても良い。更にまた、液晶表示パネル１００ａ又は１００ｂにおいては、液晶層５０に対し垂直な電界（縦電界）を印加するように対向基板２の側に共通電極２１を設けているが、液晶層５０に平行な電界（横電界）を印加するように一対の横電界発生用の電極から画素電極１１を夫々構成する（即ち、対向基板２の側には縦電界発生用の電極を設けることなく、ＴＦＴアレイ基板１の側に横電界発生用の電極を設ける）ことも可能である。このように横電界を用いると、縦電界を用いた場合よりも視野角を広げる上で有利である。その他、各種の液晶材料（液晶相）、動作モード、液晶配列、駆動方法等に本実施の形態を適用することが可能である。
【００８８】
【発明の効果】
請求項１に記載の液晶表示パネルによれば、高融点金属からなる遮光層は、スイッチング素子に対向する位置に設けられており、多結晶シリコン層は、遮光層が重なる位置において第１基板と遮光層との間に設けられているので、遮光層に歪みが生じたりクラックが入ったり、或いは、第１基板、多結晶シリコン層、スイッチング素子の各構成要素などに歪みが生じたり、クラックが入ってしまうのを阻止し得る。更に多結晶シリコン層と第１基板との間に界面が存在する状態で遮光層をエッチング除去すれば、第１基板の表面が比較的荒れないまま、遮光層の上方にスイッチング素子を形成できる。この結果、遮光層の遮光性や信頼性は格段に向上することとなり、スイッチング素子のスイッチング特性を改善できる。これらの結果、高コントラストで色付きのよい高画質の画像表示が可能となる。
【００９０】
請求項２に記載の液晶表示パネルによれば、シリコンを含む遮光層と、多結晶シリコン層や石英基板からなる第１基板との熱的相性が良いので、遮光層に歪みが生じたりクラックが入ったり、或いは、第１基板、スイッチング素子の各構成要素、層間絶縁層等に歪みが生じたり、クラックが入ってしまう事態をより効果的に回避し得る。
【００９１】
請求項３に記載の液晶表示パネルによれば、スイッチング素子の形成工程における高温環境と常温環境とにおける熱応力を、多結晶シリコン層により十分に緩和出来、十分な遮光効果を得つつ、層間絶縁層上に比較的容易にスイッチング素子を作成できる。
【００９２】
請求項４に記載の液晶表示パネルによれば、平坦な層間絶縁層の上側に、スイッチング素子を容易に形成することができ、容易な製造工程を通してスイッチング素子のスイッチング特性をより改善できる。
【図面の簡単な説明】
【図１】 第１の実施の形態の液晶表示パネルの構成を示す断面図である。
【図２】 図１の液晶表示パネルを構成するＴＦＴアレイ基板の平面図である。
【図３】 図１の液晶表示パネルを構成する蓄積容量の断面図である。
【図４】 図１の液晶表示パネルの全体構成を示す平面図である。
【図５】 図１の液晶表示パネルの全体構成を示す断面図である。
【図６】 本実施の形態の液晶表示パネルに設けられたＴＦＴの特性を示す特性図である。
【図７】 比較例としての液晶表示パネルに設けられたＴＦＴの特性を示す特性図である。
【図８】 図１の液晶表示パネルの製造プロセスを順を追って示す工程図（その１）である。
【図９】 図１の液晶表示パネルの製造プロセスを順を追って示す工程図（その２）である。
【図１０】 第２の実施の形態の液晶表示パネルの構成を示す断面図である。
【図１１】 第１の実施の形態の液晶表示パネルにおける戻り光による多重反射光の経路を示す断面図である。
【図１２】 第２の実施の形態の液晶表示パネルにおける戻り光による反射光の経路を示す断面図である。
【符号の説明】
１…ＴＦＴアレイ基板
２…対向基板
３ａ、３ｂ…遮光層
４ａ、４ｂ…多結晶シリコン層
１１…画素電極
１２…配向膜
２１…共通電極
２２…配向膜
２３…ブラックマトリクス
３０…ＴＦＴ
３１…ゲート電極
３２…ｐ−Ｓｉ層
３３…ゲート絶縁層
３４…ソース領域
３５…ソース電極（信号電極）
３６…ドレイン領域
３７、３８…コンタクトホール
４１…第１層間絶縁層
４２…第２層間絶縁層
４３…第３層間絶縁層
５０…液晶層
５２…シール剤
１００ａ、１００ｂ…液晶表示パネル
１０１…Ｘ側駆動用ドライバ回路
１０２…実装端子
１０４…Ｙ側駆動用ドライバ回路
【発明の属する技術分野】
本発明は、ＴＦＴ（薄膜トランジスタ）駆動によるアクティブマトリクス駆動方式の液晶表示パネルの技術分野に属し、特に、液晶プロジェクタ等に用いられる、ＴＦＴの下側にブラックマトリクスを設けた形式の液晶表示パネル、薄膜トランジスタアレイ基板の技術分野に属する。
【０００２】
【従来の技術】
従来、この種の液晶プロジェクタ等にライトバルブとして用いられる液晶表示パネルにおいては一般に、液晶層を挟んでＴＦＴアレイ基板に対向配置される対向基板の側から投射光が入射される。ここで、投射光がＴＦＴのａ−Ｓｉ（アモルファスシリコン）膜やｐ−Ｓｉ（ポリシリコン）膜から構成されたチャネル形成用の領域に入射すると、この領域において光電変換効果により光電流が発生してしまいＴＦＴのトランジスタ特性が劣化する。このため、対向基板には、各ＴＦＴに夫々対向する位置に複数のブラックマトリクスと呼ばれる遮光層が形成されるのが一般的である。このようなブラックマトリクスは、Ｃｒ（クロム）などの金属材料や、カーボンをフォトレジストに分散した樹脂ブラックなどの材料から作られ、上述のＴＦＴのａ−Ｓｉ膜やｐ−Ｓｉ膜に対する遮光の他に、コントラストの向上、色材の混色防止などの機能を有する。
【０００３】
更に、この種の液晶表示パネルにおいては特にトップゲート構造（即ち、ＴＦＴアレイ基板上においてゲート電極がチャネルの上側に設けられた構造）を採る正スタガ型又はコプラナー型のａ−Ｓｉ又はｐ−ＳｉＴＦＴを用いる場合には、投射光の一部が液晶プロジェクタ内の投射光学系により戻り光として、ＴＦＴアレイ基板の側からＴＦＴのチャネルに入射するのを防ぐ必要がある。
【０００４】
このために、特開平９−１２７４９７号公報、特公平３−５２６１１号公報，特開平３−１２５１２３号公報、特開平８−１７１１０１号公報等では、石英基板等からなるＴＦＴアレイ基板上においてＴＦＴに対向する位置（即ち、ＴＦＴの下側）にも、ブラックマトリクスを形成する技術を提案している。このブラックマトリクスにより、ＴＦＴのａ−Ｓｉ膜やｐ−Ｓｉ膜に対する戻り光の遮光が可能となるとされている。特にこの技術によれば、ＴＦＴアレイ基板上のブラックマトリクス形成工程の後に行われるＴＦＴ形成工程における高温処理により、ブラックマトリクスが破壊されたり溶融したりしないようにするために、ブラックマトリクスを不透明な高融点金属から形成するようにしている。
【０００５】
【発明が解決しようとする課題】
しかしながら、上述した従来の技術によれば、戻り光の遮光用のブラックマトリクスは高融点金属からなるため、ブラックマトリクスが形成される石英基板等からなるＴＦＴアレイ基板との熱的相性が悪い。より具体的には、高温環境と常温環境とに置かれた場合には、ブラックマトリクスとＴＦＴアレイ基板との熱膨張率等の物理的性質の差に起因して両者の間に応力が発生してしまう。このため、ブラックマトリクスに歪みが生じたりクラックが入ったりし、或いは、ＴＦＴアレイ基板、層間絶縁層、ＴＦＴの各構成要素等に歪みが生じたり、クラックが入ってしまう。この結果、ブラックマトリクスのクラックから戻り光の一部がＴＦＴのチャネルに入射したり、ＴＦＴの形成工程に悪影響を及ぼしてしまう。
【０００６】
更に、上述した従来の技術によれば、ＴＦＴアレイ基板の側から入射した戻り光が、ブラックマトリクスの形成されていない領域から、ブラックマトリクスとＴＦＴとを絶縁するために設けられたＮＳＧ（ノンドープトシリケートガラス）等からなる層間絶縁層に入射する。このように入射した戻り光の一部が、当該層間絶縁層の上面や、更にチャネルの上側に形成されるＮＳＧ等からなる他の層間絶縁層や金属電極等により反射される結果、これらの層間絶縁層等で反射又は多重反射した戻り光が、チャネル形成用のａ−Ｓｉ膜やｐ−Ｓｉ膜に入射する。この結果、 チャネルにおいて光電変換効果による光電流が発生してしまうことになる。
【０００７】
以上の結果、上述した従来の技術によれば、 ＴＦＴの下側に遮光膜を形成したことにより、ＴＦＴのトランジスタ特性が劣化してしまうという問題点があり、更に、このように構成された遮光膜では、戻り光を遮光するには十分でないという問題点もある。
【０００８】
本発明は上述した問題点に鑑みなされたものであり、ＴＦＴ等のスイッチング素子の下側からの戻り光等の光に対する遮光性能と該スイッチング素子のスイッチング特性とを改善し得る、アクティブマトリクス駆動方式の液晶表示パネルを提供することを課題とする。
【０００９】
【課題を解決するための手段】
請求項１に記載の液晶表示パネルは上記課題を解決するために、一対の第１及び第２基板と、該第１及び第２基板間に挟持された液晶と、前記第１基板の前記液晶に対面する側にマトリクス状に設けられた複数の透明な画素電極と、前記第１基板上に前記複数の画素電極に対応して設けられた複数のスイッチング素子を構成するゲート電極および半導体層と、該複数のスイッチング素子に接続される金属薄膜からなるソース電極と、前記複数のスイッチング素子に夫々対向する位置において前記複数のスイッチング素子下方の前記第１基板上に設けられた多結晶シリコン層と、該多結晶シリコン層に重なる位置において前記多結晶シリコン層上に積層された高融点金属からなる遮光層と、前記遮光層と前記複数のスイッチング素子との間に設けられた層間絶縁層とを備え、前記多結晶シリコン層と前記遮光層との積層は前記半導体層よりも幅広かつ前記ソース電極と交差するように延在して形成され、前記画素電極は、前記積層と前記ソース電極とによって区画されるように形成されてなることを特徴とする。
【００１０】
請求項１に記載の液晶表示パネルによれば、高融点金属からなる遮光層は、スイッチング素子に対向する位置に設けられているので、第１基板の側から戻り光などの光が当該液晶表示パネルに入射しても、この光がスイッチング素子に入射するのを防ぐことが出来る。更に、多結晶シリコン層は、遮光層が重なる位置において第１基板と遮光層との間に設けられている。このため、遮光層は、高融点金属からなるにも拘わらず、多結晶シリコン層を介して石英基板等の第１基板に形成されるので、高融点金属からなる遮光層と石英基板等からなる第１基板との熱的相性の悪さが緩和されている。より具体的には、高温環境と常温環境とに置かれた場合でも、遮光層と第１基板との熱膨張率等の物理的性質の差に起因して発生する両者間の応力を、両者間に介在する多結晶シリコン層により緩和し得る。このため、遮光層に歪みが生じたりクラックが入ったり、或いは、第１基板、多結晶シリコン層、スイッチング素子の各構成要素などに歪みが生じたり、クラックが入ってしまうのを阻止し得る。
【００１１】
また、仮に石英基板等の第１基板上に直接形成された高融点金属からなる遮光層をエッチング除去した後には、即ち、第１基板と遮光層とが界面を持つ状態で、遮光層をエッチング除去したと仮定すると、第１基板の表面が荒れ、最終的にはその上方に形成されるＴＦＴ等のスイッチング素子の特性が劣化する。しかしながら、本発明によれば、多結晶シリコン層が第１基板と遮光層との間に設けられているので、多結晶シリコン層と第１基板との間に界面が存在する状態で遮光層をエッチング除去することができ、この結果、第１基板の表面が比較的荒れないまま、遮光層の上方にスイッチング素子を形成できる。
【００１５】
請求項２に記載の液晶表示パネルは上記課題を解決するために、前記第１基板は、石英基板であり、前記高融点金属は、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む金属シリサイドであることを特徴とする。
【００１６】
請求項２に記載の液晶表示パネルによれば、金属シリサイドからなりシリコンを含む遮光層と、石英基板からなる第１基板や多結晶シリコン層との熱的相性が良い。より具体的には、高温環境と常温環境とに置かれた場合でも、遮光層と第１基板や多結晶シリコン層との間で、熱膨張率等の物理的性質の差に起因して発生する応力が更に緩和される。
【００１７】
請求項３に記載の液晶表示パネルは上記課題を解決するために、前記遮光層は、１０００から３０００Åの層厚を夫々持ち、前記多結晶シリコン層は、５００から２０００Åの層厚を夫々持つことを特徴とする。
【００１８】
請求項３に記載の液晶表示パネルによれば、遮光層は、１０００Åより厚いので、遮光の効果が十分に期待でき、３０００Åより薄いので、スイッチング素子の形成工程における高温環境と常温環境とにおける熱応力を、多結晶シリコン層により十分に緩和出来る程度に抑えられる。そして、多結晶シリコン層は、５００Åより厚いので、遮光層で発生する応力を緩和する効果が十分に期待でき、２０００Åより薄いので、後にスイッチング素子を形成する層間絶縁層の段差を、スイッチング素子を容易に形成可能な程度に抑えることができる。
【００１９】
請求項４に記載の液晶表示パネルは上記課題を解決するために、前記層間絶縁層は、前記複数のスイッチング素子が設けられる面がスピンコート処理又はＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理により平坦化されていることを特徴とする。
【００２０】
請求項４に記載の液晶表示パネルによれば、スピンコート処理又はＣＭＰ処理により平坦化された層間絶縁層の面上に、複数のスイッチング素子を設けるので、スイッチング素子を容易に形成することが可能となる。
【００２１】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされよう。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００２３】
＜第１の実施の形態＞
図１は、本発明の第１の実施の形態である液晶表示パネルの断面図である。尚、図１においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また図２は、図１に示したＴＦＴアレイ基板１上に形成される各種電極等の平面図である。
【００２４】
図１において、液晶表示パネル１００ａは、透明な第１基板の一例を構成するＴＦＴアレイ基板１と、これに対向配置される透明な第２基板の一例を構成する対向基板２とを備えている。ＴＦＴアレイ基板１は、例えば石英基板からなり、対向基板２は、例えばガラス基板からなる。
【００２５】
ＴＦＴアレイ基板１には、図２に示すように、マトリクス状に複数の透明な画素電極１１が設けられており、図１に示すようにその上側には、ラビング処理等の所定の配向処理が施された配向膜１２が設けられている。画素電極１１は例えば、ＩＴＯ膜（インジウム・ティン・オキサイド膜）などの透明導電性薄膜からなる。また配向膜１２は例えば、ポリイミド薄膜などの有機薄膜からなる。
【００２６】
他方、対向基板２には、その全面に渡って共通電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。共通電極２１は例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜２２は、ポリイミド薄膜などの有機薄膜からなる。
【００２７】
ＴＦＴアレイ基板１には、図１及び図２に示すように、複数の画素電極１１に夫々隣接する位置に、複数の画素電極１１を夫々スイッチング制御する、スイッチング素子の一例としての複数のＴＦＴ３０が設けられている。
【００２８】
対向基板２には、更に、ブラックマトリクス２３が、ＴＦＴ３０に対向する所定領域に設けられている。このようなブラックマトリクスは、Ｃｒ（クロム）やＮｉ（ニッケル）などの金属材料や、カーボンやＴｉ（チタン）をフォトレジストに分散した樹脂ブラックなどの材料から作られ、ＴＦＴ３０のｐ−Ｓｉ（ポリシリコン）層３２に対する遮光の他に、コントラストの向上、色材の混色防止などの機能を有する。
【００２９】
このように構成され、画素電極１１と共通電極２１とが対面するように配置されたＴＦＴアレイ基板１と対向基板２との間には、後述のシール剤５２（図４及び図５参照）により囲まれた空間に液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極１１からの電界が印加されていない状態で配向膜１２及び２２により所定の配向状態を採る。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール剤５２は、二つの基板１及び２をそれらの周辺で張り合わせるための接着剤である。
【００３０】
ＴＦＴ３０に夫々対向する位置においてＴＦＴアレイ基板１と複数のＴＦＴ３０との間には、高融点金属からなる遮光層３ａが夫々設けられている。該遮光層３ａが夫々重なる位置においてＴＦＴアレイ基板１と遮光層３ａとの間には、多結晶シリコン層４ａが夫々設けられている。更に、遮光層３ａと複数のＴＦＴ３０との間には、第１層間絶縁層４１が設けられている。第１層間絶縁層４１は、ＴＦＴ３０を構成するｐ−Ｓｉ層３２を遮光層３ａから電気的絶縁するために設けられるものである。更に、第１層間絶縁層４１は、ＴＦＴアレイ基板１の全面に形成されることにより、ＴＦＴ３０のための下地膜としての機能をも有する。即ち、ＴＦＴアレイ基板１の表面の研磨時における荒れや、洗浄後に残る汚れ等でＴＦＴ３０の特性の劣化を防止する機能を有する。
【００３１】
本実施の形態では特に、このように遮光層３ａは高融点金属からなるにも拘わらず、多結晶シリコン層４ａを介して石英基板等のＴＦＴアレイ基板１上に形成されるため、遮光層３ａとＴＦＴアレイ基板１との熱的相性の悪さが緩和されている。より具体的には、高温環境と常温環境とに置かれた場合でも、遮光層３ａとＴＦＴアレイ基板１との熱膨張率等の物理的性質の差に起因して発生する両者間の応力を、両者間に介在する多結晶シリコン層４ａにより緩和し得る。このため、遮光層３ａに歪みが生じたりクラックが入ったり、或いは、ＴＦＴアレイ基板１、多結晶シリコン層４ｂ、ＴＦＴ３０の各構成要素などに歪みが生じたり、クラックが入ってしまう事態を、前述した従来の技術（特開平９−１２７４９７号公報等）を用いた場合と比較して、かなり良く阻止し得る。この結果、遮光層３ａの遮光性や信頼性は格段に向上することとなり、ＴＦＴ３０のスイッチング特性などのトランジスタ特性を改善することが出来る。
【００３２】
第１層間絶縁層４１は、例えば、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス又は、酸化シリコン膜等からなる。
【００３３】
遮光層３ａは、例えば、 Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）及びＰｄ（鉛）などの高融点金属からなる。より好ましくは、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む金属シリサイド（例えば、タングステンシリサイドＷＳｉ）からなる。このように金属シリサイドから構成すると、即ち、シリコンを遮光層の材料に含ませると、多結晶シリコン層４ａや、シリコンを含んでなる第１層間絶縁層４１との熱的相性が良くなる。より具体的には、高温環境と常温環境とに置かれた場合でも、遮光層３ａと多結晶シリコン層４ａや第１層間絶縁層４１との間で、熱膨張率等の物理的性質の差に起因して発生する応力が更に緩和される。
【００３４】
これらの結果、本実施の形態によれば、遮光層３ａに歪みが生じたりクラックが入ったり、或いは、ＴＦＴアレイ基板１、第１層間絶縁層４１、ＴＦＴ３０の各構成要素等に歪みが生じたり、クラックが入ってしまう事態を更に効果的に回避し得る。このため、遮光層３ａのクラックから戻り光の一部がＴＦＴ３０のチャネルに入射することや、遮光層３ａ等の歪みやクラックにより、その後のＴＦＴの形成工程に悪影響を及ぼすことを効果的に阻止できる。従って、本第１の実施の形態によれば、ＴＦＴ３０のトランジスタ特性が改善され、最終的には、液晶表示パネル１００ａにより、高コントラストで色付きの良い高画質の画像を表示することが可能となる。
【００３５】
更に第１の実施の形態では、前述した従来の技術（特開平９−１２７４９７号公報等）と比べて、次の見地からもＴＦＴ３０のトランジスタ特性が改善されている。即ち、前述した従来の技術の場合には、多結晶シリコン層４ａが存在しないため、高融点金属からなる遮光層３ａをエッチング除去した後に、ＴＦＴ３０の下地となる第１層間絶縁層４１が形成され、その上にＴＦＴ３０が形成されることになる。ここで、本願発明者らの研究によれば、高融点金属からなる遮光層３ａをエッチング除去した後には、石英基板等のＴＦＴアレイ基板１の表面が荒れ、最終的にはその上方に形成されるＴＦＴ３０の特性が劣化することが知られている。ここで、第１の実施の形態では、多結晶シリコン層４ａとＴＦＴアレイ基板１との間に界面が存在すると共に、ＴＦＴアレイ基板１と遮光層３ａとでは間に界面が存在しない層構造を採用しているため、遮光層３ａ及び多結晶シリコン層４ａをエッチング除去した後でも、ＴＦＴアレイ基板１の表面が比較的荒れないで済む。従って、第１の実施の形態によれば、ＴＦＴ３０のトランジスタ特性がより改善される。
【００３６】
尚、遮光層３ａは、図示しないコンタクトホールを介して所定の配線を経て、接地されているか又は定電位源に接続されている。このため、遮光層３ａの電位が変化することにより、ＴＦＴ３０のスイッチング特性等に悪影響を及ぼすことがない。但し、遮光層３ａは電気的に浮遊していてもよいし、或いは、遮光層３ａを後述の蓄積容量（図３参照）用の配線として使用することも可能である。
【００３７】
図１に示すように、ＴＦＴ３０は、ゲート電極３１（走査電極）、ゲート電極３１からの電界によりチャネルが形成されるｐ−Ｓｉ層３２、ゲート電極３１とｐ−Ｓｉ層３２とを絶縁するゲート絶縁層３３、ｐ−Ｓｉ層３２に形成されたソース領域３４、ソース電極３５（信号電極）、及びｐ−Ｓｉ層３２に形成されたドレイン領域３６を備えている。ドレイン領域３６には、複数の画素電極１１のうちの対応する一つが接続されている。ソース領域３４及びドレイン領域３６は後述のように、ｐ−Ｓｉ層３２に対し、ｎ型又はｐ型のチャネルを形成するかに応じて所定濃度のｎ型用又はｐ型用のドーパントをドープすることにより形成されている。ｎ型チャネルのＴＦＴは、動作速度が速いという利点があり、ｐ型チャネルのＴＦＴは、ｐ型チャネルを形成するのが容易であるという利点がある。ソース電極３５（信号電極）は、画素電極１１と同様にＩＴＯ膜等の透明導電性薄膜から構成してもよいし、Ａｌ等の金属膜や金属シリサイドなどの不透明な薄膜から構成してもよい。また、ゲート電極３１、ゲート絶縁層３３及び第１層間絶縁層４１の上には、ソース領域３４へ通じるコンタクトホール３７及びドレイン領域３６へ通じるコンタクトホール３８が夫々形成された第２層間絶縁層４２が形成されている。このソース領域３４へのコンタクトホール３７を介して、ソース電極３５（信号電極）はソース領域３４に電気的接続されている。更に、ソース電極３５（信号電極）及び第２絶縁層４２の上には、ドレイン領域３６へのコンタクトホール３８が形成された第３層間絶縁層４３が形成されている。このドレイン領域３６へのコンタクトホール３８を介して、画素電極１１はドレイン領域３６に電気的接続されている。前述の画素電極１１は、このように構成された第３層間絶縁層４３の上面に設けられている。
【００３８】
ここで、一般には、チャネルが形成されるｐ−Ｓｉ層３２は、光が入射するとｐ−Ｓｉが有する光電変換効果により光電流が発生してしまいＴＦＴ３０のトランジスタ特性が劣化するが、本実施の形態では、対向基板２には各ＴＦＴ３０に夫々対向する位置に複数のブラックマトリクス２３が形成されているので、入射光が直接にｐ−Ｓｉ層３２に入射することが防止される。更にこれに加えて又は代えて、ゲート電極３１を上側から覆うようにソース電極３５（信号電極）をＡｌ等の不透明な金属薄膜から形成すれば、ブラックマトリクス２３と共に又は単独で、ｐ−Ｓｉ層３２への入射光（即ち、図１で上側からの光）の入射を効果的に防ぐことが出来る。
【００３９】
図２の平面図に示すように、以上のように構成された画素電極１１は、ＴＦＴアレイ基板１上にマトリクス状に配列され、各画素電極１１に隣接してＴＦＴ３０が設けられており、また画素電極１１の縦横の境界に夫々沿ってソース電極３５（信号電極）及びゲート電極３１（走査電極）が設けられている。尚、図２は、説明の都合上、画素電極１１のマトリクス状配列等を簡略化して示すためのものであり、実際の各電極は層間絶縁層の間や上をコンタクトホール等を介して配線されており、図１から分かるように３次元的により複雑な構成を有している。
【００４０】
図１には示されていないが、図３に示すように、画素電極１１には蓄積容量７０が夫々設けられている。この蓄積容量７０は、より具体的には、ｐ−Ｓｉ層３２と同一工程により形成されるｐ−Ｓｉ層３２’、ゲート絶縁層３３と同一工程により形成される絶縁層３３’、ゲート電極３１と同一工程により形成される蓄積容量電極（容量線）３１’、第２及び第３層間絶縁層４２及び４３、並びに第２及び第３層間絶縁層４２及び４３を介して蓄積容量電極３１’に対向する画素電極１１の一部から構成されている。このように蓄積容量７０が設けられているため、デューティー比が小さくても高詳細な表示が可能とされる。尚、蓄積容量電極（容量線）３１’は、図２に示すように、ＴＦＴアレイ基板１の面上においてゲート電極（走査電極）３１と平行に設けられている。また前述のように、遮光層３を蓄積容量７０の配線として利用することも可能である。
【００４１】
以上のように構成された液晶表示パネル１００の全体構成を図４及び図５を参照して説明する。尚、図４は、ＴＦＴアレイ基板１をその上に形成された各構成要素と共に対向基板２の側から見た平面図であり、図５は、対向基板２を含めて示す図４のＨ−Ｈ’断面図である。
【００４２】
図４において、ＴＦＴアレイ基板１の上には、シール剤５２がその縁に沿って設けられており、その内側に並行して対向基板２の周辺見切り５３が規定されている。シール剤５２の外側の領域には、Ｘ側駆動用ドライバ回路１０１及び実装端子１０２がＴＦＴアレイ基板１の一辺に沿って設けられており、Ｙ側駆動用ドライバ回路１０４が、この一辺に隣接する２辺に沿って設けられている。更にＴＦＴアレイ基板１の残る一辺には、複数の配線１０５が設けられている。また、シール剤５２の四隅には、ＴＦＴアレイ基板１と対向基板２との間で電気的導通をとるための導通剤からなる銀点１０６が設けられている。そして、図５に示すように、図４に示したシール剤５２とほぼ同じ輪郭を持つ対向基板２が当該シール剤５２によりＴＦＴアレイ基板１に固着されている。
【００４３】
Ｘ側駆動用ドライバ回路１０１及びＹ用駆動用ドライバ回路１０４は配線によりソース電極３５（信号電極）及びゲート電極３１（走査電極）に夫々電気的接続されている。Ｘ側駆動用ドライバ回路１０１には、図示しない制御回路から即時表示可能な形式に変換された表示信号が入力され、Ｙ側駆動用ドライバ回路１０４がパルス的にゲート電極３１（走査電極）に順番にゲート電圧を送るのに合わせて、Ｘ側駆動用ドライバ回路１０１は表示信号に応じた信号電圧をソース電極３５（信号電極）に送る。本実施の形態では特に、ＴＦＴ３０はｐ−Ｓｉ（ポリシリコン）タイプのＴＦＴであるので、ＴＦＴ３０の形成時に同一工程で、 Ｘ側駆動用ドライバ回路１０１及びＹ側駆動用ドライバ回路１０４を形成することも可能であり、製造上有利である。
【００４４】
尚、Ｘ側駆動用ドライバ回路１０１及びＹ側駆動用ドライバ回路１０４をＴＦＴアレイ基板１の上に設ける代わりに、例えばＴＡＢ（テープオートメイテッドボンディング基板）上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。
【００４５】
また、図１から図５には示されていないが、対向基板２の投射光が入射する側及びＴＦＴアレイ基板１の投射光が出射する側には夫々、例えば、ＴＮ（ツイステッドネマティック）モード、 ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【００４６】
次に以上のように構成された本実施の形態の動作について図１から図５を参照して説明する。
【００４７】
先ず、制御回路から表示信号を受けたＸ側駆動用ドライバ回路１０１は、この表示信号に応じたタイミング及び大きさで信号電圧をソース電極３５（信号電極）に印加し、これと並行して、Ｙ側駆動用ドライバ回路１０４は、所定タイミングで電極３１（走査電極）にゲート電圧をパルス的に順次印加し、ＴＦＴ３０は駆動される。これにより、ゲート電圧がオンとされた時点でソース電圧が印加されたＴＦＴ３０においては、ソース領域３４、ｐ−Ｓｉ層３２に形成されたチャネル及びドレイン領域３６を介して画素電極１１に電圧が印加される。そして、この画素電極１１の電圧は、ソース電圧が印加された時間よりも例えば３桁も長い時間だけ蓄積容量７０（図３参照）により維持される。
【００４８】
このように画素電極１１に電圧が印加されると、液晶層５０におけるこの画素電極１１と共通電極２１とに挟まれた部分における液晶の配向状態が変化し、ノーマリーホワイトモードであれば、電圧が印加された状態で入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、電圧が印加された状態で入射光がこの液晶部分を通過可能とされ、全体として液晶表示パネル１００ａからは表示信号に応じたコントラストを持つ光が出射する。
【００４９】
特に本実施の形態では、ＴＦＴ３０の下側には、遮光層３ａが多結晶シリコン層４ａに重ねて設けられているので、前述のように戻り光による悪影響が低減されるため、ＴＦＴ３０のトランジスタ特性が改善されており、最終的には、液晶表示パネル１００ａにより、高コントラストで色付きの良い高画質の画像を表示することが可能となる。
【００５０】
次に、このように遮光層３ａが多結晶シリコン層４ａに重ねて設けられている構成により、ＴＦＴ３０のトランジスタ特性がどの程度改善されたかについて図６及び図７を参照して、検討を加える。図６は、図１に示した液晶表示パネル１００ａについてのトランジスタ特性試験の結果を示す。これに対し、図７は、図１に示した液晶表示パネル１００ａの構成から、多結晶シリコン層４ａを除外した構成を有する比較例についてのトランジスタ特性試験の結果を示す。尚、図６及び図７において、横軸には、ゲート電極に印加するゲート電圧を示し、縦軸にはその際に流れるドレイン電流を示す。また、ソース・ドレイン電圧として１５Ｖ及び４Ｖの２種類の状態について、夫々試験結果が示されている。
【００５１】
図６と図７とを比較すると、ＴＦＴアレイ基板１上に先ず多結晶シリコン層４ａを形成して、これに重ねて遮光層３ａを設けた本実施の形態が、ＴＦＴアレイ基板１の上に直接遮光層３ａを形成した場合よりも遥かにトランジスタのスイッチング特性が改善されていることが分かる。
【００５２】
尚、図７に示した比較例の場合でも、遮光層３ａを全く設けることなく、戻り光の影響をそのまま受けた例と比較すると、ＴＦＴのスイッチング特性は改善されている。
【００５３】
次に、第１の実施の形態の液晶表示パネル１００ａの製造プロセスについて図８及び図９を参照して説明する。
【００５４】
先ず図８の工程（１）に示すように、石英基板、ハードガラス等のＴＦＴアレイ基板１を用意する。ここで、好ましくはＮ2（窒素）等の不活性ガス雰囲気且つ約１０００℃の高温でアニール処理し、後に実施される高温プロセスにおけるＴＦＴアレイ基板１に生じる歪みが少なくなるように前処理しておく。このように処理されたＴＦＴアレイ基板１の全面に減圧ＣＶＤ法等により多結晶シリコン層を形成し、更に、スパッタリング法、ＣＶＤ法等により好ましくはＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄなどの高融点金属の金属シリサイド等からなる遮光層を多結晶シリコン層の全面に形成する。その後フォトリソグラフィ工程及びエッチング工程により、これらの基板全面に形成された多結晶シリコン層及び遮光層をＴＦＴ３０を形成する予定の領域にのみ残して、多結晶シリコン層４ａ及び遮光層３ａを形成する。この際、多結晶シリコン層４ａの層厚としては、約５００〜２０００Å（オングストローム）が好ましい。５００Åより薄いと、高融点金属からなる遮光層３ａを設けることに起因して生じる応力を緩和する効果が実用上低くなり、また２０００Åより厚くても、応力を緩和する効果がそれ程高まらない他方で、多結晶シリコン層４ａ自体を形成するための時間やコストの上昇を招くと共に後にＴＦＴ３０を形成する第１層間絶縁層４１の段差が大きくなり過ぎてＴＦＴ３０の形成が困難になる。また、遮光層３ａの層厚としては、約１０００〜３０００Åが好ましく、更に約１５００〜２５００Åがより好ましくい。１０００Åより薄いと遮光の効果（例えば、１／１０００程度の透過率）が十分に得られず、また３０００Åより厚いと、ＴＦＴ３０の形成工程における高温環境と常温環境とにおける熱応力の発生が大きくなり過ぎ、加えて遮光層３ａ自体を形成するための時間やコストの上昇を招くと共に後にＴＦＴ３０を形成する第１層間絶縁層４１の段差が大きくなり過ぎてＴＦＴ３０の形成が困難になる。更に遮光層３ａの厚さが約１５００〜２５００Åであれば、良好な遮光性が得られると共に、段差の問題も実用上殆ど生じないで済む。遮光層３ａ及び多結晶シリコン層４ａは、少なくともＴＦＴ３０のｐ−Ｓｉ層３２のうちチャンネル形成用の領域、ソース領域３４及びドレイン領域３６をＴＦＴアレイ基板１の裏面から見て覆うように形成される。
【００５５】
尚、上述の多結晶シリコン層４ａをエッチングしてから遮光層３ａを形成するようにしてもよい。但し、本実施の形態では、基本的に多結晶シリコン層４ａに重ねて遮光層３ａを形成すればよいので、両者の外形を正確にアラインメントし、且つ工程数を減らすためには、上述のように両者のエッチングをまとめて行うのが有利である。
【００５６】
次に図８の工程（２）に示すように、遮光層３ａの上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化膜や酸化シリコン膜等からなる第１層間絶縁層４１を形成する。第１層間絶縁層４１の層厚は、約５００〜８０００Åが好ましい。或いは、熱酸化膜を形成した後、更に減圧ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化膜を約５００Åの比較的薄い厚さに堆積し、厚さ約２０００Åの多層構造を持つ第１層間絶縁層４１を形成してもよい。更に、このようなシリケートガラス膜に重ねて又は代えて、ＳＯＧ（スピンオンガラス：紡糸状ガラス）をスピンコートして平坦な膜を形成してもく、又はＣＭＰ処理を施してもよい。このように、第１層間絶縁層４１の上面をスピンコート処理又はＣＭＰ処理により平坦化しておけば、後に上側にＴＦＴ３０を形成し易いという利点が得られる。
【００５７】
尚、第１層間絶縁層４１に対し、約９００℃のアニール処理を施すことにより、汚染を防ぐと共に平坦化してもよい。
【００５８】
次に図８の工程（３）に示すように、第１層間絶縁層４１の上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、ａ−Ｓｉ（アモルファスシリコン）膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは、４〜６時間のアニール処理を施することにより、ｐ−Ｓｉ（ポリシリコン）膜を約５００〜２０００Åの厚さ、好ましくは約１０００Åの厚さとなるまで固相成長させる。この際、ｎチャネル型のＴＦＴ３０を作成する場合には、Ｓｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ族元素のドーパントを僅かにイオン注入等によりドープする。また、ＴＦＴ３０をｐチャネル型とする場合には、Ａｌ（アルミニウム）、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などのIII族元素のドーパントを僅かにイオン注入等によりドープする。尚、ａ−Ｓｉ膜を経ないで、減圧ＣＶＤ法等によりｐ−Ｓｉ膜を直接形成しても良い。或いは、減圧ＣＶＤ法等により堆積したｐ−Ｓｉ膜にシリコンイオンを打ち込んで一旦非晶質化（アモルファス化）し、その後アニール処理等により再結晶化させてｐ−Ｓｉ膜を形成しても良い。
【００５９】
次に図８の工程（４）に示すように、ｐ−Ｓｉ層３２を約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化することにより、約３００Åの比較的薄い厚さの熱酸化膜を形成し、更に減圧ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化膜を約５００Åの比較的薄い厚さに堆積し、多層構造を持つゲート絶縁層３３を形成する。この結果、ｐ−Ｓｉ層３２の厚さは、約３００〜１５００Åの厚さ、好ましくは約３５０〜４５０Åの厚さとなり、ゲート絶縁層３３の厚さは、約２００〜１５００Åの厚さ、好ましくは約３００Åの厚さとなる。このように高温熱酸化時間を短くすることにより、特に８インチ程度の大型ウエーハを使用する場合に熱によるそりを防止することができる。但し、ｐ−Ｓｉ層３２を熱酸化することのみにより、単一層構造を持つゲート絶縁層３３を形成してもよい。
【００６０】
次に図８の工程（５）に示すように、ｐ−Ｓｉ層３２上にゲート絶縁層３３を介して、減圧ＣＶＤ法等によりｐ−Ｓｉを堆積した後、ゲートマスクを用いたフォトリソグラフィ工程、エッチング工程等により、ゲート電極３１（走査電極）を形成する。
【００６１】
但し、ゲート電極３１（走査電極）を、ｐ−Ｓｉ層ではなく、Ａｌ等の金属膜又は金属シリサイド膜から形成してもよいし、若しくはこれらの金属膜又は金属シリサイド膜とｐ−Ｓｉ膜を組み合わせて多層に形成してもよい。この場合、ゲート電極３１（走査電極）を、ブラックマトリクス２３が覆う領域の一部又は全部に対応する遮光膜として配置すれば、金属膜や金属シリサイド膜の持つ遮光性により、ブラックマトリクス２３の一部又は全部を省略することも可能となる。この場合特に、対向基板２とＴＦＴアレイ基板１との貼り合わせずれによる画素開口率の低下を防ぐことが出来る利点がある。
【００６２】
次に図９の工程（６）に示すように、ＴＦＴ３０をＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ Ｓｔｒｕｃｔｕｒｅ）構造を持つｎチャネル型のＴＦＴとする場合、ｐ型のｐ−Ｓｉ層３２に、先ずソース領域３４及びドレイン領域３６のうちチャネル側に夫々隣接する一部を構成する低濃度ドープ領域を形成するために、ゲート電極３１を拡散マスクとして、ＰなどのＶ族元素のドーパントを低濃度で（例えば、Ｐイオンを１〜３×１０13／ｃｍ2のドーズ量にて）ドープし、続いて、ゲート電極３１よりも幅の広いマスクでレジスト層をゲート電極３１上に形成した後、同じくＰなどのＶ族元素のドーパントを高濃度で（例えば、Ｐイオンを１〜３×１０15／ｃｍ2のドーズ量にて）ドープする。また、ＴＦＴ３０をｐチャネル型とする場合、ｎ型のｐ−Ｓｉ層３２に、ソース領域３４及びドレイン領域３６を形成するために、ＢなどのIII族元素のドーパントを用いてドープする。このようにＬＤＤ構造とした場合、ショートチャネル効果を低減できる利点が得られる。尚、このように低濃度と高濃度の２段階に分けて、ドープを行わなくても良い。例えば、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、ゲート電極３１をマスクとして、Ｐイオン、Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。
【００６３】
これらの工程と並行して、ｎチャネル型ｐ−ＳｉＴＦＴ及びｐチャネル型ｐ−ＳｉＴＦＴから構成されるＣＭＯＳ（相補型ＭＯＳ）構造を持つＸ側駆動用ドライバ回路１０１及びＹ側駆動用ドライバ回路１０４をＴＦＴアレイ基板１上の周辺部に形成する。 このように、ＴＦＴ３０はｐ−ＳｉＴＦＴであるので、ＴＦＴ３０の形成時に同一工程で、Ｘ側駆動用ドライバ回路１０１及びＹ側駆動用ドライバ回路１０４を形成することができ、製造上有利である。
【００６４】
次に図９の工程（７）に示すように、ゲート電極３１（走査電極）を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化膜や酸化シリコン膜等からなる第２層間絶縁層４２を形成する。第２層間絶縁層４２の層厚は、約５０００〜１５０００Åが好ましい。そして、ソース領域３４及びドレイン領域３６を活性化するために約１０００℃のアニール処理を２０分程度行った後、ソース電極３１（信号電極）に対するコンタクトホール３７を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。この際、反応性エッチング、反応性イオンビームエッチングのような異方性エッチングにより、コンタクトホール３７を開口した方が、開口形状をマスク形状とほぼ同じにできるという利点がある。但し、ドライエッチングとウエットエッチングとを組み合わせて開口すれば、コンタクトホール３７をテーパ状にできるので、配線接続時の断線を防止できるという利点が得られる。また、ゲート電極３１（走査電極）を図示しない配線と接続するためのコンタクトホールも、コンタクトホール３７と同一の工程により第２層間絶縁層４２に開ける。
【００６５】
次に図９の工程（８）に示すように、第２層間絶縁層４２の上に、スパッタリング処理等により、Ａｌ等の低抵抗金属や金属シリサイド等を、約１０００〜５０００Åの厚さに堆積し、更にフォトリソグラフィ工程、ウエットエッチング工程等により、ソース電極３５（信号電極）を形成する。
【００６６】
この場合、ソース電極３５（信号電極）を、ブラックマトリクス２３が覆う領域の一部又は全部に対応する遮光膜として配置すれば、Ａｌ等の金属膜や金属シリサイド膜の持つ遮光性により、ブラックマトリクス２３の一部又は全部を省略することも可能となる。この場合特に、対向基板２とＴＦＴアレイ基板１との貼り合わせずれによる画素開口率の低下を防ぐことが出来る利点がある。
【００６７】
次に図９の工程（９）に示すように、ソース電極３５（信号電極）上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化膜や酸化シリコン膜等からなる第３層間絶縁層４３を形成する。第３層間絶縁層４３の層厚は、約５０００〜１５０００Åが好ましい。或いは、このようなシリケートガラス膜に代えて又は重ねて、有機膜やＳＯＧ（スピンオンガラス）をスピンコートして平坦な膜を形成してもよく、又はＣＭＰ処理を施してもよい。
【００６８】
更に、画素電極１１とドレイン領域３６とを電気的接続するためのコンタクトホール３８を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。この際、反応性エッチング、反応性イオンビームエッチングのような異方性エッチングにより、コンタクトホール３８を開口した方が、開口形状をマスク形状とほぼ同じにできるという利点が得られる。但し、ドライエッチングとウエットエッチングとを組み合わせて開口すれば、コンタクトホール３８をテーパ状にできるので、配線接続時の断線を防止できるという利点が得られる。
【００６９】
次に図９の工程（１０）に示すように、第３層間絶縁層４３の上に、スパッタリング処理等により、ＩＴＯ膜等の透明導電性薄膜を、約５００〜２０００Åの厚さに堆積し、更にフォトリソグラフィ工程、ウエットエッチング工程等により、画素電極１１を形成する。尚、当該液晶表示パネル１００ａを反射型の液晶表示装置に用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極１１を形成してもよい。
【００７０】
続いて、画素電極１１の上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、図１に示した配向膜１２が形成される。
【００７１】
他方、図１に示した対向基板２については、ガラス基板等が先ず用意され、この上において複数のＴＦＴ３０に夫々対応した位置にブラックマトリクス２３が、例えば金属クロムをスパッタリングした後、フォトリソグラフィ工程、エッチング工程を経て形成される。尚、ブラックマトリクス２３は、ＣｒやＮｉなどの金属材料の他、カーボンやＴｉをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。その後、対向基板２の全面にスパッタリング処理等により、ＩＴＯ等の透明導電性薄膜を、約５００〜２０００Åの厚さに堆積することにより、共通電極２１を形成する。更に、共通電極２１の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜２２が形成される。
【００７２】
最後に、上述のように各層が形成されたＴＦＴアレイ基板１と対向基板２とは、配向膜１２及び２２が対面するようにシール剤５２により張り合わされ、真空吸引等により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶が吸引されて、液晶層５０が形成される。
【００７３】
尚、図３に示した蓄積容量７０については、ｐ−Ｓｉ層３２’を上述のｐ−Ｓｉ層３２と同一工程により第１層間絶縁層４１上に形成し、その上に絶縁層３３’を上述のゲート絶縁層３３と同一工程により形成し、更にその上に蓄積容量電極（容量線）３１’をゲート電極３１と同一工程により形成すれば良い。
【００７４】
以上の製造プロセスにより、図１に示した液晶表示パネル１００ａが完成する。
【００７５】
＜第２の実施の形態＞
図１０は、本発明の第２の実施の形態である液晶表示パネルの断面図である。尚、図１０においては、図１の場合と同様に、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や部材毎に縮尺を異ならしめてある。また、図１０において、図１と同様の構成要素については同様の参照符号を付し、その説明は省略する。
【００７６】
図１０において、液晶表示パネル１００ｂは、図１に示した第１の実施の形態における遮光層３ａ及び多結晶シリコン層４ａの代わりに、その積層順序が逆転している遮光層３ｂと多結晶シリコン層４ｂを備えており、その他の構成については、第１の実施の形態と同様である。また、第２の実施の形態の液晶表示パネル１００ｂの製造プロセスについても第１の実施の形態のそれとほぼ同じであり、遮光層と多結晶シリコン層との成膜順序が逆になる点が異なる。
【００７７】
即ち、図１０において、ＴＦＴアレイ基板１の上には、遮光層３ｂが形成されており、これに重ねて多結晶シリコン層４ｂが形成されている。そして、第１層間絶縁層４１は、この多結晶シリコン層４ｂ上に形成されている。遮光層３ｂは、第１の実施の形態の場合と同様に、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む金属シリサイドからなる。このように金属シリサイドから構成すると、多結晶シリコン層４ｂや、シリコンを含んでなる石英基板等からなるＴＦＴアレイ基板１との熱的相性が良くなる。より具体的には、高温環境と常温環境とに置かれた場合でも、遮光層３ｂと多結晶シリコン層４ｂやＴＦＴアレイ基板１との間で、熱膨張率等の物理的性質の差に起因して発生する応力が更に緩和される。
【００７８】
これらの結果、第２の実施の形態によれば、遮光層３ｂに歪みが生じたりクラックが入ったり、或いは、ＴＦＴアレイ基板１、ＴＦＴ３０の各構成要素、第１層間絶縁層４１等に歪みが生じたり、クラックが入ってしまう事態を効果的に回避し得る。このため、遮光層３ｂのクラックから戻り光の一部がＴＦＴ３０のチャネルに入射することや、遮光層３ｂ等の歪みやクラックにより、その後のＴＦＴの形成工程に悪影響を及ぼすことを効果的に阻止できる。従って、本実施の形態によれば、ＴＦＴ３０のトランジスタ特性が改善され、最終的には、液晶表示パネル１００ｂにより、より高画質の画像を表示することが可能となる。
【００７９】
第２の実施の形態では特に、以下図１１及び図１２を参照して説明するように多重反射を阻止し得る。
【００８０】
即ち、図１１に示すように第１実施の形態によれば、一方で、入射光は複数の矢印Ｌ1で示すように、ブラックマトリクス２３やソース電極３５を構成するＡｌ等からなる金属膜などにより遮光されるためチャネル形成用のｐ−Ｓｉ層３２に入射することはない。他方で、ＴＦＴアレイ基板１の側から入射した戻り光が、遮光層３ａの形成されていない領域から、複数の矢印Ｌ2で示すように、第１層間絶縁層４１に入射する。このように入射した戻り光の一部が、特に反射率の高いソース電極３５（信号電極）の下面、第１層間絶縁層４１の上面、第２層間絶縁層４２等により反射される結果、このような第１層間絶縁層４１等で反射又は多重反射した戻り光が、最終的には遮光層３ａの上面（ｐ−Ｓｉ層３２に対向する面）やソース電極３５（信号電極）の下面で反射され、チャネル形成用のｐ−Ｓｉ層３２に入射してしまう。従って、第１の実施の形態によれば、使用環境等によっては、戻り光によりＴＦＴ３０のスイッチング特性が劣化してしまう恐れがある。
【００８１】
これに対し、図１２に示すように本第２の実施の形態によれば、このようなソース電極３５（信号電極）、第１層間絶縁層４１等で反射又は多重反射した戻り光が、最終的には遮光層３ｂの上面（ｐ−Ｓｉ層３２に対向する面）に設けられた多結晶シリコン層４ｂで吸収されるので、チャネル形成用のｐ−Ｓｉ層３２に入射する戻り光を低減し得る。従って、第２の実施の形態によれば、戻り光によるＴＦＴ３０のスイッチング特性等の劣化を阻止できる。
【００８２】
以上説明した各実施の形態における液晶表示パネル１００ａ又は１００ｂは、カラー液晶プロジェクタに適用されるため、３つの液晶表示パネル１００ａがＲＧＢ用のライトバルブとして夫々用いられ、各パネルには夫々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が入射光として夫々入射されることになる。従って、各実施の形態では、対向基板２に、カラーフィルタは設けられていない。しかしながら、液晶表示パネル１００ａ又は１００ｂにおいてもブラックマトリックス２３の形成されていない画素電極１１に対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶表示装置に本実施の形態の液晶表示パネルを適用できる。
【００８３】
各実施の形態の液晶表示パネル１００ａ又は１００ｂでは、従来と同様に入射光を対向基板２の側から入射することとしたが、遮光層３ａ又は３ｂが存在するので、ＴＦＴアレイ基板１の側から入射光を入射し、対向基板２の側から出射するようにしても良い。即ち、このように液晶表示パネル１００ａ又は１００ｂを液晶プロジェクタに取り付けても、チャネル形成用のｐ−Ｓｉ層３２に光が入射することを防ぐことが出来、高画質の画像を表示することが可能である。
【００８４】
各実施の形態の液晶表示パネル１００ａ又は１００ｂにおいて、ＴＦＴアレイ基板１側における液晶分子の配向不良を抑制するために、第３層間絶縁層４３の上に更に平坦化膜をスピンコート等で塗布してもく、又はＣＭＰ処理を施してもよい。
【００８５】
各実施の形態から明らかなように、遮光層の上側及び下側に多結晶シリコン層を夫々設ける構成を採ることも可能である。この場合には特に、これら全体の層厚が厚くなるという短所があるが、第１層間絶縁層の上面を平坦化すること等により、この短所は補える。
【００８６】
また、各実施の形態では、液晶表示パネル１００ａ又は１００ｂのスイッチング素子は、正スタガ型又はコプラナー型のｐ−ＳｉＴＦＴであるとして説明したが、逆スタガ型のＴＦＴやａ−ＳｉＴＦＴ等の他の形式のＴＦＴに対しても、戻り光がチャネル形成用の半導体層に入射するのを阻止するという課題の下に、各種の形態での応用が可能である。
【００８７】
更に、各実施の形態の液晶表示パネル１００ａ又は１００ｂにおいては、一例として液晶層５０をネマティック液晶から構成したが、液晶を高分子中に微小粒として分散させた高分子分散型液晶を用いれば、配向膜１２及び２２、並びに前述の偏光フィルム、偏光板等が不要となり、光利用効率が高まることによる液晶表示パネルの高輝度化や低消費電力化の利点が得られる。更に、画素電極１１をＡｌ等の反射率の高い金属膜から構成することにより、液晶表示パネル１００ａ又は１００ｂを反射型液晶表示装置に適用する場合には、電圧無印加状態で液晶分子がほぼ垂直配向されたＳＨ（スーパーホメオトロピック）型液晶などを用いても良い。更にまた、液晶表示パネル１００ａ又は１００ｂにおいては、液晶層５０に対し垂直な電界（縦電界）を印加するように対向基板２の側に共通電極２１を設けているが、液晶層５０に平行な電界（横電界）を印加するように一対の横電界発生用の電極から画素電極１１を夫々構成する（即ち、対向基板２の側には縦電界発生用の電極を設けることなく、ＴＦＴアレイ基板１の側に横電界発生用の電極を設ける）ことも可能である。このように横電界を用いると、縦電界を用いた場合よりも視野角を広げる上で有利である。その他、各種の液晶材料（液晶相）、動作モード、液晶配列、駆動方法等に本実施の形態を適用することが可能である。
【００８８】
【発明の効果】
請求項１に記載の液晶表示パネルによれば、高融点金属からなる遮光層は、スイッチング素子に対向する位置に設けられており、多結晶シリコン層は、遮光層が重なる位置において第１基板と遮光層との間に設けられているので、遮光層に歪みが生じたりクラックが入ったり、或いは、第１基板、多結晶シリコン層、スイッチング素子の各構成要素などに歪みが生じたり、クラックが入ってしまうのを阻止し得る。更に多結晶シリコン層と第１基板との間に界面が存在する状態で遮光層をエッチング除去すれば、第１基板の表面が比較的荒れないまま、遮光層の上方にスイッチング素子を形成できる。この結果、遮光層の遮光性や信頼性は格段に向上することとなり、スイッチング素子のスイッチング特性を改善できる。これらの結果、高コントラストで色付きのよい高画質の画像表示が可能となる。
【００９０】
請求項２に記載の液晶表示パネルによれば、シリコンを含む遮光層と、多結晶シリコン層や石英基板からなる第１基板との熱的相性が良いので、遮光層に歪みが生じたりクラックが入ったり、或いは、第１基板、スイッチング素子の各構成要素、層間絶縁層等に歪みが生じたり、クラックが入ってしまう事態をより効果的に回避し得る。
【００９１】
請求項３に記載の液晶表示パネルによれば、スイッチング素子の形成工程における高温環境と常温環境とにおける熱応力を、多結晶シリコン層により十分に緩和出来、十分な遮光効果を得つつ、層間絶縁層上に比較的容易にスイッチング素子を作成できる。
【００９２】
請求項４に記載の液晶表示パネルによれば、平坦な層間絶縁層の上側に、スイッチング素子を容易に形成することができ、容易な製造工程を通してスイッチング素子のスイッチング特性をより改善できる。
【図面の簡単な説明】
【図１】 第１の実施の形態の液晶表示パネルの構成を示す断面図である。
【図２】 図１の液晶表示パネルを構成するＴＦＴアレイ基板の平面図である。
【図３】 図１の液晶表示パネルを構成する蓄積容量の断面図である。
【図４】 図１の液晶表示パネルの全体構成を示す平面図である。
【図５】 図１の液晶表示パネルの全体構成を示す断面図である。
【図６】 本実施の形態の液晶表示パネルに設けられたＴＦＴの特性を示す特性図である。
【図７】 比較例としての液晶表示パネルに設けられたＴＦＴの特性を示す特性図である。
【図８】 図１の液晶表示パネルの製造プロセスを順を追って示す工程図（その１）である。
【図９】 図１の液晶表示パネルの製造プロセスを順を追って示す工程図（その２）である。
【図１０】 第２の実施の形態の液晶表示パネルの構成を示す断面図である。
【図１１】 第１の実施の形態の液晶表示パネルにおける戻り光による多重反射光の経路を示す断面図である。
【図１２】 第２の実施の形態の液晶表示パネルにおける戻り光による反射光の経路を示す断面図である。
【符号の説明】
１…ＴＦＴアレイ基板
２…対向基板
３ａ、３ｂ…遮光層
４ａ、４ｂ…多結晶シリコン層
１１…画素電極
１２…配向膜
２１…共通電極
２２…配向膜
２３…ブラックマトリクス
３０…ＴＦＴ
３１…ゲート電極
３２…ｐ−Ｓｉ層
３３…ゲート絶縁層
３４…ソース領域
３５…ソース電極（信号電極）
３６…ドレイン領域
３７、３８…コンタクトホール
４１…第１層間絶縁層
４２…第２層間絶縁層
４３…第３層間絶縁層
５０…液晶層
５２…シール剤
１００ａ、１００ｂ…液晶表示パネル
１０１…Ｘ側駆動用ドライバ回路
１０２…実装端子
１０４…Ｙ側駆動用ドライバ回路
Claims (4)
- 一対の第１及び第２基板と、
該第１及び第２基板間に挟持された液晶と、
前記第１基板の前記液晶に対面する側にマトリクス状に設けられた複数の透明な画素電極と、
前記第１基板上に前記複数の画素電極に対応して設けられた複数のスイッチング素子を構成するゲート電極および半導体層と、
該複数のスイッチング素子に接続される金属薄膜からなるソース電極と、
前記複数のスイッチング素子に夫々対向する位置において前記複数のスイッチング素子下方の前記第１基板上に設けられた多結晶シリコン層と、
該多結晶シリコン層に重なる位置において前記多結晶シリコン層上に積層された高融点金属からなる遮光層と、
前記遮光層と前記複数のスイッチング素子との間に設けられた層間絶縁層とを備え、
前記多結晶シリコン層と前記遮光層との積層は前記半導体層よりも幅広かつ前記ソース電極と交差するように延在して形成され、前記画素電極は、前記積層と前記ソース電極とによって区画されるように形成されてなることを特徴とする液晶表示パネル。 - 前記第１基板は、石英基板であり、
前記高融点金属は、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む金属シリサイドであることを特徴とする請求項１に記載の液晶表示パネル。 - 前記遮光層は、１０００から３０００Åの層厚を夫々持ち、前記多結晶シリコン層は、５００から２０００Åの層厚を夫々持つことを特徴とする請求項１又は２に記載の液晶表示パネル。
- 前記層間絶縁層は、前記複数のスイッチング素子が設けられる面がスピンコート処理又はＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理により平坦化されていることを特徴とする請求項１から３のいずれか一項に記載の液晶表示パネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24729597A JP4021014B2 (ja) | 1997-09-11 | 1997-09-11 | 液晶表示パネル及び薄膜トランジスタアレイ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24729597A JP4021014B2 (ja) | 1997-09-11 | 1997-09-11 | 液晶表示パネル及び薄膜トランジスタアレイ基板 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005150720A Division JP4148239B2 (ja) | 2005-05-24 | 2005-05-24 | 液晶表示パネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1184422A JPH1184422A (ja) | 1999-03-26 |
| JP4021014B2 true JP4021014B2 (ja) | 2007-12-12 |
Family
ID=17161315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24729597A Expired - Lifetime JP4021014B2 (ja) | 1997-09-11 | 1997-09-11 | 液晶表示パネル及び薄膜トランジスタアレイ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4021014B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7245018B1 (en) | 1999-06-22 | 2007-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof |
| JP5509166B2 (ja) * | 1999-06-29 | 2014-06-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3463005B2 (ja) | 1999-07-19 | 2003-11-05 | シャープ株式会社 | 液晶表示装置およびその製造方法 |
| JP3374911B2 (ja) * | 1999-09-30 | 2003-02-10 | 日本電気株式会社 | 透過液晶パネル、画像表示装置、パネル製造方法 |
| JP3460706B2 (ja) * | 2000-08-07 | 2003-10-27 | セイコーエプソン株式会社 | 電気光学装置、電子機器、電気光学装置用基板および電気光学装置用基板の製造方法。 |
| US7027109B2 (en) | 2001-08-03 | 2006-04-11 | Nec Corporation | TFT array substrate and active-matrix addressing liquid-crystal display device |
| JP4423659B2 (ja) | 2003-01-31 | 2010-03-03 | 日本電気株式会社 | 薄膜トランジスタ、ｔｆｔ基板、及び、液晶表示装置 |
| JP2005086005A (ja) * | 2003-09-09 | 2005-03-31 | Seiko Epson Corp | 基板及びその製造方法並びに電気光学装置 |
| JP4529170B2 (ja) * | 2004-02-03 | 2010-08-25 | 日本電気株式会社 | 薄膜トランジスタ、ｔｆｔ基板、及び、液晶表示装置 |
| JP2006178235A (ja) * | 2004-12-22 | 2006-07-06 | Nec Corp | 薄膜トランジスタアレイ基板及び液晶表示装置 |
| KR101084278B1 (ko) * | 2009-11-05 | 2011-11-16 | 삼성모바일디스플레이주식회사 | 표시장치 및 표시장치의 제조방법 |
| JP6350984B2 (ja) * | 2014-04-24 | 2018-07-04 | Ｔｉａｎｍａ Ｊａｐａｎ株式会社 | 薄膜トランジスタ及び表示装置 |
| KR102182482B1 (ko) * | 2014-07-15 | 2020-11-25 | 엘지디스플레이 주식회사 | 산화물 반도체 박막 트랜지스터 및 이를 구비한 표시장치용 어레이 기판 |
-
1997
- 1997-09-11 JP JP24729597A patent/JP4021014B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1184422A (ja) | 1999-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3424234B2 (ja) | 電気光学装置及びその製造方法 | |
| JP3744227B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP4021014B2 (ja) | 液晶表示パネル及び薄膜トランジスタアレイ基板 | |
| JP3711781B2 (ja) | 電気光学装置及びその製造方法 | |
| JP3687399B2 (ja) | 電気光学装置及びその製造方法 | |
| JPH11218781A (ja) | 液晶装置及びその製造方法並びに電子機器 | |
| JP3374717B2 (ja) | 液晶表示パネルの製造方法 | |
| JP4148239B2 (ja) | 液晶表示パネル | |
| JP4019600B2 (ja) | 電気光学装置及びプロジェクタ | |
| JP4434262B2 (ja) | 液晶表示パネル | |
| JP2001265255A6 (ja) | 電気光学装置及びその製造方法 | |
| JP3783500B2 (ja) | 電気光学装置及び投射型表示装置 | |
| JP4371089B2 (ja) | 液晶装置およびそれを用いた表示装置 | |
| JP3757658B2 (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
| JP3620235B2 (ja) | 液晶表示パネル及びその製造方法 | |
| JP3456384B2 (ja) | 液晶表示パネル | |
| JP3769389B2 (ja) | 電気光学装置の製造方法及び電気光学装置 | |
| JP3807230B2 (ja) | 電気光学装置及びプロジェクタ | |
| JP3489409B2 (ja) | 液晶表示パネルの製造方法及び液晶表示パネル | |
| JP3767204B2 (ja) | 電気光学装置 | |
| JP3642326B2 (ja) | 液晶パネル、電子機器、及びｔｆｔアレイ基板 | |
| JP3674260B2 (ja) | 液晶表示パネルの製造方法、薄膜トランジスタアレイ基板、液晶表示パネル並びに液晶プロジェクタ | |
| JPH11183934A (ja) | 液晶パネル及びその製造方法並びに電子機器 | |
| JP4434271B2 (ja) | 液晶表示パネル | |
| JP3849342B2 (ja) | 電気光学装置の製造方法及び電気光学装置並びにプロジェクタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050127 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050405 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050428 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050601 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050819 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070410 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070926 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131005 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |