JP5509166B2 - 半導体装置の作製方法 - Google Patents

Description

本願発明は半導体装置の配線材料に関するものである。特に、薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器に関する。

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。

近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。

従来、上記ＴＦＴの配線材料としては、スパッタ法を用いた抵抗率の低いアルミニウム膜が多用されている。しかしながら、アルミニウムを配線材料として用いてＴＦＴを作製した場合、熱処理によってヒロックやウィスカー等の突起物の形成や、アルミニウム原子のチャネル形成領域への拡散により、ＴＦＴの動作不良やＴＦＴ特性の低下を引き起こしていた。

上記に示したようにアルミニウムは、耐熱性が低いためＴＦＴの作製プロセスにおいて好ましい配線材料ではない。

このため、アルミニウム以外の配線材料として、例えばタンタル（Ｔａ）やチタン（Ｔｉ）等を主成分に含む材料を使用する試みがなされている。タンタルやチタンはアルミニウムに比べれば耐熱性が高い一方、電気抵抗率が高いという問題が生じる。また、タンタルは５００℃程度の熱処理を施すと、熱処理前のものと比べて電気抵抗率が数倍に増大するため問題となっていた。

また、基板上に形成された膜が大きな応力を持つ場合、基板の反りや、膜自体の剥離が生じるため、スパッタ法により形成された膜は、膜応力の制御を行って、できるだけ低い応力を持つ膜を形成することが望まれている。膜応力の制御を行う一つの手段として、アルゴン（Ａｒ）やクリプトン（Ｋｒ）やキセノン（Ｘｅ）の混合ガスをスパッタガスとして用いることが提案されている。しかしながら、クリプトン（Ｋｒ）やキセノン（Ｘｅ）は高価なものであるため、混合ガスを用いることは、大量生産する場合において不適であった。

本願発明は、上記問題点を鑑みてなされたものであり、ＡＭ−ＬＣＤに代表される電気光学装置の各回路の配線または電極として、電気抵抗率が十分に低く、且つ耐熱性が十分に高い材料を用い、高い信頼性を有する電気光学装置およびその作製方法を提供することを課題とする。

本明細書で開示する発明の構成は、
タングステンまたはタングステン化合物を主成分とする配線材料であって、前記配線材料中の不活性元素にアルゴンを９０％以上含み、且つ、前記配線材料中におけるナトリウムの含有量は０．３ｐｐｍ以下であることを特徴とする配線材料である。

上記構成において、前記タングステン化合物は、Ｔａ、Ｔｉ、Ｍｏ、Ｃｒ、Ｎｂ、Ｓｉから選ばれた一種の元素、または複数種の元素とタングステンとの化合物である。

また、上記構成において、前記配線材料の電気抵抗率が４０μΩ・ｃｍ以下、好ましくは２０μΩ・ｃｍ以下であることを特徴としている。

また、他の発明の構成は、
Ｗ、Ｔａ、Ｔｉ、Ｍｏ、Ｃｒ、Ｎｂ、Ｓｉから選ばれた一種の元素、または複数種の元素を含む金属膜、前記元素を主成分とする金属化合物膜、前記元素を組み合わせた合金膜、もしくは前記金属膜、金属化合物膜または合金膜から選ばれた薄膜を積層した積層膜からなる配線を備え、
前記配線は前記配線中の不活性元素にアルゴンを９０％以上含み、、且つ、前記配線中におけるナトリウムの含有量は０．３ｐｐｍ以下であることを特徴とする半導体装置である。

また、他の発明の構成は、
タングステンまたはタングステン化合物を主成分とする膜を含む配線を備えた半導体装置であって、
前記配線は前記配線中の不活性元素にアルゴンを９０％以上含み、且つ、前記配線におけるナトリウムの含有量は０．３ｐｐｍ以下であることを特徴とする半導体装置である。

また、他の発明の構成は、
タングステンまたはタングステン化合物を主成分とする膜と、タングステンの窒化物膜とを含む積層構造を有する配線を備えた半導体装置であって、
前記配線は前記配線中の不活性元素にアルゴンを９０％以上含み、且つ、前記配線におけるナトリウムの含有量は０．３ｐｐｍ以下であることを特徴とする半導体装置である。

また、他の発明の構成は、
導電型を付与する不純物元素が添加されたシリコン膜と、タングステンまたはタングステン化合物を主成分とする膜と、タングステンの窒化物膜とを含む積層構造を有する配線を備えた半導体装置であって、
前記配線は前記配線中の不活性元素にアルゴンを９０％以上含み、、且つ、前記配線におけるナトリウムの含有量は０．３ｐｐｍ以下であることを特徴とする半導体装置である。

上記各構成において、前記配線は、アルゴンをスパッタガスとして用いたスパッタ法により形成されたことを特徴としている。

上記各構成において、前記配線中に含まれるアルゴン以外の不活性元素（ＸｅまたはＫｒ）は、１ａｔｏｍｓ％以下、好ましくは０．１ａｔｏｍｓ％以下であることを特徴としている。

また、上記各構成のいずれか一において、前記タングステンまたはタングステン化合物を主成分とする膜の内部応力は、−２×１０¹⁰ｄｙｎ／ｃｍ²〜２×１０¹⁰ｄｙｎ／ｃｍ²、好ましくは−１×１０¹⁰ｄｙｎ／ｃｍ²〜１×１０¹⁰ｄｙｎ／ｃｍ²であることを特徴としている。

また、上記各構成のいずれか一において、前記配線の線幅は５μｍ以下であることを特徴としている。

また、上記各構成のいずれか一において、前記配線の膜厚は０．１μｍ以上、０．７μｍ以下であることを特徴としている。

また、上記各構成のいずれか一において、前記配線をＴＦＴのゲート配線として用いたことを特徴としている。

また、上記各構造を実現するための発明の構成は、
絶縁表面上に配線を少なくとも含む半導体装置の作製方法において、
前記配線は、スパッタ法によりタングステン膜を形成する工程と、前記タングステン膜をパターニングする工程とによって形成することを特徴とする半導体装置の作製方法である。

上記構成において、前記スパッタ法は、純度が４Ｎ以上のタングステンターゲットを用いることを特徴としている。

上記構成において、前記スパッタ法は、純度が４Ｎ以上のタングステン合金ターゲットを用いることを特徴としている。

上記構成において、前記スパッタ法は、アルゴンのみをスパッタガスとしたスパッタ法であることを特徴としている。

また、上記各構成において、膜の応力は基板温度とガス圧とスパッタ電力とを適宜調節することによって、−２×１０¹⁰ｄｙｎ／ｃｍ²〜２×１０¹⁰ｄｙｎ／ｃｍ²、好ましくは−１×１０¹⁰ｄｙｎ／ｃｍ²〜１×１０¹⁰ｄｙｎ／ｃｍ²の範囲内で所望の値を得ることが可能である。

また、前記スパッタ法における基板温度は３００℃以下とすることを特徴としている。また、前記スパッタ法におけるガス圧は、０．１Ｐａ〜３．０Ｐａ、好ましくは１．０Ｐａ〜２．０Ｐａとすることを特徴としている。

また、前記スパッタ法におけるスパッタ電力は、３００Ｗ〜１５ＫＷ、好ましくは１ＫＷ〜９ＫＷ（φ３０５ｍｍの大きさのターゲット）とすることを特徴としている。即ち、単位面積当りのスパッタ電力に換算すると、０．４１Ｗ／ｃｍ²〜２０．５３Ｗ／ｃｍ²、好ましくは１．３７Ｗ／ｃｍ²〜１２．３２Ｗ／ｃｍ²である。

なお、本明細書中において「内部応力」は図２８に示すように、基板５２に対して薄膜５１が収縮しようとするときには、基板５２はそれを妨げる方向に引っ張られ薄膜５１を内側にして変形し、これを引張応力と呼び、「＋」方向の応力として表している。一方、薄膜５１が伸張しようとするときには、基板５２は押し縮められ薄膜５１を外側にして変形するので、これを圧縮応力と呼び、「−」方向の応力として表している。

なお、本明細書中において「電極」とは、「配線」の一部であり、他の配線との電気的接続を行う箇所、または半導体層と交差する箇所を指す。従って、説明の便宜上、「配線」と「電極」とを使い分けるが、「電極」という文言に「配線」は常に含められているものとする。

本願発明を用いることで配線に含まれるナトリウムが０．０３ｐｐｍ以下、好ましくは０．０１ｐｐｍ以下であり、且つ、低い電気抵抗率（４０μΩ・ｃｍ以下）を有し、応力が−５×１０¹⁰ｄｙｎ／ｃｍ²〜５×１０¹⁰ｄｙｎ／ｃｍ²、好ましくは−２×１０¹⁰ｄｙｎ／ｃｍ²〜２×１０¹⁰ｄｙｎ／ｃｍ²、さらに好ましくは−１×１０¹⁰ｄｙｎ／ｃｍ²〜１×１０¹⁰ｄｙｎ／ｃｍ²に制御された配線を形成することができる。

また、本発明の配線は、８００℃程度の熱処理を施しても低い電気抵抗率（４０μΩ・ｃｍ以下）を維持することができる。

加えて、タングステンを主成分とする配線の表面に窒化タングステンを形成することによって、低抵抗で信頼性の高い配線を得ることができ、半導体装置（ここでは具体的に電気光学装置）の動作性能や信頼性を大幅に向上させることができる。

画素ＴＦＴ、保持容量、駆動回路のＴＦＴの作製工程を示す断面図。 画素ＴＦＴ、保持容量、駆動回路のＴＦＴの作製工程を示す断面図。 画素ＴＦＴ、保持容量、駆動回路のＴＦＴの作製工程を示す断面図。 画素ＴＦＴ、保持容量、駆動回路のＴＦＴの作製工程を示す断面図。 画素ＴＦＴ、保持容量、駆動回路のＴＦＴの断面図。 画素ＴＦＴ、保持容量、駆動回路のＴＦＴの作製工程を示す上面図。 画素ＴＦＴ、保持容量、駆動回路のＴＦＴの作製工程を示す上面図。 駆動回路のＴＦＴの作製工程を示す上面図。 画素ＴＦＴの作製工程を示す上面図。 液晶表示装置の入出力端子、配線回路配置を示す上面図。 液晶表示装置の構造を示す断面図。 液晶表示装置の構造を示す斜視図。 画素部の画素を示す上面図。 液晶表示装置の回路ブロック図。 ゲート電極とＬＤＤ領域の位置関係を示す図。 ゲート電極とゲート配線の接続を示す図。 配線構造を示す断面図。 画素ＴＦＴ、保持容量、駆動回路のＴＦＴの断面図。 画素ＴＦＴの上面図の一部。 駆動回路のＴＦＴの上面図。 アクティブマトリクス型ＥＬ表示装置の構成を示す図。 無しきい値反強誘電性混合液晶の印加電圧に対する光透過率の特性を示す図。 電子機器の一例を示す図。 電子機器の一例を示す図。 ＧＤＭＳの分析結果を示す図。 スパッタ圧と応力の関係を示す図。 スパッタ圧と電気抵抗率の関係を示す図。 引張応力と圧縮応力の説明図。 コンタクト抵抗を測定するためのコンタクトチェーンを示す図。 スパッタ電力と応力の関係を示す図。 スパッタ電力と電気抵抗率の関係を示す図。 ＴＦＴの断面図。

本願発明の実施形態について、以下に説明する。

上述の課題を解決するために、本発明は、高純度な高融点金属からなるターゲットを用い、スパッタ法によって得られる高融点金属膜を配線材料として提供する。代表的にはタングステン（Ｗ）を高融点金属として用いることを本発明の特徴の一つとしている。

ターゲットとしては純度の高い４Ｎ（９９．９９％）以上、好ましくは６Ｎ（９９．９９９９％）以上のタングステンターゲットを用い、スパッタガスとしてはアルゴン（Ａｒ）の単体ガスを用いる。

また、本発明は、基板温度、スパッタガスの圧力（ガス圧）を調節することによって応力制御を行うことを特徴の一つとしている。基板温度を３００℃以下とし、スパッタガスの圧力を１．０Ｐａ〜３．０Ｐａ、好ましくは１．０Ｐａ〜２．０Ｐａとすることにより膜の応力を、−５×１０¹⁰〜５×１０¹⁰ｄｙｎ／ｃｍ²、好ましくは−２×１０¹⁰ｄｙｎ／ｃｍ²〜２×１０¹⁰ｄｙｎ／ｃｍ²、さらに好ましくは−１×１０¹⁰ｄｙｎ／ｃｍ²〜１×１０¹⁰ｄｙｎ／ｃｍ²とすることができる。

また、本発明は、基板温度、スパッタガスの圧力（ガス圧）、またはスパッタ電力を調節することによって応力制御を行うことを特徴の一つとしている。

また、従来では、スパッタ電力を大きくすると膜応力が増大していた。しかし、上記本願発明を利用することによって、膜応力の増大を抑制できるため、大きめのスパッタ電力を投入することができ、スパッタレートを向上させることができる。

上記スパッタ方法によって得られる本願のタングステン膜のナトリウム（Ｎａ）濃度及びカリウム（Ｋ）濃度をＧＤＭＳ分析法によって分析した。その分析結果を表１及び図２５に示す。

なお、本明細書中のＧＤＭＳ分析法とは、グロー放電質量分析法（Ｇlow Discharge Mass Spectrometry）の略であり、グロー放電により試料をスパッタ、イオン化して取り出す固体質量分析法である。ＧＤＭＳ分析法は、安定したイオン源が得られることにより、微量分析法として広く活用されている分析方法である。

表１及び図２５に示したように、タングステン膜のナトリウム（Ｎａ）濃度を０．３ｐｐｍ以下、好ましくは０．１ｐｐｍ以下とすることができ、ゲート配線として用いてもＴＦＴ特性に影響を与えない範囲内に抑えることができた。仮に、ゲート電極中にナトリウム（Ｎａ）濃度が多く含まれていた場合は、ＴＦＴ特性に悪影響を与えてしまう。

また、半導体装置の配線を、タングステン膜と、窒化されたタングステン膜との積層構造としてもよい。例えば、絶縁表面上に窒化タングステン（ＷＮｘ（但し、０＜ｘ＜１））を成膜後、タングステン（Ｗ）を積層する。また、密着性を向上させるために導電性を有する珪素膜（例えばリンドープシリコン膜、ボロンドープシリコン膜等）を窒化タングステン（ＷＮｘ）の下層に設ける構成としてもよい。なお、この配線の線幅は５μｍ以下、膜厚は０．１〜０．７μｍで形成することができる。

図２６（ａ）に本発明のタングステン膜の応力値、図２６（ｂ）に熱処理（５００℃、４時間）後の応力値、図２６（ｃ）に熱処理（８００℃、４時間）後の応力値を示した。タングステン膜の成膜条件は、アルゴンガスの流量を１００ｓｃｃｍとし、スパッタ電力を６ｋＷとした。ただし、図２６（ｂ）及び図２６（ｃ）においては、熱処理する際、２００ｎｍの酸化窒化珪素膜ＳｉＯxＮy（但し、０＜ｘ、ｙ＜１）で覆っている。

本発明のタングステン膜は、熱処理の温度を上げるにつれて、最初は引張応力を有する膜であったものが、熱処理を加えると、さらに引張応力が増加する傾向を有しているため、膜応力の制御を行いやすい。

なお、本発明のタングステン膜は、成膜時の基板温度、圧力、スパッタ電力で応力を制御できる。タングステン膜の応力は、タングステン膜を覆って成膜する酸化窒化珪素膜の有無によってアニール後に変化する様子が異なる。すなわち酸化窒化珪素膜で覆われている場合、応力はアニール後引っ張り方向に変化し、覆われていない場合には圧縮方向に変化する。タングステン膜を覆って酸化窒化珪素膜を成膜する場合には、弱い圧縮応力に、酸化窒化珪素膜を成膜しない場合には弱い引張応力になるようタングステン膜の成膜条件を合わせ込んでおけばアニール後の応力を小さくすることが可能である。

また、図３０は、スパッタ電力と応力との関係を示したグラフである。図３０にタングステン膜（膜厚４００ｎｍ）の熱処理前の応力と、熱処理（５５０℃、４時間）後の応力をそれぞれ示した。このように、スパッタ電力を調節することによって応力を自由に調節することができる。また、図３１に示すように、スパッタ電力を変化させると、抵抗率も変化する。図３１にタングステン膜の熱処理前の抵抗率と、熱処理（５５０℃、４時間）後の抵抗率をそれぞれ示した。ただし、図３０及び図３１に示したスパッタ電力はφ３０５ｍｍの大きさのターゲットを用いたデータである。従って、単位面積当りのスパッタ電力に換算できることは言うまでもない。

また、一般的な高融点金属の比較例として、図２６（ａ）にタンタルと窒化タンタルの積層膜の応力値、図２６（ｂ）に熱処理（５００℃、４時間）後の応力値、図２６（ｃ）に熱処理（８００℃、４時間）後の応力値を示している。同様に図２６（ｂ）及び図２６（ｃ）においては、熱処理する際、２００ｎｍの酸化窒化珪素膜ＳｉＯxＮy（但し、０＜ｘ、ｙ＜１）で覆っている。

図２６（ａ）〜図２６（ｃ）に示すように、タンタルと窒化タンタルの積層膜は、熱処理の温度を上げるにつれて、最初は引張応力を有する膜であったものが、熱処理を加えると、圧縮応力を有する膜へと移行する傾向があるため、膜応力の制御が困難である。

また、図２７（ａ）に本発明のタングステン膜の抵抗率、図２７（ｂ）に熱処理（５００℃、４時間）後の抵抗率、図２７（ｃ）に熱処理（８００℃、４時間）後の抵抗率を示した。なお、ここでの抵抗率とは電気抵抗率のことである。

図２７（ａ）〜図２７（ｃ）に示すように、本願のタングステン膜は、低抵抗率（１２〜１６μΩ・ｃｍ程度）を有しており、熱処理後もほとんど抵抗率の変化は見られない。なお、さらにスパッタ条件を適宜変更することによりタングステン膜の抵抗率を１２μΩ・ｃｍ以下、好ましくは９μΩ・ｃｍ程度にすることも可能である。

一方、一般的な高融点金属は酸化に対して耐性がなく、数ｐｐｍの残留酸素が存在する雰囲気での熱処理で容易に酸化してしまっていた。その結果、電気抵抗率の増大や膜剥がれが生じていた。また、イオンドーピングの際、反応ガスに含まれている微量な酸素等の不純物元素が高融点金属膜に注入されることによっても電気抵抗率が増大していた。

例えば、タンタルと窒化タンタルの積層膜は、熱処理する際、２００ｎｍの酸化窒化珪素膜ＳｉＯxＮy（但し、０＜ｘ、ｙ＜１）で覆われているのにも関わらず、熱処理前の抵抗率（２５μΩ・ｃｍ程度）と比べて、熱処理後の抵抗率（５０〜８０μΩ・ｃｍ程度）は数倍に増大していた。

また、通常、他の導電膜とのコンタクトを形成する場合には、他の導電膜を成膜する前に薄い酸化膜及び汚染物を除去するエッチング処理を行っている。次に、図２９に示す構造を基板６０上に形成する際、熱処理（５００℃、１時間）の有無と、電極６２（Ａｌ−Ｓｉ（２ｗｔ％））の成膜前にエッチング処理（１／１０希釈ＨＦ）の有無での、抵抗値の比較を行った結果を表２に示す。

なお、コンタクト数は５０個とし、接触面積の合計は約４２０μｍ²として、タンタルと窒化タンタルの積層構造を有する電極と、タングステン膜と窒化タングステン膜との積層構造を有する電極とで比較を行った。なお、表２においては、接触面積１μｍ□当たりの抵抗値を示した。ここではこの接触面積１μｍ□当たりの抵抗値をコンタクト抵抗値と呼ぶ。

表２では、タンタルと窒化タンタルの積層構造を有する電極６１と電極６２（Ａｌ−Ｓｉ（２ｗｔ％））とのコンタクト抵抗は、エッチング処理（１／１０希釈ＨＦ）が有りの場合のほうが、無しの場合よりも抵抗値は下がっている。また、タンタルと窒化タンタルの積層構造を有する配線のコンタクト抵抗は熱処理を施した場合、急激な増大が見られ、その値は０．４ｋΩに達している。

一方、タングステン膜と窒化タングステン膜との積層構造を有する電極６１と電極６２（Ａｌ−Ｓｉ（２ｗｔ％））とのコンタクト抵抗は、熱処理及びエッチング処理（１／１０希釈ＨＦ）の有無に関わらず変化が見られない。本願のコンタクト抵抗値は、１．３Ωと十分低い抵抗値を示している。このコンタクト抵抗値が、４０Ω以下、好ましくは１０Ω以下、さらに好ましくは５Ω以下であれば配線として使用することが可能である。また、表２においては熱処理する際、図２のように酸化窒化珪素膜で覆っていない。

即ち、本発明のタングステン膜は、熱処理する際、酸化窒化珪素膜等で覆わなくとも抵抗率はほとんど変化しない。これらのことから、本発明のタングステン膜は、非常に耐熱性が高く、且つ、酸化しにくい膜であることがわかる。また、本発明のタングステン膜を用いた場合、このエッチング処理を省略することが可能である。

本発明は、膜中に含まれるナトリウムが０．０３ｐｐｍ以下であり、且つ、熱処理後も低い電気抵抗率（４０μΩ・ｃｍ以下）を有し、応力が−５×１０¹⁰ｄｙｎ／ｃｍ²〜５×１０¹⁰ｄｙｎ／ｃｍ²、好ましくは−１×１０¹⁰ｄｙｎ／ｃｍ²〜１×１０¹⁰ｄｙｎ／ｃｍ²に制御されたタングステン膜をＴＦＴのゲート配線材料やその他の配線材料として用いることにより、ＴＦＴを備えた半導体装置の動作性能や信頼性を大幅に向上させることができる。

以上の構成でなる本願発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。

本発明の実施例について図１〜図５を用いて説明する。ここでは画素部の画素ＴＦＴと、画素部の周辺に設けられる駆動回路のＴＦＴを同一基板上に作製する方法について工程に従って詳細に説明する。但し、説明を簡単にするために、制御回路ではシフトレジスタ回路、バッファ回路などの基本回路であるＣＭＯＳ回路と、サンプリング回路を形成するｎチャネル型ＴＦＴとを図示することにする。

図１（Ａ）において、基板１０１には低アルカリガラス基板や石英基板を用いることができる。本実施例では低アルカリガラス基板を用いた。この場合、ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておいても良い。この基板１０１のＴＦＴを形成する表面には、基板１０１からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの下地膜１０２を５０ｎｍ〜４００ｎｍの膜厚で形成する。例えば、プラズマＣＶＤ法でＳｉＨ₄、ＮＨ₃、Ｎ₂Ｏから作製される酸化窒化シリコン膜を１００ｎｍ、同様にＳｉＨ₄、Ｎ₂Ｏから作製される酸化窒化シリコン膜を２００ｎｍの厚さに積層形成する。

次に、２０〜１５０ｎｍ（好ましくは３０〜８０ｎｍ）の厚さで非晶質構造を有する半導体膜１０３ａを、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。本実施例では、プラズマＣＶＤ法で非晶質シリコン膜を５５ｎｍの厚さに形成した。非晶質構造を有する半導体膜としては、非晶質半導体膜や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。また、下地膜１０２と非晶質シリコン膜１０３ａとは同じ成膜法で形成することが可能であるので、両者を連続形成しても良い。下地膜を形成した後、一旦大気雰囲気に晒さないことでその表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる。（図１（Ａ））

そして、公知の結晶化技術を使用して非晶質シリコン膜１０３ａから結晶質シリコン膜１０３ｂを形成する。例えば、レーザー結晶化法や熱結晶化法（固相成長法）を適用すれば良いが、ここでは、特開平７−１３０６５２号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質シリコン膜１０３ｂを形成した。結晶化の工程に先立って、非晶質シリコン膜の含有水素量にもよるが、４００〜５００℃で１時間程度の熱処理を行い、含有水素量を５atom％以下にしてから結晶化させることが望ましい。非晶質シリコン膜を結晶化させると原子の再配列が起こり緻密化するので、作製される結晶質シリコン膜の厚さは当初の非晶質シリコン膜の厚さ（本実施例では５５ｎｍ）よりも１〜１５％程度減少した。（図１（Ｂ））

そして、結晶質シリコン膜１０３ｂを島状に分割して、島状半導体層１０４〜１０７を形成する。その後、プラズマＣＶＤ法またはスパッタ法により５０〜１００ｎｍの厚さの酸化シリコン膜によるマスク層１０８を形成する。（図１（Ｃ））

そしてレジストマスク１０９を設け、ｎチャネル型ＴＦＴを形成する島状半導体層１０５〜１０７の全面にしきい値電圧を制御する目的で１×１０¹⁶〜５×１０¹⁷atoms／cm³程度の濃度でｐ型を付与する不純物元素としてボロン（Ｂ）を添加した。ボロン（Ｂ）の添加はイオンドープ法で実施しても良いし、非晶質シリコン膜を成膜するときに同時に添加しておくこともできる。ここでのボロン（Ｂ）添加は必ずしも必要でないが、ボロン（Ｂ）を添加した半導体層１１０〜１１２はｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内に収めるために形成することが好ましかった。（図１（Ｄ））

駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する不純物元素を島状半導体層１１０、１１１に選択的に添加する。そのため、あらかじめレジストマスク１１３〜１１６を形成した。ｎ型を付与する不純物元素としては、リン（Ｐ）や砒素（Ａｓ）を用いれば良く、ここではリン（Ｐ）を添加すべく、フォスフィン（ＰＨ₃）を用いたイオンドープ法を適用した。形成された不純物領域１１７、１１８のリン（Ｐ）濃度は２×１０¹⁶〜５×１０¹⁹atoms／cm³の範囲とすれば良い。本明細書中では、ここで形成された不純物領域１１７〜１１９に含まれるｎ型を付与する不純物元素の濃度を（ｎ^-）と表す。また、不純物領域１１９は、画素部の保持容量を形成するための半導体層であり、この領域にも同じ濃度でリン（Ｐ）を添加した。（図２（Ａ））

次に、マスク層１０８をフッ酸などにより除去して、図１（Ｄ）と図２（Ａ）で添加した不純物元素を活性化させる工程を行う。活性化は、窒素雰囲気中で５００〜６００℃で１〜４時間の熱処理や、レーザー活性化の方法により行うことができる。また、両者を併用して行っても良い。本実施例では、レーザー活性化の方法を用い、ＫｒＦエキシマレーザー光（波長２４８ｎｍ）を用い、線状ビームを形成して、発振周波数５〜５０Ｈｚ、エネルギー密度１００〜５００ｍＪ／ｃｍ²として線状ビームのオーバーラップ割合を８０〜９８％として走査して、島状半導体層が形成された基板全面を処理した。尚、レーザー光の照射条件には何ら限定される事項はなく、実施者が適宣決定すれば良い。

そして、ゲート絶縁膜１２０をプラズマＣＶＤ法またはスパッタ法を用いて１０〜１５０ｎｍの厚さでシリコンを含む絶縁膜で形成する。例えば、１２０ｎｍの厚さで酸化窒化シリコン膜を形成する。ゲート絶縁膜には、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。（図２（Ｂ））

次に、ゲート電極を形成するために第１の導電層を成膜する。この第１の導電層は単層で形成しても良いが、必要に応じて二層あるいは三層といった積層構造としても良い。本実施例では、導電性の窒化物金属膜から成る導電層（Ａ）１２１と金属膜から成る導電層（Ｂ）１２２とを積層させた。導電層（Ｂ）１２２はタンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）で形成すれば良く、導電層（Ａ）１２１は窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）で形成する。また、導電層（Ａ）１２１は代替材料として、タングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。導電層（Ｂ）は低抵抗化を図るために含有する不純物濃度を低減させると良く、特にナトリウム濃度に関しては、０．１ｐｐｍ以下、酸素濃度に関しては１ｗｔ％以下とすると良かった。例えば、タングステン（Ｗ）は酸素濃度を０．２ｗｔ％以下とすることで４０μΩ・ｃｍ以下、好ましくは２０μΩ・ｃｍ以下の抵抗率を実現することができた。

導電層（Ａ）１２１は１０〜５０ｎｍ（好ましくは２０〜３０ｎｍ）とし、導電層（Ｂ）１２２は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良い。本実施例では、導電層（Ａ）１２１として、５０ｎｍ厚の窒化タングステン（ＷＮｘ）膜を、導電層（Ｂ）１２２として、３５０ｎｍ厚のタングステン（Ｗ）膜を用いた。本実施例では、大気に触れることなく、連続的にスパッタ法を用いて積層形成した。

本実施例では、６Ｎ（９９．９９９９％）のタングステンターゲットを用い、スパッタガスとしてはアルゴン（Ａｒ）の単体ガスを用いた。また、基板温度を２００℃、スパッタガスの圧力を１．５Ｐａ、スパッタ電力を６ｋＷとすることにより膜の応力を、−５×１０¹⁰〜５×１０¹⁰ｄｙｎ／ｃｍ²、好ましくは−２×１０¹⁰〜２×１０¹⁰ｄｙｎ／ｃｍ²、さらに好ましくは−１×１０¹⁰〜１×１０¹⁰ｄｙｎ／ｃｍ²の範囲内に制御した。こうして、本願のタングステン膜のナトリウム（Ｎａ）濃度はＧＤＭＳ分析で０．３ｐｐｍ以下、好ましくは０．１ｐｐｍ以下とすることができ、ゲート配線として用いてもＴＦＴ特性に影響を与えない範囲内にすることができた。また、本願のタングステン膜は熱処理を施しても抵抗率にほとんど変化がみられない。このように低抵抗で信頼性の高いゲート配線を用いればＴＦＴの動作性能や信頼性を大幅に向上させることができた。

尚、図示しないが、導電層（Ａ）１２１の下に２〜２０ｎｍ程度の厚さでリン（Ｐ）をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層（Ａ）または導電層（Ｂ）が微量に含有するアルカリ金属元素がゲート絶縁膜１２０に拡散するのを防ぐことができる。（図２（Ｃ））

次に、レジストマスク１２３〜１２７を形成し、導電層（Ａ）１２１と導電層（Ｂ）１２２とを一括でエッチングしてゲート電極１２８〜１３１と容量配線１３２を形成する。ゲート電極１２８〜１３１と容量配線１３２は、導電層（Ａ）から成る１２８ａ〜１３２ａと、導電層（Ｂ）から成る１２８ｂ〜１３２ｂとが一体として形成されている。この時、駆動回路に形成するゲート電極１２９、１３０は不純物領域１１７、１１８の一部と、ゲート絶縁膜１２０を介して重なるように形成する。（図２（Ｄ））

次いで、駆動回路のｐチャネル型ＴＦＴのソース領域およびドレイン領域を形成するために、ｐ型を付与する不純物元素を添加する工程を行う。ここでは、ゲート電極１２８をマスクとして、自己整合的に不純物領域を形成する。このとき、ｎチャネル型ＴＦＴが形成される領域はレジストマスク１３３で被覆しておく。そして、ジボラン（Ｂ₂Ｈ₆）を用いたイオンドープ法で不純物領域１３４を形成した。この領域のボロン（Ｂ）濃度は３×１０²⁰〜３×１０²¹atoms／cm³となるようにする。本明細書中では、ここで形成された不純物領域１３４に含まれるｐ型を付与する不純物元素の濃度を（ｐ⁺）と表す。（図３（Ａ））

次に、ｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する不純物領域の形成を行った。レジストのマスク１３５〜１３７を形成し、ｎ型を付与する不純物元素が添加して不純物領域１３８〜１４２を形成した。これは、フォスフィン（ＰＨ₃）を用いたイオンドープ法で行い、この領域のリン（Ｐ）濃度を１×１０²⁰〜１×１０²¹atoms／cm³とした。本明細書中では、ここで形成された不純物領域１３８〜１４２に含まれるｎ型を付与する不純物元素の濃度を（ｎ⁺）と表す。（図３（Ｂ））

不純物領域１３８〜１４２には、既に前工程で添加されたリン（Ｐ）またはボロン（Ｂ）が含まれているが、それに比して十分に高い濃度でリン（Ｐ）が添加されるので、前工程で添加されたリン（Ｐ）またはボロン（Ｂ）の影響は考えなくても良い。また、不純物領域１３８に添加されたリン（Ｐ）濃度は図３（Ａ）で添加されたボロン（Ｂ）濃度の１／２〜１／３なのでｐ型の導電性が確保され、ＴＦＴの特性に何ら影響を与えることはなかった。

そして、画素部のｎチャネル型ＴＦＴのＬＤＤ領域を形成するためのｎ型を付与する不純物添加の工程を行った。ここではゲート電極１３１をマスクとして自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加した。添加するリン（Ｐ）の濃度は１×１０¹⁶〜５×１０¹⁸atoms／cm³であり、図２（Ａ）および図３（Ａ）と図３（Ｂ）で添加する不純物元素の濃度よりも低濃度で添加することで、実質的には不純物領域１４３、１４４のみが形成される。本明細書中では、この不純物領域１４３、１４４に含まれるｎ型を付与する不純物元素の濃度を（ｎ^--）と表す。（図３（Ｃ））

その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化するために熱処理工程を行う。この工程はファーネスアニール法、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）で行うことができる。ここではファーネスアニール法で活性化工程を行った。熱処理は酸素濃度が８ｐｐｍ〜９％の窒素雰囲気中で４００〜８００℃、代表的には５００〜６００℃で行うものであり、本実施例では５５０℃で４時間の熱処理を行った。また、基板１０１に石英基板のような耐熱性を有するものを使用した場合には、８００℃で１時間の熱処理としても良く、不純物元素の活性化と、該不純物元素が添加された不純物領域とチャネル形成領域との接合を良好に形成することができた。

この熱処理において、ゲート電極１２８〜１３１と容量配線１３２形成する金属膜１２８ｂ〜１３２ｂは、表面から５〜８０ｎｍの厚さで導電層（Ｃ）１２８ｃ〜１３２ｃが形成される。例えば、導電層（Ｂ）１２８ｂ〜１３２ｂがタングステン（Ｗ）の場合には窒化タングステン（ＷＮ）が形成され、タンタル（Ｔａ）の場合には窒化タンタル（ＴａＮ）を形成することができる。また、導電層（Ｃ）１２８ｃ〜１３２ｃは、窒素またはアンモニアなどを用いた窒素を含むプラズマ雰囲気にゲート電極１２８〜１３１を晒しても同様に形成することができる。さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行った。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。

島状半導体層が、非晶質シリコン膜から触媒元素を用いる結晶化の方法で作製された場合、島状半導体層中には微量の触媒元素が残留した。勿論、そのような状態でもＴＦＴを完成させることが可能であるが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましかった。この触媒元素を除去する手段の一つにリン（Ｐ）によるゲッタリング作用を利用する手段があった。ゲッタリングに必要なリン（Ｐ）の濃度は図３（Ｂ）で形成した不純物領域（ｎ⁺）と同程度であり、ここで実施される活性化工程の熱処理により、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチャネル形成領域から触媒元素をゲッタリングをすることができた。（図３（Ｄ））

図６（Ａ）および図７（Ａ）はここまでの工程におけるＴＦＴの上面図であり、Ａ−Ａ'断面およびＣ−Ｃ'断面は図３（Ｄ）のＡ−Ａ'およびＣ−Ｃ'に対応している。また、Ｂ−Ｂ'断面およびＤ−Ｄ'断面は図８（Ａ）および図９（Ａ）の断面図に対応している。図６および図７の上面図はゲート絶縁膜を省略しているが、ここまでの工程で少なくとも島状半導体層１０４〜１０７上にゲート電極１２８〜１３１と容量配線１３２が図に示すように形成されている。

活性化および水素化の工程が終了したら、ゲート配線とする第２の導電膜を形成する。この第２の導電膜は低抵抗材料であるアルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、または合金（Ａｇ−Ｐｄ−Ｃｕ）を主成分とする導電層（Ｄ）と、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、またはモリブデン（Ｍｏ）から成る導電層（Ｅ）とで形成すると良い。本実施例では、チタン（Ｔｉ）を０．１〜２重量％含むアルミニウム（Ａｌ）膜を導電層（Ｄ）１４５とし、チタン（Ｔｉ）膜を導電層（Ｅ）１４６として形成した。導電層（Ｄ）１４５は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良く、導電層（Ｅ）１４６は５０〜２００（好ましくは１００〜１５０ｎｍ）で形成すれば良い。（図４（Ａ））

そして、ゲート電極に接続するゲート配線を形成するために導電層（Ｅ）１４６と導電層（Ｄ）１４５とをエッチング処理して、ゲート配線１４７、１４８と容量配線１４９を形成した。エッチング処理は最初にＳｉＣｌ₄とＣｌ₂とＢＣｌ₃との混合ガスを用いたドライエッチング法で導電層（Ｅ）の表面から導電層（Ｄ）の途中まで除去し、その後リン酸系のエッチング溶液によるウエットエッチングで導電層（Ｄ）を除去することにより、下地との選択加工性を保ってゲート配線を形成することができた。

図６（Ｂ）および図７（Ｂ）はこの状態の上面図を示し、Ａ−Ａ'断面およびＣ−Ｃ'断面は図４（Ｂ）のＡ−Ａ'およびＣ−Ｃ'に対応している。また、Ｂ−Ｂ'断面およびＤ−Ｄ'断面は図８（Ｂ）および図９（Ｂ）のＢ−Ｂ'およびＤ−Ｄ'に対応している。図６（Ｂ）および図７（Ｂ）において、ゲート配線１４７、１４８の一部は、ゲート電極１２８、１２９、１３１の一部と重なり電気的に接触している。この様子はＢ−Ｂ'断面およびＤ−Ｄ'断面に対応した図８（Ｂ）および図９（Ｂ）の断面構造図からも明らかで、第１の導電層を形成する導電層（Ｃ）と第２の導電層を形成する導電層（Ｄ）とが電気的に接触している。

第１の層間絶縁膜
１５０は５００〜１５００ｎｍの厚さで酸化シリコン膜または酸化窒化シリコン膜で形成され、その後、それぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成し、ソース配線１５１〜１５４と、ドレイン配線１５５〜１５８を形成する。図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の積層膜とした。

次に、パッシベーション膜１５９として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜を５０〜５００ｎｍ（代表的には１００〜３００ｎｍ）の厚さで形成する。この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得られた。例えば、３〜１００％の水素を含む雰囲気中または窒素雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜１５９に開口部を形成しておいても良い。（図４（Ｃ））

図６（Ｃ）および図７（Ｃ）のはこの状態の上面図を示し、Ａ−Ａ'断面およびＣ−Ｃ'断面は図４（Ｃ）のＡ−Ａ'およびＣ−Ｃ'に対応している。また、Ｂ−Ｂ'断面およびＤ−Ｄ'断面は図８（Ｃ）および図９（Ｃ）のＢ−Ｂ'およびＤ−Ｄ'に対応している。図６（Ｃ）と図７（Ｃ）では第１の層間絶縁膜を省略して示すが、島状半導体層１０４、１０５、１０７の図示されていないソースおよびドレイン領域にソース配線１５１、１５２、１５４とドレイン配線１５５、１５６、１５８が第１の層間絶縁膜に形成されたコンタクトホールを介して接続している。

その後、有機樹脂からなる第２の層間絶縁膜１６０を１．０〜１．５μｍの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成した。そして、第２の層間絶縁膜１６０にドレイン配線１５８に達するコンタクトホールを形成し、画素電極１６１、１６２を形成する。画素電極は、透過型液晶表示装置とする場合には透明導電膜を用いれば良く、反射型の液晶表示装置とする場合には金属膜を用いれば良い。本実施例では透過型の液晶表示装置とするために、酸化インジウム・スズ（ＩＴＯ）膜を１００ｎｍの厚さにスパッタ法で形成した。（図５）

こうして同一基板上に、駆動回路のＴＦＴと画素部の画素ＴＦＴとを有した基板を完成させることができた。駆動回路にはｐチャネル型ＴＦＴ２０１、第１のｎチャネル型ＴＦＴ２０２、第２のｎチャネル型ＴＦＴ２０３、画素部には画素ＴＦＴ２０４、保持容量２０５が形成した。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。

駆動回路のｐチャネル型ＴＦＴ２０１には、島状半導体層１０４にチャネル形成領域２０６、ソース領域２０７ａ、２０７ｂ、ドレイン領域２０８ａ，２０８ｂを有している。第１のｎチャネル型ＴＦＴ２０２には、島状半導体層１０５にチャネル形成領域２０９、ゲート電極１２９と重なるＬＤＤ領域２１０（以降、このようなＬＤＤ領域をＬovと記す）、ソース領域２１１、ドレイン領域２１２を有している。このＬov領域のチャネル長方向の長さは０．５〜３．０μｍ、好ましくは１．０〜１．５μｍとした。第２のｎチャネル型ＴＦＴ２０３には、島状半導体層１０６にチャネル形成領域２１３、ＬＤＤ領域２１４，２１５、ソース領域２１６、ドレイン領域２１７を有している。このＬＤＤ領域はＬov領域とゲート電極１３０と重ならないＬＤＤ領域（以降、このようなＬＤＤ領域をＬoffと記す）とが形成され、このＬoff領域のチャネル長方向の長さは０．３〜２．０μｍ、好ましくは０．５〜１．５μｍである。画素ＴＦＴ２０４には、島状半導体層１０７にチャネル形成領域２１８、２１９、Ｌoff領域２２０〜２２３、ソースまたはドレイン領域２２４〜２２６を有している。Ｌoff領域のチャネル長方向の長さは０．５〜３．０μｍ、好ましくは１．５〜２．５μｍである。さらに、容量配線１３２、１４９と、ゲート絶縁膜と同じ材料から成る絶縁膜と、画素ＴＦＴ２０４のドレイン領域２２６に接続し、ｎ型を付与する不純物元素が添加された半導体層２２７とから保持容量２０５が形成されている。図５では画素ＴＦＴ２０４をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。

以上の様に、画素ＴＦＴおよび駆動回路が要求する仕様に応じて各回路を構成するＴＦＴの構造を最適化し、半導体装置の動作性能と信頼性を向上させることを可能とすることができる。さらにゲート電極を耐熱性を有する導電性材料で形成することによりＬＤＤ領域やソース領域およびドレイン領域の活性化を容易とし、ゲート配線を低抵抗材料で形成することにより、配線抵抗を十分低減できる。従って、画素部（画面サイズ）が４インチクラス以上の表示装置に適用することができる。

図１６はゲート電極とゲート配線の他の一例を示す図である。図１６のゲート電極とゲート配線は実施例１で示す工程と同様にして形成されるものであり、島状半導体層９０１とゲート絶縁膜９０２の上方に形成されている。

図１６（Ａ）において、ゲート電極とする第１の導電層には、導電層（Ａ）９０３は窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）で形成する。導電層（Ｂ）９０４はタンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜で形成し、その表面に実施例１と同様にして導電層（Ｃ）９０５を形成する。導電層（Ａ）９０３は１０〜５０ｎｍ（好ましくは２０〜３０ｎｍ）とし、導電層（Ｂ）９０４は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良い。ゲート配線とする第２の導電層は低抵抗材料であるアルミニウム（Ａｌ）や銅（Ｃｕ）を主成分とする導電層（Ｄ）と、その上にチタン（Ｔｉ）やタンタル（Ｔａ）などで形成する導電層（Ｅ）とを積層形成する。アルミニウム（Ａｌ）や銅（Ｃｕ）はストレスマイグレーションやエレクトロマイグレーションで容易に拡散するため、第２の導電層を被覆するように窒化シリコン膜９０８を５０〜１５０ｎｍの厚さで形成することが必要である。

図１６（Ｂ）は実施例１と同様に作製されるゲート電極とゲート配線であり、ゲート電極の下にリン（Ｐ）をドープしたシリコン膜９０９を形成してある。リン（Ｐ）をドープしたシリコン膜９０９はゲート電極中に含まれる微量のアルカリ金属元素がゲート絶縁膜へ拡散することを防ぐ効果があり、ＴＦＴの信頼性を確保する目的で有用である。

図１６（Ｃ）は、ゲート電極を形成する第１の導電層にリン（Ｐ）をドープしたシリコン膜９１０で形成した例である。リン（Ｐ）をドープしたシリコン膜は他の導電性金属材料と比較して高抵抗材料であるが、ゲート配線を形成する第２の導電層をアルミニウム（Ａｌ）や銅（Ｃｕ）や銀（Ａｇ）で形成することにより、大面積の液晶表示装置にも適用することができる。ここでは、ゲート配線を、Ｔｉ膜９１１を１００ｎｍ、Ｔｉを含むアルミニウム（Ａｌ）膜９１２を３００ｎｍ、Ｔｉ膜９１３を１５０ｎｍで形成した３層構造とし、アルミニウム（Ａｌ）膜とリン（Ｐ）をドープしたシリコン膜とを直接接触しないようにすることにより、耐熱性を持たせることができる。

図１５は本発明のＴＦＴの構造を説明するための図であり、半導体層のチャネル形成領域と、ＬＤＤ領域と、半導体層上のゲート絶縁膜と、ゲート絶縁膜上のゲート電極とを有するＴＦＴにおいて、ゲート電極とＬＤＤ領域の位置関係を説明している。

図１５（Ａ）において、チャネル形成領域２０９、ＬＤＤ領域２１０、ドレイン領域２１２を有する半導体層と、その上のゲート絶縁膜１２０とゲート電極１２９が設けられた構成を示している。ＬＤＤ領域２１０はゲート絶縁膜１２０を介してゲート電極１２９と重なるように設けられたＬovとなっている。Ｌovはドレイン近傍で発生する高電界を緩和する作用があり、ホットキャリアによる劣化を防ぐことができ、制御回路のシフトレジスタ回路、レベルシフタ回路、バッファ回路などのｎチャネル型ＴＦＴに用いるのに適している。

図１５（Ｂ）において、チャネル形成領域２１３、ＬＤＤ領域２１５ａ、２１５ｂ、ドレイン領域２１７を有する半導体層と、半導体層の上にゲート絶縁膜１２０とゲート電極１３０が設けられた構成を示している。ＬＤＤ領域２１５ａはゲート絶縁膜１２０を介してゲート電極１３０と重なるように設けられている。また、ＬＤＤ領域２１５ｂはゲート電極１３０と重ならないように設けられたＬoffとなっている。Ｌoffはオフ電流値を低減させる作用があり、ＬovとＬoffとを設けた構成にすることで、ホットキャリアによる劣化を防ぐと同時にオフ電流値を低減させることができ、制御回路のサンプリング回路のｎチャネル型ＴＦＴに用いるのに適している。

図１５（Ｃ）は、半導体層に、チャネル形成領域２１９、ＬＤＤ領域２２３、ドレイン領域２２６が設けられている。ＬＤＤ領域２２３は、ゲート電極１３１と重ならないように設けられたＬoffであり、オフ電流値を効果的に低減させることが可能となり、画素ＴＦＴに用いるのに適している。画素ＴＦＴのＬＤＤ領域２２３におけるｎ型を付与する不純物元素の濃度は、駆動回路のＬＤＤ領域２１０、２１５の濃度よりも１／２から１／１０にすることが望ましい。

本実施例では、アクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。図１１に示すように、実施例１で作製した図５の状態のアクティブマトリクス基板に対し、配向膜６０１を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。対向側の対向基板６０２には、遮光膜６０３、透明導電膜６０４および配向膜６０５を形成した。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにした。そして、画素部と、ＣＭＯＳ回路が形成されたアクティブマトリクス基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ（共に図示せず）などを介して貼りあわせる。その後、両基板の間に液晶材料６０６を注入し、封止剤（図示せず）によって完全に封止した。液晶材料には公知の液晶材料を用いれば良い。このようにして図１１に示すアクティブマトリクス型液晶表示装置が完成した。

次にこのアクティブマトリクス型液晶表示装置の構成を、図１２の斜視図および図１３の上面図を用いて説明する。尚、図１２と図１３は、図１〜図５と図１１の断面構造図と対応付けるため、共通の符号を用いている。また、図１３で示すＥ―Ｅ’に沿った断面構造は、図５に示す画素部の断面図に対応している。

図１２においてアクティブマトリクス基板は、ガラス基板１０１上に形成された、画素部３０６と、走査信号駆動回路３０４と、画像信号駆動回路３０５で構成される。画素部には画素ＴＦＴ２０４が設けられ、周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。走査信号駆動回路３０４と、画像信号駆動回路３０５はそれぞれゲート配線１４８とソース配線１５４で画素ＴＦＴ２０４に接続している。また、ＦＰＣ７３１が外部入力端子７３４に接続され、入力配線３０２、３０３でそれぞれの駆動回路に接続している。

図１３は画素部３０６のほぼ一画素分を示す上面図である。ゲート配線１４８は、図示されていないゲート絶縁膜を介してその下の半導体層１０７と交差している。図示はしていないが、半導体層には、ソース領域、ドレイン領域、ｎ^--領域でなるＬoff領域が形成されている。また、１６３はソース配線１５４とソース領域２２４とのコンタクト部、１６４はドレイン配線１５８とドレイン領域２２６とのコンタクト部、１６５はドレイン配線１５８と画素電極１６１のコンタクト部である。保持容量２０５は、画素ＴＦＴ２０４のドレイン領域２２６から延在する半導体層２２７とゲート絶縁膜を介して容量配線１３２、１４９が重なる領域で形成されている。

なお、本実施例のアクティブマトリクス型液晶表示装置は、実施例１で説明した構造と照らし合わせて説明したが、実施例２の構成とも自由に組み合わせてアクティブマトリクス型液晶表示装置を作製することができる。

図１０は液晶表示装置の入出力端子、画素部、駆動回路の配置の一例を示す図である。画素部３０６にはｍ本のゲート配線とｎ本のソース配線がマトリクス状に交差している。例えば、画素密度がＶＧＡの場合、４８０本のゲート配線と６４０本のソース配線が形成され、ＸＧＡの場合には７６８本のゲート配線と１０２４本のソース配線が形成される。画素部の画面サイズは、１３インチクラスの場合対角線の長さは３４０ｍｍとなり、１８インチクラスの場合には４６０ｍｍとなる。このような液晶表示装置を実現するには、ゲート配線を実施例１および実施例２で示したような低抵抗材料で形成する必要がある。

画素部３０６の周辺には走査信号駆動回路３０４と画像信号駆動回路３０５が設けられている。これらの駆動回路のゲート配線の長さも画素部の画面サイズの大型化と共に必然的に長くなるので、大画面を実現するためには実施例１および実施例２で示したような低抵抗材料で形成することが好ましい。

また、本発明は入力端子３０１から各駆動回路までを接続する入力配線３０２、３０３をゲート配線と同じ材料で形成することができ、配線抵抗の低抵抗化に寄与することができる。

図１４は実施例１または実施例２で示したアクティブマトリクス基板の回路構成の一例であり、直視型の表示装置の回路構成を示す図である。本実施例のアクティブマトリクス基板は、画像信号駆動回路１００１、走査信号駆動回路（Ａ）１００７、走査信号駆動回路（Ｂ）１０１１、プリチャージ回路１０１２、画素部１００６を有している。尚、本明細書中において記した駆動回路とは、画像信号駆動回路１００１、走査信号駆動回路（Ａ）１００７を含めた総称である。

画像信号駆動回路１００１は、シフトレジスタ回路１００２、レベルシフタ回路１００３、バッファ回路１００４、サンプリング回路１００５を備えている。また、走査信号駆動回路（Ａ）１００７は、シフトレジスタ回路１００８、レベルシフタ回路１００９、バッファ回路１０１０を備えている。走査信号駆動回路（Ｂ）１０１１も同様な構成である。

シフトレジスタ回路１００２、１００８は駆動電圧が５〜１６Ｖ（代表的には１０Ｖ）であり、この回路を形成するＣＭＯＳ回路のｎチャネル型ＴＦＴは図５の２０２で示される構造が適している。また、レベルシフタ回路１００３、１００９やバッファ回路１００４、１０１０は駆動電圧が１４〜１６Ｖと高くなるが、シフトレジスタ回路と同様に、図５のｎチャネル型ＴＦＴ２０２を含むＣＭＯＳ回路が適している。これらの回路において、ゲートをマルチゲート構造で形成すると耐圧が高まり、回路の信頼性を向上させる上で有効である。

サンプリング回路１００５は駆動電圧が１４〜１６Ｖであるが、極性が交互に反転して駆動される上、オフ電流値を低減させる必要があるため、図５のｎチャネル型ＴＦＴ２０３を含むＣＭＯＳ回路が適している。図５では、ｎチャネル型ＴＦＴしか表示はされていないが、実際のサンプリング回路においてはｐチャネル型ＴＦＴも組み合わせて形成される。この時、ｐチャネル型ＴＦＴは同図２０１で示される構造で十分である。

また、画素ＴＦＴ２０４は駆動電圧が１４〜１６Ｖであり、低消費電力化の観点からサンプリング回路よりもさらにオフ電流値を低減することが要求され、画素ＴＦＴ２０４のようにゲート電極に対して重ならないように設けられたＬＤＤ（Ｌoff）領域を有した構造とするのが望ましい。

尚、本実施例の構成は、実施例１に示した工程に従ってＴＦＴを作製することによって容易に実現することができる。本実施例では、画素部と駆動回路の構成のみを示しているが、実施例１の工程に従えば、その他にも信号分割回路、分周波回路、Ｄ／Ａコンバータ、γ補正回路、オペアンプ回路、さらにメモリ回路や演算処理回路などの信号処理回路、あるいは論理回路を同一基板上に形成することが可能である。このように、本発明は同一基板上に画素部とその駆動回路とを含む半導体装置、例えば信号駆動回路および画素部を具備した半導体装置を実現することができる。

図１７に本発明を利用して絶縁表面上に形成された様々な配線構造の一例を示す。図１７（Ａ）には絶縁表面を有する膜（または基板）１７００上にタングステンを主成分とする材料１７０１からなる単層構造の配線の断面図を示した。この配線は、ターゲットとしては純度が６Ｎのものを用い、スパッタガスとしてはアルゴン（Ａｒ）の単体ガスを用いて形成した膜をパターニングして形成したものである。なお、基板温度を３００℃以下とし、スパッタガスの圧力を１．０Ｐａ〜３．０Ｐａとして応力を制御し、他の条件（スパッタパワー等）は適宜実施者が決定すればよい。

こうして得られる配線１７０１は、配線材料中にアルゴンを含むものの、その他の不純物元素がほとんど含まれておらず、特にナトリウムの含有量は、０．３ｐｐｍ以下、好ましくは０．１ｐｐｍ以下、且つ、酸素濃度は１ｗｔ％、好ましくは０．２ｗｔ％以下とすることができ、電気抵抗率は４０μΩ・ｃｍ以下、好ましくは２０μΩ・ｃｍ以下、代表的には、６μΩ・ｃｍ〜１５μΩ・ｃｍとすることができる。また、膜の応力は、−５×１０¹⁰〜５×１０¹⁰ｄｙｎ／ｃｍ²の範囲内に制御することができる。また、８００℃の熱処理を施しても電気抵抗率は変わらない。

また、図１７（Ｂ）は、二層構造を示した。なお、窒化タングステン（ＷＮｘ）を下層とし、タングステンを上層としている。なお、窒化タングステン膜１７０２は１０〜５０ｎｍ（好ましくは１０〜３０ｎｍ）とし、タングステン膜１７０３は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良い。本実施例では、大気に触れることなく、連続的にスパッタ法を用いて積層形成した。

また、図１７（Ｃ）は、絶縁表面を有する膜（または基板）１７００上に形成されたタングステンを主成分とする材料からなる配線１７０４を絶縁膜１７０５で覆った例である。絶縁膜１７０５は窒化珪素膜、酸化珪素膜、酸化窒化珪素膜ＳｉＯxＮy（但し、０＜ｘ、ｙ＜１）またはそれらを組み合わせた積層膜で形成すれば良い。

また、図１７（Ｄ）は、絶縁表面を有する膜（または基板）１７００上に形成されたタングステンを主成分とする材料からなる配線１７０６の表面を窒化タングステン膜１７０７で覆った例である。なお、図１７（Ａ）の状態の配線にプラズマ窒化等の窒化処理を施すと図１７（Ｄ）の構造が得られる。

また、図１７（Ｅ）は、絶縁表面を有する膜（または基板）１７００上に形成されたタングステンを主成分とする材料からなる配線１７０９を窒化タングステン膜１７１０、１７０８で囲った例である。この構造は実施例３に示したものと形状は同一である。なお、図１７（Ｂ）の状態の配線にプラズマ窒化等の窒化処理を施すと図１７（Ｅ）の構造が得られる。

また、図１７（Ｆ）は、図１７（Ｅ）の状態を形成した後、絶縁膜１７１１で覆った例である。絶縁膜１７１１は窒化珪素膜、酸化珪素膜、酸化窒化珪素膜またはそれらを組み合わせた積層膜で形成すれば良い。

このように、本発明は様々な配線構造に適用することができる。本実施例の構成は、実施例１〜６に示したいずれの構成とも自由に組み合わせることが可能である。

本実施例は、対角１インチ以下のアクティブマトリクス型液晶表示装置において、ゲート配線とその上層配線とが重なった領域に第２の層間絶縁膜を設け、寄生容量を低減させたアクティブマトリクス基板の構造を図１８〜図２０を用いて示す。なお、基本的な構造は、本出願人による特願平１１−１５４４３２号出願に記載された構造と同一である。

図１８に示すように、本実施例では、開口率を向上させるため、画素ＴＦＴを構成するｎチャネル型ＴＦＴ１８０４のチャネル形成領域と重なるゲート電極の一部または全部と第２配線（ソース線またはドレイン線）１８５４、１８５７とを重ねる構成とする。また、ゲート電極と第２配線１８５４、１８５７の間には第１層間絶縁膜１８４９及び第２層間絶縁膜１８５０ｃを設け、寄生容量を低減する。なお、ゲート電極と第２配線が重なる領域のみに選択的に第２層間絶縁膜１８５０ｃが設けられている。

また、図１８において、１８５９は第３層間絶縁膜、１８６０は遮光膜、１８６１は、遮光膜１８６０の表面に陽極酸化法またはプラズマ酸化法（本実施例では陽極酸化法）により形成した酸化物である。また、１８６２は酸化インジウム・スズ（ＩＴＯ）膜からなる画素電極である。なお、画素電極１８６３は隣接する別の画素の画素電極である。

また、画素電極１８６２と遮光膜１８６０とが陽極酸化物１８６１を介して重なり、保持容量（キャハ゜シタンス・ストレーシ゛）１８６４を構成する。なお、遮光膜１８６０をフローティング状態（電気的に孤立した状態）か固定電位、好ましくはコモン電位（データとして送られる画像信号の中間電位）に設定しておくことが望ましい。

なお、図１９（Ｂ）は第２配線（ソース線またはドレイン線）１８５４、１８５７形成直後の画素部の上面図の一部を共通の符号を用いて示した。また、図１９（Ａ）は、ゲート配線形成直後の上面図である。

また、ｐチャネル型ＴＦＴ１８０１、ｎチャネル型ＴＦＴ１８０２、ｎチャネル型ＴＦＴ１８０３等を備えた駆動回路においては、絶縁膜１８１５上に設けられたゲート配線と第２配線１８５１とが交差して重なっている領域に第２層間絶縁膜１８５０ｂを選択的に形成すればよい。なお、図２０（Ｂ）に図１８に対応する駆動回路の上面図を共通の符号を用いて示した。また、図２０（Ａ）は、ゲート配線形成直後の上面図である。

なお、図１８に示されるＴＦＴ１８０１〜１８０４のゲート配線は、窒化タングステン膜１７０２タングステン膜１７０３の積層構造とした。このゲート配線は、実施の形態に示したスパッタ法を用いたため、配線中のナトリウムの含有量が、０．３ｐｐｍ以下、好ましくは０．１ｐｐｍ以下、且つ、酸素濃度は１ｗｔ％、好ましくは０．２ｗｔ％以下とすることができ、電気抵抗率は６μ〜１５μΩ・ｃｍとすることができた。また、膜の応力は、−１×１０¹⁰〜１×１０¹⁰ｄｙｎ／ｃｍ²の範囲内に制御することができた。

このように、実施の形態に示したスパッタ法を用いることによって、低抵抗で信頼性の高い配線を得ることができ、ＴＦＴの動作性能や信頼性を大幅に向上させることができた。

本実施例では、本発明をシリコン基板上に作製した反射型液晶表示装置に適用した場合について説明する。本実施例は、実施例１において、結晶質シリコン膜でなる活性層の代わりに、シリコン基板（シリコンウェハ）に直接的にｎ型またはｐ型を付与する不純物元素を添加し、ＴＦＴ構造を実現すれば良い。また、反射型であるので、画素電極として反射率の高い金属膜（例えばアルミニウム、銀、またはこれらの合金（Ａｌ−Ａｇ合金）等を用いれば良い。

なお、本実施例の構成は、実施例１〜８のいずれの構成とも自由に組み合わせることが可能である。

本発明は従来のＭＯＳＦＥＴ上に層間絶縁膜を形成し、その上にＴＦＴを形成する際に用いることも可能である。即ち、三次元構造の半導体装置を実現することも可能である。また、基板としてＳＩＭＯＸ、Ｓｍａｒｔ−Ｃｕｔ（SOITEC社の登録商標）、ＥＬＴＲＡＮ（キャノン株式会社の登録商標）などのＳＯＩ基板を用いることも可能である。

なお、本実施例の構成は、実施例１〜９のいずれの構成とも自由に組み合わせることが可能である。

本発明はアクティブマトリクス型ＥＬディスプレイに適用することも可能である。その例を図２１に示す。

図２１はアクティブマトリクス型ＥＬディスプレイの回路図である。１１は画素部を表しており、その周辺にはＸ方向駆動回路１２、Ｙ方向駆動回路１３が設けられている。また、画素部１１の各画素は、スイッチ用ＴＦＴ１４、保持容量１５、電流制御用ＴＦＴ１６、有機ＥＬ素子１７を有し、スイッチ用ＴＦＴ１４にＸ方向信号線１８a（または１８b）、Ｙ方向信号線１９a（または１９b、１９c）が接続される。また、電流制御用ＴＦＴ１６には、電源線２０a、２０bが接続される。

本実施例のアクティブマトリクス型ＥＬディスプレイでは、Ｘ方向駆動回路１２、Ｙ方向駆動回路１３に用いられるＴＦＴを図５のｐチャネル型ＴＦＴ２０１、ｎチャネル型ＴＦＴ２０２または２０３を組み合わせて形成する。また、スイッチ用ＴＦＴ１４や電流制御用ＴＦＴ１６のＴＦＴを図５のｎチャネル型ＴＦＴ２０４で形成する。

なお、本実施例の構成は、実施例１〜１０のいずれの構成とも自由に組み合わせることが可能である。

本発明によって作製された液晶表示装置は様々な液晶材料を用いることが可能である。そのような材料として、ＴＮ液晶、ＰＤＬＣ（ポリマー分散型液晶）、ＦＬＣ（強誘電性液晶）、ＡＦＬＣ（反強誘性電液晶）、またはＦＬＣとＡＦＬＣの混合物が挙げられる。

例えば、「H.Furue et al.;Charakteristics and Drivng Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-Scale Capability,SID,1998」、「T.Yoshida et al.;A Full-Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time,841,SID97DIGEST,1997」、または米国特許第5,594,569号に開示された材料を用いることができる。

特に、しきい値なし（無しきい値）の反強誘電性液晶（Thresholdless Antiferroelectric LCD：ＴＬ−ＡＦＬＣと略記する）を使うと、液晶の動作電圧を±２．５Ｖ程度に低減しうるため電源電圧として５〜８Ｖ程度で済む場合がある。即ち、ドライバー回路と画素部を同じ電源電圧で動作させることが可能となり、液晶表示装置全体の低消費電力化を図ることができる。

また、無しきい値反強誘電性液晶は、Ｖ字型の電気光学応答特性を示すものがあり、その駆動電圧が約±２．５Ｖ程度（セル厚約１μｍ〜２μｍ）のものも見出されている。

ここで、Ｖ字型の電気光学応答を示す無しきい値反強誘電性混合液晶の印加電圧に対する光透過率の特性を図２２に示す。図２２に示すグラフの縦軸は透過率（任意単位）、横軸は印加電圧である。なお、液晶パネルにおける入射側の偏光板の透過軸は、液晶パネルのラビング方向にほぼ一致する無しきい値反強誘電性混合液晶のスメクティック層の法線方向とほぼ平行に設定されている。また、出射側の偏光板の透過軸は、入射側の偏光板の透過軸に対してほぼ直角（クロスニコル）に設定されている。

また、強誘電性液晶や反強誘電性液晶はＴＮ液晶に比べて応答速度が速いという利点をもつ。上記実施例で用いるような結晶質ＴＦＴは非常に動作速度の速いＴＦＴを実現しうるため、強誘電性液晶や反強誘電性液晶の応答速度の速さを十分に生かした画像応答速度の速い液晶表示装置を実現することが可能である。

なお、本実施例の液晶表示装置をパーソナルコンピュータ等の電子機器の表示ディスプレイとして用いることが有効であることは言うまでもない。

また、本実施例の構成は、実施例１〜１０のいずれの構成とも自由に組み合わせることが可能である。

本発明を実施して形成されたＴＦＴは様々な電気光学装置に用いることができる。即ち、それら電気光学装置を表示部として組み込んだ電子機器全てに本発明を実施できる。

その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、ウエアラブルディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図２３に示す。

図２３（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４で構成される。本願発明を画像入力部２００２、表示部２００３やその他の信号駆動回路に適用することができる。

図２３（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本願発明を表示部２１０２、音声入力部２１０３やその他の信号駆動回路に適用することができる。

図２３（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５で構成される。本願発明は表示部２２０５やその他の信号駆動回路に適用できる。

図２３（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３で構成される。本発明は表示部２３０２やその他の信号駆動回路に適用することができる。

図２３（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５で構成される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部２４０２やその他の信号駆動回路に適用することができる。

図２３（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）で構成される。本願発明を表示部２５０２やその他の信号駆動回路に適用することができる。

以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜１２のどのような組み合わせからなる構成を用いても実現することができる。

本発明を実施して形成されたＴＦＴは様々な電気光学装置に用いることができる。即ち、それら電気光学装置を表示部として組み込んだ電子機器全てに本発明を実施できる。

その様な電子機器としては、プロジェクター（リア型またはフロント型）などが挙げられる。それらの一例を図２４に示す。

図２４（Ａ）はフロント型プロジェクターであり、表示装置２６０１、スクリーン２６０２で構成される。本発明は表示装置やその他の信号駆動回路に適用することができる。

図２４（Ｂ）はリア型プロジェクターであり、本体２７０１、表示装置２７０２、ミラー２７０３、スクリーン２７０４で構成される。本発明は表示装置やその他の信号駆動回路に適用することができる。

なお、図２４（Ｃ）は、図２４（Ａ）及び図２４（Ｂ）中における表示装置２６０１、２７０２の構造の一例を示した図である。表示装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図２４（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。

また、図２４（Ｄ）は、図２４（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図２４（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。

以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜８及び実施例１２のどのような組み合わせからなる構成を用いても実現することができる。

本発明はＴＦＴ構造に限定されず、様々なＴＦＴ構造のゲート配線やソース配線やドレイン配線に用いることが可能である。本実施例では、本発明を逆スタガ型のＴＦＴのゲート配線に用いた例を示す。

図３２において逆スタガ型のＴＦＴの一例を示す。図３２において、１９０１は基板、１９０２はゲート電極、１９０３ａ、１９０３ｂはゲート絶縁膜、１９０４はチャネル形成領域、１９０５、１９０６は高濃度不純物領域（ソース領域またはドレイン領域）、１９０７、１９０８は低濃度不純物領域（ＬＤＤ領域）、１９０９はチャネル形成領域を保護する絶縁層、１９１０は層間絶縁膜、１９１１、１９１２は高濃度不純物領域と接続する電極（ソース電極またはドレイン電極）である。

ゲート電極１９０２の形成手段としては本発明のスパッタ法を用いて１０〜１０００ｎｍ、好ましくは３０〜３００ｎｍの膜厚範囲の導電膜を形成した後、公知のパターニング技術で形成した。

また、積層構造のゲート絶縁膜１９０３ａ、１９０３ｂを用いた。下層のゲート絶縁膜１９０３ａとしては、基板やゲート配線からの不純物の拡散を効果的に防止する窒化シリコン膜等を膜厚１０ｎｍ〜６０ｎｍの膜厚範囲で形成した。ただし、積層構造に限定されることなく単層であってもよい。

なお、ここでは半導体にｎ型を付与する不純物元素としてリンを用いたｎチャネル型ＴＦＴを作製したが、ｎ型を付与する不純物元素に代えてｐ型を付与する不純物元素としてボロンを用いればｐチャネル型ＴＦＴを作製することができる。また、ここでは、低濃度不純物領域を設けた例を示したが、ＴＦＴの信頼性に問題がなければ設けなくともよい。

また、ゲート電極に限らず、電極１９１１、１９１２に本発明のスパッタ法を用いた膜を用いてもよい。

このようなＴＦＴを用いた基本論理回路を用いて駆動回路や画素部を形成することができる。

また、本実施例は実施例１乃至１２のいずれか一と自由に組み合わせることができる。

Claims (7)

1. 絶縁表面上に半導体膜、及び前記半導体膜上にゲート絶縁膜を形成し、
   タングステンを有するターゲットを用い且つスパッタガスとしてアルゴンを用い、スパッタ法によって、前記ゲート絶縁膜上に前記タングステンを有するゲート配線を形成し、
   前記ゲート配線上に設けられ且つ開口部を有する第１の絶縁膜、及び前記第１の絶縁膜上に第２の絶縁膜を形成し、
   前記開口部を介して前記半導体膜と電気的に接続し、且つ前記ゲート配線と重なるソース配線またはドレイン配線を形成し、
   前記第２の絶縁膜は、前記ゲート配線と前記ソース配線またはドレイン配線とが重なる領域に選択的に形成されることを特徴とする半導体装置の作製方法。
2. 絶縁表面上に半導体膜、及び前記半導体膜上にゲート絶縁膜を形成し、
   タングステンを有するターゲットを用い且つスパッタガスとしてアルゴンを用い、スパッタ法によって、前記ゲート絶縁膜上に前記タングステンを有するゲート配線を形成し、
   加熱処理又はレーザ処理により、前記半導体膜に含まれる不純物元素の活性化を行うとともに、前記ゲート配線の表面に前記タングステンの窒化物を形成し、
   前記ゲート配線上に設けられ且つ開口部を有する第１の絶縁膜、及び前記第１の絶縁膜上に第２の絶縁膜を形成し、
   前記開口部を介して前記半導体膜と電気的に接続し、且つ前記ゲート配線と重なるソース配線またはドレイン配線を形成し、
   前記第２の絶縁膜は、前記ゲート配線と前記ソース配線またはドレイン配線とが重なる領域に選択的に形成されることを特徴とする半導体装置の作製方法。
3. 請求項１又は請求項２において、
   前記絶縁表面を有する基板の温度を３００℃以下、前記スパッタガスの圧力を１．０Ｐａ以上３．０Ｐａ以下として、前記スパッタ法によって前記ゲート配線を形成することを特徴とする半導体装置の作製方法。
4. 請求項１乃至請求項３のいずれか一項において、
   前記タングステンを有するターゲットは、純度が４Ｎ以上のタングステンターゲットであることを特徴とする半導体装置の作製方法。
5. 請求項１乃至請求項４のいずれか一項において、
   前記ゲート配線は、窒化タングステン膜と、タングステン膜と、を有することを特徴とする半導体装置の作製方法。
6. 請求項１乃至請求項５のいずれか一項において、
   前記第２の絶縁膜は、前記半導体膜が有するソース領域又はドレイン領域上で選択的に除去されることを特徴とする半導体装置の作製方法。
7. 請求項１乃至請求項６のいずれか一項において、
   前記配線は、前記第１の絶縁膜の側面に接することを特徴とする半導体装置の作製方法。