JPH1184422A - 液晶表示パネル - Google Patents

液晶表示パネル

Info

Publication number
JPH1184422A
JPH1184422A JP9247295A JP24729597A JPH1184422A JP H1184422 A JPH1184422 A JP H1184422A JP 9247295 A JP9247295 A JP 9247295A JP 24729597 A JP24729597 A JP 24729597A JP H1184422 A JPH1184422 A JP H1184422A
Authority
JP
Japan
Prior art keywords
light
liquid crystal
layer
substrate
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9247295A
Other languages
English (en)
Other versions
JP4021014B2 (ja
Inventor
Katsuichi Okano
勝一 岡野
Koji Yamazaki
康二 山崎
Hideaki Iwano
英明 岩野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP24729597A priority Critical patent/JP4021014B2/ja
Publication of JPH1184422A publication Critical patent/JPH1184422A/ja
Application granted granted Critical
Publication of JP4021014B2 publication Critical patent/JP4021014B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 TFT駆動によるアクティブマトリクス駆動
方式の液晶表示パネルにおいて、TFTの下側からの光
に対する遮光性能とTFTのスイッチング特性とを改善
する。 【解決手段】一対の第1及び第2基板(1、2)間に挟
持された液晶(50)と、第1基板にマトリクス状に設
けられた画素電極(11)と、これをスイッチング制御
するTFT(30)とを備えた液晶表示パネル(100
a)において、TFTに対向する位置において第1基板
とTFTとの間に高融点金属からなる遮光層(3a)を
設け、この遮光層に重ねて多結晶シリコン層(4a)を
設ける。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、TFT(薄膜トラ
ンジスタ)駆動によるアクティブマトリクス駆動方式の
液晶表示パネルの技術分野に属し、特に、液晶プロジェ
クタ等に用いられる、TFTの下側にブラックマトリク
スを設けた形式の液晶表示パネルの技術分野に属する。
【0002】
【従来の技術】従来、この種の液晶プロジェクタ等にラ
イトバルブとして用いられる液晶表示パネルにおいては
一般に、液晶層を挟んでTFTアレイ基板に対向配置さ
れる対向基板の側から投射光が入射される。ここで、投
射光がTFTのa−Si(アモルファスシリコン)膜や
p−Si(ポリシリコン)膜から構成されたチャネル形
成用の領域に入射すると、この領域において光電変換効
果により光電流が発生してしまいTFTのトランジスタ
特性が劣化する。このため、対向基板には、各TFTに
夫々対向する位置に複数のブラックマトリクスと呼ばれ
る遮光層が形成されるのが一般的である。このようなブ
ラックマトリクスは、Cr(クロム)などの金属材料
や、カーボンをフォトレジストに分散した樹脂ブラック
などの材料から作られ、上述のTFTのa−Si膜やp
−Si膜に対する遮光の他に、コントラストの向上、色
材の混色防止などの機能を有する。
【0003】更に、この種の液晶表示パネルにおいては
特にトップゲート構造(即ち、TFTアレイ基板上にお
いてゲート電極がチャネルの上側に設けられた構造)を
採る正スタガ型又はコプラナー型のa−Si又はp−S
iTFTを用いる場合には、投射光の一部が液晶プロジ
ェクタ内の投射光学系により戻り光として、TFTアレ
イ基板の側からTFTのチャネルに入射するのを防ぐ必
要がある。
【0004】このために、特開平9−127497号公
報、特公平3−52611号公報,特開平3−1251
23号公報、特開平8−171101号公報等では、石
英基板等からなるTFTアレイ基板上においてTFTに
対向する位置(即ち、TFTの下側)にも、ブラックマ
トリクスを形成する技術を提案している。このブラック
マトリクスにより、TFTのa−Si膜やp−Si膜に
対する戻り光の遮光が可能となるとされている。特にこ
の技術によれば、TFTアレイ基板上のブラックマトリ
クス形成工程の後に行われるTFT形成工程における高
温処理により、ブラックマトリクスが破壊されたり溶融
したりしないようにするために、ブラックマトリクスを
不透明な高融点金属から形成するようにしている。
【0005】
【発明が解決しようとする課題】しかしながら、上述し
た従来の技術によれば、戻り光の遮光用のブラックマト
リクスは高融点金属からなるため、ブラックマトリクス
が形成される石英基板等からなるTFTアレイ基板との
熱的相性が悪い。より具体的には、高温環境と常温環境
とに置かれた場合には、ブラックマトリクスとTFTア
レイ基板との熱膨張率等の物理的性質の差に起因して両
者の間に応力が発生してしまう。このため、ブラックマ
トリクスに歪みが生じたりクラックが入ったりし、或い
は、TFTアレイ基板、層間絶縁層、TFTの各構成要
素等に歪みが生じたり、クラックが入ってしまう。この
結果、ブラックマトリクスのクラックから戻り光の一部
がTFTのチャネルに入射したり、TFTの形成工程に
悪影響を及ぼしてしまう。
【0006】更に、上述した従来の技術によれば、TF
Tアレイ基板の側から入射した戻り光が、ブラックマト
リクスの形成されていない領域から、ブラックマトリク
スとTFTとを絶縁するために設けられたNSG(ノン
ドープトシリケートガラス)等からなる層間絶縁層に入
射する。このように入射した戻り光の一部が、当該層間
絶縁層の上面や、更にチャネルの上側に形成されるNS
G等からなる他の層間絶縁層や金属電極等により反射さ
れる結果、これらの層間絶縁層等で反射又は多重反射し
た戻り光が、チャネル形成用のa−Si膜やp−Si膜
に入射する。この結果、 チャネルにおいて光電変換効
果による光電流が発生してしまうことになる。
【0007】以上の結果、上述した従来の技術によれ
ば、 TFTの下側に遮光膜を形成したことにより、T
FTのトランジスタ特性が劣化してしまうという問題点
があり、更に、このように構成された遮光膜では、戻り
光を遮光するには十分でないという問題点もある。
【0008】本発明は上述した問題点に鑑みなされたも
のであり、TFT等のスイッチング素子の下側からの戻
り光等の光に対する遮光性能と該スイッチング素子のス
イッチング特性とを改善し得る、アクティブマトリクス
駆動方式の液晶表示パネルを提供することを課題とす
る。
【0009】
【課題を解決するための手段】請求項1に記載の液晶表
示パネルは上記課題を解決するために、一対の第1及び
第2基板と、該第1及び第2基板間に挟持された液晶
と、前記第1基板の前記液晶に対面する側にマトリクス
状に設けられた複数の透明な画素電極と、該複数の画素
電極に夫々隣接する位置において前記第1基板に設けら
れており前記複数の画素電極を夫々スイッチング制御す
る複数のスイッチング素子と、該複数のスイッチング素
子に夫々対向する位置において前記第1基板と前記複数
のスイッチング素子との間に夫々設けられた高融点金属
からなる遮光層と、該遮光層が夫々重なる位置において
前記第1基板と前記遮光層との間に夫々設けられた多結
晶シリコン層と、前記遮光層と前記複数のスイッチング
素子との間に設けられた層間絶縁層とを備えたことを特
徴とする。
【0010】請求項1に記載の液晶表示パネルによれ
ば、高融点金属からなる遮光層は、スイッチング素子に
対向する位置に設けられているので、第1基板の側から
戻り光などの光が当該液晶表示パネルに入射しても、こ
の光がスイッチング素子に入射するのを防ぐことが出来
る。更に、多結晶シリコン層は、遮光層が重なる位置に
おいて第1基板と遮光層との間に設けられている。この
ため、遮光層は、高融点金属からなるにも拘わらず、多
結晶シリコン層を介して石英基板等の第1基板に形成さ
れるので、高融点金属からなる遮光層と石英基板等から
なる第1基板との熱的相性の悪さが緩和されている。よ
り具体的には、高温環境と常温環境とに置かれた場合で
も、遮光層と第1基板との熱膨張率等の物理的性質の差
に起因して発生する両者間の応力を、両者間に介在する
多結晶シリコン層により緩和し得る。このため、遮光層
に歪みが生じたりクラックが入ったり、或いは、第1基
板、多結晶シリコン層、スイッチング素子の各構成要素
などに歪みが生じたり、クラックが入ってしまうのを阻
止し得る。
【0011】また、仮に石英基板等の第1基板上に直接
形成された高融点金属からなる遮光層をエッチング除去
した後には、即ち、第1基板と遮光層とが界面を持つ状
態で、遮光層をエッチング除去したと仮定すると、第1
基板の表面が荒れ、最終的にはその上方に形成されるT
FT等のスイッチング素子の特性が劣化する。しかしな
がら、本発明によれば、多結晶シリコン層が第1基板と
遮光層との間に設けられているので、多結晶シリコン層
と第1基板との間に界面が存在する状態で遮光層をエッ
チング除去することができ、この結果、第1基板の表面
が比較的荒れないまま、遮光層の上方にスイッチング素
子を形成できる。
【0012】請求項2に記載の液晶表示パネルは上記課
題を解決するために、一対の第1及び第2基板と、該第
1及び第2基板間に挟持された液晶と、前記第1基板の
前記液晶に対面する側にマトリクス状に設けられた複数
の透明な画素電極と、該複数の画素電極に夫々隣接する
位置において前記第1基板に設けられており前記複数の
画素電極を夫々スイッチング制御する複数のスイッチン
グ素子と、該複数のスイッチング素子に夫々対向する位
置において前記第1基板と前記複数のスイッチング素子
との間に夫々設けられた高融点金属からなる遮光層と、
該遮光層に夫々重なる位置において前記遮光層と前記複
数のスイッチング素子との間に夫々設けられた多結晶シ
リコン層と、前記多結晶シリコン層と前記複数のスイッ
チング素子との間に設けられた層間絶縁層とを備えたこ
とを特徴とする。
【0013】請求項2に記載の液晶表示パネルによれ
ば、高融点金属からなる遮光層は、スイッチング素子に
対向する位置に設けられているので、第1基板の側から
戻り光などの光が当該液晶表示パネルに入射しても、こ
の光がスイッチング素子に入射するのを防ぐことが出来
る。更に、多結晶シリコン層は、遮光層に重なる位置に
おいて遮光層とスイッチング素子との間に設けられてい
る。このため、仮に、第1基板の側から入射した戻り光
などの光が、遮光層の形成されていない領域から層間絶
縁層に入射し、層間絶縁層の上面やスイッチング素子の
構成要素等により反射されて、最終的には多重反射光と
して遮光層の上側まで達したとしても、遮光層上に設け
られた多結晶シリコン層により吸収されるので、このよ
うな多重反射光がスイッチング素子に達することは阻止
される。
【0014】尚、請求項1又は2に記載の液晶表示パネ
ルにおいては、前記スイッチング素子を、正スタガ型又
はコプラナー型のp−SiTFT(ポリシリコン薄膜ト
ランジスタ)素子から構成し、前記複数のスイッチング
素子に夫々対向する位置において前記第2基板の側に
も、遮光層を設けてもよい。この場合特に、トップゲー
ト型配置の中でチャネル形成用のp−Si層又はa−S
i層は、ゲート電極よりも第1基板に近い側に配置され
るが、遮光層により第1基板の側からの戻り光などの光
を遮光できる。同時に、第2基板の側からの光を第2基
板に設けられた遮光層により遮光できる。
【0015】請求項3に記載の液晶表示パネルは上記課
題を解決するために、請求項1又は2に記載の液晶表示
パネルにおいて、前記第1基板は、石英基板であり、前
記高融点金属は、Ti、Cr、W、Ta、Mo及びPd
のうちの少なくとも一つを含む金属シリサイドであるこ
とを特徴とする。
【0016】請求項3に記載の液晶表示パネルによれ
ば、金属シリサイドからなりシリコンを含む遮光層と、
石英基板からなる第1基板や多結晶シリコン層との熱的
相性が良い。より具体的には、高温環境と常温環境とに
置かれた場合でも、遮光層と第1基板や多結晶シリコン
層との間で、熱膨張率等の物理的性質の差に起因して発
生する応力が更に緩和される。
【0017】請求項4に記載の液晶表示パネルは上記課
題を解決するために、請求項1から3のいずれか一項に
記載の液晶表示パネルにおいて、前記遮光層は、100
0から3000Å(オングストローム)の層厚を夫々持
ち、前記多結晶シリコン層は、500から2000Åの
層厚を夫々持つことを特徴とする。
【0018】請求項4に記載の液晶表示パネルによれ
ば、遮光層は、1000Åより厚いので、遮光の効果が
十分に期待でき、3000Åより薄いので、スイッチン
グ素子の形成工程における高温環境と常温環境とにおけ
る熱応力を、多結晶シリコン層により十分に緩和出来る
程度に抑えられる。そして、多結晶シリコン層は、50
0Åより厚いので、遮光層で発生する応力を緩和する効
果が十分に期待でき、2000Åより薄いので、後にス
イッチング素子を形成する層間絶縁層の段差を、スイッ
チング素子を容易に形成可能な程度に抑えることができ
る。
【0019】請求項5に記載の液晶表示パネルは上記課
題を解決するために、請求項1から4のいずれか一項に
記載の液晶表示パネルにおいて、前記層間絶縁層は、前
記複数のスイッチング素子が設けられる面がスピンコー
ト処理又はCMP(Chemical Mechani
cal Polishing)処理により平坦化されて
いることを特徴とする。
【0020】請求項5に記載の液晶表示パネルによれ
ば、スピンコート処理又はCMP処理により平坦化され
た層間絶縁層の面上に、複数のスイッチング素子を設け
るので、スイッチング素子を容易に形成することが可能
となる。
【0021】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにされよう。
【0022】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
【0023】<第1の実施の形態>図1は、本発明の第
1の実施の形態である液晶表示パネルの断面図である。
尚、図1においては、各層や各部材を図面上で認識可能
な程度の大きさとするため、各層や各部材毎に縮尺を異
ならしめてある。また図2は、図1に示したTFTアレ
イ基板1上に形成される各種電極等の平面図である。
【0024】図1において、液晶表示パネル100a
は、透明な第1基板の一例を構成するTFTアレイ基板
1と、これに対向配置される透明な第2基板の一例を構
成する対向基板2とを備えている。TFTアレイ基板1
は、例えば石英基板からなり、対向基板2は、例えばガ
ラス基板からなる。
【0025】TFTアレイ基板1には、図2に示すよう
に、マトリクス状に複数の透明な画素電極11が設けら
れており、図1に示すようにその上側には、ラビング処
理等の所定の配向処理が施された配向膜12が設けられ
ている。画素電極11は例えば、ITO膜(インジウム
・ティン・オキサイド膜)などの透明導電性薄膜からな
る。また配向膜12は例えば、ポリイミド薄膜などの有
機薄膜からなる。
【0026】他方、対向基板2には、その全面に渡って
共通電極21が設けられており、その下側には、ラビン
グ処理等の所定の配向処理が施された配向膜22が設け
られている。共通電極21は例えば、ITO膜などの透
明導電性薄膜からなる。また配向膜22は、ポリイミド
薄膜などの有機薄膜からなる。
【0027】TFTアレイ基板1には、図1及び図2に
示すように、複数の画素電極11に夫々隣接する位置
に、複数の画素電極11を夫々スイッチング制御する、
スイッチング素子の一例としての複数のTFT30が設
けられている。
【0028】対向基板2には、更に、ブラックマトリク
ス23が、TFT30に対向する所定領域に設けられて
いる。このようなブラックマトリクスは、Cr(クロ
ム)やNi(ニッケル)などの金属材料や、カーボンや
Ti(チタン)をフォトレジストに分散した樹脂ブラッ
クなどの材料から作られ、TFT30のp−Si(ポリ
シリコン)層32に対する遮光の他に、コントラストの
向上、色材の混色防止などの機能を有する。
【0029】このように構成され、画素電極11と共通
電極21とが対面するように配置されたTFTアレイ基
板1と対向基板2との間には、後述のシール剤52(図
4及び図5参照)により囲まれた空間に液晶が封入さ
れ、液晶層50が形成される。液晶層50は、画素電極
11からの電界が印加されていない状態で配向膜12及
び22により所定の配向状態を採る。液晶層50は、例
えば一種又は数種類のネマティック液晶を混合した液晶
からなる。シール剤52は、二つの基板1及び2をそれ
らの周辺で張り合わせるための接着剤である。
【0030】TFT30に夫々対向する位置においてT
FTアレイ基板1と複数のTFT30との間には、高融
点金属からなる遮光層3aが夫々設けられている。該遮
光層3aが夫々重なる位置においてTFTアレイ基板1
と遮光層3aとの間には、多結晶シリコン層4aが夫々
設けられている。更に、遮光層3aと複数のTFT30
との間には、第1層間絶縁層41が設けられている。第
1層間絶縁層41は、TFT30を構成するp−Si層
32を遮光層3aから電気的絶縁するために設けられる
ものである。更に、第1層間絶縁層41は、TFTアレ
イ基板1の全面に形成されることにより、TFT30の
ための下地膜としての機能をも有する。即ち、TFTア
レイ基板1の表面の研磨時における荒れや、洗浄後に残
る汚れ等でTFT30の特性の劣化を防止する機能を有
する。
【0031】本実施の形態では特に、このように遮光層
3aは高融点金属からなるにも拘わらず、多結晶シリコ
ン層4aを介して石英基板等のTFTアレイ基板1上に
形成されるため、遮光層3aとTFTアレイ基板1との
熱的相性の悪さが緩和されている。より具体的には、高
温環境と常温環境とに置かれた場合でも、遮光層3aと
TFTアレイ基板1との熱膨張率等の物理的性質の差に
起因して発生する両者間の応力を、両者間に介在する多
結晶シリコン層4aにより緩和し得る。このため、遮光
層3aに歪みが生じたりクラックが入ったり、或いは、
TFTアレイ基板1、多結晶シリコン層4b、TFT3
0の各構成要素などに歪みが生じたり、クラックが入っ
てしまう事態を、前述した従来の技術(特開平9−12
7497号公報等)を用いた場合と比較して、かなり良
く阻止し得る。この結果、遮光層3aの遮光性や信頼性
は格段に向上することとなり、TFT30のスイッチン
グ特性などのトランジスタ特性を改善することが出来
る。
【0032】第1層間絶縁層41は、例えば、NSG
(ノンドープトシリケートガラス)、PSG(リンシリ
ケートガラス)、BSG(ボロンシリケートガラス)、
BPSG(ボロンリンシリケートガラス)などの高絶縁
性ガラス又は、酸化シリコン膜等からなる。
【0033】遮光層3aは、例えば、 Ti(チタ
ン)、Cr(クロム)、W(タングステン)、Ta(タ
ンタル)、Mo(モリブデン)及びPd(鉛)などの高
融点金属からなる。より好ましくは、Ti、Cr、W、
Ta、Mo及びPdのうちの少なくとも一つを含む金属
シリサイド(例えば、タングステンシリサイドWSi)
からなる。このように金属シリサイドから構成すると、
即ち、シリコンを遮光層の材料に含ませると、多結晶シ
リコン層4aや、シリコンを含んでなる第1層間絶縁層
41との熱的相性が良くなる。より具体的には、高温環
境と常温環境とに置かれた場合でも、遮光層3aと多結
晶シリコン層4aや第1層間絶縁層41との間で、熱膨
張率等の物理的性質の差に起因して発生する応力が更に
緩和される。
【0034】これらの結果、本実施の形態によれば、遮
光層3aに歪みが生じたりクラックが入ったり、或い
は、TFTアレイ基板1、第1層間絶縁層41、TFT
30の各構成要素等に歪みが生じたり、クラックが入っ
てしまう事態を更に効果的に回避し得る。このため、遮
光層3aのクラックから戻り光の一部がTFT30のチ
ャネルに入射することや、遮光層3a等の歪みやクラッ
クにより、その後のTFTの形成工程に悪影響を及ぼす
ことを効果的に阻止できる。従って、本第1の実施の形
態によれば、TFT30のトランジスタ特性が改善さ
れ、最終的には、液晶表示パネル100aにより、高コ
ントラストで色付きの良い高画質の画像を表示すること
が可能となる。
【0035】更に第1の実施の形態では、前述した従来
の技術(特開平9−127497号公報等)と比べて、
次の見地からもTFT30のトランジスタ特性が改善さ
れている。即ち、前述した従来の技術の場合には、多結
晶シリコン層4aが存在しないため、高融点金属からな
る遮光層3aをエッチング除去した後に、TFT30の
下地となる第1層間絶縁層41が形成され、その上にT
FT30が形成されることになる。ここで、本願発明者
らの研究によれば、高融点金属からなる遮光層3aをエ
ッチング除去した後には、石英基板等のTFTアレイ基
板1の表面が荒れ、最終的にはその上方に形成されるT
FT30の特性が劣化することが知られている。ここ
で、第1の実施の形態では、多結晶シリコン層4aとT
FTアレイ基板1との間に界面が存在すると共に、TF
Tアレイ基板1と遮光層3aとでは間に界面が存在しな
い層構造を採用しているため、遮光層3a及び多結晶シ
リコン層4aをエッチング除去した後でも、TFTアレ
イ基板1の表面が比較的荒れないで済む。従って、第1
の実施の形態によれば、TFT30のトランジスタ特性
がより改善される。
【0036】尚、遮光層3aは、図示しないコンタクト
ホールを介して所定の配線を経て、接地されているか又
は定電位源に接続されている。このため、遮光層3aの
電位が変化することにより、TFT30のスイッチング
特性等に悪影響を及ぼすことがない。但し、遮光層3a
は電気的に浮遊していてもよいし、或いは、遮光層3a
を後述の蓄積容量(図3参照)用の配線として使用する
ことも可能である。
【0037】図1に示すように、TFT30は、ゲート
電極31(走査電極)、ゲート電極31からの電界によ
りチャネルが形成されるp−Si層32、ゲート電極3
1とp−Si層32とを絶縁するゲート絶縁層33、p
−Si層32に形成されたソース領域34、ソース電極
35(信号電極)、及びp−Si層32に形成されたド
レイン領域36を備えている。ドレイン領域36には、
複数の画素電極11のうちの対応する一つが接続されて
いる。ソース領域34及びドレイン領域36は後述のよ
うに、p−Si層32に対し、n型又はp型のチャネル
を形成するかに応じて所定濃度のn型用又はp型用のド
ーパントをドープすることにより形成されている。n型
チャネルのTFTは、動作速度が速いという利点があ
り、p型チャネルのTFTは、p型チャネルを形成する
のが容易であるという利点がある。ソース電極35(信
号電極)は、画素電極11と同様にITO膜等の透明導
電性薄膜から構成してもよいし、Al等の金属膜や金属
シリサイドなどの不透明な薄膜から構成してもよい。ま
た、ゲート電極31、ゲート絶縁層33及び第1層間絶
縁層41の上には、ソース領域34へ通じるコンタクト
ホール37及びドレイン領域36へ通じるコンタクトホ
ール38が夫々形成された第2層間絶縁層42が形成さ
れている。このソース領域34へのコンタクトホール3
7を介して、ソース電極35(信号電極)はソース領域
34に電気的接続されている。更に、ソース電極35
(信号電極)及び第2絶縁層42の上には、ドレイン領
域36へのコンタクトホール38が形成された第3層間
絶縁層43が形成されている。このドレイン領域36へ
のコンタクトホール38を介して、画素電極11はドレ
イン領域36に電気的接続されている。前述の画素電極
11は、このように構成された第3層間絶縁層43の上
面に設けられている。
【0038】ここで、一般には、チャネルが形成される
p−Si層32は、光が入射するとp−Siが有する光
電変換効果により光電流が発生してしまいTFT30の
トランジスタ特性が劣化するが、本実施の形態では、対
向基板2には各TFT30に夫々対向する位置に複数の
ブラックマトリクス23が形成されているので、入射光
が直接にp−Si層32に入射することが防止される。
更にこれに加えて又は代えて、ゲート電極31を上側か
ら覆うようにソース電極35(信号電極)をAl等の不
透明な金属薄膜から形成すれば、ブラックマトリクス2
3と共に又は単独で、p−Si層32への入射光(即
ち、図1で上側からの光)の入射を効果的に防ぐことが
出来る。
【0039】図2の平面図に示すように、以上のように
構成された画素電極11は、TFTアレイ基板1上にマ
トリクス状に配列され、各画素電極11に隣接してTF
T30が設けられており、また画素電極11の縦横の境
界に夫々沿ってソース電極35(信号電極)及びゲート
電極31(走査電極)が設けられている。尚、図2は、
説明の都合上、画素電極11のマトリクス状配列等を簡
略化して示すためのものであり、実際の各電極は層間絶
縁層の間や上をコンタクトホール等を介して配線されて
おり、図1から分かるように3次元的により複雑な構成
を有している。
【0040】図1には示されていないが、図3に示すよ
うに、画素電極11には蓄積容量70が夫々設けられて
いる。この蓄積容量70は、より具体的には、p−Si
層32と同一工程により形成されるp−Si層32’、
ゲート絶縁層33と同一工程により形成される絶縁層3
3’、ゲート電極31と同一工程により形成される蓄積
容量電極(容量線)31’、第2及び第3層間絶縁層4
2及び43、並びに第2及び第3層間絶縁層42及び4
3を介して蓄積容量電極31’に対向する画素電極11
の一部から構成されている。このように蓄積容量70が
設けられているため、デューティー比が小さくても高詳
細な表示が可能とされる。尚、蓄積容量電極(容量線)
31’は、図2に示すように、TFTアレイ基板1の面
上においてゲート電極(走査電極)31と平行に設けら
れている。また前述のように、遮光層3を蓄積容量70
の配線として利用することも可能である。
【0041】以上のように構成された液晶表示パネル1
00の全体構成を図4及び図5を参照して説明する。
尚、図4は、TFTアレイ基板1をその上に形成された
各構成要素と共に対向基板2の側から見た平面図であ
り、図5は、対向基板2を含めて示す図4のH−H’断
面図である。
【0042】図4において、TFTアレイ基板1の上に
は、シール剤52がその縁に沿って設けられており、そ
の内側に並行して対向基板2の周辺見切り53が規定さ
れている。シール剤52の外側の領域には、X側駆動用
ドライバ回路101及び実装端子102がTFTアレイ
基板1の一辺に沿って設けられており、Y側駆動用ドラ
イバ回路104が、この一辺に隣接する2辺に沿って設
けられている。更にTFTアレイ基板1の残る一辺に
は、複数の配線105が設けられている。また、シール
剤52の四隅には、TFTアレイ基板1と対向基板2と
の間で電気的導通をとるための導通剤からなる銀点10
6が設けられている。そして、図5に示すように、図4
に示したシール剤52とほぼ同じ輪郭を持つ対向基板2
が当該シール剤52によりTFTアレイ基板1に固着さ
れている。
【0043】X側駆動用ドライバ回路101及びY用駆
動用ドライバ回路104は配線によりソース電極35
(信号電極)及びゲート電極31(走査電極)に夫々電
気的接続されている。X側駆動用ドライバ回路101に
は、図示しない制御回路から即時表示可能な形式に変換
された表示信号が入力され、Y側駆動用ドライバ回路1
04がパルス的にゲート電極31(走査電極)に順番に
ゲート電圧を送るのに合わせて、X側駆動用ドライバ回
路101は表示信号に応じた信号電圧をソース電極35
(信号電極)に送る。本実施の形態では特に、TFT3
0はp−Si(ポリシリコン)タイプのTFTであるの
で、TFT30の形成時に同一工程で、X側駆動用ドラ
イバ回路101及びY側駆動用ドライバ回路104を形
成することも可能であり、製造上有利である。
【0044】尚、X側駆動用ドライバ回路101及びY
側駆動用ドライバ回路104をTFTアレイ基板1の上
に設ける代わりに、例えばTAB(テープオートメイテ
ッドボンディング基板)上に実装された駆動用LSI
に、TFTアレイ基板1の周辺部に設けられた異方性導
電フィルムを介して電気的及び機械的に接続するように
してもよい。
【0045】また、図1から図5には示されていない
が、対向基板2の投射光が入射する側及びTFTアレイ
基板1の投射光が出射する側には夫々、例えば、TN
(ツイステッドネマティック)モード、 STN(スー
パーTN)モード、D−STN(ダブル−STN)モー
ド等の動作モードや、ノーマリーホワイトモード/ノー
マリーブラックモードの別に応じて、偏光フィルム、位
相差フィルム、偏光板などが所定の方向で配置される。
【0046】次に以上のように構成された本実施の形態
の動作について図1から図5を参照して説明する。
【0047】先ず、制御回路から表示信号を受けたX側
駆動用ドライバ回路101は、この表示信号に応じたタ
イミング及び大きさで信号電圧をソース電極35(信号
電極)に印加し、これと並行して、Y側駆動用ドライバ
回路104は、所定タイミングで電極31(走査電極)
にゲート電圧をパルス的に順次印加し、TFT30は駆
動される。これにより、ゲート電圧がオンとされた時点
でソース電圧が印加されたTFT30においては、ソー
ス領域34、p−Si層32に形成されたチャネル及び
ドレイン領域36を介して画素電極11に電圧が印加さ
れる。そして、この画素電極11の電圧は、ソース電圧
が印加された時間よりも例えば3桁も長い時間だけ蓄積
容量70(図3参照)により維持される。
【0048】このように画素電極11に電圧が印加され
ると、液晶層50におけるこの画素電極11と共通電極
21とに挟まれた部分における液晶の配向状態が変化
し、ノーマリーホワイトモードであれば、電圧が印加さ
れた状態で入射光がこの液晶部分を通過不可能とされ、
ノーマリーブラックモードであれば、電圧が印加された
状態で入射光がこの液晶部分を通過可能とされ、全体と
して液晶表示パネル100aからは表示信号に応じたコ
ントラストを持つ光が出射する。
【0049】特に本実施の形態では、TFT30の下側
には、遮光層3aが多結晶シリコン層4aに重ねて設け
られているので、前述のように戻り光による悪影響が低
減されるため、TFT30のトランジスタ特性が改善さ
れており、最終的には、液晶表示パネル100aによ
り、高コントラストで色付きの良い高画質の画像を表示
することが可能となる。
【0050】次に、このように遮光層3aが多結晶シリ
コン層4aに重ねて設けられている構成により、TFT
30のトランジスタ特性がどの程度改善されたかについ
て図6及び図7を参照して、検討を加える。図6は、図
1に示した液晶表示パネル100aについてのトランジ
スタ特性試験の結果を示す。これに対し、図7は、図1
に示した液晶表示パネル100aの構成から、多結晶シ
リコン層4aを除外した構成を有する比較例についての
トランジスタ特性試験の結果を示す。尚、図6及び図7
において、横軸には、ゲート電極に印加するゲート電圧
を示し、縦軸にはその際に流れるドレイン電流を示す。
また、ソース・ドレイン電圧として15V及び4Vの2
種類の状態について、夫々試験結果が示されている。
【0051】図6と図7とを比較すると、TFTアレイ
基板1上に先ず多結晶シリコン層4aを形成して、これ
に重ねて遮光層3aを設けた本実施の形態が、TFTア
レイ基板1の上に直接遮光層3aを形成した場合よりも
遥かにトランジスタのスイッチング特性が改善されてい
ることが分かる。
【0052】尚、図7に示した比較例の場合でも、遮光
層3aを全く設けることなく、戻り光の影響をそのまま
受けた例と比較すると、TFTのスイッチング特性は改
善されている。
【0053】次に、第1の実施の形態の液晶表示パネル
100aの製造プロセスについて図8及び図9を参照し
て説明する。
【0054】先ず図8の工程(1)に示すように、石英
基板、ハードガラス等のTFTアレイ基板1を用意す
る。ここで、好ましくはN2(窒素)等の不活性ガス雰
囲気且つ約1000℃の高温でアニール処理し、後に実
施される高温プロセスにおけるTFTアレイ基板1に生
じる歪みが少なくなるように前処理しておく。このよう
に処理されたTFTアレイ基板1の全面に減圧CVD法
等により多結晶シリコン層を形成し、更に、スパッタリ
ング法、CVD法等により好ましくはTi、Cr、W、
Ta、Mo及びPdなどの高融点金属の金属シリサイド
等からなる遮光層を多結晶シリコン層の全面に形成す
る。その後フォトリソグラフィ工程及びエッチング工程
により、これらの基板全面に形成された多結晶シリコン
層及び遮光層をTFT30を形成する予定の領域にのみ
残して、多結晶シリコン層4a及び遮光層3aを形成す
る。この際、多結晶シリコン層4aの層厚としては、約
500〜2000Å(オングストローム)が好ましい。
500Åより薄いと、高融点金属からなる遮光層3aを
設けることに起因して生じる応力を緩和する効果が実用
上低くなり、また2000Åより厚くても、応力を緩和
する効果がそれ程高まらない他方で、多結晶シリコン層
4a自体を形成するための時間やコストの上昇を招くと
共に後にTFT30を形成する第1層間絶縁層41の段
差が大きくなり過ぎてTFT30の形成が困難になる。
また、遮光層3aの層厚としては、約1000〜300
0Åが好ましく、更に約1500〜2500Åがより好
ましくい。1000Åより薄いと遮光の効果(例えば、
1/1000程度の透過率)が十分に得られず、また3
000Åより厚いと、TFT30の形成工程における高
温環境と常温環境とにおける熱応力の発生が大きくなり
過ぎ、加えて遮光層3a自体を形成するための時間やコ
ストの上昇を招くと共に後にTFT30を形成する第1
層間絶縁層41の段差が大きくなり過ぎてTFT30の
形成が困難になる。更に遮光層3aの厚さが約1500
〜2500Åであれば、良好な遮光性が得られると共
に、段差の問題も実用上殆ど生じないで済む。遮光層3
a及び多結晶シリコン層4aは、少なくともTFT30
のp−Si層32のうちチャンネル形成用の領域、ソー
ス領域34及びドレイン領域36をTFTアレイ基板1
の裏面から見て覆うように形成される。
【0055】尚、上述の多結晶シリコン層4aをエッチ
ングしてから遮光層3aを形成するようにしてもよい。
但し、本実施の形態では、基本的に多結晶シリコン層4
aに重ねて遮光層3aを形成すればよいので、両者の外
形を正確にアラインメントし、且つ工程数を減らすため
には、上述のように両者のエッチングをまとめて行うの
が有利である。
【0056】次に図8の工程(2)に示すように、遮光
層3aの上に、例えば、常圧又は減圧CVD法等により
TEOS(テトラ・エチル・オルソ・シリケート)ガ
ス、TEB(テトラ・エチル・ボートレート)ガス、T
MOP(テトラ・メチル・オキシ・フォスレート)ガス
等を用いて、NSG、PSG、BSG、BPSGなどの
シリケートガラス膜、窒化膜や酸化シリコン膜等からな
る第1層間絶縁層41を形成する。第1層間絶縁層41
の層厚は、約500〜8000Åが好ましい。或いは、
熱酸化膜を形成した後、更に減圧CVD法等により高温
酸化シリコン膜(HTO膜)や窒化膜を約500Åの比
較的薄い厚さに堆積し、厚さ約2000Åの多層構造を
持つ第1層間絶縁層41を形成してもよい。更に、この
ようなシリケートガラス膜に重ねて又は代えて、SOG
(スピンオンガラス:紡糸状ガラス)をスピンコートし
て平坦な膜を形成してもく、又はCMP処理を施しても
よい。このように、第1層間絶縁層41の上面をスピン
コート処理又はCMP処理により平坦化しておけば、後
に上側にTFT30を形成し易いという利点が得られ
る。
【0057】尚、第1層間絶縁層41に対し、約900
℃のアニール処理を施すことにより、汚染を防ぐと共に
平坦化してもよい。
【0058】次に図8の工程(3)に示すように、第1
層間絶縁層41の上に、約450〜550℃、好ましく
は約500℃の比較的低温環境中で、流量約400〜6
00cc/minのモノシランガス、ジシランガス等を
用いた減圧CVD(例えば、圧力約20〜40PaのC
VD)により、a−Si(アモルファスシリコン)膜を
形成する。その後、窒素雰囲気中で、約600〜700
℃にて約1〜10時間、好ましくは、4〜6時間のアニ
ール処理を施することにより、p−Si(ポリシリコ
ン)膜を約500〜2000Åの厚さ、好ましくは約1
000Åの厚さとなるまで固相成長させる。この際、n
チャネル型のTFT30を作成する場合には、Sb(ア
ンチモン)、As(砒素)、P(リン)などのV族元素
のドーパントを僅かにイオン注入等によりドープする。
また、TFT30をpチャネル型とする場合には、Al
(アルミニウム)、B(ボロン)、Ga(ガリウム)、
In(インジウム)などのIII族元素のドーパントを僅
かにイオン注入等によりドープする。尚、a−Si膜を
経ないで、減圧CVD法等によりp−Si膜を直接形成
しても良い。或いは、減圧CVD法等により堆積したp
−Si膜にシリコンイオンを打ち込んで一旦非晶質化
(アモルファス化)し、その後アニール処理等により再
結晶化させてp−Si膜を形成しても良い。
【0059】次に図8の工程(4)に示すように、p−
Si層32を約900〜1300℃の温度、好ましくは
約1000℃の温度により熱酸化することにより、約3
00Åの比較的薄い厚さの熱酸化膜を形成し、更に減圧
CVD法等により高温酸化シリコン膜(HTO膜)や窒
化膜を約500Åの比較的薄い厚さに堆積し、多層構造
を持つゲート絶縁層33を形成する。この結果、p−S
i層32の厚さは、約300〜1500Åの厚さ、好ま
しくは約350〜450Åの厚さとなり、ゲート絶縁層
33の厚さは、約200〜1500Åの厚さ、好ましく
は約300Åの厚さとなる。このように高温熱酸化時間
を短くすることにより、特に8インチ程度の大型ウエー
ハを使用する場合に熱によるそりを防止することができ
る。但し、p−Si層32を熱酸化することのみによ
り、単一層構造を持つゲート絶縁層33を形成してもよ
い。
【0060】次に図8の工程(5)に示すように、p−
Si層32上にゲート絶縁層33を介して、減圧CVD
法等によりp−Siを堆積した後、ゲートマスクを用い
たフォトリソグラフィ工程、エッチング工程等により、
ゲート電極31(走査電極)を形成する。
【0061】但し、ゲート電極31(走査電極)を、p
−Si層ではなく、Al等の金属膜又は金属シリサイド
膜から形成してもよいし、若しくはこれらの金属膜又は
金属シリサイド膜とp−Si膜を組み合わせて多層に形
成してもよい。この場合、ゲート電極31(走査電極)
を、ブラックマトリクス23が覆う領域の一部又は全部
に対応する遮光膜として配置すれば、金属膜や金属シリ
サイド膜の持つ遮光性により、ブラックマトリクス23
の一部又は全部を省略することも可能となる。この場合
特に、対向基板2とTFTアレイ基板1との貼り合わせ
ずれによる画素開口率の低下を防ぐことが出来る利点が
ある。
【0062】次に図9の工程(6)に示すように、TF
T30をLDD(LightlyDoped Drai
n Structure)構造を持つnチャネル型のT
FTとする場合、p型のp−Si層32に、先ずソース
領域34及びドレイン領域36のうちチャネル側に夫々
隣接する一部を構成する低濃度ドープ領域を形成するた
めに、ゲート電極31を拡散マスクとして、PなどのV
族元素のドーパントを低濃度で(例えば、Pイオンを1
〜3×1013/cm2のドーズ量にて)ドープし、続い
て、ゲート電極31よりも幅の広いマスクでレジスト層
をゲート電極31上に形成した後、同じくPなどのV族
元素のドーパントを高濃度で(例えば、Pイオンを1〜
3×1015/cm2のドーズ量にて)ドープする。ま
た、TFT30をpチャネル型とする場合、n型のp−
Si層32に、ソース領域34及びドレイン領域36を
形成するために、BなどのIII族元素のドーパントを用
いてドープする。このようにLDD構造とした場合、シ
ョートチャネル効果を低減できる利点が得られる。尚、
このように低濃度と高濃度の2段階に分けて、ドープを
行わなくても良い。例えば、低濃度のドープを行わず
に、オフセット構造のTFTとしてもよく、ゲート電極
31をマスクとして、Pイオン、Bイオン等を用いたイ
オン注入技術によりセルフアライン型のTFTとしても
よい。
【0063】これらの工程と並行して、nチャネル型p
−SiTFT及びpチャネル型p−SiTFTから構成
されるCMOS(相補型MOS)構造を持つX側駆動用
ドライバ回路101及びY側駆動用ドライバ回路104
をTFTアレイ基板1上の周辺部に形成する。 このよ
うに、TFT30はp−SiTFTであるので、TFT
30の形成時に同一工程で、X側駆動用ドライバ回路1
01及びY側駆動用ドライバ回路104を形成すること
ができ、製造上有利である。
【0064】次に図9の工程(7)に示すように、ゲー
ト電極31(走査電極)を覆うように、例えば、常圧又
は減圧CVD法やTEOSガス等を用いて、NSG、P
SG、BSG、BPSGなどのシリケートガラス膜、窒
化膜や酸化シリコン膜等からなる第2層間絶縁層42を
形成する。第2層間絶縁層42の層厚は、約5000〜
15000Åが好ましい。そして、ソース領域34及び
ドレイン領域36を活性化するために約1000℃のア
ニール処理を20分程度行った後、ソース電極31(信
号電極)に対するコンタクトホール37を、反応性エッ
チング、反応性イオンビームエッチング等のドライエッ
チングにより形成する。この際、反応性エッチング、反
応性イオンビームエッチングのような異方性エッチング
により、コンタクトホール37を開口した方が、開口形
状をマスク形状とほぼ同じにできるという利点がある。
但し、ドライエッチングとウエットエッチングとを組み
合わせて開口すれば、コンタクトホール37をテーパ状
にできるので、配線接続時の断線を防止できるという利
点が得られる。また、ゲート電極31(走査電極)を図
示しない配線と接続するためのコンタクトホールも、コ
ンタクトホール37と同一の工程により第2層間絶縁層
42に開ける。
【0065】次に図9の工程(8)に示すように、第2
層間絶縁層42の上に、スパッタリング処理等により、
Al等の低抵抗金属や金属シリサイド等を、約1000
〜5000Åの厚さに堆積し、更にフォトリソグラフィ
工程、ウエットエッチング工程等により、ソース電極3
5(信号電極)を形成する。
【0066】この場合、ソース電極35(信号電極)
を、ブラックマトリクス23が覆う領域の一部又は全部
に対応する遮光膜として配置すれば、Al等の金属膜や
金属シリサイド膜の持つ遮光性により、ブラックマトリ
クス23の一部又は全部を省略することも可能となる。
この場合特に、対向基板2とTFTアレイ基板1との貼
り合わせずれによる画素開口率の低下を防ぐことが出来
る利点がある。
【0067】次に図9の工程(9)に示すように、ソー
ス電極35(信号電極)上を覆うように、例えば、常圧
又は減圧CVD法やTEOSガス等を用いて、NSG、
PSG、BSG、BPSGなどのシリケートガラス膜、
窒化膜や酸化シリコン膜等からなる第3層間絶縁層43
を形成する。第3層間絶縁層43の層厚は、約5000
〜15000Åが好ましい。或いは、このようなシリケ
ートガラス膜に代えて又は重ねて、有機膜やSOG(ス
ピンオンガラス)をスピンコートして平坦な膜を形成し
てもよく、又はCMP処理を施してもよい。
【0068】更に、画素電極11とドレイン領域36と
を電気的接続するためのコンタクトホール38を、反応
性エッチング、反応性イオンビームエッチング等のドラ
イエッチングにより形成する。この際、反応性エッチン
グ、反応性イオンビームエッチングのような異方性エッ
チングにより、コンタクトホール38を開口した方が、
開口形状をマスク形状とほぼ同じにできるという利点が
得られる。但し、ドライエッチングとウエットエッチン
グとを組み合わせて開口すれば、コンタクトホール38
をテーパ状にできるので、配線接続時の断線を防止でき
るという利点が得られる。
【0069】次に図9の工程(10)に示すように、第
3層間絶縁層43の上に、スパッタリング処理等によ
り、ITO膜等の透明導電性薄膜を、約500〜200
0Åの厚さに堆積し、更にフォトリソグラフィ工程、ウ
エットエッチング工程等により、画素電極11を形成す
る。尚、当該液晶表示パネル100aを反射型の液晶表
示装置に用いる場合には、Al等の反射率の高い不透明
な材料から画素電極11を形成してもよい。
【0070】続いて、画素電極11の上にポリイミド系
の配向膜の塗布液を塗布した後、所定のプレティルト角
を持つように且つ所定方向でラビング処理を施すこと等
により、図1に示した配向膜12が形成される。
【0071】他方、図1に示した対向基板2について
は、ガラス基板等が先ず用意され、この上において複数
のTFT30に夫々対応した位置にブラックマトリクス
23が、例えば金属クロムをスパッタリングした後、フ
ォトリソグラフィ工程、エッチング工程を経て形成され
る。尚、ブラックマトリクス23は、CrやNiなどの
金属材料の他、カーボンやTiをフォトレジストに分散
した樹脂ブラックなどの材料から形成してもよい。その
後、対向基板2の全面にスパッタリング処理等により、
ITO等の透明導電性薄膜を、約500〜2000Åの
厚さに堆積することにより、共通電極21を形成する。
更に、共通電極21の全面にポリイミド系の配向膜の塗
布液を塗布した後、所定のプレティルト角を持つように
且つ所定方向でラビング処理を施すこと等により、配向
膜22が形成される。
【0072】最後に、上述のように各層が形成されたT
FTアレイ基板1と対向基板2とは、配向膜12及び2
2が対面するようにシール剤52により張り合わされ、
真空吸引等により、両基板間の空間に、例えば複数種類
のネマティック液晶を混合してなる液晶が吸引されて、
液晶層50が形成される。
【0073】尚、図3に示した蓄積容量70について
は、p−Si層32’を上述のp−Si層32と同一工
程により第1層間絶縁層41上に形成し、その上に絶縁
層33’を上述のゲート絶縁層33と同一工程により形
成し、更にその上に蓄積容量電極(容量線)31’をゲ
ート電極31と同一工程により形成すれば良い。
【0074】以上の製造プロセスにより、図1に示した
液晶表示パネル100aが完成する。
【0075】<第2の実施の形態>図10は、本発明の
第2の実施の形態である液晶表示パネルの断面図であ
る。尚、図10においては、図1の場合と同様に、各層
や各部材を図面上で認識可能な程度の大きさとするた
め、各層や部材毎に縮尺を異ならしめてある。また、図
10において、図1と同様の構成要素については同様の
参照符号を付し、その説明は省略する。
【0076】図10において、液晶表示パネル100b
は、図1に示した第1の実施の形態における遮光層3a
及び多結晶シリコン層4aの代わりに、その積層順序が
逆転している遮光層3bと多結晶シリコン層4bを備え
ており、その他の構成については、第1の実施の形態と
同様である。また、第2の実施の形態の液晶表示パネル
100bの製造プロセスについても第1の実施の形態の
それとほぼ同じであり、遮光層と多結晶シリコン層との
成膜順序が逆になる点が異なる。
【0077】即ち、図10において、TFTアレイ基板
1の上には、遮光層3bが形成されており、これに重ね
て多結晶シリコン層4bが形成されている。そして、第
1層間絶縁層41は、この多結晶シリコン層4b上に形
成されている。遮光層3bは、第1の実施の形態の場合
と同様に、例えば、Ti、Cr、W、Ta、Mo及びP
dのうちの少なくとも一つを含む金属シリサイドからな
る。このように金属シリサイドから構成すると、多結晶
シリコン層4bや、シリコンを含んでなる石英基板等か
らなるTFTアレイ基板1との熱的相性が良くなる。よ
り具体的には、高温環境と常温環境とに置かれた場合で
も、遮光層3bと多結晶シリコン層4bやTFTアレイ
基板1との間で、熱膨張率等の物理的性質の差に起因し
て発生する応力が更に緩和される。
【0078】これらの結果、第2の実施の形態によれ
ば、遮光層3bに歪みが生じたりクラックが入ったり、
或いは、TFTアレイ基板1、TFT30の各構成要
素、第1層間絶縁層41等に歪みが生じたり、クラック
が入ってしまう事態を効果的に回避し得る。このため、
遮光層3bのクラックから戻り光の一部がTFT30の
チャネルに入射することや、遮光層3b等の歪みやクラ
ックにより、その後のTFTの形成工程に悪影響を及ぼ
すことを効果的に阻止できる。従って、本実施の形態に
よれば、TFT30のトランジスタ特性が改善され、最
終的には、液晶表示パネル100bにより、より高画質
の画像を表示することが可能となる。
【0079】第2の実施の形態では特に、以下図11及
び図12を参照して説明するように多重反射を阻止し得
る。
【0080】即ち、図11に示すように第1実施の形態
によれば、一方で、入射光は複数の矢印L1で示すよう
に、ブラックマトリクス23やソース電極35を構成す
るAl等からなる金属膜などにより遮光されるためチャ
ネル形成用のp−Si層32に入射することはない。他
方で、TFTアレイ基板1の側から入射した戻り光が、
遮光層3aの形成されていない領域から、複数の矢印L
2で示すように、第1層間絶縁層41に入射する。この
ように入射した戻り光の一部が、特に反射率の高いソー
ス電極35(信号電極)の下面、第1層間絶縁層41の
上面、第2層間絶縁層42等により反射される結果、こ
のような第1層間絶縁層41等で反射又は多重反射した
戻り光が、最終的には遮光層3aの上面(p−Si層3
2に対向する面)やソース電極35(信号電極)の下面
で反射され、チャネル形成用のp−Si層32に入射し
てしまう。従って、第1の実施の形態によれば、使用環
境等によっては、戻り光によりTFT30のスイッチン
グ特性が劣化してしまう恐れがある。
【0081】これに対し、図12に示すように本第2の
実施の形態によれば、このようなソース電極35(信号
電極)、第1層間絶縁層41等で反射又は多重反射した
戻り光が、最終的には遮光層3bの上面(p−Si層3
2に対向する面)に設けられた多結晶シリコン層4bで
吸収されるので、チャネル形成用のp−Si層32に入
射する戻り光を低減し得る。従って、第2の実施の形態
によれば、戻り光によるTFT30のスイッチング特性
等の劣化を阻止できる。
【0082】以上説明した各実施の形態における液晶表
示パネル100a又は100bは、カラー液晶プロジェ
クタに適用されるため、3つの液晶表示パネル100a
がRGB用のライトバルブとして夫々用いられ、各パネ
ルには夫々RGB色分解用のダイクロイックミラーを介
して分解された各色の光が入射光として夫々入射される
ことになる。従って、各実施の形態では、対向基板2
に、カラーフィルタは設けられていない。しかしなが
ら、液晶表示パネル100a又は100bにおいてもブ
ラックマトリックス23の形成されていない画素電極1
1に対向する所定領域にRGBのカラーフィルタをその
保護膜と共に、対向基板2上に形成してもよい。このよ
うにすれば、液晶プロジェクタ以外の直視型や反射型の
カラー液晶テレビなどのカラー液晶表示装置に本実施の
形態の液晶表示パネルを適用できる。
【0083】各実施の形態の液晶表示パネル100a又
は100bでは、従来と同様に入射光を対向基板2の側
から入射することとしたが、遮光層3a又は3bが存在
するので、TFTアレイ基板1の側から入射光を入射
し、対向基板2の側から出射するようにしても良い。即
ち、このように液晶表示パネル100a又は100bを
液晶プロジェクタに取り付けても、チャネル形成用のp
−Si層32に光が入射することを防ぐことが出来、高
画質の画像を表示することが可能である。
【0084】各実施の形態の液晶表示パネル100a又
は100bにおいて、TFTアレイ基板1側における液
晶分子の配向不良を抑制するために、第3層間絶縁層4
3の上に更に平坦化膜をスピンコート等で塗布しても
く、又はCMP処理を施してもよい。
【0085】各実施の形態から明らかなように、遮光層
の上側及び下側に多結晶シリコン層を夫々設ける構成を
採ることも可能である。この場合には特に、これら全体
の層厚が厚くなるという短所があるが、第1層間絶縁層
の上面を平坦化すること等により、この短所は補える。
【0086】また、各実施の形態では、液晶表示パネル
100a又は100bのスイッチング素子は、正スタガ
型又はコプラナー型のp−SiTFTであるとして説明
したが、逆スタガ型のTFTやa−SiTFT等の他の
形式のTFTに対しても、戻り光がチャネル形成用の半
導体層に入射するのを阻止するという課題の下に、各種
の形態での応用が可能である。
【0087】更に、各実施の形態の液晶表示パネル10
0a又は100bにおいては、一例として液晶層50を
ネマティック液晶から構成したが、液晶を高分子中に微
小粒として分散させた高分子分散型液晶を用いれば、配
向膜12及び22、並びに前述の偏光フィルム、偏光板
等が不要となり、光利用効率が高まることによる液晶表
示パネルの高輝度化や低消費電力化の利点が得られる。
更に、画素電極11をAl等の反射率の高い金属膜から
構成することにより、液晶表示パネル100a又は10
0bを反射型液晶表示装置に適用する場合には、電圧無
印加状態で液晶分子がほぼ垂直配向されたSH(スーパ
ーホメオトロピック)型液晶などを用いても良い。更に
また、液晶表示パネル100a又は100bにおいて
は、液晶層50に対し垂直な電界(縦電界)を印加する
ように対向基板2の側に共通電極21を設けているが、
液晶層50に平行な電界(横電界)を印加するように一
対の横電界発生用の電極から画素電極11を夫々構成す
る(即ち、対向基板2の側には縦電界発生用の電極を設
けることなく、TFTアレイ基板1の側に横電界発生用
の電極を設ける)ことも可能である。このように横電界
を用いると、縦電界を用いた場合よりも視野角を広げる
上で有利である。その他、各種の液晶材料(液晶相)、
動作モード、液晶配列、駆動方法等に本実施の形態を適
用することが可能である。
【0088】
【発明の効果】請求項1に記載の液晶表示パネルによれ
ば、高融点金属からなる遮光層は、スイッチング素子に
対向する位置に設けられており、多結晶シリコン層は、
遮光層が重なる位置において第1基板と遮光層との間に
設けられているので、遮光層に歪みが生じたりクラック
が入ったり、或いは、第1基板、多結晶シリコン層、ス
イッチング素子の各構成要素などに歪みが生じたり、ク
ラックが入ってしまうのを阻止し得る。更に多結晶シリ
コン層と第1基板との間に界面が存在する状態で遮光層
をエッチング除去すれば、第1基板の表面が比較的荒れ
ないまま、遮光層の上方にスイッチング素子を形成でき
る。この結果、遮光層の遮光性や信頼性は格段に向上す
ることとなり、スイッチング素子のスイッチング特性を
改善できる。これらの結果、高コントラストで色付きの
よい高画質の画像表示が可能となる。
【0089】請求項2に記載の液晶表示パネルによれ
ば、高融点金属からなる遮光層は、スイッチング素子に
対向する位置に設けられており、多結晶シリコン層は、
遮光層に重なる位置において遮光層とスイッチング素子
との間に設けられているので、第1基板の側から入射し
た戻り光などの光が、多重反射光として遮光層の上側ま
で達したとしても、スイッチング素子に達することを阻
止できるので、この光によるスイッチング素子のスイッ
チング特性の劣化を低減できる。
【0090】請求項3に記載の液晶表示パネルによれ
ば、シリコンを含む遮光層と、多結晶シリコン層や石英
基板からなる第1基板との熱的相性が良いので、遮光層
に歪みが生じたりクラックが入ったり、或いは、第1基
板、スイッチング素子の各構成要素、層間絶縁層等に歪
みが生じたり、クラックが入ってしまう事態をより効果
的に回避し得る。
【0091】請求項4に記載の液晶表示パネルによれ
ば、スイッチング素子の形成工程における高温環境と常
温環境とにおける熱応力を、多結晶シリコン層により十
分に緩和出来、十分な遮光効果を得つつ、層間絶縁層上
に比較的容易にスイッチング素子を作成できる。
【0092】請求項5に記載の液晶表示パネルによれ
ば、平坦な層間絶縁層の上側に、スイッチング素子を容
易に形成することができ、容易な製造工程を通してスイ
ッチング素子のスイッチング特性をより改善できる。
【図面の簡単な説明】
【図1】 第1の実施の形態の液晶表示パネルの構成を
示す断面図である。
【図2】 図1の液晶表示パネルを構成するTFTアレ
イ基板の平面図である。
【図3】 図1の液晶表示パネルを構成する蓄積容量の
断面図である。
【図4】 図1の液晶表示パネルの全体構成を示す平面
図である。
【図5】 図1の液晶表示パネルの全体構成を示す断面
図である。
【図6】 本実施の形態の液晶表示パネルに設けられた
TFTの特性を示す特性図である。
【図7】 比較例としての液晶表示パネルに設けられた
TFTの特性を示す特性図である。
【図8】 図1の液晶表示パネルの製造プロセスを順を
追って示す工程図(その1)である。
【図9】 図1の液晶表示パネルの製造プロセスを順を
追って示す工程図(その2)である。
【図10】 第2の実施の形態の液晶表示パネルの構成
を示す断面図である。
【図11】 第1の実施の形態の液晶表示パネルにおけ
る戻り光による多重反射光の経路を示す断面図である。
【図12】 第2の実施の形態の液晶表示パネルにおけ
る戻り光による反射光の経路を示す断面図である。
【符号の説明】
1…TFTアレイ基板 2…対向基板 3a、3b…遮光層 4a、4b…多結晶シリコン層 11…画素電極 12…配向膜 21…共通電極 22…配向膜 23…ブラックマトリクス 30…TFT 31…ゲート電極 32…p−Si層 33…ゲート絶縁層 34…ソース領域 35…ソース電極(信号電極) 36…ドレイン領域 37、38…コンタクトホール 41…第1層間絶縁層 42…第2層間絶縁層 43…第3層間絶縁層 50…液晶層 52…シール剤 100a、100b…液晶表示パネル 101…X側駆動用ドライバ回路 102…実装端子 104…Y側駆動用ドライバ回路

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 一対の第1及び第2基板と、 該第1及び第2基板間に挟持された液晶と、 前記第1基板の前記液晶に対面する側にマトリクス状に
    設けられた複数の透明な画素電極と、 該複数の画素電極に夫々隣接する位置において前記第1
    基板に設けられており前記複数の画素電極を夫々スイッ
    チング制御する複数のスイッチング素子と、 該複数のスイッチング素子に夫々対向する位置において
    前記第1基板と前記複数のスイッチング素子との間に夫
    々設けられた高融点金属からなる遮光層と、 該遮光層が夫々重なる位置において前記第1基板と前記
    遮光層との間に夫々設けられた多結晶シリコン層と、 前記遮光層と前記複数のスイッチング素子との間に設け
    られた層間絶縁層とを備えたことを特徴とする液晶表示
    パネル。
  2. 【請求項2】 一対の第1及び第2基板と、 該第1及び第2基板間に挟持された液晶と、 前記第1基板の前記液晶に対面する側にマトリクス状に
    設けられた複数の透明な画素電極と、 該複数の画素電極に夫々隣接する位置において前記第1
    基板に設けられており前記複数の画素電極を夫々スイッ
    チング制御する複数のスイッチング素子と、 該複数のスイッチング素子に夫々対向する位置において
    前記第1基板と前記複数のスイッチング素子との間に夫
    々設けられた高融点金属からなる遮光層と、 該遮光層に夫々重なる位置において前記遮光層と前記複
    数のスイッチング素子との間に夫々設けられた多結晶シ
    リコン層と、 前記多結晶シリコン層と前記複数のスイッチング素子と
    の間に設けられた層間絶縁層とを備えたことを特徴とす
    る液晶表示パネル。
  3. 【請求項3】 前記第1基板は、石英基板であり、 前記高融点金属は、Ti、Cr、W、Ta、Mo及びP
    dのうちの少なくとも一つを含む金属シリサイドである
    ことを特徴とする請求項1又は2に記載の液晶表示パネ
    ル。
  4. 【請求項4】 前記遮光層は、1000から3000Å
    の層厚を夫々持ち、前記多結晶シリコン層は、500か
    ら2000Åの層厚を夫々持つことを特徴とする請求項
    1から3のいずれか一項に記載の液晶表示パネル。
  5. 【請求項5】 前記層間絶縁層は、前記複数のスイッチ
    ング素子が設けられる面がスピンコート処理又はCMP
    (Chemical Mechanical Poli
    shing)処理により平坦化されていることを特徴と
    する請求項1から4のいずれか一項に記載の液晶表示パ
    ネル。
JP24729597A 1997-09-11 1997-09-11 液晶表示パネル及び薄膜トランジスタアレイ基板 Expired - Lifetime JP4021014B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24729597A JP4021014B2 (ja) 1997-09-11 1997-09-11 液晶表示パネル及び薄膜トランジスタアレイ基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24729597A JP4021014B2 (ja) 1997-09-11 1997-09-11 液晶表示パネル及び薄膜トランジスタアレイ基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005150720A Division JP4148239B2 (ja) 2005-05-24 2005-05-24 液晶表示パネル

Publications (2)

Publication Number Publication Date
JPH1184422A true JPH1184422A (ja) 1999-03-26
JP4021014B2 JP4021014B2 (ja) 2007-12-12

Family

ID=17161315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24729597A Expired - Lifetime JP4021014B2 (ja) 1997-09-11 1997-09-11 液晶表示パネル及び薄膜トランジスタアレイ基板

Country Status (1)

Country Link
JP (1) JP4021014B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001100250A (ja) * 1999-09-30 2001-04-13 Nec Corp 透過液晶パネル、画像表示装置、パネル製造方法
JP2002122888A (ja) * 2000-08-07 2002-04-26 Seiko Epson Corp 電気光学装置、電子機器、電気光学装置用基板および電気光学装置用基板の製造方法、並びに遮光膜
US6603518B1 (en) 1999-07-19 2003-08-05 Sharp Kabushiki Kaisha Liquid crystal display capable of reducing amount of return light to TFT and manufacturing method therefor
JP2005086005A (ja) * 2003-09-09 2005-03-31 Seiko Epson Corp 基板及びその製造方法並びに電気光学装置
JP2005223015A (ja) * 2004-02-03 2005-08-18 Nec Corp 薄膜トランジスタ、tft基板、及び、液晶表示装置
US7027109B2 (en) 2001-08-03 2006-04-11 Nec Corporation TFT array substrate and active-matrix addressing liquid-crystal display device
JP2006178235A (ja) * 2004-12-22 2006-07-06 Nec Corp 薄膜トランジスタアレイ基板及び液晶表示装置
US7105905B2 (en) 2003-01-31 2006-09-12 Nec Corporation Thin film transistor, TFT substrate and liquid crystal display unit
KR101084278B1 (ko) * 2009-11-05 2011-11-16 삼성모바일디스플레이주식회사 표시장치 및 표시장치의 제조방법
JP2012028793A (ja) * 1999-06-29 2012-02-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2015211089A (ja) * 2014-04-24 2015-11-24 Nltテクノロジー株式会社 薄膜トランジスタ及び表示装置
KR20160009220A (ko) * 2014-07-15 2016-01-26 엘지디스플레이 주식회사 산화물 반도체 박막 트랜지스터 및 이를 구비한 표시장치용 어레이 기판
US9660159B2 (en) 1999-06-22 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9660159B2 (en) 1999-06-22 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
JP2012028793A (ja) * 1999-06-29 2012-02-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6603518B1 (en) 1999-07-19 2003-08-05 Sharp Kabushiki Kaisha Liquid crystal display capable of reducing amount of return light to TFT and manufacturing method therefor
JP2001100250A (ja) * 1999-09-30 2001-04-13 Nec Corp 透過液晶パネル、画像表示装置、パネル製造方法
US6630972B1 (en) 1999-09-30 2003-10-07 Nec Corporation Transmission liquid crystal panel to block ray of light toward thin film transistors with a light blocking film
JP2002122888A (ja) * 2000-08-07 2002-04-26 Seiko Epson Corp 電気光学装置、電子機器、電気光学装置用基板および電気光学装置用基板の製造方法、並びに遮光膜
US6912020B2 (en) 2000-08-07 2005-06-28 Seiko Epson Corporation Electro-optical apparatus, electronic device, substrate for use in an electro-optical apparatus, method of producing a substrate for use in an electro-optical apparatus, and light shielding film
KR100499204B1 (ko) * 2000-08-07 2005-07-07 세이코 엡슨 가부시키가이샤 전기 광학 장치 및 전자 기기
US7027109B2 (en) 2001-08-03 2006-04-11 Nec Corporation TFT array substrate and active-matrix addressing liquid-crystal display device
US7105905B2 (en) 2003-01-31 2006-09-12 Nec Corporation Thin film transistor, TFT substrate and liquid crystal display unit
JP2005086005A (ja) * 2003-09-09 2005-03-31 Seiko Epson Corp 基板及びその製造方法並びに電気光学装置
JP2005223015A (ja) * 2004-02-03 2005-08-18 Nec Corp 薄膜トランジスタ、tft基板、及び、液晶表示装置
JP2006178235A (ja) * 2004-12-22 2006-07-06 Nec Corp 薄膜トランジスタアレイ基板及び液晶表示装置
KR101084278B1 (ko) * 2009-11-05 2011-11-16 삼성모바일디스플레이주식회사 표시장치 및 표시장치의 제조방법
JP2015211089A (ja) * 2014-04-24 2015-11-24 Nltテクノロジー株式会社 薄膜トランジスタ及び表示装置
US10263116B2 (en) 2014-04-24 2019-04-16 Nlt Technologies, Ltd. Thin film transistor and display device
KR20160009220A (ko) * 2014-07-15 2016-01-26 엘지디스플레이 주식회사 산화물 반도체 박막 트랜지스터 및 이를 구비한 표시장치용 어레이 기판

Also Published As

Publication number Publication date
JP4021014B2 (ja) 2007-12-12

Similar Documents

Publication Publication Date Title
US8525960B2 (en) Electro-optical device
JP3424234B2 (ja) 電気光学装置及びその製造方法
JP3687399B2 (ja) 電気光学装置及びその製造方法
JP4021014B2 (ja) 液晶表示パネル及び薄膜トランジスタアレイ基板
JP3711781B2 (ja) 電気光学装置及びその製造方法
JPH11218781A (ja) 液晶装置及びその製造方法並びに電子機器
JP3374717B2 (ja) 液晶表示パネルの製造方法
JP4148239B2 (ja) 液晶表示パネル
JP4019600B2 (ja) 電気光学装置及びプロジェクタ
JP3690119B2 (ja) 液晶装置及び投射型表示装置
JP4434262B2 (ja) 液晶表示パネル
JP2001265253A (ja) 電気光学装置
JP3783500B2 (ja) 電気光学装置及び投射型表示装置
JP2001265255A6 (ja) 電気光学装置及びその製造方法
JP3757658B2 (ja) 電気光学装置の製造方法、電気光学装置及び電子機器
JP2006053572A (ja) 電気光学装置およびそれを用いた表示装置
JP3620235B2 (ja) 液晶表示パネル及びその製造方法
JP3769389B2 (ja) 電気光学装置の製造方法及び電気光学装置
JP3456384B2 (ja) 液晶表示パネル
JP3807230B2 (ja) 電気光学装置及びプロジェクタ
JP3489409B2 (ja) 液晶表示パネルの製造方法及び液晶表示パネル
JP3767204B2 (ja) 電気光学装置
JPH11183934A (ja) 液晶パネル及びその製造方法並びに電子機器
JP3780653B2 (ja) 液晶表示パネルの製造方法
JP3674260B2 (ja) 液晶表示パネルの製造方法、薄膜トランジスタアレイ基板、液晶表示パネル並びに液晶プロジェクタ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050405

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050428

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050601

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20050819

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070410

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070926

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101005

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111005

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121005

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121005

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131005

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term