JP4097521B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4097521B2 JP4097521B2 JP2002378892A JP2002378892A JP4097521B2 JP 4097521 B2 JP4097521 B2 JP 4097521B2 JP 2002378892 A JP2002378892 A JP 2002378892A JP 2002378892 A JP2002378892 A JP 2002378892A JP 4097521 B2 JP4097521 B2 JP 4097521B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- convex portion
- forming
- film
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 67
- 239000004065 semiconductor Substances 0.000 title claims description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 36
- 239000010408 film Substances 0.000 claims description 351
- 239000000758 substrate Substances 0.000 claims description 56
- 239000010409 thin film Substances 0.000 claims description 21
- 230000015572 biosynthetic process Effects 0.000 claims description 17
- 238000005498 polishing Methods 0.000 claims description 17
- 238000001312 dry etching Methods 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 10
- 239000011229 interlayer Substances 0.000 description 104
- 239000004973 liquid crystal related substance Substances 0.000 description 39
- 239000011159 matrix material Substances 0.000 description 32
- 238000005530 etching Methods 0.000 description 21
- 239000002585 base Substances 0.000 description 15
- 239000000463 material Substances 0.000 description 15
- 230000005684 electric field Effects 0.000 description 13
- 239000010410 layer Substances 0.000 description 11
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910021419 crystalline silicon Inorganic materials 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 238000005247 gettering Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000003197 catalytic effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910001252 Pd alloy Inorganic materials 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- MQRWBMAEBQOWAF-UHFFFAOYSA-N acetic acid;nickel Chemical compound [Ni].CC(O)=O.CC(O)=O MQRWBMAEBQOWAF-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000004949 mass spectrometry Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 229940078494 nickel acetate Drugs 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
- H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
- H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその作製方法に係わり、特に、隣接する画素電極の間隔を従来の加工マージンで決定される限界よりも縮小し、かつ隣接する画素電極の短絡を防ぐ技術に関する。
【０００２】
【従来の技術】
従来のアクティブマトリクス型液晶表示装置は複数のＴＦＴ（thin film transistor）を有している。ＴＦＴのドレイン領域上にはドレイン電極が接続されており、ドレイン電極上には画素電極が接続されている。画素電極上に液晶材料が配置されている。
【０００３】
【特許文献１】
特開平５−１５８０６８号公報（２〜３頁、図１）
【０００４】
【発明が解決しようとする課題】
上記従来のアクティブマトリクス型液晶表示装置は、画素電極による電界印加により画素毎に液晶材料を駆動しており、隣接する画素電極は互いに絶縁される必要がある。このため、隣接する画素電極の相互間には絶縁できる程度の間隔が必要となる。しかし、隣接する画素電極の間の部分では液晶材料を駆動していないため、液晶材料の駆動という点では無駄な部分である。従って、隣接する画素電極の間隔はできる限り狭いことが望ましい。この間隔を縮小できれば、遮光膜の面積も縮小できるので、開口率の向上につながるからである。
【０００５】
上記アクティブマトリクス型液晶表示装置において、隣接する画素電極の間隔を決定している要因は主に加工マージンであり、具体的には以下のものが挙げられる。
１）画素電極を形成する際のパターニング工程におけるレジスト寸法を制御する精度。
２）画素電極を形成する際のパターニング工程におけるアライメント精度。
３）レジスト寸法と仕上がり寸法の差を制御する精度。
４）パターニングの際のエッチング工程の精度（狭い間隔を確実にエッチングできるか否か）。
【０００６】
本発明は上記のような事情を考慮してなされたものであり、その目的は、隣接する画素電極の間隔を従来の加工マージンで決定される限界よりも縮小し、かつ隣接する画素電極の短絡を防ぐ技術を提供することにある。
【０００７】
【課題を解決するための手段】
上記課題を解決するため、本明は次の２つの特徴的なプロセスを採用するものである。
１）画素電極の下地の絶縁膜を加工することにより、該絶縁膜の表面に凸部を形成する。この凸部は、隣接する画素電極の間に位置するものである。代表的な凸部の表面は、曲率を有する面又は傾斜面を備えている。
２）前記凸部を有する絶縁膜の全面上に導電膜を形成し、前記凸部の上部付近又は頂点付近の導電膜を除去することにより、前記導電膜からなる画素電極が絶縁膜上に形成され、隣接する画素電極は前記凸部によって絶縁分離される。
なお、前記凸部の頂点付近の導電膜を除去する具体的方法としては、例えばＣＭＰ(chemical mechanical polishing)による研磨除去が挙げられる。
【０００８】
本発明に係る半導体装置の作製方法は、画素電極の下地絶縁膜を加工することにより、隣接する画素電極形成領域の間に位置する凸部を前記下地絶縁膜に形成する工程と、前記下地絶縁膜上に導電膜を形成する工程と、前記凸部の上部付近の導電膜を除去することにより、前記導電膜からなる画素電極を前記下地絶縁膜上に形成するとともに隣接する画素電極を前記凸部によって絶縁分離する工程と、を具備することを特徴とする。
【０００９】
上記半導体装置の作製方法によれば、画素電極の下地絶縁膜を加工することにより、隣接する画素電極形成領域の間に位置する凸部を前記下地絶縁膜に形成し、この凸部を隣接する画素電極の間の絶縁分離用の絶縁物とする。従って、隣接する画素電極の間隔を従来の加工マージンで決定される限界よりも縮小することが可能となり、さらに、隣接する画素電極の短絡を防ぐことができる。
【００１０】
また、本発明に係る半導体装置の作製方法において、前記凸部を前記下地絶縁膜に形成する工程は、前記画素電極の下地絶縁膜をウエットエッチング又はドライエッチングで加工することにより行うことも可能である。
【００１１】
また、本発明に係る半導体装置の作製方法においては、前記凸部を前記下地絶縁膜に形成する工程の前に、基板上に薄膜トランジスタを形成し、前記薄膜トランジスタの上方に下地絶縁膜を形成する工程をさらに具備することも可能である。
【００１２】
また、本発明に係る半導体装置の作製方法において、前記凸部によって絶縁分離する工程は、前記凸部の上部付近の導電膜をＣＭＰ研磨除去又はエッチバック除去によって行うことも可能である。
【００１３】
また、本発明に係る半導体装置の作製方法において、前記凸部の表面は曲率を有する面又は傾斜面を備えていることが好ましい。
【００１４】
本発明に係る半導体装置の作製方法は、基板上に薄膜トランジスタを形成する工程と、前記薄膜トランジスタの上方に絶縁膜を形成する工程と、前記絶縁膜上に、隣接する画素電極形成領域の間を覆うレジストマスクを形成する工程と、前記レジストマスクをマスクとして前記絶縁膜をウエットエッチングすることにより、隣接する画素電極形成領域の間に位置し且つ曲率を有する面又は傾斜面を備えた凸部を前記絶縁膜に形成する工程と、前記絶縁膜上に導電膜を形成する工程と、前記凸部の上部付近の導電膜をＣＭＰで研磨除去することにより、前記導電膜からなる画素電極を前記絶縁膜上に形成するとともに隣接する画素電極を前記凸部によって絶縁分離する工程と、を具備することを特徴とする。
【００１５】
上記半導体装置の作製方法によれば、レジストマスクをマスクとして絶縁膜をウエットエッチングすることにより、隣接する画素電極形成領域の間に位置し且つ曲率を有する面又は傾斜面を備えた凸部を前記絶縁膜に形成する。ウエットエッチングは等方性エッチングであるため、レジストマスクの下方内側まで絶縁膜がエッチングされ、凸部の幅をレジストマスクの幅より細くすることができる。すなわち、従来のレジストの加工限界よりも更に細いエッチング加工が可能となるため、確実に画素電極間の短絡を防止しつつ、画素電極間を狭くすることができる。
【００１６】
本発明に係る半導体装置の作製方法は、基板上に薄膜トランジスタを形成する工程と、前記薄膜トランジスタの上方に絶縁膜を形成する工程と、前記絶縁膜上に、隣接する画素電極形成領域の間を覆うレジストマスクを形成する工程と、前記レジストマスクをマスクとして前記絶縁膜を第１の条件でドライエッチングすることにより、隣接する画素電極形成領域の間に位置し且つほぼ垂直な側面を有する凸部を前記絶縁膜に形成する工程と、前記レジストマスクをマスクとして前記絶縁膜を第２の条件でドライエッチングすることにより、前記ほぼ垂直な側面を有する凸部に曲率を有する面又は傾斜面を形成する工程と、前記絶縁膜上に導電膜を形成する工程と、前記凸部の上部付近の導電膜をＣＭＰで研磨除去することにより、前記導電膜からなる画素電極を前記絶縁膜上に形成するとともに隣接する画素電極を前記凸部によって絶縁分離する工程と、を具備することを特徴とする。
【００１７】
上記半導体装置の作製方法によれば、レジストマスクをマスクとして絶縁膜を第１の条件でドライエッチングして該絶縁膜をほぼ垂直に加工した後、レジストマスクをマスクとして絶縁膜を第２の条件でドライエッチングする。これにより、レジストマスクを後退させながら絶縁膜がドライエッチングされ、凸部の幅をエッチング前のレジストマスクの幅より細くすることができる。すなわち、従来のレジストの加工限界よりも更に細いエッチング加工が可能となるため、確実に画素電極間の短絡を防止しつつ、画素電極間を狭くすることができる。
【００１８】
また、本発明に係る半導体装置の作製方法において、前記凸部の表面は傾斜面を備えており、該傾斜面の傾斜角度が３０〜６０°であり、前記凸部の高さが０．２μｍ以上セルギャップの５０％以下であることが好ましい。
【００１９】
また、本発明に係る半導体装置の作製方法においては、前記凸部の幅は０．１μｍ以上１．０μｍ以下であることが好ましい。
【００２０】
本発明に係る半導体装置は、前記半導体装置の作製方法により作製されたものであることも可能である。
【００２１】
本発明に係る半導体装置は、隣接する画素電極と、前記画素電極の下地絶縁膜であって、前記隣接する画素電極の間に位置し且つ前記隣接する画素電極を絶縁分離する凸部を有する下地絶縁膜と、を具備することを特徴とする。
【００２２】
また、本発明に係る半導体装置においては、前記下地絶縁膜の下方に形成された薄膜トランジスタをさらに具備し、前記薄膜トランジスタが基板上に形成されていることも可能である。
【００２３】
また、本発明に係る半導体装置において、前記凸部の表面は曲率を有する面又は傾斜面を備えていることが好ましい。
【００２４】
また、本発明に係る半導体装置において、前記凸部の表面は傾斜面を備えており、該傾斜面の傾斜角度が３０〜６０°であり、前記凸部の高さが０．２μｍ以上セルギャップの５０％以下であることが好ましい。
【００２５】
また、本発明に係る半導体装置において、前記凸部の幅は０．１μｍ以上１．０μｍ以下であることが好ましい。
【００２６】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
（実施の形態１）
図１（Ａ）乃至（Ｄ）は、本発明に係る実施の形態１による半導体装置の一例であるアクティブマトリクス型液晶表示装置の作製方法を示す断面図である。
【００２７】
まず、図１（Ａ）に示すように、ガラス又は石英からなる基板１０の上に公知の方法、例えば特許３３００１５３号公報、特許２８７３６６９号公報などに開示された方法により第１及び第２のＴＦＴ１１，１２を形成する。
【００２８】
次いで、第１及び第２のＴＦＴ１１，１２の上に無機絶縁膜からなる層間絶縁膜１３をＣＶＤ（chemical vapor deposition）法により形成する。この後、この層間絶縁膜１３上にレジスト膜を塗布し、このレジスト膜を露光、現像することにより、層間絶縁膜１３上にはレジストマスク１４が形成される。このレジストマスク１４は、画素電極と画素電極との間となるべきところが覆われたマスクであり、言い換えると、画素電極が形成される領域が開口されたマスクである。また、レジストマスク１４と第１及び第２のＴＦＴ１１，１２との間に遮光膜１７を配置する。
【００２９】
次に、図１（Ｂ）に示すように、レジストマスク１４をマスクとして層間絶縁膜１３をウエットエッチングする。これにより、層間絶縁膜１３における画素電極が形成される領域に凹部１３ａが形成され、画素電極と画素電極との間となるべきところに凸部１３ｂが形成される。なお、ウエットエッチングは等方性エッチングであるため、レジストマスク１４の下の層間絶縁膜（即ちレジストマスク１４で覆われている層間絶縁膜）も一部エッチングされる。このため、凸部１３ｂの幅はレジストマスク１４の幅より狭く形成され、凸部１３ｂの側面には曲率を有する面又は傾斜面が形成される。
【００３０】
この後、図１（Ｃ）に示すように、前記レジストマスク１４を除去する。次いで、層間絶縁膜１３に第１及び第２のＴＦＴ１１，１２それぞれのドレイン電極上に位置するコンタクトホール１３ｃ，１３ｄを形成する。次いで、コンタクトホール１３ｃ，１３ｄ内及び層間絶縁膜１３上に導電膜１５を形成する。
【００３１】
次に、図１（Ｄ）に示すように、層間絶縁膜の凸部１３ｂ上の導電膜をＣＭＰにより研磨除去する。この際、層間絶縁膜１３の一部が研磨除去されても良い。このようにして層間絶縁膜１３上に第１及び第２の画素電極１５ａ，１５ｂが形成され、第１の画素電極１５ａと第２の画素電極１５ｂとの間には凸部１３ｂが配置され、この凸部によって隣接する第１及び第２の画素電極が絶縁分離される。第１の画素電極１５ａは第１のＴＦＴ１１のドレイン電極に電気的に接続され、第２の画素電極１５ｂは第２のＴＦＴ１２のドレイン電極に電気的に接続される。
【００３２】
図１（Ｄ）に示す層間絶縁膜の凸部１３ｂの寸法形状は次の通りとする。
電極間隔ｘは、０．１μｍ以上１．０μｍ以下であることが好ましい。ｘの下限を０．１μｍとしたのは、隣接する画素電極間が短絡しない間隔とするためであり、ｘの上限を１．０μｍとしたのは、開口率を高められる間隔とするためである。
【００３３】
また、通常のラビングのみで液晶の配向を制御する場合は、段差（凸部の高さ）が少ないほうが好ましい。このため、凸部の高さｙは０．２μｍ以下であることが好ましい。
【００３４】
また、凸部に形成されるテーパー形状を精密に制御することにより、ラビングしないで液晶の配向を制御することも可能である。この場合、テーパー角度θが３０〜６０°のとき、凸部の高さｙは、０．２μｍ以上セルギャップの５０％以下であることが好ましく、さらに好ましくは０．２μｍ以上１．５μｍ以下である。但し、セルギャップとは、画素電極と対向基板との間隔をいう。
【００３５】
上記実施の形態１によれば、レジストマスク１４をマスクとして層間絶縁膜１３をウエットエッチングすることにより、該層間絶縁膜１３に凸部１３ｂを形成し、この凸部を隣接する画素電極の間の絶縁分離用の絶縁物とする。従って、隣接する画素電極の間隔を従来の加工マージンで決定される限界よりも縮小することが可能となり、さらに、隣接する画素電極の短絡を防ぐことができる。
【００３６】
また、ウエットエッチングは等方性エッチングであるため、レジストマスクの下方内側まで層間絶縁膜１３がエッチングされ、凸部の幅（電極間隔ｘ）をレジストマスク１４の幅より細くすることができる。すなわち、従来のレジストの加工限界よりも更に細いエッチング加工が可能となるため、確実に画素電極間の短絡を防止しつつ、画素電極間を狭くすることができる。具体的には、電極間隔ｘを０．１μｍ以上１．０μｍ以下にすることが可能である。これにより、より広い領域で液晶材料を駆動することができ、開口率の向上を図ることができる。
【００３７】
また、隣接する画素電極の間が層間絶縁膜の凸部１３ｂであるため、導電膜１５をＣＭＰにより研磨除去することが容易である。
【００３８】
また、従来のアクティブマトリクス型液晶表示装置において各画素電極の極性が逆の場合、横電界が原因のディスクリネーションによりコントラストの低下が起こりやすい。これに対し、本実施の形態では、隣接する画素電極の間の層間絶縁膜を凸に形成しているため、横電界よりも縦電界の方が強くなり、ディスクリネーションにより光漏れを抑制することができる。
【００３９】
（実施の形態２）
図２（Ａ）乃至（Ｄ）は、本発明に係る実施の形態２による半導体装置の一例であるアクティブマトリクス型液晶表示装置の作製方法を示す断面図であり、図１と同一部分には同一符号を付す。
【００４０】
図２（Ａ）に示すように、実施の形態１と同様の方法により、基板１０の上に第１及び第２のＴＦＴ１１，１２を形成し、第１及び第２のＴＦＴ１１，１２の上に層間絶縁膜１３を形成する。
【００４１】
この後、層間絶縁膜１３上にレジスト膜を塗布し、このレジスト膜を露光、現像することにより、該層間絶縁膜１３上にはレジストマスク１６が形成される。レジストマスク１６は、画素電極と画素電極との間となるべきところが覆われたマスクであり、言い換えると、画素電極が形成される領域が開口されたマスクである。
【００４２】
次いで、レジストマスク１６をマスクとして層間絶縁膜１３を第１の条件でドライエッチングする。これにより、層間絶縁膜１３における画素電極が形成される領域に凹部２３ａが形成され、画素電極と画素電極との間となるべきところに凸部２３ｂが形成される。なお、第１の条件は、層間絶縁膜１３がほぼ垂直にエッチングされるような条件である。
【００４３】
次に、図２（Ｂ）に示すように、レジストマスク１６をマスクとして層間絶縁膜１３を第２の条件でドライエッチングする。第２の条件は、レジストマスク１６を後退させながら層間絶縁膜１３をドライエッチングして凸部２３ｂの側面に曲率を有する面又は傾斜面を形成するような条件である。これにより、凸部２３ｂの幅はドライエッチングする前のレジストマスク１６の幅より狭く形成され、凸部２３ｂの側面には曲率を有する面又は傾斜面が形成される。
【００４４】
この後、図２（Ｃ）に示すように、前記レジストマスク１６を除去する。次いで、層間絶縁膜１３に第１及び第２のＴＦＴ１１，１２それぞれのドレイン電極上に位置するコンタクトホール１３ｃ，１３ｄを形成する。次いで、コンタクトホール１３ｃ，１３ｄ内及び層間絶縁膜１３上に導電膜１５を形成する。
【００４５】
次に、図２（Ｄ）に示すように、実施の形態１の場合と同様に、層間絶縁膜の凸部２３ｂ上の導電膜をＣＭＰにより研磨除去する。この際、層間絶縁膜１３の一部が研磨除去されても良い。このようにして層間絶縁膜１３上に第１及び第２の画素電極１５ａ，１５ｂが形成され、第１の画素電極１５ａと第２の画素電極１５ｂとの間には凸部２３ｂが配置され、この凸部によって隣接する第１及び第２の画素電極が絶縁分離される。なお、図２（Ｄ）に示す層間絶縁膜の凸部２３ｂの寸法形状、即ち電極間隔ｘと凸部の高さｙは実施の形態１と同様とする。
【００４６】
上記実施の形態２においても実施の形態１と同様の効果を得ることができる。すなわち、実施の形態２では、レジストマスク１６をマスクとして層間絶縁膜１３を第１の条件でドライエッチングして該層間絶縁膜１３をほぼ垂直に加工した後、レジストマスク１６をマスクとして層間絶縁膜１３を第２の条件でドライエッチングする。これにより、レジストマスク１６を後退させながら層間絶縁膜がドライエッチングされ、凸部２３ｂの幅（電極間隔ｘ）をエッチング前のレジストマスク１６の幅より細くすることができる。すなわち、従来のレジストの加工限界よりも更に細いエッチング加工が可能となるため、確実に画素電極間の短絡を防止しつつ、画素電極間を狭くすることができる。これにより、より広い領域で液晶材料を駆動することができ、開口率の向上を図ることができる。
また、凸部２３ｂの他の作製方法として、次の２つの作製方法を用いることも可能である。一つは、第１のエッチング条件でレジストの断面形状をテーパー状にした後、第２のエッチング条件でレジストを後退させながら層間絶縁膜をエッチングする方法である。
他の一つは、最初からテーパー形状のレジストマスクを形成して、レジストマスクを後退させながら層間絶縁膜をエッチングする方法である。
【００４７】
また、隣接する画素電極の間が層間絶縁膜の凸部２３ｂであるため、導電膜１５をＣＭＰにより研磨除去することが容易である。
【００４８】
また、従来のアクティブマトリクス型液晶表示装置において各画素電極の極性が逆の場合、横電界が原因のディスクリネーションによりコントラストの低下が起こりやすい。これに対し、本実施の形態では、隣接する画素電極の間の層間絶縁膜を凸に形成しているため、横電界よりも縦電界の方が強くなり、ディスクリネーションにより光漏れを抑制することができる。
【００４９】
尚、本発明は前記実施の形態に限定されず、種々変更して実施することが可能である。
また、前記実施の形態１及び実施の形態２では、層間絶縁膜の凸部上の導電膜をＣＭＰにより研磨除去しているが、ＣＭＰ以外の方法で導電膜を除去することも可能であり、例えば層間絶縁膜の凸部上に導電膜を形成した後、塗布膜（レジスト膜等）を形成し、塗布膜と導電膜とをエッチングして層間絶縁膜の凸部上の導電膜を除去するエッチバック法を用いても良い。なお、エッチバック法を用いた場合、層間絶縁膜の凸部上の導電膜を除去した後、塗布膜を除去する。
【００５０】
また、前記実施の形態１及び実施の形態２では、アクティブマトリクス型液晶表示装置を用いて本発明を説明しているが、本発明を他の表示装置、例えば有機ＥＬ、無機ＥＬなどに適用することも可能である。
【００５１】
【実施例】
（実施例１）
図３（Ａ）乃至（Ｃ）及び図４（Ａ）乃至（Ｃ）は、本発明の実施例１によるアクティブマトリクス基板の作製方法を示す断面図である。
【００５２】
まず、図３（Ａ）に示すように、ガラス基板又は石英基板などの基板１００を用意し、この基板１００上に公知の手法により無機絶縁膜からなる下地絶縁膜１０１を１０〜２００ｎｍの厚さで形成する。この下地絶縁膜１０１は、基板上にＳｉＨ4、ＮＨ3、Ｎ2Ｏから形成される酸化窒化シリコン膜１０１ａを５０ｎｍの膜厚で成膜し、この酸化窒化シリコン膜１０１ａの上にＳｉＨ4、Ｎ2Ｏから形成される酸化窒化シリコン膜１０１ｂを１００ｎｍの膜厚で成膜したものを用いる。なお、下地絶縁膜１０１は、ガラス基板中に含まれるアルカリ金属が半導体層中に拡散しないようにバリア膜として形成するものであるため、石英基板を用いる場合には下地絶縁膜を形成する工程を省略することも可能である。
【００５３】
次に、下地絶縁膜１０１の上に公知の手法により結晶性半導体膜を形成する。すなわち、下地絶縁膜１０１上に非晶質珪素膜をプラズマＣＶＤ法、減圧ＣＶＤ法もしくはスパッタ法を用いて成膜した後、非晶質珪素膜の上に、金属元素を含む溶液、例えば重量換算で１〜１０ｐｐｍのニッケルを含む酢酸ニッケル塩溶液をスピナーでスピンコート法により塗布して触媒元素含有層を形成する。なお、ここでは、ニッケルを含む溶液を用いているが、他の金属元素を含む溶液を用いることも可能である。他の金属元素としては、鉄、コバルト、ルテニウム、パラジウム、オスミウム、イリジウム、白金、銅、金などの群より選ばれた１種又は複数種を用いることも可能である。次いで、例えば５００℃の温度、１時間の加熱時間で基板を加熱処理することにより、非晶質珪素膜が含有する水素を放出させる。次に、基板を５００〜６５０℃の温度で１〜２４時間の加熱時間（例えば５００℃で４時間の加熱時間）で加熱することにより、下地絶縁膜１０１上に結晶性珪素膜を形成する。この際の加熱方法はレーザ照射によるものであっても良い。
【００５４】
この後、結晶性珪素膜中から金属元素のゲッタリングを行い、結晶性珪素膜中の金属元素を除去又は濃度を低減する。ゲッタリングの手法としては、結晶性珪素膜の一部にリン又は希ガス（代表的にはアルゴン）などを添加してゲッタリングサイトを形成した後、熱処理を行って触媒元素を移動させる方法、若しくはリン又は希ガスなどを含有した非晶質半導体膜又は結晶質半導体を酸化膜を介して積層し、ゲッタリングサイトとして熱処理を行って触媒元素をゲッタリングサイトに移動させる方法を用いれば良い。ゲッタリング後の結晶性珪素膜の不純物金属元素の濃度を１×１０17／ｃｍ3以下（ＳＩＭＳ（二次イオン質量分析法）の測定限界以下）とすることが好ましく、より好ましくはＩＣＰ−ＭＳ（誘導結合高周波プラズマ分光質量分析法）により５×１０16／ｃｍ3以下とすることである。
【００５５】
次に、前記結晶性珪素膜を所望の形状にエッチングすることにより、下地絶縁膜１０１上には該結晶性珪素膜からなる活性層１０３〜１０６が形成される。次いで、活性層１０３〜１０６及び下地絶縁膜１０１の上にプラズマＣＶＤ法またはスパッタ法によりゲート絶縁膜１０７を形成する。この後、ｐチャネル型ＴＦＴとなる半導体膜（図３（Ａ）に示す領域１０４）のチャネル形成領域以外の領域に、ｎ型を付与する不純物を選択的に添加する。次いで、ゲート絶縁膜１０７の上に膜厚が３０ｎｍ程度の窒化タンタル膜からなる第１の導電膜１０８を成膜する。次いで、第１の導電膜１０８の上に膜厚が３７０ｎｍ程度のタングステン膜からなる第２の導電膜１０９を成膜する。
【００５６】
なお、ここでは第１の導電膜６１０に窒化タンタル膜を用い、第２の導電膜１０９にタングステン膜を用いているが、これに限定されるものではなく、第１及び第２の導電膜１０８，１０９それぞれに、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）からなる群から選ばれた元素からなる膜、前記群から選ばれた１又は複数の元素を少なくとも主成分とする合金材料若しくは化合物材料からなる膜、又は、銀−銅−パラジウム合金（ＡｇＰｄＣｕ合金）膜を用いることも可能である。
【００５７】
この後、特開２０００−２４３９７５号公報の実施例１に示されているような公知の手法を用いることによりアクティブマトリクス基板を作製する。
すなわち、図３（Ｂ）に示すように、第１及び第２の導電膜１０８，１０９をパターニングすることにより、ゲート絶縁膜１０７上には第１及び第２の導電膜１２１ａ，１２１ｂからなる第１のゲート電極、第１及び第２の導電膜１２２ａ，１２２ｂからなる第２のゲート電極、第１及び第２の導電膜１２３ａ，１２３ｂからなる第３のゲート電極、第１及び第２の導電膜１２４ａ，１２４ｂからなる第４のゲート電極が形成される。なお、ここでは第１及び第２の導電膜からなるゲート電極を形成しているが、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）等の１層の導電膜からなるゲート電極を形成することも可能である。
【００５８】
次いで、Ｎ−ＴＦＴ及びＰ−ＴＦＴそれぞれにＶ族及びIII族の不純物元素をドーピングする。これにより、Ｎ−ＴＦＴの活性層には低濃度不純物領域１２１〜１２３及びソース領域又はドレイン領域１２４〜１２６が形成され、Ｐ−ＴＦＴの活性層にはソース領域又はドレイン領域１２７が形成される。次いで、ゲート電極を含む全面上にプラズマＣＶＤ法による膜厚５０ｎｍ程度の窒化シリコン膜等からなる無機絶縁膜である第１の層間絶縁膜１３０を形成する。なお、Ｖ族及びIII族の不純物元素をドーピングした後、必要に応じて加熱処理又はレーザーアニール等で不純物元素の活性化を行う。
【００５９】
次に、図３（Ｃ）に示すように、第１の層間絶縁膜１３０の上にプラズマＣＶＤ法による膜厚５３０ｎｍ程度の酸化シリコン膜等からなる無機絶縁膜である第２の層間絶縁膜１３１を形成する。次いで、第１、第２の層間絶縁膜１３０，１３１及びゲート絶縁膜１０７にコンタクトホールを形成する。次いで、このコンタクトホール内及び第２の層間絶縁膜１３１上にチタン膜とアルミニウム膜を積層した導電膜を形成し、この導電膜を所望の形状にエッチングすることにより、第２の層間絶縁膜１３１上には配線１４２〜１５１が形成される。
【００６０】
この後、図４（Ａ）に示すように、配線１４２〜１５１を含む全面上にプラズマＣＶＤ法により膜厚が１００ｎｍ程度の酸化シリコン膜などの無機絶縁膜からなる第３の層間絶縁膜１６１を成膜する。次いで、第３の層間絶縁膜１６１上に膜厚が１００ｎｍ程度のＡｌからなる第４の導電膜を成膜し、第４の導電膜をパターニングすることにより、第３の層間絶縁膜１６１上には第４の導電膜からなるブラックマトリクス１６２，１６３が形成される。
【００６１】
次いで、ブラックマトリクス１６２，１６３を含む全面上にプラズマＣＶＤ法により膜厚６００〜１０００ｎｍ程度の酸化シリコン膜などからなる第４の層間絶縁膜１６４を形成する。次いで、第４の層間絶縁膜１６４上にレジスト膜を塗布し、このレジスト膜を露光、現像することにより、第４の層間絶縁膜１６４上にはレジストマスク１６５，１６６が形成される。
【００６２】
次に、図４（Ｂ）に示すように、レジストマスク１６５，１６６をマスクとして第４の層間絶縁膜１６４をウエットエッチングする。この際のエッチング条件は、１８〜２５℃の温度の１／１００ＨＦとフッ化アンモニウムの水溶液に基板を数分間浸して第４の層間絶縁膜をウエットエッチングするものである。このようにして第４の層間絶縁膜１６４における画素電極が形成される領域に凹部１６４ａが形成され、画素電極と画素電極との間となるべきところに凸部１６４ｂが形成される。なお、ウエットエッチングは等方性エッチングであるため、レジストマスク１６５，１６６の下の第４の層間絶縁膜（即ちレジストマスク１６５，１６６で覆われている第４の層間絶縁膜）も一部エッチングされる。このため、凸部１６４ｂの幅はレジストマスク１６５，１６６の幅より狭く形成され、凸部１６４ｂの側面には曲率を有する面又は傾斜面が形成される。
【００６３】
次いで、前記レジストマスク１６５，１６６を除去する。次いで、第３及び第４の層間絶縁膜１６１，１６４に配線１４８，１５１上に位置するコンタクトホールを形成する。次いで、コンタクトホール内及び第４の層間絶縁膜１６４上に膜厚１００ｎｍ程度のＩＴＯからなる第５の導電膜１７２を形成する。
【００６４】
なお、第５の導電膜１７２としては、反射型の液晶表示装置の場合、光反射率の高い金属膜、代表的にはアルミニウム又は銀を主成分とする材料膜、或いはそれらの積層膜等を用いることが好ましく、透過型の液晶表示装置の場合、透光性を有する導電膜、代表的にはＩＴＯ（酸化インジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3−ＺｎＯ）、酸化亜鉛（ＺｎＯ）等を用いることが好ましい。
【００６５】
この後、図４（Ｃ）に示すように、第４の層間絶縁膜の凸部１６４ｂ上の第５の導電膜１７２をＣＭＰにより研磨除去する。この際、第４の層間絶縁膜１６４の一部が研磨除去されても良い。このようにして第４の層間絶縁膜１６４上に第１及び第２の画素電極１８１，１８２が形成され、第１の画素電極１８１と第２の画素電極１８２との間には凸部１６４ｂが配置され、この凸部によって隣接する第１及び第２の画素電極が絶縁分離される。第１の画素電極１８１は配線１４８に電気的に接続され、第２の画素電極１８２は配線１５１に電気的に接続される。以上の工程により、ｎチャネル型ＴＦＴ１９１、ｐチャネル型ＴＦＴ１９２を有する駆動回路１９５と画素ＴＦＴ１９３，１９４を有する画素部１９６を同一基板上に有するアクティブマトリクス基板を作製することができる。
【００６６】
図４（Ｃ）に示す第４の層間絶縁膜の凸部１６４ｂの寸法形状は実施の形態１の場合と同様とする。
【００６７】
上記実施例１によれば、レジストマスク１６５，１６６をマスクとして第４の層間絶縁膜１６４をウエットエッチングすることにより、該層間絶縁膜１６４に凸部１６４ｂを形成し、この凸部を隣接する画素電極の間の絶縁分離用の絶縁物とする。従って、隣接する画素電極の間隔を従来の加工マージンで決定される限界よりも縮小することが可能となり、さらに、隣接する画素電極の短絡を防ぐことができる。
【００６８】
また、ウエットエッチングは等方性エッチングであるため、レジストマスクの下方内側まで第４の層間絶縁膜１６４がエッチングされ、凸部の幅（電極間隔）をレジストマスク１６５，１６６の幅より細くすることができる。すなわち、従来のレジストの加工限界よりも更に細いエッチング加工が可能となるため、確実に画素電極間の短絡を防止しつつ、画素電極間を狭くすることができる。具体的には、電極間隔を０．１μｍ以上１．０μｍ以下にすることが可能である。これにより、より広い領域で液晶材料を駆動することができ、開口率の向上を図ることができる。
【００６９】
また、隣接する画素電極の間が第４の層間絶縁膜の凸部１６４ｂであるため、第５の導電膜１７２をＣＭＰにより研磨除去することが容易である。
【００７０】
また、従来のアクティブマトリクス型液晶表示装置において各画素電極の極性が逆の場合、横電界が原因のディスクリネーションによりコントラストの低下が起こりやすい。これに対し、本実施例では、隣接する画素電極の間の第４の層間絶縁膜を凸に形成しているため、横電界よりも縦電界の方が強くなり、ディスクリネーションにより光漏れを抑制することができる。
【００７１】
尚、上記実施例１では、コンタクトホール内及び第４の層間絶縁膜１６４上にＩＴＯからなる第５の導電膜１７２を形成し、第４の層間絶縁膜の凸部１６４ｂ上の第５の導電膜１７２をＣＭＰにより研磨除去しているが、コンタクトホール内及び第４の層間絶縁膜１６４上に第１のＩＴＯを成膜し、第１のＩＴＯを焼成した後、第１のＩＴＯ上に第２のＩＴＯを成膜し、第４の層間絶縁膜の凸部１６４ｂ上の第１及び第２のＩＴＯをＣＭＰにより研磨除去することも可能である。この場合、第１及び第２のＩＴＯが第５の導電膜１７２に相当し、第１のＩＴＯは画素電極となる導電膜であり、第２のＩＴＯはＣＭＰによる研磨時に第１のＩＴＯを保護するための導電膜である。なお、第２のＩＴＯは、ＣＭＰによる研磨により画素電極を形成した後、除去する。
【００７２】
（実施例２）
図５（Ａ）乃至（Ｃ）は、本発明の実施例２によるアクティブマトリクス基板の作製方法を示す断面図であり、図３及び図４と同一部分には同一符号を付す。
【００７３】
まず、実施例１の図３（Ａ）〜（Ｃ）に示す工程と同様の工程を行う。
次いで、図５（Ａ）に示すように、配線１４２〜１５１を含む全面上にプラズマＣＶＤ法により膜厚が１００ｎｍ程度の酸化シリコン膜などの無機絶縁膜からなる第３の層間絶縁膜１６１を成膜する。次いで、第３の層間絶縁膜１６１上に膜厚が１００ｎｍ程度のＡｌからなる第４の導電膜を成膜し、第４の導電膜をパターニングすることにより、第３の層間絶縁膜１６１上には第４の導電膜からなるブラックマトリクス１６２，１６３が形成される。
【００７４】
次いで、ブラックマトリクス１６２，１６３を含む全面上にプラズマＣＶＤ法により膜厚６００〜１０００ｎｍ程度の酸化シリコン膜などからなる第４の層間絶縁膜１６４を形成する。次いで、第４の層間絶縁膜１６４上にレジスト膜を塗布し、このレジスト膜を露光、現像することにより、第４の層間絶縁膜１６４上にはレジストマスク２１５，２１６が形成される。レジストマスク２１５，２１６は、画素電極と画素電極との間となるべきところが覆われたマスクであり、言い換えると、画素電極が形成される領域が開口されたマスクである。
【００７５】
次いで、レジストマスク２１５，２１６をマスクとして第４の層間絶縁膜１６４を第１の条件でドライエッチングする。これにより、第４の層間絶縁膜１６４における画素電極が形成される領域に凹部１６４ａが形成され、画素電極と画素電極との間となるべきところに凸部１６４ｂが形成される。なお、第１の条件は、第４の層間絶縁膜１６４がほぼ垂直にエッチングされるような条件である。
【００７６】
次に、図５（Ｂ）に示すように、レジストマスク２１５，２１６をマスクとして第４の層間絶縁膜１６４を第２の条件でドライエッチングする。第２の条件は、エッチング用ガスに弗化炭素（ＣＦ4）と酸素（Ｏ2）を用い、それぞれのガス流量比を７０／３０（ｓｃｃｍ）として、レジストマスク２１５，２１６を後退させながら第４の層間絶縁膜１６４をドライエッチングして凸部１６４ｂの側面に曲率を有する面又は傾斜面を形成するような条件である。これにより、凸部１６４ｂの幅はドライエッチングする前のレジストマスク２１５，２１６の幅より狭く形成され、凸部１６４ｂの側面には曲率を有する面又は傾斜面が形成される。
【００７７】
次いで、前記レジストマスク２１５，２１６を除去する。次いで、第３及び第４の層間絶縁膜１６１，１６４に配線１４８，１５１上に位置するコンタクトホールを形成する。次いで、コンタクトホール内及び第４の層間絶縁膜１６４上に膜厚１００ｎｍ程度のＩＴＯからなる第５の導電膜１７２を形成する。なお、第５の導電膜１７２の材料は、実施例１の場合と同様である。
【００７８】
この後、図５（Ｃ）に示すように、第４の層間絶縁膜の凸部１６４ｂ上の第５の導電膜１７２をＣＭＰにより研磨除去する。この際、第４の層間絶縁膜１６４の一部が研磨除去されても良い。このようにして第４の層間絶縁膜１６４上に第１及び第２の画素電極１８１，１８２が形成され、第１の画素電極１８１と第２の画素電極１８２との間には凸部１６４ｂが配置され、この凸部によって隣接する第１及び第２の画素電極が絶縁分離される。以上の工程により、ｎチャネル型ＴＦＴ１９１、ｐチャネル型ＴＦＴ１９２を有する駆動回路１９５と画素ＴＦＴ１９３，１９４を有する画素部１９６を同一基板上に有するアクティブマトリクス基板を作製することができる。
【００７９】
図４（Ｃ）に示す第４の層間絶縁膜の凸部１６４ｂの寸法形状は実施の形態１の場合と同様とする。
【００８０】
上記実施例２においても実施例１と同様の効果を得ることがえきる。すなわち、実施例２では、レジストマスク２１５，２１６をマスクとして第４の層間絶縁膜１６４を第１の条件でドライエッチングして該層間絶縁膜をほぼ垂直に加工した後、レジストマスクをマスクとして該層間絶縁膜を第２の条件でドライエッチングする。これにより、レジストマスクを後退させながら該層間絶縁膜がドライエッチングされ、凸部１６４ｂの幅（電極間隔）をエッチング前のレジストマスクの幅より細くすることができる。すなわち、従来のレジストの加工限界よりも更に細いエッチング加工が可能となるため、確実に画素電極間の短絡を防止しつつ、画素電極間を狭くすることができる。これにより、より広い領域で液晶材料を駆動することができ、開口率の向上を図ることができる。
【００８１】
また、隣接する画素電極の間が層間絶縁膜の凸部１６４ｂであるため、導電膜１７２をＣＭＰにより研磨除去することが容易である。
【００８２】
また、従来のアクティブマトリクス型液晶表示装置において各画素電極の極性が逆の場合、横電界が原因のディスクリネーションによりコントラストの低下が起こりやすい。これに対し、本実施の形態では、隣接する画素電極の間の層間絶縁膜を凸に形成しているため、横電界よりも縦電界の方が強くなり、ディスクリネーションにより光漏れを抑制することができる。
【００８３】
（実施例３）
図６は、本発明の実施例３によるアクティブマトリクス型液晶表示装置（液晶表示パネル）の作製方法を説明する断面図である。
本実施例では、実施例１又は実施例２で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を、図６を参照しつつ以下に説明する。
【００８４】
まず、実施例１又は実施例２に従い、図４（Ｃ）又は図５（Ｃ）に示す状態のアクティブマトリクス基板を得た後、このアクティブマトリクス基板上に配向膜８１１を形成し、ラビング処理を行う。なお、配向膜を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサを所望の位置に形成しても良い。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布しても良い。
【００８５】
次いで、対向基板８０１を用意する。この対向基板には、着色層、遮光層が各画素に対応して配置されたカラーフィルタ８０２が設けられている。また、駆動回路の部分にも遮光層を設けた。このカラーフィルタと遮光層とを覆う平坦化膜８０７を設けた。次いで、平坦化膜上に透明導電膜からなる対向電極８０８を画素部に形成し、対向基板の全面に配向膜８１２を形成し、ラビング処理を施した。
【００８６】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材８０９で貼り合わせる。シール材にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料８１０を注入し、封止剤（図示せず）によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。このようにしてアクティブマトリクス型液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、公知の技術を用いて偏光板８０３等を適宜設けた。そして、公知の技術を用いてＦＰＣ（図示せず）を貼りつけた。このようにしてアクティブ型液晶モジュールを形成する。
【００８７】
次に、バックライト８０４、導光板８０５を設け、カバー８０６で覆うことにより、アクティブマトリクス型液晶表示装置が完成する。なお、カバー８０６と液晶モジュールは接着剤や有機樹脂を用いて貼り合わせる。また、基板と対向基板を貼り合わせる際、枠で囲んで有機樹脂を枠と基板との間に充填して接着してもよい。また、透過型であるので偏光板８０３は、アクティブマトリクス基板と対向基板の両方に貼り付ける。
【００８８】
尚、本発明は前述した実施例に限定されず、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば、ＬＣＤ基板以外の基板に本発明を適用することも可能であり、また液晶表示装置以外の電気光学装置、半導体装置に本発明を適用することも可能である。
【００８９】
前記実施例に示した液晶表示装置は、様々な電子機器のディスプレイとして利用される。なお、電子機器とは、液晶表示装置を搭載した製品と定義する。その様な電子機器としては、ビデオカメラ、スチルカメラ、プロジェクター、プロジェクションＴＶ、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ（ノート型を含む）、携帯情報端末（モバイルコンピュータ、携帯電話等）などが挙げられる。
【００９０】
【発明の効果】
以上説明したように本発明によれば、隣接する画素電極の間隔を従来の加工マージンで決定される限界よりも縮小し、かつ隣接する画素電極の短絡を防ぐことができる。
【図面の簡単な説明】
【図１】（Ａ）乃至（Ｄ）は、本発明に係る実施の形態１による半導体装置の一例であるアクティブマトリクス型液晶表示装置の作製方法を示す断面図である。
【図２】（Ａ）乃至（Ｄ）は、本発明に係る実施の形態２による半導体装置の一例であるアクティブマトリクス型液晶表示装置の作製方法を示す断面図である。
【図３】（Ａ）乃至（Ｃ）は、本発明の実施例１によるアクティブマトリクス基板の作製方法を示す断面図である。
【図４】（Ａ）乃至（Ｃ）は、本発明の実施例１によるアクティブマトリクス基板の作製方法を示すものであり、図３（Ｃ）の次の工程を示す断面図である。
【図５】（Ａ）乃至（Ｃ）は、本発明の実施例２によるアクティブマトリクス基板の作製方法を示す断面図である。
【図６】本発明の実施例３によるアクティブマトリクス型液晶表示装置の作製方法を説明する断面図である。
【符号の説明】
１０，１００…基板 １１…第１のＴＦＴ
１２…第２のＴＦＴ １３…層間絶縁膜
１３ａ，２３ａ…凹部 １３ｂ，２３ｂ…凸部
１３ｃ，１３ｄ…コンタクトホール １４，１６…レジストマスク
１５…導電膜
１５ａ，１５ｂ…第１及び第２の画素電極
１７…遮光膜 １０１…下地絶縁膜
１０１ａ，１０１ｂ…酸化窒化シリコン膜
１０３〜１０６…活性層 １０７…ゲート絶縁膜
１０８，１２１ａ，１２２ａ，１２３ａ，１２４ａ…第１の導電膜
１０９，１２１ｂ，１２２ｂ，１２３ｂ，１２４ｂ…第２の導電膜
１２１〜１２３…低濃度不純物領域
１２４〜１２７…ソース領域又はドレイン領域
１３０…第１の層間絶縁膜 １３１…第２の層間絶縁膜
１４２〜１５１…配線 １６１…第３の層間絶縁膜
１６２，１６３…ブラックマトリクス １６４…第４の層間絶縁膜
１６４ａ…凹部 １６４ｂ…凸部
１６５，１６６，２１５，２１６…レジストマスク
１７２…第５の導電膜 １８１…第１の画素電極
１８２…第２の画素電極 １９１…ｎチャネル型ＴＦＴ
１９２…ｐチャネル型ＴＦＴ １９３，１９４…画素ＴＦＴ
１９５…駆動回路 １９６…画素部
８０１…対向基板 ８０２…カラーフィルタ
８０３…偏光板 ８０４…バックライト
８０５…導光板 ８０６…カバー
８０７…平坦化膜 ８０８…対向電極
８０９…シール材 ８１０…液晶材料
８１１，８１２…配向膜
【発明の属する技術分野】
本発明は、半導体装置及びその作製方法に係わり、特に、隣接する画素電極の間隔を従来の加工マージンで決定される限界よりも縮小し、かつ隣接する画素電極の短絡を防ぐ技術に関する。
【０００２】
【従来の技術】
従来のアクティブマトリクス型液晶表示装置は複数のＴＦＴ（thin film transistor）を有している。ＴＦＴのドレイン領域上にはドレイン電極が接続されており、ドレイン電極上には画素電極が接続されている。画素電極上に液晶材料が配置されている。
【０００３】
【特許文献１】
特開平５−１５８０６８号公報（２〜３頁、図１）
【０００４】
【発明が解決しようとする課題】
上記従来のアクティブマトリクス型液晶表示装置は、画素電極による電界印加により画素毎に液晶材料を駆動しており、隣接する画素電極は互いに絶縁される必要がある。このため、隣接する画素電極の相互間には絶縁できる程度の間隔が必要となる。しかし、隣接する画素電極の間の部分では液晶材料を駆動していないため、液晶材料の駆動という点では無駄な部分である。従って、隣接する画素電極の間隔はできる限り狭いことが望ましい。この間隔を縮小できれば、遮光膜の面積も縮小できるので、開口率の向上につながるからである。
【０００５】
上記アクティブマトリクス型液晶表示装置において、隣接する画素電極の間隔を決定している要因は主に加工マージンであり、具体的には以下のものが挙げられる。
１）画素電極を形成する際のパターニング工程におけるレジスト寸法を制御する精度。
２）画素電極を形成する際のパターニング工程におけるアライメント精度。
３）レジスト寸法と仕上がり寸法の差を制御する精度。
４）パターニングの際のエッチング工程の精度（狭い間隔を確実にエッチングできるか否か）。
【０００６】
本発明は上記のような事情を考慮してなされたものであり、その目的は、隣接する画素電極の間隔を従来の加工マージンで決定される限界よりも縮小し、かつ隣接する画素電極の短絡を防ぐ技術を提供することにある。
【０００７】
【課題を解決するための手段】
上記課題を解決するため、本明は次の２つの特徴的なプロセスを採用するものである。
１）画素電極の下地の絶縁膜を加工することにより、該絶縁膜の表面に凸部を形成する。この凸部は、隣接する画素電極の間に位置するものである。代表的な凸部の表面は、曲率を有する面又は傾斜面を備えている。
２）前記凸部を有する絶縁膜の全面上に導電膜を形成し、前記凸部の上部付近又は頂点付近の導電膜を除去することにより、前記導電膜からなる画素電極が絶縁膜上に形成され、隣接する画素電極は前記凸部によって絶縁分離される。
なお、前記凸部の頂点付近の導電膜を除去する具体的方法としては、例えばＣＭＰ(chemical mechanical polishing)による研磨除去が挙げられる。
【０００８】
本発明に係る半導体装置の作製方法は、画素電極の下地絶縁膜を加工することにより、隣接する画素電極形成領域の間に位置する凸部を前記下地絶縁膜に形成する工程と、前記下地絶縁膜上に導電膜を形成する工程と、前記凸部の上部付近の導電膜を除去することにより、前記導電膜からなる画素電極を前記下地絶縁膜上に形成するとともに隣接する画素電極を前記凸部によって絶縁分離する工程と、を具備することを特徴とする。
【０００９】
上記半導体装置の作製方法によれば、画素電極の下地絶縁膜を加工することにより、隣接する画素電極形成領域の間に位置する凸部を前記下地絶縁膜に形成し、この凸部を隣接する画素電極の間の絶縁分離用の絶縁物とする。従って、隣接する画素電極の間隔を従来の加工マージンで決定される限界よりも縮小することが可能となり、さらに、隣接する画素電極の短絡を防ぐことができる。
【００１０】
また、本発明に係る半導体装置の作製方法において、前記凸部を前記下地絶縁膜に形成する工程は、前記画素電極の下地絶縁膜をウエットエッチング又はドライエッチングで加工することにより行うことも可能である。
【００１１】
また、本発明に係る半導体装置の作製方法においては、前記凸部を前記下地絶縁膜に形成する工程の前に、基板上に薄膜トランジスタを形成し、前記薄膜トランジスタの上方に下地絶縁膜を形成する工程をさらに具備することも可能である。
【００１２】
また、本発明に係る半導体装置の作製方法において、前記凸部によって絶縁分離する工程は、前記凸部の上部付近の導電膜をＣＭＰ研磨除去又はエッチバック除去によって行うことも可能である。
【００１３】
また、本発明に係る半導体装置の作製方法において、前記凸部の表面は曲率を有する面又は傾斜面を備えていることが好ましい。
【００１４】
本発明に係る半導体装置の作製方法は、基板上に薄膜トランジスタを形成する工程と、前記薄膜トランジスタの上方に絶縁膜を形成する工程と、前記絶縁膜上に、隣接する画素電極形成領域の間を覆うレジストマスクを形成する工程と、前記レジストマスクをマスクとして前記絶縁膜をウエットエッチングすることにより、隣接する画素電極形成領域の間に位置し且つ曲率を有する面又は傾斜面を備えた凸部を前記絶縁膜に形成する工程と、前記絶縁膜上に導電膜を形成する工程と、前記凸部の上部付近の導電膜をＣＭＰで研磨除去することにより、前記導電膜からなる画素電極を前記絶縁膜上に形成するとともに隣接する画素電極を前記凸部によって絶縁分離する工程と、を具備することを特徴とする。
【００１５】
上記半導体装置の作製方法によれば、レジストマスクをマスクとして絶縁膜をウエットエッチングすることにより、隣接する画素電極形成領域の間に位置し且つ曲率を有する面又は傾斜面を備えた凸部を前記絶縁膜に形成する。ウエットエッチングは等方性エッチングであるため、レジストマスクの下方内側まで絶縁膜がエッチングされ、凸部の幅をレジストマスクの幅より細くすることができる。すなわち、従来のレジストの加工限界よりも更に細いエッチング加工が可能となるため、確実に画素電極間の短絡を防止しつつ、画素電極間を狭くすることができる。
【００１６】
本発明に係る半導体装置の作製方法は、基板上に薄膜トランジスタを形成する工程と、前記薄膜トランジスタの上方に絶縁膜を形成する工程と、前記絶縁膜上に、隣接する画素電極形成領域の間を覆うレジストマスクを形成する工程と、前記レジストマスクをマスクとして前記絶縁膜を第１の条件でドライエッチングすることにより、隣接する画素電極形成領域の間に位置し且つほぼ垂直な側面を有する凸部を前記絶縁膜に形成する工程と、前記レジストマスクをマスクとして前記絶縁膜を第２の条件でドライエッチングすることにより、前記ほぼ垂直な側面を有する凸部に曲率を有する面又は傾斜面を形成する工程と、前記絶縁膜上に導電膜を形成する工程と、前記凸部の上部付近の導電膜をＣＭＰで研磨除去することにより、前記導電膜からなる画素電極を前記絶縁膜上に形成するとともに隣接する画素電極を前記凸部によって絶縁分離する工程と、を具備することを特徴とする。
【００１７】
上記半導体装置の作製方法によれば、レジストマスクをマスクとして絶縁膜を第１の条件でドライエッチングして該絶縁膜をほぼ垂直に加工した後、レジストマスクをマスクとして絶縁膜を第２の条件でドライエッチングする。これにより、レジストマスクを後退させながら絶縁膜がドライエッチングされ、凸部の幅をエッチング前のレジストマスクの幅より細くすることができる。すなわち、従来のレジストの加工限界よりも更に細いエッチング加工が可能となるため、確実に画素電極間の短絡を防止しつつ、画素電極間を狭くすることができる。
【００１８】
また、本発明に係る半導体装置の作製方法において、前記凸部の表面は傾斜面を備えており、該傾斜面の傾斜角度が３０〜６０°であり、前記凸部の高さが０．２μｍ以上セルギャップの５０％以下であることが好ましい。
【００１９】
また、本発明に係る半導体装置の作製方法においては、前記凸部の幅は０．１μｍ以上１．０μｍ以下であることが好ましい。
【００２０】
本発明に係る半導体装置は、前記半導体装置の作製方法により作製されたものであることも可能である。
【００２１】
本発明に係る半導体装置は、隣接する画素電極と、前記画素電極の下地絶縁膜であって、前記隣接する画素電極の間に位置し且つ前記隣接する画素電極を絶縁分離する凸部を有する下地絶縁膜と、を具備することを特徴とする。
【００２２】
また、本発明に係る半導体装置においては、前記下地絶縁膜の下方に形成された薄膜トランジスタをさらに具備し、前記薄膜トランジスタが基板上に形成されていることも可能である。
【００２３】
また、本発明に係る半導体装置において、前記凸部の表面は曲率を有する面又は傾斜面を備えていることが好ましい。
【００２４】
また、本発明に係る半導体装置において、前記凸部の表面は傾斜面を備えており、該傾斜面の傾斜角度が３０〜６０°であり、前記凸部の高さが０．２μｍ以上セルギャップの５０％以下であることが好ましい。
【００２５】
また、本発明に係る半導体装置において、前記凸部の幅は０．１μｍ以上１．０μｍ以下であることが好ましい。
【００２６】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
（実施の形態１）
図１（Ａ）乃至（Ｄ）は、本発明に係る実施の形態１による半導体装置の一例であるアクティブマトリクス型液晶表示装置の作製方法を示す断面図である。
【００２７】
まず、図１（Ａ）に示すように、ガラス又は石英からなる基板１０の上に公知の方法、例えば特許３３００１５３号公報、特許２８７３６６９号公報などに開示された方法により第１及び第２のＴＦＴ１１，１２を形成する。
【００２８】
次いで、第１及び第２のＴＦＴ１１，１２の上に無機絶縁膜からなる層間絶縁膜１３をＣＶＤ（chemical vapor deposition）法により形成する。この後、この層間絶縁膜１３上にレジスト膜を塗布し、このレジスト膜を露光、現像することにより、層間絶縁膜１３上にはレジストマスク１４が形成される。このレジストマスク１４は、画素電極と画素電極との間となるべきところが覆われたマスクであり、言い換えると、画素電極が形成される領域が開口されたマスクである。また、レジストマスク１４と第１及び第２のＴＦＴ１１，１２との間に遮光膜１７を配置する。
【００２９】
次に、図１（Ｂ）に示すように、レジストマスク１４をマスクとして層間絶縁膜１３をウエットエッチングする。これにより、層間絶縁膜１３における画素電極が形成される領域に凹部１３ａが形成され、画素電極と画素電極との間となるべきところに凸部１３ｂが形成される。なお、ウエットエッチングは等方性エッチングであるため、レジストマスク１４の下の層間絶縁膜（即ちレジストマスク１４で覆われている層間絶縁膜）も一部エッチングされる。このため、凸部１３ｂの幅はレジストマスク１４の幅より狭く形成され、凸部１３ｂの側面には曲率を有する面又は傾斜面が形成される。
【００３０】
この後、図１（Ｃ）に示すように、前記レジストマスク１４を除去する。次いで、層間絶縁膜１３に第１及び第２のＴＦＴ１１，１２それぞれのドレイン電極上に位置するコンタクトホール１３ｃ，１３ｄを形成する。次いで、コンタクトホール１３ｃ，１３ｄ内及び層間絶縁膜１３上に導電膜１５を形成する。
【００３１】
次に、図１（Ｄ）に示すように、層間絶縁膜の凸部１３ｂ上の導電膜をＣＭＰにより研磨除去する。この際、層間絶縁膜１３の一部が研磨除去されても良い。このようにして層間絶縁膜１３上に第１及び第２の画素電極１５ａ，１５ｂが形成され、第１の画素電極１５ａと第２の画素電極１５ｂとの間には凸部１３ｂが配置され、この凸部によって隣接する第１及び第２の画素電極が絶縁分離される。第１の画素電極１５ａは第１のＴＦＴ１１のドレイン電極に電気的に接続され、第２の画素電極１５ｂは第２のＴＦＴ１２のドレイン電極に電気的に接続される。
【００３２】
図１（Ｄ）に示す層間絶縁膜の凸部１３ｂの寸法形状は次の通りとする。
電極間隔ｘは、０．１μｍ以上１．０μｍ以下であることが好ましい。ｘの下限を０．１μｍとしたのは、隣接する画素電極間が短絡しない間隔とするためであり、ｘの上限を１．０μｍとしたのは、開口率を高められる間隔とするためである。
【００３３】
また、通常のラビングのみで液晶の配向を制御する場合は、段差（凸部の高さ）が少ないほうが好ましい。このため、凸部の高さｙは０．２μｍ以下であることが好ましい。
【００３４】
また、凸部に形成されるテーパー形状を精密に制御することにより、ラビングしないで液晶の配向を制御することも可能である。この場合、テーパー角度θが３０〜６０°のとき、凸部の高さｙは、０．２μｍ以上セルギャップの５０％以下であることが好ましく、さらに好ましくは０．２μｍ以上１．５μｍ以下である。但し、セルギャップとは、画素電極と対向基板との間隔をいう。
【００３５】
上記実施の形態１によれば、レジストマスク１４をマスクとして層間絶縁膜１３をウエットエッチングすることにより、該層間絶縁膜１３に凸部１３ｂを形成し、この凸部を隣接する画素電極の間の絶縁分離用の絶縁物とする。従って、隣接する画素電極の間隔を従来の加工マージンで決定される限界よりも縮小することが可能となり、さらに、隣接する画素電極の短絡を防ぐことができる。
【００３６】
また、ウエットエッチングは等方性エッチングであるため、レジストマスクの下方内側まで層間絶縁膜１３がエッチングされ、凸部の幅（電極間隔ｘ）をレジストマスク１４の幅より細くすることができる。すなわち、従来のレジストの加工限界よりも更に細いエッチング加工が可能となるため、確実に画素電極間の短絡を防止しつつ、画素電極間を狭くすることができる。具体的には、電極間隔ｘを０．１μｍ以上１．０μｍ以下にすることが可能である。これにより、より広い領域で液晶材料を駆動することができ、開口率の向上を図ることができる。
【００３７】
また、隣接する画素電極の間が層間絶縁膜の凸部１３ｂであるため、導電膜１５をＣＭＰにより研磨除去することが容易である。
【００３８】
また、従来のアクティブマトリクス型液晶表示装置において各画素電極の極性が逆の場合、横電界が原因のディスクリネーションによりコントラストの低下が起こりやすい。これに対し、本実施の形態では、隣接する画素電極の間の層間絶縁膜を凸に形成しているため、横電界よりも縦電界の方が強くなり、ディスクリネーションにより光漏れを抑制することができる。
【００３９】
（実施の形態２）
図２（Ａ）乃至（Ｄ）は、本発明に係る実施の形態２による半導体装置の一例であるアクティブマトリクス型液晶表示装置の作製方法を示す断面図であり、図１と同一部分には同一符号を付す。
【００４０】
図２（Ａ）に示すように、実施の形態１と同様の方法により、基板１０の上に第１及び第２のＴＦＴ１１，１２を形成し、第１及び第２のＴＦＴ１１，１２の上に層間絶縁膜１３を形成する。
【００４１】
この後、層間絶縁膜１３上にレジスト膜を塗布し、このレジスト膜を露光、現像することにより、該層間絶縁膜１３上にはレジストマスク１６が形成される。レジストマスク１６は、画素電極と画素電極との間となるべきところが覆われたマスクであり、言い換えると、画素電極が形成される領域が開口されたマスクである。
【００４２】
次いで、レジストマスク１６をマスクとして層間絶縁膜１３を第１の条件でドライエッチングする。これにより、層間絶縁膜１３における画素電極が形成される領域に凹部２３ａが形成され、画素電極と画素電極との間となるべきところに凸部２３ｂが形成される。なお、第１の条件は、層間絶縁膜１３がほぼ垂直にエッチングされるような条件である。
【００４３】
次に、図２（Ｂ）に示すように、レジストマスク１６をマスクとして層間絶縁膜１３を第２の条件でドライエッチングする。第２の条件は、レジストマスク１６を後退させながら層間絶縁膜１３をドライエッチングして凸部２３ｂの側面に曲率を有する面又は傾斜面を形成するような条件である。これにより、凸部２３ｂの幅はドライエッチングする前のレジストマスク１６の幅より狭く形成され、凸部２３ｂの側面には曲率を有する面又は傾斜面が形成される。
【００４４】
この後、図２（Ｃ）に示すように、前記レジストマスク１６を除去する。次いで、層間絶縁膜１３に第１及び第２のＴＦＴ１１，１２それぞれのドレイン電極上に位置するコンタクトホール１３ｃ，１３ｄを形成する。次いで、コンタクトホール１３ｃ，１３ｄ内及び層間絶縁膜１３上に導電膜１５を形成する。
【００４５】
次に、図２（Ｄ）に示すように、実施の形態１の場合と同様に、層間絶縁膜の凸部２３ｂ上の導電膜をＣＭＰにより研磨除去する。この際、層間絶縁膜１３の一部が研磨除去されても良い。このようにして層間絶縁膜１３上に第１及び第２の画素電極１５ａ，１５ｂが形成され、第１の画素電極１５ａと第２の画素電極１５ｂとの間には凸部２３ｂが配置され、この凸部によって隣接する第１及び第２の画素電極が絶縁分離される。なお、図２（Ｄ）に示す層間絶縁膜の凸部２３ｂの寸法形状、即ち電極間隔ｘと凸部の高さｙは実施の形態１と同様とする。
【００４６】
上記実施の形態２においても実施の形態１と同様の効果を得ることができる。すなわち、実施の形態２では、レジストマスク１６をマスクとして層間絶縁膜１３を第１の条件でドライエッチングして該層間絶縁膜１３をほぼ垂直に加工した後、レジストマスク１６をマスクとして層間絶縁膜１３を第２の条件でドライエッチングする。これにより、レジストマスク１６を後退させながら層間絶縁膜がドライエッチングされ、凸部２３ｂの幅（電極間隔ｘ）をエッチング前のレジストマスク１６の幅より細くすることができる。すなわち、従来のレジストの加工限界よりも更に細いエッチング加工が可能となるため、確実に画素電極間の短絡を防止しつつ、画素電極間を狭くすることができる。これにより、より広い領域で液晶材料を駆動することができ、開口率の向上を図ることができる。
また、凸部２３ｂの他の作製方法として、次の２つの作製方法を用いることも可能である。一つは、第１のエッチング条件でレジストの断面形状をテーパー状にした後、第２のエッチング条件でレジストを後退させながら層間絶縁膜をエッチングする方法である。
他の一つは、最初からテーパー形状のレジストマスクを形成して、レジストマスクを後退させながら層間絶縁膜をエッチングする方法である。
【００４７】
また、隣接する画素電極の間が層間絶縁膜の凸部２３ｂであるため、導電膜１５をＣＭＰにより研磨除去することが容易である。
【００４８】
また、従来のアクティブマトリクス型液晶表示装置において各画素電極の極性が逆の場合、横電界が原因のディスクリネーションによりコントラストの低下が起こりやすい。これに対し、本実施の形態では、隣接する画素電極の間の層間絶縁膜を凸に形成しているため、横電界よりも縦電界の方が強くなり、ディスクリネーションにより光漏れを抑制することができる。
【００４９】
尚、本発明は前記実施の形態に限定されず、種々変更して実施することが可能である。
また、前記実施の形態１及び実施の形態２では、層間絶縁膜の凸部上の導電膜をＣＭＰにより研磨除去しているが、ＣＭＰ以外の方法で導電膜を除去することも可能であり、例えば層間絶縁膜の凸部上に導電膜を形成した後、塗布膜（レジスト膜等）を形成し、塗布膜と導電膜とをエッチングして層間絶縁膜の凸部上の導電膜を除去するエッチバック法を用いても良い。なお、エッチバック法を用いた場合、層間絶縁膜の凸部上の導電膜を除去した後、塗布膜を除去する。
【００５０】
また、前記実施の形態１及び実施の形態２では、アクティブマトリクス型液晶表示装置を用いて本発明を説明しているが、本発明を他の表示装置、例えば有機ＥＬ、無機ＥＬなどに適用することも可能である。
【００５１】
【実施例】
（実施例１）
図３（Ａ）乃至（Ｃ）及び図４（Ａ）乃至（Ｃ）は、本発明の実施例１によるアクティブマトリクス基板の作製方法を示す断面図である。
【００５２】
まず、図３（Ａ）に示すように、ガラス基板又は石英基板などの基板１００を用意し、この基板１００上に公知の手法により無機絶縁膜からなる下地絶縁膜１０１を１０〜２００ｎｍの厚さで形成する。この下地絶縁膜１０１は、基板上にＳｉＨ4、ＮＨ3、Ｎ2Ｏから形成される酸化窒化シリコン膜１０１ａを５０ｎｍの膜厚で成膜し、この酸化窒化シリコン膜１０１ａの上にＳｉＨ4、Ｎ2Ｏから形成される酸化窒化シリコン膜１０１ｂを１００ｎｍの膜厚で成膜したものを用いる。なお、下地絶縁膜１０１は、ガラス基板中に含まれるアルカリ金属が半導体層中に拡散しないようにバリア膜として形成するものであるため、石英基板を用いる場合には下地絶縁膜を形成する工程を省略することも可能である。
【００５３】
次に、下地絶縁膜１０１の上に公知の手法により結晶性半導体膜を形成する。すなわち、下地絶縁膜１０１上に非晶質珪素膜をプラズマＣＶＤ法、減圧ＣＶＤ法もしくはスパッタ法を用いて成膜した後、非晶質珪素膜の上に、金属元素を含む溶液、例えば重量換算で１〜１０ｐｐｍのニッケルを含む酢酸ニッケル塩溶液をスピナーでスピンコート法により塗布して触媒元素含有層を形成する。なお、ここでは、ニッケルを含む溶液を用いているが、他の金属元素を含む溶液を用いることも可能である。他の金属元素としては、鉄、コバルト、ルテニウム、パラジウム、オスミウム、イリジウム、白金、銅、金などの群より選ばれた１種又は複数種を用いることも可能である。次いで、例えば５００℃の温度、１時間の加熱時間で基板を加熱処理することにより、非晶質珪素膜が含有する水素を放出させる。次に、基板を５００〜６５０℃の温度で１〜２４時間の加熱時間（例えば５００℃で４時間の加熱時間）で加熱することにより、下地絶縁膜１０１上に結晶性珪素膜を形成する。この際の加熱方法はレーザ照射によるものであっても良い。
【００５４】
この後、結晶性珪素膜中から金属元素のゲッタリングを行い、結晶性珪素膜中の金属元素を除去又は濃度を低減する。ゲッタリングの手法としては、結晶性珪素膜の一部にリン又は希ガス（代表的にはアルゴン）などを添加してゲッタリングサイトを形成した後、熱処理を行って触媒元素を移動させる方法、若しくはリン又は希ガスなどを含有した非晶質半導体膜又は結晶質半導体を酸化膜を介して積層し、ゲッタリングサイトとして熱処理を行って触媒元素をゲッタリングサイトに移動させる方法を用いれば良い。ゲッタリング後の結晶性珪素膜の不純物金属元素の濃度を１×１０17／ｃｍ3以下（ＳＩＭＳ（二次イオン質量分析法）の測定限界以下）とすることが好ましく、より好ましくはＩＣＰ−ＭＳ（誘導結合高周波プラズマ分光質量分析法）により５×１０16／ｃｍ3以下とすることである。
【００５５】
次に、前記結晶性珪素膜を所望の形状にエッチングすることにより、下地絶縁膜１０１上には該結晶性珪素膜からなる活性層１０３〜１０６が形成される。次いで、活性層１０３〜１０６及び下地絶縁膜１０１の上にプラズマＣＶＤ法またはスパッタ法によりゲート絶縁膜１０７を形成する。この後、ｐチャネル型ＴＦＴとなる半導体膜（図３（Ａ）に示す領域１０４）のチャネル形成領域以外の領域に、ｎ型を付与する不純物を選択的に添加する。次いで、ゲート絶縁膜１０７の上に膜厚が３０ｎｍ程度の窒化タンタル膜からなる第１の導電膜１０８を成膜する。次いで、第１の導電膜１０８の上に膜厚が３７０ｎｍ程度のタングステン膜からなる第２の導電膜１０９を成膜する。
【００５６】
なお、ここでは第１の導電膜６１０に窒化タンタル膜を用い、第２の導電膜１０９にタングステン膜を用いているが、これに限定されるものではなく、第１及び第２の導電膜１０８，１０９それぞれに、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）からなる群から選ばれた元素からなる膜、前記群から選ばれた１又は複数の元素を少なくとも主成分とする合金材料若しくは化合物材料からなる膜、又は、銀−銅−パラジウム合金（ＡｇＰｄＣｕ合金）膜を用いることも可能である。
【００５７】
この後、特開２０００−２４３９７５号公報の実施例１に示されているような公知の手法を用いることによりアクティブマトリクス基板を作製する。
すなわち、図３（Ｂ）に示すように、第１及び第２の導電膜１０８，１０９をパターニングすることにより、ゲート絶縁膜１０７上には第１及び第２の導電膜１２１ａ，１２１ｂからなる第１のゲート電極、第１及び第２の導電膜１２２ａ，１２２ｂからなる第２のゲート電極、第１及び第２の導電膜１２３ａ，１２３ｂからなる第３のゲート電極、第１及び第２の導電膜１２４ａ，１２４ｂからなる第４のゲート電極が形成される。なお、ここでは第１及び第２の導電膜からなるゲート電極を形成しているが、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）等の１層の導電膜からなるゲート電極を形成することも可能である。
【００５８】
次いで、Ｎ−ＴＦＴ及びＰ−ＴＦＴそれぞれにＶ族及びIII族の不純物元素をドーピングする。これにより、Ｎ−ＴＦＴの活性層には低濃度不純物領域１２１〜１２３及びソース領域又はドレイン領域１２４〜１２６が形成され、Ｐ−ＴＦＴの活性層にはソース領域又はドレイン領域１２７が形成される。次いで、ゲート電極を含む全面上にプラズマＣＶＤ法による膜厚５０ｎｍ程度の窒化シリコン膜等からなる無機絶縁膜である第１の層間絶縁膜１３０を形成する。なお、Ｖ族及びIII族の不純物元素をドーピングした後、必要に応じて加熱処理又はレーザーアニール等で不純物元素の活性化を行う。
【００５９】
次に、図３（Ｃ）に示すように、第１の層間絶縁膜１３０の上にプラズマＣＶＤ法による膜厚５３０ｎｍ程度の酸化シリコン膜等からなる無機絶縁膜である第２の層間絶縁膜１３１を形成する。次いで、第１、第２の層間絶縁膜１３０，１３１及びゲート絶縁膜１０７にコンタクトホールを形成する。次いで、このコンタクトホール内及び第２の層間絶縁膜１３１上にチタン膜とアルミニウム膜を積層した導電膜を形成し、この導電膜を所望の形状にエッチングすることにより、第２の層間絶縁膜１３１上には配線１４２〜１５１が形成される。
【００６０】
この後、図４（Ａ）に示すように、配線１４２〜１５１を含む全面上にプラズマＣＶＤ法により膜厚が１００ｎｍ程度の酸化シリコン膜などの無機絶縁膜からなる第３の層間絶縁膜１６１を成膜する。次いで、第３の層間絶縁膜１６１上に膜厚が１００ｎｍ程度のＡｌからなる第４の導電膜を成膜し、第４の導電膜をパターニングすることにより、第３の層間絶縁膜１６１上には第４の導電膜からなるブラックマトリクス１６２，１６３が形成される。
【００６１】
次いで、ブラックマトリクス１６２，１６３を含む全面上にプラズマＣＶＤ法により膜厚６００〜１０００ｎｍ程度の酸化シリコン膜などからなる第４の層間絶縁膜１６４を形成する。次いで、第４の層間絶縁膜１６４上にレジスト膜を塗布し、このレジスト膜を露光、現像することにより、第４の層間絶縁膜１６４上にはレジストマスク１６５，１６６が形成される。
【００６２】
次に、図４（Ｂ）に示すように、レジストマスク１６５，１６６をマスクとして第４の層間絶縁膜１６４をウエットエッチングする。この際のエッチング条件は、１８〜２５℃の温度の１／１００ＨＦとフッ化アンモニウムの水溶液に基板を数分間浸して第４の層間絶縁膜をウエットエッチングするものである。このようにして第４の層間絶縁膜１６４における画素電極が形成される領域に凹部１６４ａが形成され、画素電極と画素電極との間となるべきところに凸部１６４ｂが形成される。なお、ウエットエッチングは等方性エッチングであるため、レジストマスク１６５，１６６の下の第４の層間絶縁膜（即ちレジストマスク１６５，１６６で覆われている第４の層間絶縁膜）も一部エッチングされる。このため、凸部１６４ｂの幅はレジストマスク１６５，１６６の幅より狭く形成され、凸部１６４ｂの側面には曲率を有する面又は傾斜面が形成される。
【００６３】
次いで、前記レジストマスク１６５，１６６を除去する。次いで、第３及び第４の層間絶縁膜１６１，１６４に配線１４８，１５１上に位置するコンタクトホールを形成する。次いで、コンタクトホール内及び第４の層間絶縁膜１６４上に膜厚１００ｎｍ程度のＩＴＯからなる第５の導電膜１７２を形成する。
【００６４】
なお、第５の導電膜１７２としては、反射型の液晶表示装置の場合、光反射率の高い金属膜、代表的にはアルミニウム又は銀を主成分とする材料膜、或いはそれらの積層膜等を用いることが好ましく、透過型の液晶表示装置の場合、透光性を有する導電膜、代表的にはＩＴＯ（酸化インジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3−ＺｎＯ）、酸化亜鉛（ＺｎＯ）等を用いることが好ましい。
【００６５】
この後、図４（Ｃ）に示すように、第４の層間絶縁膜の凸部１６４ｂ上の第５の導電膜１７２をＣＭＰにより研磨除去する。この際、第４の層間絶縁膜１６４の一部が研磨除去されても良い。このようにして第４の層間絶縁膜１６４上に第１及び第２の画素電極１８１，１８２が形成され、第１の画素電極１８１と第２の画素電極１８２との間には凸部１６４ｂが配置され、この凸部によって隣接する第１及び第２の画素電極が絶縁分離される。第１の画素電極１８１は配線１４８に電気的に接続され、第２の画素電極１８２は配線１５１に電気的に接続される。以上の工程により、ｎチャネル型ＴＦＴ１９１、ｐチャネル型ＴＦＴ１９２を有する駆動回路１９５と画素ＴＦＴ１９３，１９４を有する画素部１９６を同一基板上に有するアクティブマトリクス基板を作製することができる。
【００６６】
図４（Ｃ）に示す第４の層間絶縁膜の凸部１６４ｂの寸法形状は実施の形態１の場合と同様とする。
【００６７】
上記実施例１によれば、レジストマスク１６５，１６６をマスクとして第４の層間絶縁膜１６４をウエットエッチングすることにより、該層間絶縁膜１６４に凸部１６４ｂを形成し、この凸部を隣接する画素電極の間の絶縁分離用の絶縁物とする。従って、隣接する画素電極の間隔を従来の加工マージンで決定される限界よりも縮小することが可能となり、さらに、隣接する画素電極の短絡を防ぐことができる。
【００６８】
また、ウエットエッチングは等方性エッチングであるため、レジストマスクの下方内側まで第４の層間絶縁膜１６４がエッチングされ、凸部の幅（電極間隔）をレジストマスク１６５，１６６の幅より細くすることができる。すなわち、従来のレジストの加工限界よりも更に細いエッチング加工が可能となるため、確実に画素電極間の短絡を防止しつつ、画素電極間を狭くすることができる。具体的には、電極間隔を０．１μｍ以上１．０μｍ以下にすることが可能である。これにより、より広い領域で液晶材料を駆動することができ、開口率の向上を図ることができる。
【００６９】
また、隣接する画素電極の間が第４の層間絶縁膜の凸部１６４ｂであるため、第５の導電膜１７２をＣＭＰにより研磨除去することが容易である。
【００７０】
また、従来のアクティブマトリクス型液晶表示装置において各画素電極の極性が逆の場合、横電界が原因のディスクリネーションによりコントラストの低下が起こりやすい。これに対し、本実施例では、隣接する画素電極の間の第４の層間絶縁膜を凸に形成しているため、横電界よりも縦電界の方が強くなり、ディスクリネーションにより光漏れを抑制することができる。
【００７１】
尚、上記実施例１では、コンタクトホール内及び第４の層間絶縁膜１６４上にＩＴＯからなる第５の導電膜１７２を形成し、第４の層間絶縁膜の凸部１６４ｂ上の第５の導電膜１７２をＣＭＰにより研磨除去しているが、コンタクトホール内及び第４の層間絶縁膜１６４上に第１のＩＴＯを成膜し、第１のＩＴＯを焼成した後、第１のＩＴＯ上に第２のＩＴＯを成膜し、第４の層間絶縁膜の凸部１６４ｂ上の第１及び第２のＩＴＯをＣＭＰにより研磨除去することも可能である。この場合、第１及び第２のＩＴＯが第５の導電膜１７２に相当し、第１のＩＴＯは画素電極となる導電膜であり、第２のＩＴＯはＣＭＰによる研磨時に第１のＩＴＯを保護するための導電膜である。なお、第２のＩＴＯは、ＣＭＰによる研磨により画素電極を形成した後、除去する。
【００７２】
（実施例２）
図５（Ａ）乃至（Ｃ）は、本発明の実施例２によるアクティブマトリクス基板の作製方法を示す断面図であり、図３及び図４と同一部分には同一符号を付す。
【００７３】
まず、実施例１の図３（Ａ）〜（Ｃ）に示す工程と同様の工程を行う。
次いで、図５（Ａ）に示すように、配線１４２〜１５１を含む全面上にプラズマＣＶＤ法により膜厚が１００ｎｍ程度の酸化シリコン膜などの無機絶縁膜からなる第３の層間絶縁膜１６１を成膜する。次いで、第３の層間絶縁膜１６１上に膜厚が１００ｎｍ程度のＡｌからなる第４の導電膜を成膜し、第４の導電膜をパターニングすることにより、第３の層間絶縁膜１６１上には第４の導電膜からなるブラックマトリクス１６２，１６３が形成される。
【００７４】
次いで、ブラックマトリクス１６２，１６３を含む全面上にプラズマＣＶＤ法により膜厚６００〜１０００ｎｍ程度の酸化シリコン膜などからなる第４の層間絶縁膜１６４を形成する。次いで、第４の層間絶縁膜１６４上にレジスト膜を塗布し、このレジスト膜を露光、現像することにより、第４の層間絶縁膜１６４上にはレジストマスク２１５，２１６が形成される。レジストマスク２１５，２１６は、画素電極と画素電極との間となるべきところが覆われたマスクであり、言い換えると、画素電極が形成される領域が開口されたマスクである。
【００７５】
次いで、レジストマスク２１５，２１６をマスクとして第４の層間絶縁膜１６４を第１の条件でドライエッチングする。これにより、第４の層間絶縁膜１６４における画素電極が形成される領域に凹部１６４ａが形成され、画素電極と画素電極との間となるべきところに凸部１６４ｂが形成される。なお、第１の条件は、第４の層間絶縁膜１６４がほぼ垂直にエッチングされるような条件である。
【００７６】
次に、図５（Ｂ）に示すように、レジストマスク２１５，２１６をマスクとして第４の層間絶縁膜１６４を第２の条件でドライエッチングする。第２の条件は、エッチング用ガスに弗化炭素（ＣＦ4）と酸素（Ｏ2）を用い、それぞれのガス流量比を７０／３０（ｓｃｃｍ）として、レジストマスク２１５，２１６を後退させながら第４の層間絶縁膜１６４をドライエッチングして凸部１６４ｂの側面に曲率を有する面又は傾斜面を形成するような条件である。これにより、凸部１６４ｂの幅はドライエッチングする前のレジストマスク２１５，２１６の幅より狭く形成され、凸部１６４ｂの側面には曲率を有する面又は傾斜面が形成される。
【００７７】
次いで、前記レジストマスク２１５，２１６を除去する。次いで、第３及び第４の層間絶縁膜１６１，１６４に配線１４８，１５１上に位置するコンタクトホールを形成する。次いで、コンタクトホール内及び第４の層間絶縁膜１６４上に膜厚１００ｎｍ程度のＩＴＯからなる第５の導電膜１７２を形成する。なお、第５の導電膜１７２の材料は、実施例１の場合と同様である。
【００７８】
この後、図５（Ｃ）に示すように、第４の層間絶縁膜の凸部１６４ｂ上の第５の導電膜１７２をＣＭＰにより研磨除去する。この際、第４の層間絶縁膜１６４の一部が研磨除去されても良い。このようにして第４の層間絶縁膜１６４上に第１及び第２の画素電極１８１，１８２が形成され、第１の画素電極１８１と第２の画素電極１８２との間には凸部１６４ｂが配置され、この凸部によって隣接する第１及び第２の画素電極が絶縁分離される。以上の工程により、ｎチャネル型ＴＦＴ１９１、ｐチャネル型ＴＦＴ１９２を有する駆動回路１９５と画素ＴＦＴ１９３，１９４を有する画素部１９６を同一基板上に有するアクティブマトリクス基板を作製することができる。
【００７９】
図４（Ｃ）に示す第４の層間絶縁膜の凸部１６４ｂの寸法形状は実施の形態１の場合と同様とする。
【００８０】
上記実施例２においても実施例１と同様の効果を得ることがえきる。すなわち、実施例２では、レジストマスク２１５，２１６をマスクとして第４の層間絶縁膜１６４を第１の条件でドライエッチングして該層間絶縁膜をほぼ垂直に加工した後、レジストマスクをマスクとして該層間絶縁膜を第２の条件でドライエッチングする。これにより、レジストマスクを後退させながら該層間絶縁膜がドライエッチングされ、凸部１６４ｂの幅（電極間隔）をエッチング前のレジストマスクの幅より細くすることができる。すなわち、従来のレジストの加工限界よりも更に細いエッチング加工が可能となるため、確実に画素電極間の短絡を防止しつつ、画素電極間を狭くすることができる。これにより、より広い領域で液晶材料を駆動することができ、開口率の向上を図ることができる。
【００８１】
また、隣接する画素電極の間が層間絶縁膜の凸部１６４ｂであるため、導電膜１７２をＣＭＰにより研磨除去することが容易である。
【００８２】
また、従来のアクティブマトリクス型液晶表示装置において各画素電極の極性が逆の場合、横電界が原因のディスクリネーションによりコントラストの低下が起こりやすい。これに対し、本実施の形態では、隣接する画素電極の間の層間絶縁膜を凸に形成しているため、横電界よりも縦電界の方が強くなり、ディスクリネーションにより光漏れを抑制することができる。
【００８３】
（実施例３）
図６は、本発明の実施例３によるアクティブマトリクス型液晶表示装置（液晶表示パネル）の作製方法を説明する断面図である。
本実施例では、実施例１又は実施例２で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を、図６を参照しつつ以下に説明する。
【００８４】
まず、実施例１又は実施例２に従い、図４（Ｃ）又は図５（Ｃ）に示す状態のアクティブマトリクス基板を得た後、このアクティブマトリクス基板上に配向膜８１１を形成し、ラビング処理を行う。なお、配向膜を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサを所望の位置に形成しても良い。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布しても良い。
【００８５】
次いで、対向基板８０１を用意する。この対向基板には、着色層、遮光層が各画素に対応して配置されたカラーフィルタ８０２が設けられている。また、駆動回路の部分にも遮光層を設けた。このカラーフィルタと遮光層とを覆う平坦化膜８０７を設けた。次いで、平坦化膜上に透明導電膜からなる対向電極８０８を画素部に形成し、対向基板の全面に配向膜８１２を形成し、ラビング処理を施した。
【００８６】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材８０９で貼り合わせる。シール材にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料８１０を注入し、封止剤（図示せず）によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。このようにしてアクティブマトリクス型液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、公知の技術を用いて偏光板８０３等を適宜設けた。そして、公知の技術を用いてＦＰＣ（図示せず）を貼りつけた。このようにしてアクティブ型液晶モジュールを形成する。
【００８７】
次に、バックライト８０４、導光板８０５を設け、カバー８０６で覆うことにより、アクティブマトリクス型液晶表示装置が完成する。なお、カバー８０６と液晶モジュールは接着剤や有機樹脂を用いて貼り合わせる。また、基板と対向基板を貼り合わせる際、枠で囲んで有機樹脂を枠と基板との間に充填して接着してもよい。また、透過型であるので偏光板８０３は、アクティブマトリクス基板と対向基板の両方に貼り付ける。
【００８８】
尚、本発明は前述した実施例に限定されず、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば、ＬＣＤ基板以外の基板に本発明を適用することも可能であり、また液晶表示装置以外の電気光学装置、半導体装置に本発明を適用することも可能である。
【００８９】
前記実施例に示した液晶表示装置は、様々な電子機器のディスプレイとして利用される。なお、電子機器とは、液晶表示装置を搭載した製品と定義する。その様な電子機器としては、ビデオカメラ、スチルカメラ、プロジェクター、プロジェクションＴＶ、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ（ノート型を含む）、携帯情報端末（モバイルコンピュータ、携帯電話等）などが挙げられる。
【００９０】
【発明の効果】
以上説明したように本発明によれば、隣接する画素電極の間隔を従来の加工マージンで決定される限界よりも縮小し、かつ隣接する画素電極の短絡を防ぐことができる。
【図面の簡単な説明】
【図１】（Ａ）乃至（Ｄ）は、本発明に係る実施の形態１による半導体装置の一例であるアクティブマトリクス型液晶表示装置の作製方法を示す断面図である。
【図２】（Ａ）乃至（Ｄ）は、本発明に係る実施の形態２による半導体装置の一例であるアクティブマトリクス型液晶表示装置の作製方法を示す断面図である。
【図３】（Ａ）乃至（Ｃ）は、本発明の実施例１によるアクティブマトリクス基板の作製方法を示す断面図である。
【図４】（Ａ）乃至（Ｃ）は、本発明の実施例１によるアクティブマトリクス基板の作製方法を示すものであり、図３（Ｃ）の次の工程を示す断面図である。
【図５】（Ａ）乃至（Ｃ）は、本発明の実施例２によるアクティブマトリクス基板の作製方法を示す断面図である。
【図６】本発明の実施例３によるアクティブマトリクス型液晶表示装置の作製方法を説明する断面図である。
【符号の説明】
１０，１００…基板 １１…第１のＴＦＴ
１２…第２のＴＦＴ １３…層間絶縁膜
１３ａ，２３ａ…凹部 １３ｂ，２３ｂ…凸部
１３ｃ，１３ｄ…コンタクトホール １４，１６…レジストマスク
１５…導電膜
１５ａ，１５ｂ…第１及び第２の画素電極
１７…遮光膜 １０１…下地絶縁膜
１０１ａ，１０１ｂ…酸化窒化シリコン膜
１０３〜１０６…活性層 １０７…ゲート絶縁膜
１０８，１２１ａ，１２２ａ，１２３ａ，１２４ａ…第１の導電膜
１０９，１２１ｂ，１２２ｂ，１２３ｂ，１２４ｂ…第２の導電膜
１２１〜１２３…低濃度不純物領域
１２４〜１２７…ソース領域又はドレイン領域
１３０…第１の層間絶縁膜 １３１…第２の層間絶縁膜
１４２〜１５１…配線 １６１…第３の層間絶縁膜
１６２，１６３…ブラックマトリクス １６４…第４の層間絶縁膜
１６４ａ…凹部 １６４ｂ…凸部
１６５，１６６，２１５，２１６…レジストマスク
１７２…第５の導電膜 １８１…第１の画素電極
１８２…第２の画素電極 １９１…ｎチャネル型ＴＦＴ
１９２…ｐチャネル型ＴＦＴ １９３，１９４…画素ＴＦＴ
１９５…駆動回路 １９６…画素部
８０１…対向基板 ８０２…カラーフィルタ
８０３…偏光板 ８０４…バックライト
８０５…導光板 ８０６…カバー
８０７…平坦化膜 ８０８…対向電極
８０９…シール材 ８１０…液晶材料
８１１，８１２…配向膜
Claims (7)
- 基板上に薄膜トランジスタを形成する工程と、
前記薄膜トランジスタの上方に絶縁膜を形成する工程と、
前記絶縁膜上に、隣接する画素電極形成領域の間を覆うレジストマスクを形成する工程と、
前記レジストマスクをマスクとして前記絶縁膜をウエットエッチングすることにより、隣接する画素電極形成領域の間に位置し、且つ傾斜面を備えた凸部を前記絶縁膜に形成する工程と、
前記絶縁膜に接して導電膜を形成する工程と、
前記凸部の上部付近の前記導電膜をＣＭＰで研磨除去することにより、前記導電膜からなる画素電極を前記絶縁膜に接して形成するとともに、隣接する前記画素電極を前記凸部によって絶縁分離する工程と、を具備し、
前記凸部に設けられた前記傾斜面の傾斜角度は３０〜６０°であり、前記凸部の高さは０．２μｍ以上セルギャップの５０％以下であることを特徴とする半導体装置の作製方法。 - 基板上に薄膜トランジスタを形成する工程と、
前記薄膜トランジスタの上方に絶縁膜を形成する工程と、
前記絶縁膜上に、隣接する画素電極形成領域の間を覆うレジストマスクを形成する工程と、
前記レジストマスクをマスクとして前記絶縁膜をウエットエッチングすることにより、隣接する画素電極形成領域の間に位置し、且つ傾斜面を備えた凸部を前記絶縁膜に形成する工程と、
前記絶縁膜に接して導電膜を形成する工程と、
前記凸部の上部付近の前記導電膜をＣＭＰで研磨除去することにより、前記導電膜からなる画素電極を前記絶縁膜に接して形成するとともに、隣接する前記画素電極を前記凸部によって絶縁分離する工程と、を具備し、
前記凸部に設けられた前記傾斜面の傾斜角度は３０〜６０°であり、前記凸部の高さは０．２μｍ以上１．５μｍ以下であることを特徴とする半導体装置の作製方法。 - 基板上に薄膜トランジスタを形成する工程と、
前記薄膜トランジスタの上方に絶縁膜を形成する工程と、
前記絶縁膜上に、隣接する画素電極形成領域の間を覆うレジストマスクを形成する工程と、
前記レジストマスクをマスクとして前記絶縁膜を第１の条件でドライエッチングすることにより、隣接する画素電極形成領域の間に位置し、且つほぼ垂直な側面を有する凸部を前記絶縁膜に形成する工程と、
前記レジストマスクをマスクとして前記絶縁膜を第２の条件でドライエッチングすることにより、前記ほぼ垂直な側面を有する凸部に傾斜面を形成する工程と、
前記絶縁膜に接して導電膜を形成する工程と、
前記凸部の上部付近の前記導電膜をＣＭＰで研磨除去することにより、前記導電膜からなる画素電極を前記絶縁膜に接して形成するとともに、隣接する前記画素電極を前記凸部によって絶縁分離する工程と、を具備し、
前記凸部に設けられた前記傾斜面の傾斜角度は３０〜６０°であり、前記凸部の高さは０．２μｍ以上セルギャップの５０％以下であることを特徴とする半導体装置の作製方法。 - 基板上に薄膜トランジスタを形成する工程と、
前記薄膜トランジスタの上方に絶縁膜を形成する工程と、
前記絶縁膜上に、隣接する画素電極形成領域の間を覆うレジストマスクを形成する工程と、
前記レジストマスクをマスクとして前記絶縁膜を第１の条件でドライエッチングすることにより、隣接する画素電極形成領域の間に位置し、且つほぼ垂直な側面を有する凸部を前記絶縁膜に形成する工程と、
前記レジストマスクをマスクとして前記絶縁膜を第２の条件でドライエッチングすることにより、前記ほぼ垂直な側面を有する凸部に傾斜面を形成する工程と、
前記絶縁膜に接して導電膜を形成する工程と、
前記凸部の上部付近の前記導電膜をＣＭＰで研磨除去することにより、前記導電膜からなる画素電極を前記絶縁膜に接して形成するとともに、隣接する前記画素電極を前記凸部によって絶縁分離する工程と、を具備し、
前記凸部に設けられた前記傾斜面の傾斜角度は３０〜６０°であり、前記凸部の高さは０．２μｍ以上１．５μｍ以下であることを特徴とする半導体装置の作製方法。 - 基板上に薄膜トランジスタを形成する工程と、
前記薄膜トランジスタの上方に絶縁膜を形成する工程と、
前記絶縁膜上に、隣接する画素電極形成領域の間を覆うテーパー形状のレジストマスクを形成する工程と、
前記レジストマスクをマスクとして前記絶縁膜をドライエッチングすることにより、隣接する画素電極形成領域の間に位置し、且つ傾斜面を備えた凸部を前記絶縁膜に形成する工程と、
前記絶縁膜に接して導電膜を形成する工程と、
前記凸部の上部付近の前記導電膜をＣＭＰで研磨除去することにより、前記導電膜からなる画素電極を前記絶縁膜に接して形成するとともに、隣接する前記画素電極を前記凸部によって絶縁分離する工程と、を具備し、
前記凸部に設けられた前記傾斜面の傾斜角度は３０〜６０°であり、前記凸部の高さは０．２μｍ以上セルギャップの５０％以下であることを特徴とする半導体装置の作製方法。 - 基板上に薄膜トランジスタを形成する工程と、
前記薄膜トランジスタの上方に絶縁膜を形成する工程と、
前記絶縁膜上に、隣接する画素電極形成領域の間を覆うテーパー形状のレジストマスクを形成する工程と、
前記レジストマスクをマスクとして前記絶縁膜をドライエッチングすることにより、隣接する画素電極形成領域の間に位置し、且つ傾斜面を備えた凸部を前記絶縁膜に形成する工程と、
前記絶縁膜に接して導電膜を形成する工程と、
前記凸部の上部付近の前記導電膜をＣＭＰで研磨除去することにより、前記導電膜からなる画素電極を前記絶縁膜に接して形成するとともに、隣接する前記画素電極を前記凸部によって絶縁分離する工程と、を具備し、
前記凸部に設けられた前記傾斜面の傾斜角度は３０〜６０°であり、前記凸部の高さは０．２μｍ以上１．５μｍ以下であることを特徴とする半導体装置の作製方法。 - 請求項１乃至６のいずれか一項において、前記凸部の幅は０．１μｍ以上１．０μｍ以下であることを特徴とする半導体装置の作製方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002378892A JP4097521B2 (ja) | 2002-12-27 | 2002-12-27 | 半導体装置の作製方法 |
| US10/742,955 US7439087B2 (en) | 2002-12-27 | 2003-12-23 | Semiconductor device and manufacturing method thereof |
| US12/071,976 US8193531B2 (en) | 2002-12-27 | 2008-02-28 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002378892A JP4097521B2 (ja) | 2002-12-27 | 2002-12-27 | 半導体装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004212436A JP2004212436A (ja) | 2004-07-29 |
| JP2004212436A5 JP2004212436A5 (ja) | 2006-02-16 |
| JP4097521B2 true JP4097521B2 (ja) | 2008-06-11 |
Family
ID=32815571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002378892A Expired - Fee Related JP4097521B2 (ja) | 2002-12-27 | 2002-12-27 | 半導体装置の作製方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7439087B2 (ja) |
| JP (1) | JP4097521B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100611652B1 (ko) * | 2004-06-28 | 2006-08-11 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 소자 및 그 제조방법 |
| KR20060083247A (ko) * | 2005-01-14 | 2006-07-20 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP2007059128A (ja) * | 2005-08-23 | 2007-03-08 | Canon Inc | 有機ｅｌ表示装置およびその製造方法 |
| KR101353298B1 (ko) * | 2007-02-02 | 2014-01-20 | 삼성디스플레이 주식회사 | 표시기판, 그 제조방법 및 이를 갖는 표시장치 |
| JP5836846B2 (ja) | 2011-03-11 | 2015-12-24 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| US9553200B2 (en) * | 2012-02-29 | 2017-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP5888557B2 (ja) | 2012-03-14 | 2016-03-22 | Ｎｌｔテクノロジー株式会社 | 液晶表示装置 |
| CN103926760B (zh) * | 2013-01-14 | 2017-08-25 | 瀚宇彩晶股份有限公司 | 像素结构及像素阵列基板 |
| US9012261B2 (en) | 2013-03-13 | 2015-04-21 | Intermolecular, Inc. | High productivity combinatorial screening for stable metal oxide TFTs |
| US9202690B2 (en) | 2013-12-20 | 2015-12-01 | Intermolecular, Inc. | Methods for forming crystalline IGZO through annealing |
| CN114924437B (zh) * | 2022-05-20 | 2024-01-12 | 北京京东方技术开发有限公司 | 阵列基板及其制备方法、显示装置 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05158068A (ja) | 1991-12-03 | 1993-06-25 | Stanley Electric Co Ltd | 液晶表示装置とその製造方法 |
| EP0612102B1 (en) * | 1993-02-15 | 2001-09-26 | Semiconductor Energy Laboratory Co., Ltd. | Process for the fabrication of a crystallised semiconductor layer |
| JP3300153B2 (ja) | 1993-02-15 | 2002-07-08 | 株式会社半導体エネルギー研究所 | 半導体装置の製造方法 |
| US6413805B1 (en) * | 1993-03-12 | 2002-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device forming method |
| JP2873669B2 (ja) | 1993-12-24 | 1999-03-24 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JPH07321328A (ja) * | 1994-05-27 | 1995-12-08 | Hitachi Ltd | 薄膜トランジスタ駆動液晶表示装置およびその製法 |
| JP3108861B2 (ja) | 1995-06-30 | 2000-11-13 | キヤノン株式会社 | アクティブマトリクス基板、該基板を用いた表示装置、及びこれらの製造方法 |
| JP3537938B2 (ja) | 1995-12-22 | 2004-06-14 | 株式会社半導体エネルギー研究所 | アクティブマトリクス表示装置の作製方法 |
| JPH1039332A (ja) | 1996-07-19 | 1998-02-13 | Seiko Epson Corp | 液晶パネルおよび液晶パネル用基板並びに投射型表示装置 |
| KR100197697B1 (ko) * | 1996-08-12 | 1999-06-15 | 윤종용 | 냉장실의 내기온도 상승방지 장치 및 방법 |
| DE69841083D1 (de) * | 1997-06-12 | 2009-10-01 | Sharp Kk | Anzeigevorrichtung mit vertikal ausgerichtetem Flüssigkristall |
| JP3199311B2 (ja) | 1997-10-24 | 2001-08-20 | キヤノン株式会社 | 表示装置用基板、この基板を用いた液晶装置、表示装置、投射型液晶表示装置、及び表示装置用基板の製造方法 |
| US6512566B1 (en) | 1997-10-24 | 2003-01-28 | Canon Kabushiki Kaisha | Matrix substrate, liquid crystal display device using it, and method for producing the matrix substrate |
| JP3279234B2 (ja) * | 1997-10-27 | 2002-04-30 | キヤノン株式会社 | 半導体装置の製造方法 |
| US6524895B2 (en) * | 1998-12-25 | 2003-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP4869464B2 (ja) | 1998-12-25 | 2012-02-08 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| US6747289B2 (en) * | 2000-04-27 | 2004-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating thereof |
| US7167226B2 (en) | 2000-11-02 | 2007-01-23 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device having particular configuration of pixel electrodes |
| JP4202091B2 (ja) | 2002-11-05 | 2008-12-24 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型液晶表示装置の作製方法 |
-
2002
- 2002-12-27 JP JP2002378892A patent/JP4097521B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-23 US US10/742,955 patent/US7439087B2/en not_active Expired - Fee Related
-
2008
- 2008-02-28 US US12/071,976 patent/US8193531B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040229466A1 (en) | 2004-11-18 |
| JP2004212436A (ja) | 2004-07-29 |
| US20080157089A1 (en) | 2008-07-03 |
| US7439087B2 (en) | 2008-10-21 |
| US8193531B2 (en) | 2012-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8193531B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3980156B2 (ja) | アクティブマトリクス型表示装置 | |
| JP4301259B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP4485078B2 (ja) | 半導体装置の作製方法 | |
| US6927815B2 (en) | Thin film transistor liquid crystal display and method for manufacturing the same | |
| JP5057613B2 (ja) | 半導体装置及び電子機器 | |
| KR100879040B1 (ko) | 박막 트랜지스터 어레이 기판, 그 제조 방법 및 표시장치 | |
| JP2001125134A (ja) | アクティブマトリクス基板及びその製造方法 | |
| JP5324758B2 (ja) | 薄膜トランジスタ、表示装置、およびその製造方法 | |
| US7521298B2 (en) | Thin film transistor array panel of active liquid crystal display and fabrication method thereof | |
| JP4900332B2 (ja) | 液晶表示装置の製造方法 | |
| JP2002359252A (ja) | 平面表示装置及びその製造方法 | |
| JPH11271807A (ja) | アクティブマトリックス基板及び液晶表示装置 | |
| JP4202091B2 (ja) | アクティブマトリクス型液晶表示装置の作製方法 | |
| US6713328B2 (en) | Manufacturing method of thin film transistor panel | |
| JP3989662B2 (ja) | 液晶装置及びその製造方法 | |
| JP3941246B2 (ja) | 半導体装置の製造方法 | |
| JP4358527B2 (ja) | 半導体装置の作製方法 | |
| JPH0784285A (ja) | 液晶表示装置 | |
| JPH10200125A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2002196700A (ja) | 半導体装置とその製造方法、及びそれを用いた液晶表示装置、エレクトロルミネッセンス表示装置 | |
| JP4780830B2 (ja) | 電気光学装置およびその作製方法 | |
| JP3537938B2 (ja) | アクティブマトリクス表示装置の作製方法 | |
| JPH08262491A (ja) | 液晶表示素子およびその製造方法 | |
| JP4485481B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051226 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080311 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080311 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140321 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |