JP3989662B2

JP3989662B2 - 液晶装置及びその製造方法

Info

Publication number: JP3989662B2
Application number: JP2000004882A
Authority: JP
Inventors: 正直小林; 博之村井
Original assignee: Seiko Epson Corp; Mitsubishi Electric Corp
Current assignee: Seiko Epson Corp; Mitsubishi Electric Corp
Priority date: 2000-01-13
Filing date: 2000-01-13
Publication date: 2007-10-10
Anticipated expiration: 2020-01-13
Also published as: JP2001194679A

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶装置に関するものであって、特にアクティブマトリクス基板の入出力端子の接続不良を防止する手段に関するものである。
【０００２】
【従来の技術】
近年、パーソナルコンピューターのディスプレイ等に、大容量のマトリクス液晶装置が使用されている。中でも高画質、大容量の液晶表示装置として、画素電極と信号配線との間にスイッチ作用を有する薄膜素子を導入したアクティブマトリクス方式の液晶表示装置が主流となっている。これらのアクティブマトリクス方式の液晶表示装置のアクティブマトリクス基板には、画素スイッチング素子、あるいは駆動回路を構成するスイッチング素子として薄膜トランジスタ（ Thin Film Transistor: 以下、ＴＦＴと略記する）が用いられている。また、アクティブマトリクス基板においてＴＦＴの耐電圧の向上あるいはオフリーク電流の低減を図るには、ＴＦＴをオフセットゲート構造あるいはＬＤＤ構造とする技術が多用されている。
【０００３】
アクティブマトリクス基板には上記ＴＦＴの他に、ＴＦＴと信号電流をやり取りするための入出力端子が設けられている。入出力端子にはフレキシブルプリント基板（ Frexible Print Cercuit :以下、ＦＰＣと略記する）が接続され、外部の機器と信号のやりとりを行うようになっている。図８にＦＰＣの概略を示す。図８（ａ）はＦＰＣの外観を示す図で、直線上に並べられた金属導線４２の周囲を絶縁性の合成樹脂層４１でくるんであり、全体として平板状で可撓性に富むように構成されている。図８（ｂ）はＦＰＣ末端部の断面構造を示している。ＦＰＣ９の末端の接続部では、金属導線４２の下面の合成樹脂層４１が剥離され接着剤４４に銅等の金属粒子４３を分散させた接着テープ４５が貼り付けてある。
【０００４】
このように構成されたＦＰＣをアクティブマトリクス基板２に実装した状態を示したのが図９である。図９（ａ）はアクティブマトリクス基板２の入出力端子部の断面図であり、絶縁基板２の上に入出力端子８１が配置されている。このような構造の入出力端子８１にＦＰＣ９を接続した状態を断面で示したのが図９（ｂ）である。アクティブマトリクス基板２上の所定の入出力端子位置にＦＰＣ９の金属導線４２を重ね合わせ、加熱圧接するとＦＰＣ９の接着剤４４が横にはみ出し、アクティブマトリクス基板２上の入出力端子８１とＦＰＣ９の金属導線４２とが金属粒子４３を介して接触する。充分な数の金属粒子４３が完全に接触していれば、入出力端子８１とＦＰＣ９の金属導線４２との間の接触抵抗は低くなり、良好な接合が果たせることとなる。ところがこの間に絶縁物の屑等が入ると接触抵抗が高くなったり、絶縁不良を招く結果となる。端子間に透明絶縁膜がないと、金属粒子により端子間がショートする。
【０００５】
一方、このような液晶表示装置では液晶分子を特定方向に配向させる必要があり、基板上にデータ線、信号線やＴＦＴを形成した後、基板表面に特定方向の整列性を有する被着物又は溝を設けて、液晶分子の長軸方向を物理的に規制する手段が採られている。この手段の主なものにはポリイミド樹脂等の配向性のある皮膜を塗布したり、さらにはこの配向膜の表面に特定方向のキズを付けて配向性をもたせる手段が採用されている。配向膜にキズを付けて方向性を付与する手段としては、斜め蒸着法、ラビング法などがある。斜め蒸着法は生産効率が低く、画像のコントラストも充分でないなどの欠点を有するため、ラビング法が広く使用されている。通常、ラビング法はポリイミド樹脂等の配向膜の上を布で擦るこすりラビング法や、直径が１０〜２０μｍの刷毛のついた回転するブラシで擦る回転ラビング法が実用化されている。
【０００６】
【発明が解決しようとする課題】
ラビング処理は所定の表示領域に配向膜を塗布した後、基板全面にわたってラビング処理を施すのが一般的である。しかも、ラビング処理は基板１枚毎に処理すのではなく、何枚かの基板が連続した基板母材の全面を同時に処理する方法が採られている。ラビング処理終了後に基板母材はいくつかの基板単体に切断され、次の実装工程に廻わされる。この切断工程でも透明絶縁基板や配向膜、層間絶縁膜、平坦化膜等の絶縁物からなる切屑が発生する。
【０００７】
ところがラビング処理の際に、刷毛によって削り取られた配向膜のカスや基板を切断する際に発生する切屑等の絶縁物が、アクティブマトリクス基板の入出力端子部に運ばれ、実装する際にＦＰＣの金属導線４２との間に介在して接続抵抗の増大や接続不良をもたらす結果を招くことがある。また、入出力端子部周辺の引廻し配線パターンは露出していて何ら保護手段が施されておらず、基板を実装する際にラビング処理の際に発生した配向膜のカスや切断工程で発生する切屑等の絶縁物が、入出力端子部周辺の引廻し配線パターンを傷つけ、製品不良の原因となるといった問題があった。
本発明は実装に際し、これら入出力端子部周辺の引廻し配線パターンを保護するとともに、入出力端子部での接続不良を防止する手段を提供しようとするものである。
【０００８】
【課題を解決するための手段】
本発明は上記欠点を解消するためになされたものであって、アクティブマトリクス基板の入出力端子部周辺に透明樹脂膜を設け、実装工程において引廻し配線パターンを保護する手段を採用した。また、透明樹脂膜を入出力端子部周囲を取り囲むように設けて、基板母材の切断工程やラビング工程で発生する絶縁物の屑を透明樹脂膜で捕捉して、入出力端子とＦＰＣとの接続不良を防止する手段を採用した。また、入出力端子部周囲に設ける透明樹脂膜と入出力端子の間に窪みを設け絶縁物の屑をこの窪みで捕捉する手段を採用した。
入出力端子部周囲にこのような透明樹脂膜を設けることにより、実装工程において入出力端子部周辺の引廻し配線を保護し、入出力端子とＦＰＣとの接続不良を防止できる効果を発揮する。
【０００９】
さらに、本発明の液晶装置の製造方法では、入出力端子や入出力端子部周囲の透明樹脂膜を、アクティブマトリクス基板のＴＦＴ形成と同時に形成する手段を採用した。この製造方法によれば特段の工程を増やすことなく、入出力端子や透明樹脂膜を形成できるので生産能率を落とすことなく製造可能となる。
本発明によるアクティブマトリクス基板を使用した電子機器は、入出力端子部における接続不良が無く、信頼性の高いものとなる。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
まず、本発明の対象となる液晶装置の液晶表示パネルの構造について説明する
図１０は、電気光学装置の構成を模式的に示すブロック図である。
図１０に示すように、電気光学装置用のアクティブマトリクス基板２上には、データ線９０および走査線９１が形成されている。走査線９１には各画素において画素電極に接続する画素用ＴＦＴ１０のゲートが接続し、データ線９０には画素用ＴＦＴ１０のソースが接続している。各画素には画素用ＴＦＴ１０を介して画像信号が入力される液晶セル９４が存在する。データ線９０に対しては、シフトレジスタ４８、レベルシフタ８５、ビデオライン８７、アナログスイッチ８６を備えるデータ線駆動回路６０がアクティブマトリクス基板２上に形成されている。走査線９１に対しては、シフトレジスタ８８およびレベルシフタ８９を備える走査線駆動回路７０がアクティブマトリクス基板２上に形成されている。
【００１１】
このような走査線駆動回路７０およびデータ線駆動回路６０は、Ｎ型の駆動回路用ＴＦＴおよびＰ型の駆動回路用ＴＦＴによって構成される。これらのＴＦＴにはＬＤＤ構造が採用されている。
各画素には容量線９２とゲート電極との間に保持容量４０（容量素子）が形成される場合があり、この保持容量４０は、液晶セル９４での電荷の保持特性を高める機能を有している。なお、保持容量４０は前段の走査線９１との間に形成されることもある。
【００１２】
このように構成したアクティブマトリクス基板２は、図１１および図１２に示すようにして電気光学装置を構成する。
図１１および図１２はそれぞれ、電気光学装置の平面図およびそのＨ−Ｈ′線における断面図である。
これらの図において、電気光学装置１は、前記のアクティブマトリクス基板２と、石英基板や高耐熱ガラス基板などの透明な絶縁基板３００に対向電極７１および表示領域を見切りするためのマトリクス状の遮光膜９８が形成された対向基板３と、これらの基板間に封入、挟持されている液晶６とから概略構成されている。アクティブマトリクス基板２と対向基板３とはギャップ材含有のシール材を用いたシール層８０によって所定の間隙を介して貼り合わされ、これらの基板間に液晶６が封入されている。シール層８０には、エポキシ樹脂や各種の紫外線硬化樹脂などを用いることができる。また、ギャップ材としては、約２μｍ〜約１０μｍの無機あるいは有機質のファイバー若しくは球を用いることができる。
【００１３】
対向基板３はアクティブマトリクス基板２よりも小さく、アクティブマトリクス基板２の周辺部分は、対向基板３の外周縁よりはみ出た状態に貼り合わされる。従って、アクティブマトリクス基板２の走査線駆動回路７０およびデータ線駆動回路６０は、対向基板３の外側に位置している。走査線駆動回路７０およびデータ線駆動回路６０は、引廻し配線７５を介して入出力端子８１に接続されている。また、アクティブマトリクス基板２上の入出力端子８１も対向基板３の外側に位置しているので、入出力端子８１にはフレキシブルプリント基板９を配線接続することができる。ここで、シール層８０は部分的に途切れているので、この途切れ部分によって、液晶注入口８３が構成されている。このため、対向基板３とアクティブマトリクス基板２とを貼り合わせた後、シール層８０の内側領域を減圧状態にすれば、液晶注入口８３から液晶６を減圧注入でき、液晶６を封入した後、液晶注入口８３を封止剤８２で塞げばよい。
【００１４】
本発明では図１１及び図１２に示すアクティブマトリクス基板２の入出力端子８１および引廻し配線７５の周辺部を透明樹脂膜で覆って保護することとした。透明樹脂膜に使用する透明樹脂はアクリル樹脂、ポリアミド樹脂、ポリイミド樹脂、フェノール樹脂等透明で絶縁性のものであれば特に制限はない。アクティブマトリクス基板の薄膜トランジスタ製造の際に使用する平坦化膜あるいは層間絶縁膜として使用するものがそのまま利用できる。
【００１５】
本発明の入出力端子８１および引廻し配線７５の周辺部を拡大した平面図を図１に示す。図１においてアクティブマトリクス基板２の一端部に入出力端子８１が配置され、入出力端子８１から引廻し配線７５が走査線駆動回路およびデータ線駆動回路へと伸びている。透明樹脂膜４０３は図１において引廻し配線７５の周辺部のみ（すなわち、図１の２８部）でも良いし、入出力端子８１周辺（すなわち、図１の２９部）を含めても良い。前者の場合は実装工程で主として引廻し配線７５を保護することができる。後者の場合はさらに入出力端子８１とＦＰＣとの接続不良を防止する効果を奏する。
【００１６】
図２に図１の線Ａ−Ａ’に沿った断面構造の一例を示す。図２で酸化シリコンの絶縁膜１４の上に引廻し配線７５が構成されている。この引廻し配線７５の間を埋めているのが透明樹脂膜４０３である。図２に示すように、透明樹脂膜４０３の厚さは引廻し配線７５の高さよりも厚くする。図１の平面図で示されるように、引廻し配線７５が透明樹脂膜４０３で覆われていれば、引廻し配線７５を保護することができる。
【００１７】
図３に図１の線Ｂ−Ｂ’に沿った断面構造の一例を示す。図３で酸化シリコンの絶縁膜１４の上に入出力端子８１が第１の導電膜８１ａと第２の導電膜８１ｂの２層構造で構成されている。この入出力端子８１の間を埋めているのが透明樹脂膜４０３である。図３に示すように、透明樹脂膜４０３の厚さは入出力端子８１の高さよりも厚くする。そしてこの透明樹脂膜４０３の入出力端子８１上部を除去して開口部８４を設け、この開口部８４の内面をＩＴＯ（ Indium Tin Oxide ）膜４で覆って入出力端子８１としてある。この際、透明樹脂膜４０３の開口部８４はエッチングにより上部ほど広くなって摺鉢状をなす。
【００１８】
ここで、第１の導電膜８１ａをＴＦＴのゲート電極と同じ材料に、第２の導電膜８１ｂをソース・ドレイン電極と同じ材料にすれば、ＴＦＴ形成時に同時に入出力端子も形成できるので、製造上極めて都合がよい。
入出力端子周辺部をこのように構成することにより、配向膜のラビング工程や基板の切断工程で発生する絶縁物の屑を、透明樹脂膜４０３の側壁で捕捉するので入出力端子８１の底部には絶縁物の屑は到達せず、ＦＰＣとの接続を阻害することはない。また、実装工程でＦＰＣの接着剤が端子間にはみ出し、接着剤に含まれていた金属粒子によりショートすることもない。
【００１９】
図４に本発明の入出力端子周辺部のもう一つの実施の態様を示す。この実施の態様では先に図３の実施の態様で示した透明樹脂膜の構造において、入出力端子８１用の導電膜８１ａ、８１ｂの近傍をオーバーエッチングして窪み４０６を設けたものである。もちろん窪み４０６の表面もＩＴＯ膜４で覆って一体となった入出力端子８１とする。このように入出力端子８１用金属パターン周辺に窪み４０６を設けることにより、配向膜のラビング工程や基板の切断工程で発生する絶縁物の屑を窪み４０６に落とし込んで確実に捕捉できるので、ＦＰＣとの接続の際に接触不良を起こしたり、接触抵抗が増加することは無くなる効果を有する。
【００２０】
次に、本発明の入出力端子周辺部の透明樹脂膜の製造方法について説明する。本発明ではアクティブマトリクス基板２のＴＦＴの製造工程に合わせて入出力端子および透明樹脂膜を形成するのが良い。工程順に図を使用して説明する。本発明の実施の形態の一つである３種類のＴＦＴを具備したアクティブマトリクス基板の例を挙げて説明する。たとえば、図１０に示す電気光学装置ではＬＤＤ構造を有するＮ型の画素スイッチング用ＴＦＴ、ＬＤＤ構造を有するＮ型の駆動回路用ＴＦＴおよびセルフアライン構造を有するＰ型の駆動回路用ＴＦＴの３種類のＴＦＴが使用されている。
本発明のアクティブマトリクス基板２は、たとえば、以下の方法により製造できる。なお、以下の説明において、不純物濃度はいずれも、活性化アニール後の不純物濃度で表してある。
【００２１】
まず、図５（ａ）に示すように、石英基板やガラス基板などの絶縁基板２００の表面に、シリコン酸化膜からなる下地保護膜２０１を形成する。次に、ＩＣＶＤ法、プラズマＣＶＤ法などを用いてアモルファスシリコン膜２０２を形成した後、レーザアニール法または急速加熱法により結晶粒を成長させてポリシリコン膜とする。
【００２２】
次に、図５（ｂ）に示すように、ポリシリコン膜をフォトリソグラフィ法によってパターニングして、画素用ＴＦＴ、Ｎ型の駆動回路用ＴＦＴおよびＰ型の駆動回路用ＴＦＴの各形成領域に島状のシリコン膜１０ａ、２０ａおよび３０ａを残す。
【００２３】
次に、ＴＥＯＳ−ＣＶＤ法、ＩＣＶＤ法、プラズマＣＶＤ法、熱酸化法などにより、シリコン膜の全面に厚さが約３００オングストローム〜約２０００オングストロームのシリコン酸化膜からなる絶縁膜１４を形成する（第１のゲート絶縁膜形成工程）。ここで、熱酸化法を利用して絶縁膜１４を形成する際には、シリコン膜１０ａ、２０ａ、３０ａの結晶化も行い、これらのシリコン膜をポリシリコン膜とすることができる。
チャネルドープを行う場合には、たとえば、このタイミングで約１×１０¹²ｃｍ^-2のドーズ量でボロンイオンを打ち込む。その結果、シリコン膜１０ａ、２０ａ、３０ａは、不純物濃度が約１×１０¹⁷ｃｍ^-3の低濃度Ｐ型のシリコン膜となる。
【００２４】
次に、図５（ｃ）に示すように、絶縁膜１４の全表面に、ドープドシリコン、シリサイド膜やアルミニウム膜、クロム膜、タンタル膜などの金属膜などといったゲート電極形成用導電膜１５０を形成する。ゲート電極形成用導電膜１５０の厚さはおおむね２０００オングストローム程度である。次に、ゲート電極形成用導電膜１５０の表面にパターニング用マスク５５１を形成し、この状態でパターニングを行なって、図５（ｄ）に示すように、駆動回路用ＴＦＴの側にゲート電極３５を形成する（第１のゲート電極形成工程）。この際に、Ｎ型の画素用ＴＦＴおよびＮ型の駆動回路用ＴＦＴの側では、ゲート電極形成用導電膜１５０がパターニング用マスク５５１で覆われているので、ゲート電極形成用導電膜１５０はパターニングされることはない。又、入出力端子形成領域もパターニングされることはない。
【００２５】
次に、図５（ｅ）に示すように、Ｐ型の駆動回路用ＴＦＴの側のゲート電極３５、およびＮ型の画素用ＴＦＴおよびＮ型の駆動回路用ＴＦＴの側に残したゲート電極形成用導電膜１５０をマスクとして、ボロンイオン（第２導電型／Ｐ型）を約１×１０¹⁵ｃｍ^-2ドーズ量（高濃度）でイオン注入する（高濃度第２導電型不純物導入工程）。その結果、不純物濃度が１×１０²⁰ｃｍ^-3の高濃度のソース・ドレイン領域３１、３２がゲート電極３５に対してセルフアライン的に形成される。ここで、ゲート電極３５で覆われていた部分がチャネル形成領域３３となる。
【００２６】
次に、図６（ａ）に示すように、Ｐ型の駆動回路用ＴＦＴの側を完全に覆い、かつ、Ｎ型の画素用ＴＦＴおよびＮ型の駆動回路用ＴＦＴの側のゲート電極形成領域を覆うレジストマスクからなるパターニング用マスク５５２を形成する。この時同時に、入出力端子８１の形成領域を覆うレジストマスクからなるパターニングマスク５５３も形成しておく。
【００２７】
次に、図６（ｂ）に示すように、パターニング用マスク５５２、５５３を使用してゲート電極形成用導電膜１５０をパターニングし、Ｎ型の画素用ＴＦＴおよびＮ型の駆動回路用ＴＦＴのゲート電極１５、２５と、入出力電極８１用の第１の導電膜８１ａを形成する（第２のゲート電極形成工程、図６（ｃ）参照）。このパターニングの際には、パターニング用マスク５５２、５５３で覆われているゲート電極形成用導電膜１５０に横方向のエッチング（サイドエッチング）が起こる。このため、ゲート電極１５、２５および入出力端子８１の第１の導電膜８１ａはパターニング用マスク５５２よりも幅方向および長さ方向のいずれにおいても小さくなる。
この第２のゲート電極形成工程において、ゲート電極形成用導電膜１５０に積極的にサイドエッチングを進行させるという観点からすれば、第２のゲート電極形成工程では、ウェットエッチング、あるいはプラズマエッチングなどといった等方性を有するエッチング方法が好ましい。
【００２８】
次に、パターニング用マスク５５２、５５３を残したまま、リンイオン（第１導電型／Ｎ型）を１×１０¹⁵ｃｍ^-2のドーズ量（高濃度）でイオン注入する（第１の高濃度第１導電型不純物導入工程）。その結果、パターニング用マスク５５２に対してセルフアライン的に不純物が導入され、１０ａ、２０ａ中に高濃度ソース・ドレイン領域１１２、１２２、２１２、２２２が形成される。ここで、シリコン膜１０ａ、２０ｂのうち、高濃度のリンが導入されない領域は、ゲート電極１５、２５で覆われていた領域よりも広い。すなわち、シリコン膜１０ａ、２０ａのうち、ゲート電極１５、２５と対向する領域の両側には高濃度ソース・ドレイン領域１１２、１２２、２１２、２２２との間に高濃度のリンが導入されない領域１１１，１２１，２１１，２２１が形成される。
【００２９】
次に、図６（ｃ）に示すように、パターニング用マスク５５２及び５５３を除去し、この状態でリンイオンを１×１０¹³ｃｍ^-2のドーズ量（低濃度）でイオン注入する（低濃度第１導電型不純物導入工程）。その結果、シリコン膜１０ａ、２０ａにはゲート電極１５、２５に対してセルフアライン的に低濃度の不純物が導入され、低濃度ソース・ドレイン領域１１１、１２１、２１１、２２１が形成される。なお、ゲート電極１５、２５と重なる領域にはチャネル形成領域１３、２３が形成される。なお、このとき入出力端子の第１の導電膜８１ａは形成されている。
【００３０】
次に、図６（ｄ）に示すように、ゲート電極１５、２５、３５および入出力端子８１の表面側に下層側層間絶縁膜４０１を形成した後、フォトリソグラフィ法によってパターニングして所定のソース電極位置、ドレイン電極位置、および入出力端子位置にコンタクトホールを形成する。次に、この上からアルミニウム膜、クロム膜やタンタル膜などの金属膜を用いてソース電極１６，２６，３６、ドレイン電極１７，２７および入出力端子８１の第２の導電膜となるソース・ドレイン形成用導電膜１６０を形成する。ソース・ドレイン形成用導電膜１６０の厚さはおおむね２０００〜３０００オングストローム程度である。ソース電極１６，２６，３６、ドレイン電極１７，２７および入出力端子８１の位置の表面にパターニング用マスク５５４及び５５５を形成した後、この状態でパターニングを行って、図６（ｅ）に示すソース・ドレイン電極１６、１７、２６、２７、３６および出力端子の第２の導電膜８１ｂを形成する。
【００３１】
次に、図７（ａ）に示すように、窒化珪素等からなる上層側層間絶縁膜４０２を形成した後、ＴＦＴ形成領域では各素子の凹凸の影響を緩和して素子を保護するために透明樹脂膜からなる平坦化膜４０４を形成する。一方、同時に同じ材料で入出力端子部分にも図７（ａ）に示すように透明樹脂膜４０３を形成する。透明樹脂膜４０３の厚さは１〜２μｍ程度が良い
次いでドレイン電極部の上層側層間絶縁膜４０２及び透明樹脂膜４０３を、フォトリソグラフィ法によって除去してコンタクトホールを形成する。この際同時に入出力端子部の上層側層間絶縁膜４０２及び透明樹脂膜４０３も除去して入出力端子部に開口部８４を設ける（図７（ｂ）参照）。
透明樹脂膜４０３を除去して開口部８４をあける際に、オーバーエッチングすると第２の導電膜８１ｂは残り、第２の導電膜８１ｂの周囲のみ深くエッチングされて図４に示すような窪み４０６が形成される。
この後、ＩＴＯのスパッタリング等によりＴＦＴ領域にはドレイン電極と接続する画素電極８を形成する。一方、同時に入出力端子部にも開口部８４の内壁と第２の導電膜８１ｂの上面にＩＴＯ膜４を形成して入出力端子を完成させる（図７（ｃ）参照）。
【００３２】
この後、ＴＦＴ領域には配向膜を塗布してラビング処理工程へと移行する。
このようにアクティブマトリクス基板上のＴＦＴの形成に併せて、入出力端子及び入出力端子周辺部の透明樹脂膜を同時に形成すると、特別な工程の追加もなく生産効率を低下させることなく信頼性の高いアクティブマトリクス基板を得ることができる。
【００３３】
【発明の効果】
本発明によれば、ラビング処理の際に発生する絶縁物の屑や基板切断工程で発生する絶縁物の屑から引き廻し配線パターンを保護できるので、配線パターン損傷による製品歩留まりの低下を防止できる。また、絶縁物の屑が入出力端子部に入ることがないので、入出力端子とＦＰＣとの接触不良や接触抵抗の増加が起こらず、安定した品質の液晶装置が得られる効果を有する。
【図面の簡単な説明】
【図１】本発明に係わる液晶装置の入出力端子周辺を拡大して示す平面図である。
【図２】図１のＡ−Ａ’線に沿った断面図である。
【図３】本発明に係わる液晶装置の入出力端子部の一例を示す断面図である。
【図４】本発明に係わる液晶装置の入出力端子部の他の一例を示す断面図である。
【図５】（ａ）〜（ｅ）は図１に示す液晶装置の入出力端子の製造方法を示す工程断面図である。
【図６】（ａ）〜（ｅ）は図１に示す液晶装置の入出力端子の製造方法において、図５に示す工程に続いて行う各工程を示す工程断面図である。
【図７】（ａ）〜（ｃ）は図１に示す液晶装置の入出力端子の製造方法において、図６に示す工程に続いて行う各工程を示す工程断面図である。
【図８】フレキシブルプリント基板を説明する図である。
【図９】入出力端子とフレキシブルプリント基板との接合状態を示す図である。
【図１０】本発明を適用した電気光学装置用のアクティブマトリクス基板の構成を示すブロック図である。
【図１１】アクティブマトリクス基板の使用例を示す電気光学装置の平面図である。
【図１２】図１１のＨ−Ｈ’線に沿った断面図である。
【符号の説明】
１・・・電気光学装置、２・・・アクティブマトリクス基板、３・・・対向基板、４・・・インジウム錫酸化物（ＩＴＯ）膜、６・・・液晶、８・・・画素電極、９・・・フレキシブルプリント基板（ＦＰＣ）、１０・・・画素用ＴＦＴ、１４・・・絶縁膜、１５,２５,３５・・・ゲート電極、１６，１７，２６，２７，３６・・・ソース・ドレイン電極、４１・・・合成樹脂層、４２・・・金属導線、４３・・・金属粒子、４４・・・接着剤、４５・・・接着テープ、６０・・・データ線鼓動回路、７０・・・走査線駆動回路、７５・・・引廻し配線、８０・・・シール層、８１・・・入出力端子、８１ａ・・・第１の導電膜、８１ｂ・・・第２の導電膜、８２・・・封止剤、８３・・・液晶注入口、８４・・・開口部、９０・・・データ線、９１・・・走査線、９２・・・容量線、９４・・・液晶セル、９８・・・遮光膜、１５０・・・ゲート電極形成用導電膜、１６０・・・ソース・ドレイン電極形成用導電膜、２００・・・絶縁基板、２０１・・・下地保護膜、４０１・・・下層側層間絶縁膜、４０２・・・上層側層間絶縁膜、４０３・・・透明樹脂膜、４０４・・・平坦化膜、４０６・・・窪み、５５１，５５２，５５３，５５４・・・パターニング用マスク

Claims

基板上にマトリクス状に形成された複数の走査線及び複数のデータ線と、前記走査線及びデータ線に接続された薄膜トランジスタからなるスイッチング手段と、前記スイッチング手段に接続された画素電極とを有する液晶装置であって、
前記薄膜トランジスタの形成領域と当該領域の周辺の入出力端子部の全面を被覆して平坦化する透明樹脂膜を有し、前記透明樹脂膜は、前記入出力端子部の各々の入出力端子上部に開口部を有し、
前記開口部の前記透明樹脂膜の内壁がテーパー状を成しており、
前記開口部内に位置する前記入出力端子の周囲に窪みを有しており、
前記開口部に面する前記透明樹脂膜の内壁及び前記入出力端子の表面にインジウム錫酸化物膜が形成されており、
前記透明樹脂膜は、前記基板上における前記入出力端子の高さよりも厚く形成されており、
前記インジウム錫酸化物膜は、前記入出力端子の表面と、前記入出力端子の周囲の前記窪みと、前記開口部の内壁とにわたって形成され、前記入出力端子とともに前記開口部内の前記入出力端子の周囲に窪みを有する一体の端子を構成している
ことを特徴とする液晶装置。
絶縁基板上に薄膜トランジスタと入出力端子とを形成する液晶装置の製造方法において、
前記薄膜トランジスタ及び前記入出力端子が形成された前記絶縁基板上の領域の全面に、前記透明樹脂膜の前記入出力端子上部に開口部を有するとともに当該開口部の内壁が少なくとも一部で前記入出力端子の外側に配置されている透明樹脂膜を形成して、前記薄膜トランジスタと前記入出力端子とが形成された領域を平坦化する第１の工程と、
少なくとも前記開口部内に導電性薄膜を形成する第２の工程と
を有し、
前記第１の工程では、前記透明樹脂膜を、前記入出力端子の高さよりも厚く、前記開口部の内壁がテーパー状を成すように形成し、
前記第２の工程では、前記導電性薄膜を、前記入出力端子の表面と、前記入出力端子と前記開口部の内壁との間の窪みと、前記開口部の内壁とにわたって形成することで、前記導電性薄膜と前記入出力端子とを前記開口部内の前記入出力端子の周囲に窪みを有する一体の端子として構成する
ことを特徴とする液晶装置の製造方法。
請求項２に記載の液晶装置の製造方法において、前記入出力端子の形成を前記薄膜トランジスタの形成と同時に行うことを特徴とする液晶装置の製造方法。