JP3816717B2 - 液晶装置及びその製造方法 - Google Patents
液晶装置及びその製造方法 Download PDFInfo
- Publication number
- JP3816717B2 JP3816717B2 JP2000067572A JP2000067572A JP3816717B2 JP 3816717 B2 JP3816717 B2 JP 3816717B2 JP 2000067572 A JP2000067572 A JP 2000067572A JP 2000067572 A JP2000067572 A JP 2000067572A JP 3816717 B2 JP3816717 B2 JP 3816717B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output terminal
- conductive layer
- layer
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶装置に関するものであって、特にアクティブマトリクス基板の入出力端子における接続不良を防止し、接続抵抗を低減する手段に関するものである。
【０００２】
【従来の技術】
近年、パーソナルコンピューターのディスプレイ等に、大容量のマトリクス液晶装置が使用されている。中でも高画質、大容量の液晶表示装置として、画素電極と信号配線との間にスイッチ作用を有する薄膜素子を導入したアクティブマトリクス方式の液晶表示装置が主流となっている。これらのアクティブマトリクス方式の液晶表示装置のアクティブマトリクス基板には、画素スイッチング素子、あるいは駆動回路を構成するスイッチング素子として薄膜トランジスタ（ Thin Film Transistor: 以下、ＴＦＴと略記する）が用いられている。また、アクティブマトリクス基板においてＴＦＴの耐電圧の向上あるいはオフリーク電流の低減を図るには、ＴＦＴをオフセットゲート構造あるいはＬＤＤ構造とする技術が多用されている。
【０００３】
アクティブマトリクス基板には上記ＴＦＴの他に、ＴＦＴと信号電流をやり取りするための入出力端子が設けられている。入出力端子にはフレキシブルプリント基板（ Frexible Print Circuit :以下、ＦＰＣと略記する ）が接続され、外部の機器と信号のやりとりを行うようになっている。図１３はＦＰＣの概略を示すもので、図１３（ａ）はＦＰＣの外観を示す斜視図、図１３（ｂ）はＦＰＣ末端部の断面図である。ＦＰＣ９は銅等からなる金属導線４２を複数本平行に並べ、これらの周囲を絶縁性の合成樹脂層４１で一括的に被覆したもので、全体として平板状で可撓性に富むように構成されている。そして、ＦＰＣ９の末端の接続部では、図１３（ｂ）に示すように、金属導線４２の下面の合成樹脂層４１が剥離され接着剤４４に銅等の金属粒子４３を分散させた接着テープ４５が貼り付けてある。
【０００４】
このように構成されたＦＰＣ９をアクティブマトリクス基板１０２に実装した状態を示したのが図１４である。図１４（ａ）はアクティブマトリクス基板１０２の入出力端子部の断面図であり、絶縁基板１０４の上に入出力端子１０８が配置されている。入出力端子１０８にＦＰＣ９を接続した状態を断面で示したのが図１４（ｂ）である。アクティブマトリクス基板１０２上の所定の入出力端子１０８上にＦＰＣ９の金属導線４２を重ね合わせて加熱圧着すると、ＦＰＣ９の接着剤４４が熱によって軟化して流動し、アクティブマトリクス基板１０２上の入出力端子１０８とＦＰＣ９の金属導線４２とが金属粒子４３を介して接触する。充分な数の金属粒子４３が完全に接触していれば、入出力端子１０８とＦＰＣ９の金属導線４２との間の接触抵抗は低くなり、良好な接合が果たせることとなる。
【０００５】
【発明が解決しようとする課題】
ところが、加熱圧着時には、金属導線４２と入出力端子１０８との間で接着剤が流動するので、金属粒子４３と入出力端子１０８との接触状態、あるいは金属粒子４３と金属導線４２との接触状態を再現性良くコントロールすることは難しく、必ずしも充分な数の金属粒子４３を入出力端子１０８および金属粒子４３に確実に接触させることは困難であった。このため、入出力端子１０８と金属導線４２との間の接触抵抗は高くなりがちで、ばらつきも大きいなどの問題があった。また、加熱圧着の際に、隣り合う入出力端子１０８どうしの間に金属粒子４３が多く入ったために入出力端子１０８間がショートするおそれもあった。さらに、入出力端子１０８を製造する過程等で入出力端子１０８と金属粒子４３との間に絶縁物の屑等が入ると、接触抵抗が高くなったり接続不良が生じるという問題もあった。
本発明はこれらの問題の少なくとも１つを解決して、アクティブマトリクス基板にＦＰＣを実装する際に、入出力端子部での接続不良を防止すること、および接続抵抗を低減することを目的とする。
【０００６】
【課題を解決するための手段】
上記課題を解決するために本発明の液晶装置は、基板上にマトリクス状に形成された複数の走査線及び複数のデータ線と、前記走査線及びデータ線に接続されたスイッチング素子と、前記スイッチング素子に接続された画素電極と、入出力端子とを有する液晶装置であって、前記入出力端子が、導電層と、該導電層上に形成されたインジウム錫酸化物層を有し、該インジウム錫酸化物層上には、金属粒子を含有する接着剤層を介してフレキシブルプリント基板の金属導線が接合されており、かつ前記入出力端子と前記金属粒子との接合部分において、前記導電層をなす金属材料と前記金属粒子をなす金属材料との共晶が形成されていることを特徴とする。
本発明の液晶装置によれば、入出力端子と金属粒子との接合部分において、入出力端子の導電層の一部が金属粒子と共晶を形成しているので、従来のように導電層上のインジウム錫酸化物層に金属粒子が接触している接合構造に比べて、接続抵抗が低減化されるとともに、接合強度も向上し、接合部分における経時的劣化も少ないので、入出力端子とＦＰＣとの接合における信頼性が高い。
【０００７】
具体的には、前記入出力端子と前記金属粒子との接合部分において、前記導電層をなす金属材料と前記金属粒子をなす金属材料との共晶が形成されている部分と、前記導電層と、前記インジウム錫酸化物層が溶融してなるインジウム−錫合金層とが溶融接合され、かつ該インジウム−錫合金層と前記金属粒子とが溶融接合されている部分とが混在するように構成される。
したがって、導電層と金属粒子間が低抵抗化され、かつ接合強度が向上するとともに、導電層とインジウム錫酸化物層、およびインジウム錫酸化物層と金属粒子間も溶融接合されているので、これらの各層の界面においても低抵抗化と接合強度の向上が達成される。
好ましくは、前記入出力端子の導電層はクロム（Ｃｒ）で構成され、前記金属粒子はニッケル（Ｎｉ）で構成される。
【０００８】
また前記入出力端子の周辺部が透明絶縁膜で覆われた構成とすることが好ましく、具体的には、透明絶縁膜の上面が入出力端子の上面よりも高く、入出力端子上は透明絶縁膜が無い開口部であり、その開口部における透明絶縁膜の内壁と入出力端子の上面にインジウム錫酸化物層が形成されており、該インジウム錫酸化物層の表面が還元処理されてインジウム−錫合金表面層となっている構成が好ましく採用される。
入出力端子部周辺にこのような透明絶縁膜を設けることにより、実装工程において入出力端子部周辺を保護できるとともに、隣り合う入出力端子間に、接着剤中の金属粒子が多く入ることに起因してショートするのを防止することができる。
また、入出力端子上に絶縁物の屑が付着するのを防止して入出力端子とＦＰＣとの接続不良を防止できる効果を発揮する。
【０００９】
本発明の液晶装置は、透明絶縁基板上に入出力端子となる第１の導電膜を成膜し、該第１の導電膜をパターニングすることにより入出力端子の第１の導電層を形成する工程と、前記入出力端子の第１の導電層形成後、基板上に絶縁膜を成膜し、入出力端子部分の該絶縁膜を除去した後、該基板上に第２の導電膜を成膜し、該第２の導電膜をパターニングすることにより入出力端子の第２の導電層を形成する工程と、前記入出力端子の第２の導電層の上を含む入出力端子周辺部に透明絶縁膜を成膜し、該透明絶縁膜をパターニングすることにより入出力端子部上に開口部を形成する工程と、前記開口部の内面および前記入出力端子の第２の導電層上にインジウム錫酸化物層を形成する工程を経て前記入出力端子を形成する工程と、を備え、前記入出力端子にフレキシブルプリント基板を実装する際に、入出力端子上に、金属粒子を含有する接着剤層を介してフレキシブルプリント基板の金属導線を圧着させた状態で、前記透明絶縁基板側からレーザ光の照射を行って、前記入出力端子の第１および第２の導電層をなす金属材料と前記金属粒子をなす金属材料との共晶を形成する方法によって製造される。
したがって、入出力端子上に、金属粒子を含有する接着剤層を介してフレキシブルプリント基板の金属導線を圧着させるだけであった従来の方法に比べて、レーザ照射を行うという簡単な操作を加えるだけで、入出力端子の導電層をなす金属材料と前記金属粒子をなす金属材料との共晶を形成させて、これらの間の接続抵抗を大幅に低減できるとともに、接合強度を向上させることができる。
さらに、入出力端子や入出力端子部周囲の透明絶縁膜を、アクティブマトリクス基板のＴＦＴ形成と同時に形成する方法が好ましく、このような方法によれば特段の工程を増やすことなく、すなわち生産能率を落とすことなく、入出力端子や透明絶縁膜を形成することができる。
【００１０】
【発明の実施の形態】
まず、本発明の第１の実施の形態を図面を参照して説明する。
図１１および図１２はそれぞれ、本実施の形態の液晶装置の一例を示した平面図およびそのＨ−Ｈ′線に沿う断面図である。また図１０は、本実施の形態の液晶装置におけるアクティブマトリクス基板の構成を模式的に示すブロック図である。
図１０に示すように、アクティブマトリクス基板２は、透明な絶縁基板上にデータ線９０および走査線９１等が形成されて成っている。走査線９１には各画素において画素電極に接続される画素用ＴＦＴ１０のゲートが接続し、データ線９０には画素用ＴＦＴ１０のソースが接続している。各画素には画素用ＴＦＴ１０を介して画像信号が入力される液晶セル９４が存在する。データ線９０に対しては、シフトレジスタ４８、レベルシフタ８５、ビデオライン８７、アナログスイッチ８６を備えるデータ線駆動回路６０がアクティブマトリクス基板２上に形成されている。走査線９１に対しては、シフトレジスタ８８およびレベルシフタ８９を備える走査線駆動回路７０がアクティブマトリクス基板２上に形成されている。
【００１１】
このような走査線駆動回路７０およびデータ線駆動回路６０は、Ｎ型の駆動回路用ＴＦＴおよびＰ型の駆動回路用ＴＦＴによって構成される。これらのＴＦＴにはＬＤＤ構造が採用されている。
また、各画素には容量線９２とゲート電極との間に保持容量４０（容量素子）が形成される場合があり、この保持容量４０は、液晶セル９４での電荷の保持特性を高める機能を有している。なお、保持容量４０は前段の走査線９１との間に形成されることもある。
【００１２】
このように構成されたアクティブマトリクス基板２は、図１１および図１２に示すようにして本実施の形態の液晶装置を構成する。
液晶装置１は、前記のアクティブマトリクス基板２と対向して対向基板３が配置され、これらの基板２，３間に液晶６が封入、挟持されて概略構成されている。対向基板３は、透明な絶縁基板３００上に対向電極７１および表示領域を見切りするためのマトリクス状の遮光膜９８が形成されて構成されている。アクティブマトリクス基板２と対向基板３とはギャップ材含有のシール材を用いたシール層８０によって所定の間隙を介して貼り合わされている。シール層８０としては、エポキシ樹脂や各種の紫外線硬化樹脂などに、ギャップ材として約２μｍ〜約１０μｍの無機あるいは有機質のファイバー若しくは球を含有させたシール材を用いることができる。
【００１３】
対向基板３の面積はアクティブマトリクス基板２の面積よりも小さく、アクティブマトリクス基板２の周辺部分は、対向基板３の外周縁よりはみ出た状態に貼り合わされている。対向基板３よりも外側のアクティブマトリクス基板２上には、走査線駆動回路７０、データ線駆動回路６０、入出力端子８、ならびに走査線駆動回路７０およびデータ線駆動回路６０を入出力端子８に接続するための引廻し配線７５が配されている。入出力端子８にはＦＰＣ９が配線接続される。また、シール層８０は一部で途切れており、この途切れ部分が液晶注入口８３となっている。したがって、対向基板３とアクティブマトリクス基板２とを貼り合わせた後に、シール層８０の内側領域を減圧状態にすることによって、液晶注入口８３からシール層８０の内側に液晶６を減圧注入することができる。液晶注入口８３は液晶６を封入した後に封止剤８２で封止される。なお、図１２中符号１００は画素電極である。
【００１４】
図１は、本実施の形態における、ＦＰＣ９が配線接続されていない状態の入出力端子８および引廻し配線７５の周辺部を拡大して示した平面図であり、図２は図１中のＡ−Ａ’線に沿う断面図、図３は図１中のＢ−Ｂ’線に沿う断面図である。また図４は、入出力端子８にＦＰＣ９の金属導線４２を接合させる工程を模式的に示した断面図である。
入出力端子８はアクティブマトリクス基板２の一端部に配置されており、各入出力端子８から引廻し配線７５が走査線駆動回路７０およびデータ線駆動回路６０へと伸びている。
本実施の形態において、アクティブマトリクス基板２の入出力端子８および引廻し配線７５の周辺部は透明絶縁膜４０３で覆われている。透明絶縁膜４０３は引廻し配線７５の周辺部２８を覆うように形成されており、かつ図２に示すように引き廻し配線７５上にも形成されている。
【００１５】
図３に示されるように、入出力端子８は、石英基板やガラス基板などからなる透明な絶縁基板２００、シリコン酸化膜からなる下地保護膜２０１、および酸化シリコンからなる絶縁膜１４が順次積層された上に形成されている。入出力端子８は、絶縁膜１４上に設けられた第１の導電層８１ａと、その上に設けられた第２の導電層８１ｂと、その上に設けられたインジウム錫酸化物層４（以下、ＩＴＯ（ Indium Tin Oxide ）層という）とから構成されている。隣り合う入出力端子８の間には透明絶縁膜４０３が設けられ、透明絶縁膜４０３の上面が入出力端子８の上面よりも高くなるように透明絶縁膜４０３が厚く形成されている。入出力端子８上には透明絶縁膜４０３は無く、そこは透明絶縁膜４０３の開口部８４となっている。この開口部８４における透明絶縁膜４０３の内壁と入出力端子８の上面がＩＴＯ層４で覆われている。
【００１６】
透明絶縁膜４０３に使用する透明樹脂はアクリル樹脂、ポリアミド樹脂、ポリイミド樹脂、フェノール樹脂等透明で絶縁性のものであれば特に制限はない。アクティブマトリクス基板２上に薄膜トランジスタを製造の際に形成する平坦化膜あるいは層間絶縁膜と同じ膜を透明絶縁膜として使用することができる。
本実施の形態では、後述するように入出力端子８の形成をＴＦＴの形成と同時に行ったので、入出力端子８の導電層として、ＴＦＴのゲート電極と同じ材料からなる第１の導電層８１ａとソース・ドレイン電極と同じ材料からなる第２の導電層８１ｂの２層を有している。また図３中符号４０１は下層側層間絶縁膜、４０２は上層側層間絶縁膜であり、いずれも入出力端子８の形成をＴＦＴの形成と同時に行ったために形成されたものである。また、透明絶縁膜４０３の開口部８４は上部ほど広くなって摺鉢状となっている。
【００１７】
このような構成の入出力端子８には、図４に示すようにしてＦＰＣ９が配線接続されている。図４において、入出力端子８上に積層されているのは、図１３（ｂ）に示すような、ＦＰＣ９の末端部において金属導線４２の下面の合成樹脂層４１を剥離し、ここに接着剤４４に金属粒子４３を分散してなる接着テープ４５を貼り付けたものである。そして、ＦＰＣ９がこの接着テープ４５を介して入出力端子８の上面に加熱圧着されており、接着テープ４５の接着剤４４は加熱により軟化されて入出力端子８の上面に密着した接着層４５ａとなっている。またＦＰＣ９の加熱圧着後、透明絶縁基板２００側から入出力端子８と金属粒子４３との接合部分に向かってレーザ光が照射され、レーザ光が照射された領域には溶融部分１８０（図４中斜線で示す）が形成される。
【００１８】
本実施の形態において、ＦＰＣ９の金属導線４２は銅（Ｃｕ）からなり、入出力端子８の導電層８１ａ、８１ｂはクロム（Ｃｒ）からなり、接着テープ４５中の金属粒子４３はニッケル（Ｎｉ）からなっている。入出力端子８上に接着テープ４５を介してＦＰＣ９が圧着された状態においては、導電層（Ｃｒ）８１ａ、８１ｂ上にＩＴＯ層４が積層され、その上に金属粒子（Ｎｉ）４３を含有する接着剤層４５ａを挟んで金属導線（Ｃｕ）４２が積層された状態となっている。そして、これらの積層部分に透明絶縁基板２００側からレーザ光が照射されると、レーザ光は透明絶縁基板２００、シリコン酸化膜からなる下地保護膜２０１、および酸化シリコンからなる絶縁膜１４を透過して上記積層部分に照射される。レーザとしてはＹＡＧレーザが好ましく用いられる。レーザ光が照射された領域は、Ｎｉ−Ｃｒの共晶点（１３４５℃）よりも高い温度にまで昇温され、溶融部分１８０が形成される。溶融部分１８０においては、ＩＴＯ層４が溶融してＩｎ−Ｓｎ合金層となるとともに、導電層（Ｃｒ）８１ａ、８１ｂおよび金属粒子（Ｎｉ）４３も溶融し、金属粒子（Ｎｉ）４３の一部はＩＴＯ層４を貫通して導電層（Ｃｒ）８１ａ、８１ｂに達し、Ｎｉ−Ｃｒの共晶が形成される。また金属粒子４３がＩＴＯ層４を貫通していない部分では、導電層８１ａ、８１ｂとＩＴＯ層４すなわち溶融したＩｎ−Ｓｎ合金層との界面、およびこのＩｎ−Ｓｎ合金層と金属粒子４３との界面でそれぞれ溶融接合が生じる。さらに金属粒子４３どうしの界面や、金属粒子４３とＦＰＣ９の金属導線４２との界面においても溶融接合が生じる。
したがって、入出力端子８と金属粒子４３との接合部分においては、Ｃｒ（導電層８１ａ、８１ｂ）とＮｉ（金属粒子４３）とが共晶を形成している部分と、Ｃｒ層（導電層８１ａ、８１ｂ）、ＩＴＯ層４が溶融してなるＩｎ−Ｓｎ層、およびＮｉ層（金属粒子４３）がこの順に積層され、互いに溶融接合されている部分とが混在している。
【００１９】
次に、本実施の形態の液晶装置の製造方法について説明する。本実施の形態では以下のようにして、アクティブマトリクス基板２のＴＦＴの製造工程に合わせて、ＴＦＴを形成すると同時に入出力端子８および透明絶縁膜４０３を形成する。図５ないし図７は、本実施の形態の液晶装置の製造方法を工程順に示した断面図である。
なお、ここでは３種類のＴＦＴを具備したアクティブマトリクス基板の例を挙げて説明する。たとえば、図１０に示す液晶装置のアクティブマトリクス基板２には、ＬＤＤ構造を有するＮ型の画素スイッチング用ＴＦＴ、ＬＤＤ構造を有するＮ型の駆動回路用ＴＦＴおよびセルフアライン構造を有するＰ型の駆動回路用ＴＦＴの３種類のＴＦＴが設けられている。以下の説明において、不純物濃度はいずれも、活性化アニール後の不純物濃度で表されている。
【００２０】
まず、図５（ａ）に示すように、石英基板やガラス基板などからなる透明な絶縁基板２００の表面に、シリコン酸化膜からなる下地保護膜２０１を形成する。次に、プラズマＣＶＤ法などを用いてアモルファスシリコン膜２０２を形成した後、レーザアニール法または急速加熱法により結晶粒を成長させてポリシリコン膜とする。
【００２１】
次に、図５（ｂ）に示すように、ポリシリコン膜をフォトリソグラフィ法によってパターニングして、画素用ＴＦＴ、Ｎ型の駆動回路用ＴＦＴおよびＰ型の駆動回路用ＴＦＴの各形成領域に島状のシリコン膜１０ａ、２０ａおよび３０ａを残す。
【００２２】
次に、ＴＥＯＳ−ＣＶＤ法、プラズマＣＶＤ法、熱酸化法などにより、シリコン膜の全面に厚さが約３０ｎｍ〜約２００ｎｍのシリコン酸化膜からなる絶縁膜１４を形成する（第１のゲート絶縁膜形成工程）。ここで、熱酸化法を利用して絶縁膜１４を形成する際には、この工程でシリコン膜１０ａ、２０ａ、３０ａの結晶化も行い、これらのシリコン膜をポリシリコン膜とすることも可能である。
チャネルドープを行う場合には、たとえば、このタイミングで約１×１０12ｃｍ-2のドーズ量でボロンイオンを打ち込む。その結果、シリコン膜１０ａ、２０ａ、３０ａは、不純物濃度が約１×１０17ｃｍ-3の低濃度Ｐ型のシリコン膜となる。Ｎ型にはリンイオンを１×１０12ｃｍ-2程度打ち込み、低濃度Ｎ型シリコンとする。
【００２３】
次に、図５（ｃ）に示すように、絶縁膜１４の全表面に、ドープドシリコン、シリサイド膜やアルミニウム膜、クロム膜、タンタル膜などの金属膜からなるゲート電極形成用導電膜１５０を形成する。ゲート電極形成用導電膜１５０の厚さはおおむね２００ｎｍ程度である。次に、ゲート電極形成用導電膜１５０の表面にパターニング用マスク５５１を形成し、この状態でパターニングを行なって、図５（ｄ）に示すように、駆動回路用ＴＦＴの側にゲート電極３５を形成する（第１のゲート電極形成工程）。この際に、Ｎ型の画素用ＴＦＴおよびＮ型の駆動回路用ＴＦＴの側では、ゲート電極形成用導電膜１５０がパターニング用マスク５５１で覆われているので、ゲート電極形成用導電膜１５０はパターニングされない。又、入出力端子形成領域もパターニングされない。
【００２４】
次に、図５（ｅ）に示すように、Ｐ型の駆動回路用ＴＦＴの側のゲート電極３５、およびＮ型の画素用ＴＦＴおよびＮ型の駆動回路用ＴＦＴの側に残したゲート電極形成用導電膜１５０をマスクとして、ボロンイオン（第２導電型／Ｐ型）を約１×１０15ｃｍ-2ドーズ量（高濃度）でイオン注入する（高濃度第２導電型不純物導入工程）。その結果、不純物濃度が１×１０20ｃｍ-3の高濃度のソース・ドレイン領域３１、３２がゲート電極３５に対してセルフアライン的に形成される。ここで、ゲート電極３５で覆われていた部分がチャネル形成領域３３となる。
【００２５】
次に、図６（ａ）に示すように、Ｐ型の駆動回路用ＴＦＴの側を完全に覆い、かつ、Ｎ型の画素用ＴＦＴおよびＮ型の駆動回路用ＴＦＴの側のゲート電極形成領域を覆うレジストマスクからなるパターニング用マスク５５２を形成する。この時同時に、入出力端子８の形成領域を覆うレジストマスクからなるパターニングマスク５５３も形成しておく。
【００２６】
次に、図６（ｂ）に示すように、パターニング用マスク５５２、５５３を使用してゲート電極形成用導電膜１５０をパターニングし、Ｎ型の画素用ＴＦＴおよびＮ型の駆動回路用ＴＦＴのゲート電極１５、２５と、入出力端子８用の第１の導電層８１ａを形成する（第２のゲート電極形成工程）。このパターニングの際には、パターニング用マスク５５２、５５３で覆われているゲート電極形成用導電膜１５０に横方向のエッチング（サイドエッチング）が起こる。このため、ゲート電極１５、２５および入出力端子８の第１の導電層８１ａはパターニング用マスク５５２よりも幅方向および長さ方向のいずれにおいても小さくなる。
この第２のゲート電極形成工程において、ゲート電極形成用導電膜１５０に積極的にサイドエッチングを進行させるという観点からすれば、第２のゲート電極形成工程では、ウェットエッチング、あるいはプラズマエッチングなどといった等方性を有するエッチング方法が好ましい。
【００２７】
次に、パターニング用マスク５５２、５５３を残したまま、リンイオン（第１導電型／Ｎ型）を１×１０15ｃｍ-2のドーズ量（高濃度）でイオン注入する（第１の高濃度第１導電型不純物導入工程）。その結果、パターニング用マスク５５２に対してセルフアライン的に不純物が導入され、１０ａ、２０ａ中に高濃度ソース・ドレイン領域１１２、１２２、２１２、２２２が形成される。ここで、シリコン膜１０ａ、２０ｂのうち、高濃度のリンが導入されない領域は、ゲート電極１５、２５で覆われていた領域よりも広い。すなわち、シリコン膜１０ａ、２０ａのうち、ゲート電極１５、２５と対向する領域の両側には高濃度ソース・ドレイン領域１１２、１２２、２１２、２２２との間に高濃度のリンが導入されない領域１１１，１２１，２１１，２２１が形成される。
【００２８】
次に、図６（ｃ）に示すように、パターニング用マスク５５２及び５５３を除去し、この状態でリンイオンを１×１０13ｃｍ-2のドーズ量（低濃度）でイオン注入する（低濃度第１導電型不純物導入工程）。その結果、シリコン膜１０ａ、２０ａにはゲート電極１５、２５に対してセルフアライン的に低濃度の不純物が導入され、低濃度ソース・ドレイン領域１１１、１２１、２１１、２２１が形成される。なお、ゲート電極１５、２５と重なる領域にはチャネル形成領域１３、２３が形成される。
【００２９】
次に、図６（ｄ）に示すように、ゲート電極１５、２５、３５および入出力端子８の表面側に下層側層間絶縁膜４０１を形成した後、フォトリソグラフィ法によってパターニングして所定のソース電極位置、ドレイン電極位置、および入出力端子位置にコンタクトホールを形成する。次に、この上からアルミニウム膜、クロム膜やタンタル膜などの金属膜を用いてソース電極１６，２６，３６、ドレイン電極１７，２７および入出力端子８の第２の導電層８１ｂとなるソース・ドレイン形成用導電膜１６０を形成する。ソース・ドレイン形成用導電膜１６０の厚さはおおむね２００〜３００ｎｍ程度である。ソース電極１６，２６，３６、ドレイン電極１７，２７および入出力端子８の位置の表面にパターニング用マスク５５４及び５５５を形成した後、この状態でパターニングを行って、図６（ｅ）に示すソース・ドレイン電極１６、１７、２６、２７、３６および入出力端子８の第２の導電層８１ｂを形成する。
【００３０】
次に、図７（ａ）に示すように、窒化珪素等からなる上層側層間絶縁膜４０２を形成した後、ＴＦＴ形成領域では各素子の凹凸の影響を緩和して素子を保護するために透明絶縁膜からなる平坦化膜４０４を形成する。これと同時に、同じ材料で入出力端子部分にも図７（ａ）に示すように透明絶縁膜４０３を形成する。透明絶縁膜４０３の厚さは１〜３μｍ程度が良い。
次いでドレイン電極部の平坦化膜４０４をフォトリソグラフィ法によって除去した後、上層側層間絶縁膜４０２をフォトリソグラフィ法によって除去してコンタクトホールを形成する。この際、同時に入出力端子部の透明絶縁膜４０３および上層側層間絶縁膜４０２も除去して入出力端子部に開口部８４を設ける（図７（ｂ）参照）。
続いて、図７（ｃ）に示すように、ＩＴＯのスパッタリング等によりＴＦＴ領域にはドレイン電極と接続する画素電極１００を形成する。これと同時に、入出力端子部における開口部８４の内壁と第２の導電層８１ｂの上面上にＩＴＯ層４を形成する。この後、ＴＦＴ領域には配向膜を塗布し、ラビング処理を行う。
【００３１】
このようにして作製されたアクティブマトリクス基板２は、前述のように対向基板３、液晶６等と組み合わされて液晶装置に組み立てられ、アクティブマトリクス基板２の入出力端子８には次のようにしてＦＰＣ９が実装される。
予め、ＦＰＣ９の末端部において金属導線４２の下面の合成樹脂層４１を剥離し、ここに接着剤４４に金属粒子４３を分散してなる接着テープ４５を貼り付けておく。そして、図４に示すように、アクティブマトリクス基板２の入出力端子８上にＦＰＣ９の金属導線４２を重ね合わせ、これらを加熱圧着する。この加熱圧着は、少なくともアクティブマトリクス基板２とＦＰＣ９とが互いに位置ずれしない程度に行えばよいが、接着テープ４５の接着剤４４が熱によって軟化して流動する程度に加熱するとともに、アクティブマトリクス基板２とＦＰＣ９が互いに近づく向きに加圧して入出力端子８と金属導線４２との間の接着剤４４を両側にはみ出させ、金属粒子４３が入出力端子８および金属導線４２に接触するように圧着を行うことが好ましい。
次いで、透明な材料からなる絶縁基板２００、下地保護膜２０１、および絶縁膜１４を介して、入出力端子８に向かってレーザ光を照射する。このレーザ光の照射は、少なくとも入出力端子８の導電層８１ａ、８１ｂと金属粒子４３とが共晶を形成する程度に行う必要がある。ただし、レーザ光の照射量が多すぎると導電層８１ａ、８１ｂｇが蒸発してしまうことがある。
例えば、透明絶縁基板２００と下地保護膜２０１と絶縁膜１４の厚さの合計が０．７ｍｍ程度であり、入出力端子８上にＦＰＣ９を圧着させた状態で、導電層（Ｃｒ）８１ａ、８１ｂの厚さが４００ｎｍ、ＩＴＯ層４の厚さが１００ｎｍ、ＩＴＯ層４とＦＰＣ９の金属導線４２との間の接着剤層４５ａの厚さが０．２〜０．３ｍｍである場合には、レーザ光の照射量は約１０ｍＷ／ｃｍ2とするのが好ましい。レーザ光の照射量は例えば照射面積で調整することができる。
レーザ光の照射は、入出力端子８の少なくとも一部に対して行えばよく、１個の入出力端子８においてレーザ光が照射された部分と照射されていない部分とが混在していてもよい。
このようにしてレーザ光の照射を行うことにより、入出力端子８と金属粒子４３との接合部分においては、Ｃｒ（導電層８１ａ、８１ｂ）とＮｉ（金属粒子４３）との共晶が形成される。また、これと同時に、Ｃｒ層（導電層８１ａ、８１ｂ）とＩＴＯ層４が溶融してなるＩｎ−Ｓｎ層との界面、およびこのＩｎ−Ｓｎ層とＮｉ層（金属粒子４３）との界面において溶融接合が生じる。
【００３２】
本実施の形態によれば、アクティブマトリクス基板２にＦＰＣ９を実装する工程で、入出力端子８上に、金属粒子４３を含有する接着剤層４５ａを介してＦＰＣ９の金属導線４２を圧着させた状態で、透明絶縁基板２００側からレーザ光を照射することにより、入出力端子８の導電層８１ａ、８１ｂの一部と金属粒子４３との共晶が形成されるので、入出力端子８と金属粒子４３とが圧着により接合されている従来の構成に比べて接続抵抗が低減される。したがって、入出力端子８とＦＰＣ９との接合部分における電力ロスが小さくなり、消費電力の低減化を実現できる。
またレーザ光の照射により、導電層８１ａ、８１ｂとＩＴＯ層４が溶融してなるＩｎ−Ｓｎ層との界面、およびこのＩｎ−Ｓｎ層と金属粒子４３との界面において溶融接合を生じせしめ、さらに金属粒子４３とＦＰＣ９の金属導線４２との界面においても溶融接合が生じせしめることができるので、従来の構成に比べて接続抵抗を低減することができる。また従来の構成に比べて、これらの各界面における接合強度が向上して機械的強度が向上するとともに、接合部分の経時的劣化も小さくなるので、接合の信頼性が高い。
例えば、本実施の形態において、入出力端子８にレーザ照射することにより、端子抵抗が従来の加熱圧着した場合の１／２０以下に低減する。
【００３３】
また、隣り合う入出力端子８の間に透明絶縁膜４０３が設けられているので、これによって、隣り合う入出力端子８間に、接着剤４４中の金属粒子４３が多く入ることに起因してショートするのを防止することができる。
さらに入出力端子８の周辺部が、透明絶縁膜４０３で覆われているので、配向膜のラビング工程や基板の切断工程で発生する絶縁物の屑が、透明絶縁膜４０３の側壁で捕捉されて入出力端子８の上面には到達せず、このような絶縁物の屑によってＦＰＣ９との接続が阻害されることがない。
さらに本実施の形態では、引き廻し配線７５の周辺部２８にも透明絶縁膜４０３が設けられているので、実装工程において引廻し配線７５が保護される。
また本実施の形態では、アクティブマトリクス基板２上のＴＦＴの形成に併せて、入出力端子８及び透明絶縁膜４０３を同時に形成したので、生産効率が良い。
【００３４】
図８に本発明の第２の実施の形態における入出力端子周辺部を示す。本実施の形態が前記第１の実施の形態と異なる点は、入出力端子８と透明絶縁膜４０３との間に窪み４０６を設けた点であり、その他の構成は第１の実施の形態と同様である。ＩＴＯ層４は、透明絶縁膜４０３の開口部８４の内壁、窪み４０６の内面、入出力端子８の上面に連続して形成されている。
窪み４０６は、透明絶縁膜４０３をエッチングして開口部８４を形成する際に、オーバーエッチングすることにより、第２の導電層８１ｂが残り、第２の導電層８１ｂの周囲のみ深くエッチングされることによって形成される。
本実施の形態によれば、前記第１の実施の形態と同様の作用効果が得られるとともに、入出力端子８の周辺に窪み４０６が設けられているので、配向膜のラビング工程や基板の切断工程で発生する絶縁物の屑が窪み４０６に落ちて確実に捕捉される。したがって、ＦＰＣ９を実装する際に、絶縁物の屑が原因となって接触不良を起こしたり、接触抵抗が増加するのが確実に防止されるという効果が得られる。
【００３５】
図９に本発明の第３の実施の形態における入出力端子周辺部を示す。本実施の形態が前記第１の実施の形態と異なる点は、透明絶縁膜４０３に溝４０７が設けてある点であり、その他の構成は第１の実施の形態と同様である。
溝４０７は、透明絶縁膜４０３をパターニングして開口部８４を設けるのと同時に、入出力端子間の透明絶縁膜４０３の溝４０７となる部分もパターニングして除去することによって形成できる。
本実施の形態によれば、前記第１の実施の形態と同様の作用効果が得られるとともに、ＦＰＣ９の金属導線４２と入出力端子８上とを加熱圧着させる際に、軟化して流動する接着剤４４が溝４０７に収容され、開口部８４の入出力端子８上に流れ込むのを防ぐ効果が得られる。
溝４０７の形状や幅または深さ等には特に制限はなく、できるだけ広く深くして接着材を充分収容できるようにすることが好ましい。
【００３６】
なお本実施の形態において、ＦＰＣ９の金属導線４２を構成する金属材料としては銅が用いられているが、銅以外にもスズ、、銀等を用いることが可能である。また本発明においては、入出力端子８の導電層８１ａ、８１ｂがクロムからなり、接着テープ４５の金属粒子４３がニッケルからなる組み合わせ好適であるが、これら以外にも液晶装置における入出力端子８の導電層、および接着テープ４５の金属粒子４３としてそれぞれ使用可能な金属材料であって、レーザ照射によって共晶を形成する材料の組み合わせであれば使用可能である。さらに、入出力端子８の導電層は第１の導電層８１ａおよび第２の導電層８１ｂの２層からなるが、導電層の構成は特に限定されず、製造が可能であれば１層で構成してもよい。
【００３７】
【発明の効果】
本発明によれば、液晶装置の入出力端子に金属粒子を含有する接着剤層を介してＦＰＣの金属導線を接合させる際に、入出力端子と金属粒子との接合部分において、入出力端子の導電層と金属粒子との共晶が形成されているので、従来のように導電層上のインジウム錫酸化物層に金属粒子が接触している接合構造に比べて接続抵抗が低減され、抵抗値のばらつきも小さくなる。また接合強度も向上し、接合部分における経時的劣化も少ないので、入出力端子とＦＰＣとの接合における信頼性が高い。
また入出力端子部周辺に透明絶縁膜を被覆することにより、入出力端子８間のショートや、入出力端子上に絶縁物の屑が付着するのを防止して、入出力端子とＦＰＣとの接触不良や接触抵抗の増加を防止できる。
【図面の簡単な説明】
【図１】 本発明に係る液晶装置の入出力端子部の一例を示す平面図である。
【図２】 図１のＡ−Ａ’線に沿った断面図である。
【図３】 図１のＢ−Ｂ’線に沿った断面図である。
【図４】 本発明に係る液晶装置の入出力端子にフレキシブルプリント基板を実装する工程を模式的に示した断面図である。
【図５】 （ａ）〜（ｅ）は図１に示す液晶装置の入出力端子の製造方法を示す工程断面図である。
【図６】 （ａ）〜（ｅ）は図１に示す液晶装置の入出力端子の製造方法において、図４に示す工程に続いて行う各工程を示す工程断面図である。
【図７】 （ａ）〜（ｃ）は図１に示す液晶装置の入出力端子の製造方法において、図５に示す工程に続いて行う各工程を示す工程断面図である。
【図８】 本発明に係る液晶装置の入出力端子部の他の例を示す断面図である。
【図９】 本発明に係る液晶装置の入出力端子部の他の例を示す断面図である。
【図１０】 本発明に係る液晶装置のアクティブマトリクス基板の例を示すブロック図である。
【図１１】 本発明に係る液晶装置の例を示す平面図である。
【図１２】 図１１のＨ−Ｈ’線に沿った断面図である。
【図１３】 フレキシブルプリント基板を説明する図である。
【図１４】 入出力端子とフレキシブルプリント基板との接合状態を示す図である。
【符号の説明】
１・・・液晶装置、２・・・アクティブマトリクス基板、
４・・・インジウム錫酸化物（ＩＴＯ）層、８・・・入出力端子、
９・・・ フレキシブルプリント基板（ＦＰＣ）、１０・・・画素用ＴＦＴ、
１４・・・絶縁膜、４１・・・合成樹脂層、４２・・・金属導線、４３・・・金属粒子、
４４・・・接着剤、４５・・・接着テープ、４５ａ・・・接着剤層、
８１ａ・・・第１の導電層、８１ｂ・・・第２の導電層、８４・・・開口部、
９０・・・データ線、９１・・・走査線、１００・・・画素電極、１８０・・・溶融部分、
４０３・・・ 透明絶縁膜。
【発明の属する技術分野】
本発明は、液晶装置に関するものであって、特にアクティブマトリクス基板の入出力端子における接続不良を防止し、接続抵抗を低減する手段に関するものである。
【０００２】
【従来の技術】
近年、パーソナルコンピューターのディスプレイ等に、大容量のマトリクス液晶装置が使用されている。中でも高画質、大容量の液晶表示装置として、画素電極と信号配線との間にスイッチ作用を有する薄膜素子を導入したアクティブマトリクス方式の液晶表示装置が主流となっている。これらのアクティブマトリクス方式の液晶表示装置のアクティブマトリクス基板には、画素スイッチング素子、あるいは駆動回路を構成するスイッチング素子として薄膜トランジスタ（ Thin Film Transistor: 以下、ＴＦＴと略記する）が用いられている。また、アクティブマトリクス基板においてＴＦＴの耐電圧の向上あるいはオフリーク電流の低減を図るには、ＴＦＴをオフセットゲート構造あるいはＬＤＤ構造とする技術が多用されている。
【０００３】
アクティブマトリクス基板には上記ＴＦＴの他に、ＴＦＴと信号電流をやり取りするための入出力端子が設けられている。入出力端子にはフレキシブルプリント基板（ Frexible Print Circuit :以下、ＦＰＣと略記する ）が接続され、外部の機器と信号のやりとりを行うようになっている。図１３はＦＰＣの概略を示すもので、図１３（ａ）はＦＰＣの外観を示す斜視図、図１３（ｂ）はＦＰＣ末端部の断面図である。ＦＰＣ９は銅等からなる金属導線４２を複数本平行に並べ、これらの周囲を絶縁性の合成樹脂層４１で一括的に被覆したもので、全体として平板状で可撓性に富むように構成されている。そして、ＦＰＣ９の末端の接続部では、図１３（ｂ）に示すように、金属導線４２の下面の合成樹脂層４１が剥離され接着剤４４に銅等の金属粒子４３を分散させた接着テープ４５が貼り付けてある。
【０００４】
このように構成されたＦＰＣ９をアクティブマトリクス基板１０２に実装した状態を示したのが図１４である。図１４（ａ）はアクティブマトリクス基板１０２の入出力端子部の断面図であり、絶縁基板１０４の上に入出力端子１０８が配置されている。入出力端子１０８にＦＰＣ９を接続した状態を断面で示したのが図１４（ｂ）である。アクティブマトリクス基板１０２上の所定の入出力端子１０８上にＦＰＣ９の金属導線４２を重ね合わせて加熱圧着すると、ＦＰＣ９の接着剤４４が熱によって軟化して流動し、アクティブマトリクス基板１０２上の入出力端子１０８とＦＰＣ９の金属導線４２とが金属粒子４３を介して接触する。充分な数の金属粒子４３が完全に接触していれば、入出力端子１０８とＦＰＣ９の金属導線４２との間の接触抵抗は低くなり、良好な接合が果たせることとなる。
【０００５】
【発明が解決しようとする課題】
ところが、加熱圧着時には、金属導線４２と入出力端子１０８との間で接着剤が流動するので、金属粒子４３と入出力端子１０８との接触状態、あるいは金属粒子４３と金属導線４２との接触状態を再現性良くコントロールすることは難しく、必ずしも充分な数の金属粒子４３を入出力端子１０８および金属粒子４３に確実に接触させることは困難であった。このため、入出力端子１０８と金属導線４２との間の接触抵抗は高くなりがちで、ばらつきも大きいなどの問題があった。また、加熱圧着の際に、隣り合う入出力端子１０８どうしの間に金属粒子４３が多く入ったために入出力端子１０８間がショートするおそれもあった。さらに、入出力端子１０８を製造する過程等で入出力端子１０８と金属粒子４３との間に絶縁物の屑等が入ると、接触抵抗が高くなったり接続不良が生じるという問題もあった。
本発明はこれらの問題の少なくとも１つを解決して、アクティブマトリクス基板にＦＰＣを実装する際に、入出力端子部での接続不良を防止すること、および接続抵抗を低減することを目的とする。
【０００６】
【課題を解決するための手段】
上記課題を解決するために本発明の液晶装置は、基板上にマトリクス状に形成された複数の走査線及び複数のデータ線と、前記走査線及びデータ線に接続されたスイッチング素子と、前記スイッチング素子に接続された画素電極と、入出力端子とを有する液晶装置であって、前記入出力端子が、導電層と、該導電層上に形成されたインジウム錫酸化物層を有し、該インジウム錫酸化物層上には、金属粒子を含有する接着剤層を介してフレキシブルプリント基板の金属導線が接合されており、かつ前記入出力端子と前記金属粒子との接合部分において、前記導電層をなす金属材料と前記金属粒子をなす金属材料との共晶が形成されていることを特徴とする。
本発明の液晶装置によれば、入出力端子と金属粒子との接合部分において、入出力端子の導電層の一部が金属粒子と共晶を形成しているので、従来のように導電層上のインジウム錫酸化物層に金属粒子が接触している接合構造に比べて、接続抵抗が低減化されるとともに、接合強度も向上し、接合部分における経時的劣化も少ないので、入出力端子とＦＰＣとの接合における信頼性が高い。
【０００７】
具体的には、前記入出力端子と前記金属粒子との接合部分において、前記導電層をなす金属材料と前記金属粒子をなす金属材料との共晶が形成されている部分と、前記導電層と、前記インジウム錫酸化物層が溶融してなるインジウム−錫合金層とが溶融接合され、かつ該インジウム−錫合金層と前記金属粒子とが溶融接合されている部分とが混在するように構成される。
したがって、導電層と金属粒子間が低抵抗化され、かつ接合強度が向上するとともに、導電層とインジウム錫酸化物層、およびインジウム錫酸化物層と金属粒子間も溶融接合されているので、これらの各層の界面においても低抵抗化と接合強度の向上が達成される。
好ましくは、前記入出力端子の導電層はクロム（Ｃｒ）で構成され、前記金属粒子はニッケル（Ｎｉ）で構成される。
【０００８】
また前記入出力端子の周辺部が透明絶縁膜で覆われた構成とすることが好ましく、具体的には、透明絶縁膜の上面が入出力端子の上面よりも高く、入出力端子上は透明絶縁膜が無い開口部であり、その開口部における透明絶縁膜の内壁と入出力端子の上面にインジウム錫酸化物層が形成されており、該インジウム錫酸化物層の表面が還元処理されてインジウム−錫合金表面層となっている構成が好ましく採用される。
入出力端子部周辺にこのような透明絶縁膜を設けることにより、実装工程において入出力端子部周辺を保護できるとともに、隣り合う入出力端子間に、接着剤中の金属粒子が多く入ることに起因してショートするのを防止することができる。
また、入出力端子上に絶縁物の屑が付着するのを防止して入出力端子とＦＰＣとの接続不良を防止できる効果を発揮する。
【０００９】
本発明の液晶装置は、透明絶縁基板上に入出力端子となる第１の導電膜を成膜し、該第１の導電膜をパターニングすることにより入出力端子の第１の導電層を形成する工程と、前記入出力端子の第１の導電層形成後、基板上に絶縁膜を成膜し、入出力端子部分の該絶縁膜を除去した後、該基板上に第２の導電膜を成膜し、該第２の導電膜をパターニングすることにより入出力端子の第２の導電層を形成する工程と、前記入出力端子の第２の導電層の上を含む入出力端子周辺部に透明絶縁膜を成膜し、該透明絶縁膜をパターニングすることにより入出力端子部上に開口部を形成する工程と、前記開口部の内面および前記入出力端子の第２の導電層上にインジウム錫酸化物層を形成する工程を経て前記入出力端子を形成する工程と、を備え、前記入出力端子にフレキシブルプリント基板を実装する際に、入出力端子上に、金属粒子を含有する接着剤層を介してフレキシブルプリント基板の金属導線を圧着させた状態で、前記透明絶縁基板側からレーザ光の照射を行って、前記入出力端子の第１および第２の導電層をなす金属材料と前記金属粒子をなす金属材料との共晶を形成する方法によって製造される。
したがって、入出力端子上に、金属粒子を含有する接着剤層を介してフレキシブルプリント基板の金属導線を圧着させるだけであった従来の方法に比べて、レーザ照射を行うという簡単な操作を加えるだけで、入出力端子の導電層をなす金属材料と前記金属粒子をなす金属材料との共晶を形成させて、これらの間の接続抵抗を大幅に低減できるとともに、接合強度を向上させることができる。
さらに、入出力端子や入出力端子部周囲の透明絶縁膜を、アクティブマトリクス基板のＴＦＴ形成と同時に形成する方法が好ましく、このような方法によれば特段の工程を増やすことなく、すなわち生産能率を落とすことなく、入出力端子や透明絶縁膜を形成することができる。
【００１０】
【発明の実施の形態】
まず、本発明の第１の実施の形態を図面を参照して説明する。
図１１および図１２はそれぞれ、本実施の形態の液晶装置の一例を示した平面図およびそのＨ−Ｈ′線に沿う断面図である。また図１０は、本実施の形態の液晶装置におけるアクティブマトリクス基板の構成を模式的に示すブロック図である。
図１０に示すように、アクティブマトリクス基板２は、透明な絶縁基板上にデータ線９０および走査線９１等が形成されて成っている。走査線９１には各画素において画素電極に接続される画素用ＴＦＴ１０のゲートが接続し、データ線９０には画素用ＴＦＴ１０のソースが接続している。各画素には画素用ＴＦＴ１０を介して画像信号が入力される液晶セル９４が存在する。データ線９０に対しては、シフトレジスタ４８、レベルシフタ８５、ビデオライン８７、アナログスイッチ８６を備えるデータ線駆動回路６０がアクティブマトリクス基板２上に形成されている。走査線９１に対しては、シフトレジスタ８８およびレベルシフタ８９を備える走査線駆動回路７０がアクティブマトリクス基板２上に形成されている。
【００１１】
このような走査線駆動回路７０およびデータ線駆動回路６０は、Ｎ型の駆動回路用ＴＦＴおよびＰ型の駆動回路用ＴＦＴによって構成される。これらのＴＦＴにはＬＤＤ構造が採用されている。
また、各画素には容量線９２とゲート電極との間に保持容量４０（容量素子）が形成される場合があり、この保持容量４０は、液晶セル９４での電荷の保持特性を高める機能を有している。なお、保持容量４０は前段の走査線９１との間に形成されることもある。
【００１２】
このように構成されたアクティブマトリクス基板２は、図１１および図１２に示すようにして本実施の形態の液晶装置を構成する。
液晶装置１は、前記のアクティブマトリクス基板２と対向して対向基板３が配置され、これらの基板２，３間に液晶６が封入、挟持されて概略構成されている。対向基板３は、透明な絶縁基板３００上に対向電極７１および表示領域を見切りするためのマトリクス状の遮光膜９８が形成されて構成されている。アクティブマトリクス基板２と対向基板３とはギャップ材含有のシール材を用いたシール層８０によって所定の間隙を介して貼り合わされている。シール層８０としては、エポキシ樹脂や各種の紫外線硬化樹脂などに、ギャップ材として約２μｍ〜約１０μｍの無機あるいは有機質のファイバー若しくは球を含有させたシール材を用いることができる。
【００１３】
対向基板３の面積はアクティブマトリクス基板２の面積よりも小さく、アクティブマトリクス基板２の周辺部分は、対向基板３の外周縁よりはみ出た状態に貼り合わされている。対向基板３よりも外側のアクティブマトリクス基板２上には、走査線駆動回路７０、データ線駆動回路６０、入出力端子８、ならびに走査線駆動回路７０およびデータ線駆動回路６０を入出力端子８に接続するための引廻し配線７５が配されている。入出力端子８にはＦＰＣ９が配線接続される。また、シール層８０は一部で途切れており、この途切れ部分が液晶注入口８３となっている。したがって、対向基板３とアクティブマトリクス基板２とを貼り合わせた後に、シール層８０の内側領域を減圧状態にすることによって、液晶注入口８３からシール層８０の内側に液晶６を減圧注入することができる。液晶注入口８３は液晶６を封入した後に封止剤８２で封止される。なお、図１２中符号１００は画素電極である。
【００１４】
図１は、本実施の形態における、ＦＰＣ９が配線接続されていない状態の入出力端子８および引廻し配線７５の周辺部を拡大して示した平面図であり、図２は図１中のＡ−Ａ’線に沿う断面図、図３は図１中のＢ−Ｂ’線に沿う断面図である。また図４は、入出力端子８にＦＰＣ９の金属導線４２を接合させる工程を模式的に示した断面図である。
入出力端子８はアクティブマトリクス基板２の一端部に配置されており、各入出力端子８から引廻し配線７５が走査線駆動回路７０およびデータ線駆動回路６０へと伸びている。
本実施の形態において、アクティブマトリクス基板２の入出力端子８および引廻し配線７５の周辺部は透明絶縁膜４０３で覆われている。透明絶縁膜４０３は引廻し配線７５の周辺部２８を覆うように形成されており、かつ図２に示すように引き廻し配線７５上にも形成されている。
【００１５】
図３に示されるように、入出力端子８は、石英基板やガラス基板などからなる透明な絶縁基板２００、シリコン酸化膜からなる下地保護膜２０１、および酸化シリコンからなる絶縁膜１４が順次積層された上に形成されている。入出力端子８は、絶縁膜１４上に設けられた第１の導電層８１ａと、その上に設けられた第２の導電層８１ｂと、その上に設けられたインジウム錫酸化物層４（以下、ＩＴＯ（ Indium Tin Oxide ）層という）とから構成されている。隣り合う入出力端子８の間には透明絶縁膜４０３が設けられ、透明絶縁膜４０３の上面が入出力端子８の上面よりも高くなるように透明絶縁膜４０３が厚く形成されている。入出力端子８上には透明絶縁膜４０３は無く、そこは透明絶縁膜４０３の開口部８４となっている。この開口部８４における透明絶縁膜４０３の内壁と入出力端子８の上面がＩＴＯ層４で覆われている。
【００１６】
透明絶縁膜４０３に使用する透明樹脂はアクリル樹脂、ポリアミド樹脂、ポリイミド樹脂、フェノール樹脂等透明で絶縁性のものであれば特に制限はない。アクティブマトリクス基板２上に薄膜トランジスタを製造の際に形成する平坦化膜あるいは層間絶縁膜と同じ膜を透明絶縁膜として使用することができる。
本実施の形態では、後述するように入出力端子８の形成をＴＦＴの形成と同時に行ったので、入出力端子８の導電層として、ＴＦＴのゲート電極と同じ材料からなる第１の導電層８１ａとソース・ドレイン電極と同じ材料からなる第２の導電層８１ｂの２層を有している。また図３中符号４０１は下層側層間絶縁膜、４０２は上層側層間絶縁膜であり、いずれも入出力端子８の形成をＴＦＴの形成と同時に行ったために形成されたものである。また、透明絶縁膜４０３の開口部８４は上部ほど広くなって摺鉢状となっている。
【００１７】
このような構成の入出力端子８には、図４に示すようにしてＦＰＣ９が配線接続されている。図４において、入出力端子８上に積層されているのは、図１３（ｂ）に示すような、ＦＰＣ９の末端部において金属導線４２の下面の合成樹脂層４１を剥離し、ここに接着剤４４に金属粒子４３を分散してなる接着テープ４５を貼り付けたものである。そして、ＦＰＣ９がこの接着テープ４５を介して入出力端子８の上面に加熱圧着されており、接着テープ４５の接着剤４４は加熱により軟化されて入出力端子８の上面に密着した接着層４５ａとなっている。またＦＰＣ９の加熱圧着後、透明絶縁基板２００側から入出力端子８と金属粒子４３との接合部分に向かってレーザ光が照射され、レーザ光が照射された領域には溶融部分１８０（図４中斜線で示す）が形成される。
【００１８】
本実施の形態において、ＦＰＣ９の金属導線４２は銅（Ｃｕ）からなり、入出力端子８の導電層８１ａ、８１ｂはクロム（Ｃｒ）からなり、接着テープ４５中の金属粒子４３はニッケル（Ｎｉ）からなっている。入出力端子８上に接着テープ４５を介してＦＰＣ９が圧着された状態においては、導電層（Ｃｒ）８１ａ、８１ｂ上にＩＴＯ層４が積層され、その上に金属粒子（Ｎｉ）４３を含有する接着剤層４５ａを挟んで金属導線（Ｃｕ）４２が積層された状態となっている。そして、これらの積層部分に透明絶縁基板２００側からレーザ光が照射されると、レーザ光は透明絶縁基板２００、シリコン酸化膜からなる下地保護膜２０１、および酸化シリコンからなる絶縁膜１４を透過して上記積層部分に照射される。レーザとしてはＹＡＧレーザが好ましく用いられる。レーザ光が照射された領域は、Ｎｉ−Ｃｒの共晶点（１３４５℃）よりも高い温度にまで昇温され、溶融部分１８０が形成される。溶融部分１８０においては、ＩＴＯ層４が溶融してＩｎ−Ｓｎ合金層となるとともに、導電層（Ｃｒ）８１ａ、８１ｂおよび金属粒子（Ｎｉ）４３も溶融し、金属粒子（Ｎｉ）４３の一部はＩＴＯ層４を貫通して導電層（Ｃｒ）８１ａ、８１ｂに達し、Ｎｉ−Ｃｒの共晶が形成される。また金属粒子４３がＩＴＯ層４を貫通していない部分では、導電層８１ａ、８１ｂとＩＴＯ層４すなわち溶融したＩｎ−Ｓｎ合金層との界面、およびこのＩｎ−Ｓｎ合金層と金属粒子４３との界面でそれぞれ溶融接合が生じる。さらに金属粒子４３どうしの界面や、金属粒子４３とＦＰＣ９の金属導線４２との界面においても溶融接合が生じる。
したがって、入出力端子８と金属粒子４３との接合部分においては、Ｃｒ（導電層８１ａ、８１ｂ）とＮｉ（金属粒子４３）とが共晶を形成している部分と、Ｃｒ層（導電層８１ａ、８１ｂ）、ＩＴＯ層４が溶融してなるＩｎ−Ｓｎ層、およびＮｉ層（金属粒子４３）がこの順に積層され、互いに溶融接合されている部分とが混在している。
【００１９】
次に、本実施の形態の液晶装置の製造方法について説明する。本実施の形態では以下のようにして、アクティブマトリクス基板２のＴＦＴの製造工程に合わせて、ＴＦＴを形成すると同時に入出力端子８および透明絶縁膜４０３を形成する。図５ないし図７は、本実施の形態の液晶装置の製造方法を工程順に示した断面図である。
なお、ここでは３種類のＴＦＴを具備したアクティブマトリクス基板の例を挙げて説明する。たとえば、図１０に示す液晶装置のアクティブマトリクス基板２には、ＬＤＤ構造を有するＮ型の画素スイッチング用ＴＦＴ、ＬＤＤ構造を有するＮ型の駆動回路用ＴＦＴおよびセルフアライン構造を有するＰ型の駆動回路用ＴＦＴの３種類のＴＦＴが設けられている。以下の説明において、不純物濃度はいずれも、活性化アニール後の不純物濃度で表されている。
【００２０】
まず、図５（ａ）に示すように、石英基板やガラス基板などからなる透明な絶縁基板２００の表面に、シリコン酸化膜からなる下地保護膜２０１を形成する。次に、プラズマＣＶＤ法などを用いてアモルファスシリコン膜２０２を形成した後、レーザアニール法または急速加熱法により結晶粒を成長させてポリシリコン膜とする。
【００２１】
次に、図５（ｂ）に示すように、ポリシリコン膜をフォトリソグラフィ法によってパターニングして、画素用ＴＦＴ、Ｎ型の駆動回路用ＴＦＴおよびＰ型の駆動回路用ＴＦＴの各形成領域に島状のシリコン膜１０ａ、２０ａおよび３０ａを残す。
【００２２】
次に、ＴＥＯＳ−ＣＶＤ法、プラズマＣＶＤ法、熱酸化法などにより、シリコン膜の全面に厚さが約３０ｎｍ〜約２００ｎｍのシリコン酸化膜からなる絶縁膜１４を形成する（第１のゲート絶縁膜形成工程）。ここで、熱酸化法を利用して絶縁膜１４を形成する際には、この工程でシリコン膜１０ａ、２０ａ、３０ａの結晶化も行い、これらのシリコン膜をポリシリコン膜とすることも可能である。
チャネルドープを行う場合には、たとえば、このタイミングで約１×１０12ｃｍ-2のドーズ量でボロンイオンを打ち込む。その結果、シリコン膜１０ａ、２０ａ、３０ａは、不純物濃度が約１×１０17ｃｍ-3の低濃度Ｐ型のシリコン膜となる。Ｎ型にはリンイオンを１×１０12ｃｍ-2程度打ち込み、低濃度Ｎ型シリコンとする。
【００２３】
次に、図５（ｃ）に示すように、絶縁膜１４の全表面に、ドープドシリコン、シリサイド膜やアルミニウム膜、クロム膜、タンタル膜などの金属膜からなるゲート電極形成用導電膜１５０を形成する。ゲート電極形成用導電膜１５０の厚さはおおむね２００ｎｍ程度である。次に、ゲート電極形成用導電膜１５０の表面にパターニング用マスク５５１を形成し、この状態でパターニングを行なって、図５（ｄ）に示すように、駆動回路用ＴＦＴの側にゲート電極３５を形成する（第１のゲート電極形成工程）。この際に、Ｎ型の画素用ＴＦＴおよびＮ型の駆動回路用ＴＦＴの側では、ゲート電極形成用導電膜１５０がパターニング用マスク５５１で覆われているので、ゲート電極形成用導電膜１５０はパターニングされない。又、入出力端子形成領域もパターニングされない。
【００２４】
次に、図５（ｅ）に示すように、Ｐ型の駆動回路用ＴＦＴの側のゲート電極３５、およびＮ型の画素用ＴＦＴおよびＮ型の駆動回路用ＴＦＴの側に残したゲート電極形成用導電膜１５０をマスクとして、ボロンイオン（第２導電型／Ｐ型）を約１×１０15ｃｍ-2ドーズ量（高濃度）でイオン注入する（高濃度第２導電型不純物導入工程）。その結果、不純物濃度が１×１０20ｃｍ-3の高濃度のソース・ドレイン領域３１、３２がゲート電極３５に対してセルフアライン的に形成される。ここで、ゲート電極３５で覆われていた部分がチャネル形成領域３３となる。
【００２５】
次に、図６（ａ）に示すように、Ｐ型の駆動回路用ＴＦＴの側を完全に覆い、かつ、Ｎ型の画素用ＴＦＴおよびＮ型の駆動回路用ＴＦＴの側のゲート電極形成領域を覆うレジストマスクからなるパターニング用マスク５５２を形成する。この時同時に、入出力端子８の形成領域を覆うレジストマスクからなるパターニングマスク５５３も形成しておく。
【００２６】
次に、図６（ｂ）に示すように、パターニング用マスク５５２、５５３を使用してゲート電極形成用導電膜１５０をパターニングし、Ｎ型の画素用ＴＦＴおよびＮ型の駆動回路用ＴＦＴのゲート電極１５、２５と、入出力端子８用の第１の導電層８１ａを形成する（第２のゲート電極形成工程）。このパターニングの際には、パターニング用マスク５５２、５５３で覆われているゲート電極形成用導電膜１５０に横方向のエッチング（サイドエッチング）が起こる。このため、ゲート電極１５、２５および入出力端子８の第１の導電層８１ａはパターニング用マスク５５２よりも幅方向および長さ方向のいずれにおいても小さくなる。
この第２のゲート電極形成工程において、ゲート電極形成用導電膜１５０に積極的にサイドエッチングを進行させるという観点からすれば、第２のゲート電極形成工程では、ウェットエッチング、あるいはプラズマエッチングなどといった等方性を有するエッチング方法が好ましい。
【００２７】
次に、パターニング用マスク５５２、５５３を残したまま、リンイオン（第１導電型／Ｎ型）を１×１０15ｃｍ-2のドーズ量（高濃度）でイオン注入する（第１の高濃度第１導電型不純物導入工程）。その結果、パターニング用マスク５５２に対してセルフアライン的に不純物が導入され、１０ａ、２０ａ中に高濃度ソース・ドレイン領域１１２、１２２、２１２、２２２が形成される。ここで、シリコン膜１０ａ、２０ｂのうち、高濃度のリンが導入されない領域は、ゲート電極１５、２５で覆われていた領域よりも広い。すなわち、シリコン膜１０ａ、２０ａのうち、ゲート電極１５、２５と対向する領域の両側には高濃度ソース・ドレイン領域１１２、１２２、２１２、２２２との間に高濃度のリンが導入されない領域１１１，１２１，２１１，２２１が形成される。
【００２８】
次に、図６（ｃ）に示すように、パターニング用マスク５５２及び５５３を除去し、この状態でリンイオンを１×１０13ｃｍ-2のドーズ量（低濃度）でイオン注入する（低濃度第１導電型不純物導入工程）。その結果、シリコン膜１０ａ、２０ａにはゲート電極１５、２５に対してセルフアライン的に低濃度の不純物が導入され、低濃度ソース・ドレイン領域１１１、１２１、２１１、２２１が形成される。なお、ゲート電極１５、２５と重なる領域にはチャネル形成領域１３、２３が形成される。
【００２９】
次に、図６（ｄ）に示すように、ゲート電極１５、２５、３５および入出力端子８の表面側に下層側層間絶縁膜４０１を形成した後、フォトリソグラフィ法によってパターニングして所定のソース電極位置、ドレイン電極位置、および入出力端子位置にコンタクトホールを形成する。次に、この上からアルミニウム膜、クロム膜やタンタル膜などの金属膜を用いてソース電極１６，２６，３６、ドレイン電極１７，２７および入出力端子８の第２の導電層８１ｂとなるソース・ドレイン形成用導電膜１６０を形成する。ソース・ドレイン形成用導電膜１６０の厚さはおおむね２００〜３００ｎｍ程度である。ソース電極１６，２６，３６、ドレイン電極１７，２７および入出力端子８の位置の表面にパターニング用マスク５５４及び５５５を形成した後、この状態でパターニングを行って、図６（ｅ）に示すソース・ドレイン電極１６、１７、２６、２７、３６および入出力端子８の第２の導電層８１ｂを形成する。
【００３０】
次に、図７（ａ）に示すように、窒化珪素等からなる上層側層間絶縁膜４０２を形成した後、ＴＦＴ形成領域では各素子の凹凸の影響を緩和して素子を保護するために透明絶縁膜からなる平坦化膜４０４を形成する。これと同時に、同じ材料で入出力端子部分にも図７（ａ）に示すように透明絶縁膜４０３を形成する。透明絶縁膜４０３の厚さは１〜３μｍ程度が良い。
次いでドレイン電極部の平坦化膜４０４をフォトリソグラフィ法によって除去した後、上層側層間絶縁膜４０２をフォトリソグラフィ法によって除去してコンタクトホールを形成する。この際、同時に入出力端子部の透明絶縁膜４０３および上層側層間絶縁膜４０２も除去して入出力端子部に開口部８４を設ける（図７（ｂ）参照）。
続いて、図７（ｃ）に示すように、ＩＴＯのスパッタリング等によりＴＦＴ領域にはドレイン電極と接続する画素電極１００を形成する。これと同時に、入出力端子部における開口部８４の内壁と第２の導電層８１ｂの上面上にＩＴＯ層４を形成する。この後、ＴＦＴ領域には配向膜を塗布し、ラビング処理を行う。
【００３１】
このようにして作製されたアクティブマトリクス基板２は、前述のように対向基板３、液晶６等と組み合わされて液晶装置に組み立てられ、アクティブマトリクス基板２の入出力端子８には次のようにしてＦＰＣ９が実装される。
予め、ＦＰＣ９の末端部において金属導線４２の下面の合成樹脂層４１を剥離し、ここに接着剤４４に金属粒子４３を分散してなる接着テープ４５を貼り付けておく。そして、図４に示すように、アクティブマトリクス基板２の入出力端子８上にＦＰＣ９の金属導線４２を重ね合わせ、これらを加熱圧着する。この加熱圧着は、少なくともアクティブマトリクス基板２とＦＰＣ９とが互いに位置ずれしない程度に行えばよいが、接着テープ４５の接着剤４４が熱によって軟化して流動する程度に加熱するとともに、アクティブマトリクス基板２とＦＰＣ９が互いに近づく向きに加圧して入出力端子８と金属導線４２との間の接着剤４４を両側にはみ出させ、金属粒子４３が入出力端子８および金属導線４２に接触するように圧着を行うことが好ましい。
次いで、透明な材料からなる絶縁基板２００、下地保護膜２０１、および絶縁膜１４を介して、入出力端子８に向かってレーザ光を照射する。このレーザ光の照射は、少なくとも入出力端子８の導電層８１ａ、８１ｂと金属粒子４３とが共晶を形成する程度に行う必要がある。ただし、レーザ光の照射量が多すぎると導電層８１ａ、８１ｂｇが蒸発してしまうことがある。
例えば、透明絶縁基板２００と下地保護膜２０１と絶縁膜１４の厚さの合計が０．７ｍｍ程度であり、入出力端子８上にＦＰＣ９を圧着させた状態で、導電層（Ｃｒ）８１ａ、８１ｂの厚さが４００ｎｍ、ＩＴＯ層４の厚さが１００ｎｍ、ＩＴＯ層４とＦＰＣ９の金属導線４２との間の接着剤層４５ａの厚さが０．２〜０．３ｍｍである場合には、レーザ光の照射量は約１０ｍＷ／ｃｍ2とするのが好ましい。レーザ光の照射量は例えば照射面積で調整することができる。
レーザ光の照射は、入出力端子８の少なくとも一部に対して行えばよく、１個の入出力端子８においてレーザ光が照射された部分と照射されていない部分とが混在していてもよい。
このようにしてレーザ光の照射を行うことにより、入出力端子８と金属粒子４３との接合部分においては、Ｃｒ（導電層８１ａ、８１ｂ）とＮｉ（金属粒子４３）との共晶が形成される。また、これと同時に、Ｃｒ層（導電層８１ａ、８１ｂ）とＩＴＯ層４が溶融してなるＩｎ−Ｓｎ層との界面、およびこのＩｎ−Ｓｎ層とＮｉ層（金属粒子４３）との界面において溶融接合が生じる。
【００３２】
本実施の形態によれば、アクティブマトリクス基板２にＦＰＣ９を実装する工程で、入出力端子８上に、金属粒子４３を含有する接着剤層４５ａを介してＦＰＣ９の金属導線４２を圧着させた状態で、透明絶縁基板２００側からレーザ光を照射することにより、入出力端子８の導電層８１ａ、８１ｂの一部と金属粒子４３との共晶が形成されるので、入出力端子８と金属粒子４３とが圧着により接合されている従来の構成に比べて接続抵抗が低減される。したがって、入出力端子８とＦＰＣ９との接合部分における電力ロスが小さくなり、消費電力の低減化を実現できる。
またレーザ光の照射により、導電層８１ａ、８１ｂとＩＴＯ層４が溶融してなるＩｎ−Ｓｎ層との界面、およびこのＩｎ−Ｓｎ層と金属粒子４３との界面において溶融接合を生じせしめ、さらに金属粒子４３とＦＰＣ９の金属導線４２との界面においても溶融接合が生じせしめることができるので、従来の構成に比べて接続抵抗を低減することができる。また従来の構成に比べて、これらの各界面における接合強度が向上して機械的強度が向上するとともに、接合部分の経時的劣化も小さくなるので、接合の信頼性が高い。
例えば、本実施の形態において、入出力端子８にレーザ照射することにより、端子抵抗が従来の加熱圧着した場合の１／２０以下に低減する。
【００３３】
また、隣り合う入出力端子８の間に透明絶縁膜４０３が設けられているので、これによって、隣り合う入出力端子８間に、接着剤４４中の金属粒子４３が多く入ることに起因してショートするのを防止することができる。
さらに入出力端子８の周辺部が、透明絶縁膜４０３で覆われているので、配向膜のラビング工程や基板の切断工程で発生する絶縁物の屑が、透明絶縁膜４０３の側壁で捕捉されて入出力端子８の上面には到達せず、このような絶縁物の屑によってＦＰＣ９との接続が阻害されることがない。
さらに本実施の形態では、引き廻し配線７５の周辺部２８にも透明絶縁膜４０３が設けられているので、実装工程において引廻し配線７５が保護される。
また本実施の形態では、アクティブマトリクス基板２上のＴＦＴの形成に併せて、入出力端子８及び透明絶縁膜４０３を同時に形成したので、生産効率が良い。
【００３４】
図８に本発明の第２の実施の形態における入出力端子周辺部を示す。本実施の形態が前記第１の実施の形態と異なる点は、入出力端子８と透明絶縁膜４０３との間に窪み４０６を設けた点であり、その他の構成は第１の実施の形態と同様である。ＩＴＯ層４は、透明絶縁膜４０３の開口部８４の内壁、窪み４０６の内面、入出力端子８の上面に連続して形成されている。
窪み４０６は、透明絶縁膜４０３をエッチングして開口部８４を形成する際に、オーバーエッチングすることにより、第２の導電層８１ｂが残り、第２の導電層８１ｂの周囲のみ深くエッチングされることによって形成される。
本実施の形態によれば、前記第１の実施の形態と同様の作用効果が得られるとともに、入出力端子８の周辺に窪み４０６が設けられているので、配向膜のラビング工程や基板の切断工程で発生する絶縁物の屑が窪み４０６に落ちて確実に捕捉される。したがって、ＦＰＣ９を実装する際に、絶縁物の屑が原因となって接触不良を起こしたり、接触抵抗が増加するのが確実に防止されるという効果が得られる。
【００３５】
図９に本発明の第３の実施の形態における入出力端子周辺部を示す。本実施の形態が前記第１の実施の形態と異なる点は、透明絶縁膜４０３に溝４０７が設けてある点であり、その他の構成は第１の実施の形態と同様である。
溝４０７は、透明絶縁膜４０３をパターニングして開口部８４を設けるのと同時に、入出力端子間の透明絶縁膜４０３の溝４０７となる部分もパターニングして除去することによって形成できる。
本実施の形態によれば、前記第１の実施の形態と同様の作用効果が得られるとともに、ＦＰＣ９の金属導線４２と入出力端子８上とを加熱圧着させる際に、軟化して流動する接着剤４４が溝４０７に収容され、開口部８４の入出力端子８上に流れ込むのを防ぐ効果が得られる。
溝４０７の形状や幅または深さ等には特に制限はなく、できるだけ広く深くして接着材を充分収容できるようにすることが好ましい。
【００３６】
なお本実施の形態において、ＦＰＣ９の金属導線４２を構成する金属材料としては銅が用いられているが、銅以外にもスズ、、銀等を用いることが可能である。また本発明においては、入出力端子８の導電層８１ａ、８１ｂがクロムからなり、接着テープ４５の金属粒子４３がニッケルからなる組み合わせ好適であるが、これら以外にも液晶装置における入出力端子８の導電層、および接着テープ４５の金属粒子４３としてそれぞれ使用可能な金属材料であって、レーザ照射によって共晶を形成する材料の組み合わせであれば使用可能である。さらに、入出力端子８の導電層は第１の導電層８１ａおよび第２の導電層８１ｂの２層からなるが、導電層の構成は特に限定されず、製造が可能であれば１層で構成してもよい。
【００３７】
【発明の効果】
本発明によれば、液晶装置の入出力端子に金属粒子を含有する接着剤層を介してＦＰＣの金属導線を接合させる際に、入出力端子と金属粒子との接合部分において、入出力端子の導電層と金属粒子との共晶が形成されているので、従来のように導電層上のインジウム錫酸化物層に金属粒子が接触している接合構造に比べて接続抵抗が低減され、抵抗値のばらつきも小さくなる。また接合強度も向上し、接合部分における経時的劣化も少ないので、入出力端子とＦＰＣとの接合における信頼性が高い。
また入出力端子部周辺に透明絶縁膜を被覆することにより、入出力端子８間のショートや、入出力端子上に絶縁物の屑が付着するのを防止して、入出力端子とＦＰＣとの接触不良や接触抵抗の増加を防止できる。
【図面の簡単な説明】
【図１】 本発明に係る液晶装置の入出力端子部の一例を示す平面図である。
【図２】 図１のＡ−Ａ’線に沿った断面図である。
【図３】 図１のＢ−Ｂ’線に沿った断面図である。
【図４】 本発明に係る液晶装置の入出力端子にフレキシブルプリント基板を実装する工程を模式的に示した断面図である。
【図５】 （ａ）〜（ｅ）は図１に示す液晶装置の入出力端子の製造方法を示す工程断面図である。
【図６】 （ａ）〜（ｅ）は図１に示す液晶装置の入出力端子の製造方法において、図４に示す工程に続いて行う各工程を示す工程断面図である。
【図７】 （ａ）〜（ｃ）は図１に示す液晶装置の入出力端子の製造方法において、図５に示す工程に続いて行う各工程を示す工程断面図である。
【図８】 本発明に係る液晶装置の入出力端子部の他の例を示す断面図である。
【図９】 本発明に係る液晶装置の入出力端子部の他の例を示す断面図である。
【図１０】 本発明に係る液晶装置のアクティブマトリクス基板の例を示すブロック図である。
【図１１】 本発明に係る液晶装置の例を示す平面図である。
【図１２】 図１１のＨ−Ｈ’線に沿った断面図である。
【図１３】 フレキシブルプリント基板を説明する図である。
【図１４】 入出力端子とフレキシブルプリント基板との接合状態を示す図である。
【符号の説明】
１・・・液晶装置、２・・・アクティブマトリクス基板、
４・・・インジウム錫酸化物（ＩＴＯ）層、８・・・入出力端子、
９・・・ フレキシブルプリント基板（ＦＰＣ）、１０・・・画素用ＴＦＴ、
１４・・・絶縁膜、４１・・・合成樹脂層、４２・・・金属導線、４３・・・金属粒子、
４４・・・接着剤、４５・・・接着テープ、４５ａ・・・接着剤層、
８１ａ・・・第１の導電層、８１ｂ・・・第２の導電層、８４・・・開口部、
９０・・・データ線、９１・・・走査線、１００・・・画素電極、１８０・・・溶融部分、
４０３・・・ 透明絶縁膜。
Claims (7)
- 基板上にマトリクス状に形成された複数の走査線及び複数のデータ線と、前記走査線及びデータ線に接続されたスイッチング素子と、前記スイッチング素子に接続された画素電極と、入出力端子とを有してなる液晶装置であって、
前記入出力端子が、導電層と、該導電層上に形成されたインジウム錫酸化物層を有し、該インジウム錫酸化物層上には、金属粒子を含有する接着剤層を介してフレキシブルプリント基板の金属導線が接合されており、かつ前記入出力端子と前記金属粒子との接合部分において、前記導電層をなす金属材料と前記金属粒子をなす金属材料との共晶が形成されていることを特徴とする液晶装置。 - 前記入出力端子と前記金属粒子との接合部分において、前記導電層をなす金属材料と前記金属粒子をなす金属材料との共晶が形成されている部分と、前記導電層と、前記インジウム錫酸化物層が溶融してなるインジウム−錫合金層とが溶融接合され、かつ該インジウム−錫合金層と前記金属粒子とが溶融接合されている部分とが混在していることを特徴とする請求項１記載の液晶装置。
- 前記入出力端子の導電層がクロム（Ｃｒ）からなり、前記金属粒子がニッケル（Ｎｉ）からなることを特徴とする請求項１または請求項２のいずれかに記載の液晶装置。
- 前記入出力端子の周辺部が透明絶縁膜で覆われていることを特徴とする請求項１ないし請求項３のいずれかに記載の液晶装置。
- 前記透明絶縁膜の上面が前記入出力端子の上面よりも高く、前記入出力端子上は透明絶縁膜が無い開口部であり、該開口部における前記透明絶縁膜の内壁と前記入出力端子の上面に前記インジウム錫酸化物層が形成されていることを特徴とする請求項４記載の液晶装置。
- 透明絶縁基板上に入出力端子となる第１の導電膜を成膜し、該第１の導電膜をパターニングすることにより入出力端子の第１の導電層を形成する工程と、
前記入出力端子の第１の導電層形成後、基板上に絶縁膜を成膜し、入出力端子部分の該絶縁膜を除去した後、該基板上に第２の導電膜を成膜し、該第２の導電膜をパターニングすることにより入出力端子の第２の導電層を形成する工程と、
前記入出力端子の第２の導電層の上を含む入出力端子周辺部に透明絶縁膜を成膜し、該透明絶縁膜をパターニングすることにより入出力端子部上に開口部を形成する工程と、
前記開口部の内面および前記入出力端子の第２の導電層上にインジウム錫酸化物層を形成する工程を経て前記入出力端子を形成する工程と、を備え、
前記入出力端子にフレキシブルプリント基板を実装する際に、入出力端子上に、金属粒子を含有する接着剤層を介してフレキシブルプリント基板の金属導線を圧着させた状態で、前記透明絶縁基板側からレーザ光の照射を行って、前記入出力端子の第１および第２の導電層をなす金属材料と前記金属粒子をなす金属材料との共晶を形成することを特徴とする液晶装置の製造方法。 - 前記第１の導電層が薄膜トランジスタのゲート電極を構成する導電層であり、前記第２の導電層が薄膜トランジスタのソース電極およびドレイン電極を構成する導電層であって、前記入出力端子の形成を、前記透明絶縁基板上に薄膜トランジスタを形成するのと同時に行うことを特徴とする請求項６記載の液晶装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000067572A JP3816717B2 (ja) | 2000-03-10 | 2000-03-10 | 液晶装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000067572A JP3816717B2 (ja) | 2000-03-10 | 2000-03-10 | 液晶装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001255551A JP2001255551A (ja) | 2001-09-21 |
| JP3816717B2 true JP3816717B2 (ja) | 2006-08-30 |
Family
ID=18586740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000067572A Expired - Lifetime JP3816717B2 (ja) | 2000-03-10 | 2000-03-10 | 液晶装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3816717B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1310066C (zh) * | 2003-05-08 | 2007-04-11 | 胜华科技股份有限公司 | 制作具有低接面阻抗的透明导电板的方法 |
| JP5352048B2 (ja) * | 2005-08-12 | 2013-11-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2009191185A (ja) * | 2008-02-15 | 2009-08-27 | Seiko Epson Corp | 導電性接着フィルム、導電性接着フィルムの製造方法、導電性接着フィルムを用いた電子機器、導電性接着フィルムを用いた電子機器の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3340779B2 (ja) * | 1993-01-22 | 2002-11-05 | シチズン時計株式会社 | 半導体装置 |
| JP2555987B2 (ja) * | 1994-06-23 | 1996-11-20 | 日本電気株式会社 | アクティブマトリクス基板 |
-
2000
- 2000-03-10 JP JP2000067572A patent/JP3816717B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001255551A (ja) | 2001-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5128091B2 (ja) | 表示装置及びその製造方法 | |
| KR100234892B1 (ko) | 액정표시장치의 구조 및 그 제조방법 | |
| JP3587040B2 (ja) | 薄膜半導体装置及び表示装置 | |
| JP2007025562A (ja) | 液晶表示装置及びその製造方法 | |
| CN103887239A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| KR20090086341A (ko) | 반도체 장치, 전기 광학 장치, 전자 기기, 반도체 장치의 제조 방법, 전기 광학 장치의 제조 방법 및 전자 기기의 제조 방법 | |
| JP2002169172A (ja) | 液晶表示パネル、液晶表示パネルの製造方法、液晶表示装置、液晶表示装置の製造方法および基板の接合体 | |
| US7173675B2 (en) | LCD display with contact hole and insulation layer above pixel electrode | |
| KR20050011677A (ko) | 박막 반도체 소자 및 박막 반도체 소자의 제조방법 | |
| JP3816717B2 (ja) | 液晶装置及びその製造方法 | |
| JP2005017567A (ja) | 液晶表示装置と液晶表示装置の製造方法およびエレクトロルミネッセンス表示装置とエレクトロルミネッセンス表示装置の製造方法 | |
| KR100731037B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP3799915B2 (ja) | 電気光学装置の製造方法並びに半導体基板及び電気光学装置 | |
| JP5262854B2 (ja) | 配線基板の接続方法 | |
| JP3989662B2 (ja) | 液晶装置及びその製造方法 | |
| JP2002176179A (ja) | 電気光学装置および電気光学装置の製造方法、並びに半導体装置 | |
| JPH10154815A (ja) | 薄膜トランジスタおよびその製造方法とそれを用いた液晶表示装置 | |
| JP2000164874A (ja) | 薄膜トランジスタアレイ基板とその製造方法および液晶表示装置 | |
| KR101107251B1 (ko) | 폴리 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100635944B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 | |
| US7342353B2 (en) | Display device with insulation film and conductive layers arranged in periphery of the substrate | |
| JPS6142961A (ja) | 薄膜電界効果トランジスタとその製造方法 | |
| JP2009271105A (ja) | 液晶表示装置の製造方法 | |
| WO2012173086A1 (ja) | 半導体装置およびその製造方法 | |
| JP3636424B2 (ja) | 液晶表示装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050510 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060214 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060414 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060516 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060608 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3816717 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090616 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120616 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120616 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130616 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130616 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140616 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |