KR100502685B1 - 능동매트릭스기판 및 그 제조방법 - Google Patents

능동매트릭스기판 및 그 제조방법 Download PDF

Info

Publication number
KR100502685B1
KR100502685B1 KR10-2002-0018192A KR20020018192A KR100502685B1 KR 100502685 B1 KR100502685 B1 KR 100502685B1 KR 20020018192 A KR20020018192 A KR 20020018192A KR 100502685 B1 KR100502685 B1 KR 100502685B1
Authority
KR
South Korea
Prior art keywords
film
active matrix
substrate
matrix substrate
forming
Prior art date
Application number
KR10-2002-0018192A
Other languages
English (en)
Other versions
KR20020079441A (ko
Inventor
오쿠무라히로시
스케가와오사무
Original Assignee
엔이씨 엘씨디 테크놀로지스, 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 엘씨디 테크놀로지스, 엘티디. filed Critical 엔이씨 엘씨디 테크놀로지스, 엘티디.
Publication of KR20020079441A publication Critical patent/KR20020079441A/ko
Application granted granted Critical
Publication of KR100502685B1 publication Critical patent/KR100502685B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1365—Active matrix addressed cells in which the switching element is a two-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Abstract

능동매트릭스기판은 수지로 된 기판(1)과, 기판(1) 위에 형성된 폴리실리콘 박막다이오드(11)를 구비한다. 폴리실리콘 박막다이오드(11)는 불순물이 도핑되는 영역을 중앙에 갖는 횡형 다이오드라도 좋다. 대안으로는, 폴리실리콘 박막다이오드(11)는 서로 병렬로 전기접속되고 반대방향으로 배치된다.

Description

능동매트릭스기판 및 그 제조방법{Active matrix substrate and method of fabricating the same}
본 발명은 부분적으로 액정표시장치를 구성하는 능동매트릭스기판 및 그 제조방법에 관한 것이다.
도 1은 액정표시장치를 부분적으로 구성하는 종래의 능동매트릭스기판(100)의 단면도이다.
능동매트릭스기판(100)은 유리기판(101), 유리기판(101)위에 부분적으로 게이트전극으로서 형성된 얇은 크롬(Cr)막(102), 절연막으로서 형성되어 얇은 크롬막(102) 및 유리기판(101)을 덮는 실리콘질화막(103), 실리콘질화막(103)위에 형성된 활성층(104), 활성층(104)위에 부분적으로 형성된 n+도핑된 비정질실리콘막(105), n+비정질실리콘막(105)위에 장벽막으로서 형성된 얇은 크롬(Cr)막(106), 그리고 화소전극을 구성하며 얇은 크롬막(106)과 접촉하고 실리콘질화막(103)을 덮는 인듐주석산화물(ITO)막(107)으로 이루어진다.
능동매트릭스기판(100)은 다음과 같이 제조된다:
먼저, 게이트전극을 규정하는 얇은 크롬막(102)이 유리기판(101)위에 스퍼터링에 의해 형성된다. 그 후, 얇은 크롬막(102)은 패터닝되어 게이트전극이 된다.
그 후, 실리콘질화막(103), 활성층(104) 및 n+도핑된 비정질실리콘막(105)은 유리기판(101)위에 플라즈마강화 화학기상증착(PECVD)에 의해 300℃에서 연속적으로 형성된다.
그 후, 활성층(104) 및 n+도핑된 비정질실리콘막(105)으로 구성된 데이터배선층이 포토리소그래피 및 건식식각에 의해 섬(island)이 되게 패터닝된다.
그 후, 얇은 크롬막(106)이 n+도핑된 비정질실리콘막(105)위에 스퍼터링에 의해 형성된다. 얇은 크롬막(106)은 데이터배선층 및 ITO막(107) 사이에서 장벽층으로서 기능한다.
그 후, 얇은 크롬막(106)과 n+도핑된 비정질실리콘막(105)은 패터닝된다.
그 후, 화소전극을 규정하는 ITO막(107)이 스퍼터링에 의해 형성된 다음 패터닝된다.
따라서, 비정질실리콘막을 갖는 박막트랜지스터를 스위칭소자로서 구비한 능동매트릭스기판(100)이 전술한 단계들을 통해 제조된다.
유리가 높은 비중을 가지므로, 유리기판(101)을 구비한 능동매트릭스기판(100)은 비교적 무겁다.
특히, 유리는 쉽사리 깨어지므로, 유리기판(101)은 큰 두께를 가지도록 만들어져야 하고, 결과적으로 능동매트릭스기판(100)은 어쩔 수 없이 무겁게 된다.
요즈음, 가볍고 얇은 액정표시장치가 요구되고, 그래서, 액정표시장치의 일부가 되는 능동매트릭스기판은 더 가볍고 더 얇게 제조되어야 한다.
그러나, 전술한 이유 때문에, 유리기판을 구비한 액정표시장치를 더 가볍고 더 얇게 제조하는 것에는 한계가 있다.
따라서, 더 가볍고 더 얇은 액정표시장치를 제조하기 위해, 유리기판을 대신하여 수지기판을 사용하려는 많은 시도들이 있어 왔다. 그 이유는 수지기판이 유리기판보다 더 가볍고 또 더 얇게 제조될 수 있기 때문이었다.
예를 들어, 일본공개특허공보 평11-103064호는 수지기판 위에 형성된 얇은 폴리실리콘막으로 구성된 박막트랜지스터를 스위칭소자로서 구비한 능동매트릭스기판을 제안하였다.
박막트랜지스터는 게이트절연막을 필수적인 부분으로서 구비한다. 게이트절연막은 일반적으로 플라즈마강화 화학기상증착(PECVD) 또는 스퍼터링에 의해 형성된다.
수지기판은 일반적으로 약 200℃의 최대내열온도를 가진다. 발명자들은 다양한 실험들을 행하였고, 수지기판의 최대내열온도인 200℃ 이하에서 PECVD 또는 스퍼터링에 의해 형성된 게이트절연막이 낮은 밀도를 가지고 많은 전류누설을 야기하여, 게이트절연막이 실용될 수 없게 한다는 것을 발견하였다. 따라서, 게이트절연막을 형성하는 단계와는 다른 단계들이 200℃ 이하의 온도에서 행해지는 경우에도, 고품질의 게이트절연막을 형성하는 것은 불가능할 것이다.
전술한 실험들로, 발명자들은 또한 300℃ 이상의 온도에서 PECVD 또는 스퍼터링에 의해 형성된 게이트절연막이 높은 밀도를 가졌고 적은 전류누설만을 야기하였고, 그래서, 게이트절연막은 충분히 실용가능 하였음을 발견하였다.
그러나, 300℃는 수지기판의 최대내열성을 초과한다. 그래서, PECVD 또는 스퍼터링이 게이트절연막을 형성하기 위해 300℃ 이상의 온도에서 행해진다면, 수지기판은 열로 파괴될 것이다.
종래의 능동매트릭스기판들에서의 전술한 문제를 감안한 본 발명의 목적은, 수지기판을 구비하고 수지기판의 열적 파괴를 피할 수 있는 능동매트릭스기판을 제공함에 있다.
전술한 종래의 능동매트릭스기판들에서의 결점들을 감안하여, 본 발명자들은 게이트절연막을 구비할 필요가 없는 다이오드에 관심을 가졌다. 즉, 발명자들은, 박막트랜지스터 대신, 능동매트릭스기판에 사용되는 스위칭소자로서 다이오드를 선택하였다.
본 발명의 일 양태에서, (a) 수지로 구성된 기판, 및 (b) 기판 위에 형성된 폴리실리콘박막다이오드를 구비한 능동매트릭스기판이 제공된다.
본 발명에 따른 능동매트릭스기판은, 박막트랜지스터를 구비한 종래의 능동매트릭스기판과는 달리, 낮은 품질 및 낮은 신뢰도를 갖는 게이트절연막을 구비할 필요가 없어, 성능 및 신뢰도의 향상을 보증한다.
그에 더하여, 본 발명에 따른 능동매트릭스기판에서는 유리기판보다 얇은 두께를 갖는 수지기판을 사용하는 것이 가능하다. 그래서, 유리기판을 구비한 능동매트릭스기판에 비하여, 능동매트릭스기판의 높이를 낮추는 것이 가능하고, 그래서, 본 발명에 따른 능동매트릭스기판을 구비한 액정표시장치의 높이를 낮추는 것이 가능하다.
폴리실리콘 박막다이오드가 횡형 다이오드로서 형성되는 것이 바람직하다.
폴리실리콘 박막다이오드가 종형(vertical) 다이오드로서 형성되었다면, 막퇴적 및 레이저어닐링을 복수 회 행하는 것이 필요할 것이다. 상부막이 레이저빔 방사(radiation)에 의해 어닐되면, 하부막에서의 불순물농도 프로파일은 파괴될 것이다. 게다가, 막퇴적 및 레이저어닐링이 진공에서 행해지지 않는다면, 자연산화막이 층들간에 형성될 것이다. 횡형 다이오드가 전술한 바와 같은 문제를 야기하지 않고 형성될 수 있으므로, 폴리실리콘 박막다이오드가 횡형 다이오드로서 형성되는 것이 바람직하다.
횡형 다이오드가 중앙에 불순물이 도핑되는 영역을 가지는 것이 바람직하다.
횡형 다이오드는 nin구조, pip구조, ini구조 또는 ipi구조를 가지도록 설계되어도 좋다.
대안으로서, 횡형 다이오드는 ni 또는 pi쇼트키구조를 가지도록 설계되어도 좋다.
폴리실리콘 박막다이오드는 서로 병렬로 전기 접속되고 반대방향들로 배치된 2개의 횡형 다이오드들로 이루어져도 좋다.
기판은 폴리에테르술폰, 폴리이미드, 폴리카보네이트 또는 실록산으로 이루어져도 좋다.
능동매트릭스기판은 폴리실리콘 박막다이오드 아래쪽에 형성된 차광막을 더 구비하도록 설계되어도 좋다.
차광막은 크롬막으로 되어도 좋다.
본 발명에 따른 능동매트릭스기판은 광투과형 액정표시장치, COT형 액정표시장치 또는 광반사형 액정표시장치에 적용되어도 좋다.
본 발명의 다른 양태에 따르면, (a) 수지로 이루어진 기판 위에 비정질실리콘막을 형성하는 단계, (b) 비정질실리콘막의 선택된 영역 속에 불순물을 도핑하는 단계, (c) 비정질실리콘막에 레이저빔을 방사하여 비정질실리콘막을 폴리실리콘막으로 결정화하는 단계, 및 (d) 폴리실리콘을 섬이 되게 패터닝하여 병렬형 다이오드를 형성하는 단계를 포함하는 능동매트릭스기판 제조방법이 제공된다.
또, (a) 수지로 이루어진 기판 위에 전기 절연막을 형성하는 단계, (b) 절연막 위에 비정질실리콘막을 형성하는 단계, (c) 비정질실리콘막의 선택된 영역 속에 불순물을 도핑하는 단계, (d) 비정질실리콘막에 레이저빔을 방사하여 비정질실리콘막을 폴리실리콘막으로 결정화하는 단계, (e) 폴리실리콘을 섬이 되게 패터닝하는 단계, (f) 섬 형상의 폴리실리콘막과 전기 접촉하도록 금속배선을 형성하는 단계, (g) 단계 (f)에서 만들어진 생산품의 전체에 걸쳐 층간절연막을 형성하는 단계, (h) 층간절연막을 관통하여 금속배선에 도달하는 접촉홀을 형성하는 단계, 및 (i) 화소전극을 규정하고 접촉홀을 채우는 금속막을 형성하는 단계를 포함하는 능동매트릭스기판 제조방법이 제공된다.
단계 (i)에서 형성되는 금속막은 인듐주석산화물(ITO)막과 같은 전기전도성 투명막이라도 좋다. 금속막은 어닐되어도 좋다.
이 방법은 폴리실리콘막을 어닐하는 단계 (j)를 더 구비하여도 좋다. 단계 (j)는 단계 (d) 및 (e) 사이에 행해지는 것이다.
이 방법은 수소플라즈마를 폴리실리콘막에 인가하는 단계 (k)를 더 구비하여도 좋다.
이 방법은 수지기판 위에 차광막을 형성하는 단계 (l)을 더 구비하여도 좋다.
전술한 방법들에 의해 형성된 능동매트릭스기판은 광투과형 액정표시장치 또는 COT형 액정표시장치에 적용되어도 좋다.
추가로, (a) 수지로 이루어진 기판 위에 전기절연막을 형성하는 단계, (b) 전기절연막 위에 비정질실리콘막을 형성하는 단계, (c) 비정질실리콘막의 선택된 영역 속에 불순물을 도핑하는 단계, (d) 비정질실리콘막에 레이저빔을 방사하여 비정질실리콘막을 폴리실리콘막으로 결정화하는 단계, (e) 폴리실리콘을 섬이 되게 패터닝하는 단계, (f) 섬 형상의 폴리실리콘막과 전기 접촉하는 금속배선을 형성하는 단계, (g) 단계 (f)에서 만들어진 생산품에 감광막을 도포하며, 이 감광막을 노광 및 현상하여, 화소가 형성될 영역에 기초돌기들을 형성하는 단계, (h) 단계 (g)에서 만들어진 생산품의 전체에 걸쳐 층간절연막을 형성하는 단계, (i) 층간절연막을 관통하여 금속배선에 도달하는 접촉홀을 형성하는 단계, 및 (j) 화소전극을 규정하고 접촉홀을 채우는 금속막을 형성하는 단계를 포함하는 능동매트릭스기판 제조방법이 제공된다.
이 방법은 기초돌기들을 어닐하여 기초돌기들을 매끄럽게 하는 단계로서 단계 (g) 및 (h) 사이에 행해지는 단계 (k)를 더 구비하여도 좋다.
층간절연막은 단계 (h)에서 기초돌기들을 형성하는 재료와 동일 재료로 형성되어도 좋다.
이 방법은 금속막을 어닐하는 단계를 더 구비하여도 좋다.
전술한 방법들에 의해 형성된 능동매트릭스기판은 반사형 액정표시장치에 적용되어도 좋다.
전술한 본 발명에 의해 얻어진 이점들은 다음과 같다.
본 발명에 따른 능동매트릭스기판은 낮은 품질 및 낮은 신뢰도를 갖는 게이트절연막을 더 이상 구비할 필요가 없다. 그래서, 본 발명에 따른 능동매트릭스기판은 박막트랜지스터를 구비한 종래의 능동매트릭스기판에 비해 향상된 신뢰도를 나타낼 수 있다.
본 발명에 따른 능동매트릭스기판과 이 기판의 제조방법 둘 다에는, 박막이 필요하여 형성되었을 때 수지기판의 최대내열온도 이상의 처리온도를 초래하는 PECVD에 의해 형성되는 비정질실리콘막과 같은 얇은 막이 사용되지 않는다. 따라서, 본 발명에 따른 능동매트릭스기판과 이 기판의 제조방법은 유기기판 대신 수지기판을 사용하는 것을 가능하게 한다. 수지기판을 구비한 능동매트릭스기판은 유기기판을 구비한 능동매트릭스기판보다 얇고 가볍게 형성될 수 있다. 이는 이 능동매트릭스기판을 구비한 액정표시장치가 유리기판을 갖는 종래의 능동매트릭스기판을 구비한 액정표시장치보다 가볍고 얇게 형성될 수 있게 한다.
본 발명에 따른 능동매트릭스기판을 제조하는 방법은, 박막트랜지스터를 구비한 능동매트릭스기판을 제조하는 종래의 방법과 비교하여, 포토레지스트막의 사용을 통해 포토리소그래피 및 식각이 행해지는 포토레지스트단계들의 수를 줄이는 것이 가능하다. 구체적으로는, 박막트랜지스터를 구비한 능동매트릭스기판을 제조하는 종래의 방법은 포토레지스트단계들을 6번이나 7번 행하는 것을 필요로 하였다. 이에 반하여, 본 발명에 따른 능동매트릭스기판을 제조하는 방법은 포토레지스트단계들을 5번만 행한다.
그에 더하여, 본 발명에 따른 능동매트릭스기판은 유리기판보다 얇은 수지기판을 구비한다. 따라서, 유리기판을 구비한 능동매트릭스기판에 비해, 본 발명에 따른 능동매트릭스기판의 높이를 낮추는 것이 가능하다. 그래서, 유리기판을 갖는 종래의 능동매트릭스기판을 구비한 액정표시장치에 비해 본 발명에 따른 능동매트릭스기판을 구비한 액정표시장치의 높이는 낮아질 수 있다.
[제1실시예]
도 2는 본 발명의 제1실시예에 따른 능동매트릭스기판(10)의 단면도이다.
제1실시예에 따른 능동매트릭스기판(10)은 수지로 이루어진 기판(1), 수지기판(1)위에 전기절연막으로서 형성된 이산화실리콘막(2), 이산화실리콘막(2)위에 형성된 다이오드(11), 그것의 대향 끝단들에서 다이오드(11)와 접하도록 이산화실리콘막(2)위에 금속배선막으로서 형성된 크롬(Cr)막(7), 다이오드(11) 및 이산화실리콘막(2)을 덮는 층간절연막(8), 그리고 층간절연막(8)위에 화소전극으로서 형성되며 층간절연막(8)을 관통하여 크롬막(7)에 도달하도록 형성된 접촉홀(8a)을 채우는 인듐주석산화물(ITO)막(9)으로 구성된다.
수지기판(1)은 폴리에테르술폰(PES)으로 이루어진다.
다이오드(11)는 폴리실리콘으로 된 횡형(lateral) 다이오드이고, nin 또는 pip구조를 가진다. 액정표시장치의 구동에서 전류-전압(I-V)특성은 대칭이 되어야 하기 때문에 다이오드(11)는 nin 또는 pip구조를 가지는 것이 바람직하다.
명세서에서, "수지기판"이란 용어는 다이오드가 형성될 수 있는 형태와 평판형 구조의 형태모두를 나타낸다. 이를테면, 수지막은 "수지기판"이란 용어에 의해 커버된다.
도 3은 제1실시예에 따른 능동매트릭스기판(10)을 구비한 광투과형 액정표시장치(20)의 단면도이다.
광투과형 액정표시장치(20)는 능동매트릭스기판(10), 능동매트릭스기판(10)과는 마주하게 배치된 대향기판(21), 및 능동매트릭스기판(10) 및 대향기판(21) 사이에 끼어있는 액정층(23)으로 구성된다.
능동매트릭스기판(10)은 액정층(23)과 마주하는 배향막(24), 및 수지기판(1)의 바닥면에 형성된 편광판(25)을 더 구비한다.
대향기판(21)은 전기절연성 투명기판(26), 전기절연성 투명기판(26)위에 차광층으로서 형성된 흑매트릭스층(27), 전기절연성 투명기판(26)위에 형성되며 흑매트릭스층(27)을 부분적으로 덮는 색층(28), 흑매트릭스층(27) 및 색층(28)을 덮는 투명오버코트층(29), 오버코트층(29)위에 형성된 배향막(30), 전기절연성 투명기판(26)의 바닥면에 형성된 전기전도층(31), 전도층(31)을 덮는 편광판(32)으로 구성된다.
전도층(31)은 액정표시패널이 다른 것과 접촉하여 야기된 전하들이 액정층(23)에 영향을 주는 것을 방지한다.
색층(28)은 적(R), 녹(G) 및 청(B)색 안료들을 함유한 수지막으로 이루어진다.
화소전극이 연장하는 방향으로부터 약 10 내지 약 30도만큼 경사진 방향으로 액정층(23)이 균일하게 배향하도록 러빙된 후, 배향막들(24 및 30)은 서로 마주하도록 능동매트릭스기판(10) 및 대향기판(21)에 부착된다.
능동매트릭스기판(10)과 대향기판(21)사이에 틈을 확보하기 위해 이격기(미도시)가 그것들 사이에 개재되고, 액정층(23)으로부터 액정분자들이 세는 것을 방지하기 위해 액정층(23)은 그것의 주변부가 밀봉된다.
도 4는 액정층(23)으로부터 보여진 능동매트릭스기판(10)의 평면도이고, 도 2는 도 4의 II-II을 따라 취해진 단면도이다.
도 4에 도시된 바와 같이, 다이오드들(11)은 수지기판(1)위에 매트릭스형태로 배열된다. 화소전극이 되는 크롬막(7)은 다이오드들(11)의 각각에 관련하여 형성된다. 한 열에 배치된 다이오드들(11)은, 이 열이 연장하는 방향으로 연장되는 크롬막(7)으로 구성된 주사선(12)을 통해 서로 전기 접속된다.
도 5는 액정층(23)으로부터 보여진, 즉, 도 3의 화살표(B)로 표시된 방향에서 본 대향기판(21)의 평면도이다.
도 5에 도시된 바와 같이, 대향기판(21)은 그 위에 형성되며 주사선(12)이 연장하는 방향에 수직한 방향으로 서로 평행하게 연장되는 복수개의 신호선들(33)을 구비한다.
광투과형 액정표시장치(20)는 어떠한 방법으로 구동되어도 좋다. 이를테면, 광투과형 액정표시장치(20)는 기존의 프로세스에 따라 구동되어도 좋다. 예를 들어, 그러한 광투과형 액정표시장치를 구동하는 방법들 중 하나는 「S. Matsumoto. "Liquid Crystal Display Technique -- Active Matrix LCD--", 1996, pp.155-158」에 개시되어 있다.
제1실시예에 따른 능동매트릭스기판(10)이 도 3의 광투과형 액정표시장치(20)에 적용되었지만, 이 능동매트릭스기판(10)은 COT형 액정표시장치에 적용되어도 좋다.
여기서, COT형 액정표시장치는, 도 3에 도시된 색층(28)에 해당하는 색필터가 스위칭소자 위에 형성된 액정표시장치를 나타낸다. 여기서, 스위칭소자는 박막트랜지스터 및 다이오드를 포함한다. 즉, "COT"는 "색필터 온(on) TFT"와 "색필터 온 TFD(Thin Film Diode)" 둘 다를 의미한다.
도 6a 내지 도 6g는 제1실시예에 따른 능동매트릭스기판의 제조방법의 개별 단계들을 도시하는 단면도들이다. 이후로는 도 6a 내지 6g를 참조하여 능동매트릭스기판(10)의 제조방법을 설명한다.
나중에 언급되는 단계들의 각각에서 설명될 것처럼, 단계들의 각각이 행해지는 온도는 수지기판(1)의 최대내열온도보다 낮거나 같다.
먼저, 도 6a에 도시된 바와 같이, 이산화실리콘막(2)이 약 180℃의 최대내열온도를 갖는 폴리에테르술폰(PES)으로 이루어진 수지기판(1)위에 스퍼터링에 의해 덮개막 또는 보호막으로서 형성된다. 이산화실리콘막(2)은 6000Å의 두께를 가진다.
그 후, 비정질실리콘(a-Si)막(3)이 수지기판(1)위에 스퍼터링에 의해 500Å의 두께를 가지도록 형성된다.
수지기판(1)과 비정질실리콘막(3)을 스퍼터링에 의해 형성하기 위한 조건들은 다음과 같다:
무선주파수전력: 4㎾
아르곤기체 압력: 5 mtorr
수지기판(1)의 온도: 150℃
그 후 도 6b에 도시된 바와 같이, 포토레지스트가 비정질실리콘막(3)위의 전면에 걸쳐 도포된 다음, 포토레지스트는 포토리소그래피에 의해 패터닝되고 식각되어 마스크(4)를 형성한다.
그 후, 인(P)이 마스크(4)를 통해 비정질실리콘막(3) 속으로 이온도핑기법에 의해 도핑된다. 그 결과, n형 불순물이 도핑된 불순물도핑영역들(5)이 비정질실리콘막(3)의 선택된 영역들에 형성된다.
이온도핑을 행하기 위한 조건들은 다음과 같다:
가속전압: 20keV
도핑되는 인: 2×1015㎝-2
마스크(4)의 제거 후, 도 6c에 도시된 바와 같이, 비정질실리콘막(3)은, 엑시머레이저어닐링에 의해 폴리실리콘막(6)으로 결정화된다.
엑시머레이저어닐링을 행하기 위한 조건들은 다음과 같다:
광원: XeCl
에너지밀도: 350mJ/㎝2
빔직경: 250×0.4㎜
주사되는 방사의 피치: 0.04㎜
그 후, 폴리실리콘막(6)은 수소분위기에서 150℃로 한 시간동안 어닐된다.
그 후, 포토레지스트가 폴리실리콘막(6)위에 도포된 후, 포토레지스트는 포토리소그래피 및 건식식각에 의해 패터닝되어, 마스크를 형성한다. 그 후, 폴리실리콘막(6)은 마스크를 통한 건식식각에 의해 패터닝되어 도 6d에 도시된 바와 같은 섬이 된다.
그 후, 금속배선층(7)을 이룰 것인 크롬막이 스퍼터링에 의해 형성되어, 이산화실리콘막(2)과 섬 형태의 폴리실리콘막(6)을 완전히 덮는다.
크롬막을 스퍼터링에 의해 형성하기 위한 조건들은 다음과 같다:
무선주파수전력: 4㎾
아르곤기체 압력: 5mtorr
수지기판(1)의 온도: 150℃
그 후, 포토레지스트가 크롬막 위에 도포된 후, 포토레지스트는 포토리소그래피 및 건식식각에 의해 패터닝되어, 마스크를 형성한다. 크롬막은 그렇게 형성된 마스크를 통해 패터닝되어, 도 6e에 도시된 바와 같이, 섬 형태의 폴리실리콘막(6)을 부분적으로 덮는 금속배선층(7)을 형성한다.
그 후, 도 6f에 도시된 바와 같이, 층간절연막(8)을 이룰 것인 이산화실리콘막이 스퍼터링에 의해 형성되어 이산화실리콘막(2), 금속배선층(7) 및 폴리실리콘막(6)을 완전히 덮는다.
이산화실리콘막을 스퍼터링에 의해 형성하기 위한 조건들은 다음과 같다:
무선주파수전력: 4㎾
아르곤기체 압력: 5.2mtorr
수지기판(1)의 온도: 150℃
그 후, 포토레지스트가 층간절연막(8)위에 도포된 다음, 포토레지스트는 포토리소그래피 및 건식식각에 의해 패터닝되어 마스크를 형성한다. 그 후, 마스크를 사용하여, 층간절연막(8)에는 층간절연막을 통과하여 금속배선층(7)에 도달하는 접촉홀(8a)이 형성된다.
그 후, 인듐주석산화물(ITO)막과 같은 전기전도성 투명막(9)이 층간절연막(8) 전면에 걸쳐 스퍼터링에 의해 접촉홀(8a)을 채우도록 형성된다.
전기전도성 투명막을 스퍼터링에 의해 형성하기 위한 조건들은 다음과 같다:
무선주파수전력: 4㎾
아르곤기체 압력: 5.5mtorr
수지기판(1)의 온도: 155℃
그 후, 포토레지스트가 전기전도성 투명막 위에 형성된 다음, 포토레지스트는 포토리소그래피 및 건식식각에 의해 패터닝되어 마스크를 형성한다. 그 후, 전기전도성 투명막은 그렇게 형성된 마스크를 통해 패터닝되어 도 6g에 도시된 바와 같은 화소전극(9)이 형성된다.
그 후, 전술한 단계들로써 만들어진 생산품은 접촉저항을 줄이기 위해 150℃에서 1시간동안 어닐된다.
전술한 단계들을 통해, nin구조를 갖는 폴리실리콘 횡형 다이오드가 수지기판(1)위에 형성된다. 액정표시장치의 구동에서는 전류-전압(I-V)특성이 대칭적이어야 하므로, 다이오드가 nin구조를 갖는 것이 바람직하다.
지금까지 설명한 바와 같이, 제1실시예에 따른 능동매트릭스기판(10)은 낮은 품질 및 낮은 신뢰도를 갖는 게이트절연막을 더 이상 구비할 필요가 없다. 그래서, 제1실시예에 따른 능동매트릭스기판(10)은, 박막트랜지스터를 구비한 기존의 능동매트릭스기판에 비하여, 향상된 성능 및 신뢰도를 나타낸다.
제1실시예에 따른 능동매트릭스기판(10)에서는, 박막이 필요하여 형성되었을 때 수지기판(1)의 최대내열온도(구체적으로는, 180℃) 이상의 처리온도를 초래하는 PECVD에 의해 형성되는 비정질실리콘막과 같은 얇은 막이 사용되지 않는다. 따라서, 제1실시예에 따른 능동매트릭스기판(10)은 유리기판 대신 수지기판(1)을 사용하는 것이 가능하게 한다. 수지기판(1)을 구비한 능동매트릭스기판(10)은 유리기판을 구비한 종래의 능동매트릭스기판보다 가볍고 얇게 형성될 수 있다. 이는 능동매트릭스기판(10)을 구비한 액정표시장치가 유리기판을 갖는 종래의 능동매트릭스기판을 구비한 액정표시장치보다 더 가볍고 더 얇게 형성되게 한다.
제1실시예에 따른 능동매트릭스기판(10)을 제조하는 방법은, 박막트랜지스터를 구비한 능동매트릭스기판을 제조하는 종래의 방법에 비하여, 포토리소그래피 및 식각이 패터닝된 포토레지스트막의 사용을 통해 행해지는 포토레지스트단계들의 수를 줄일 수 있게 한다. 구체적으로는, 박막트랜지스터를 구비한 능동매트릭스기판을 제조하는 종래의 방법은 포토레지스트단계를 6번이나 7번 행하는 것을 필요로 하였다. 반면, 제1실시예에 따른 능동매트릭스기판(10)을 제조하는 방법은, 포토레지스트단계를 5번만 행한다.
그에 더하여, 제1실시예에 따른 능동매트릭스기판(10)은 유리기판보다 얇은 수지기판(1)을 구비한다. 따라서, 유리기판을 구비한 능동매트릭스기판에 비하여, 제1실시예에 따른 능동매트릭스기판(10)의 높이를 줄이는 것이 가능할 것이다. 그래서, 유리기판을 구비한 종래의 능동매트릭스기판을 구비한 액정표시장치에 비하여, 제1실시예에 따른 능동매트릭스기판(10)을 구비한 액정표시장치의 높이를 줄이는 것이 가능할 것이다.
[제2실시예]
도 7은 본 발명의 제2실시예에 따른 능동매트릭스기판(40)의 단면도이다.
제2실시예에 따른 능동매트릭스기판(40)은 수지로 이루어진 기판(41), 수지기판(41)위에 전기절연막으로서 형성된 이산화실리콘막(42), 이산화실리콘막(42)위에 형성된 다이오드(43), 이산화실리콘막(42)위에 금속배선막으로서 형성되어 그것의 양끝에서 다이오드(43)와 전기적으로 접촉하는 크롬(Cr)막(47), 크롬막(47)을 덮는 층간절연막(48), 그리고 층간절연막(48)위에 화소전극으로서 형성되어, 층간절연막(48)을 관통하여 크롬막(47)에 도달하도록 형성된 접촉홀(48a)을 채우는 인듐주석산화물(ITO)막(49)으로 구성된다.
수지기판(41)은 폴리이미드(PI)로 이루어진다.
다이오드(43)는 폴리실리콘으로 구성된 횡형 다이오드이고, ni 또는 pi구조를 가진다. 액정표시장치가 다이오드(43)와 같은 비대칭구조를 갖는 다이오드에 의하여 구동되는 경우, 전류-전압(I-V)특성에 대칭성을 확보하기 위하여 두 개의 다이오드들이 서로 고리(ring)모양으로 전기 접속된다.
도 8은 다이오드들의 고리접속의 일 예를 도시한다. 도 8에서, 2개의 ni쇼트키(Schottky)형 폴리실리콘 횡형 다이오드들이 고리접속으로 서로 전기적으로 접속된다.
도 8에 도시된 바와 같이, 2개의 다이오드들은 다이오드들의 고리접속에서 병렬로 서로 반대방향으로 전기 접속된다. 구체적으로는, 다이오드들의 고리접속에서, 제1다이오드(51)와 제2다이오드(52)는, 제1다이오드(51)의 불순물도핑영역(51a)이 제2다이오드(52)의 폴리실리콘영역(52b)과 면하고 제1다이오드(51)의 폴리실리콘영역(51b)이 제2다이오드(52)의 불순물도핑영역(52a)과 면하도록 배치된다.
제1실시예에 따른 능동매트릭스기판(10)과 마찬가지로, 제2실시예에 따른 능동매트릭스기판(40)은 도 3에 도시된 광투과형 액정표시장치에 적용되어도 좋다. 제2실시예에 따른 능동매트릭스기판(40)은 COT형 액정표시장치에 적용되어도 좋다.
도 9a 내지 도 9g는 제2실시예에 따른 능동매트릭스기판의 제조방법의 개별 단계들을 도시하는 단면도들이다. 이후로는 도 9a 내지 9g를 참조하여 능동매트릭스기판(40)의 제조방법을 설명한다.
나중에 언급되는 단계들의 각각에서 설명될 것처럼, 단계들의 각각이 수행되는 온도는 수지기판(41)의 최대내열온도 이하이다.
먼저, 도 9a에 도시된 바와 같이, 이산화실리콘막(42)이 약 220℃의 최대내열온도를 갖는 폴리이미드(PI)로 된 수지기판(41)위에 스퍼터링에 의해 덮개막 또는 보호막으로서 형성된다. 이산화실리콘막(42)은 6000Å의 두께를 가진다.
그 후, 비정질실리콘(a-Si)막(43)이 수지기판(41)위에 500Å의 두께를 가지도록 스퍼터링에 의해 형성된다.
수지기판(41)과 비정질실리콘막(43)을 형성하기 위한 조건들은 다음과 같다:
무선주파수전력: 4㎾
아르곤기체 압력: 5mtorr
수지기판(41)의 온도: 150℃
그 후 도 9b에 도시된 바와 같이, 포토레지스트가 비정질실리콘막(43)의 전면에 걸쳐 도포된 다음, 포토레지스트는 포토리소그래피 및 식각에 의해 패터닝되어 마스크(44)를 형성한다.
그 후, 인(P)이 마스크(44)를 통한 이온도핑기법에 의해 비정질실리콘막(43)속으로 도핑된다. 그 결과, n형불순물이 도핑된 불순물도핑영역(45)이 비정질실리콘막(43)의 선택된 영역에 형성된다.
이온도핑을 행하기 위한 조건들은 다음과 같다:
가속전압: 20keV
도핑되는 인: 2×1015㎝-2
마스크(44)의 제거 후, 비정질실리콘막(43)은 엑시머레이저어닐링에 의해, 도 9c에 도시된 바와 같이 폴리실리콘막(46)으로 결정화된다. 불순물도핑영역(45)은 동시에 엑시머레이저어닐링에 의해 폴리실리콘막(46)으로 바뀐다.
엑시머레이저어닐링을 행하기 위한 조건들은 다음과 같다:
광원: XeCl
에너지밀도: 350mJ/㎝2
빔직경: 250×0.4㎜
주사되는 방사의 피치: 0.04㎜
그 후, 수소플라즈마가 폴리실리콘막(46)에 인가된다.
수소플라즈마를 폴리실리콘막(46)에 인가하기 위한 조건들은 다음과 같다:
방전전력: 300W
수소기체 압력: 1torr
수지기판(41)의 온도: 200℃
그 후, 포토레지스트가 폴리실리콘막(46) 전면에 걸쳐 도포된 다음, 포토레지스트는 포토리소그래피 및 건식식각에 의해 패터닝되어 마스크를 형성한다. 그 후, 폴리실리콘막(46)은 마스크를 통한 건식식각에 의해 도 9d에 도시된 바와 같은 섬으로 패터닝된다.
그 후, 금속배선층(47)을 이룰 것인 크롬막이 스퍼터링에 의해 형성되어, 이산화실리콘막(42)과 섬 형태의 폴리실리콘막(46)을 완전히 덮는다.
크롬막을 스퍼터링에 의해 형성하기 위한 조건들은 다음과 같다:
무선주파수전력: 4㎾
아르곤기체 압력: 5mtorr
수지기판(41)의 온도: 150℃
그 후, 포토레지스트가 크롬막 위에 도포된 다음, 포토레지스트는 포토리소그래피 및 건식식각에 의해 패터닝되어 마스크를 형성한다. 크롬막은 그렇게 형성된 마스크를 통해 패터닝되어, 도 9e에 도시된 바와 같이, 섬 형태의 폴리실리콘막(46)을 부분적으로 덮는 금속배선층(47)이 형성된다.
그 후, 도 9f에 도시된 바와 같이, 층간절연막(48)을 이룰 것인 이산화실리콘막이 스퍼터링에 의해 형성되어, 이산화실리콘막(42), 금속배선층(47) 및 폴리실리콘막(46)을 전체적으로 덮는다.
이산화실리콘막을 스퍼터링에 의해 형성하기 위한 조건들은 다음과 같다:
무선주파수전력: 4㎾
아르곤기체 압력: 5mtorr
수지기판(41)의 온도: 150℃
그 후, 포토레지스트가 층간절연막(48)위에 도포된 후, 포토레지스트는 포토리소그래피 및 건식식각에 의해 패터닝되어 마스크를 형성한다. 그 후, 층간절연막(48)에는 마스크의 사용을 통해 층간절연막(48)을 관통하여 금속배선층(47)에 도달하는 접촉홀(48a)이 형성된다.
그 후, 인듐주석산화물(ITO)막과 같은 전기전도성 투명막이 층간절연막(48) 전면에 걸쳐 스퍼터링에 의해 접촉홀(48a)을 채우도록 형성된다.
전기전도성 투명막을 스퍼터링에 의해 형성하기 위한 조건들은 다음과 같다:
무선주파수전력: 4㎾
아르곤기체 압력: 5mtorr
수지기판(41)의 온도: 150℃
그 후, 포토레지스트가 전기전도성 투명막위에 도포된 후, 포토레지스트는 포토리소그래피 및 건식식각에 의해 패터닝되어 마스크를 형성한다. 그 후, 전기전도성 투명막은 그렇게 형성된 마스크를 통해 패터닝되어, 도 9g에 도시된 바와 같이, 화소전극(9)을 형성한다.
그 후, 전술한 단계들로써 만들어진 생산품은 접촉저항을 줄이기 위해 200℃에서 1시간동안 어닐된다.
전술한 단계들을 통해, ni 구조를 갖는 폴리실리콘 횡형 다이오드가 수지기판(41)위에 형성된다.
제2실시예에 따른 능동매트릭스기판(40)은 제1실시예에 따른 능동매트릭스기판(10)에 의해 얻어진 이점들과 동일한 이점들을 제공한다.
[제3실시예]
도 10은 본 발명의 제3실시예에 따른 능동매트릭스기판(60)의 단면도이다.
제3실시예에 따른 능동매트릭스기판(60)은 수지로 이루어진 기판(61), 수지기판(61)위에 전기절연막으로서 형성된 이산화실리콘막(62), 이산화실리콘막(62)위에 형성된 다이오드(63), 이산화실리콘막(62)위에 금속배선막으로서 형성되어 그것의 대향하는 끝들에서 다이오드(43)와 전기 접촉되는 크롬(Cr)막(67), 크롬막(67), 다이오드(63) 및 이산화실리콘막(62)을 덮는 층간절연막(68), 그리고 층간절연막(68)위에 화소전극으로서 형성되며 층간절연막(68)을 관통하여 크롬막(67)에 도달하도록 형성된 접촉홀(68a)을 채우는 인듐주석산화물(ITO)막(69)으로 이루어진다.
수지기판(61)은 폴리카보네이트(PC)로 이루어진다.
다이오드(63)는 폴리실리콘으로 된 횡형 다이오드이고, ini 또는 ipi구조를 가진다. 횡형 다이오드의 ini 또는 ipi구조는 종형다이오드의 ni 또는 pi 쇼트키구조들이 반대방향들로 서로 전기적으로 연결되며 I-V특성에 높은 대칭성을 갖는 이른바 이면 대 이면(back-to-back)구조에 해당한다.
제1실시예에 따른 능동매트릭스기판(10)과 마찬가지로, 제3실시예에 따른 능동매트릭스기판(60)은 도 3에 도시된 광투과형 액정표시장치에 적용되어도 좋다. 제3실시예에 따른 능동매트릭스기판(60)은 COT형 액정표시장치에 적용되어도 좋다.
도 11a 내지 도 11g는 제3실시예에 따른 능동매트릭스기판의 제조방법의 개별 단계들을 도시하는 단면도들이다. 이후로는 도 11a 내지 11g를 참조하여 능동매트릭스기판(60)의 제조방법을 설명한다.
나중에 언급되는 단계들의 각각에서 설명될 것처럼, 단계들의 각각이 행해지는 온도는 수지기판(61)의 최대내열온도 이하이다.
먼저, 도 11a에 도시된 바와 같이, 이산화실리콘막(62)이 약 130℃의 최대내열온도를 갖는 폴리카보네이트(PC)로 된 수지기판(61)위에 스퍼터링에 의해 덮개막 또는 보호막으로서 형성된다. 이산화실리콘막(62)은 6000Å의 두께를 가진다.
그 후, 비정질실리콘(a-Si)막(63)은 수지기판(61)위에 500Å의 두께를 가지도록 스퍼터링에 의해 형성된다.
수지기판(61)과 비정질실리콘막(63)을 스퍼터링에 의해 형성하기 위한 조건들은 다음과 같다:
무선주파수전력: 4㎾
아르곤기체 압력: 5 mtorr
수지기판(61)의 온도: 150℃
그 후 도 11b에 도시된 바와 같이, 포토레지스트가 비정질실리콘막(63)위의 전면에 걸쳐 도포된 다음, 포토레지스트는 포토리소그래피에 의해 패터닝되고 식각되어 마스크(64)를 형성한다.
그 후, 인(P)이 마스크(64)를 통해 비정질실리콘막(63) 속으로 이온도핑기법에 의해 도핑된다. 그 결과, n형 불순물이 도핑된 불순물도핑영역(65)이 비정질실리콘막(63)의 선택된 영역에 형성된다.
이온도핑을 행하기 위한 조건들은 다음과 같다:
가속전압: 20keV
도핑되는 인: 2×1015㎝-2
마스크(64)의 제거 후, 도 11c에 도시된 바와 같이, 비정질실리콘막(63)은, 엑시머레이저어닐링에 의해 폴리실리콘막(66)으로 결정화된다. 불순물도핑영역(65)은 동시에 엑시머레이저어닐링에 의해 폴리실리콘막(66)속에 형성된다.
엑시머레이저어닐링을 행하기 위한 조건들은 다음과 같다:
광원: XeCl
에너지밀도: 350mJ/㎝2
빔직경: 250×0.4㎜
주사되는 방사의 피치: 0.04㎜
그 후, 수소플라즈마가 폴리실리콘막(66)에 인가된다.
수소플라즈마를 폴리실리콘막(66)에 인가하기 위한 조건들은 다음과 같다:
방전전력: 300W
수소기체 압력: 1torr
수지기판(61)의 온도: 100℃
그 후, 포토레지스트가 폴리실리콘막(66) 전면에 걸쳐 도포된 후, 포토레지스트는 포토리소그래피 및 건식식각에 의해 패터닝되어 마스크를 형성한다. 그 후, 폴리실리콘막(66)은 마스크를 통한 건식식각에 의해 도 11d에 도시된 바와 같이 섬으로 패터닝된다.
그 후, 금속배선층(67)을 이룰 것인 크롬막이 스퍼터링에 의해 형성되어, 이산화실리콘막(62)과 섬 형태의 폴리실리콘막(66)을 완전히 덮는다.
크롬막을 스퍼터링에 의해 형성하기 위한 조건들은 다음과 같다:
무선주파수전력: 4㎾
아르곤기체 압력: 5mtorr
수지기판(61)의 온도: 150℃
그 후, 포토레지스트가 크롬막 위에 도포된 후, 포토레지스트는 포토리소그래피 및 건식식각에 의해 패터닝되어 마스크를 형성한다. 크롬막은 그렇게 형성된 마스크를 통해 패터닝되어, 도 11e에 도시된 바와 같이, 섬 형태의 폴리실리콘막(66)을 부분적으로 덮는 금속배선층(67)이 형성된다.
그 후, 도 11f에 도시된 바와 같이, 층간절연막(68)을 이룰 것인 이산화실리콘막이 스퍼터링에 의해 형성되어, 이산화실리콘막(62), 금속배선층(67) 및 폴리실리콘막(66)을 전체적으로 덮는다.
이산화실리콘막을 스퍼터링에 의해 형성하기 위한 조건들은 다음과 같다:
무선주파수전력: 4㎾
아르곤기체 압력: 5mtorr
수지기판(61)의 온도: 150℃
그 후, 포토레지스트가 층간절연막(68)위에 도포된 후, 포토레지스트는 포토리소그래피 및 건식식각에 의해 패터닝되어 마스크를 형성한다. 그 후, 층간절연막(68)에는 마스크의 사용을 통해 층간절연막(68)을 관통하여 금속배선층(47)에 도달하는 접촉홀(68a)이 형성된다.
그 후, 인듐주석산화물(ITO)막과 같은 전기전도성 투명막이 층간절연막(68) 전면에 걸쳐 스퍼터링에 의해 접촉홀(68a)을 채우도록 형성된다.
전기전도성 투명막을 스퍼터링에 의해 형성하기 위한 조건들은 다음과 같다:
무선주파수전력: 4㎾
아르곤기체 압력: 5mtorr
수지기판(61)의 온도: 150℃
그 후, 포토레지스트가 전기전도성 투명막 위에 도포된 후, 포토레지스트는 포토리소그래피 및 건식식각에 의해 패터닝되어 마스크를 형성한다. 그 후, 전기전도성 투명막은 그렇게 형성된 마스크를 통해 패터닝되어, 도 11g에 도시된 바와 같이, 화소전극(69)을 형성한다.
그 후, 전술한 단계들로써 만들어진 생산품은 접촉저항을 줄이기 위해 130℃에서 1시간동안 어닐된다.
전술한 단계들을 통해, ini구조를 갖는 폴리실리콘 횡형 다이오드가 수지기판(61)위에 형성된다.
제3실시예에 따른 능동매트릭스기판(60)은 제1실시예에 따른 능동매트릭스기판(10)에 의해 얻어진 이점들과 동일한 이점들을 제공한다.
[제4실시예]
도 12는 본 발명의 제4실시예에 따른 능동매트릭스기판의 단면도이다.
제4실시예에 따른 능동매트릭스기판(70)은 수지로 이루어진 기판(61), 수지기판(61)위에 형성된 크롬막으로 된 차광막(71), 수지기판(61)위에 전기절연막으로서 형성되어 차광막(71)을 덮는 이산화실리콘막(62), 이산화실리콘막(62)위에 형성된 다이오드(63), 이산화실리콘막(62)위에 그것의 양끝에서 다이오드(63)와 전기접촉을 하도록 금속배선막으로서 형성된 크롬(Cr)막(67), 크롬막(67), 다이오드(63) 및 이산화실리콘막(62)을 덮는 층간절연막(68), 그리고 층간절연막(68)위에 화소전극으로서 형성되며 층간절연막(68)을 관통하여 크롬막(67)에 도달하도록 형성된 접촉홀(68a)을 채우는 인듐주석산화물(ITO)막(69)으로 이루어진다.
제3실시예에 따른 능동매트릭스기판(60)과 비교하여, 제4실시예에 따른 능동매트릭스기판(70)은 차광막(71)을 더 구비한다. 능동매트릭스기판(70)은 차광막(71)을 추가로 갖는 다는 점을 제외하면 능동매트릭스기판(60)의 구조와 동일한 구조를 가진다.
제4실시예에 따른 능동매트릭스기판(70)은 제3실시예에 따른 능동매트릭스기판(60)에 의해 얻어지는 이점들과 동일한 이점들을 제공한다. 그에 더하여, 능동매트릭스기판(70)은 차광막(71)을 더 구비하므로, 능동매트릭스기판(70)은, 광투과형 액정표시장치에서 백라이트에 의해 야기된, 하부전극을 갖지 않는 횡형 다이오드의 오동작을 방지하는 것이 가능하게 된다.
제1실시예에 따른 능동매트릭스기판(10)과 마찬가지로, 제4실시예에 따른 능동매트릭스기판(70)은 도 3에 도시된 광투과형 액정표시장치에 적용되어도 좋다. 제4실시예에 따른 능동매트릭스기판(70)은 COT형 액정표시장치에 적용되어도 좋다.
제4실시예에 따른 능동매트릭스기판(70)을 제조하는 방법은, 차광막(71)을 형성하는 단계를 제외하면, 제3실시예에 따른 능동매트릭스기판(60)을 제조하는 방법에서 수행되는 단계들과 동일한 단계들을 가진다.
구체적으로는, 제4실시예에 따른 능동매트릭스기판(70)을 제조하는 방법에서, 차광막(71)이 될 것인 크롬막이 먼저 수지기판(61)위에 스퍼터링에 의해 형성된다. 크롬막은 1500Å의 두께를 가진다.
그 후, 포토레지스트가 크롬막 위에 형성된 후, 포토레지스트는 포토리소그래피 및 건식식각에 의해 패터닝되어 마스크를 형성한다. 그 후, 크롬막은 그렇게 형성된 마스크를 통해 패터닝되어 차광막(71)이 형성된다.
그 후, 도 11b 내지 도 11g를 참조하여 설명된 단계들이 행해진다.
전술한 단계들을 통해, ini구조를 갖는 폴리실리콘 횡형 다이오드가 수지기판(61)위에 형성된다.
[제5실시예]
도 13은 본 발명의 제5실시예에 따른 능동매트릭스기판(80)의 단면도이다.
제5실시예에 따른 능동매트릭스기판(80)은 수지로 된 기판(81), 수지기판(81)위에 전기절연막으로서 형성된 이산화실리콘막(82), 이산화실리콘막(82)위에 형성된 다이오드(83), 화소가 형성될 영역의 이산화실리콘막(82)위에 형성된 기초단차들 또는 기초돌기들(84), 이산화실리콘막(82)위에서 그것의 대향 끝들이 다이오드(83)와 전기접촉을 하도록 금속배선막으로서 형성된 크롬(Cr)막(85), 크롬막(85), 다이오드(83), 이산화실리콘막(82) 및 기초돌기들(84)을 덮는 층간절연막(86), 그리고 층간절연막(86)위에 화소전극으로서 형성되며 층간절연막(86)을 관통하여 크롬막(85)에 도달하는 접촉홀(86a)을 채우는 인듐주석산화물(ITO)막(87)으로 이루어진다.
수지기판(81)은 실록산(siloxane)으로 이루어진다.
다이오드(83)는 폴리실리콘으로 된 횡형 다이오드이고, ini 또는 ipi구조를 가진다.
수지기판은 일반적으로 유리기판의 광학이방성(optical anisotropy)보다는 큰 광학이방성을 가지므로, 표시품질에 대하여, 광경로에 하나의 기판만을 구비한 광반사형 액정표시장치에 수지기판이 사용되는 것이 바람직하다.
그에 더하여, 광반사형 액정표시장치에서는 다이오드(83)에 빛이 직접 조사되지 않으므로, 능동매트릭스기판(80)이 도 12에 도시된 차광막(71)을 구비하는 것은 필요하지 않다.
도 14는 제5실시예에 따른 능동매트릭스기판(80)을 구비한 반사형 액정표시장치(90)의 단면도이다.
이 반사형 액정표시장치(90)는 능동매트릭스기판(80), 능동매트릭스기판(80)과 마주하게 배치된 대향기판(91), 그리고 능동매트릭스기판(80)과 대향기판(91) 사이에 끼어있는 액정층(92)으로 이루어진다.
능동매트릭스기판(80)은 액정층(92)과 마주하는 배향막(93)을 더 구비한다.
대향기판(91)은 전기절연성 투명기판(95), 전기절연성 투명기판(95)위에 형성된 색층(96), 색층(96)을 덮는 투명한 오버코트층(97), 전기절연성 투명기판(95)상의 액정층(92)에 대향하는 측에 형성된 위상차판(99), 그리고 위상차판(99)위에 형성된 편광판(88)으로 이루어진다.
도 15a 내지 도 15e는 제5실시예에 따른 능동매트릭스기판(80)의 제조방법의 개별 단계들을 도시하는 단면도들이다. 이후로는 도 15a 내지 15e를 참조하여 능동매트릭스기판(80)을 제조하는 방법을 설명한다.
나중에 언급되는 단계들의 각각에서 설명될 것처럼, 단계들의 각각이 행해지는 온도는 수지기판(81)의 최대내열온도 이하이다.
먼저, 도 15a에 도시된 바와 같이, 다이오드(83)와 금속배선층(85)이, 제1실시예와 동일한 방식으로, 250℃의 최대내열온도를 갖는 실록산으로 된 수지기판(81)위에 형성된다.
그 후, 도 15b에 도시된 바와 같이, 감광성 유기막이 이산화실리콘막(82)위에 형성된다. 감광성 유기막은 노광 및 현상에 의해 패터닝되어, 화소가 형성될 영역에 기초돌기들(84)을 형성한다.
그 후, 필요하다면, 기초돌기들(84)은 100℃에서의 굽기(baking)에 의해 경화된다.
그 후, 도 15c에 도시된 바와 같이, 기초돌기들(84)은 200℃에서 1시간동안 어닐되어 완만하고 둥근 기초돌기들(84)이 형성된다.
그 후, 도 15d에 도시된 바와 같이, 층간절연막(86)이 될 유기막이 다이오드(83), 금속배선층(85), 기초돌기들(84) 및 이산화실리콘막(82)을 완전히 덮게끔 형성된다.
그 후, 포토레지스트가 유기막 위에 도포된 후, 포토레지스트는 포토리소그래피 및 건식식각에 의해 패터닝되어 마스크를 형성한다. 그 후, 층간절연막(86)에는, 마스크의 사용을 통해, 금속배선층(85)에 도달하는 접촉홀(86a)이 층간절연막을 관통하게 형성된다.
그 후 알루미늄막(87)이 접촉홀(86a)을 채우도록 층간절연막(86)위에 스퍼터링에 의해 형성된다.
알루미늄막(87)을 스퍼터링에 의해 형성하기 위한 조건들은 다음과 같다:
무선주파수전력: 4㎾
아르곤기체 압력: 5mtorr
수지기판(81)의 온도: 170℃
그 후, 포토레지스트가 알루미늄막(87)위에 도포된 후, 포토레지스트는 포토리소그래피 및 건식식각에 의해 패터닝되어 마스크를 형성한다. 알루미늄막(87)은 그렇게 형성된 마스크를 통해 패터닝되어 도 15e에 도시된 바와 같이 화소전극(87)이 형성된다.
그 후, 전술한 단계들로 만들어진 생산품은 접촉저항을 줄이기 위해 150℃에서 1시간동안 어닐된다.
전술한 단계들을 통해, ini구조를 갖는 폴리실리콘 횡형 다이오드가 수지기판(81)위에 형성된다.
앞서 언급된 바와 같이, 제5실시예에 따른 능동매트릭스기판(80)은 광반사형 액정표시장치에 알맞을 수 있다.
제5실시예에 따른 능동매트릭스기판(80)은 제1실시예에 따른 능동매트릭스기판(10)에 의해 얻어진 이점들과 동일한 이점들을 제공한다.
제1 내지 제5실시예들에서, 본 발명의 특징이 되는 부분들만이 설명되었고, 이 기술분야의 숙련자들에게 알려진 부분들은 상세히 설명되지 않았다. 그러나, 그것들이 설명되지는 않았지만, 이 기술분야의 숙련자들은 그것들을 쉽사리 이해할 것이다.
이상 설명한 바와 같이, 본 발명에 따른 능동매트릭스기판은, 박막트랜지스터를 구비한 종래의 능동매트릭스기판과는 달리, 낮은 품질 및 낮은 신뢰도를 갖는 게이트절연막을 구비할 필요가 없어, 성능 및 신뢰도의 향상을 보증한다. 그에 더하여, 본 발명에 따른 능동매트릭스기판에서는 유리기판보다 얇은 두께를 갖는 수지기판을 사용하는 것이 가능하다. 그래서, 유리기판을 구비한 능동매트릭스기판에 비하여, 능동매트릭스기판의 높이를 낮추는 것이 가능하고, 그래서, 본 발명에 따른 능동매트릭스기판을 구비한 액정표시장치의 높이를 낮추는 것이 가능하다. 본 발명에 의해 제공되는 다른 이점들은 발명의 구성의 서두부분에도 언급되어 있다.
도 1은 종래의 능동매트릭스기판의 단면도,
도 2는 본 발명의 제1실시예에 따른 능동매트릭스기판의 단면도,
도 3은 제1실시예에 따른 능동매트릭스기판을 구비한 광투과형 액정표시장치의 단면도,
도 4는 도 3에 도시된 투과형 액정표시장치의 위쪽으로 보았을 때의 능동매트릭스기판의 평면도,
도 5는 도 3에 도시된 투과형 액정표시장치의 위쪽으로 보았을 때의 대향기판의 평면도,
도 6a 내지 도 6g는 제1실시예에 따른 능동매트릭스기판의 제조방법의 개별 단계들을 도시하는 단면도들,
도 7은 본 발명의 제2실시예에 따른 능동매트릭스기판의 단면도,
도 8은 제2실시예에 따른 능동매트릭스기판에 실장된 다이오드의 위쪽으로 보았을 때의 단면도,
도 9a 내지 도 9g는 제2실시예에 따른 능동매트릭스기판의 제조방법의 개별 단계들을 도시하는 단면도들,
도 10은 본 발명의 제3실시예에 따른 능동매트릭스기판의 단면도,
도 11a 내지 도 11g는 제3실시예에 따른 능동매트릭스기판의 제조방법의 개별 단계들을 도시하는 단면도들,
도 12는 본 발명의 제4실시예에 따른 능동매트릭스기판의 단면도,
도 13은 본 발명의 제5실시예에 따른 능동매트릭스기판의 단면도,
도 14는 제5실시예에 따른 능동매트릭스기판을 구비한 반사형 액정표시장치의 단면도,
도 15a 내지 도 15g는 제5실시예에 따른 능동매트릭스기판의 제조방법의 개별 단계들을 도시하는 단면도들.
*도면의 주요부분에 대한 부호의 설명
1 : 수지기판 2 : 이산화실리콘막
7 : 크롬(Cr)막 8 : 층간절연막
8a : 접촉홀 9 : 화소전극(ITO막)
10 : 능동매트릭스기판 11 : 다이오드

Claims (14)

  1. 수지로 이루어진 기판; 및
    상기 기판 위에 횡형 다이오드로서 형성된 폴리실리콘 박막다이오드를 포함하는 능동매트릭스기판.
  2. 삭제
  3. 제1항에 있어서, 상기 횡형 다이오드는 불순물이 도핑된 영역을 가지는 능동매트릭스기판.
  4. 제1항에 있어서, 상기 폴리실리콘 박막다이오드는, 서로 병렬로 전기 접속되고 반대 방향으로 배치된 2개의 횡형 다이오드들로 이루어진 능동매트릭스기판.
  5. 제1항, 제3항 및 제4항 중 어느 한 항에 있어서, 상기 기판은 폴리이미드, 폴리카보네이트, 실록산 및 폴리에테르술폰 중 하나로 이루어진 능동매트릭스기판.
  6. 제1항, 제3항 및 제4항 중 어느 한 항에 있어서, 상기 폴리실리콘 박막다이오드 아래쪽에 형성된 차광막을 더 포함하는 능동매트릭스기판.
  7. 능동매트릭스기판을 제조하는 방법에 있어서,
    (a) 수지로 이루어진 기판 위에 비정질실리콘막을 형성하는 단계;
    (b) 상기 비정질실리콘막의 선택된 영역 속에 불순물을 도핑하는 단계;
    (c) 상기 비정질실리콘막에 레이저빔을 방사하여 상기 비정질실리콘막을 폴리실리콘막으로 결정화하는 단계; 및
    (d) 상기 폴리실리콘막을 섬이 되게 패터닝하여 횡형 다이오드를 형성하는 단계를 포함하는 방법.
  8. 능동매트릭스기판을 제조하는 방법에 있어서,
    (a) 수지로 이루어진 기판 위에 전기 절연막을 형성하는 단계;
    (b) 상기 절연막 위에 비정질실리콘막을 형성하는 단계;
    (c) 상기 비정질실리콘막의 선택된 영역 속에 불순물을 도핑하는 단계;
    (d) 상기 비정질실리콘막에 레이저빔을 방사하여 상기 비정질실리콘막을 폴리실리콘막으로 결정화하는 단계;
    (e) 상기 폴리실리콘을 섬이 되게 패터닝하여 횡형 다이오드를 형성하는 단계;
    (f) 상기 섬 형상의 폴리실리콘막과 전기 접촉하도록 금속배선을 형성하는 단계;
    (g) 상기 단계 (f)에서 만들어진 생산품의 전체에 걸쳐 층간절연막을 형성하는 단계;
    (h) 상기 층간절연막을 관통하여 상기 금속배선에 도달하는 접촉홀을 형성하는 단계; 및
    (i) 화소전극을 규정하고 상기 접촉홀을 채우는 금속막을 형성하는 단계를 포함하는 방법.
  9. 제8항에 있어서, 상기 폴리실리콘막을 어닐하는 단계 (j)를 더 포함하며, 상기 단계 (j)는 상기 단계 (d) 및 (e) 사이에 행해지는 방법.
  10. 제8항에 있어서, 상기 폴리실리콘막에 수소플라즈마를 인가하는 단계 (k)를 더 포함하는 방법.
  11. 제8항에 있어서, 상기 기판 위에 차광막을 형성하는 단계 (l)를 더 포함하는 방법.
  12. 능동매트릭스기판을 제조하는 방법에 있어서,
    (a) 수지로 이루어진 기판 위에 전기 절연막을 형성하는 단계;
    (b) 상기 절연막 위에 비정질실리콘막을 형성하는 단계;
    (c) 상기 비정질실리콘막의 선택된 영역 속에 불순물을 도핑하는 단계;
    (d) 상기 비정질실리콘막에 레이저빔을 방사하여 상기 비정질실리콘막을 폴리실리콘막으로 결정화하는 단계;
    (e) 상기 폴리실리콘을 섬이 되게 패터닝하여 횡형 다이오드를 형성하는 단계;
    (f) 상기 섬 형상의 폴리실리콘막과 전기 접촉하도록 금속배선을 형성하는 단계;
    (g) 상기 단계 (f)에서 만들어진 생산품에 감광막을 도포하며, 상기 감광막을 노광 및 현상하여, 화소가 형성될 영역에 기초돌기들을 형성하는 단계;
    (h) 상기 단계 (g)에서 만들어진 생산품의 전체에 걸쳐 층간절연막을 형성하는 단계;
    (i) 상기 층간절연막을 관통하여 상기 금속배선에 도달하는 접촉홀을 형성하는 단계; 및
    (j) 화소전극을 규정하고 상기 접촉홀을 채우는 금속막을 형성하는 단계를 포함하는 방법.
  13. 제12항에 있어서, 상기 기초돌기들을 매끄럽게 하기 위해 상기 기초돌기들을 어닐하는 단계 (k)를 더 포함하며, 상기 단계 (k)는 상기 단계 (g) 및 (h) 사이에 행해지는 방법.
  14. 제12항에 있어서, 상기 단계 (h)에서, 상기 층간절연막은 상기 기초돌기들을 이루는 재료와 동일 재료로 형성되는 방법.
KR10-2002-0018192A 2001-04-03 2002-04-03 능동매트릭스기판 및 그 제조방법 KR100502685B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00104570 2001-04-03
JP2001104570A JP2002303879A (ja) 2001-04-03 2001-04-03 アクティブマトリクス基板及びその製造方法

Publications (2)

Publication Number Publication Date
KR20020079441A KR20020079441A (ko) 2002-10-19
KR100502685B1 true KR100502685B1 (ko) 2005-07-20

Family

ID=18957408

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0018192A KR100502685B1 (ko) 2001-04-03 2002-04-03 능동매트릭스기판 및 그 제조방법

Country Status (4)

Country Link
US (2) US6734460B2 (ko)
JP (1) JP2002303879A (ko)
KR (1) KR100502685B1 (ko)
TW (1) TW541706B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004066410A1 (en) * 2003-01-17 2004-08-05 Diode Solutions, Inc. Display employing organic material
WO2004090195A1 (en) * 2003-04-07 2004-10-21 Fuji Photo Film Co. Ltd. Crystalline-si-layer-bearing substrate and its production method, and crystalline si device
KR20060008524A (ko) * 2004-07-21 2006-01-27 삼성전자주식회사 비정질 실리콘 층의 결정화 방법
JP2006146038A (ja) * 2004-11-24 2006-06-08 Jsr Corp 液晶表示素子用部材及び液晶表示素子
JP4682678B2 (ja) * 2005-04-18 2011-05-11 富士フイルム株式会社 液体吐出ヘッドの製造方法
TWI283074B (en) * 2005-08-17 2007-06-21 Au Optronics Corp TFD LCD panel
RU2445258C2 (ru) * 2006-04-04 2012-03-20 Калисолар Канада Инк. Способ очистки кремния
KR101281918B1 (ko) * 2006-05-17 2013-07-03 엘지디스플레이 주식회사 반투과형 다이오드 기판 및 그 제조 방법
CN101627476B (zh) * 2006-11-07 2013-03-27 希百特股份有限公司 金属-绝缘体-金属(mim)装置及其制备方法
US7898042B2 (en) 2006-11-07 2011-03-01 Cbrite Inc. Two-terminal switching devices and their methods of fabrication
US9741901B2 (en) 2006-11-07 2017-08-22 Cbrite Inc. Two-terminal electronic devices and their methods of fabrication
JP2011035037A (ja) * 2009-07-30 2011-02-17 Sony Corp 回路基板の製造方法および回路基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63123024A (ja) * 1986-11-12 1988-05-26 Fuji Electric Co Ltd 液晶表示素子
JPH11103064A (ja) * 1997-09-26 1999-04-13 Sharp Corp 半導体装置の製造方法
JPH11231300A (ja) * 1995-05-16 1999-08-27 Citizen Watch Co Ltd 液晶表示装置およびその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4678542A (en) * 1986-07-25 1987-07-07 Energy Conversion Devices, Inc. Self-alignment process for thin film diode array fabrication
NL8702490A (nl) * 1987-10-19 1989-05-16 Philips Nv Weergeefinrichting met laterale schottky-dioden.
JPH02308134A (ja) * 1989-05-23 1990-12-21 Fuji Electric Co Ltd 薄膜ダイオードの製造方法
US6067062A (en) * 1990-09-05 2000-05-23 Seiko Instruments Inc. Light valve device
GB9401770D0 (en) * 1994-01-31 1994-03-23 Philips Electronics Uk Ltd Manufacture of electronic devices comprising thin-film circuits
JP3254072B2 (ja) * 1994-02-15 2002-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2706044B2 (ja) 1994-03-10 1998-01-28 シチズン時計株式会社 半導体装置
US5818560A (en) * 1994-11-29 1998-10-06 Sanyo Electric Co., Ltd. Liquid crystal display and method of preparing the same
JPH09265108A (ja) * 1996-03-27 1997-10-07 Toshiba Corp 薄膜半導体装置
JPH10170955A (ja) * 1996-12-09 1998-06-26 Fujitsu Ltd 液晶表示装置及びその製造方法
JPH10173194A (ja) 1996-12-12 1998-06-26 Sharp Corp 半導体装置の製造方法
JPH11174424A (ja) 1997-12-11 1999-07-02 Teijin Ltd 液晶表示パネル用基板
JP2000243943A (ja) * 1999-02-23 2000-09-08 Seiko Epson Corp 半導体装置の製造方法
JP3804349B2 (ja) * 1999-08-06 2006-08-02 セイコーエプソン株式会社 薄膜デバイス装置の製造方法、アクティブマトリクス基板の製造方法、および電気光学装置
US7161569B2 (en) * 2000-01-21 2007-01-09 Citizen Watch Co., Ltd. Driving method of liquid crystal display panel and liquid crystal display device
JP3617458B2 (ja) * 2000-02-18 2005-02-02 セイコーエプソン株式会社 表示装置用基板、液晶装置及び電子機器
JP4860833B2 (ja) * 2001-04-10 2012-01-25 ゲットナー・ファンデーション・エルエルシー 薄膜トランジスタの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63123024A (ja) * 1986-11-12 1988-05-26 Fuji Electric Co Ltd 液晶表示素子
JPH11231300A (ja) * 1995-05-16 1999-08-27 Citizen Watch Co Ltd 液晶表示装置およびその製造方法
JPH11103064A (ja) * 1997-09-26 1999-04-13 Sharp Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2002303879A (ja) 2002-10-18
US20040159840A1 (en) 2004-08-19
KR20020079441A (ko) 2002-10-19
US7157315B2 (en) 2007-01-02
US20020139972A1 (en) 2002-10-03
TW541706B (en) 2003-07-11
US6734460B2 (en) 2004-05-11

Similar Documents

Publication Publication Date Title
US7750999B2 (en) Liquid crystal display device and method of manufacturing the same
US6717638B1 (en) Liquid crystal display device and method of manufacturing the same
US7358124B2 (en) Thin film transistor array panel and manufacturing method thereof
US7459323B2 (en) Method of manufacturing a thin film transistor array panel
JP3788649B2 (ja) 液晶表示装置
JP3723336B2 (ja) 液晶表示装置
US7960732B2 (en) Thin film transistor array panel and manufacturing method thereof
US8193531B2 (en) Semiconductor device and manufacturing method thereof
US20040007705A1 (en) Thin film transistor array panel including storage electrode
JP4307582B2 (ja) 液晶表示装置
KR100502685B1 (ko) 능동매트릭스기판 및 그 제조방법
KR100249710B1 (ko) 액정표시장치
JP4722469B2 (ja) 薄膜トランジスタ表示板
US7279371B2 (en) Thin film transistor array panel and manufacturing method thereof
CN1302327C (zh) 用于防止液晶显示器件中的断开的结构及其制造方法
US20100020258A1 (en) Thin film transistor substrate, method of manufacturing thereof and liquid crystal display device
US20060164582A1 (en) Thin film transistor array panel, liquid crystal display including the panel and manufacturing method thereof
US6861671B2 (en) Thin film transistor liquid crystal display and fabrication method thereof
KR101366537B1 (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
JPH1065177A (ja) 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法並びに液晶表示装置
KR101012786B1 (ko) 액정 표시 장치
CN115863359A (zh) 阵列基板及其制备方法、显示面板
JPH09258200A (ja) 液晶表示装置、およびその製造方法
JP2004226612A (ja) 液晶表示装置
JP2007047506A (ja) 液晶表示装置とその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140627

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170629

Year of fee payment: 13