KR100249710B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR100249710B1
KR100249710B1 KR1019970004014A KR19970004014A KR100249710B1 KR 100249710 B1 KR100249710 B1 KR 100249710B1 KR 1019970004014 A KR1019970004014 A KR 1019970004014A KR 19970004014 A KR19970004014 A KR 19970004014A KR 100249710 B1 KR100249710 B1 KR 100249710B1
Authority
KR
South Korea
Prior art keywords
film
liquid crystal
light shielding
light
display device
Prior art date
Application number
KR1019970004014A
Other languages
English (en)
Other versions
KR970062785A (ko
Inventor
모토시 마루노
하지메 사토
히로히사 다나카
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR970062785A publication Critical patent/KR970062785A/ko
Application granted granted Critical
Publication of KR100249710B1 publication Critical patent/KR100249710B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로서, 제1전극기판 [이하를 구비함 : 투명절연기판, 주사선들 및 신호선들(상기 투명절연기판상에 서로 교차하여 매트릭스형상으로 배치되어 있음), 복수의 화소전극들(상기 주사선들과 상기 주사선들로 둘러싸인 위치에 각각 설치되어 있음), 복수의 다결정 실리콘 박막 트랜지스터들(상기 투명절연기판상에 차광막(비결정반도체막으로 만들어짐) 및 절연막을 통하여 형성되어 있으며, 이 차광막은 상기 트랜지스터에 있어서의 활성층에 대해서 차광하는 것이고, 상기 각 트랜지스터의 소스전극이 상기 신호선에 드레인 전극이 상기 화소전극에 각각 접속되어 있음)] ; 제2전극기판(대향전극들을 구비함); 및 액정(상기 제1, 제2 전극기판간에 삽입, 밀봉되어 있음)을 구비한 것을 특징으로 한다.

Description

액정표시장치
본 발명은 액정표시장치에 관한 것으로, 특히 다결정 실리콘 박막 트랜지스터를 배치한 어레이 기판의 구조를 갖는 액정표시장치에 관한 것이다.
이하의 설명에서는 OD(Optical Density)(광학농도값)를 다음의 것으로 정의한다.
OD1란 각각의 광의 파장에 대한 투과율의 역수의 10을 밑으로 하는 대수를 취한 것이다.
OD2란 OD1에 나오는 투과율을 투과율의 가시광영역에 있어서의 평균으로 치환한 것이다.
OD3란 OD2에 나오는 투과율을 투과율의 비시감도값의 무게를 달아 가시광영역에 있어서 평균한 것으로 치환한 것이다.
이렇게 해서, 상기 OD1~OD3는 이하와 같이 나타낸다.
OD1=-log10T(λ)
OD2=-log10T(λ)
OD3=-log10T(λ)
단, λ는 광의 파장,
T(λ)는 각 파장에 있어서의 투과율,
Figure kpo00002
Figure kpo00003
a, b는 가시광 끝의 파장으로 a=400nm, b=700nm, V(λ)는 표준비시감도를 나타낸다.
최근, 액정표시장치는 박형, 저소비전력, 고화질의 화상표시장치로서의 수요가 활발하고, 그 기술진보도 현저하다.
도14는 이러한 일반적인 액정표시장치의 모식도이고, 특히 액티브 매트릭스방식의 구조를 예시하는 것이다. 도14에서 나타낸 바와 같이 도시하지 않은 어레이 기판상에 매트릭스형상으로 주사선(1) 및 신호선(2)이 배선된다. 그리고, 각각의 각 교점 근방에 박막 트랜지스터(6)가 배치된다. 박막 트랜지스터(6)의 게이트 전극(3)은 주사선(1)에 접속되고, 소스전극(4)은 신호선(2)에 접속된다. 한편, 박막 트랜지스터(6)의 드레인 전극(5)은 보조용량(7) 및 화소전극(8)에 접속된다. 즉 화소전극(8)은 투명전극으로서, 도시하지 않은 액정을 구동하기 위해서 배치되는 것이다.
또한, 주사선(1)은 Y드라이버에 의해 선택 구동되고, 신호선(2)은 X드라이버에 의해 선택구동된다.
이상 서술한 바와 같은 구성에 있어서, 주사선(1)에 접속되는 박막 트랜지스터(6)의 게이트 전극(3)에 전압이 인가되고, 아울러 신호선(2)에 접속되는 박막 트랜지스터(6)의 소스에 전압이 인가되면, 소스전극(4)과 드레인 전극(5)사이에 전류가 흐르고, 보조용량(7) 및 화소전극(8)의 전위가 신호전위와 같아져, 액정에 전압이 인가되게 된다. 그 결과 매트릭스상의 상기 액정에 대응하는 화소에 원하는 표시가 실시되게 된다. 그런데, 최근에는 액정을 구동하기 위한 박막 트랜지스터로서 활성층이 다결정 실리콘으로 구성되는 트랜지스터가 주목되고 있다. 이 다결정 실리콘 박막 트랜지스터는 고 이동도이고, 구동회로도 기판상에 짜맞춰 지기 때문에 액정표시장치에 최적의 구성으로 여겨지고 있다.
한편, 도15의 단면도는 일반적인 액정표시장치의 단면도이다. 도15에서 나타낸 바와 같이 액정(13)은 대향기판(11)과 어레이 기판(12) 사이에 주입되고 배치된다. 대향기판(11)의 액정(13)과 대향하는 면에는 대향전극(10)이 배치되고, 어레이 기판(12)의 액정(13)과 대향하는 면에는 박막 트랜지스터(6)가 배치된다. 대향기판(11)의 대향전극(10)과 칼라 필터(9)가 적층 배치된다. 이상과 같이 하여 구성된 셀을 끼우도록 입사측 편광판(14)과 출사측 편광판(15)이 배치된다. 그리고 입사측 편광판(14)의 외측에는 백라이트(16)가 설치된다.
도16은 일반적인 액정표시장치의 다른 예를 나타내는 단면도이다. 도15의 구성과 다른 점은 박막 트랜지스터(6)를 배치한 어레이 기판(12)을 출사측에 배치하고, 대향기판(11)을 입사측에 배치한 것으로, 기본적인 동작은 변하지 않는다.
이상과 같은 구성을 갖는 액정표시장치는 백라이트(16)에서 나온 광을 입사측 편광판(14)을 통하여 셀로 유도하고, 박막 트랜지스터(6)에 의해 구동되는 액정(13)에 의해 표시패턴에 대응하여 광을 변조하며, 출사측 편광판(15)을 통하여 출사하는 것에 의해 표시 출력한다.
그런데, 비정질 실리콘 박막 트랜지스터나, 다결정 실리콘 박막 트랜지스터를 사용한 액정표시소자에 있어서는 어레이 기판(12)상의 표시영역 이외의 부분에 있어서, 배선과 표시전극 사이의 틈에서 새어나오는 광에 의해 흑표시를 명확하게 할 수 없게 되어, 표시성능이 열화하는 문제점이 있었다.
이와 같은 문제점을 해결하기 위한 수단으로서, 종래는 차광막으로서 대향기판(11)에 산화 크롬 등의 금속이나 카본을 혼합한 아크릴 수지 등을 배치하는 방법이나, 어레이 기판(12)측에 있어서 아크릴 수지에 적색, 청색, 녹색의 안료를 혼합한 것이나 도포형 감광성 레지스트를 배치하는 방법 등이 알려져 있다.
한편, 박막 트랜지스터(6)로서 톱 게이트형의 것을 고려한 경우 어레이기판(12)측에서 입사해 오는 광이 활성층에 닿아서, 화소 트랜지스터인 박막 트랜지스터(6)의 게이트 전극(3)이 오프한 상태에 있어도 소스전극(4), 드레인 전극(5) 사이에 광리크 전류가 흐르고, 액정용량의 전위가 변화해 버리고, 표시성능이 열화해 버리는 문제점이 있었다.
이것을 해결하기 위해서 어레이 기판(12)상에 활성층 아래에 차광막을 배치하는 방법도 있다. 이 차광막으로는 박막 트랜지스터(6)를 만드는데 필요한 온도에 견딜 수 있으며 고저항의 것이 바람직하다. 이와 같은 예로는 일본국 특공평 2-12031호 공보에 개시되어 있는 바와 같은 기술이 알려져 있다. 이것은 비정질 실리콘 박막 트랜지스터의 활성층 아래에 비정질 실리콘막을 두는 방법이다.
종래의 액정표시장치는 이상과 같이 구성되어 있기 때문에 이하에 서술하는 바와 같은 문제가 있다.
대향기판(11)에 배치된 차광막의 경우 어레이 기판(12)과의 맞춤 어긋남을 방지하기 위해서 표시영역에 걸리는 정도까지 차광막의 면적을 넓힐 필요가 있고, 그 결과로서 개구율이 작아지는 문제점이 있다.
또한, 어레이 기판(12)측에 백라이트(16)를 배치하고, 대향기판(11)측에서 관찰하는 바와 같은 구조의 경우, 즉 도15의 구조의 경우 대향기판(11)에 산화 크롬 등의 금속의 차광막을 두면 금속에서 광이 반사하여 표시성능에 영향을 주는 문제가 있다.
이것에 대해서 대향기판(11)측에 백라이트(16)를 배치하고, 어레이기판(12)측에서 관찰하는 바와 같은 구조의 경우, 즉 도16의 구조의 경우 어레이 기판(12)상에 배치한 박막 트랜지스터(6)의 게이트 전극(3)이 금속이면, 마찬가지로 광의 반사에 기인하는 표시성능의 열화를 피할 수 없다.
한편, 어레이 기판(12)상에 차광만을 배치한 경우 차광재료로는 도전성의 것은 사용할 수 없으며, 지금으로서는 아크릴 수지에 적색, 청색, 녹색을 혼합한 것밖에 사용할 수 없다. 그러나, 배선과 표시전극 사이의 틈으로부터의 광의 새어나오는 것을 방지하기 위해서는 광학농도 OD3값이 최저 2.0이상은 필요하고, 그것을 위해서는 막두께를 1.5~2.0μm로 설정할 필요가 있다.
또한 비정질 실리콘 박막 트랜지스터의 광리크를 방지하기 위해서 아래에 둔 차광막으로서 비정질 실리콘막을 사용한 경우 1μm이상의 두께를 필요로 하는 것이 발명자의 실험에 의해 확인되었다. 따라서, 이 비정질 실리콘막 상에 게이트 절연막이나 게이트 전극(3) 등의 다른막을 적층하면 커버리지가 나빠지는 문제가 생긴다. 이와 같은 문제를 피하기 위해서는 막두께가 수 1000Å, 가능하면 1000Å이하인 것이 요구된다. 또한, 광의 관통을 방지하기 위한 막과는 별도 배치되기 때문에 공정수가 증가하는 문제가 생긴다.
본 발명은 상기와 같은 종래기술의 문제점을 해소하여, 활성층인 다결정 실리콘에 닿는 광을 차단하는 것을 가능하게 함과 동시에 틈에서 새어나오는 광을 차단하는 것을 가능하게 하며, 개구율을 낮추는 일이 없이 저가격으로 표시성능의 저하를 방지할 수 있는 액정표시장치를 실현하는 것을 목적으로 한다.
도1은 실시예 1에 있어서의 도9의 B-C선을 따라 절단한 화소부 단면도.
도2는 활성층 또는 실시예 1, 5에 있어서의 차광막의 평면패턴도.
도3은 실시예 2에 있어서의 도9의 A-C선을 따라 절단한 화소부 단면도.
도4는 실시예 2에 있어서의 도9의 B-C선을 따라 절단한 화소부 단면도.
도5는 실시예 3에 있어서의 도9의 A-C선을 따라 절단한 화소부 단면도.
도6은 실시예 3에 있어서의 도9의 B-C선을 따라 절단한 화소부 단면도.
도7은 실시예 4에 있어서의 도9의 A-C선을 따라 절단한 화소부 단면도.
도8은 실시예 4에 있어서의 도9의 B-C선을 따라 절단한 화소부 단면도.
도9는 실시예 1~4에 있어서의 화소부 평면도.
도10은 실시예 1~4의 차광막과 화소표시영역을 나타낸 평면도.
도10a는 도9의 장치에 있어서 칼라 필터의 배치예를 나타낸 설명도.
도11은 실시예 5에 있어서의 도12의 B-C선을 따라 절단한 화소부 단면도.
도12는 실시예 5에 있어서의 화소부의 평면도.
도13은 도12에 있어서의 화소표시전극을 나타낸 평면도.
도14는 액정표시장치의 모식도.
도15는 어레이 기판측에 백라이트를 둔 경우의 셀의 배치도이고,
도16은 대향기판측에 백라이트를 둔 경우의 셀의 배치도이다.
* 도면의 주요부분에 대한 부호의 설명
2 : 주사선 3 : 게이트 전극
7 : 보조용량전극 17 : 화소표시영역
19 : 비결정 반도체 20 : 질화규소막
21 : 비정질 실리콘 박막 27 : 차광막
29 : 보호막
본 발명은 어레이 기판(12)상으로 하고, 또 톱 게이트형 다결정 실리콘 박막 트랜지스터의 활성층 아래에 비결정반도체막과, 다결정 실리콘막과 비정질 반도체막을 절연하기 위한 절연막을 설치하는 것을 하나의 특징으로 하고 있다. 비결정 반도체는 우선 종래의 기술란에 기재한 블랙 매트릭스 재료에 비해서 간단하게 막을 형성할 수 있을 뿐만 아니라 600℃ 정도의 공정에도 견딜 수 있는 이점이 있다. 또한 비결정 반도체의 도전율은 10-6(
Figure kpo00004
cm)-1이하이고, 도전성면으로도 어레이 기판에서 사용하는 데에 문제가 없는 레벨의 재료이다.
차광막으로 사용할 수 있는 비결정 반도체막의 구체예로는, 산소 또는 질소 가스를 사용한 반응성 스퍼터법에 의해 막을 형성한 실리콘막이나, 게르마늄 서멧(GeSiNO)막, 비정질 실리콘막 등을 들 수 있다. 이 비결정 반도체는 다결성 실리콘이나 단결정 실리콘에 비해서 가시광에 대한 흡수계수가 크다. 본 발명자의 실험에 의하면 활성층이 다결정 실리콘인 트랜지스터이면 활성층의 하측에 현실적으로 설치할 수 있는 막두께의 것으로서, 그 광리크 전류를 표시성능에 문제없는 레벨까지 억제하기 위한 차광막(OD2는 1이상인 것이 필요함)으로서 사용할 수 있다. 200nit 휘도의 표시화면을 갖는 액정표시장치에 있어서, 다결정 실리콘 박막 트랜지스터의 광리크 전류를 표시성능에 문제가 없는 레벨에까지 억제하는데 필요한 막두께는, 즉 OD2가 1이상이 되는 것을 실현하기 위해서는 각각 5000Å, 5000Å, 1000Å정도이다. 특히, 이것을 활성층과 동일 패턴으로 설치하므로써 활성층, 절연막 및 비결정 반도체막을 동시에 에칭할 수 있고, 공정수를 증가하는 일이 없이 배치할 수 있다. 특히 탈수처리를 실시한 비정질 실리콘은 가시광에 대한 흡수계가 더 크다. 비정질 실리콘막의 막두께 4000Å에서 OD3가 2이상이다. 또한, 일본국 특공평 2-12031호 공보에 의하면 아르곤을 도프한 비정질 실리콘의 흡수계수도 크고, 그 데이타에 의하면 막두께 2500Å에서 가시광영역의 광에 대해서 광학농도 OD3가 2이상을 달성할 수 있다. 이 레벨의 광학농도를 달성할 수 있으면, 즉 광학농도 OD3가 2이상을 실현할 수 있으면 광리크 전류를 억제하기 위한 차광막으로서 사용가능할 뿐만 아니라, 배선과 표시전극 사이의 틈에서 광이 새어나오는 것을 방지하기 위한 막으로서도 사용가능하다.
단, 비정질 실리콘막은 적색 파장측에서 투과율이 크다. 이 때문에 적색광이 새어나와서, 화면이 적색을 띠게 보일 가능성이 있다. 그 경우는 청색 필터를 화소표시부 이외의 부분에 있어서의 틈에 더 설치하면 광이 새어나오는 것을 방지할 수 있다. 최근, 칼라필터를 어레이 기판상에 형성하는 기술도 개발되어 있고, 화소표시부의 칼라필터와 동시에 청색 필터를 형성하면 새롭게 공정수를 늘릴 필요가 없다.
이와 같이 다결정 실리콘 박막 트랜지스터를 사용한 액정표시장치에 있어서, 어레이 기판상으로 하고 또 활성층 아래에, 절연막과 비정질 실리콘막을 설치하는 것에 의해 화소표시부 이외의 부분에 있어서의 틈으로 부터 새어나오는 광과, 어레이 기판측에서 입사하여 활성층에 닿아 리크 전류의 원인이 되는 광의, 2개의 광의 양쪽을 차폐하는 것에 의해 상기한 표시성능의 저하라는 문제를 방지할 수 있다.
또한, 고개구율을 실현하는 어레이 기판상의 광이 새어나오는 것을 방지하는 대책으로서 화소투명전극을 상기 매트릭스 배선의 상층에 상기 매트릭스 배선과 오버랩하도록 형성하는 것에 의해 상기 박막 트랜지스터와, 상기 매트릭스 배선 및 상기 회소전극 사이의 틈으로부터 광이 새어나오는 것을 방지하도록 한 액정표시장치가 개발되고 있다. 이 액정표시장치에 있어서는 광이 새어나오는 것을 방지하는 막을 형성할 필요가 없지만, 광리크전류를 방지하기 위한 OD2의 값이 1이상인 차광막을 설치할 필요가 있다. 절연막과 비결정 반도체막을 활성층과 동일 패턴으로 설치하는 것에 의해 제조상의 공정수를 늘리는 일이 없으며 광리크전류를 방지할 수 있다.
이상과 같이 본 발명에 의하면 맞춤 어긋남, 막두께, 공정수 등의 문제가 해결된 현실적인 어레이 기판상의 광방지막이 제안된다. 이 어레이 기판측에서 백라이트의 광을 닿게 해서 대향기판측에서 보도록 하면 금속에 의한 광 반사의 문제도 일어나지 않는다.
즉, 본 발명의 액정표시장치에 있어서는, 어레이 기판의 활성층 아래에 절연막 및 비정질 실리콘막을 설치하는 것에 의해 화소표시부 이외의 부분에 있어서의 틈으로부터 새어나오는 광이나, 어레이 기판측에서 입사하여 활성층에 닿아 리크 전류의 원인이 되는 광을 차단하여 표시성능의 저하를 방지하려고 하는 것이다.
본 발명은 앞서도 서술한 바와 같이 다결정 실리콘 박막 트랜지스터를 사용한 액정표시장치에 있어서, 어레이 기판측에서 입사하여 활성층에 닿는 광이 원인으로 생기는 광리크 전류 및 어레이 기판상의 화소표시부 이외의 부분에 있어서의 틈으로부터 새어나오는 광에 의해 발생되는 표시성능의 저하를 방지하려고 하는 것이다.
상기 목적을 달성하기 위해서 본 발명은 개략적으로는 어레이 기판상의 다결정 실리콘 박막 트랜지스터의 활성층 아래에 절연막을 통하여 비결정 반도체막을 설치하는 것에 의해 활성층인 다결정 실리콘에 닿는 광을 차단하도록 한 것이다(도1, 도11). 또한, 본 발명은 어레이 기판상의 다결정 실리콘 박막 트랜지스터의 활성층막 아래의 화소표시부 이외의 부분에 절연막 및 비결정막을 설치하는 것에 의해 활성층인 다결정 실리콘에 닿는 광과 틈에서 새어나오는 광의 양쪽을 차단할 수 있도록 한 것이다.(도3~도8).
이하, 도면을 참조하면서 본 발명의 실시예를 설명한다.
[실시예 1]
이하의 각 막 즉, 막 두께 1000Å의 비정질 실리콘막, 막 두께 5000Å의 산소 또는 질소가스를 사용한 반응성 스퍼터법에 의해 성막한 실리콘 막 및 막 두께 5000Å의 게르마늄 서멧(GeSiNO)막은, 어떻게 하여도 OD2값이 1이상을 달성할 수 있다. 상기의 각 막 두께로는 OD3의 값은 2이하가 되고 화소표시영역의 틈으로부터 새어나오는 광을 차단할 수 없다.
그러나, 박막 트랜지스터의 리크전류를 억제하는 차광막으로는 사용할 수 있다.
이것에 착안하여 실시예 1에서는 활성층 아래에 상기의 비결정질 반도체를 절연막을 끼워서 다결정 실리콘 박막 드랜지스터의 아래에 설치함으로써 화소표시 저하의 원인이 되는 광리크 전류의 발생을 방지할 수 있도록 한 화소부에 대해서 평면도인 도9, 도9에서 B-C선을 따라서 절단한 단면도인 도1, 차광막 패턴을 도시한 도2를 참조하면서 상세히 설명한다.
또한, 화소 박막 트랜지스터는 n형의 다결정 실리콘 박막 트랜지스터로 하고, 도면 및 설명은 화소부에 대하여만 했다.
언더코트막(26)이 형성된 유리기판(18)상에 차광막이 되는 비결정 반도체막(19), 절연막(20) 및 활성층(21)이 되는 비결정실리콘막을, PE-CVD(Plasma Chemical Vapor Deposition)법을 사용하여 진공중에서 연속적으로 성막한다.
그 후, 500℃에서의 열처리를 실시하여 비결정 반도체막(19), 절연막(20) 및 활성층(21) 중에 존재하는 수소를 제거한다. 여기에서 차광막이 되는 비결정질 반도체막(19)의 두께는 앞서 서술한 바와 같이, 절연막은 질화 규소막이고 막 두께는 1000Å, 활성층이 되는 비결정질 실리콘막의 두께는 500Å으로 한다.
다음에, ELA(Eximer Laser Anneal)법에 의해, 활성층(21)이 되는 비결정질 실리콘막을 다결정화한다. 또한, 레이저의 조사파워는 150~400mJ/cm2로 한다. 이 범위의 파워이면 절연막 상의 비정질 실리콘막을 어블레이션(ablation)을 일으키지 않고 다결정화할 수 있고, 절연막(20)아래의 비결정 반도체막(19)에 영향을 미치는 일도 없다. (이하에 서술한 실시예 2~5에서도 동일한 레이저 파워로 한다.)
다음에 다결정실리콘막(21), 질화규소막(20), 비결정반도체(19)의 3층을 CF2와 O2의 혼합가스를 사용한 CDE(Chemical Dry Etching)법으로 연속 가공한다. 이로써, 도2에 평면적으로 도시한 바와 같이 섬모양의 형상을 얻을 수 있다.
다음에 AP(상압열)-CVD법으로 게이트 절연막(22)이 되는 산화막을 1000Å만큼 성막한다. 그 후, 게이트 전극(3)과 보조용량전극(7)과, 도9에 도시한 주사선(2)이 되는 MoW(몰리브덴 텅스텐 합금)를 스퍼터법에 의해 성막한 후, CDE법을 사용하여 가공한다. 또한, MoW의 막 두께는 2500Å으로 한다.
다음에 이온 도핑법을 사용하여 도너가 되는 PH3를 주입한다. 주입조건은 가속전압 70KeV, 도우즈량 1E16/cm2이다. 여기에서 게이트 전극(3) 바로 아래의 활성층(21)에는 게이트 전극(3)이 셀프 얼라인먼트 마스크(self alignment mask)가 되므로 불순물은 주입되지 않는다.
다음에 층간 절연막(23)을 성막온도400℃로 성막한다. 이 때, 불순물은 활성화되고 박막 트랜지스터의 드레인 영역(4) 및 소스 영역(5)(도9)이 형성된다. 또한, 층간절연막(23)은 산화막이고 막 두께는 5000Å이다.
다음에, 컨택트홀(CH)을 개구한 후, 화소전극(8)이 되는 ITO(Indium Tin Oxide)를 스퍼터법을 사용하여 성막하고 웨트법을 사용하여 가공한다. 그 후, Mo(하층)과 Al(상층)의 2층 구조로 이루어진 신호선(1)과, 도9에 도시한 활성층과 화소전극을 접속하는 배선(25)과, 박막 트랜지스터와 신호선을 접속하는 배선(24)을 스퍼터법을 사용하여 성막한 후, 웨트법을 사용하여 가공한다. 또한, 상기와 같이 하여 성막한 막 두께는 Mo막이 1500Å, A1막이 4500Å이다.
다음에 어레이의 보호막(29)을 PE-CVD법으로 성막한 후, 외부단자 접속용의 컨택트홀(도시하지 않음)을 개구한다. 또한, 보호막은 질화규소막이고 막 두께는 2000Å이다.
마지막으로 화소부 표시영역의 틈으로부터 새어나오는 광을 차단하기 위해 OD3가 2 이상인 감광성 유기재료를 사용하여 차광막(27)을 형성한다. 여기에서 차광막(27)의 평면 패턴은 도10에 도시한 바와 같이 화소표시영역(17)의 부분이 빠진 형상의 패턴이다. 또한, 활성층에 들어오는 광을 차단하기 위한 차광막의 평면 패턴은 활성층과 동일하고 도2에 도시한 바와 같이 이루어진다.
실시예 1에서는 박막 트랜지스터의 광 리크 전류를 제어하는 막과, 화소부 표시영역의 틈으로부터 새는 광을 차단하는 막을 독립적으로 형성하는 것을 특징으로 하고 있다. 전자는 활성층과 동시 성막, 동시 가공으로 형성하므로 공정의 증가를 최소한으로 하고 있다. 또한, 후자를 어레이 최종 공정에서 형성하도록 했으므로, 박막 트랜지스터 공정에 어떤 제약을 가할 필요가 없다. 또한, 차광막을 어레이측에 형성하기 위해 차광막선폭은 노광시의 맞춤 정밀도만을 고려하면 좋고, 대향기판과의 맞춤정밀도를 고려할 필요가 없다. 이 때문에, 개구율을 크게 할 수 있다.
[실시예 2]
실시예 2에서는 어레이 기판측으로부터 입사하여 활성층에 닿아서 리크전류의 원인이 되는 광과, 화소표시부 이외의 틈으로부터 새어나오는 광의 2개의 광을 방지할 수 있다. 즉, OD3가 2이상인 비결정 반도체(비정질 실리콘막)를 다결정 실리콘 박막 트랜지스터의 하층에 있는 화소부에 대해서, 평면도인 도9, 및 도9에서 A-C선을 따라서 자른 단면도인 도3, 도9에서 B-C선을 따라서 자른 단면도인 도4 및 차광막의 평면 패턴과 화소표시영역을 도시한 도10을 참조하여 설명한다.
또한, 각 도면에서 동일한 부재에는 실시예 1과 동일한 부호를 붙이고 있다. 또한, 동일한 공정 부분에 대해서는 설명을 생략한다.
언더코트막(26)이 형성된 유리기판(18)상에 비정질 실리콘 박막(비정질 반도체막)(19)을 PE-CVD법을 사용하여 성막한다. 막 두께는 OD3가 2 이상을 달성할 수 있는 4000Å으로 한다. 다음에 CDE법에 의해 도10에 도시한 화소표시영역(17) 이외의 부분을 갖능 형상으로 가공한다.
다음에 AP-CVD법을 사용하여 차광막층(19)과 활성층(21)을 절연하기 위한 산화막(20)을 성막한다. 성막온도는 400℃, 성막은 4000Å이다.
다음에, PE-CVD법에 의해 활성층이 되는 비정질 실리콘박막(활성층)(21)을 성막한 후, 500℃에서 열처리를 실시하여 차광막(19) 및 비정질 실리콘박막(21) 중에 존재하는 수소를 분리한다.
다음에, ELA법에 의해 비정질 실리콘박막(21)을 다결정화한 후, CDE법을 사용하여 다결정실리콘박막을 도2에 "21"로서 평면적으로 도시한 섬모양으로 가공한다.
이하의 제조방법은 실시예 1과 동일한 것이므로 생략한다. 단, 차광막층(19)은 광이 새는 것을 방지할 수 있으므로, 실시예 1에서 어레이 최상층에 형성한 유기재료의 차광막(27)은 형성하지 않는다.
상술한 구조를 사용하는 것으로 유기재료의 제조공정 즉, 제조설비를 고려하는 것 내지 차광막을 어레이상에 형성할 수 있다.
[실시예 3]
이하에 실시예 3으로서 실시예 2와는 차광막과 활성층 사이의 절연막의 형상이 다른 경우를 평면도인 도9, 도9에서 A-C선을 따라서 절단한 단면도인 도5, 도9에서 B-C선을 따라서 절단한 단면도인 도6 및 스트라이프형의 차광막의 평면 패턴과 화소표시영역을 도시한 도10을 참조하여 설명한다.
언도코트막(26)이 성막된 유리기판(18)상에 비정질실리콘막(19) 및 절연막(20)을 PE-CVD법을 사용하여 진공중에서 연속 성막한다. 그 후, 비정질 실리콘막(19)의 막두께는 4000Å, 절연막(20)은 질화규소막이고, 막두께 4000Å이다.
다음에 PE-CVD법에 의해 활성층(21)이 되는 비정질 실리콘막을 성막한 후, 500℃에서 열처리를 실시함으로써 비정질 실리콘막(19), 절연막(20) 및 활성층(21) 중에 존재하는 수소를 분리한다. 또한, 활성층(21)이 되는 비정질실리콘막의 두께는 500Å이다.
다음에 ELA법에 의해 비정질 실리콘막(19)을 다결정 실리콘화한 후, CDE법을 사용하여 다결정 실리콘막을 섬모양으로 가공한다.
이하의 공정은 실시예 2와 동일한 것이므로 생략한다.
본 구조를 사용함으로써 차광막과 절연막의 연속 성막이 가능해진다.
[실시예 4]
광이 새는 것을 방지하기 위한 막의 광학농도값을 서술하는 경우, 가시광 범위에서의 파장 의존성도 문제가 되고 OD1가 전파장에 걸쳐 평균화되어 있는 것이 바람직하다.
비정질 실리콘막은 적색 영역 파장의 OD1가 작은 경향이 있다. 이 때문에, 이 비정질 실리콘막을 광이 새는 것을 방지하는 막으로 하여 사용한 경우, 적색광이 새어 화면이 빨갛게 보일 가능성이 있다. 이 문제를 해결하기 위해 적색측으로부터 파장이 분리된 광만을 통과시키는 청색 칼라 필터(28)를 보조차광막으로 하고, 어레이 기판형상으로 형성하는 화소부의 칼라필터와 동시에 형성하는 방법을 서술한다.
도10a는 도9의 어레이기판 구조에 대해서 본 실시예에 대응하여 칼라필터를 배치한 모습을 도시한다. 또한, 도7은 본 실시예를 따라서 칼라필터를 배치했을 때의 도9의 선 A-C를 따른 단면도를 도시하고, 도8은 마찬가지로 도9의 선 B-C를 따른 단면도를 도시한다.
도10a에 도시한 바와 같이 어레이기판의 열방향(도면 중 세로방향)을 따른 방향에, 화소 투명 전극(8)(도면 중 파선)에 대응하여 R(적색)층(282), G(녹색)층(281) 및 B(청색)층(28)로 이루어진 칼라필터층(실선)이 설치되어 있다. 이 중, 청색층(28)은 인접하는 각 한쌍의 화소 투명 전극(8,8) 사이에도 배치되어 있다. 또한, 이 인접하는 각 한쌍의 화소투명전극(8,8) 사이에 형성된 B층의 하층에는 비정질 반도체층이 배치되어 있다.
즉, 도7 및 도8에 도시한 바와 같이, 서로 인접하는 화소 투명 전극(8,8)사이의 영역에 대응하여 비정질 반도체막(19)이 언더코트막(26)상에 배치되어 있고 그 위쪽으로 배치된 청색층(28)과의 조합에 의해 가시광을 차단할 수 있다. 이로써 인접 화소간의 광의 누출을 방지하여 양호한 콘트래스트를 얻을 수 있다.
[실시예 5]
상기의 실시예 1~4에서 서술한 구조는 신호선과 화소전극을 같은 층에 배치하고 있으므로, 두 배선간에 발생하는 용량결합을 무시할 수 있는 정도로 양자의 간격을 두지 않으면 않된다. 통상의 구동방법에서 사용되는 경우에서는 5μm정도의 간격이 필요하다. 따라서, 이 간격에 상당하는 면적은 개구율을 높이는 것이 불가능하다.
본 실시예에서는 도12에 도시한 바와 같이 개구율을 향상시키기 위해 매트릭스상에 배선된 신호선(1) 및 주사선(2) 상에 층간절연막을 통하여 화소 투명전극(8)의 주변도로(도면 중 파선)을 중첩시키고 있다. 이 구조를 사용함으로써 화소 투명 전극(8)과 신호선(1) 및 주사선을 전기적으로 절연하고 이들 전극간의 평면적인 틈을 없앨 수 있다. 또한, 도13은 도12 중 화소 투명 전극(8)과 그 하층의 신호선(1) 및 주사선(2)만을 빼내어 간략화한 도면이다.
도12에 도시한 실시예에서는 인접한 화소 투명 전극 각각의 단부가 주사선 또는 신호선과 중첩되고 이들 주사선 또는 신호선이 인접화소를 구획하는 차광층의 역할을 수행한다. 한쪽에서 다결정 박막 트랜지스터의 활성층에 들어오는 광을 방지하기 위해, 본 실시예에서는 실시예 1과 마찬가지로 차광막을 배치하고 있다.
도11은 도12의 선 BC를 따른 단면도를 도시한다. 도11에 도시되어 있는 바와 같이 화소 투명 전극(8)의 긴 변의 단부는 층간 절연막(30)을 통하여 신호선(1)과 중첩되어 있다. 또한, 도시하지 않지만 화소 투명 전극(8)의 짧은 변의 단부는 층간 절연막(22) 및 층간 절연막(30)을 통하여 게이트 전극(3)과 일체적으로 형성된 주사선(2)과 중첩되어 있다. 또한, 활성층(21) 하에는 활성층(21)으로의 광입사를 경감시키기 위해 비정질 실리콘층(19)이 배치되어 있다.
이하, 도12에서 B-C선을 따라 절단한 단면도를 도시한 도11을 참조하면서 상기의 구조와, 활성층에 들어오는 광을 방지하는 차광막을 구비한 화소 표시부에 대해서 실시예 5로서 설명한다.
언더코트막(26)이 성막된 유리기판(18)상에 차광막이 되는 비결정 반도체막(19), 절연막(20) 및 활성층(21)이 되는 비정질 실리콘막을 PE-CVD법을 사용하여 진공 중에서 연속 성막한다.
그 후, 500℃에서 열처리를 실시하는 것으로 비결정 반도체막(19), 절연막(20) 및 활성층(21) 중에 존재하는 수소를 제거했다. 여기서 차광막이 되는 비결정 반도체막(19)의 재료 및 막 두께는 실시예 1과 동일하게 한다. 절연막(200은 질화규소막이고 두께는 1000Å, 활성층(21)이 되는 비정질 실리콘막의 막 두께는 500Å이다.
다음에 ELA법에 의해 활성층(21)이 되는 비정질 실리콘막을 다결정화한다.
다음에 다결정실리콘막, 질화규소막, 비결정 반도체막의 3층을 CF4와 O2의 혼합가스를 사용한 CDE(케미컬 드라이 에칭)법으로 연속 가공함으로써 섬모양의 형상을 얻는다.
다음에, AP(상압열)-CVD법에 의해 게이트 절연막(22)이 되는 산화막을 100Å만클 성막한다. 그 후, 게이트 전극(3), 보조용량전극(7), 도12에 도시한 주사선(2)이 되는 MoW(몰리브덴 텅스텐 합금)를 스퍼터법에 의해 성막한 후 CDE법을 사용하여 가공한다. 또한, MoW의 막 두께는 2500Å이다.
다음에 이온도핑법을 사용하여 도너가 되는 PH3를 주입한다. 주입조건은 가속전압 70KeV, 도우즈량 1E16/cm2이다.
다음에 층간절연막(23)을 성막온도 400℃에서 성막한다. 이 때, 불순물은 활성화되고 박막트랜지스터의 드레인 영역(4) 및 도우즈영역(5)이 형성된다. 또한, 층간절연막은 산화막이고 막 두께는 5000Å이다.
다음에 컨택트홀(CH1)을 개구한 후, Mo(상층)과 A1(하층)의 2층 구조로 이루어진 신호선(1), 도12에 도시한 활성층과 화소전극을 접속하는 배선(25)과, 박막 트랜지스터와 신호선을 접속하는 배선(24)를 스퍼터법을 사용하여 성막한 후, 웨트법을 사용하여 가공한다. 또한, 성막한 막 두께는 Mo막이 1500Å, A1막이 4500Å이다.
다음에, 어레이 보호막(29)을 PE-CVD법으로 성막한 후, 컨택트홀(CH2)을 개구한다. 또한, 보호막(29)은 질화규소막이고 막 두께는 2000Å이다.
다음에 도포형 감광성 유기막(30)을 사용하여 층간절연막을 형성한다.
막 두께는 3.0μm이다. 질화규소막에 컨택트홀(CH2)을, 도포형, 감광성 유기막(30)의 도포전에 개구하고 있으므로 도포형 감광성 유기막(30)의 패터닝이 종료된 시점에서 컨택트홀이 형성된다.
다음에 화소전극(8)이 되는 ITO를 스퍼터법을 사용하여 성막한 후, 웨트법을 사용하여 가공한다.
상술한 본 발명의 실시예 1~5에서는 활성층 단층막, 절연막과 차광막으로 이루어진 2층막, 및 활성층과 절연막과 비결정 반도체로 이루어진 3층막 등 각 막의 가공방법은 CDE법을 사용하여 설명했지만, 게이트 절연막이 커버리지하는 형상이 얻어지는 것이면, CDE법 이외의 가공방법인 플라즈마 에칭법, 리액티브 이온 에칭법을 사용하여 가공해도 물론 문제는 없다.
또한, 에칭 가스에 대해서도 CF2+O2이외의 조합, 또는 다른 가스를 사용하여 가공해도 본 발명은 유효하다.
본 발명의 실시예에 의해 현실적인 어레이 기판상의 광 방지막을 구비하고 활성층인 다결정 실리콘에 들어오는 광 및 화소표시부 이외의 틈으로부터 새어나오는 광을 차단함으로써 표시성능의 저하를 방지한 액정표시장치를 반사, 막 두께, 공정수, 개구율 등의 문제를 해결하면서 낮은 비용으로 실현할 수 있다.
이상 서술한 바와 같이 본 발명에 의하면 박막트랜지스터를 형성하기 위한 다결정 실리콘으로 이루어진 활성층 아래에 절연막을 통하여 비정질 실리콘막을 설치하도록 한 것으로, 활성층인 다결정실리콘에 들어오는 광을 차단할 수 있다. 또한, 비정질실리콘막과 절연막을, 화소표시 영역 이외의 부분 거의 전면에 배치하도록 한 것으로, 틈으로부터 새는 광을 차단하는 역할을 하게 할 수 있다. 또한, 화소표시영역 이외의 어레이기판의 윗면에 유기재료로 이루어진 차광막을 배치함으로써 틈으로 부터의 새는 광의 차단성능을 더욱 높일 수 있다. 그 결과, 비교적 낮은 비용으로 개구율을 낮추지 않고 액정표시소자의 표시성능의 저하를 방지할 수 있다.

Claims (11)

  1. 투명절연기판, 투명절연기판상에 서로 교차하여 매트릭스형상으로 배치되어 있는 주사선들 및 신호선들, 상기 주사선들과 주사선들로 둘러싸인 위치에 각각 설치되어 있는 복수의 화소전극들, 상기 투명 절연 기판상에 비결정반도체막으로 만들어진 차광막 및 절연막을 통하여 형성되어 있는 복수의 다결정 실리콘 박막 트랜지스터로서, 상기 차광막은 상기 트랜지스터에서의 활성층에 대해 차광하는 것이고, 상기 각 트랜지스터의 소스전극이 상기 신호선에 드레인 전극이 상기 화소전극에 각각 접속되어 있는 복수의 다결정 실리콘 박막 트랜지스터들을 구비한 제1전극기판 ; 대향전극들을 갖는 제2전극기판; 및 상기 제1, 제2전극기판 사이에 삽입, 밀봉되어 있는 액정을 구비한 것을 특징으로 하는 액정표시장치.
  2. 제1항에 있어서, 상기 차광막은 상기 투명 절연 기판의 위쪽에 독립한 섬모양의 것으로서 구성되어 있고 이 섬모양의 차광막 위헤 상기 절연막 및 활성층이 차례로 형성되어 있는 것을 특징으로 하는 액정표시장치.
  3. 제2항에 있어서, 상기 차광층은 상기 활성층과 평면적으로 동일한 형상인 것으로서 패터닝 되어 있는 것을 특징으로 하는 액정표시장치.
  4. 제2항에 있어서, 상기 주사선들 또는 상기 신호선들은 층간 절연막을 통하여 화소전극의 단부와 중첩하도록 형성되어 있는 것을 특징으로 하는 액정표시장치.
  5. 제2항에 있어서, 차광막의 광학 농도값 OD2가 가시영역에서 1이상이고, 이 광학 농도값 OD2는
    Figure kpo00005
    (단, λ는 광의 파장
    T(λ)는 각 파장에서의 투과율
    Figure kpo00006
    a,b 는 가시광단의 파장으로 a=400nm, b=700nm)로 표현되는 것을 특징으로 하는 액정표시장치.
  6. 제1항에 있어서, 상기 차광층과 동일한 층으로부터 형성된 제2차광층이 인접하는 한쌍의 화소 전극간의 영역에 형성되어 있는 것을 특징으로 하는 액정표시장치.
  7. 제6항에 있어서, 상기 한쌍의 화소전극간의 영역에 형성된 상기 제2차광층의 위쪽에 제2차광층을 덮도록 청색의 착색층이 배치되어 있는 것을 특징으로 하는 액정표시장치.
  8. 차광막의 광학농도값 OD2가 가시영역에서 1이상이고 이 광학농도값 OD2는
    Figure kpo00007
    (단, λ은 광의 파장
    T(λ)는 각 파장에서의 투과율
    Figure kpo00008
    a,b는 가시광단의 파장이고 a=400nm, b=700nm)로 표현되는 것을 특징으로 하는 액정표시장치.
  9. 제1항에 있어서, 상기 활성층은 비정질 실리콘막을 엑시머레이저어닐법에 의해 다결정실리콘막으로 한 것임을 특징으로 하는 액정표시장치.
  10. 제1항에 있어서, 상기 트랜지스터의 위쪽에 상기 활성막에 대해 차광하는 보조 차광막을 형성한 것을 특징으로 하는 액정표시장치.
  11. 제10항에 있어서, 상기 보조차광막과 동일한 층으로부터 형성된 층이 상기 화소전극의 단부와 중첩되도록 형성되어 있는 것을 특징으로 하는 액정표시장치.
KR1019970004014A 1996-02-09 1997-02-06 액정표시장치 KR100249710B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2416796A JPH09218425A (ja) 1996-02-09 1996-02-09 液晶表示装置及びその製造方法
JP8-024167 1996-02-09

Publications (2)

Publication Number Publication Date
KR970062785A KR970062785A (ko) 1997-09-12
KR100249710B1 true KR100249710B1 (ko) 2000-03-15

Family

ID=12130799

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970004014A KR100249710B1 (ko) 1996-02-09 1997-02-06 액정표시장치

Country Status (4)

Country Link
US (1) US5844647A (ko)
JP (1) JPH09218425A (ko)
KR (1) KR100249710B1 (ko)
TW (1) TW515923B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5641974A (en) 1995-06-06 1997-06-24 Ois Optical Imaging Systems, Inc. LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween
JPH1054999A (ja) * 1996-06-04 1998-02-24 Canon Inc 表示装置とその製造法
KR100209281B1 (ko) * 1996-10-16 1999-07-15 김영환 액정 표시 소자 및 그 제조방법
US6081308A (en) * 1996-11-21 2000-06-27 Samsung Electronics Co., Ltd. Method for manufacturing liquid crystal display
KR100251091B1 (ko) * 1996-11-29 2000-04-15 구본준 액정표시장치의 제조방법 및 그 제조방법으로 제조되는 액정표시장치
JP4246298B2 (ja) * 1998-09-30 2009-04-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 液晶ディスプレイパネルの製造方法
KR100583979B1 (ko) 2000-02-11 2006-05-26 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
US7167226B2 (en) * 2000-11-02 2007-01-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having particular configuration of pixel electrodes
US6818529B2 (en) * 2002-09-12 2004-11-16 Applied Materials, Inc. Apparatus and method for forming a silicon film across the surface of a glass substrate
TW544942B (en) * 2002-09-30 2003-08-01 Hannstar Display Corp Thin film transistor array substrate
JP2008139656A (ja) * 2006-12-04 2008-06-19 Mitsubishi Electric Corp 表示装置及びその製造方法
KR101056250B1 (ko) * 2009-10-21 2011-08-11 삼성모바일디스플레이주식회사 평판 표시 장치 및 그의 제조 방법
KR101049003B1 (ko) * 2009-12-01 2011-07-12 삼성모바일디스플레이주식회사 평판 표시 장치 및 그의 제조 방법
KR101101087B1 (ko) * 2009-12-09 2011-12-30 삼성모바일디스플레이주식회사 표시 장치 및 그의 제조 방법
US9035364B2 (en) 2012-04-13 2015-05-19 Au Optronics Corporation Active device and fabricating method thereof
JP5610406B2 (ja) * 2012-12-19 2014-10-22 Ｎｌｔテクノロジー株式会社 薄膜トランジスタの製造方法
KR102206412B1 (ko) 2012-12-27 2021-01-22 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
US9658501B2 (en) * 2015-07-31 2017-05-23 Shenzhen China Star Optoelectronics Technology Co. Ltd. Fringe field switching array substrate and production method thereof and display apparatus
JP6655790B2 (ja) 2016-06-16 2020-02-26 パナソニックＩｐマネジメント株式会社 撮像装置及び撮像システム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03159116A (ja) * 1989-11-16 1991-07-09 Sony Corp 多結晶半導体薄膜の熱処理方法
US5081004A (en) * 1988-11-08 1992-01-14 L'etat Francais Represente Par Le Ministre Des Postes, Des Telecommunications Et De L'espace (Centre National D'etudes Des Telecommunications Method to produce a display screen with a matrix of transistors provided with an optical mask

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS567480A (en) * 1979-06-29 1981-01-26 Mitsubishi Electric Corp Film transistor
JPH0212031A (ja) * 1988-06-29 1990-01-17 Seiko Epson Corp 半導体センサユニットの構造
US5567967A (en) * 1993-06-28 1996-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a crystallized island semiconductor layer
JPH07176748A (ja) * 1993-12-17 1995-07-14 Toshiba Corp 液晶表示装置の製造方法
JPH08271880A (ja) * 1995-04-03 1996-10-18 Toshiba Corp 遮光膜，液晶表示装置および遮光膜形成用材料

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081004A (en) * 1988-11-08 1992-01-14 L'etat Francais Represente Par Le Ministre Des Postes, Des Telecommunications Et De L'espace (Centre National D'etudes Des Telecommunications Method to produce a display screen with a matrix of transistors provided with an optical mask
JPH03159116A (ja) * 1989-11-16 1991-07-09 Sony Corp 多結晶半導体薄膜の熱処理方法

Also Published As

Publication number Publication date
KR970062785A (ko) 1997-09-12
JPH09218425A (ja) 1997-08-19
US5844647A (en) 1998-12-01
TW515923B (en) 2003-01-01

Similar Documents

Publication Publication Date Title
KR100249710B1 (ko) 액정표시장치
US5920082A (en) Liquid crystal display device having a TFT switch composed of a separate transparent layer for connecting the pixel and drain electrodes
US7027109B2 (en) TFT array substrate and active-matrix addressing liquid-crystal display device
KR100250093B1 (ko) 액티브 매트릭스 기판 및 그 제조 방법
US5966193A (en) LCD device having coupling capacitances and shielding films
USRE43557E1 (en) Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
US6873382B2 (en) Liquid crystal display device having array substrate of color filter on thin film transistor structure and manufacturing method thereof
US7602452B2 (en) Liquid crystal display device and method for manufacturing the same
US20060091391A1 (en) Thin film transistor array panel and liquid crystal display including the panel
US7038740B1 (en) Liquid crystal display device having high light utilization efficiency
JP3731447B2 (ja) 電気光学装置及びその製造方法
JP3788387B2 (ja) 電気光学装置および電気光学装置の製造方法
KR100330363B1 (ko) 액티브 매트릭스형 액정표시장치
JP3873610B2 (ja) 電気光学装置及びその製造方法並びにプロジェクタ
KR101090246B1 (ko) 박막 트랜지스터 표시판
KR100257244B1 (ko) 액정표시장치
JP3743273B2 (ja) 電気光学装置の製造方法
JP3669082B2 (ja) 液晶表示素子用薄膜トランジスタアレイ
KR20040055688A (ko) 전기 광학 기판의 제조 방법, 전기 광학 장치의 제조방법, 전기 광학 장치
KR20020079441A (ko) 능동매트릭스기판 및 그 제조방법
JPH08160454A (ja) 液晶表示装置
JP3469662B2 (ja) 液晶表示装置
US7167218B1 (en) Liquid crystal display and method of manufacture
KR20020077391A (ko) 액정 디스플레이
JP3769389B2 (ja) 電気光学装置の製造方法及び電気光学装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20051130

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee