KR20020077391A - 액정 디스플레이 - Google Patents

액정 디스플레이 Download PDF

Info

Publication number
KR20020077391A
KR20020077391A KR1020027009475A KR20027009475A KR20020077391A KR 20020077391 A KR20020077391 A KR 20020077391A KR 1020027009475 A KR1020027009475 A KR 1020027009475A KR 20027009475 A KR20027009475 A KR 20027009475A KR 20020077391 A KR20020077391 A KR 20020077391A
Authority
KR
South Korea
Prior art keywords
layer
thin film
liquid crystal
film transistor
organic light
Prior art date
Application number
KR1020027009475A
Other languages
English (en)
Inventor
스티븐 세. 데아네
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR20020077391A publication Critical patent/KR20020077391A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/48—Flattening arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Optical Elements Other Than Lenses (AREA)

Abstract

상부 게이트 TFT를 사용하여 액정 디스플레이를 위한 능동 판을 형성하는 방법이 개시된다. 흑색 유기물 광 차폐 층(73)은 TFT 채널(91)을 통해 광이 아래로부터 기판(71)을 통과하는 것을 차폐하기 위해 TFT 아래에 사용된다. 능동 판은 행 전도체 및 열 전도체(79)와 중첩하는 픽셀 전극(99)을 가지는 높은 개구 판일 수 있다. 유기물 광 차폐 층은 픽셀 전극 사이의 갭(102)을 마스킹 할 수 있다.

Description

액정 디스플레이{LIQUID CRYSTAL DISPLAYS}
액정 디스플레이는 전형적으로 능동 판(active plate)과 수동 판(passive plate)을 포함하며, 이들 두 판 사이에는 액정 물질이 끼여있다. 능동 판은 트랜지스터 스위칭 디바이스의 어레이를 포함하며, 전형적으로 하나의 트랜지스터는 디스플레이의 각 픽셀에 연관된다. 각 픽셀은 개별 픽셀의 브라이트니스를 제어하기 위한 신호가 인가되는 능동 판 위의 픽셀 전극과 또한 연관된다.
능동 판의 대부분의 영역은 적어도 부분적으로 투명하며, 이것은 디스플레이가 전형적으로 백라이트로 조명되기 때문에 요구된다. 주로, 불투명한 행 전도체와 열 전도체에 의해 커버되는 영역은 이 판의 불투명한 부분만이다. 만약 픽셀 전극이 투명 영역을 커버하지 않으면, 여기에는 픽셀 전극에 의해 변조되지는 않지만 백라이트로부터 광을 수신하는 액정 물질의 영역이 있을 수 있다. 이것은 디스플레이의 콘트라스트를 줄인다. 능동 판의 이들 영역을 차폐하기 위해 블랙 마스크 층이 전형적으로 제공되며, 추가적으로 트랜지스터의 동작 특성으로서 트랜지스터를차폐하는 것은 광 의존적(light-dependent)이다. 종래에는, 블랙 마스크 층은 능동 매트릭스 셀의 수동 판 위에 위치한다. 하지만, 블랙 마스크 층과 픽셀 전극 사이의 중첩은 크게 될 필요가 있는데 이 경우 셀 연결 정밀도(cell coupling accuracy)가 불량하게 된다. 이 중첩은 디스플레이 픽셀의 개구를 줄이고, 이는 디스플레이의 파워 효율(power efficiency)을 줄인다. 이것은 휴대용 제품과 같은 배터리로 동작되는 디바이스에 특히 적절하지 않다.
요구되는 마스킹 기능을 제공하는데 능동 판 층을 사용하는 것이 제안되어 왔다. 예를 들어, 하나의 제안은 행 전도체 및 열 전도체와 픽셀 전극을 중첩하도록 픽셀 전극을 형성하여 행 전도체 및 열 전도체와 픽셀 전도체 사이의 갭이 없도록 하는 것이 있는데, 그렇치 않으면 이 갭을 차폐하여야 할 필요가 있는 것이다. 도 1a 내지 도 1e는 이 방식으로 능동 판을 제조하는 핵심 공정 단계를 예시한다.
도 1a는 관련 행 전도체(14)에 연결된 트랜지스터 게이트(12)를 형성하는 패턴화된 게이트 전도체 층(10)을 도시한다. 게이트 절연체 층은 패턴화된 게이트 전도체 층과 중첩되며, 반도체 층은 절연된 게이트 구조 위에 증착된다. 반도체 층은 행 전도체와 열 전도체 사이의 교차점(cross-over)에 용량성 결합을 줄이기 위한 절연체 층(18) 뿐만 아니라 트랜지스터의 반도체 몸체(16)를 형성하도록 패턴화된다. 패턴화된 반도체 층(16, 18)이 도 1b에 도시되어 있다.
소스와 드레인 전도체 층은 열 전도체(22), 드레인 영역(24)에 연결된 트랜지스터 소스(20)를 형성하는 실리콘 층 위에 적층되고 패턴화된다. 도 1c에 도시된 바와 같이, 영역(18)은 행 전도체(14)와 열 전도체(22)의 교차점에 절연 기능을 제공한다. 소스와 드레인 전도체 층은 커패시터 상부 접점(capacitor top contact)(26)을 또한 형성한다. 이것은 행 전도체(14), 게이트 절연체 층과 상부 접점(26)에 의해 형성된 픽셀 전하 저장 커패시터이다.
도 1d에 도시된 바와 같이, 보호 층은 전체 구조에 걸쳐 증착되고, 관통공(28, 30)은 보호 층을 통해 드레인(24)과 커패시터 상부 접점(26)에 연결할 수 있도록 제공된다. 마지막으로, 픽셀 전극(32, 34)은 보호 층에 걸쳐 증착되고, 각 픽셀 전극은 관통공(28, 30)을 통해 관련 스위칭 트랜지스터의 드레인(24)과 픽셀 전하 저장 커패시터의 상부 접점(26)과 접촉하게 된다.
도 2는 도 1a 내지 도 1e에 도시된 픽셀을 구성하는 전기적 성분을 도시한다. 도 1a 내지 도 1e와 관련하여 설명된 바와 같이, 행 전도체(14)는 TFT(40)의 게이트에 연결되며 열 전도체(22)는 소스에 연결된다. 픽셀에 걸쳐 제공된 액정 물질은 트랜지스터(40)의 드레인과 공통 접지면(44) 사이에 뻗어 있는 액정 셀(42)을 효과적으로 형성한다. 픽셀 저장 커패시터(46)는 픽셀의 인접한 행과 연관된 행 전도체(14a)와 트랜지스터(40)의 드레인 사이에 연결된다.
도 1a 내지 도 1e를 참조하여 기술된 공정에서, 행 전극과 열 전극은 픽셀을 마스킹하는 기능을 제공하는데 사용된다. 특히, 행 전도체와 열 전도체 위에서 픽셀 전극(32, 34)을 중첩시키는 것은 차폐 기능(shielding)을 요구하는 어떤 갭도 없애준다. 이것은 각 픽셀을 형성하기 위해 수동 판 위에 블랙 마스크 층을 제공할 필요가 없다는 것을 의미한다. 수동 판 위에 블랙 마스크 층이 능동 판 위의 픽셀과 정확하게 배열될 수 없기 때문에, 수동 판 위의 블랙 마스크 층은 행 전도체 및열 전도체와 상당히 중첩할 필요성이 있는 것이다. 그리하여, 수동 판 위의 마스크 층을 생략하는 것은 각 픽셀이 큰 개구를 가지는 액정 디스플레이를 제공하게 한다.
능동 판 위의 마스킹 기능을 제공하는 다른 하나의 방법은 김(Kim) 등에 허여된 미국 특허 5,781,254에 기술되어 있다. 도 3을 참조하면, 트랜지스터는 소스(20)와 드레인(24) 사이에 연결된 채널(16) 아래에 제공된 게이트(12)를 구비한다. 이 드레인은 투명 픽셀 전극(32)에 연결된다. 행 전극(14)과 열 전극(22)은 복수의 트랜지스터와 픽셀 전극을 어레이로 연결한다. 이 배열에서, 유기물 마스킹 층(48)은 도 4에 도시된 바와 같이 행 전극과 열 전극, 및 트랜지스터 영역에 걸쳐 제공된다.
이케다(Ikeda) 등에 허여된 미국 특허 5,121,237은 광으로부터 채널 영역을 보호하기 위해 유기물 마스크 층이 능동 기판의 채널 영역 위에 제공되는 액정 디스플레이를 기술한다. 개별 픽셀 주위를 마스킹하는 것이 수동 기판 위에 제공된다. 박막 트랜지스터 구조를 보호하기 위하여 유기물 마스크 층의 사용을 개시하는 다른 문헌은 신(Shin) 등에 허여된 미국 특허 5,703,668이다. 마스크 층은 채널을 커버하는 산화물 층 또는 질화물 층 위에 증착된다.
위에 기술된 구조는 모두 채널(16) 아래에 게이트(12)가 놓여 있는 "하부 게이트" 구조이다. 다른 구조 형태는 채널 위에 게이트가 놓여 있는 상부 게이트 구조이다. 이와 같은 구조의 하나의 잇점은 트랜지스터의 상부 위에 게이트 전극이 놓이기 때문에, 게이트 전극 물질과 두께가 보다 자유롭게 선택될 수 있다는 점이다.
도 5는 알려져 있는 상부 게이트 구조를 단면도로 예시한다. 금속 광 차폐 층(53)은 아래에 설명되는 바와 같이 투명 기판(51) 위에 증착된다. 실리콘 산화물 층은 금속 층(53)과 그 나머지 구조를 분리하기 위해 증착된다. 그후, 박막 트랜지스터(TFT) 구조가 증착된다. 먼저, 투명 전극 층(57)이 픽셀 전극(59)으로 작동하도록 제공된다. 열 전도체(61)가 이 층 위에 증착된다. TFT의 소스, 드레인 및 채널로 작용하는 비정질 실리콘(a-Si:H) 층(63)이 증착된 후, 이어서 제 1 및 제 2 실리콘 질화물 층(65, 67)이 증착된다. 게이트 전극(69)은 이 구조의 상부에 증착되고 행 전도체(도시되지 않음)에 연결된다.
TFT 채널은 광감성일 수 있어 광이 TFT 채널에 도달하지 못하게 하는 것이 바람직하다. 상부 게이트는 위로부터의 필요한 차폐 기능을 제공할 수 있다. 하지만, 많은 액정 디스플레이는 백라이트되며, 즉 아래에서부터 조명되어, 금속 층(53)은, TFT를 통해 아래로부터 빛이 통과하는 것을 차폐(shield)하도록 TFT 아래에 제공되도록 패턴화된다.
불운하게도, 픽셀 사이의 액정 디스플레이를 통해 광이 통과하는 것을 막기 위하여 마스크 층으로서 TFT를 차폐하는 금속 층(53)을 사용하는 것은 가능하지 않다. 이것은, 마스크 층이 각 픽셀을 둘러싸게 하여 디스플레이 전체를 커버하는 연속적인 메쉬(mesh)로 되게 하여야 하기 때문이다. 이와 같이 전기적으로 연속적인 메쉬는 능동 기판 위의 다른 전도체와의 바람직하지 않은 용량성 결합 및 다른 전도체들 사이의 바람직하지 않은 용량성 결합을 야기할 수 있어, 성능의 저하를 유발할 수 있다. 그리하여, 종래의 LCD 상부 게이트 TFT 디바이스에서는, 종래 하부 게이트 구조에서와 같이 각 픽셀을 분리시키는데 마스크 층이 수동 판 위에 제공된다.
만약 마스크 층이 제거될 수 있으면 유익할 수 있다. 하부 게이트 TFT에서 마스크 층을 제거하도록 설계된 위에서 논의된 구조는 TFT의 채널을 차폐하며 또한 마스크 층으로서 작용하는 하부 게이트 TFT 위에 마스크 층을 제공한다. 이들 구조는, 상부 게이트 자체가 위로부터의 광을 어느 정도 차폐 기능을 제공하고 아래로부터 오는 광이 대신 차폐될 필요가 있는 상부 게이트 TFT에는 적합하지 않다.
종래의 상부 게이트 TFT 구조의 다른 단점은 금속 광 차폐 층이 효과적으로 전하를 저장하고 이 전하를 천천히 누설할 수 있는 플로우팅 게이트(floating gate)라는 점이다. 저장된 전하는 TFT의 턴온과 턴오프 전압에 상당히 영향을 줄 수 있는 가변 양에 의해 TFT의 채널 영역에 영향을 줄 수 있다. 턴온 및 턴오프 전압의 일관성은 이 디바이스의 성능에 중요하기 때문에, 광 차폐 층의 플로우팅 게이트 효과는 매우 유해하다. 따라서, 이 효과를 최소화할 수 있으면 유익해 질 것이다.
본 발명은 능동 매트릭스 액정 디스플레이에 관한 것으로, 상세하게는 이와 같은 디스플레이의 제조에 사용되는, 능동 판으로 알려져 있는, 트랜지스터 기판에 관한 것이다.
도 1a 내지 도 1e는 하부 게이트 TFT 액정 디스플레이를 제조하는 알려진 방법의 단계를 도시하는 도면.
도 2는 도 1a 내지 도 1e의 하부 게이트 TFT 액정 디스플레이의 셀을 도시하는 도면.
도 3은 알려진 구조의 측면도.
도 4는 도 3의 구조의 평면도.
도 5는 알려진 상부 게이트 TFT 구조를 도시하는 도면.
도 6a 내지 도 6g는 본 발명의 제 1 실시예에 따른 액정 디스플레이를 위한 능동 기판을 제조하는 방법의 단계를 도시하는 도면.
도 7은 본 발명의 제 1 실시예의 능동 기판의 개략 평면도.
도 8은 제 1 실시예의 능동 기판을 사용하여 액정 디스플레이를 예시하는 도면.
도 9는 본 발명의 제 2 실시예에 따른 능동 기판을 통한 단면도.
도 10은 제 2 실시예의 능동 기판의 평면도.
본 발명에 따라, 투명 기판과; 소스와 드레인, 상기 소스와 드레인을 연결하는 채널 영역과, 상기 채널 위의 상부 게이트를 각각 구비하는 상부 게이트 박막 트랜지스터와; 상기 상부 게이트 박막 트랜지스터에 연결된 픽셀 전극과; 아래로부터 투명 기판을 통과하는 광으로부터 상기 상부 게이트 박막 트랜지스터의 적어도채널 영역을 차폐하도록 패턴화된 박막 트랜지스터 아래에 있는 유기물 광 차폐 층;을 포함하는 액정 디스플레이를 위한 능동 판이 제공된다.
종래의 TFT 제조에 사용되는 증착 온도가 하부 유기물 층에 손상을 주기 때문에 유기물 층 위에 신뢰성 있게 TFT 구조를 증착하는 것은 사소한 문제가 아니다. 그러나, 이제는 적절히 낮은 온도의 폴리실리콘 공정이 이용가능하다. 이들은, IEEE 회보 전자 발전(IEEE Trans Electron Dev)(1996)의 volume 43, number 11, p1930에서, 영(Young) 등에 의한 "낮은 온도의 폴리-실리콘 TFT 공정을 사용하는 유리 위의 EEPROM 어레이의 가공 및 특성(The fabrication and characterisation of EEPROM arrays on glass using a low temperature poly-Si TFT process)"에 기술된 바와 같이, 유리 위에 EEPROMS를 증착하는데 사용되고 있다. 이들 공정은, 정보 디스플레이를 위한 소사이어티 저널(Journal of the Society for Information Display)(1997), volume 5/3 p275에서, 영 등에 의한 "폴리머 기판 위의 박막 트랜지스터 및 다이오드 주소지정되는 AMLCDs(Thin-film- transistor- and diode-addressed AMLCDs on polymer substrates)"에서 실증된 바와 같이, 능동 매트릭스 액정 디스플레이에도 사용되고 있다.
그러나, 이들 공정의 사용에 의해 상부 게이트 TFT 구조에 사용된 종래의 차폐 금속을 유기물 차폐로 교체하는 것을 가능하게 하는 것은 이전에는 실현되지 않은 것이다. 더 낮은 증착 온도는 폴리 실리콘 TFT 구조가 유기물 층에 손상을 주지 않으면서 유기물 층의 상부에 증착될 수 있게 해준다.
유기물 광 차폐 층이 절연되어 있기 때문에, 광 차폐는 종래의 상부 게이트디바이스에 대한 경우에 있었던 것보다 플로우팅 게이트로서 작용하지 않는다. 이것은 이 디바이스의 성능과 신뢰성을 상당히 증가시킨다.
종래의 상부 게이트 TFT 구조의 박막 금속화 광 차폐 층을 유기물 광 차폐 층으로 간단히 교체하는 것은 어려움을 일으킨다. 이것은 금속화 층이 매우 얇은 때에도 불투명일 수 있을지라도, 유기물 층은 동등한 불투명성을 가지도록 훨씬 더 두꺼워지는 것이 필요하기 때문이다. 따라서, 유기물 광 차폐 층이 증착된 후, 실질적으로 평판한 층 위에 TFT 구조가 증착될 수 있게 되도록 불투명 광 차폐 층의 상부에 평탄화 층을 증착하는 것이 바람직하다.
보통, 능동 판은 박막 트랜지스터에 연결된 행 전도체와 열 전도체를 가진다. 실시예에서, 픽셀 전극은 부분적으로 행 전극 및 열 전극과 중첩한다. 이 방식으로 행 전극과 열 전극은 픽셀 전극 사이의 영역을 통해 광이 후방 통과하는 것을 방지하기 위해 픽셀 전극 사이에서 마스크로 작용한다. 완성된 디스플레이 디바이스에서, 픽셀 전극 사이의 영역에 있는 액정은 픽셀 전극 위의 전압에 의해 제어되지 않으며, 그리하여 이들 영역을 통과하는 광은 변조되지 않게 된다. 픽셀 전극 사이의 갭을 마스킹 하는 것은 이들 변조되지 않은 영역을 광이 통과하는 것을 막고 그리하여 디스플레이의 콘트라스트를 증가시킨다.
위에서 논의된 바와 같이, 종래의 디바이스에서는, 이 마스킹은 액정 디스플레이의 수동 판 위에 마스크 층에 의해 수행된다. 행 전극 및 열 전극과 픽셀 전극을 중첩시키는 것에 의해, 수동 판 위의 마스크 층이 제거될 수 있다. 이것은 수동 판의 제조를 간단하게 한다. 게다가, 수동 판은 능동 판과 정밀하게 배열될 필요가없으며 그리하여 수동 판 위의 마스크 층은 어느 정도의 잘못된 배열을 허용하도록 상당한 중첩을 하여야 한다. 마스크로서 수동 판 위에 행 전극과 열 전극을 사용함으로써, 배열의 정확도는 훨씬 향상되며 그래서 더 낮은 중첩도가 요구될 수 있다. 요구되는 마스크 영역의 이러한 양의 감소는 디바이스의 개구를 증가시킨다.
실시예에서, 유기물 광 차폐 층은 픽셀 전극 사이의 갭을 차폐하기 위하여 픽셀 전극을 중첩시키도록 패턴화된다. 이것은 수동 판 위에 픽셀 전극 사이의 갭을 마스킹하는 기능을 다시 제공하며 그리하여 다시 마스크가 액정 디바이스의 수동 판에서 생략될 수 있게 해준다.
다른 측면에서, 본 발명은, 전항 중 어느 한 항에 따른 능동 판과; 수동 판과; 픽셀 전극에 의해 변조하기 위해 상기 능동 판과 수동 판 사이에 끼여 있는 액정 층;을 포함하는 능동 매트릭스 액정 디스플레이에 관한 것이다.
또다른 측면에서, 투명 절연 기판 위에 패턴화된 유기물 광 차폐 층을 증착하고 패턴화하는 단계와; 상기 패턴화된 유기물 광 차폐 층 위에 소스, 드레인, 및 채널 층을 증착하는 단계와; 게이트 절연 층으로 작용하도록 적어도 상기 소스, 드레인, 및 채널 층 위에 절연 층을 증착하는 단계와; 소스, 드레인, 채널, 및 게이트를 각각 구비하는 복수의 박막 트랜지스터를 형성하도록 상기 절연 층 위에 게이트 층을 증착 및 패턴화하는 단계와; 상기 소스와 드레인 중 하나에 연결된 픽셀 전극 층을 형성하는 단계를 포함하며, 여기서, 상기 유기물 액정 차폐 층은 아래로부터 투명 기판을 통과하는 광으로부터 적어도 상기 채널을 차폐하기 위해 패턴화되는, 액정 디스플레이를 위한 능동 판을 만드는 방법이 제공된다.
픽셀 전극 층은 TFT가 형성되기 전에 또는 그 후에 제공될 수 있다.
본 방법은 유기물 광 차폐 층 위에 평탄화 층을 증착하는 단계를 더 포함할 수 있다.
본 방법은 상부 게이트 박막 트랜지스터에 연결된 행 전도체와 열 전도체를 형성하는 단계를 더 포함할 수 있으며, 상기 픽셀 전극은 행 전극 및 열 전극과 부분적으로 중첩하도록 형성될 수 있다.
상부 평탄화 층은 상부 게이트 박막 트랜지스터 위에 복수의 공간부를 형성하도록 상부 게이트 박막 트랜지스터 위에 증착될 수 있으며, 픽셀 전극은 상부 유기물 평탄화 층 위에 제공되어 공간부를 통해 박막 트랜지스터에 연결될 수 있다.
유기물 광 차폐 층은 아래로부터 투명 기판을 통과하는 광으로부터 픽셀 전극 사이의 갭을 차폐하기 위해 인접한 픽셀 전극 사이의 갭 아래에 제공되도록 패턴화될 수 있다.
더욱더 다른 측면에서, 본 발명은, 전술한 바와 같은 능동 판을 형성하는 단계; 수동 판을 제공하는 단계; 및 상기 능동 판과 수동 판 사이에 액정 층을 끼워넣는 단계;를 포함하는 능동 매트릭스 액정 디스플레이를 형성하는 방법에 관한 것이다.
본 발명을 더 잘 이해하기 위해 그리고 순전히 예로서 특정 실시예가 이제 첨부 도면을 참조하여 설명될 것이다.
도 6a 내지 도 6g를 참조하면, 유기물 마스크 층(73)이 투명 절연 기판(71) 위에 증착되며 불투명한 마스크 차폐 층을 형성하도록 패턴화된다. 불투명 마스크 차폐 층은 아시아 디스플레이 회보(proceedings of Asia Display) 1998, 1025 페이지의 사브니스(Sabnis) 등에 기술된, 광감성 아크릴을 기초로 한 흑색 수지와 같은 적절한 불투명 유기 물질일 수 있다. 다른 적절한 유기물 마스크 층은 김 등에 허여된 미국 특허 5,781,254, 이케다 등에 허여된 미국 특허 5,121,237, 또는 신 등에 허여된 미국 특허 5,703,668에 기술된 것들이다. 패터닝(patterning)은 다수의 알려진 방식 중 어느 하나의 방식으로 수행될 수 있다. 예를 들어, 포토레지스트는 유기물 마스크 차폐 층의 층 위에 증착 및 패턴화될 수 있다. 사용되는 패턴의 형상은 아래에 기술된다. 유기물 마스크 차폐 층(73)의 상부에는 평탄화 층(75)이 제공된다. 적절한 평탄화 물질, 예를 들어, 벤조-사이클로-부텐(BCB : Benzo-Cyclo-Butene)이 있으며, 많은 다른 평탄화 물질도 알려져 있다.
인듐 주석 산화물의 투명 전극 층(77)이 이후 증착되고 패턴화된다. 열 전도체(79)가 이후 제공되고, 비정질 실리콘:수소(aSi:H) 층이 증착된다. 이것은 박막 트랜지스터(TFT)의 소스, 게이트 및 드레인을 형성하기 위해 패턴화된다. 제 1 실리콘 질화물 절연 층(83)이 이후 증착되고 이 층과 비정질 실리콘 층이 패턴화된다. 제 2 실리콘 질화물 절연 층(85)이 제 1 실리콘 질화물 절연 층(83)의 상부에 증착되고 패턴화되며 게이트 전극(87)이 제 2 실리콘 질화물 절연 층(85) 위에 증착되고 패턴화된다.
박막 트랜지스터는 이렇게 완성된다. 두 개의 실리콘 질화물 절연 층(83, 85)은 게이트 절연체를 구성하며, 채널(91)은 게이트 전극(87) 아래에 비정질 실리콘 층(81)의 부분으로 구성되며, 박막 트랜지스터의 소스(95)와 드레인(93)은 채널 영역(91)의 양 측에 비정질 실리콘 층(81)의 영역으로 구성된다. 게이트 전극은 알려진 방식으로 행 전극(101)(도 7)에 연결된다.
추가 평탄화 층(89)이 이후 박막 트랜지스터 구조의 상부에 제공되고 전극(77)과 연결되는 공간부(97)를 형성하도록 패턴화된다. 픽셀 전극(99)이 이후평탄화 층(89)에 증착되고 공간부(97)를 통해 전극(77)에 연결된다.
이들 도면의 수직 크기는 선명함을 위해 크게 과장되어 있다는 것을 알아야 한다. 공간부(97)가 깊은 공간부로 보일지라도, 이 공간부는 실제로는 얕다.
도 7을 참조하면, 픽셀 전극(99)은 열 전극(79) 및 행 전극(101)이 픽셀 전극(99) 아래에 있기 때문에 도 7에 점선으로 도시된 열 전극(79) 및 행 전극(101)과 중첩된다는 것을 알 수 있다. 이 방식으로, 행 전극과 열 전극은 자체적으로 픽셀 전극(99) 사이의 갭(102)의 필요한 마스킹을 제공한다. 백라이트로부터 박막 채널의 필요한 차폐는 유기물 광 차폐 층(73)에 의해 제공된다.
도 8을 참조하면, 능동 기판(71)과 수동 기판(103)은 완성된 액정 디스플레이를 형성하기 위해 액정 층(105)을 사이에 끼워 넣도록 배열된다.
상기 실시예에서, 행 전극과 열 전극은 픽셀 전극 사이의 마스킹을 제공한다. 다른 실시예에서, 이 기능은 유기물 광 차폐 층(73)에 의해 제공된다. 도 9를 참조하면, 동일 성분은 도 6a 내지 도 6g에서와 같은 동일 참조 부호로 도시되어 있다. 이 실시예에서, 상부 평탄화 층(89)과 픽셀 전극(99)은 생략되어 있으며 전극(77)은 픽셀 전극으로서 직접 작용한다.
유기물 광 차폐 층(73)은, 유기물 광 차폐 층(73)이 인접한 픽셀 전극 사이의 갭(102)을 차폐하여 마스크 층 기능을 제공하도록 픽셀 전극의 에지(77)와 중첩되도록 도 10에 (점선으로) 도시된 바와 같이 패턴화된다.
본 발명은 상술한 실시예로 제한되는 것은 아니며 본 발명의 유기물 광 차폐 층은 상부 게이트 박막 트랜지스터를 사용하여 능동 매트릭스 액정 디스플레이 구조의 어떤 능동 판으로도 사용될 수 있다.
전술한 바와 같이, 본 발명은 능동 매트릭스 액정 디스플레이에 이용가능하며, 상세하게는 이와 같은 디스플레이의 제조에 사용되는, 능동 판으로 알려져 있는, 트랜지스터 기판에 이용가능하다.

Claims (12)

  1. 액정 디스플레이를 위한 능동 판(active plate)으로서,
    투명 기판과;
    소스와 드레인, 상기 소스와 드레인을 연결시키는 채널 영역과 상기 채널 위에 상부 게이트를 각각 구비하는 상부 게이트 박막 트랜지스터와;
    상기 상부 게이트 박막 트랜지스터에 연결된 픽셀 전극과;
    아래로부터 상기 투명 기판을 통과하는 광으로부터 상기 상부 게이트 박막 트랜지스터의 적어도 채널 영역을 차폐(shield)하도록 패턴화된 상기 박막 트랜지스터 아래에 있는 유기물 광 차폐(shield) 층;
    을 포함하는, 액정 디스플레이를 위한 능동 판.
  2. 제 1 항에 있어서, 상기 유기물 광 차폐 층 위에 그리고 상기 상부 게이트 박막 트랜지스터 아래에 평탄화 층(planarisation)을 더 포함하는, 액정 디스플레이를 위한 능동 판.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 상부 게이트 박막 트랜지스터에 연결된 행 전극과 열 전극을 더 포함하며, 여기서 상기 픽셀 전극은 상기 행 전극 및 상기 열 전극과 부분적으로 중첩되는, 액정 디스플레이를 위한 능동 판.
  4. 제 3 항에 있어서, 상기 상부 게이트 박막 트랜지스터 위에 배열된 상부 평탄화 층을 더 포함하며, 여기서 상기 상부 평탄화 층은 상기 박막 트랜지스터 위에 복수의 공간부(vias)를 형성하며, 상기 픽셀 전극은 상기 공간부를 통해 상기 박막 트랜지스터에 연결된 상기 상부 평탄화 층에 제공되는, 액정 디스플레이를 위한 능동 판.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 유기물 광 차폐 층은, 아래로부터 상기 투명 기판을 통과하는 광으로부터 상기 픽셀 전극 사이의 갭을 차폐(shield)하기 위하여 인접한 픽셀 전극 사이의 갭 아래에 제공되도록 패턴화되는, 액정 디스플레이를 위한 능동 판.
  6. 능동 매트릭스 액정 디스플레이로서,
    제 1 항 내지 제 5 항 중 어느 한 항에 따른 능동 판과;
    수동 판과;
    상기 픽셀 전극에 의해 변조하기 위해 상기 능동 판(active plate)과 상기 수동 판(passive plate) 사이에 끼여 있는 액정 층을 포함하는, 능동 매트릭스 액정 디스플레이.
  7. 액정 디스플레이를 위한 능동 판을 만드는 방법으로서,
    투명 절연 기판 위에 유기물 광 차폐 층을 증착하고 패턴화하는 단계와;
    상기 패턴화된 유기물 광 차폐 층 위에 소스, 드레인, 및 채널 층을 증착하는 단계와;
    게이트 절연체 층으로 작동하도록 적어도 상기 소스, 드레인 및 채널 층 위에 절연 층을 증착하는 단계와;
    소스, 드레인, 채널, 및 게이트를 각각 구비하는 복수의 박막 트랜지스터를 형성하기 위해 상기 절연 층 위에 게이트 층을 증착하고 패턴화하는 단계와;
    상기 소스와 드레인 중 하나에 연결된 픽셀 전극 층을 형성하는 단계;
    를 포함하며,
    여기서, 상기 유기물 광 차폐 층은 아래로부터 상기 투명 기판을 통과하는 광으로부터 적어도 상기 채널을 차폐하도록 패턴화되는, 액정 디스플레이를 위한 능동 판을 만드는 방법.
  8. 제 7 항에 있어서, 상기 유기물 광 차폐 층에 평탄화 층을 증착하는 단계를 더 포함하는, 액정 디스플레이를 위한 능동 판을 만드는 방법.
  9. 제 7 항 또는 제 8 항에 있어서, 상기 상부 게이트 박막 트랜지스터에 연결된 행 전극과 열 전극을 형성하는 단계를 더 포함하며, 여기서 상기 픽셀 전극은 상기 행 전극 및 상기 열 전극과 부분적으로 중첩되도록 형성되는, 액정 디스플레이를 위한 능동 판을 만드는 방법.
  10. 제 9 항에 있어서, 상기 상부 게이트 박막 트랜지스터 위에 상부 평탄화 층을 증착하는 단계와, 상기 상부 게이트 박막 트랜지스터 위에 복수의 공간부를 형성하는 단계와, 상기 공간부를 통해 상기 박막 트랜지스터에 연결된 상기 상부 유기물 평탄화 층에 픽셀 전극을 증착하는 단계를 더 포함하는, 액정 디스플레이를 위한 능동 판을 만드는 방법.
  11. 제 7 항 내지 제 10 항 중 어느 한 항에 있어서, 아래로부터 상기 투명 기판을 통과하는 광으로부터 상기 픽셀 전극 사이의 갭을 차폐하기 위하여 인접한 픽셀 전극 사이의 갭 아래에 제공되도록 상기 유기물 광 차폐 층을 패턴화하는 단계를 더 포함하는, 액정 디스플레이를 위한 능동 판을 만드는 방법.
  12. 능동 매트릭스 액정 디스플레이를 형성하는 방법으로서,
    제 7 항 내지 제 11 항 중 어느 한 항에 따른 방법을 사용하여 능동 판을 형성하는 단계와;
    수동 판을 제공하는 단계와;
    상기 능동 판과 상기 수동 판 사이의 액정 층을 끼워넣는 단계;
    를 포함하는, 능동 매트릭스 액정 디스플레이를 형성하는 방법.
KR1020027009475A 2000-11-28 2001-11-23 액정 디스플레이 KR20020077391A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB0028877.9A GB0028877D0 (en) 2000-11-28 2000-11-28 Liquid crystal displays
GB0028877.9 2000-11-28
PCT/EP2001/013705 WO2002044803A2 (en) 2000-11-28 2001-11-23 Liquid-crystal display

Publications (1)

Publication Number Publication Date
KR20020077391A true KR20020077391A (ko) 2002-10-11

Family

ID=9903942

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027009475A KR20020077391A (ko) 2000-11-28 2001-11-23 액정 디스플레이

Country Status (8)

Country Link
US (1) US6888587B2 (ko)
EP (1) EP1269251A2 (ko)
JP (1) JP2004514949A (ko)
KR (1) KR20020077391A (ko)
CN (1) CN1398359A (ko)
GB (1) GB0028877D0 (ko)
TW (1) TW543198B (ko)
WO (1) WO2002044803A2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW548860B (en) 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US8928562B2 (en) * 2003-11-25 2015-01-06 E Ink Corporation Electro-optic displays, and methods for driving same
KR101090250B1 (ko) 2004-10-15 2011-12-06 삼성전자주식회사 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR101209046B1 (ko) 2005-07-27 2012-12-06 삼성디스플레이 주식회사 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
KR101107178B1 (ko) * 2009-07-20 2012-01-25 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101692972B1 (ko) * 2010-01-19 2017-01-05 삼성디스플레이 주식회사 기판의 제조방법 및 기판을 갖는 표시장치
JP5855888B2 (ja) * 2011-09-30 2016-02-09 株式会社ジャパンディスプレイ 液晶表示装置
CN103762244A (zh) * 2013-11-29 2014-04-30 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法、薄膜晶体管阵列基板及液晶面板
CN104503177A (zh) * 2014-12-23 2015-04-08 上海天马微电子有限公司 一种阵列基板及其制作方法、显示面板

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0691252B2 (ja) * 1986-11-27 1994-11-14 日本電気株式会社 薄膜トランジスタアレイ
JPS63157476A (ja) * 1986-12-22 1988-06-30 Seiko Instr & Electronics Ltd 薄膜トランジスタ
JPH0792574B2 (ja) 1988-12-21 1995-10-09 インターナショナル・ビジネス・マシーンズ・コーポレーション 液晶表示装置およびその製造方法
JPH07302912A (ja) * 1994-04-29 1995-11-14 Semiconductor Energy Lab Co Ltd 半導体装置
JP3240858B2 (ja) * 1994-10-19 2001-12-25 ソニー株式会社 カラー表示装置
US6372534B1 (en) * 1995-06-06 2002-04-16 Lg. Philips Lcd Co., Ltd Method of making a TFT array with photo-imageable insulating layer over address lines
KR0171102B1 (ko) 1995-08-29 1999-03-20 구자홍 액정표시장치 구조 및 제조방법
JP2762964B2 (ja) * 1995-08-30 1998-06-11 日本電気株式会社 液晶表示装置
KR0182877B1 (ko) 1995-11-25 1999-05-01 구자홍 액정표시장치의 구조 및 그 제조방법
TW309633B (ko) * 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
JPH09230371A (ja) * 1996-02-20 1997-09-05 Matsushita Electric Ind Co Ltd アクティブマトリクス基板およびその製造方法
TWI236556B (en) * 1996-10-16 2005-07-21 Seiko Epson Corp Substrate for a liquid crystal equipment, liquid crystal equipment and projection type display equipment
KR100225097B1 (ko) * 1996-10-29 1999-10-15 구자홍 액정표시장치 및 그 제조방법
US6163055A (en) * 1997-03-24 2000-12-19 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
JP3489409B2 (ja) * 1997-09-26 2004-01-19 セイコーエプソン株式会社 液晶表示パネルの製造方法及び液晶表示パネル
WO1999047972A1 (fr) * 1998-03-19 1999-09-23 Seiko Epson Corporation Dispositif d'affichage et dispositif de projection a cristaux liquides
JP3401589B2 (ja) * 1998-10-21 2003-04-28 株式会社アドバンスト・ディスプレイ Ｔｆｔアレイ基板および液晶表示装置
US6281552B1 (en) * 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions

Also Published As

Publication number Publication date
WO2002044803A2 (en) 2002-06-06
US6888587B2 (en) 2005-05-03
GB0028877D0 (en) 2001-01-10
EP1269251A2 (en) 2003-01-02
JP2004514949A (ja) 2004-05-20
WO2002044803A3 (en) 2002-10-10
TW543198B (en) 2003-07-21
US20020126235A1 (en) 2002-09-12
CN1398359A (zh) 2003-02-19

Similar Documents

Publication Publication Date Title
US10431599B2 (en) Substrate for display device and display device including the same
US5966193A (en) LCD device having coupling capacitances and shielding films
USRE43557E1 (en) Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
US7768601B2 (en) Thin film transistor array panel and liquid crystal display including the panel
US6717638B1 (en) Liquid crystal display device and method of manufacturing the same
KR101001963B1 (ko) 액정표시장치
US5062690A (en) Liquid crystal display with redundant FETS and redundant crossovers connected by laser-fusible links
US7190000B2 (en) Thin film transistor array panel and manufacturing method thereof
US7157735B2 (en) Active matrix substrate with TFT and capacitor, and LCD using the same
KR100209277B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
KR100249710B1 (ko) 액정표시장치
JP2780681B2 (ja) アクティブマトリクス液晶表示パネル及びその製造方法
KR20020077391A (ko) 액정 디스플레이
KR20010016714A (ko) 액정 표시장치
US6757033B2 (en) Liquid crystal display device and method for manufacturing the same
KR100777850B1 (ko) 어레이 기판 및 평면 표시 장치
CN113867053B (zh) 显示面板及其制备方法
US7359022B2 (en) Wire structure of display device
KR100223879B1 (ko) 액정표시장치 및 그 제조방법
US8168981B2 (en) Display substrate having stepped data line and a liquid crystal display device having the same
KR101201313B1 (ko) 액정표시소자 및 그 제조방법
US20020047949A1 (en) Liquid crystal displays
JP2006259241A (ja) 電気光学装置の製造方法
KR19980077750A (ko) 박막 트랜지스터 액정표시장치(tft-lcd) 및 그 제조방법
KR20090060082A (ko) 액정 표시 장치 및 그의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid