JP2004514949A - 液晶ディスプレイ - Google Patents
液晶ディスプレイ Download PDFInfo
- Publication number
- JP2004514949A JP2004514949A JP2002546906A JP2002546906A JP2004514949A JP 2004514949 A JP2004514949 A JP 2004514949A JP 2002546906 A JP2002546906 A JP 2002546906A JP 2002546906 A JP2002546906 A JP 2002546906A JP 2004514949 A JP2004514949 A JP 2004514949A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- layer
- active plate
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/48—Flattening arrangements
Abstract
トップゲート型TFTを使用する液晶ディスプレイ用のアクティブプレートを形成する方法が説明されている。ブラック有機光遮蔽層(73)TFTの下で使用して、下から基板(71)を通過してくる光からTFTのチャネル(91)を保護する。アクティブプレートは、行および列の電極(79)と重なる画素電極(99)を持つ高アパーチャープレートとすることもできる。有機光遮蔽層は画素電極の間にあるギャップをマスクすることもできる。
Description
【0001】
【発明の属する技術分野】
本発明は、アクティブマトリックス液晶ディスプレイに関するものであり、特に、このようなディスプレイを製造する際に使用され、アクティブプレート(active plate)として知られるトランジスタ基板に関する。
【0002】
液晶ディスプレイは、典型的にはアクティブプレートとパッシブプレート(passive plate)とを含み、これらの間には液晶物質が挟み込まれている。アクティブプレートは、トランジスタスイッチングデバイスのアレイを含み、典型的には1つのトランジスタにディスプレイの各画素が接続されている。また、各画素は、個々の画素の輝度を調節するために信号が供給されるようなアクティブプレート上の画素電極に接続される。
【0003】
アクティブプレートの広い領域は、少なくとも部分的に透明であり、このことは、ディスプレイは典型的にはブラックライト(black light)で照射されるという理由から必要である。主として、不透明な行および列の導体即ち電極で覆われている領域は、アクティブプレートの不透明な部分だけである。画素電極が透明な領域を覆わない場合は、画素電極によって調節されないがブラックライトからの光を受け取るような液晶物質の領域となる。このことは、ディスプレイのコントラストを減少させる。ブラックマスク層は、典型的にアクティブプレートのこれらの領域を遮蔽即ち保護するため、さらには、これらの動作特性が光依存性であるため前記トランジスタを保護するために設けられる。従来は、ブラックマスク層は、アクティブマトリックスセルのパッシブプレート上の置かれる。しかしながら、セル結合の正確性が貧弱であるため、この場合は、ブラックマスク層と画素電極との重なり合う部分を大きく取る必要がある。この重なり合う部分は、ディスプレイの電力効率を減少させるような、表示画素のアパーチャーを減少させる。このことは、ポータブル型製品などのバッテリー駆動型装置には特に好ましくない。
【0004】
アクティブプレートの層を使用して必要とされるマスキング機能を提供することが提案されている。例えば、ある提案では、行および列の導体即ち電極(row and column conductor)に重なるように画素電極を規定し、その結果、行および列導体と画素導体との間にギャップ(gap)を除去し、これらを別の方法で遮蔽すべきであると提案している。図1は、この方法によるアクティブプレートを製造する本質的なステップを説明する。
【0005】
図1Aは、パターン化されたゲート導体層10を説明するものであり、このゲート導体層10は、関連する行導体(row conductor)14に接続されているトランジスタゲート12を規定する。ゲート絶縁層は前記パターン化されたゲート導体の上に置かれ、半導体層はこの絶縁ゲート構造体の上に堆積される。半導体層はパターン化され、絶縁層18と同様にトランジスタの半導体16を規定し、その結果、行および列の導体の間の交差部分における静電結合を減少させる。パターン化された半導体層16、18を図1Bに示す。
【0006】
ソースおよびドレイン導体層は、列導体22およびドレイン領域24に接続されるトランジスタソース20を規定する、シリコン層の上に堆積、パターン化される。図1Cに示すように、領域18(絶縁層)は、行導体14および列導体22の交差部分を絶縁する。また、ソースおよびドレイン導体層は、キャパシタトップ接点(capacitor top contact)26をも規定する。これは、行導体14、ゲート絶縁層および前記トップ接点26で規定される画素電化蓄積キャパシタである。
【0007】
図1Dに示すように、保護層が構造体全体の上に堆積され、貫通孔28、30を設けて、その結果、保護層を通ってドレイン24に、および、キャパシタトップ接点26に接続することが可能になっている。最終的に、それぞれの電極が貫通孔28、30を介して関連するスイッチングトランジスタのドレイン24と画素電荷蓄積キャパシタの接点26とに接続した状態で、画素電極32、34を保護層の上に堆積させる。
【0008】
図2は、図1に示した画素を構成する電気構成要素を示す。図1を参照しつつ説明したように、行導体14はTFT40のゲートに接続され、列導体22はソースに接続されている。画素上に設けられた液晶物質は、トランジスタ(TFT)40のドレインと共通接地面44との間に延在するような液晶セル42を効率的に規定する。画素電荷キャパシタ46は、トランジスタ40のドレインと隣接する画素の行と関連付けられた行導体14aとの間で接続している。
【0009】
図1を参照しつつ説明したプロセスでは、行列導体即ち行列電極を使用して画素をマスキングさせる。特に、行列導体上の画素電極32、34の重なりは、遮蔽を必要とするようないかなるギャップをも除去する。このことは、パッシブプレート上にブラックマスク層を設けて各画素を規定してやる必要が無いということを意味する。パッシブプレート上のブラックマスク層はアクティブプレート上の画素に正確に位置決めすることができないため、パッシブプレート上のブラックマスク層は、行列導体に対して大幅に重ね合わせる必要がある。従って、パッシブプレートのマスク層を削除することにより、各画素が大きなアパーチャー即ち開口を持つ液晶ディスプレイを実現できる。
【0010】
アクティブプレートにマスキング機能を提供する別の方法は、キム(Kim)他による米国特許第5,781,254号に記載されている。図3を参照されたいが、トランジスタは、ソース20とドレイン24との間で接続されているチャネル16の下に設けられたゲート12を有する。ドレインは透明画素電極32に接続される。行電極14および列電極22は、アレイ状の複数のトランジスタおよび画素電極に接続する。この実施態様では、有機マスキング層48は、図4に示すように、行および列の電極とトランジスタ領域との上に設けられる。
【0011】
イケダ(Ikeda)他による米国特許第5,121,237号は、有機マスク層をアクティブ基板の上に設けて、光からチャネル領域を保護するような液晶ディスプレイについて記載する。個々の画素の周りのマスキングはパッシブ基板上に設けられる。有機マスク層を使用して薄膜トランジスタ構造体を保護することを開示するさらなる文書はシン(Shin)他による米国特許第5,703,668号である。マスク層は、チャネルを覆う窒化物或いは酸化物の層の上に堆積する。
【0012】
上述した構造は、全て、ゲート12がチャネル16の下に置かれる「下部ゲート」構造である。この構造の代替の形態としては、ゲートがチャネルの上に配置される上部ゲート構造がある。このような構造の利点の1つとしては、ゲート電極がトランジスタの上面に配置されているため、ゲート電極の材料や厚さはより自由に選択し得るという点である。
【0013】
図5は、既知のトップゲート構造の断面を説明する。金属光遮蔽層53は後述する透明基板51上に堆積する。二酸化シリコン層が堆積し、前記金属層53から構造体の残部を分離する。その後、薄膜トランジスタ(TFT)構造体を堆積させる。はじめに、透明電極層57を設け、画素電極59として機能させる。列導体61はこの層の上に堆積させる。TFTのソース、ドレイン、およびチャネル熱として機能する非晶質シリコン(a−Si:H)層63を堆積させ、その後、第1のシリコン窒化物層65および第2のシリコン窒化物層67を堆積させる。ゲート電極69は本構造体の上面に堆積させ、行電極(図示しない)に接続させる。
【0014】
TFTのチャネルは感光性とすることもでき、従って、光がそこに達するのを防止することが好適である。トップゲート(上面ゲート)は、必要な上からのものへの遮蔽を提供することもできる。しかしながら、多くの液晶ディスプレイはバックライト方式(back−lit)、即ち下から照らされる方式であり、従って、前記金属層53は、TFTの下に存在するようにパターン化され、その結果、下からの光からTFTを保護する。
【0015】
残念ながら、マスク層としてのTFTを保護するような金属層を使用して、液晶ディスプレイの画素の間を通過する光を防止することは不可能である。このことは、マスク層は各画素を取り囲んで、その結果ディスプレイ全体を覆う連続的なメッシュ即ち網目にしなければならないという理由からである。このような電気的に連続のメッシュは、所望しないアクティブ基板上のその他の導体間の、およびこれら導体への静電結合を招き、性能の低下をもたらす。従って、従来のLCDトップゲート型TFT装置では、マスク層をパッシブプレート上に設けて、従来のボトムゲート構造のように各画素を分離する。
【0016】
マスク層は除去され得るなら有利となるであろう。ボトムゲートTFTからマスク層を分離するように設計されている上述した構造は、TFTのチャネルを保護し、かつ、マスク層としても機能するような、ボトムゲート層の上にマスク層を具える。これらの構造は、トップゲート自体が遮蔽する必要がある下からの光のみならず上からの光の遮蔽を提供するようなトップゲート型TFTには適さない。
【0017】
従来のトップゲート型構造のさらなる欠点は、金属光遮蔽層が電荷を蓄積し徐々に放出することができる効率的なフローティングゲートであるということである。蓄積された電荷は、TFTのターンオン電圧およびターンオフ電圧に顕著に作用し得るような可変量によってTFTのチャネルに作用し得る。ターンオン電圧およびターンオフ電圧の一貫性が装置の性能上重要であるため、前記光遮蔽層のフローティングゲート効果は非常に有害である。従って、この効果を最小限にすることができるのであれば有利となるであろう。
【0018】
本発明によれば、透明基板と、
ソース、ドレイン、このソースおよびドレインと接続されているチャネル領域、およびこのチャネル領域の上のトップゲートをそれぞれが持つ、複数のトップゲート型薄膜トランジスタと、
前記トップゲート型薄膜トランジスタに接続される画素電極と、
下から前記透明基板を通過してくる光から前記トップゲート型薄膜トランジスタのチャネル領域を少なくとも保護するようにパターン化された、前記薄膜トランジスタの下にある有機光遮蔽層と、
を含む液晶ディスプレイ用のアクティブプレートが提供される。
【0019】
TFT構造を確実に堆積させることは容易なことではない。理由は、従来のTFT製造では、使用する堆積温度は下にある有機層に損傷を与えるからである。しかしながら、適当な低温ポリシリコンプロセスが現在は利用可能である。ヤング(Young)他による「The fabrication and characterization of EPROM arrays on glass using a low temperature poly−Si TFT process」(IEEE Trans Electron Dev, Volume 43, Number 11, p1930(1996))に記載されているように、これらのプロセスを使用してガラス上にEEPROMSを堆積させる。また、ヤング(Young)他による「Thin−film−transistor− and diode−addressed AMLCDs on polymer substrates」(Journal of the Society for Information Display, Volume 5/3 p275(1997))で説明されているように、これらのプロセスはアクティブマトリックス液晶ディスプレイのために使用される。
【0020】
しかしながら、今まで気が付かなかったことは、これらのプロセスの使用によって、有機遮蔽層を伴うトップゲート型TFT構造で使用される従来のシールドメタライズ法(shield metallisation)を置き換えることが可能になるということである。この低温堆積温度によって、有機層に損傷を与えることなく有機層の上面にポリシリコンTFT構造を堆積させることが可能になる。
【0021】
有機光遮蔽層は絶縁物であるため、この遮蔽層は従来技術のトップゲート型装置の場合のようなフローティングゲートとしては機能しない。このことは装置の性能および信頼性を顕著に増大させる。
【0022】
従来技術のトップゲート型TFT構造の薄い金属(metallisation)光遮蔽層を有機光遮蔽層に単に置き換えることでは問題を引き起こす。これは、金属層は非常に薄くとも不透明となり得るが、有機層はより厚くして匹敵するほどの不透明性を持たせる必要があるからである。従って、有機光遮蔽層を堆積させた後、この不透明な光遮蔽層の上面に平坦化層を堆積させて、実質的に平坦な層の上にTFT構造体を堆積させることを可能にすることが好適である。
【0023】
通常は、アクティブプレートは、薄膜トランジスタに接続されている行および列の電極を持つ。実施態様では、画素電極は部分的に行および列電極に重なっている。このようにして、行および列電極は画素電極の間のマスクとして機能して、背面からの光が画素電極間の領域を通過するのを防止する。完成したディスプレイ装置では、画素電極間の領域の液晶は画素電極への電圧によって制御されない。即ち、これらの領域を通過する光は調節されない。画素電極間のギャップをマスキングすることにより、これらの調節されない領域を光が通過することを防ぎ、その結果、ディスプレイのコントラストを増大させる。
【0024】
上述したように従来の装置では、このマスキング処理は、液晶ディスプレイのパッシブプレート上のマスク層によって達成される。画素電極と行および列電極とを重ね合わせることによって、パッシブプレート上のマスク層を除去することができる。アクティブプレート上の行および列の電極をマスクとして使用することによって、位置合わせ、即ち配列の精度を大いに改善することができ、従ってより少ない重なりが必要とされる。この必要とされるマスク領域の量を減少は本装置のアパーチャーを増大する。
【0025】
実施態様では、有機光遮蔽層をパターン化し画素電極と重なるようにして、その結果、画素電極間のギャップをシールド即ち保護する。このことは、同様にアクティブプレート上の画素電極間のギャップをマスキングし、従って、同様に液晶装置のパッシブプレートからマスクを除去することを可能にする。
【0026】
その他の実施態様では、本発明はアクティブマトリックス液晶ディスプレイに関し、このディスプレイは、
前述したものうちのいずれか1つのアクティブプレートと、
パッシブプレートと、
画素電極で調節するための前記アクティブプレートと前記パッシブプレートとの間に挟まれている液晶層と、
を含むものである。
【0027】
さらなる実施態様では、液晶ディスプレイ用のアクティブプレートを作成する方法が提供され、この方法は、
パターン化された有機光遮蔽層と透明絶縁基板上に堆積しおよびパターン化するステップと、
前記パターン化された有機光遮蔽層の上にソース、ドレイン、およびチャネル層を堆積させるステップと、
絶縁層を少なくとも前記ソース、前記ドレイン、および前記チャネル層の上に堆積させ、ゲート絶縁層として機能させるステップと、
前記絶縁層の上にゲート層を堆積しパターン化し、ソース、ドレイン、チャネル、およびゲートをそれぞれが持つ複数の薄膜トランジスタを形成するステップと、
前記ソースおよび前記ドレインの1つに接続されている画素電極層を形成するステップとを含み、
前記有機光遮蔽層は、パターン化され、少なくとも前記チャネルを下から前記透明基板を通過してくる光から遮蔽即ち保護することを特徴とする。
【0028】
画素電極層はTFTを形成する前、或いはその後でも設けることができる。
本方法は、さらに、平坦化層を前記有機光遮蔽層上に堆積させるステップをも含むことができる。
また、前記方法は、さらに、前記トップゲート型薄膜トランジスタに接続されている行および列導体を形成するステップをも含むことができ、画素電極はこれら行および列電極を部分的に重なるように形成することができる。
トップ平坦化層は、前記トップゲート型薄膜トランジスタの上に堆積させ、前記トップゲート型薄膜トランジスタの上に複数のビアを規定することができ、そして、前記画素電極を、前記トップ有機平坦化層上に設け、前記ビアを通って前記トップゲート型薄膜トランジスタに接続することができる。
前記有機光遮蔽層は、隣接する画素電極の間にあるギャップ即ち隙間の下の存在するべくパターン化して、その結果、画素電極間のギャップを下から前記透明基板を通過してくる光から保護することができる。
【0029】
さらなるその他の実施態様では、本発明は、アクティブマトリックス液晶ディスプレイを形成する方法に関し、この方法は、
上述したようなアクティブプレートを形成するステップと、
パッシブプレートを設けるステップと、
前記アクティブプレートと前記パッシブプレートとの間で液晶層を挟むステップと、を含むものである。
【0030】
本発明をより理解するため、および単に例示を目的として、具体的な実施態様を付属の諸図面を参照しつつ説明する。
図6を参照すると、有機マスク層73は透明絶縁基板71上に堆積しており、不透明なマスク遮蔽層を規定するようパターン化されている。この不透明マスク遮蔽層は、サブニス(Sabnis)他による「proceedings of Asia Display 1988,page 1025」に記載されている感光性のアクリル系黒色樹脂(black resin)などのような適切な不透明な有機物質から作ることができる。その他の適切な有機マスク層は、キム(Kim)他による米国特許第5,781,254号、イケダ(Ikeda)他による米国特許第5,121,237号、或いはシン(Shin)他による米国特許第5,703,668号などで説明されている。パターン化は多数の既知の方法のどれでも使用することができる。例えば、フォトレジストは、有機マスク遮蔽層の上に堆積させ、パターン化させることができる。使用されるパターンの形状を以下に説明する。有機マスクシールド73の上面に平坦化層75を設ける。適切な平坦化材料は、例えば、ベンゾシクロブテン(BCB)があるが、その他の多くの平坦化材料が知られている。
【0031】
その後、酸化イイジウムスズからできている透明電極層77を堆積させパターン化する。それから列電極79を設け、それに続けてアモルファスシリコン:水素(aSi:H)層も設ける。これはパターン化されて薄膜トランジスタ(TFT)のソース、ゲート、ドレインを形成する。その後、第1のシリコン窒化物絶縁層83を堆積させ、この層および非晶質シリコン層はパターン化される。第2のシリコン窒化物絶縁層85は、第1のシリコン窒化物絶縁層83の上面に堆積、およびパターン化させ、そして、ゲート電極87は、この第2のシリコン窒化物絶縁層85の上に堆積、およびパターン化させる。
【0032】
このようにして薄膜トランジスタが完成する。これら2つのシリコン窒化物絶縁層83、85はゲート絶縁を構成し、チャネル91は、ゲート電極87の下の非晶質シリコン層81の一部により構成され、薄膜トランジスタのソース95およびドレイン93は、チャネル領域91のどちらかの面の上にある非晶質シリコン層81の領域により構成される。ゲート電極は、既知の方法で行電極101(図7)に接続される。
【0033】
その後、さらなる平坦化層89が薄膜トランジスタ構造の上面に設けられ、パターン化されて、電極77に接続するビア77を形成する。それから、画素電極99を平坦化層89上に堆積させ、ビア97を通って電極77を接続させる。
【0034】
明瞭に説明するためこれらの図面の縦の尺度を非常に誇張させてあることを理解すべきである。ビア97は深い穴に見えるが実際は浅いものである。
【0035】
図7を参照すると、画素電極99が列電極79および行電極101(これらは画素電極99の下にあるので図7では点線で示してある。)に重なっていることが観察できる。このようにして、行および列電極は、それ自体で、画素電極99の間にあるギャップ102の必要なマスキングを提供する。バックライトからの薄膜チャネルの必要な保護は、有機光遮蔽層73によって提供される。
【0036】
図8を説明すると、アクティブ基板(プレート)71とパッシブ基板103とは、その後、液晶層105を挟むように配置され、その結果完成した液晶ディスプレイを形成する。
【0037】
上記の実施態様では、行および列電極は、画素電極の間をマスキングする。代替の実施態様では、このマスキング機能は有機光遮蔽層73によって提供される。図9に言及すると、同様の構成要素は図6で示した符号と同じもので示す。この実施態様では、トップ平坦化層89および画素電極99は、省略されており、電極77は直接的に画素電極として働く。
【0038】
有機光遮蔽層73は、図10に(点線で)示すようにパターン化されて画素電極77の端部と重なる。その結果、有機光遮蔽層73は、隣接する画素電極の間のギャップ102を保護し、マスク層機能を提供する。
【0039】
本発明は上述した諸実施態様に限定されず、本発明による有機光遮蔽層は、トップゲート型薄膜トランジスタを使用するアクティブマトリックス液晶ディスプレイのいかなるアクティブプレートにおいても使用することができる。
【図面の簡単な説明】
【図1】ボトムゲート型TFT液晶ディスプレイを製造する既知の方法のステップを示す。
【図2】図1のボトムゲート型TFT液晶ディスプレイのセル(cell)を示す。
【図3】既知の構造の側面図である。
【図4】図3の構造の平面図である。
【図5】既知のトップゲート型TFT構造を示す。
【図6】本発明の題1の実施態様による液晶ディスプレイ用のアクティブ基板を製造する方法のステップを示す。
【図7】本発明の第1の実施態様のアクティブ基板の略平面図を示す。
【図8】第1の実施態様のアクティブ基板を使用している液晶ディスプレイを示す。
【図9】本発明の第2の実施態様によるアクティブ基板の断面図を示す。
【図10】第2の実施態様によるアクティブ基板の平面図を示す。
【発明の属する技術分野】
本発明は、アクティブマトリックス液晶ディスプレイに関するものであり、特に、このようなディスプレイを製造する際に使用され、アクティブプレート(active plate)として知られるトランジスタ基板に関する。
【0002】
液晶ディスプレイは、典型的にはアクティブプレートとパッシブプレート(passive plate)とを含み、これらの間には液晶物質が挟み込まれている。アクティブプレートは、トランジスタスイッチングデバイスのアレイを含み、典型的には1つのトランジスタにディスプレイの各画素が接続されている。また、各画素は、個々の画素の輝度を調節するために信号が供給されるようなアクティブプレート上の画素電極に接続される。
【0003】
アクティブプレートの広い領域は、少なくとも部分的に透明であり、このことは、ディスプレイは典型的にはブラックライト(black light)で照射されるという理由から必要である。主として、不透明な行および列の導体即ち電極で覆われている領域は、アクティブプレートの不透明な部分だけである。画素電極が透明な領域を覆わない場合は、画素電極によって調節されないがブラックライトからの光を受け取るような液晶物質の領域となる。このことは、ディスプレイのコントラストを減少させる。ブラックマスク層は、典型的にアクティブプレートのこれらの領域を遮蔽即ち保護するため、さらには、これらの動作特性が光依存性であるため前記トランジスタを保護するために設けられる。従来は、ブラックマスク層は、アクティブマトリックスセルのパッシブプレート上の置かれる。しかしながら、セル結合の正確性が貧弱であるため、この場合は、ブラックマスク層と画素電極との重なり合う部分を大きく取る必要がある。この重なり合う部分は、ディスプレイの電力効率を減少させるような、表示画素のアパーチャーを減少させる。このことは、ポータブル型製品などのバッテリー駆動型装置には特に好ましくない。
【0004】
アクティブプレートの層を使用して必要とされるマスキング機能を提供することが提案されている。例えば、ある提案では、行および列の導体即ち電極(row and column conductor)に重なるように画素電極を規定し、その結果、行および列導体と画素導体との間にギャップ(gap)を除去し、これらを別の方法で遮蔽すべきであると提案している。図1は、この方法によるアクティブプレートを製造する本質的なステップを説明する。
【0005】
図1Aは、パターン化されたゲート導体層10を説明するものであり、このゲート導体層10は、関連する行導体(row conductor)14に接続されているトランジスタゲート12を規定する。ゲート絶縁層は前記パターン化されたゲート導体の上に置かれ、半導体層はこの絶縁ゲート構造体の上に堆積される。半導体層はパターン化され、絶縁層18と同様にトランジスタの半導体16を規定し、その結果、行および列の導体の間の交差部分における静電結合を減少させる。パターン化された半導体層16、18を図1Bに示す。
【0006】
ソースおよびドレイン導体層は、列導体22およびドレイン領域24に接続されるトランジスタソース20を規定する、シリコン層の上に堆積、パターン化される。図1Cに示すように、領域18(絶縁層)は、行導体14および列導体22の交差部分を絶縁する。また、ソースおよびドレイン導体層は、キャパシタトップ接点(capacitor top contact)26をも規定する。これは、行導体14、ゲート絶縁層および前記トップ接点26で規定される画素電化蓄積キャパシタである。
【0007】
図1Dに示すように、保護層が構造体全体の上に堆積され、貫通孔28、30を設けて、その結果、保護層を通ってドレイン24に、および、キャパシタトップ接点26に接続することが可能になっている。最終的に、それぞれの電極が貫通孔28、30を介して関連するスイッチングトランジスタのドレイン24と画素電荷蓄積キャパシタの接点26とに接続した状態で、画素電極32、34を保護層の上に堆積させる。
【0008】
図2は、図1に示した画素を構成する電気構成要素を示す。図1を参照しつつ説明したように、行導体14はTFT40のゲートに接続され、列導体22はソースに接続されている。画素上に設けられた液晶物質は、トランジスタ(TFT)40のドレインと共通接地面44との間に延在するような液晶セル42を効率的に規定する。画素電荷キャパシタ46は、トランジスタ40のドレインと隣接する画素の行と関連付けられた行導体14aとの間で接続している。
【0009】
図1を参照しつつ説明したプロセスでは、行列導体即ち行列電極を使用して画素をマスキングさせる。特に、行列導体上の画素電極32、34の重なりは、遮蔽を必要とするようないかなるギャップをも除去する。このことは、パッシブプレート上にブラックマスク層を設けて各画素を規定してやる必要が無いということを意味する。パッシブプレート上のブラックマスク層はアクティブプレート上の画素に正確に位置決めすることができないため、パッシブプレート上のブラックマスク層は、行列導体に対して大幅に重ね合わせる必要がある。従って、パッシブプレートのマスク層を削除することにより、各画素が大きなアパーチャー即ち開口を持つ液晶ディスプレイを実現できる。
【0010】
アクティブプレートにマスキング機能を提供する別の方法は、キム(Kim)他による米国特許第5,781,254号に記載されている。図3を参照されたいが、トランジスタは、ソース20とドレイン24との間で接続されているチャネル16の下に設けられたゲート12を有する。ドレインは透明画素電極32に接続される。行電極14および列電極22は、アレイ状の複数のトランジスタおよび画素電極に接続する。この実施態様では、有機マスキング層48は、図4に示すように、行および列の電極とトランジスタ領域との上に設けられる。
【0011】
イケダ(Ikeda)他による米国特許第5,121,237号は、有機マスク層をアクティブ基板の上に設けて、光からチャネル領域を保護するような液晶ディスプレイについて記載する。個々の画素の周りのマスキングはパッシブ基板上に設けられる。有機マスク層を使用して薄膜トランジスタ構造体を保護することを開示するさらなる文書はシン(Shin)他による米国特許第5,703,668号である。マスク層は、チャネルを覆う窒化物或いは酸化物の層の上に堆積する。
【0012】
上述した構造は、全て、ゲート12がチャネル16の下に置かれる「下部ゲート」構造である。この構造の代替の形態としては、ゲートがチャネルの上に配置される上部ゲート構造がある。このような構造の利点の1つとしては、ゲート電極がトランジスタの上面に配置されているため、ゲート電極の材料や厚さはより自由に選択し得るという点である。
【0013】
図5は、既知のトップゲート構造の断面を説明する。金属光遮蔽層53は後述する透明基板51上に堆積する。二酸化シリコン層が堆積し、前記金属層53から構造体の残部を分離する。その後、薄膜トランジスタ(TFT)構造体を堆積させる。はじめに、透明電極層57を設け、画素電極59として機能させる。列導体61はこの層の上に堆積させる。TFTのソース、ドレイン、およびチャネル熱として機能する非晶質シリコン(a−Si:H)層63を堆積させ、その後、第1のシリコン窒化物層65および第2のシリコン窒化物層67を堆積させる。ゲート電極69は本構造体の上面に堆積させ、行電極(図示しない)に接続させる。
【0014】
TFTのチャネルは感光性とすることもでき、従って、光がそこに達するのを防止することが好適である。トップゲート(上面ゲート)は、必要な上からのものへの遮蔽を提供することもできる。しかしながら、多くの液晶ディスプレイはバックライト方式(back−lit)、即ち下から照らされる方式であり、従って、前記金属層53は、TFTの下に存在するようにパターン化され、その結果、下からの光からTFTを保護する。
【0015】
残念ながら、マスク層としてのTFTを保護するような金属層を使用して、液晶ディスプレイの画素の間を通過する光を防止することは不可能である。このことは、マスク層は各画素を取り囲んで、その結果ディスプレイ全体を覆う連続的なメッシュ即ち網目にしなければならないという理由からである。このような電気的に連続のメッシュは、所望しないアクティブ基板上のその他の導体間の、およびこれら導体への静電結合を招き、性能の低下をもたらす。従って、従来のLCDトップゲート型TFT装置では、マスク層をパッシブプレート上に設けて、従来のボトムゲート構造のように各画素を分離する。
【0016】
マスク層は除去され得るなら有利となるであろう。ボトムゲートTFTからマスク層を分離するように設計されている上述した構造は、TFTのチャネルを保護し、かつ、マスク層としても機能するような、ボトムゲート層の上にマスク層を具える。これらの構造は、トップゲート自体が遮蔽する必要がある下からの光のみならず上からの光の遮蔽を提供するようなトップゲート型TFTには適さない。
【0017】
従来のトップゲート型構造のさらなる欠点は、金属光遮蔽層が電荷を蓄積し徐々に放出することができる効率的なフローティングゲートであるということである。蓄積された電荷は、TFTのターンオン電圧およびターンオフ電圧に顕著に作用し得るような可変量によってTFTのチャネルに作用し得る。ターンオン電圧およびターンオフ電圧の一貫性が装置の性能上重要であるため、前記光遮蔽層のフローティングゲート効果は非常に有害である。従って、この効果を最小限にすることができるのであれば有利となるであろう。
【0018】
本発明によれば、透明基板と、
ソース、ドレイン、このソースおよびドレインと接続されているチャネル領域、およびこのチャネル領域の上のトップゲートをそれぞれが持つ、複数のトップゲート型薄膜トランジスタと、
前記トップゲート型薄膜トランジスタに接続される画素電極と、
下から前記透明基板を通過してくる光から前記トップゲート型薄膜トランジスタのチャネル領域を少なくとも保護するようにパターン化された、前記薄膜トランジスタの下にある有機光遮蔽層と、
を含む液晶ディスプレイ用のアクティブプレートが提供される。
【0019】
TFT構造を確実に堆積させることは容易なことではない。理由は、従来のTFT製造では、使用する堆積温度は下にある有機層に損傷を与えるからである。しかしながら、適当な低温ポリシリコンプロセスが現在は利用可能である。ヤング(Young)他による「The fabrication and characterization of EPROM arrays on glass using a low temperature poly−Si TFT process」(IEEE Trans Electron Dev, Volume 43, Number 11, p1930(1996))に記載されているように、これらのプロセスを使用してガラス上にEEPROMSを堆積させる。また、ヤング(Young)他による「Thin−film−transistor− and diode−addressed AMLCDs on polymer substrates」(Journal of the Society for Information Display, Volume 5/3 p275(1997))で説明されているように、これらのプロセスはアクティブマトリックス液晶ディスプレイのために使用される。
【0020】
しかしながら、今まで気が付かなかったことは、これらのプロセスの使用によって、有機遮蔽層を伴うトップゲート型TFT構造で使用される従来のシールドメタライズ法(shield metallisation)を置き換えることが可能になるということである。この低温堆積温度によって、有機層に損傷を与えることなく有機層の上面にポリシリコンTFT構造を堆積させることが可能になる。
【0021】
有機光遮蔽層は絶縁物であるため、この遮蔽層は従来技術のトップゲート型装置の場合のようなフローティングゲートとしては機能しない。このことは装置の性能および信頼性を顕著に増大させる。
【0022】
従来技術のトップゲート型TFT構造の薄い金属(metallisation)光遮蔽層を有機光遮蔽層に単に置き換えることでは問題を引き起こす。これは、金属層は非常に薄くとも不透明となり得るが、有機層はより厚くして匹敵するほどの不透明性を持たせる必要があるからである。従って、有機光遮蔽層を堆積させた後、この不透明な光遮蔽層の上面に平坦化層を堆積させて、実質的に平坦な層の上にTFT構造体を堆積させることを可能にすることが好適である。
【0023】
通常は、アクティブプレートは、薄膜トランジスタに接続されている行および列の電極を持つ。実施態様では、画素電極は部分的に行および列電極に重なっている。このようにして、行および列電極は画素電極の間のマスクとして機能して、背面からの光が画素電極間の領域を通過するのを防止する。完成したディスプレイ装置では、画素電極間の領域の液晶は画素電極への電圧によって制御されない。即ち、これらの領域を通過する光は調節されない。画素電極間のギャップをマスキングすることにより、これらの調節されない領域を光が通過することを防ぎ、その結果、ディスプレイのコントラストを増大させる。
【0024】
上述したように従来の装置では、このマスキング処理は、液晶ディスプレイのパッシブプレート上のマスク層によって達成される。画素電極と行および列電極とを重ね合わせることによって、パッシブプレート上のマスク層を除去することができる。アクティブプレート上の行および列の電極をマスクとして使用することによって、位置合わせ、即ち配列の精度を大いに改善することができ、従ってより少ない重なりが必要とされる。この必要とされるマスク領域の量を減少は本装置のアパーチャーを増大する。
【0025】
実施態様では、有機光遮蔽層をパターン化し画素電極と重なるようにして、その結果、画素電極間のギャップをシールド即ち保護する。このことは、同様にアクティブプレート上の画素電極間のギャップをマスキングし、従って、同様に液晶装置のパッシブプレートからマスクを除去することを可能にする。
【0026】
その他の実施態様では、本発明はアクティブマトリックス液晶ディスプレイに関し、このディスプレイは、
前述したものうちのいずれか1つのアクティブプレートと、
パッシブプレートと、
画素電極で調節するための前記アクティブプレートと前記パッシブプレートとの間に挟まれている液晶層と、
を含むものである。
【0027】
さらなる実施態様では、液晶ディスプレイ用のアクティブプレートを作成する方法が提供され、この方法は、
パターン化された有機光遮蔽層と透明絶縁基板上に堆積しおよびパターン化するステップと、
前記パターン化された有機光遮蔽層の上にソース、ドレイン、およびチャネル層を堆積させるステップと、
絶縁層を少なくとも前記ソース、前記ドレイン、および前記チャネル層の上に堆積させ、ゲート絶縁層として機能させるステップと、
前記絶縁層の上にゲート層を堆積しパターン化し、ソース、ドレイン、チャネル、およびゲートをそれぞれが持つ複数の薄膜トランジスタを形成するステップと、
前記ソースおよび前記ドレインの1つに接続されている画素電極層を形成するステップとを含み、
前記有機光遮蔽層は、パターン化され、少なくとも前記チャネルを下から前記透明基板を通過してくる光から遮蔽即ち保護することを特徴とする。
【0028】
画素電極層はTFTを形成する前、或いはその後でも設けることができる。
本方法は、さらに、平坦化層を前記有機光遮蔽層上に堆積させるステップをも含むことができる。
また、前記方法は、さらに、前記トップゲート型薄膜トランジスタに接続されている行および列導体を形成するステップをも含むことができ、画素電極はこれら行および列電極を部分的に重なるように形成することができる。
トップ平坦化層は、前記トップゲート型薄膜トランジスタの上に堆積させ、前記トップゲート型薄膜トランジスタの上に複数のビアを規定することができ、そして、前記画素電極を、前記トップ有機平坦化層上に設け、前記ビアを通って前記トップゲート型薄膜トランジスタに接続することができる。
前記有機光遮蔽層は、隣接する画素電極の間にあるギャップ即ち隙間の下の存在するべくパターン化して、その結果、画素電極間のギャップを下から前記透明基板を通過してくる光から保護することができる。
【0029】
さらなるその他の実施態様では、本発明は、アクティブマトリックス液晶ディスプレイを形成する方法に関し、この方法は、
上述したようなアクティブプレートを形成するステップと、
パッシブプレートを設けるステップと、
前記アクティブプレートと前記パッシブプレートとの間で液晶層を挟むステップと、を含むものである。
【0030】
本発明をより理解するため、および単に例示を目的として、具体的な実施態様を付属の諸図面を参照しつつ説明する。
図6を参照すると、有機マスク層73は透明絶縁基板71上に堆積しており、不透明なマスク遮蔽層を規定するようパターン化されている。この不透明マスク遮蔽層は、サブニス(Sabnis)他による「proceedings of Asia Display 1988,page 1025」に記載されている感光性のアクリル系黒色樹脂(black resin)などのような適切な不透明な有機物質から作ることができる。その他の適切な有機マスク層は、キム(Kim)他による米国特許第5,781,254号、イケダ(Ikeda)他による米国特許第5,121,237号、或いはシン(Shin)他による米国特許第5,703,668号などで説明されている。パターン化は多数の既知の方法のどれでも使用することができる。例えば、フォトレジストは、有機マスク遮蔽層の上に堆積させ、パターン化させることができる。使用されるパターンの形状を以下に説明する。有機マスクシールド73の上面に平坦化層75を設ける。適切な平坦化材料は、例えば、ベンゾシクロブテン(BCB)があるが、その他の多くの平坦化材料が知られている。
【0031】
その後、酸化イイジウムスズからできている透明電極層77を堆積させパターン化する。それから列電極79を設け、それに続けてアモルファスシリコン:水素(aSi:H)層も設ける。これはパターン化されて薄膜トランジスタ(TFT)のソース、ゲート、ドレインを形成する。その後、第1のシリコン窒化物絶縁層83を堆積させ、この層および非晶質シリコン層はパターン化される。第2のシリコン窒化物絶縁層85は、第1のシリコン窒化物絶縁層83の上面に堆積、およびパターン化させ、そして、ゲート電極87は、この第2のシリコン窒化物絶縁層85の上に堆積、およびパターン化させる。
【0032】
このようにして薄膜トランジスタが完成する。これら2つのシリコン窒化物絶縁層83、85はゲート絶縁を構成し、チャネル91は、ゲート電極87の下の非晶質シリコン層81の一部により構成され、薄膜トランジスタのソース95およびドレイン93は、チャネル領域91のどちらかの面の上にある非晶質シリコン層81の領域により構成される。ゲート電極は、既知の方法で行電極101(図7)に接続される。
【0033】
その後、さらなる平坦化層89が薄膜トランジスタ構造の上面に設けられ、パターン化されて、電極77に接続するビア77を形成する。それから、画素電極99を平坦化層89上に堆積させ、ビア97を通って電極77を接続させる。
【0034】
明瞭に説明するためこれらの図面の縦の尺度を非常に誇張させてあることを理解すべきである。ビア97は深い穴に見えるが実際は浅いものである。
【0035】
図7を参照すると、画素電極99が列電極79および行電極101(これらは画素電極99の下にあるので図7では点線で示してある。)に重なっていることが観察できる。このようにして、行および列電極は、それ自体で、画素電極99の間にあるギャップ102の必要なマスキングを提供する。バックライトからの薄膜チャネルの必要な保護は、有機光遮蔽層73によって提供される。
【0036】
図8を説明すると、アクティブ基板(プレート)71とパッシブ基板103とは、その後、液晶層105を挟むように配置され、その結果完成した液晶ディスプレイを形成する。
【0037】
上記の実施態様では、行および列電極は、画素電極の間をマスキングする。代替の実施態様では、このマスキング機能は有機光遮蔽層73によって提供される。図9に言及すると、同様の構成要素は図6で示した符号と同じもので示す。この実施態様では、トップ平坦化層89および画素電極99は、省略されており、電極77は直接的に画素電極として働く。
【0038】
有機光遮蔽層73は、図10に(点線で)示すようにパターン化されて画素電極77の端部と重なる。その結果、有機光遮蔽層73は、隣接する画素電極の間のギャップ102を保護し、マスク層機能を提供する。
【0039】
本発明は上述した諸実施態様に限定されず、本発明による有機光遮蔽層は、トップゲート型薄膜トランジスタを使用するアクティブマトリックス液晶ディスプレイのいかなるアクティブプレートにおいても使用することができる。
【図面の簡単な説明】
【図1】ボトムゲート型TFT液晶ディスプレイを製造する既知の方法のステップを示す。
【図2】図1のボトムゲート型TFT液晶ディスプレイのセル(cell)を示す。
【図3】既知の構造の側面図である。
【図4】図3の構造の平面図である。
【図5】既知のトップゲート型TFT構造を示す。
【図6】本発明の題1の実施態様による液晶ディスプレイ用のアクティブ基板を製造する方法のステップを示す。
【図7】本発明の第1の実施態様のアクティブ基板の略平面図を示す。
【図8】第1の実施態様のアクティブ基板を使用している液晶ディスプレイを示す。
【図9】本発明の第2の実施態様によるアクティブ基板の断面図を示す。
【図10】第2の実施態様によるアクティブ基板の平面図を示す。
Claims (12)
- 液晶ディスプレイ用アクティブプレートであって、
透明基板と、
ソース、ドレイン、前記ソースおよび前記ドレインに接続しているチャネル領域、および前記チャネル領域の上にあるトップゲートをそれぞれが持つトップゲート型薄膜トランジスタと、
前記トップゲート型薄膜トランジスタに接続されている画素電極と、
下から前記透明基板を通過してくる光から少なくとも前記トップゲート型薄膜トランジスタの前記チャネル領域を保護するようにパターン化されている、前記トップゲート型薄膜トランジスタの下にある有機光遮蔽層と、
を含む液晶ディスプレイ用アクティブプレート。 - 請求項1に記載の液晶ディスプレイ用アクティブプレートにおいて、
前記有機光遮蔽層の上、かつ、前記トップゲート型薄膜トランジスタの下にある平坦化層をも含む、
ことを特徴とする液晶ディスプレイ用アクティブプレート。 - 請求項1または2に記載の液晶ディスプレイ用アクティブプレートにおいて、
前記トップゲート型薄膜トランジスタに接続されている行および列の電極をも含み、前記画素電極は前記行および前記列の電極に部分的に重なっている、
ことを特徴とする液晶ディスプレイ用アクティブプレート。 - 請求項3に記載の液晶ディスプレイ用アクティブプレートにおいて、
前記トップゲート型薄膜トランジスタの上に置かれているトップ平坦化層をも含み、このトップ平坦化層は、前記トップゲート型薄膜トランジスタの上の複数のビアを規定し、前記画素電極は、前記トップ平坦化層に設けられ、前記ビアを通って前記トップゲート型薄膜トランジスタに接続される、
ことを特徴とする液晶ディスプレイ用アクティブプレート。 - 請求項1〜4のいずれか1項に記載の液晶ディスプレイ用アクティブプレートにおいて、
前記有機光遮蔽層は、隣接する画素電極の間のギャップの下に存在するべくパターン化され、下から前記透明基板を通過してくる光から前記隣接する画素電極の間のギャップを保護する、
ことを特徴とする液晶ディスプレイ用アクティブプレート。 - アクティブマトリックス液晶ディスプレイであって、
請求項1〜5のいずれか1項に記載の液晶ディスプレイ用アクティブプレートと、
パッシブプレートと、
前記画素電極によって調節するための前記アクティブプレートと前記パッシブプレートとの間に挟まれている液晶層と、
を含むアクティブマトリックス液晶ディスプレイ。 - 液晶ディスプレイ用のアクティブプレートを作成する方法であって、
有機光遮蔽層を透明絶縁基板に堆積、およびパターン化するステップと、
前記パターン化された有機光遮蔽層の上にソース、ドレイン、チャネル層を堆積させるステップと、
絶縁層を少なくとも前記ソース、前記ドレイン、および前記チャネル層の上に堆積させ、ゲート絶縁層として機能させるステップと、
前記絶縁層の上にゲート層を堆積、および、パターン化させ、それぞれがソース、ドレイン、チャネル、およびゲートを持つような複数の薄膜トランジスタを形成するステップと、
前記ソースおよび前記ドレインの1つに接続されている画素電極層を形成するステップとを含み、
前記有機光遮蔽層はパターン化され、下から前記透明基板を通過してくる光から少なくとも前記チャネルを保護する、
ことを特徴とする液晶ディスプレイ用のアクティブプレートを作成する方法。 - 請求項7に記載の液晶ディスプレイ用のアクティブプレートを作成する方法において、
前記有機光遮蔽層に平坦化層を堆積させるステップをも含む、
ことを特徴とする液晶ディスプレイ用のアクティブプレートを作成する方法。 - 請求項7または8に記載の液晶ディスプレイ用のアクティブプレートを作成する方法において、
前記トップゲート型薄膜トランジスタに接続されている行および列の電極を形成するステップをも含み、前記画素電極は、これら行および列の電極に部分的に重なり合うように形成される、
ことを特徴とする液晶ディスプレイ用のアクティブプレートを作成する方法。 - 請求項9に記載の液晶ディスプレイ用のアクティブプレートを作成する方法において、
前記トップゲート型薄膜トランジスタの上にトップ平坦化層を堆積させるステップと、
前記トップゲート型薄膜トランジスタの上に複数のビアを規定するステップと、
前記複数のビアを通って前記トップゲート型薄膜トランジスタに接続される前記トップ有機平坦化層(the top organic planrisation layer)に画素電極を堆積させるステップと、
をも含むことを特徴とする液晶ディスプレイ用のアクティブプレートを作成する方法。 - 請求項7〜10のいずれか1項に記載の液晶ディスプレイ用のアクティブプレートを作成する方法において、
隣接する画素電極の間の前記ギャップの下に存在するべき前記有機光遮蔽層をパターン化して、下から前記透明基板を通過してくる光から前記画素電極の間の前記ギャップを保護するステップを含む、
ことを特徴とする液晶ディスプレイ用のアクティブプレートを作成する方法。 - アクティブマトリックス液晶ディスプレイを形成する方法であって、
請求項7〜11のいずれか1項に記載の方法を使用してアクティブプレートを形成するステップと、
パッシブプレートを形成するステップと、
前記アクティブプレートと前記パッシブプレートとの間に液晶層を挟み込むステップと、
を含むアクティブマトリックス液晶ディスプレイを形成する方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GBGB0028877.9A GB0028877D0 (en) | 2000-11-28 | 2000-11-28 | Liquid crystal displays |
PCT/EP2001/013705 WO2002044803A2 (en) | 2000-11-28 | 2001-11-23 | Liquid-crystal display |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004514949A true JP2004514949A (ja) | 2004-05-20 |
Family
ID=9903942
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002546906A Abandoned JP2004514949A (ja) | 2000-11-28 | 2001-11-23 | 液晶ディスプレイ |
Country Status (8)
Country | Link |
---|---|
US (1) | US6888587B2 (ja) |
EP (1) | EP1269251A2 (ja) |
JP (1) | JP2004514949A (ja) |
KR (1) | KR20020077391A (ja) |
CN (1) | CN1398359A (ja) |
GB (1) | GB0028877D0 (ja) |
TW (1) | TW543198B (ja) |
WO (1) | WO2002044803A2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW548860B (en) * | 2001-06-20 | 2003-08-21 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
US8928562B2 (en) | 2003-11-25 | 2015-01-06 | E Ink Corporation | Electro-optic displays, and methods for driving same |
KR101090250B1 (ko) | 2004-10-15 | 2011-12-06 | 삼성전자주식회사 | 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법 |
KR101209046B1 (ko) | 2005-07-27 | 2012-12-06 | 삼성디스플레이 주식회사 | 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법 |
KR101107178B1 (ko) * | 2009-07-20 | 2012-01-25 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 |
KR101692972B1 (ko) * | 2010-01-19 | 2017-01-05 | 삼성디스플레이 주식회사 | 기판의 제조방법 및 기판을 갖는 표시장치 |
JP5855888B2 (ja) * | 2011-09-30 | 2016-02-09 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
CN103762244A (zh) * | 2013-11-29 | 2014-04-30 | 深圳市华星光电技术有限公司 | 薄膜晶体管及其制造方法、薄膜晶体管阵列基板及液晶面板 |
CN104503177A (zh) * | 2014-12-23 | 2015-04-08 | 上海天马微电子有限公司 | 一种阵列基板及其制作方法、显示面板 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0691252B2 (ja) * | 1986-11-27 | 1994-11-14 | 日本電気株式会社 | 薄膜トランジスタアレイ |
JPS63157476A (ja) * | 1986-12-22 | 1988-06-30 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
JPH0792574B2 (ja) | 1988-12-21 | 1995-10-09 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 液晶表示装置およびその製造方法 |
JPH07302912A (ja) * | 1994-04-29 | 1995-11-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP3240858B2 (ja) * | 1994-10-19 | 2001-12-25 | ソニー株式会社 | カラー表示装置 |
US6372534B1 (en) * | 1995-06-06 | 2002-04-16 | Lg. Philips Lcd Co., Ltd | Method of making a TFT array with photo-imageable insulating layer over address lines |
KR0171102B1 (ko) | 1995-08-29 | 1999-03-20 | 구자홍 | 액정표시장치 구조 및 제조방법 |
JP2762964B2 (ja) * | 1995-08-30 | 1998-06-11 | 日本電気株式会社 | 液晶表示装置 |
KR0182877B1 (ko) | 1995-11-25 | 1999-05-01 | 구자홍 | 액정표시장치의 구조 및 그 제조방법 |
TW309633B (ja) * | 1995-12-14 | 1997-07-01 | Handotai Energy Kenkyusho Kk | |
JPH09230371A (ja) * | 1996-02-20 | 1997-09-05 | Matsushita Electric Ind Co Ltd | アクティブマトリクス基板およびその製造方法 |
TW479151B (en) * | 1996-10-16 | 2002-03-11 | Seiko Epson Corp | Substrate for liquid crystal device, the liquid crystal device and projection-type display |
KR100225097B1 (ko) * | 1996-10-29 | 1999-10-15 | 구자홍 | 액정표시장치 및 그 제조방법 |
US6163055A (en) * | 1997-03-24 | 2000-12-19 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device and manufacturing method thereof |
JP3489409B2 (ja) * | 1997-09-26 | 2004-01-19 | セイコーエプソン株式会社 | 液晶表示パネルの製造方法及び液晶表示パネル |
US6556265B1 (en) * | 1998-03-19 | 2003-04-29 | Seiko Epson Corporation | LCD having auxiliary capacitance lines and light shielding films electrically connected via contact holes |
JP3401589B2 (ja) * | 1998-10-21 | 2003-04-28 | 株式会社アドバンスト・ディスプレイ | Tftアレイ基板および液晶表示装置 |
US6281552B1 (en) * | 1999-03-23 | 2001-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistors having ldd regions |
-
2000
- 2000-11-28 GB GBGB0028877.9A patent/GB0028877D0/en not_active Ceased
-
2001
- 2001-11-08 US US10/008,111 patent/US6888587B2/en not_active Expired - Fee Related
- 2001-11-23 EP EP01995663A patent/EP1269251A2/en not_active Withdrawn
- 2001-11-23 WO PCT/EP2001/013705 patent/WO2002044803A2/en not_active Application Discontinuation
- 2001-11-23 CN CN01804278A patent/CN1398359A/zh active Pending
- 2001-11-23 JP JP2002546906A patent/JP2004514949A/ja not_active Abandoned
- 2001-11-23 KR KR1020027009475A patent/KR20020077391A/ko not_active Application Discontinuation
- 2001-12-03 TW TW090129832A patent/TW543198B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
WO2002044803A3 (en) | 2002-10-10 |
GB0028877D0 (en) | 2001-01-10 |
US20020126235A1 (en) | 2002-09-12 |
WO2002044803A2 (en) | 2002-06-06 |
EP1269251A2 (en) | 2003-01-02 |
TW543198B (en) | 2003-07-21 |
US6888587B2 (en) | 2005-05-03 |
CN1398359A (zh) | 2003-02-19 |
KR20020077391A (ko) | 2002-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101001963B1 (ko) | 액정표시장치 | |
KR100598737B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
JP2776376B2 (ja) | アクティブマトリクス液晶表示パネル | |
KR100904270B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
USRE43557E1 (en) | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same | |
KR101272488B1 (ko) | 박막트랜지스터 기판, 이의 제조방법 및 이를 가지는 액정표시 패널과 이 액정 표시 패널의 제조방법 | |
KR100556701B1 (ko) | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 | |
JP2004514949A (ja) | 液晶ディスプレイ | |
KR100621534B1 (ko) | 액정 표시장치 | |
KR101159388B1 (ko) | 액정표시소자와 그 제조 방법 | |
KR100626600B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
JP2002182239A (ja) | 反射型平面表示装置用アレイ基板 | |
US7359022B2 (en) | Wire structure of display device | |
KR101201313B1 (ko) | 액정표시소자 및 그 제조방법 | |
KR20040061195A (ko) | 액정표시패널 및 그 제조방법 | |
KR20050046164A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
KR100583314B1 (ko) | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 | |
KR100404329B1 (ko) | 액정 표시장치의 데이터 패드부 및 그 형성방법 | |
KR20040059092A (ko) | 액정표시소자 및 그 제조방법 | |
KR100924750B1 (ko) | 액정표시장치 및 그 제조방법 | |
KR101408687B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
JP2677248B2 (ja) | アクティブマトリクス液晶表示パネル | |
US20020047949A1 (en) | Liquid crystal displays | |
KR100959989B1 (ko) | 액정표시패널 및 그 제조 방법 | |
KR100947778B1 (ko) | 액정표시소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041122 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20061013 |