KR100959989B1

KR100959989B1 - 액정표시패널 및 그 제조 방법

Info

Publication number: KR100959989B1
Application number: KR1020030042945A
Authority: KR
Inventors: 김종일; 남승희; 오재영
Original assignee: 엘지디스플레이 주식회사
Priority date: 2003-06-28
Filing date: 2003-06-28
Publication date: 2010-05-27
Also published as: KR20050001939A

Abstract

본 발명은 공정을 단순화하여 제조단가를 줄일 수 있는 액정표시패널 및 그 제조 방법을 제공하는 것이다.

본 발명의 액정표시패널은 기판 상에 형성된 게이트 라인 및 박막 트랜지스터의 게이트 전극을 포함하는 게이트 패턴과; 상기 게이트 패턴의 상면을 노출시키는 제1 절연층과; 제2 절연층을 사이에 두고 상기 게이트 전극과 중첩되게 형성된 액티브층과; 층간절연막을 사이에 두고 상기 게이트 라인과 교차하는 데이터 라인, 상기 데이터 라인 및 상기 액티브층의 소스영역과 접속된 소스전극; 상기 액티브층의 드레인 영역과 접속된 드레인 전극을 포함하는 데이터 패턴과; 상기 게이트 라인 및 데이터 라인과의 교차로 정의된 화소영역에서 상기 제1 절연층에 의해 상기 게이트 패턴과 절연되고 상기 드레인 전극과 접속되게 형성된 화소전극을 구비하는 것을 특징으로 한다.

Description

액정표시패널 및 그 제조 방법{LIQUID CRYSTAL DISPLAY PANEL AND FABRICATING METHOD THEREOF}

도 1은 종래의 폴리 액정표시장치의 구성을 개략적으로 도시한 평면도.

도 2는 도 1에 도시된 화상표시부를 상세히 나타내는 평면도.

도 3은 도 2에 도시된 스위치소자를 Ⅰ-Ⅰ'선을 따라 절단하여 도시한 단면도 및 구동 박막 트랜지스터의 단면도.

도 4a 내지 도 4i는 도 2에 도시된 종래 폴리 실리콘형 박막트랜지스터를 이용한 액정표시장치의 제조방법을 나타내는 단면도.

도 5는 본 발명에 실시예에 따른 액정패시패널의 화상표시부를 상세히 나타내는 평면도.

도 6은 도 5에 도시된 스위치소자를 Ⅱ-Ⅱ'선을 따라 절단하여 도시한 단면도.

도 7a 내지 도 7d는 도 6에 도시된 박막 트랜지스터 어레이 기판의 제조방법 중 제1 마스크 공정을 나타내는 단면도.

도 8a 내지 도 8b는 도 6에 도시된 박막 트랜지스터 어레이 기판의 제조방법 중 제2 마스크 공정을 나타내는 단면도.

도 9는 도 6에 도시된 박막 트랜지스터 어레이 기판의 제조방법 중 제3 마스크 공정을 나타내는 단면도.

도 10는 도 6에 도시된 박막 트랜지스터 어레이 기판의 제조방법 중 제4 마스크 공정을 나타내는 단면도.

도 11는 도 6에 도시된 박막 트랜지스터 어레이 기판의 제조방법 중 제5 마스크 공정을 나타내는 단면도.

도 12a 및 도 12b는 도 6에 도시된 박막 트랜지스터 어레이 기판의 제조방법 중 제6 마스크 공정을 나타내는 단면도.

도 13a 및 도 13b는 도 6에 도시된 박막 트랜지스터 어레이 기판의 제조방법 중 제7 마스크 공정을 나타내는 단면도.

도 14a 및 도 14b는 도 6에 도시된 박막 트랜지스터 어레이 기판의 제조방법 중 제8 마스크 공정을 나타내는 단면도.

< 도면의 주요부분에 대한 설명>

2, 102 : 게이트 라인 4, 104 : 데이터 라인

14,114,174 : 액티브층 20 : 컨택홀

1, 101 : 하부기판 16 : 버퍼막

12 : 게이트 절연막 6, 106 : 게이트 전극

26, 136 : 층간 절연막 8, 108 : 소스 전극

10, 110 : 드레인 전극 18, 118 : 보호막

22, 122 : 화소전극

본 발명은 액정표시패널에 관한 것으로, 특히 공정을 단순화하여 제조단가를 줄일 수 있는 액정표시패널 및 그 제조 방법에 관한 것이다.

통상, 액정표시소자(Liquid Crystal Display; LCD)는 비디오신호에 따라 액정셀들의 광투과율을 조절함으로써 액정셀들이 매트릭스 형태로 배열되어진 액정패널에 비디오신호에 해당하는 화상을 표시하게 된다. 이 경우, 액정셀들을 스위칭하는 소자로서 통상 박막트랜지스터(Thin film Transistor; TFT)가 이용되고 있다.

이러한 액정표시소자에 이용되는 박막트랜지스터는 반도체층으로 아몰퍼스(Amorphous) 실리콘 또는 폴리(Poly) 실리콘을 이용한다. 아몰퍼스 실리콘형 박막 트랜지스터는 아몰퍼스 실리콘막의 균일성이 비교적 좋아 특성이 안정된 장점을 가지고 있다. 그러나, 아몰퍼스 실리콘형 박막 트랜지스터는 전하 이동도가 낮아 응답 속도가 느리다는 단점을 가지고 있다. 이에 따라, 아몰퍼스 실리콘형 박막 트랜지스터는 빠른 응답 속도를 필요로 하는 고해상도 표시 패널이나 게이트 드라이버 및 데이터 드라이버의 구동 소자로는 적용이 어려운 단점을 가지고 있다.

폴리 실리콘형 박막 트랜지스터는 전하 이동도가 높음에 따라 빠른 응답 속 도를 필요로 하는 고해상도 표시 패널에 적합할 뿐만 아니라 주변 구동 회로들을 표시 패널에 내장할 수 있는 장점을 가지고 있다. 이에 따라, 폴리 실리콘형 박막 트랜지스터를 이용한 액정 표시 장치가 대두되고 있다.

도 1은 종래 폴리 실리콘형 박막트랜지스터를 이용한 액정표시장치를 나타내는 평면도이다.

도 1을 참조하면, 종래 폴리 실리콘형 박막트랜지스터를 이용한 액정표시장치는 화소 매트릭스를 포함하는 화상표시부(96)와, 화상 표시부(96)의 데이터 라인들(4)을 구동하기 위한 데이터구동부(92)와, 화상 표시부(96)의 게이트 라인들(2)을 구동하기 위한 게이트 구동부(92)를 구비한다.

화상 표시부(96)에는 액정셀들(LC)이 매트릭스 형태로 배열되어 화상을 표시한다. 액정셀들(LC) 각각은 게이트 라인(2)과 데이터 라인(4)의 교차점에 접속된 스위칭소자로서 N형 불순물이 주입된 폴리 실리콘을 이용한 박막 트랜지스터(Thin Film Transistor ; 이하 "TFT"라 함)(30)에 의해 구동된다.

화상표시부의 N형 TFT(30)는 도 2 및 도 3에 도시된 바와 같이 게이트라인(2)과 접속되는 게이트전극(6)과, 데이터라인(4)과 접속되는 소스전극(8)과, 화소전극(22)과 보호막(18)을 관통하는 화소접촉홀(20)을 통해 접속되는 드레인전극(10)을 구비한다.

게이트전극(6)은 버퍼막(16) 상에 형성되는 액티브층(14)의 채널영역(14C)과 게이트절연막(12)을 사이에 두고 중첩되게 형성된다. 소스전극(8)은 게이트전극(6)과 층간절연막(26)을 사이에 두고 절연되게 형성되어 n+이온이 주입된 액티브층의 소스영역(14S)과 소스접촉홀(24S)을 통해 접촉한다. 드레인전극(14D)은 게이트전극(6)과 층간절연막(26)을 사이에 두고 절연되게 형성되어 n+이온이 주입된 액티브층의 드레인영역(14D)과 드레인접촉홀(24D)을 통해 접촉된다. 여기서, 액티브층의 채널영역(14C)과 드레인영역(14D), 채널영역(14C)과 소스영역(14S) 사이에는 n-이온이 주입된 엘디디(Lightly Doped Drain ; 이하 "LDD"라 함)영역(14L)이 형성되어 상대적으로 높은 오프전류를 감소시키게 된다.

이러한 N형 TFT(30)는 게이트 라인(2)으로부터의 스캔 펄스에 응답하여 데이터 라인(4)으로부터의 비디오 신호, 즉 화소 신호를 액정셀(LC)에 충전되게 한다. 이에 따라, 액정셀(LC)은 충전된 화소 신호에 따라 광투과율을 조절하게 된다.

화소 전극(22)은 보호막(18)을 관통하는 화소접촉홀(20)을 통해 N형 TFT(30)의 드레인 전극(10)과 접속된다. 화소 전극(22)은 충전된 화소전압에 의해 도시하지 않은 상부 기판에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 박막 트랜지스터 기판과 상부 기판 사이에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소 전극(22)을 경유하여 입사되는 광을 상부 기판 쪽으로 투과시키게 된다.

스토리지 캐패시터(60)는 화소전극(22)과 접속되며 액티브층에 PH3가 주입된 스토리지하부전극(50)과, 그 스토리하부전극(50)과 게이트 절연막(12)을 사이에 두고 중첩되는 스토리상부전극(52)으로 구성된다. 이러한 스토리지 캐패시터(60)는 화소 전극(22)에 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 한다.

게이트 구동부(94)는 게이트 제어신호들에 의해 프레임마다 수평기간씩 순차적으로 게이트라인들(2)을 구동한다. 이 게이트 구동부(94)에 의해 박막트랜지스터들이 수평라인 단위로 순차적으로 턴-온되어 데이타라인(4)을 액정셀과 접속시키게 된다.

데이터 구동부(92)는 수평기간마다 다수의 디지털 데이타신호 샘플링하여 아날로그 데이터신호로 변환한다. 그리고 데이터 구동부(92)는 아날로그 데이터신호를 데이타라인들(4)에 공급한다. 이에 따라, 턴-온된 박막트랜지스터에 접속된 액정셀들은 데이타라인들(4) 각각으로부터의 데이터신호에 응답하여 광투과율을 조절하게 된다.

이러한 게이트구동부(94) 및 데이터 구동부(92)는 CMOS구조로 연결된 다수개의 구동 P형 TFT(90)와 구동 N형 TFT를 포함하게 된다. 구동 P형 TFT(90)는 액티브층의 소스 및 드레인영역(74S,74D)에 붕소 불순물이 주입된다. 구동 N형 TFT(도시하지 않음)는 액티브층의 소스 및 드레인영역에 인이나 비소 불순물을 주입하게 된다. 또한, 구동 N형 TFT는 구동 P형 TFT(90)에 비해 높은 오프전류를 감소시키기 위해 LDD 영역이 마련된다.

이러한 구동 N형 및 P형 TFT(90) 각각은 버퍼막(16)을 사이에 두고 하부기판(1) 상에 형성되는 액티브층(74)과, 게이트절연막(12)을 사이에 두고 액티브층(74)과 중첩되게 형성되는 게이트전극(66)과, 게이트전극(66)과 절연되게 형성되며 액티브층과 접촉되는 소스전극(68) 및 드레인전극(70)을 구비한다.

도 4a 내지 도 4i는 종래 폴리 실리콘형 박막트랜지스터를 이용한 액정표시 장치의 제조방법을 나타내는 단면도이다.

먼저, 하부기판(1) 상에 SiO₂ 등의 절연물질로 전면 증착된 후 패터닝됨으로써 버퍼막(16)이 형성된다. 버퍼막(16)이 형성된 하부기판(1) 상에 아몰퍼스 실리콘막이 증착된 후 아몰퍼스 실리콘막이 레이저에 의해 결정화되어 폴리 실리콘막이 되고, 그 폴리 실리콘막이 제1 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 패터닝된다. 이에 따라, 도 4a에 도시된 바와 같이 화상표시부의 화상 TFT 및 구동부의 N형 TFT에 포함되는 N형 TFT와, 구동부의 P형 TFT(이하, "P형 TFT"라 함), 및 스토리지캐패시터 각각의 액티브층(14,50,74)을 포함하는 액티브패턴이 형성된다.

액티브패턴이 형성된 하부기판(1) 상에 포토레지스트가 전면 증착된 후 제2 마스크를 이용한 포토리쏘그래피공정에 의해 포토레지스트가 패터닝됨으로써 포토레지스트패턴이 형성된다. 이 포토레지스트패턴은 스토리지캐패시터(60)의 액티브층(50)을 노출시키며 N형 및 P형 TFT의 액티브층(14,74)을 완전히 가리도록 형성된다. 이 포토레지스트패턴을 마스크로 이용하여 스토리지캐패시터(60)의 액티브층(50)에 PH₃ 이온이 주입됨으로써 도 4b에 도시된 바와 같이 스토리지 하부전극(50)이 형성된다.

스토리지 하부전극(50)이 형성된 하부기판(1) 상에 SiO₂의 절연물질이 전면 증착됨으로써 게이트절연막(12)이 형성된다. 게이트절연막(12)이 형성된 하부기판(1) 상에 게이트금속층이 전면 증착된 후 제3 마스크를 이용한 포토리쏘 그래피공정과 식각공정에 의해 게이트금속층이 패터닝된다. 이에 따라, 도 4c에 도시된 바와 같이 N형 및 P형 TFT 각각의 게이트 전극(6,66)과, 스토리지캐패시터(60)의 스토리지상부전극(52)이 형성된다. 여기서, 게이트금속층은 알루미늄(Al), 알루미늄/네오듐(Al/Nd) 등을 포함하는 알루미늄계 금속이 이용된다. 이 게이트전극(6,66)을 마스크로 이용하여 N형 및 P형 TFT의 액티브층(14,74)에 n-이온이 주입됨으로써 N형 및 P형 TFT 각각의 게이트전극(6,66)과 중첩되는 액티브층(14,74)은 채널영역(14C,44C,74C)으로, N형 및 P형 TFT 각각의 게이트전극(6,66)과 중첩되지 않는 액티브층(14,74)은 LDD영역(14L,74L)으로 형성된다.

그런 다음, 하부기판(1) 상에 포토레지스트가 전면 증착된 후 제4 마스크를 이용한 포토리쏘그래피공정에 의해 포토레지스트가 패터닝됨으로써 포토레지스트패턴이 형성된다. 이 포토레지스트패턴은 N형 TFT의 액티브층(14)을 일부 노출시키며 스토리지캐패시터(60)의 스토리지상부전극(52)과 P형 TFT의 액티브층(74)을 완전히 가리도록 형성된다. 이 포토레지스트패턴을 마스크로 이용하여 N형 TFT의 액티브층(14)에 n+ 이온이 주입됨으로써 도 4d에 도시된 바와 같이 액티브층(14,44)의 소스영역(14S)과 드레인영역(14D)이 형성된다.

n+ 이온이 주입된 액티브층(14)이 형성된 하부기판(1) 상에 포토레지스트가 전면 증착된 후 제5 마스크를 이용한 포토리쏘그래피공정에 의해 포토레지스트가 패터닝됨으로써 포토레지스트패턴이 형성된다. 이 포토레지스트패턴은 P형 TFT의 액티브층(74)을 제외한 영역을 덮도록 형성된다. 이러한 포토레지스트패턴을 마스 크로 이용하여 P형 TFT의 액티브층(74)에 p+ 이온이 주입됨으로써 도 4e에 도시된 바와 같이 P형 TFT의 액티브층(74)의 소스영역(74S)과 드레인영역(74D)이 형성된다.

p+ 이온이 주입된 액티브층(74)이 형성된 하부기판(1) 상에 절연물질이 전면 증착됨으로써 층간절연막(26)이 형성된다. 이 후 층간절연막(26)과 게이트 절연막(12)이 제6 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 패터닝된다. 이에 따라, 도 4f에 도시된 바와 같이 N형 TFT의 소스영역(14S)과 드레인영역(14D)을 각각 노출시키는 소스접촉홀(24S)과 드레인접촉홀(24D)이 형성되며, P형 TFT의 소스영역(74S)과 드레인영역(74D)을 각각 노출시키는 소스접촉홀(84S)과 드레인접촉홀(84D)이 형성된다.

소스접촉홀(24S) 및 드레인접촉홀(24D)이 형성된 하부기판(1) 상에 데이터금속층이 전면 증착된 후 제7 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 데이터금속층이 패터닝된다. 이에 따라, 도 4g에 도시된 바와 같이 N형 TFT의 소스 및 드레인전극(8,10) 및 P형 TFT의 소스 및 드레인전극(68,70)을 포함하는 데이터패턴이 형성된다. 데이터패턴에 포함되는 각 소스 및 드레인전극(8,68,10,70)은 소스접촉홀(24S,84S) 및 드레인접촉홀(24D,84D)을 통해 액티브층의 소스영역(14S,74S) 및 드레인영역(14D,74D)과 접촉된다.

데이터패턴이 형성된 하부기판(1) 상에 절연물질이 전면 증착됨으로써 도 4h에 도시된 바와 같이 보호막(18)이 형성된다. 이 후 제8 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 보호막(18)이 패터닝됨으로써 도 4h에 도시된 바 와 같이 화상표시부의 N형 TFT의 드레인전극(10)을 노출시키는 화소접촉홀(20)이 형성된다.

보호막(18)이 형성된 하부기판(1) 상에 투명전도성물질이 전면 증착된 후 제9 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 투명전도성물질이 패터닝됨으로써 도 4i에 도시된 바와 같이 화소전극(22)이 형성된다. 화소전극(22)은 화소접촉홀(20)을 통해 화상 TFT의 드레인전극(10)과 전기적으로 접속된다.

이와 같이, 종래 폴리실리콘형 박막트랜지스터를 갖는 액정표시장치의 제조 방법은 9마스크 공정을 채용함으로써 제조 공정이 복잡하여 원가 절감에 한계가 있다. 이는 하나의 마스크 공정이 박막 증착 공정, 세정 공정, 포토리쏘그래피 공정, 식각 공정, 포토레지스트 박리 공정, 검사 공정 등과 같은 많은 공정을 포함하고 있기 때문이다. 이에 따라, 최근에는 제조 공정을 더욱 단순화하여 제조 단가를 더욱 줄일 수 있는 방안이 요구된다.

따라서, 본 발명의 목적은 공정수를 단순화할 수 있는 액정표시패널 및 그 제조방법을 제공하는 것이다.

상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시패널은 기판 상에 형성된 게이트 라인 및 박막 트랜지스터의 게이트 전극을 포함하는 게이트 패턴과; 상기 게이트 패턴의 상면을 노출시키는 제1 절연층과; 제2 절연층을 사이에 두고 상기 게이트 전극과 중첩되게 형성된 액티브층과; 층간절연막을 사이에 두고 상기 게이트 라인과 교차하는 데이터 라인, 상기 데이터 라인 및 상기 액티브층의 소스영역과 접속된 소스전극; 상기 액티브층의 드레인 영역과 접속된 드레인 전극을 포함하는 데이터 패턴과; 상기 게이트 라인 및 데이터 라인과의 교차로 정의된 화소영역에서 상기 제1 절연층에 의해 상기 게이트 패턴과 절연되고 상기 드레인 전극과 접속되게 형성된 화소전극을 구비하는 것을 특징으로 한다.

상기 화소전극에 포함된 스토리지 하부전극과; 상기 스토리지 하부전극과 게이트 절연막을 사이에 두고 형성된 스토리지 상부전극을 포함하는 스토리지 캐패시터를 추가로 구비하는 것을 특징으로 한다.

상기 스토리지 캐패시터는 상기 게이트 절연막 위에서 상기 층간절연막의 컨택홀을 통해 상기 스토리지 상부전극과 접속된 액티브층을 추가로 구하는 것을 특징으로 한다.

상기 게이트 라인과 접속된 패드하부전극과; 상기 패드하부전극과 접속된 패드상부전극을 포함하는 게이트 패드부를 추가로 구비하는 것을 특징으로 한다.

상기 데이터 라인과 접속된 패드하부전극과; 상기 패드하부전극과 접속된 패드상부전극을 포함하는 데이터 패드부를 추가로 구비하는 것을 특징으로 한다.

상기 게이트 절연막과 액티브층은 동일 패턴으로 형성되는 것을 특징으로 한다.

상기 화소전극과 게이트 절연막 사이에 형성된 버퍼층을 추가로 구비하는 것 을 특징으로 한다.

상기 액티브층은 N 타입 및 P 타입 중 어느 하나인 것을 특징으로 한다.

상기 박막 트랜지스터가 포함되는 화상표시부를 구동하기 위한 구동회로용 제2 박막 트랜지스터를 추가로 구비하고, 상기 제2 박막 트랜지스터는 상기 제1 절연층이 감싸는 제2 게이트 전극과; 상기 제2 절연층을 사이에 두고 상기 제2 게이트 전극과 중첩되게 형성된 제2 액티브층과; 층간절연막을 사이에 두고 상기 제2 액티브층의 제2 소스영역과 접속된 제2 소스전극; 상기 제2 액티브층의 제2 드레인 영역과 접속된 제2 드레인 전극을 포함하는 것을 특징으로 한다.

본 발명의 실시예에 따른 액정표시패널의 제조방법은 제1 마스크 공정으로 형성된 포토레지스트 패턴을 이용하여 기판 상에 화소전극과, 그 위의 버퍼층을 형성하는 단계와; 상기 포토레지스트 패턴을 이용한 리프트-오프법으로 게이트 라인, 제1 및 제2 게이트 전극, 패드하부전극을 포함하는 게이트 패턴과, 상기 게이트 패턴과 화소전극을 절연시키는 제1 절연층을 형성하는 단계와; 제2 마스크 공정으로 상기 제1 및 제2 게이트 전극과 중첩되는 제2 절연층, 상기 제2 절연층을 사이에 두고 제1 및 제2 게이트 전극과 각각 중첩되는 제1 및 제2 액티브층을 형성하는 단계와; 제3 마스크 공정으로 상기 제1 및 제2 액티브층에 제1 불순물을 주입하는 단계와; 제4 마스크 공정으로 상기 제1 액티브층에 제2 불순물을 주입하는 단계와; 제5 마스크 공정으로 상기 제2 액티브층에 제3 불순물을 주입하는 단계와; 제6 마스크 공정으로 상기 제1 및 제2 액티브층을 덮으면서 제1 및 제2 소스영역과 제1 및 제2 드레인 영역을 노출시키는 층간절연막을 형성하는 단계와; 제7 마스크 공정 으로 상기 게이트 라인과 층간절연막을 사이에 두고 교차하는 데이터 라인, 상기 제1 및 제2 소스영역에 각각 접속되는 제1 및 제2 소스 전극, 제1 및 제2 드레인 영역에 각각 접속되는 제1 및 제2 드레인 전극, 상기 패드하부전극과 접속되는 패드상부전극을 형성하는 단계와; 제8 마스크 공정으로 상기 패드상부전극을 노출시키는 컨택홀을 갖는 보호막을 형성하는 단계를 포함하는 것을 특징으로 한다.

상기 화소전극에 포함된 스토리지 하부전극과; 상기 스토리지 하부전극과 게이트 절연막을 사이에 두고 형성된 스토리지 상부전극을 포함하는 스토리지 캐패시터를 형성하는 단계를 포함하는 것을 특징으로 한다.

상기 스토리지 캐패시터를 형성하는 단계는 상기 게이트 절연막 위에서 상기 층간절연막의 컨택홀을 통해 상기 스토리지 상부전극과 접속된 액티브층을 형성하는 단계를 추가로 포함하는 것을 특징으로 한다.

상기 화소전극과 게이트 절연막 사이에 버퍼층을 형성하는 단계를 추가로 포함하는 것을 특징으로 한다.

상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 도 5 내지 도 14를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 5는 본 발명에 따른 폴리실리콘형 TFT를 이용한 액정표시장치의 화상표시부를 나타내는 평면도이며, 도 6은 도 5에서 선 "Ⅱ-Ⅱ'"를 따라 절취한 액정표시장치 및 P형 TFT를 나타내는 단면도이다.

도 5 및 도 6을 참조하면, 본 발명에 따른 폴리실리콘형 TFT를 이용한 액정표시장치의 화상표시부는 절연되게 교차하는 게이트라인(102) 및 데이터라인(104)과, 게이트라인(102) 및 데이터라인(104)의 교차부에 위치하는 N형 TFT(130)와, 게이트라인(102) 및 데이터라인(104)의 교차로 정의된 영역에 형성되며 화상 TFT(130)와 접속되는 화소전극(122)을 구비한다.

N형 TFT(130)는 게이트라인(102)과 접속되는 게이트전극(106)과, 데이터라인(104)과 접속되는 소스전극(108)과, 층간절연막(136)을 관통하여 액티브층(114)과 접속되는 드레인전극(110)을 구비한다.

게이트 전극(106)은 제1 절연층(181)내에 안착되어 제2 절연층(150)을 사이에 두고 액티브층(114)과 중첩되게 형성된다. 소스전극(108)은 액티브층(114)과 층간절연막(136)을 사이에 두고 절연되게 형성되어 n+이온이 주입된 액티브층(114)의 소스영역(114S)과 소스접촉홀(124S)을 통해 접촉한다. 드레인 전극(110)은 액티브층(114)과 층간절연막(136)을 사이에 두고 절연되게 형성되어 n+이온이 주입된 액티브층(114)의 드레인영역(114D)과 드레인접촉홀(124D)을 통해 접촉된다. 여기서, 액티브층의 채널영역(114C)과 드레인영역(114D), 소스영역(114S) 사이에는 n-이온이 주입된 LDD 영역(114L)이 형성되어 상대적으로 높은 오프전류를 감소시키게 된다.

이러한 N형 TFT(130)는 게이트 라인(102)으로부터의 스캔 펄스에 응답하여 데이터 라인(104)으로부터의 비디오 신호, 즉 화소 신호를 액정셀(LC)에 충전되게 한다. 이에 따라, 액정셀(LC)은 충전된 화소 신호에 따라 광투과율을 조절하게 된 다.

화소 전극(122)은 N형 TFT(130)의 드레인 전극(110)과 접속된다. 화소 전극(122)은 충전된 화소전압에 의해 도시하지 않은 상부 기판에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 박막 트랜지스터 기판과 상부 기판 사이에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소 전극(122)을 경유하여 입사되는 광을 상부 기판 쪽으로 투과시키게 된다.

스토리지 캐패시터(160)는 N형 TFT(130)의 드레인전극(110)과 접속된 화소전극(122)에 포함된 스토리지 하부전극(137), 그 스토리지 하부전극(137)과 버퍼막(105) 및 제2 절연층(150)을 사이에 두고 중첩되는 스토리지 상부전극(119)으로 구성된다.

스토리지 상부전극(119)은 스토리지라인(152)과 제1 스토리지 접촉홀(123)을 통해 접속됨과 아울러 액티브층(151)과 제2 스토리지 접촉홀(121)을 통해 접속된다. 이러한, 스토리지 캐패시터(160)는 화소 전극(122)에 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 한다.

게이트 구동부(도시하지 않음)는 게이트 제어신호들에 의해 프레임마다 수평기간씩 순차적으로 게이트라인들(102)을 구동한다. 이 게이트 구동부에 의해 박막트랜지스터들이 수평라인 단위로 순차적으로 턴-온되어 데이타라인(104)을 액정셀과 접속시키게 된다.

데이터 구동부(도시하지 않음)는 수평기간마다 다수의 디지털 데이타신호 샘 플링하여 아날로그 데이터신호로 변환한다. 그리고 데이터 구동부는 아날로그 데이터신호를 데이타라인들(104)에 공급한다. 이에 따라, 턴-온된 박막트랜지스터에 접속된 액정셀들은 데이타라인들(104) 각각으로부터의 데이터신호에 응답하여 광투과율을 조절하게 된다.

이러한 게이트구동부 및 데이터 구동부는 CMOS구조로 연결된 다수개의 구동 P형 TFT(190)와 구동 N형 TFT(도시하지 않음)를 포함하게 된다. 구동 P형 TFT(190)는 액티브층의 소스 및 드레인영역(174S,174D)에 붕소 불순물이 주입된다. 구동 N형 TFT는 액티브층의 소스 및 드레인영역에 인이나 비소 불순물을 주입하게 된다. 또한, 구동 N형 TFT는 구동 P형 TFT(190)에 비해 높은 오프전류를 감소시키기 위해 LDD 영역이 마련된다.

이러한 구동 N형 및 P형 TFT(180) 각각은 하부기판(101) 상에 형성된 제1 절연층(181)내에 안착된 게이트 전극(106)과, 그 게이트 전극(106)과 제2 절연층(150)을 사이에 두고 중첩되는 액티브층(174)과, 액티브층(174)과 층간절연막(136)을 사이에 두고 중첩되게 형성되며 액티브층(174)과 접촉되는 소스전극(168) 및 드레인전극(170)을 구비한다.

게이트 패드부(135)는 게이트 라인(102)으로 부터 연장되는 게이트 패드 하부전극(116)과, 게이트 패드 하부전극(116)과 게이트 패드접촉홀(133)을 통해 접속된 게이트 패드 상부전극(129)을 구비한다. 한편, 게이트 구동부 대신 데이터 구동부가 기판 상에 형성되는 경우에는 게이트 패드부(135) 대신 데이터 패드부를 구비할 수 있다.

데이터 패드부는 제1 절연층 내에 안착되는 데이터 패드 하부전극과, 데이터 패드 하부전극과 데이터 패드접촉홀을 통해 접속된 데이터 패드 상부전극을 구비한다. 데이터 패드 상부전극은 데이터 라인으로 부터 연장된다.

여기서, 게이트 패드부(135) 및 데이터 패드부는 2중층구조로 형성되며, 2중층 구조중 어느 하나는 리패어용으로 이용될 수 있다.

도 7a 내지 도 14b는 본 발명에 따른 폴리 실리콘형 박막 트랜지스터를 이용한 정표시소자의 제조방법을 나타내는 단면도이다.

도 7a 내지 도 7d는 도 6에 도시된 박막 트랜지스터 어레이 기판의 제조방법 중 제1 마스크 공정을 나타낸 단면도이다.

하부기판(1) 상에 투명전도성물질(122a), 절연물질(105a) 및 포토레지스트가 전면 증착된다. 투명전극 물질로는 인듐주석산화물(Indium Tin Oxide : ITO)이나 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO)이 이용된다. 절연물질로는 SiO_2,SiNx, SiO₂/SiNx 등의 무기물이 이용된다.

이후, 제1 마스크를 이용한 포토리쏘그래피공정에 의해 포토레지스트가 패터닝됨으로써 7a에 도시된 바와 같이, 포토레지스트 패턴(125a)이 형성된다.

이 포토레지스트 패턴(125a)을 마스크로 이용한 식각공정에 의해 투명전도성물질, 절연물질이 패터닝됨으로써 도 7b에 도시된 바와 같이, 화소전극(122) 및 버퍼막(105)이 형성된다.

이후, 포토레지스터 패턴(125a)이 남아 있는 기판에 PECVD, 스퍼터링 등의 증착방법에 의해 도 7c에 도시된 바와 같이, 제1 절연물질(131a), 게이트 금속층(106a)이 전면 증착된다. 이후, 제1 절연물질(131a), 게이트 금속층(106a)이 전면 증착된 TFT 어레이 기판에서 리프트 오프(lift 0ff) 방법을 이용한 스트립 공정에 의해 포토레지스트 패턴(125a)이 제거된다. 이때 포토레지스트 패턴(125a) 위에 증착된제1 절연물질(131a), 게이트 금속층(106a)이 포토레지스트 패턴(125a)이 떨어져 나가면서 함께 제거되어 도 7d에 도시된 바와 같이 제1 절연층(131)과 게이트 전극(106), 게이트 라인(102) 및 게이트 패드 하부전극(116), 스토리지라인(152)을 포함하는 게이트 패턴이 형성된다.

도 8a 및 도 8b는 도 6에 도시된 박막 트랜지스터 어레이 기판의 제조방법 중 제2 마스크 공정을 나타낸 단면도이다.

제1 절연층(131)과 게이트 패턴이 형성된 기판 상에 PECVD, 스퍼터링 등의 증착방법에 의해 제2 절연물질(112a), 아몰포스 실리콘층(114a)이 순차적으로 증착된다. 이 후, 아몰퍼스 실리콘막이 레이저에 의해 결정화되어 폴리 실리콘막이 형성된다. 이어서, 제2 마스크를 이용한 포토리쏘그래피공정에 의해 포토레지스트가 패터닝되어 도 8a에 도시된 바와 같이, 포토레지스트 패턴(124a)이 형성된다.

이 포토레지스트 패턴(124a)을 마스크로 이용한 식각공정에 의해 폴리 실리콘막(114a), 제2 절연물질(150a) 및 버퍼막(105)이 패터닝된다. 이에 따라, 도 8b에 도시된 바와 같이 액티브층(114,151,174), 제2 절연층(150)이 형성된다.

이어서, 스트립공정에 의해 포토레지스트 패턴(124a)이 제거된다.

도 9는 도 6에 도시된 박막 트랜지스터 어레이 기판의 제조방법 중 제3 마스 크 공정을 나타낸 단면도이다.

액티브층(114,151,174) 및 제2 절연층(150)이 형성된 하부기판(101) 상에 층간 절연물질(136a)과 포토레지스트가 순차적으로 증착된다.

이어서, 제3 마스크를 이용한 포토리쏘그래피공정에 의해 포토레지스트가 패터닝됨으로써 포토레지스트 패턴(128a)이 형성된다. 이 포토레지스트 패턴(128a)은 N형 및 P형 TFT의 액티브층(114)의 일부를 제외하고 하부기판(101) 전면에 형성된다. 이 포토레지스트를 마스크로 이용하여 n-이온이 주입됨으로써 N형 및 P형 TFT의 액티브층(114,174)의 채널 영역(114C,174C)과 LDD영역(114L,174L)이 형성된다.

도 10는 도 6에 도시된 박막 트랜지스터 어레이 기판의 제조방법 중 제4 마스크 공정을 나타낸 단면도이다.

N형 및 P형 TFT의 액티브층의 채널 영역과 LDD영역이 형성된 하부기판(101) 상에 포토레지스트가 전면 증착된 후 제4 마스크를 이용한 포토리쏘그래피공정에 의해 포토레지스트가 패터닝됨으로써 포토레지스트 패턴(129a)이 형성된다. 이 포토레지스트 패턴(129a)은 N형 TFT의 액티브층(114)을 일부 노출시키며 스토리지캐패시터의 액티브층(114)과 P형 TFT의 액티브층(174)을 완전히 가리도록 형성된다.

이 포토레지스트 패턴(129a)을 마스크로 이용하여 N형 TFT의 액티브층(114)에 n+이온이 주입됨으로써 N형 TFT의 액티브층(114)의 소스영역(114S) 및 드레인 영역(114D)이 형성된다.

도 11는 도 6에 도시된 TFT 어레이 기판의 제조방법 중 제5 마스크 공정을 나타낸 단면도이다.

n+이온이 주입된 액티브층(114)이 형성된 하부기판(101) 상에 포토레지스트가 전면 증착된 후 제5 마스크를 이용한 포토리쏘그래피공정에 의해 포토레지스트가 패터닝됨으로써 포토레지스트 패턴(130a)이 형성된다. 이 포토레지스트패턴(130a)은 p형 TFT의 액티브층(174)의 일부만을 제외한 하부기판(101) 전면에 형성된다. 이러한 포토레지스트 패턴(130a)을 마스크로 이용하여 p형 TFT의 액티브층(174)에 p+이온이 주입됨으로써 p형 TFT의 액티브층(174)의 소스영역(174S)과 드레인 영역(174D)이 형성된다.

도 12a 및 도 12b는 도 6에 도시된 박막 트랜지스터 어레이 기판의 제조방법 중 제6 마스크 공정을 나타낸 단면도이다.

층간절연물질(136a)이 형성된 하부기판(101) 상에 포토레지스트가 순차적으로 증착된다. 이후, 제6 마스크를 이용한 포토리쏘그래피공정에 의해 포토레지스트가 패터닝된다. 이에 따라, 도 12a에 도시된 바와 같이, 포토레지스트 패턴(133a)이 형성된다.

이어서, 포토레지스트 패턴(133a)을 마스크로 이용한 포토리쏘그래피공정과 식각공정에 의해 층간절연패턴(136)이 패터닝된다. 이에 따라, 도 12b에 도시된 바와 같이 n형 및 p형 TFT의 소스영역(114S,174S)과 드레인 영역(114D,174D)을 노출시키는 소스접촉홀(124S)과 드레인 접촉홀(124D)과, 스토리지 라인(152)을 노출시키는 제1 스토리지 접촉홀(123)과, 스토리지 캐패시터(106)의 액티브층(151)을 노출시키는 제2 스토리지 접촉홀(121) 및 게이트 패드 하부전극(116)을 노출시키는 제1 패드접촉홀(133a)이 형성된다.

도 13a 및 도 13b는 도 6에 도시된 TFT 어레이 기판의 제조방법 중 제7 마스크 공정을 나타낸 단면도이다.

소스접촉홀(124S) 및 드레인 접촉홀(124D)이 형성된 하부기판(101) 상에 데이터 금속층이 전면 증착된 후 제7 마스크를 이용한 포토리쏘그래피공정에 의해 포토레지스트가 패터닝된다. 이에 따라, 도 13a에 도시된 바와 같이 포토레지스트 패턴(133a)이 형성된다.

이어서, 포토레지스트 패턴(133a)을 마스크로 이용한 포토리쏘그래피공정과 식각공정에 의해 데이터금속층이 패터닝된다. 이에 따라, N형 및 P형 TFT의 소스 및 드레인 전극(108,168,110,170), 스토리지 전극(119), 게이트 패드 상부전극(129)을 포함하는 데이터 패턴이 형성된다. 데이터 패턴에 포함되는 소스 및 드레인 전극(108,168,110,170)은 소스 및 드레인 접촉홀(124S,184S,124D,184D)을 통해 액티브층(114,174)의 소스 및 드레인 영역(114S,174S,114D,174D)과 접촉된다. 스토리지 상부전극(119)은 제1 스토리지 접촉홀(123)을 통해 스토리지 라인(152)과 접촉됨과 아울로 제2 스토리지 접촉홀(121)을 통해 스토리지 캐패시터(106)의 액티브층(151)고 접촉된다. 게이트 패드 상부전극(129)은 제1 패드접촉홀(133a)을 통해 게이트 패드 하부전극(116)과 접촉된다.

도 14a 및 도 14b는 도 6에 도시된 TFT 기판의 제조방법 중 제8 마스크 공정을 나타낸 단면도이다.

데이터 패턴이 형성된 하부기판(101) 상에 도 14a에 도시된 바와 같이 보호 막(118a)이 형성된다. 이 후 제8 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 보호막(118a)이 패터닝된다. 이에 따라, 도 14b에 도시된 바와 같이 게이트 패드 상부전극(129)을 노출시키는 제2 패드접촉홀(133b)이 형성된다.

이와 같이, 본 발명에 따른 액정표시소자 및 그 제조방법은 화소전극 및 버퍼막의 패터닝 공정에서 이용된 포토레지스트 패턴의 스트립 공정으로 그 위의 게이트 금속층 및 제1 절연물질을 패터닝하여 게이트 패턴 및 제1 절연층을 형성함으로써 마스크 공정수를 줄일 수 있다. 이로써, 제조단가가 절감됨으로써 수율을 향상시킬 수 있다.

상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그 제조방법은 제1 마스크 공정에 의해 화소전극 및 버퍼막을 패터닝하고 이에 이용된 포토레지스트 패턴의 스트립공정으로 게이트 패턴 및 제1 절연층을 형성하다. 이에 따라, 종래 9 마스크 공정에서 8마스크공정으로 박막 트랜지스터 어레이 기판을 제조할 수 있게 되므로 그 박막 트랜지스터 어레이 기판의 구조 및 공정을 단순화하여 제조 원가 절감할 수 있음과 아울러 제조 수율을 향상시킬 수 있게 된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims

기판상에 화소영역을 정의하도록 교차되어 형성되는 게이트 라인 및 데이터 라인;

상기 게이트 라인 및 데이터 라인에 의한 교차영역에 형성되는 박막 트랜지스터;

상기 박막 트랜지스터의 게이트 전극을 포함하는 게이트 패턴;

상기 게이트 패턴의 상면을 노출시키는 제 1 절연층;

상기 게이트 패턴 및 제 1 절연층 상에 형성되는 제 2 절연층;

상기 제 2 절연층 상에 형성되고, 상기 게이트 전극과 중첩되는 액티브층;

상기 데이터 라인 및 액티브층의 소스영역과 접속되는 소스전극;

상기 액티브층의 드레인 영역과 접속되는 드레인 전극;

상기 드레인 전극과 접속되고, 상기 제 1 절연층에 의해 상기 게이트 패턴과 절연되는 화소전극; 및

상기 화소 전극에 충전되는 화소 신호를 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 하는 스토리지 커패시터;를 포함하고,

상기 화소전극은 상기 스토리지 커패시터의 스토리지 하부전극과 일체로 형성되는 것을 특징으로 하는 액정표시패널.
제 1 항에 있어서

상기 스토리지 커패시터는,

상기 스토리지 하부전극 상에 형성되는 제 2 절연층; 및

상기 제 2 절연층 상에 형성되는 스토리지 상부전극;을 포함하는 것을 특징으로 하는 액정표시패널.
제 2 항에 있어서

상기 스토리지 캐패시터는 상기 제 2 절연층 위에서 층간절연막의 컨택홀을 통해 상기 스토리지 상부전극과 접속되는 액티브층을 더 포함하는 것을 특징으로 하는 액정표시패널.
제 1 항에 있어서

상기 게이트 라인과 접속된 패드하부전극과;

상기 패드하부전극과 접속된 패드상부전극을 포함하는 게이트 패드부를 추가로 구비하는 것을 특징으로 하는 액정표시패널.
제 1 항에 있어서

상기 데이터 라인과 접속된 패드하부전극과;

상기 패드하부전극과 접속된 패드상부전극을 포함하는 데이터 패드부를 추가로 구비하는 것을 특징으로 하는 액정표시패널.
제 1 항에 있어서

상기 제 2 절연층과 액티브층은 동일 패턴으로 형성되는 것을 특징으로 하는 액정표시패널.
제 1 항에 있어서

상기 화소전극과 제 2 절연층 사이에 형성된 버퍼층을 추가로 구비하는 것을 특징으로 하는 액정표시패널.
제 1 항에 있어서

상기 액티브층은 N 타입 및 P 타입 중 어느 하나인 것을 특징으로 하는 액정표시패널.
제 1 항에 있어서

상기 박막 트랜지스터가 포함되는 화상표시부를 구동하기 위한 구동회로용 제 2 박막 트랜지스터를 더 포함하고,

상기 제 2 박막 트랜지스터는 상기 제 1 절연층이 감싸는 제 2 게이트 전극;

상기 제 2 게이트 전극 상에 형성되는 제 2 절연층;

상기 제 2 절연층 상에 형성되며 상기 제 2 게이트 전극과 중첩되는 제 2 액티브층;

상기 제 2 액티브층의 제 2 소스영역과 접속되는 제 2 소스전극; 및

상기 제 2 액티브층의 제 2 드레인 영역과 접속되는 제 2 드레인 전극;을 포함하는 것을 특징으로 하는 액정표시패널.
제1 마스크 공정으로 형성된 포토레지스트 패턴을 이용하여 기판상에 화소전극을 형성하는 단계;

상기 포토레지스트 패턴을 이용한 리프트-오프법으로 게이트 라인, 제 1 게이트 전극 및 제 2 게이트 전극, 패드하부전극을 포함하는 게이트 패턴과, 상기 게이트 패턴과 화소전극을 절연시키는 제 1 절연층을 형성하는 단계;

제2 마스크 공정으로 상기 제 1 게이트 전극 및 제 2 게이트 전극과 중첩되는 제 2 절연층, 상기 제 1 게이트 전극 및 제 2 게이트 전극과 각각 중첩되는 제 1 액티브층 및 제 2 액티브층을 형성하는 단계;

제3 마스크 공정으로 상기 제 1 액티브층 및 제 2 액티브층에 제1 불순물을 주입하는 단계;

제4 마스크 공정으로 상기 제 1 액티브층에 제 2 불순물을 주입하는 단계;

제5 마스크 공정으로 상기 제 2 액티브층에 제 3 불순물을 주입하는 단계;

제6 마스크 공정으로 상기 제 1 액티브층 및 제 2 액티브층을 덮으면서 상기 에 1 액티브층의 제 1 소스영역 및 제 1 드레인 영역과 상기 제 2 액티브층의 제 2 소스영역 및 제 2 드레인 영역을 노출시키는 층간절연막을 형성하는 단계;

제7 마스크 공정으로 상기 게이트 라인과 교차하여 형성되는 데이터 라인, 상기 제 1 소스영역 및 제 2 소스영역에 각각 접속되는 제 1 소스전극 및 제 2 소스 전극, 상기 제 1 드레인 영역 및 제 2 드레인 영역에 각각 접속되는 제 1 드레인 전극 및 제 2 드레인 전극, 상기 패드하부전극과 접속되는 패드상부전극을 형성하는 단계; 및

제8 마스크 공정으로 상기 패드상부전극을 노출시키는 컨택홀을 갖는 보호막을 형성하는 단계;를 포함하고,

상기 화소전극을 형성하는 단계에서, 상기 화소전극은 상기 화소 전극에 충전되는 화소 신호를 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 하는 스토리지 커패시터의 스토리지 하부전극과 일체로 형성되는 것을 특징으로 하는 액정표시패널의 제조방법.
제 10 항에 있어서

상기 스토리지 커패시터를 형성하는 단계는,

상기 화소전극에 포함되는 스토리지 하부전극을 형성한 후, 상기 스토리지 하부전극 상에 제 2 절연층을 형성하고; 및

상기 제 2 절연층 상에 스토리지 상부전극;을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
제 11 항에 있어서

상기 스토리지 캐패시터를 형성하는 단계는

상기 제 2 절연층 위에서 상기 층간절연막의 컨택홀을 통해 상기 스토리지 상부전극과 접속된 액티브층을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
제 10 항에 있어서

상기 화소전극과 제 2 절연층 사이에 버퍼층을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.