KR20040059092A - 액정표시소자 및 그 제조방법 - Google Patents

액정표시소자 및 그 제조방법 Download PDF

Info

Publication number
KR20040059092A
KR20040059092A KR1020020085625A KR20020085625A KR20040059092A KR 20040059092 A KR20040059092 A KR 20040059092A KR 1020020085625 A KR1020020085625 A KR 1020020085625A KR 20020085625 A KR20020085625 A KR 20020085625A KR 20040059092 A KR20040059092 A KR 20040059092A
Authority
KR
South Korea
Prior art keywords
electrode
gate
thin film
film transistor
forming
Prior art date
Application number
KR1020020085625A
Other languages
English (en)
Other versions
KR100905017B1 (ko
Inventor
조소행
김민주
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020020085625A priority Critical patent/KR100905017B1/ko
Priority to US10/601,784 priority patent/US6930733B2/en
Publication of KR20040059092A publication Critical patent/KR20040059092A/ko
Priority to US11/004,100 priority patent/US7477335B2/en
Application granted granted Critical
Publication of KR100905017B1 publication Critical patent/KR100905017B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Abstract

본 발명은 액정표시소자 및 그 제조방법에 관한 것으로, 기판 상에 박막트랜지스터를 형성하는 단계와; 상기 기판 상에 종횡으로 배열되어 화소를 정의하는 게이트 라인 및 데이터 라인을 형성하는 단계와; 상기 게이트 라인과 데이터 라인의 교차부에 형성된 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터가 형성된 기판 전면에 절연층을 증착한 후, 인쇄방식을 통하여 패터닝하여 데이터 라인 및 박막트랜지스터 상에 스트립 형태의 보호막을 형성하는 단계를 포함하여 이루어진다.

Description

액정표시소자 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND FABRICATION METHOD THEREOF}
본 발명은 액정표시소자 및 그 제조방법에 관한 것으로, 더욱 상세하게는 인쇄방식에 유리한 보호막을 가지는 액정표시소자 및 그 제조방법에 관한 것이다.
표시소자들, 특히 액정표시소자(Liquid Crystal Display Device)와 같은 평판표시장치(Flat Panel Display)에서는 각각의 화소에 박막트랜지스터와 같은 능동소자가 구비되어 표시소자를 구동하는데, 이러한 방식의 표시소자의 구동방식을 흔히 액티브 매트릭스(Active Matrix) 구동방식이라 한다. 이러한 액티브 매트릭스방식에서는 상기한 능동소자가 매트릭스형식으로 배열된 각각의 화소에 배치되어 해당 화소를 구동하게 된다.
도 1은 액티브 매트릭스방식의 액정표시소자를 나타내는 도면이다. 도면에 도시된 구조의 액정표시소자는 능동소자로서 박막트랜지스터(Thin Film Transistor)를 사용하는 TFT-LCD이다. 도면에 도시된 바와 같이, 종횡으로 배열된 게이트 라인(2)과 데이터 라인(4)이 화소 영역을 정의한다. 상기 게이트 라인(2)과 데이터 라인(4)의 교차점 부근에는 각 화소의 구동을 독립적으로 제어하기 위한 박막트랜지스터(10)가 형성되어 있으며, 박막트랜지스터(10)는 상기 게이트 라인(2)과 연결된 게이트 전극(2a)과, 상기 게이트 전극(2a) 위에 형성되어 게이트 전극(2a)에 주사신호가 인가됨에 따라 활성화되는 반도체층(5)과, 상기 반도체층(5) 위에 형성된 소스/드레인 전극(4a/4b)으로 구성된다. 상기 화소 영역에는 상기 소스/드레인 전극(4a/4b)과 연결되어 반도체층(5)이 활성화됨에 따라 상기 소스/드레인 전극(4a/4b)을 통해 화상신호가 인가되어 액정(도면표시하지 않음)을 동작시키는 화소 전극(7)이 형성되어 있으며, 화소 전극(7)은 드레인 콘택홀(8a)을 통하여 드레인 전극(4b)과 접속한다.
한편, 상기 게이트 라인(2) 상에는 스토리지 전극(6)이 독립적으로 형성되어 있으며, 상기 게이트 라인(2)과 스토리지 라인(6) 사에는 게이트 절연막(미도시)이 개재되어 있다. 상기 스토리지 라인(6)과 중첩하는 게이트 라인(2)은 게이트 절연막을 사이에 두고 스토리지 커패시터(Cst)를 형성하고, 스토리지 전극(6)은 스토리지 콘택홀(8b)을 통하여 화소 전극(7)과 접속한다. 스토리지 커패시터(Cst)는 게이트 전극(2a)에 게이트 신호가 인가되는 동안 게이트 전압을 충전한 후, 다음 게이트 라인 구동시 화소 전극(7)에 데이터 전압이 공급되는 동안 충전된 전압을 방전하여 화소 전극(7)의 전압 변동을 방지하는 역할을 한다.
도 2는 도 1에서 I-I'의 절단면으로 화소 내에 배치되는 박막트랜지스터(10) 및 스토리지 커패시터(Cst)의 구조를 나타낸 도면이다. 도면에 도시된 바와 같이, 상기 박막트랜지스터(10)는 유리와 같은 투명한 절연물질로 이루어진 기판(1)과, 상기 기판(1) 위에 형성된 게이트 전극(2a)과, 게이트 전극(2a)이 형성된 기판(1) 전체에 걸쳐 적층된 게이트 절연층(13)과, 상기 게이트 절연층(13) 위에 형성되어 게이트 전극(2a)에 신호가 인가됨에 따라 활성화되는 반도체층(5)과, 상기 반도체층(5) 위에 형성된 소스/드레인 전극(4a/4b)과, 상기 소스/드레인 전극(4a/4b) 위에 형성되어 소자를 보호하는 보호층(passivation layer;15)으로 구성되어 있으며,그 상부에는 드레인 콘택홀(8a)을 통하여 드레인 전극(4b)과 접속하는 화소 전극(7)이 형성되어 있다.
상기와 같은 박막트랜지스터(10)의 소스/드레인 전극(4a/4b)은 화소 내에 형성된 화소 전극과 전기적으로 접속되어, 상기 소스/드레인 전극(4a/4b)을 통해 화소 전극에 신호가 인가됨에 따라 액정을 구동하여 화상을 표시하게 된다.
한편, 상기 스토리지 커패시터(Cst)는 박막트랜지스터(10)의 게이트 전극(2a)과 함께 형성된 게이트 라인(2)과, 소스/드레인 전극(4a/4b)과 함께 형성된 스토리지 전극(6) 및 그 사이에 형성된 게이트 절연막(13)으로 구성된다. 그리고, 상기 박막트랜지스터(10) 및 스토리지 커패시터(6)를 포함하는 기판(1) 전면에 걸쳐서 보호막(15)이 형성되어 있다. 또한, 상기 보호막(15)에는 드레인 전극(4b) 및 스토리지 전극(6)의 일부를 노출시키는 콘택홀(8a,8b)이 형성되어 있으며, 상기 드레인 전극(4b) 및 스토리지 전극(6)은 콘택홀(8a, 8b)을 통하여 보호막(15) 상에 형성된 화소 전극(7)과 전기적으로 접속한다.
상기한 바와 같이 구성된 액정표시소자는 포토 마스크 공정에 의해서 제작되며, 포토 마스크 공정은 포토레지스트(Photo-Resist) 도포, 정렬 및 노광, 현상, 세정 등 일련의 연속공정으로 이루어지며, 다수회의 포토공정을 반복해야만 하기 때문에 생산성이 저하된다는 문제점이 있었다.
또한, 보호막의 콘택홀 형성시 포토레지스트 노광 후, 현상과정에서 제거되지 않고 남아있는 포토레지스트 잔막으로 인하여 화소전극과 전기적으로 접속하는 드레인 전극 및 스토리지 전극들 간의 접촉저항이 증가하여 화질이 저하되는 문제점이 있다.
따라서, 본 발명은 상기한 문제를 해결하기 위한 것으로, 인쇄방식에 의해 한번의 공정으로 액정표시소자 패턴을 형성할 수 있는 액정표시소자의 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 데이터 라인과 화소전극 방지영역 및 박막트랜지스터 영역에만 보호막을 형성하여, 드레인 전극 및 스토리지 전극과 화소전극을 직접 접촉시킴으로써, 이들의 접촉 저항을 줄여 화질을 향상시키고, 인쇄방식에 유리한 보호막 구조를 가지는 액정표시소자를 제공하는데 있다.
도 1은 일반적인 액정표시소자의 구조를 나타내는 평면도.
도 2는 도 1에서 I-I'의 절단면도.
도 3은 본 발명의 인쇄방식에 의한 액정표시소자의 패턴형성방법을 나타내는 도면.
도 4는 식각 대상층이 보호층인 경우, 콘택홀 형성시 발생될 수 있는 불량을 도시한 평면도.
도 5는 본 발명의 제 1실시예에 따른 액정표시소자를 나타낸 도면.
도 6은 본 발명의 제 2실시예에 따른 액정표시소자를 나타낸 도면.
도 7은 본 발명의 제 3실시예에 따른 액정표시소자를 나타낸 도면.
**** 도면의 주요부분에 대한 부호의 설명 ****
100: 클리체 110: 닥터블레이드
120: 인쇄롤 131: 식각대상층
202: 게이트 라인 204: 데이터 라인
206: 스토리지 전극 215: 보호막
306,406: 스토리지 라인
상기한 목적을 달성하기 위한 본 발명의 액정표시소자는 투명한 기판 상에 종횡으로 배열되어 화소를 정의하는 게이트 라인 및 데이터 라인과; 상기 게이트 라인과 데이터 라인의 교차부에 형성된 박막트랜지스터와; 상기 데이터 라인 및 박막트랜지스터 상에 스트립 형태로 형성된 보호막을 포함하여 구성되며, 상기 박막트랜지스터는 게이트 전극과; 상기 게이트 전극 상에 형성된 반도체층과; 상기 반도체층 상에 형성된 소스/드레인 전극으로 구성된다. 또한, 상기 게이트 라인과 데이터 라인 사이에는 이들을 전기적으로 절연시키기 위한 게이트 절연막이 추가로 형성되어 있으며, 상기 게이트 라인과 데이터 라인에 의해서 정의된 화소 영역에는 박막트랜지스터의 드레인 전극과 직접 접속하는 화소전극이 형성되어 있다.
상기한 바와 같은 구조를 가지는 액정표시소자의 제조방법은 투명한 기판을준비하는 단계와; 상기 기판 상에 종횡으로 배열되어 화소를 정의하는 게이트 라인 및 데이터 라인을 형성하는 단계와; 상기 게이트 라인과 데이터 라인의 교차부에 형성된 박막트랜지스터를 형성하는 단계와; 상기 데이터 라인 및 박막트랜지스터 상에 스트립 형태의 보호막을 형성하는 단계를 포함하여 이루어진다.
상기 액정표시소자를 구성하는 박막트랜지스터 또는 보호막 패턴들을 형성하는데 있어서 인쇄방식을 사용할 수 있다.
인쇄방식을 통한 패턴형성방법은 기판에 형성하고자 하는 패턴과 대응하는 위치에 오목한 홈이 형성된 클리체를 준비하는 단계와; 상기 클리체의 오목한 홈 내부에 레지스트를 충진하는 단계와; 상기 오목한 홈에 충진된 레지스트를 인쇄롤에 전사시킨 후, 이를 다시 기판의 식각대상층 상에 재전사 시키는 단계로 이루어지며, 이후에, 상기 인쇄롤에 의해서 전사된 레지스트 패턴을 마스크로 하여 기판의 식각공정이 진행된다. 이때, 상기 기판의 식각 대상층은 금속층, SiOx 또는 SiNx로 이루어진 절연층, 반도체층이 될 수 있으며, 상기 금속층은 액정표시소자의 게이트전극, 소스/드레인 전극 및 스토리지 전극을 형성하고, 절연층은 게이트 절연막 또는 보호막을 형성하게 된다.
상기와 같은 인쇄방식을 통한 액정표시소자의 제조방법은 포토 마스크 공정을 생략하고 한번의 인쇄공정으로 마스크 패턴을 형성할 수 있기 때문에 공정을 더욱 단순화 할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시소자의 패턴형성방법에 대해 상세히 설명한다.
도 3은 본 발명에 따른 인쇄방식을 이용하여 기판 상에 레지스트 패턴을 형성하는 방법을 나타내는 도면이다. 인쇄방식에서는 우선, 도 3a에 도시한 바와 같이, 기판에 형성하고자 하는 패턴과 대응하는 위치에 오목한 홈(101)이 형성된 클리체(100)를 준비한 다음, 그 상부에 레지스트(103)를 도포한다. 이후에 닥터블레이드(110)를 사용하여 클리체(100)의 표면에 접촉시킨 후, 이를 평평하게 밀어줌으로써, 홈(101) 내부에 레지스트(103)가 충진됨과 동시에 클리체(100) 표면에 남아 있는 레지스트는 제거된다.
도 3b에 도시된 바와 같이, 상기 클리체(100)의 홈(101) 내부에 충진된 레지스트(104)는 상기 클리체(100)의 표면에 접촉하여 회전하는 인쇄롤(120)의 표면에 전사된다. 상기 인쇄롤(110)은 제작하고자 하는 표시소자의 패널의 폭과 동일한 폭으로 형성되며, 패널의 길이와 동일한 길이의 원주를 갖는다. 따라서, 1회의 회전에 의해 클리체(100)의 홈(101)에 충진된 레지스트(103)가 모두 인쇄롤(120)의 원주 표면에 전사된다.
이후, 도 3c에 도시된 바와 같이, 상기 인쇄롤(120)에 전사된 레지스트(105)를 기판(130) 위에 형성된 식각대상층(131)의 표면과 접촉시킨 상태에서 인쇄롤(120)을 회전시킴에 따라 상기 인쇄롤(120)에 전사된 레지스트(104)가 식각대상층(131)에 전사되며, 이 전사된 레지스트에 UV 조사 또는 열을 가하여 건조시킴으로써 레지스트 패턴(107)을 형성한다. 이때에도 상기 인쇄롤(120)의 1회전에 의해 표시소자의 기판(120) 전체에 걸쳐 원하는 패턴(107)을 형성할 수 있게 된다.
상기한 바와 같이, 인쇄방식에서는 클리체(100)와 인쇄롤(120)을 원하는 표시소자의 크기에 따라 제작할 수 있으며, 1회의 전사에 의해 기판(130)에 패턴을 형성할 수 있으므로, 대면적 표시소자의 패턴도 한번의 공정에 의해 형성할 수 있게 된다.
상기 식각대상층은(131)은 박막트랜지스터의 게이트 전극이나 소스/드레인 전극, 게이트 라인, 데이터 라인 혹은 화소전극 및 스토리지 전극과 같은 금속패턴을 형성하기 위한 금속층 또는 반도체층일수 있으며, SiOx나 SiNx와 같이 절연층일 수도 있다.
금속층이나 절연층 위에 상기와 같은 레지스트 패턴(107)을 형성한 후 일반적인 에칭공정에 의해 금속층이나 절연층을 식각함으로써 원하는 패턴의 금속층(즉, 게이트 라인, 데이터 라인 및 박막트랜지스터의 전극구조)이나 절연층(예를 들면, 컨택홀 등)을 형성할 수 있게 된다.
상기와 같이 인쇄방식은 1회의 공정에 의해 레지스트 패턴을 생성할 수 있으며, 특히, 종래의 포토 마스크 공정에 비해 공정이 단순하고 공정시간을 단축 할 수 있다는 장점을 가진다.
그런데, 상기와 같은 인쇄방식도 콘택홀과 같은 수 ㎛의 미세 패턴을 형성하는데에는 여전히 패턴 불량을 초래하는 문제가 있었다. 즉, 종래 기술에서도 설명한 바와 같이, 박막트랜지스터의 상부에는 박막트랜지스터의 드레인 전극 및 스토리지 전극의 일부를 노출시키는 콘택홀이 형성되어 있으며, 상기 콘택홀을 통하여 보호막 위에 형성된 화소 전극이 드레인 전극 및 스토리지 전극과 전기적으로 접속하게 된다. 그러나, 콘택홀은 그 크기가 수 ㎛이기 때문에 상기와 같은 인쇄법으로는 정확한 패턴을 형성하기가 어렵다. 이를 좀더 상세히 설명하면, 상기 콘택홀을 형성하기 위해서는 도 4에 도시한 바와 같이 콘택홀 영역(155)을 제외한 보호막(150) 상에 레지스트(160)를 형성해야 하며, 상기 레지스트(160)를 마스크로 하여 노출된 보호막(150a)을 식각함에 따라 콘택홀이 형성된다. 상기 레지스트(160)는 인쇄롤(미도시)이 보호막(160) 위를 회전함과 동시에 형성되는데, 이때, 상기 인쇄롤은 보호막(160)에 어느 정도 압력을 인가하게 된다. 이에 따라 상기 콘택홀과 같은 미세한 패턴의 경우 확대도면에 나타낸 바와 같이 콘택홀 영역(155) 내부에까지 레지스트(160)가 번지게 된다. 심할 때에는 상기 콘택홀 영역(155)이 레지스트(160)에 의해서 완전히 메워지는 경우도 발생하게 된다.
이와 같이, 콘택홀 패턴이 제대로 형성되지 않으면, 보호막의 식각이 제대로 이루어지지 않게 된다. 이에 따라, 드레인 전극 및 스토리지 전극과 화소 전극과의 접촉이 이루어지지 않아 접촉저항이 증가함에 따라 박막트랜지스터의 구동에 불량 및 화질을 저하되는 문제를 발생시키게 된다.
본 발명에서는 특히 이러한 문제를 해결하기 위해 인쇄방식에 유리한 보호막구조를 가지는 액정표시소자를 제공한다.
도 5는 본 발명에 따른 액정표시소자를 개략적인 나타낸 도면으로, 도 5a는 평면도이고, 도 5b는 도 5a의 II-II' 절단면으로 화소 내에 배치되는 박막트랜지스터(210) 및 스토리지 커패시터(Cst)의 구조를 나타낸 도면이다.
도면에 도시한 바와 같이, 본 발명에 의한 액정표시소자는 종횡으로 배열된 게이트 라인(202)과 데이터 라인(204)이 화소 영역을 정의한다. 상기 게이트라인(202)과 데이터 라인(204)의 교차점 부근에는 각 화소의 구동을 독립적으로 제어하기 위한 박막트랜지스터(210)가 형성되어 있으며, 박막트랜지스터(210)는 상기 게이트 라인(202)과 연결된 게이트 전극(202a)과, 상기 게이트 전극(202a) 위에 형성되어 게이트 전극(202a)에 주사신호가 인가됨에 따라 활성화되는 반도체층(205)과, 상기 반도체층(205) 위에 형성된 소스/드레인 전극(204a/204b)으로 구성된다. 상기 화소 영역에는 상기 소스/드레인 전극(204a/204b)과 연결되어 반도체층(205)이 활성화됨에 따라 상기 소스/드레인 전극(204a/204b)을 통해 화상신호가 인가되어 액정(도면표시하지 않음)을 동작시키는 화소 전극(207)이 형성되어 있으며, 화소 전극(207)은 드레인 전극(204b)과 직접 접속한다.
또한, 상기 박막트랜지스터(210) 및 데이터 라인(204) 상에는 데이터 라인(204)을 따라 형성된 보호막(215)이 스트립 형태로 배치되어 있다. 상기 보호막(215)은 박막트랜지스터(200)를 보호하고, 데이터 라인(204)과 이에 인접하는 화소 전극(207)간의 쇼트를 방지한다. 아울러, 상기 게이트 라인(202)과 데이터 라인(204)에 의해서 정의된 화소영역과 게이트 라인(202)위에 배치된 스토리지 전극(206) 및 드레인 전극(204b)의 일부는 모두 노출되어 있으며, 그 상부에 화소 전극(207)이 형성되어 있다. 따라서, 상기 드레인 전극(204b) 및 스토리지 전극(206)은 보호막의 콘택홀 없이도 바로 화소 전극(207)과 접촉할 수 있으며, 상기 스토리지 전극(206)은 그 하부에 형성된 게이트 라인(202)과 스토리지 커패시터(Cst)를 형성한다.
한편, 도 5b에 도시된 바와 같이, 상기 박막트랜지스터(210)는 유리와 같은투명한 절연물질로 이루어진 기판(201)과, 상기 기판(201) 위에 형성된 게이트 전극(202a)과, 게이트 전극(202a)이 형성된 기판(201) 전체에 걸쳐 적층된 게이트 절연층(213)과, 상기 게이트 절연층(213) 위에 형성되어 게이트 전극(202a)에 신호가 인가됨에 따라 활성화되는 반도체층(205)과, 상기 반도체층(205) 위에 형성된 소스/드레인 전극(204a/204b)으로 구성되어 있으며 그 상부에는 박막트랜지스터 소자를 보호하는 보호막(passivation layer;215)이 형성되어 있다. 이때, 보호막(215)은 도 5의 설명에서 언급한 바와 같이, 드레인 전극(204b)을 제외한 박막트랜지스터 상부에만 형성되어 있으며, 노출된 드레인 전극(204b) 및 스토리지 전극(206)은 그 위에 형성된 화소 전극(207)과 직접 접촉하고 있다.
상기와 같은 박막트랜지스터(210)의 소스/드레인 전극(204a/204b)은 화소 내에 형성된 화소 전극과 전기적으로 접속되어, 상기 소스/드레인 전극(204a/204b)을 통해 화소 전극에 신호가 인가됨에 따라 액정을 구동하여 화상을 표시하게 된다.
한편, 상기 스토리지 커패시터(Cst)는 박막트랜지스터(210)의 게이트 전극(202a)과 함께 형성된 게이트 라인(202)과, 소스/드레인 전극(204a/204b)과 함께 형성된 스토리지 전극(206) 및 그 사이에 형성된 게이트 절연막(213)으로 구성되며, 게이트 전극(202a)에 게이트 신호가 인가되는 동안 게이트 전압을 충전한 후, 다음 게이트 라인 구동시 화소 전극(207)에 데이터 전압이 공급되는 동안 충전된 전압을 방전하여 화소 전극(207)의 전압 변동을 방지하는 역할을 한다.
상기와 같은 구조를 가지는 액정표시소자는 다음과 같은 공정을 통하여 제작되며, 도 5b를 참조하여 그 공정단계를 설명하도록 한다.
먼저, 투명한 기판(201) 위에 Al. AlNd, Cr, Mo, Cu등과 같은 금속물질을 스퍼터링 방법으로 증착한 후, 패터닝하여 게이트 전극(202a) 및 게이트 라인(202)을 형성한 다음, 상기 게이트 전극(202a) 및 게이트 라인(202)이 형성된 기판(201) 전면에 SiNx 또는 SiOx과 같은 무기막을 증착하여 게이트 절연막(213)을 형성한다. 이어서, 상기 게이트 절연막(213) 상에 비정질 실리콘 및 인(p)과 같은 불순물이 도핑된 n+비정질 실리콘을 순차적으로 적층한 다음, 이를 패터닝하여 반도체층(205)을 형성한다. 이후에, 상기 반도체층(205) 및 게이트 절연막(213) 상에 Mo, MoW, MoTa, MoNb, Cr, W과 같은 금속물질을 스퍼터링 방법을 통하여 증착한 후, 이를 패터닝하여 반도체층(205) 상에 소정간격 이격하는 소스/드레인 전극(204a,204b)과 상기 게이트 라인(202)과 중첩하는 스토리지 전극(204) 형성하여 박막트랜지스터(210) 및 스토리지 커패시터(Cst)를 제작한다. 그다음, 상기 박트랜지스터(210) 및 커패시터(Cst)가 형성된 기판(201) 전면에 SiOx 또는 SiNx와 같은 무기물질이나. BCB 또는 아크릴과 같은 유기물질을 도포한 다음, 이를 패터닝하여 박막트랜지스터(210) 및 데이터 라인(204)과 화소 전극(207)간의 쇼트 방지영역을 따라 스트립(strip) 형태로 배치되는 보호막(215)을 형성한다.
상기한 바와 같은 공정 단계를 통해서 이루어지는 액정표시소자는 도 3에서 설명한 인쇄방식을 통하여 제작할 수 있다. 특히, 보호막(215)을 형성하는데 있어서, 수㎛의 콘택홀을 형성하지 않고, 데이터 라인(204)과 화소 전극(207)간의 쇼트 방지영역 및 박막트랜지스터 영역에만 형성함으로써, 인쇄방식에서 발생되는 패턴 불량을 막을 수가 있다.
또한, 드레인 전극(204b) 및 스토리지 전극(206)은 콘택홀을 통하지 않고, 화소 전극(207)과 직접 접촉되어 있기 때문에 종래에 비하여 이들간의 접촉저항을 줄일 수가 있으며, 이에 따라 화질을 더욱 향상시킬 수가 있다.
도 6내지 도 7은 본 발명의 다른 실시예로써, 도 6a 및 도 7a는 평면도이고, 도 6b 및 7b는 도 6a 및 도 7a의 III-III'와 IV-IV' 절단면을 각각 나타낸 것이다.
도 6내지 도 7에 도시된 본 발명의 다른 실시예들은 스토리지커패시터를 형성하기 위한 별도의 스토리지 라인이 마련되어 있으며, 상기 스토리지 라인을 제외한 모든 구성이 이전 실시예(도 5)와 동일하다. 따라서, 이전도면과 동일한 구성은 동일한 부호를 사용하고, 그 차이점만을 설명하기로 한다.
먼저, 도 6에 도시된 바와 같이, 게이트 라인(202)과 평행한 스토리지 라인(306)을 별도로 형성하고, 그 위에 화소전극(207)을 형성하여 스토리지 커패시터(Cst)를 형성할 수 있다. 이때에도, 스토리지 커패시터(Cst)는 게이트 라인(202)과 평행하게 배치된 스토리지 라인(306)과 그 위에 도포된 게이트 절연막(213) 및 상기 게이트 절연막(213) 위에 스토리지 라인(306)과 중첩되도록 형성된 화소전극(207)에 의해서 형성된다. 상기 스토리지 라인(306)은 게이트 라인(202) 형성시 함께 패터닝되어 형성된다.
한편, 도 7에 도시된 바와 같이, 데이터 라인(204) 평행한 스토리지 라인(406)을 별도로 형성하고, 그 위에 화소전극(207)을 직접콘택하여 형성할 수도 있다. 이때, 스토리지 커패시터(Cst)는 데이터 라인(204)과 평행하게 배치된 스토리지 라인(406)과 그 위에 도포된 보호막(215) 및 상기 보호막(215) 위에 스토리지라인(406)과 중첩되도록 형성된 화소전극(207)에 의해서 형성된다. 상기 스토리지 라인(406)은 데이터 라인(204) 형성시 함께 패터닝되어 형성된다.
도 6내지 도 7에 도시된 바와 같이, 별도의 스토리지 라인을 마련하여 스토리지 커패시터를 형성함으로써, 이전 실시예(도 5)와 비교해볼 때, 게이트신호 지연을 줄일 수가 있다. 즉, 게이트신호 지연은 게이트 라인의 저항 및 상기 게이트 라인 상에 발생되는 스토리지 커패시터에 의해서 일어나는데, 상기 게이트 라인 상에 발생되는 스토리지커패시터를 다른 영역으로 옮김으로써, 게이트신호 지연을 줄일 수가 있으며, 드레인 전극(204b) 및 스토리지 라인(306,406)이 화소전극(207)과 직접접촉되어 형성되기 때문에 이들의 접촉저항이 접촉저항을 줄일 수가 있으며, 이에 따라 화질을 더욱 향상시킬 수가 있다.
전술한 바와 같이, 본 발명은 인쇄방식을 통하여 액정표시소자를 제작함으로써 공정을 단순화하여 생산성을 향상시키고, 데이터 라인과 화소전극 방지영역 및 박막트랜지스터 영역에만 보호막을 형성하여, 드레인 전극 및 스토리지 전극과 화소전극을 직접 접촉시킴으로써, 이들의 접촉 저항을 줄임으로써, 화질을 더욱 향상시킬 수가 있다.

Claims (20)

  1. 투명한 기판 상에 종횡으로 배열되어 화소를 정의하는 게이트 라인 및 데이터 라인과;
    상기 게이트 라인과 데이터 라인의 교차부에 형성된 박막트랜지스터와;
    상기 데이터 라인 및 박막트랜지스터 상에 스트립 형태로 형성된 보호막을 포함하여 구성된 것을 특징으로 하는 액정표시소자.
  2. 제 1항에 있어서, 상기 박막트랜지스터는 게이트 전극과;
    상기 게이트 전극 상에 형성된 반도체층과;
    상기 반도체층 상에 형성된 소스/드레인 전극으로 구성된 것을 특징으로 하는 액정표시소자.
  3. 제 1항에 있어서, 상기 게이트 라인과 데이터 라인 사이에 이들을 절연시키기 위한 게이트 절연막을 추가로 포함하는 것을 특징으로 하는 액정표시소자.
  4. 제 2항에 있어서, 상기 스트립 형태의 보호막은 상기 박막트랜지스터의 드레인 전극 일부를 노출시키도록 형성되고, 이와 접속하는 화소전극을 추가로 포함하는 것을 특징으로 하는 액정표시소자.
  5. 제 1항에 있어서, 상기 게이트 라인 상에 형성되고, 화소전극과 접촉하는 스토리지 전극을 추가로 포함하는 것을 특징으로 하는 액정표시소자.
  6. 제 1항에 있어서, 상기 게이트 라인과 평행하게 배치되고, 게이트 라인과 동일 평면상에 형성되며, 화소전극과 접촉하는 스토리지 라인을 추가로 포함하는 것을 특징으로 하는 액정표시소자.
  7. 제 1항에 있어서, 상기 데이터 라인과 평행하게 배치되고, 데이터 라인과 동일한 평면상에 형성되며, 화소전극과 접촉하는 스토리지 라인을 추가로 포함하는 것을 특징으로 하는 액정표시소자.
  8. 제 1항에 있어서, 상기 스트립 형태의 보호막은 인쇄방법(printing method)을 이용해 형성된 레지스트 패턴에 의해서 형성된 것을 특징으로 하는 액정표시소자.
  9. 투명한 기판을 준비하는 단계와;
    상기 기판 상에 종횡으로 배열되어 화소를 정의하는 게이트 라인 및 데이터 라인을 절연하여 형성하는 단계와;
    상기 게이트 라인과 데이터 라인의 교차부에 형성된 박막트랜지스터를 형성하는 단계와;
    상기 데이터 라인 및 박막트랜지스터 상에 스트립 형태의 보호막을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 액정표시소자.
  10. 제 9항에 있어서, 상기 보호막을 형성하는 단계는
    상기 박막트랜지스터가 형성된 기판 전면에 절연층을 형성하는 단계와;
    형성하고자 하는 보호막 패턴 위치에 대응하는 클리체의 홈내부에 레지스트를 충진하는 단계와;
    상기 클리체의 홈내부에 충진된 레지스트를 상기 절연층에 전사시키는 단계와;
    상기 절연층에 전사된 레지스트를 마스크로 하여 절연막을 식각하는 단계로 이루어지는 액정표시소자의 제조방법.
  11. 제 9항에 있어서, 상기 절연층에 레지스트를 전사시키는 단계는 인쇄롤을 상기 클리체 상에 회전시켜 홈내에 충진된 레지스트를 인쇄롤의 표면으로 전사하는 단계;및
    상기 인쇄롤을 절연층상에 회전시켜 인쇄롤 표면의 레지스트를 상기 식각대상층에 재전사하는 단계로 이루어진 것을 특징으로 하는 액정표시소자의 제조방법.
  12. 제 9항에 있어서, 상기 절연층은 SiOx 또는 SiNx와 같은 무기물질인 것을 특징으로 하는 액정표시소자의 제조방법.
  13. 제 9항에 있어서, 상기 절연층은 벤조사이클로부텐 또는 아크릴과 같은 유기물질인 것을 특징으로 하는 액정표시소자의 제조방법.
  14. 제 9항에 있어서, 상기 박막트랜지스터를 형성하는 단계는 게이트 전극을 형성하는 단계와;
    상기 게이트 전극 상에 반도체층을 형성하는 단계와;
    상기 반도체층 상에 소스/드레인 전극을 형성하는 단계를 포함하여 구성된 것을 특징으로 하는 액정표시소자의 제조방법.
  15. 제 9항에 있어서, 상기 드레인 전극은 상기 스트립 형태로 형성된 보호막에 의해서 그 일부가 노출되며, 상기 화소전극과 접속하도록 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
  16. 제 9항에 있어서, 상기 게이트 라인 상에 박막트랜지스터의 소스/드레인 전극 형성시 스토리지 전극을 추가로 형성하는 것을 특징으로 하는 액정표시조사의 제조방법.
  17. 제 9항에 있어서, 상기 화소내에 게이트 라인과 평행한 스토리지 전극을 추가로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
  18. 제 17항에 있어서, 상기 스토리지 전극은 게이트 라인 형성시 함께 형성되는 것을 특징으로 하는 액정표시소자의 제조방법.
  19. 제 9항에 있어서, 상기 화소내에 데이터 라인과 평행하며, 이에 인접하는 스토리지 전극을 추가로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
  20. 제 19항에 있어서, 상기 스토리지 전극은 데이터 라인 형성시 함께 형성되는 것을 특징으로 하는 액정표시소자의 제조방법.
KR1020020085625A 2002-12-27 2002-12-27 액정표시소자 및 그 제조방법 KR100905017B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020020085625A KR100905017B1 (ko) 2002-12-27 2002-12-27 액정표시소자 및 그 제조방법
US10/601,784 US6930733B2 (en) 2002-12-27 2003-06-24 Liquid crystal display device and fabrication method thereof
US11/004,100 US7477335B2 (en) 2002-12-27 2004-12-06 Liquid crystal display device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020085625A KR100905017B1 (ko) 2002-12-27 2002-12-27 액정표시소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20040059092A true KR20040059092A (ko) 2004-07-05
KR100905017B1 KR100905017B1 (ko) 2009-06-30

Family

ID=32653181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020085625A KR100905017B1 (ko) 2002-12-27 2002-12-27 액정표시소자 및 그 제조방법

Country Status (2)

Country Link
US (2) US6930733B2 (ko)
KR (1) KR100905017B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100909414B1 (ko) * 2002-12-18 2009-07-24 엘지디스플레이 주식회사 액정 표시 소자의 제조 방법
KR100805047B1 (ko) * 2003-09-08 2008-02-20 엘지.필립스 엘시디 주식회사 인쇄 장비 및 이를 이용한 패턴 형성 방법
US7259106B2 (en) * 2004-09-10 2007-08-21 Versatilis Llc Method of making a microelectronic and/or optoelectronic circuitry sheet
KR101085141B1 (ko) * 2004-12-17 2011-11-21 엘지디스플레이 주식회사 단차가 있는 패턴 형성방법, 그를 이용한 박막트랜지스터형성방법 및 액정표시소자 제조방법
KR101171056B1 (ko) * 2005-08-16 2012-08-03 삼성전자주식회사 액정 표시 장치

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2706947C3 (de) 1977-02-18 1981-11-19 Standex International Gmbh, 4150 Krefeld Verfahren und Druckwalzeneinrichtung zur Herstellung von Prägegravuren auf großformatigen Preßplatten für Kunststoffplattenpressen durch Auftragen einer Ätzreserve
JPS63205608A (ja) 1987-02-23 1988-08-25 Matsushita Electric Ind Co Ltd 液晶表示体用カラ−フイルタの製造法
JPH03102324A (ja) * 1989-09-18 1991-04-26 Sanyo Electric Co Ltd 薄膜トランジスタの製造方法
US5243202A (en) * 1990-04-25 1993-09-07 Casio Computer Co., Ltd. Thin-film transistor and a liquid crystal matrix display device using thin-film transistors of this type
JPH0453929A (ja) * 1990-06-22 1992-02-21 Fujitsu Ltd 反射型液晶装置
JP2587124B2 (ja) 1990-08-09 1997-03-05 株式会社ジーティシー 薄膜トランジスタ回路の製造方法
JPH0511270A (ja) 1991-07-03 1993-01-19 Toshiba Corp マスクパターンの形成方法
JP3224829B2 (ja) * 1991-08-15 2001-11-05 株式会社東芝 有機電界効果型素子
JPH0580530A (ja) 1991-09-24 1993-04-02 Hitachi Ltd 薄膜パターン製造方法
JP3172840B2 (ja) * 1992-01-28 2001-06-04 株式会社日立製作所 アクティブマトリクス基板の製造方法および液晶表示装置
JPH06102528A (ja) * 1992-09-18 1994-04-15 Fujitsu Ltd 薄膜トランジスタマトリックスの製造方法
US5514503A (en) 1994-10-17 1996-05-07 Corning Incorporated Apparatus and method for printing a color filter
WO1995012494A1 (en) 1993-11-03 1995-05-11 Corning Incorporated Color filter and method of printing
US6001515A (en) 1993-11-03 1999-12-14 Corning Incorporated Method for printing a color filter
US5544582A (en) 1993-11-03 1996-08-13 Corning Incorporated Method for printing a color filter
US5678483A (en) 1994-02-16 1997-10-21 Corning Incorporated Method for printing a black border for a color filter
JPH0990421A (ja) * 1995-09-27 1997-04-04 Sharp Corp 液晶表示装置およびその製造方法
KR100223153B1 (ko) * 1996-05-23 1999-10-15 구자홍 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치
JP3844913B2 (ja) 1999-06-28 2006-11-15 アルプス電気株式会社 アクティブマトリックス型液晶表示装置
KR100372579B1 (ko) * 2000-06-21 2003-02-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법

Also Published As

Publication number Publication date
US6930733B2 (en) 2005-08-16
KR100905017B1 (ko) 2009-06-30
US20050094049A1 (en) 2005-05-05
US20040125249A1 (en) 2004-07-01
US7477335B2 (en) 2009-01-13

Similar Documents

Publication Publication Date Title
USRE43819E1 (en) Thin film transistor array substrate and method of fabricating the same
EP2881785B1 (en) Array substrate, manufacturing method therefor, and display apparatus
KR100904270B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100480333B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR20030082651A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20030082647A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법과 그에적용된 마스크
KR20030078037A (ko) 표시 장치용 배선 기판 및 그 제조 방법
KR20080000751A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100870522B1 (ko) 액정표시소자 및 그 제조방법
KR20040016489A (ko) 액정표시소자 및 그 제조방법
KR20040031370A (ko) 액정표시패널 및 그 제조방법
KR20050056468A (ko) 박막 트랜지스터 표시판
KR20030050981A (ko) 액정표시소자 및 그 제조방법
KR20050035660A (ko) 액정표시패널 및 그 제조 방법
KR100905017B1 (ko) 액정표시소자 및 그 제조방법
US7550767B2 (en) Liquid crystal display device and fabricating method thereof
KR101193239B1 (ko) 액정표시소자 및 그의 제조방법
KR20040059094A (ko) 인쇄방식에 의한 패턴형성방법
KR20040061195A (ko) 액정표시패널 및 그 제조방법
KR100268105B1 (ko) 박막트랜지스터기판및그제조방법
KR20050046164A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR100200349B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조방법
KR100983587B1 (ko) 액정표시소자
KR100667136B1 (ko) 박막트랜지스터 기판의 제조 방법
KR20030058327A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 10