KR101193239B1

KR101193239B1 - 액정표시소자 및 그의 제조방법

Info

Publication number: KR101193239B1
Application number: KR1020050134573A
Authority: KR
Inventors: 김보람
Original assignee: 엘지디스플레이 주식회사
Priority date: 2005-12-29
Filing date: 2005-12-29
Publication date: 2012-10-18
Also published as: KR20070071259A

Abstract

본 발명은 3마스크 공정을 이용한 액정표시소자의 제조방법에 관한 것으로, 제1기판을 준비하는 단계; 상기 제1기판 상에 제1금속막을 증착하는 단계; 제1마스크 공정을 통해, 상기 제1금속막을 패터닝하여, 상기 제1기판 상에 게이트패드, 게이트라인 및 게이트전극을 형성한 후, 상기 게이트라인과 게이트전극을 포함하는 제1기판 전면에 게이트패드를 노출시키는 제1절연막 및 반도체막을 순차적으로 형성하고, 상기 노출된 게이트패드와 상기 반도체막을 포함하는 제1기판 전면에 제2금속막을 형성하는 단계; 제2마스크 공정을 통해, 상기 반도체막 및 제2금속막을 패터닝하여, 데이터패드, 상기 게이트전극과 대응하는 제1절연막 상에 반도체층, 소스전극 및 드레인전극을 형성하고, 상기 데이터패드, 소스전극 및 드레인전극을 포함하는 제1기판 전면에 투명전도막을 형성하는 단계; 및 제3마스크 공정을 통해, 상기 투명전도막을 패터닝하여, 화소영역에 화소전극을 형성하는 단계를 포함하여 이루어진다.

Description

액정표시소자 및 그의 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND FABRICATING METHOD THEREFOR}

도 1a～1e는 종래 5마스크를 이용한 액정표시소자의 제조방법을 나타낸 공정단면도이다.

도 2는 본 발명의 제1실시예에 따른 액정표시소자의 개략적인 평면도를 나타낸 것이다.

도 3a～3j는 본 발명의 제1실시예에 따른 액정표시소자의 제조방법을 나타낸 단면도이다.

도 4a～4u는 본 발명의 다른 실시예에 따른 액정표시소자의 제조방법을 나타낸 단면도이다.

*** 도면의 주요부분에 대한 부호의 설명 ***

500: 제1기판 501: 게이트패드

540: 반도체막 541: 반도체층

563: 데이터라인 561: 소스전극

562: 드레인전극 563: 데이터라인

590: 투명전도막 591: 투명전도층

592: 화소전극

본 발명은 액정표시소자의 제조방법에 관한 것으로, 특히, 마스크 공정수를 줄이고, 화소전극의 단자 보상을 통하여 생산성 및 화질을 향상시킬 수 있는 액정표시소자의 제조방법에 관한 것이다.

표시소자들, 특히 액정표시소자(Liquid Crystal Display Device)와 같은 평판표시장치(Flat Panel Display)에서는 각각의 화소에 박막트랜지스터와 같은 능동소자가 구비되어 표시소자를 구동하는데, 이러한 방식의 표시소자의 구동방식을 흔히 액티브 매트릭스(Active Matrix) 구동방식이라 한다. 이러한 액티브 매트릭스방식에서는 상기한 능동소자가 매트릭스형식으로 배열된 각각의 화소에 배치되어 해당 화소를 구동하게 된다.

일반적으로, 액정표시소자는 하부기판과 상부기판 및 이들 사이에 형성된 액정층으로 구성되어 있다. 하부기판은 구동소자 어레이(Array)기판으로써, 상기 하부기판에는 복수의 화소가 형성되어 있으며, 각각의 화소에는 박막트랜지스터(Thin Film Transistor)와 같은 구동소자가 형성되고, 상부기판은 컬러필터(Color Filter)기판으로써, 실제 칼라를 구현하기 위한 칼라필터층이 형성되어 있다. 또한, 상기 하부기판 및 상부기판에는 각각 화소전극 및 공통전극이 형성되어 있으며 액정층의 액정분자를 배향하기 위한 배향막이 도포되어 있다.

또한, 하부기판 및 상부기판은 기판의 외곽에 형성된 실런트에 의해 합착되 며, 이들(상부기판 및 하부기판) 사이에 형성된 스페이서에 의해 일정한 셀갭을 유지한다. 그리고, 상기 기판들 사이에 형성된 액정층이 상기 하부기판에 형성된 구동소자에 의해 액정분자를 구동하여 액정층을 투과하는 광량을 제어함으로써 정보를 표시하게 된다.

이하, 액정표시소자의 하부기판은 좀 더 자세히 설명하면, 액정표시소자의 하부기판(즉, 구동소자 어레이기판)에는 종횡으로 N×M개의 화소가 배치되어 있으며, 각 화소에는 외부의 구동회로로부터 주사신호가 인가되는 게이트라인과 화상신호가 인가되는 데이터라인의 교차영역에 형성된 TFT를 포함하고 있다. TFT는 상기 게이트라인과 연결된 게이트전극과, 상기 게이트전극 위에 형성되어 게이트전극에 주사신호가 인가됨에 따라 활성화되는 반도체층과, 상기 반도체층 위에 형성된 소스/드레인전극으로 구성된다.

그리고, 화소의 표시영역에는 상기 소스/드레인전극과 연결되어 반도체층이 활성화됨에 따라 상기 소스/드레인전극을 통해 화상신호가 인가되어 액정(도면표시하지 않음)을 동작시키는 화소전극이 형성되어 있다.

이와 같이 구성된 액정표시소자는 TFT의 드레인전극이 화소내에 형성된 화소전극과 전기적으로 접속되어, 상기 소스/드레인전극을 통해 화소전극에 신호가 인가됨에 따라 액정을 구동하여 화상을 표시하게 된다.

상기한 바와 같이 액정표시소자의 하부기판에는 동작 수행을 위해 기판에 구동소자(TFT) 또는 배선(예를들면, 게이트/데이터라인) 등의 여러 패턴들을 형성하는데, 패턴을 형성하기 위해 사용되는 기술 중 일반적인 것이 포토리소그래피 (photolithography) 방법이다.

먼저, 1a에 도시한 바와 같이, 투명한 기판(10)을 준비한 다음, 그 상부에 게이트전극 물질을 증착한 후, 제1마스크 공정을 통해 이를 패터닝함으로써, 게이트전극(1a)을 형성한다.

이어서, 도 1b에 도시한 바와 같이, 게이트전극(1a) 을 포함하는 기판 전면에 절연막, 비정질실리콘 및 n+ 비정질실리콘막을 순차적으로 적층한 다음, 제2마스크 공정을 통해 이를 패터닝함으로써, 게이트절연막(2), 액티브층(5a) 및 n+층(5b')을 형성한다.

다음으로, 도 1c에 도시한 바와 같이, 액티브층(5a) 및 n+층(5b')을 포함하는 기판 전면에 소스/드레인전극 물질을 증착한 다음, 제3마스크 공정을 통해 이를 패터닝함으로써, 액티브층(5a)의 중앙부를 노출시키는 소스전극(2a) 및 드레인전극(2b)과 n+층으로 이루어진 오믹접촉층(5b)을 형성한다.

그 후에, 도 1d에 도시한 바와 같이, 소스전극(2a) 및 드레인전극(2b)을 포함하는 기판 전면에 절연막을 증착하여 보호막(6)을 형성한 다음, 제4마스크 공정을 통해 드레인전극(2b)의 일부를 노출시키는 콘택홀(9)을 형성한다.

마지막으로, 도 1e에 도시한 바와 같이, 콘택홀(9)을 포함하는 보호막(6) 상부에 화소전극 물질을 증착한 다음, 이를 패터닝하여 상기 콘택홀(9)을 통해 드레인전극(2b)과 접속하는 화소전극(7)을 형성한다.

이때, 각 패턴들을 형성하기 위해 진행되는 마스크 공정은 포토리소그래피 공정으로, 포토리소그래피 공정은 패턴이 형성될 기판에 자외선으로 감광하는 재료인 포토레지스트를 코팅하고, 마스크에 형성된 패턴을 포토레지스트 위에 노광하여 현상, 식각하고, 이와 같이 패터닝된 포토레지스트를 마스크로 하여 원하는 물질층을 식각한 후 포토레지스트를 제거하는 일련의 복잡한 과정으로 이루어진다.

따라서, 마스크 공정수가 증가할수록 공정시간 및 공정비가 증가하여 생산성이 저하되는 문제점이 있다. 이에 따라, 마스크 공정의 횟수를 최소한으로 줄여 생산성을 높이고 공정 마진을 확보하기 위해 저마스크 기술에 대한 연구가 진행되고 있다.

본 발명의 목적은 저마스크 기술을 통해 액정표시소자의 제조방법을 제공하는 것으로, 특히, 3마스크 공정을 통한 액정표시소자의 제조방법을 제공한다.

또한, 본 발명의 다른 목적은 화소영역 즉, 가장자리 영역의 단차를 보상함으로써, 화질개선 및 개구율을 향상시킬 수 있는 액정표시소자를 제공하는 데 있다.

따라서, 본 발명은 상기한 바와 같은 목적을 달성하기 위해 이루어진 것으로, 본 발명에 의한 액정표시소자는, 제1기판; 상기 제1기판 상에 형성된 게이트패드 및 게이트전극; 상기 게이트전극을 포함하는 제1기판 전면에 형성된 제1절연막; 상기 제1절연막 상에 형성된 데이터패드; 상기 게이트전극과 대응하는 제1절연막 상에 형성된 반도체층; 상기 반도체층 상에 형성된 소스전극 및 드레인전극; 상기 소스전극과 드레인전극 사이에 형성된 보호패턴; 및 상기 드레인전극과 접촉하며 제1절연막 상에 형성된 화소전극으로 이루어진다. 여기서, 본 발명에 의한 액정표시소자는, 상기 제1 및 제2기판 사이에 형성된 액정층을 더 포함하여 구성된다.

그리고 상기 본 발명에 따른 액정표시소자의 제조방법은, 제1기판을 준비하는 단계; 상기 제1기판 상에 제1금속막을 증착하는 단계; 제1마스크 공정을 통해, 상기 제1금속막을 패터닝하여, 상기 제1기판 상에 게이트패드, 게이트라인 및 게이트전극을 형성한 후, 상기 게이트라인과 게이트전극을 포함하는 제1기판 전면에 게이트패드를 노출시키는 제1절연막 및 반도체막을 순차적으로 형성하고, 상기 노출된 게이트패드와 상기 반도체막을 포함하는 제1기판 전면에 제2금속막을 형성하는 단계; 제2마스크 공정을 통해, 상기 반도체막 및 제2금속막을 패터닝하여, 데이터패드, 상기 게이트전극과 대응하는 제1절연막 상에 반도체층, 소스전극 및 드레인전극을 형성하고, 상기 데이터패드, 소스전극 및 드레인전극을 포함하는 제1기판 전면에 투명전도막을 형성하는 단계; 및 제3마스크 공정을 통해, 상기 투명전도막을 패터닝하여, 화소영역에 화소전극을 형성하는 단계를 포함하여 이루어진다. 여기서, 본 발명에 따른 액정표시소자의 제조방법은 제2기판을 준비하는 단계; 및 상기 제1 및 제2기판 사이에 액정층을 형성하는 단계를 더 포함한다.

이때, 상기 제1, 제2마스크 공정은 하프톤마스크 또는 회절마스크를 통해 이루어지고, 상기 화소전극을 상기 게이트라인과 중첩하여 형성할 수 있고, 상기 화소전극을 상기 드레인전극의 일부와 접촉하여 형성할 수 있다. 그리고, 상기 투명 한 전도성막은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)를 사용할 수 있다.

이상에서 설명한 바와 같이, 본 발명은 3회의 마스크 공정을 통해 액정표시소자를 제작한다. 즉, 1회의 하프톤마스크 또는 회절마스크를 이용하여 게이트패드와 게이트라인을 형성하고, 또 다른 1회의 하프톤마스크 또는 회절마스크를 이용하여 액티브층 및 오믹콘택층으로 구성된 반도체층과 소스/드레인전극을 형성함으로써, 총 2회의 마스크 공정을 줄일 수가 있다.

이하에서는, 본 발명에 따른 액정표시소자 및 그 제조방법에 대해서 도 2~도 5를 참조하여 상세히 설명한다.

도 2에 도시한 바와 같이, 본 발명에 따른 액정표시소자는 N×M개의 화소가 배치된 액정표시소자의 각 화소에는 외부의 구동회로로부터 주사신호가 인가되는 게이트라인(101)과 화상신호가 인가되는 데이터라인(103)의 교차영역에 형성된 TFT(thin film transistor)를 포함하고 있다. TFT는 상기 게이트라인(101)과 연결된 게이트전극(101a)과, 상기 게이트전극(101a) 위에 형성되어 게이트전극(101a)에 주사신호가 인가됨에 따라 활성화되는 액티브층(105a)과, 상기 액티브층(105a) 위에 형성된 소스/드레인전극(102a,102b)으로 구성된다. 화소의 표시영역에는 상기 소스/드레인전극(102a,102b)과 연결되어 액티브층(105a)이 활성화됨에 따라 상기 소스/드레인전극(102a,102b)을 통해 화상신호가 인가되어 액정(도면표시하지 않음) 을 동작시키는 화소전극(107)이 형성되어 있으며, 화소전극(107)은 게이트라인(101)과 중첩하는 스토리지전극(109)과 접속되어 있다.

그리고, 상기 스토리지전극(109)은 게이트라인(101)과 함께 스토리지커패시터(Cst)를 형성한다.

아울러, 상기 스토리지전극(109)을 형성하지 않고, 화소전극(107)을 게이트라인(101)을 중첩시켜, 스토리지커패시터(Cst)를 형성하는 것도 가능하다.

이와 같이 구성된 액정표시소자는 TFT의 드레인전극(102b)이 화소내에 형성된 화소전극(107)과 전기적으로 접속되어, 상기 소스/드레인전극(102a,102b)을 통해 화소전극(7)에 신호가 인가됨에 따라 액정을 구동하여 화상을 표시하게 된다.

아울러, 도면에 도시하진 않았지만, 상기 게이트라인(101) 및 데이터라인(103)이 연장된 일측에는 외부 구동회로로 부터 신호를 인가받는 게이트패드 및 데이터패드가 형성되어 있다.

상기와 같이 구성된 본 발명에 따른 액정표시소자는 3마스크 공정을 통해 제작되며, I-I' 및 Ⅱ-Ⅱ'의 공정단면도를 통해 본 발명의 제1실시예에 따른 액정표시소자의 제조방법을 도 3을 참조하여 상세히 설명한다.

도 3a～3j는 본 발명의 제1실시예에 따른 액정표시소자의 제조방법을 나타낸 것으로, 도 2의 I-I'선의 절단면에 따른 데이터라인(D), 화소영역(P), 및 게이트라인(G)과 도 2의 Ⅱ-Ⅱ'선의 절단면에 따른 박막트랜지스터영역(T)과 그리고 상기 게이트라인 및 데이터라인의 일측에 형성되는 게이트패드(G.P)와 데이터패드 영역 (D.P)의 공정 단면도를 나타낸 것이다.

먼저, 도 3a에 도시한 바와 같이, 투명한 제1기판(300)을 준비한 다음, 상기 제1기판(300) 위에 Al, Mo, Cu, MoW, MoTa, MoNb, Cr, W 또는 알루미늄(Al) 및 몰리브덴(Mo)의 이중층과 같은 제1금속막(미도시)을 스퍼터링 방법으로 증착한다. 그리고, 제1마스크 공정을 통해 제1금속막을 패터닝함으로써, 게이트전극(303)과 게이트라인(302) 그리고, 게이트패드(301)를 각각 형성한다.

이어서, 도 3b에 도시한 바와 같이, 게이트전극(303), 게이트라인(302) 및 게이트패드(301)를 포함하는 제1기판(300) 전면에 SiNx 또는 SiOx와 같은 무기물질을 증착하여 제1절연막(330) 즉, 게이트절연막을 형성하고, 그 상부에 반도체막(340) 그리고, Al. AlNd, Cr, Mo, Cu등과 같은 제2금속막(350)을 순차적으로 증착한 다음, 제2마스크 공정을 통해 제1, 및 제2PR패턴(360, 370)을 형성한다. 여기서, 상기 제1PR패턴(360)과 상기 제2PR패턴(370)은 하프톤마스크를 이용하여 두께가 서로 다르게 형성된다. 즉, 상기 제2PR패턴(370)은 중앙에 일정한 깊이의 홈을 갖는다.

다음으로, 도 3c에 도시한 바와 같이, 제1PR패턴(360,370)에 의해 제1절연막(330), 반도체막(340) 및 제2금속막(350)을 식각하여 데이터패드(351) 및 데이터라인(352)을 형성한 후, 에싱(ashing) 공정을 통해, 제2PR패턴(370)의 홈에 있는 PR(371)을 제거한다. 이때, 제1, 제2PR패턴(360, 370)의 일부도 함께 제거되어 그들의 두께가 얇아지게 된다. 그리고 상기 제1 및 제2PR패턴(360, 370)을 마스크로하여 상기 게이트전극(303) 상부의 제2금속막(350)을 패터닝함으로써, 소스전극(353) 및 드레인전극(354)을 형성한다.

이어서, 도 3d에 도시한 바와 같이, 상기 제1, 제2PR패턴(360, 370)을 제거 하고, 상기 게이트패드(301), 데이터패드(351), 데이터라인(352), 게이트라인(302), 상기 소스전극(353) 및 상기 드레인전극(354)을 포함하여 상기 제1기판(300)의 상부 전면에 제2절연막(380) 즉, 보호막을 형성한다. 그리고, 상기 제2절연막(380) 상에 PR막을 도포한 다음, 제3마스크 공정을 통해 패터닝함으로써, 게이트패드(301)의 일부, 데이터패드(351)의 일부 및 드레인전극(354)의 일부와 대응하는 제2절연막(380)을 노출시키는 제3PR패턴(390)과 상기 제3PR패턴(390)보다 얇은 제4PR패턴(391)을 형성한다. 여기서, 상기 제3마스크 공정은 하프톤마스크 또는 회절마스크를 이용한다.

이어서, 도 3e에 도시한 바와 같이, 상기 제3, 제4PR패턴을 마스크로 하여, 제2절연막(380) 및 제1절연막(330)을 제거함으로써, 제1컨택홀(contact hole)(381)을 형성하고, 뒤이어 제2금속막(350)을 제거함으로써, 제2, 제3컨택홀(contact hole)(382, 383)을 형성한다. 여기서, 상기 제1컨택홀(381)은 게이트패드(301) 상부에 형성되고, 제2컨택홀(382)은 데이터패드(351)에 형성되고 그리고 제3컨택홀(383)은 상기 드레인전극(354) 상부에 형성된다.

이어서, 도 3f에 도시한 바와 같이, 에싱 공정을 통해, 상기 화소영역에 해당하는 제2절연막(380)이 노출되도록 상기 제4PR패턴(391) 전부를 제거한다. 이때, 제3PR패턴(390)의 일부도 함께 제거되어 그 두께가 얇아진다.

이어서, 도 3g에 도시한 바와 같이, 상기 제1, 제2, 제3컨택홀(381, 382, 383)를 포함하여 상기 제1기판(300)의 상부 전면에 투명전도막(400)을 증착한다.

이어서, 도 3h에 도시한 바와 같이, 상기 제1기판(300)의 상부 전면에 PR막(410)을 적층하고 에싱하여 제3PR패턴(390)이 노출되도록 PR막(410)을 형성한다.

이어서, 도 3i에 도시한 바와 같이, 에싱 공정을 통해 상기 PR막(410)을 마스크로하여 상기 노출된 제3PR패턴(390)의 상부의 투명전도막(180)을 제거한다.

마지막으로, 도 3j에 도시한 바와 같이, 상기 3PR패턴(390)과 PR막(410)을 제거한다.

상기와 같이 형성된 제1기판(300)과 별도의 제2기판을 준비하고, 상기 제1 및 제2기판 사이에 액정층을 형성함으로써, 본발명의 제1실시예에 따른 액정표시소자를 제조한다.

그러나, 상기와 같은 본 발명의 제1실시예에 따른 액정표시소자의 제조방법은, 도 3c의 공정에서, 에싱(ashing)공정을 통해 제2PR패턴(370)의 홈에 있는 PR을 제거할 때, 데이터라인(352)을 구성하는 제2금속막(350)의 일부도 함께 식각되어, 데이터라인(352)을 구성하는 제2금속막(350)의 폭과 반도체막(340)의 폭이 달라짐으로써, 데이터라인과 픽셀간의 커패시터에 영향을 주어 노이즈가 발생될 우려가 있다.

또한, 도 3f의 공정에서, 에싱 공정을 통해 상기 화소영역에 해당하는 제2절연막(380)이 노출되도록 상기 제4PR패턴(391) 전부를 제거할 때, 상기 제2절연막(380)의 표면이 손상됨으로써 투명전도막을 균일하게 증착할 수 없어 얼룩이 발생될 가능성이 있고, 또한 제3PR패턴의 일부분이 식각됨으로써 도포되는 제2절연막(380)의 면적이 영향을 받는다.

따라서, 이하에서는 데이터라인을 구성하는 제2금속막을 식각하고, 제2절연 막과 PR패턴들에 손상을 주는 에싱 공정없이 바로 투명전도막을 증착할 수 있는 공정을 통해, 상기와 같은 문제점을 개선한 본 발명의 다른 실시예에 따른 액정표시소자 및 그의 제조 방법을 도 4를 참조하여 상세히 설명한다.

본 발명의 다른 실시예에 따른 액정표시소자는 제1기판; 상기 제1기판 상에 형성된 게이트패드 및 게이트전극; 상기 게이트전극을 포함하는 제1기판 전면에 형성된 제1절연막; 상기 제1절연막 상에 형성된 데이터패드; 상기 게이트전극과 대응하는 제1절연막 상에 형성된 반도체층; 상기 반도체층 상에 형성된 소스전극 및 드레인전극; 상기 소스전극과 드레인전극 사이에 형성된 보호패턴; 및 상기 드레인전극과 접촉하며 제1절연막 상에 형성된 화소전극으로 이루어진다. 여기서, 본 발명의 다른 실시예에 따른 액정표시소자는, 상기 제1 및 제2기판 사이에 형성된 액정층을 더 포함하여 구성된다.

상기와 같이 구성된 액정표시소자의 제조 방법을 도 4a~도 4u를 참조하여 상세히 설명한다.

도 4a～4u는 본 발명의 다른 실시예에 따른 액정표시소자의 제조방법을 나타낸 것으로, 도 2의 I-I'선의 절단면에 따른 데이터라인(D), 화소영역(P), 및 게이트라인(G)과 도 2의 Ⅱ-Ⅱ'선의 절단면에 따른 박막트랜지스터영역(T)과 그리고 상기 게이트라인 및 데이터라인의 일측에 형성되는 게이트패드(G.P)와 데이터패드 영역 (D.P)의 공정 단면도를 나타낸 것이다.

제1기판을 준비한 다음, 상기 제1기판 상에 제1금속막을 증착한다.

다음으로, 도 4h에 도시한 바와 같이, 제1마스크 공정을 통해, 상기 제1금속 막을 패터닝하여, 상기 제1기판 상에 게이트패드, 게이트라인 및 게이트전극을 형성한 후, 상기 게이트라인과 게이트전극을 포함하는 제1기판 전면에 게이트패드를 노출시키는 제1절연막 및 반도체막을 순차적으로 형성하고, 상기 노출된 게이트패드와 상기 반도체막을 포함하는 제1기판 전면에 Al. AlNd, Cr, Mo, Cu등과 같은 제제2금속막(560)을 형성한다.

그 다음으로, 도 4r에 도시한 바와 같이, 제2마스크 공정을 통해, 상기 반도체막 및 제2금속막을 패터닝하여, 데이터패드, 상기 게이트전극과 대응하는 제1절연막 상에 반도체층, 소스전극 및 드레인전극을 형성하고, 상기 데이터패드, 소스전극 및 드레인전극을 포함하는 제1기판 전면에 투명전도막을 형성한다.

마지막으로, 도 4u에 도시한 바와 같이, 제3마스크 공정을 통해, 상기 투명전도막을 패터닝하여, 화소영역에 화소전극을 형성함으로써, 도 4와 같은 본 발명에 따른 액정표시소자가 형성된다.

상기 제1~제3마스크 공정을 첨부한 도 4a~도 4u를 참조하여 상세히 설명하면 다음과 같다.

상기 제1마스크 공정을 위해서, 도 4a에 도시한 바와 같이, 투명한 제1기판(500)을 준비한 다음, 상기 제1기판(500) 위에 Al, Mo, Cu, MoW, MoTa, MoNb, Cr, W 또는 알루미늄(Al) 및 몰리브덴(Mo)의 이중층과 같은 제1금속막(510)을 스퍼터링 방법으로 증착한다. 그리고, 제1마스크 공정을 통해 즉, 첫번째 마스크를 통해, 제1, 제2PR패턴(520, 521)을 형성한다. 여기서, 제1, 제2PR패턴(520, 521)의 두께는 서로 다르며, 서로 두께가 다른 제1, 제2PR패턴(520, 521)을 형성하기 위해서 회절 마스크(slit mask) 또는 하프톤마스크(half-tone mask)를 사용한다. 즉, 회절마스크는 광투과영역이 슬릿구조를 가지며, 상기 슬릿영역을 통해 조사되는 노광량은 빛을 모두 투과시키는 완전투과영역보다 적기 때문에, PR막을 도포한 후, 상기 PR막에 부분적으로 슬릿영역 및 완전투과영역이 마련된 마스크를 사용하여 노광하게 되면, 슬릿영역에 남아있는 PR의 두께와 완전투과영역에 남아있는 PR의 두께가 다르게 형성된다. 즉, 포지티브 PR인 경우에는 슬릿영역을 통해 빛이 조사된 PR의 두께가 완전투광영역에 비해 두껍에 형성되는 반면에, 네거티브 PR인 경우에는 완전투과영역에 남아있는 감광의 두께가 두껍게 형성된다.

또한, 하프톤마스크를 사용할 수도 있으며, 하프톤마스크의 경우, 광차단영역에는 크롬이 형성되어 있으며, 하프톤영역에는 몰리부덴 실리사이드(MoSi)이 형성되어 있다. 이때, 몰리부덴 실리사이드의 두께를 조절함으로써, 투과량을 제어할 수 있다.

이어서, 도 4b에 도시한 바와 같이, 상기 제1PR패턴(520)을 마스크로 하여 상기 제1금속막(510)을 패터닝함으로써, 상기 제1기판(500) 상에 게이트패드(501)를 형성하고, 상기 제2PR패턴(521)을 마스크로하여 게이트라인(502) 및 게이트전극(503)을 형성한다. 여기서, 상기 제1금속막(510)을 건식식각(dry etching)을 통해 패터닝하는게 바람직하다.

이어서, 도 4c에 도시한 바와 같이, 에싱 공정을 통해 상기 제2PR패턴을 제거한다. 이때, 제1PR패턴(520)의 일부도 함께 제거되어 그들의 두께가 얇아지게 된다.

이어서, 도 4d에 도시한 바와 같이, 상기 제1PR패턴(520)을 포함하는 게이트패드(501), 상기 게이트라인(502) 및 게이트전극(503)을 포함하는 제1기판(500) 전면에 SiNx 또는 SiOx와 같은 무기물질을 증착하여 제1절연막(530) 즉, 게이트절연막을 형성하고, 그 위에 반도체막(540)를 적층한다.

이어서, 도 4e에 도시한 바와 같이, 제1기판(500)의 상부 전면에 상기 제1PR패턴(520) 상부의 반도체막(540)을 노출시키는 제1PR막(550)을 도포한다. 따라서, 상기 제1PR패턴(520) 상부의 반도체막(540)은 외부로 노출된다.

이어서, 도 4f에 도시한 바와 같이, 상기 노출된 제1PR패턴(520) 상부의 반도체막(540) 및 제1절연막(530)을 제거한다. 이때, 상기 반도체막(540) 및 상기 제1절연막(530)을 제거하기 위해서 건식식각(dry etching)을 사용한다.

이어서, 도 4g에 도시한 바와 같이, 상기 제1PR패턴(520) 및 제1PR막(550)을 제거하여 게이트패드(501) 및 반도체막(540)을 노출시킨다. 이때, 스트리퍼(striper)에 적용하여 상기 제1PR패턴(520) 및 제1PR막(550)을 제거한다.

이어서, 도 4h에 도시한 바와 같이, 상기 노출된 게이트패드(501) 및 반도체막(540)을 포함하는 제1기판(500) 전면에 Al. AlNd, Cr, Mo, Cu등과 같은 제2금속막(560)을 증착한다. 여기서, 상기 제2금속막(560)은 소스전극(561)과 드레인전극(562)을 형성하기 위한 것이다.

다음으로, 상기 제2마스크 공정은 다음과 같다.

도 4i에 도시한 바와 같이, 제2마스크 공정을 통해, 즉, 두번째 마스크를 통해, 상기 제2금속막(560) 위에 두께가 서로 다른 제1 및 제2PR패턴(570, 571)을 형 성한다. 여기서, 상기 제1PR패턴(570)이 상기 제2PR패턴(571)보다 두께가 얇게 형성되고 상기 제2PR패턴(571)의 일부는 상기 게이트전극(503)과 대응하는 반도체막(540)의 상부의 제2금속막(560)이 노출되도록 관통홀(573)이 형성되어 있다. 상기 제1PR패턴(570), 상기 제2PR패턴(571) 및 상기 관통홀(573)을 1회의 마스크 공정을 통해 형성하기 위해서 상기 사용되는 두번째 마스크는 회절마스크(slit mask) 또는 하프톤마스크(half-tone mask)를 사용한다. 여기서, 회절마스크(slit mask) 또는 하프톤마스크(half-tone mask)는 상기에서 설명한 바와 같다.

이어서, 도 4j에 도시한 바와 같이, 상기 제1 및 제2PR패턴(570, 571)을 마스크로하여, 제2금속막(560)을 패터닝함으로써, 제2금속막(560)의 일부를 노출시킨다. 즉, 상기 게이트전극(503)과 대응하는 반도체막(540)의 상부의 제2금속막(560) 즉, 상기 관통홀(573)에 의해서 노출되는 제2금속막(560)을 제거한다.

이어서, 도 4k에 도시한 바와 같이, 상기 제1 및 제2PR패턴(570, 571)을 포함하는 제1기판(500)의 전면에 보호막(580)을 형성한다.

이어서, 도 4l에 도시한 바와 같이, 제1기판(500)의 상부 전면에 상기 제2PR패턴(571) 상부의 보호막(580)을 노출시키는 제2PR막(581)을 도포한다.

이어서, 도 4m에 도시한 바와 같이, 상기 도포된 제2PR막(581)을 마스크로하여, 상기 제2PR패턴(571) 상부의 보호막(580)을 제거하고, 상기 보호막(580)이 노출되도록 상기 제2PR막(581)을 제거한다. 여기서, 상기 제2PR패턴(571) 상부의 보호막(580)을 제거하기 위해서 건식식각을 사용하고, 상기 보호막(580)이 노출되도록 상기 제2PR막(581)을 제거하기 위해서 에싱 공정을 사용한다. 이때, 상기 관통 홀(573)에 도포된 제2PR막(581)도 일부 제거되고, 남겨진 제2PR막(581)이 보호패턴(582)을 형성하게 된다.

이어서, 도 4n에 도시한 바와 같이, 상기 보호막(580)을 제거하고, 상기 제1PR패턴(570)을 제거한다. 상기 보호막(580)을 제거하기 위해서 건식식각을 사용하고, 상기 제1PR패턴(570)을 제거하기 위해서 에싱 방법을 사용한다. 이때, 제2PR패턴(571)의 일부도 같이 제거되어, 그 두께가 얇아진다.

이어서, 도 4o에 도시한 바와 같이, 상기 제2PR패턴(571)을 마스크로하여 상기 제2금속막(560)을 패터닝함으로써, 게이트패드(501)를 노출시키고 데이터라인(563)과 소스전극(561)과 드레인전극(562)을 형성한다.

이어서, 도 4p에 도시한 바와 같이, 다시 한번 상기 제2PR패턴(571)을 마스크로 하여 상기 반도체막(540)을 패터닝함으로써, 상기 데이터라인(563)에 하부에 반도체층(541)을 형성한다.

이어서, 도 4q에 도시한 바와 같이, 상기 제2PR패턴을 스트리퍼를 적용하여 제거한다.

이어서, 도 4r에 도시한 바와 같이, 상기 게이트패드(501), 데이터라인(563), 소스전극(561) 및 드레인전극(562)을 포함하는 제1기판(500) 전면에 투명전도막(590)을 형성한다.

마지막으로, 상기 제3마스크 공정은 아래와 같다.

도 4s에 도시한 바와 같이, 제3마스크 공정을 통해 즉 세번째 마스크를 이용하여, 상기 게이트패드(501), 화소영역 및 드레인전극(562)의 일부에 대응하는 투 명전도막(590) 상부에 제3PR패턴(600)을 형성한다.

이어서, 도 4t에 도시한 바와 같이, 상기 제3PR패턴(600)을 마스크로하여 상기 투명전도막(590)을 패터닝함으로써, 상기 게이트패드(501)의 상부에 형성된 투명전도층(591) 및 화소전극(592)을 형성한다. 여기서, 상기 화소전극(592)을 상기 게이트라인(502)과 중첩하여 형성하고, 또한, 상기 드레인전극(562)의 일부와 접촉하여 형성한다.

이어서, 도 4u에 도시한 바와 같이, 상기 제1기판(500)에 존재하는 제3PR패턴(600)을 제거한다.

최종적으로, 상기와 같이 형성된 제1기판과 별도의 제2기판 사이에 액정층을 형성함으로써, 본 발명에 따른 액정표시소자가 완성된다.

이상에서 설명한 바와 같이, 본 발명의 다른 실시예에 따른 액정표시소자 및 그의 제조방법은, 데이터라인을 구성하는 제2금속막을 식각하는 에싱 공정없이 바로 투명전도막을 증착할 수 있는 공정을 통해, 데이터라인(103)을 구성하는 제2금속막(150)의 폭과 반도체막(140)의 폭이 같게 유지함으로써, 데이터라인과 픽셀간의 커패시터의 영향에 의한 노이즈가 발생되지 않는 효과가 있다.

또한, 본 발명의 다른 실시예에 따른 액정표시소자 및 그의 제조방법은, 제2절연막과 PR패턴들에 손상을 주는 에싱 공정없이 바로 투명전도막을 증착할 수 있는 공정을 통해, 균일한 투명전도막을 증착할 수 있고, 투명전도막의 도포 면적을 줄일 수 있는 효과가 있다.

이상에서 설명한 바와 같이, 본 발명에 의하면, 저마스크 기술(3마스크 공정)을 통해 액정표시소자를 제작함으로써, 공정시간을 줄이고, 생산비를 절감하여 생산성을 향상시킬 수가 있다.

또한, 본 발명은, 데이터라인을 구성하는 제2금속막을 식각하는 에싱 공정없이 바로 투명전도막을 증착할 수 있는 공정을 통해, 데이터라인(103)을 구성하는 제2금속막(150)의 폭과 반도체막(140)의 폭이 같게 유지함으로써, 데이터라인과 픽셀간의 커패시터의 영향에 의한 노이즈가 발생되지 않는 효과가 있다.

또한, 본 발명은, 제2절연막과 PR패턴들에 손상을 주는 에싱 공정없이 바로 투명전도막을 증착할 수 있는 공정을 통해, 균일한 투명전도막을 증착할 수 있고, 투명전도막의 도포 면적을 줄일 수 있는 효과가 있다.

Claims

제1기판을 준비하는 단계;

상기 제1기판 상에 제1금속막을 증착하는 단계;

제1마스크 공정을 통해, 상기 제1금속막을 패터닝하여, 상기 제1기판 상에 게이트패드, 게이트라인 및 게이트전극을 형성한 후, 상기 게이트라인과 게이트전극을 포함하는 제1기판 전면에 제1절연막 및 반도체막을 순차적으로 형성하고 제1절연막 및 반도체막의 일부를 제거하여 게이트패드를 노출시키고, 상기 노출된 게이트패드와 상기 반도체막을 포함하는 제1기판 전면에 제2금속막을 형성하는 단계;

제2마스크 공정을 통해, 두께가 다른 PR패턴을 형성한 후 패터닝하여 게이트전극 상부의 제2금속막 일부를 제거하고 상기 PR패턴을 에이싱하여 에이싱된 PR패턴을 마스크로 하여 상기 제2금속막을 패터닝하여, 데이터패드, 소스전극 및 드레인전극을 형성한 후 반도체막을 식각하여 상기 게이트전극과 대응하는 제1절연막 상에 반도체층을 형성하고, 이어서 상기 데이터패드, 소스전극 및 드레인전극을 포함하는 제1기판 전면에 투명전도막을 형성하는 단계; 및

제3마스크 공정을 통해, 상기 투명전도막을 패터닝하여, 화소영역에 화소전극을 형성하는 단계를 포함하여 이루어지는 액정 표시 소자의 제조 방법.
제1항에 있어서,

상기 제1마스크 공정은.

상기 제1금속막 위에 두께가 서로 다른 제1 및 제2PR패턴을 형성하는 단계;

상기 제1PR패턴을 마스크로하여 게이트패드를 형성하고, 상기 제2PR패턴을 마스크로하여 게이트라인 및 게이트전극을 형성하는 단계;

에싱공정을 통해 상기 제2PR패턴을 제거하는 단계;

상기 제1PR패턴을 포함하는 게이트패드, 상기 게이트라인 및 게이트전극 상에 제1절연막 및 반도체막를 순차적으로 적층하는 단계;

상기 반도체막 상부에 상기 제1PR패턴 상부의 반도체막을 노출시키는 제1PR막을 도포하는 단계;

상기 제1PR패턴 상부의 반도체막 및 제1절연막을 제거하는 단계;

상기 제1PR패턴 및 제1PR막을 제거하여 게이트패드을 노출시키는 단계; 및

상기 게이트패드 및 반도체층 상에 제2금속막을 증착하는 단계를 더포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
삭제
제2항에 있어서,

제1마스크 공정은 하프톤마스크 또는 회절마스크를 통해 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
제1항에 있어서,

상기 제2마스크 공정은,

상기 제2금속막 위에 두께가 서로 다른 제1 및 제2PR패턴을 형성하는 단계;

상기 제1 및 제2PR패턴을 마스크로 하여, 제2금속막을 패터닝하는 단계;

상기 제1 및 제2PR패턴을 포함하는 제1기판의 전면에 보호막을 형성하는 단계;

상기 보호막 상부에 상기 제2PR패턴 상부의 보호막을 노출시키는 제2PR막을 도포하는 단계;

상기 제2PR막을 마스크로 하여, 상기 제2PR패턴 상부의 보호막을 제거하고, 상기 보호막이 노출되도록 상기 제2PR막을 제거하는 단계;

상기 보호막을 제거하고, 상기 제1PR패턴을 제거하는 단계;

상기 제2PR패턴을 마스크로 하여 상기 제2금속을 패터닝함으로써, 게이트패드를 노출시키고 데이터라인, 소스전극, 및 드레인전극을 형성하는 단계;

상기 제2PR패턴을 제거하는 단계; 및

상기 게이트패드, 데이터라인, 소스전극 및 드레인전극을 포함하는 제1기판 전면에 투명전도막을 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
삭제
제5항에 있어서,

제2마스크 공정은, 하프톤마스크 또는 회절마스크를 통해 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
제1항에 있어서,

제3마스크 공정은,

상기 게이트패드, 화소영역 및 드레인전극의 일부에 대응하는 투명전도막 상부에 제3PR패턴을 형성하는 단계; 및

상기 제3PR패턴을 마스크로하여 상기 투명전도막을 패터닝함으로써, 상기 게이트패드의 상부에 투명전도층 및 화소전극을 형성하는 단계로 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
제8항에 있어서,

상기 화소전극은 상기 게이트라인과 중첩하여 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
제8항에 있어서,

상기 화소전극은 상기 드레인전극의 일부와 접촉하여 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
제1항에 있어서,

제2기판을 준비하는 단계; 및

상기 제1 및 제2기판 사이에 액정층을 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
삭제
삭제