KR101036708B1

KR101036708B1 - 액정표시소자의 제조방법

Info

Publication number: KR101036708B1
Application number: KR1020030090285A
Authority: KR
Inventors: 임병호; 김홍식
Original assignee: 엘지디스플레이 주식회사
Priority date: 2003-12-11
Filing date: 2003-12-11
Publication date: 2011-05-25
Also published as: KR20050058042A

Abstract

본 발명은 3마스크 공정을 이용한 액정표시소자의 제조방법에 관한 것으로, 투명한 기판을 준비하는 단계; 상기 기판 상에 제1금속막을 증착한 다음, 제1마스크 공정을 통해 게이트라인, 게이트전극 및 게이트패드를 형성하는 단계; 상기 게이트전극 및 게이트라인을 포함하는 기판 전면에 제1절연막과 비정질실리콘과 n+ 비정질실리콘 및 제2금속막을 순차적으로 적층한 다음, 제2마스크 공정을 통해 게이트라인과 수직으로 교차하며, 화소영역을 정의하는 데이터라인, 반도체층(액티브층,오믹접촉층), 소스/드레인전극 및 데이터패드를 형성하는 단계; 상기 데이터라인 및 소스/드레인전극을 포함하는 기판 전면에 제2절연막을 형성한 다음, 제3마스크 공정을 통해 상기 화소영역의 제1절연막과 게이트패드 및 데이터패드를 노출시킨 후, 그 상부에 투명한 전도성막을 증착함으로써. 드레인전극과 접속하는 화소전극과 상기 게이트패드 및 데이터패드와 접속하는 게이트연결단자 및 데이터연결단자를 형성하는 단계를 포함하여 이루어지는 액정표시소자의 제조방법을 제공한다.

Description

액정표시소자의 제조방법{FABRICATING METHOD LIQUID CRYSTAL DISPLAY DEVICE}

도 1a∼1e는 종래 5마스크 공정에 의한 액정표시소자의 제조방법을 나타낸 공정 단면도.

도 2는 본 발명에 의한 액정표시소자를 개략적으로 나타낸 평면도.

도 3a∼3c는 본 발명에 의한 액정표시소자의 제조방법을 나타낸 공정 단면도.

도 4a∼4c는 본 발명에 의한 제2마스크 공정을 상세하게 나타낸 공정 단면도.

도 5a∼5d는 본 발명에 의한 제3마스크 공정을 상세하게 나타낸 공정 단면도.

도 6a∼6e는 본 발명의 다른 실시예에 의한 제3마스크 공정을 상세하게 나타낸 공정 단면도.

도 7은 본 발명의 다른 실시예에 의한 액정표시소의 단면을 나타낸 도면.

*** 도면의 주요부분에 대한 부호의 설명 ***

101a, 201a: 게이트전극 101b,201b: 게이트패드

101c,201c: 게이트연결단자 102,202: 제1절연막

103a, 203a: 데이터패드 103b, 203b: 데이터연결단자

103a', 203a': 제2콘택홀 105a,205a: 액티브층

105b,205b: 오믹콘택홀 106,206: 제2절연막

107,207: 화소전극 109,209: 스토리지전극

본 발명은 액정표시소자의 제조방법에 관한 것으로, 특히, 마스크 공정수를 줄이고, 화소전극의 단자 보상을 통하여 생산성 및 화질을 향상시킬 수 있는 액정표시소자의 제조방법에 관한 것이다.

표시소자들, 특히 액정표시소자(Liquid Crystal Display Device)와 같은 평판표시장치(Flat Panel Display)에서는 각각의 화소에 박막트랜지스터와 같은 능동소자가 구비되어 표시소자를 구동하는데, 이러한 방식의 표시소자의 구동방식을 흔히 액티브 매트릭스(Active Matrix) 구동방식이라 한다. 이러한 액티브 매트릭스방식에서는 상기한 능동소자가 매트릭스형식으로 배열된 각각의 화소에 배치되어 해당 화소를 구동하게 된다.

일반적으로, 액정표시소자는 하부기판과 상부기판 및 이들 사이에 형성된 액정층으로 구성되어 있다. 하부기판은 구동소자 어레이(Array)기판으로써, 상기 하부기판에는 복수의 화소가 형성되어 있으며, 각각의 화소에는 박막트랜지스터(Thin Film Transistor)와 같은 구동소자가 형성되고, 상부기판은 컬러필터(Color Filter)기판으로써, 실제 칼라를 구현하기 위한 칼라필터층이 형성되어 있다. 또한, 상기 하부기판 및 상부기판에는 각각 화소전극 및 공통전극이 형성되어 있으며 액정층의 액정분자를 배향하기 위한 배향막이 도포되어 있다.

또한, 하부기판 및 상부기판은 기판의 외곽에 형성된 실런트에 의해 합착되며, 이들(상부기판 및 하부기판) 사이에 형성된 스페이서에 의해 일정한 셀갭을 유지한다. 그리고, 상기 기판들 사이에 형성된 액정층이 상기 하부기판에 형성된 구동소자에 의해 액정분자를 구동하여 액정층을 투과하는 광량을 제어함으로써 정보를 표시하게 된다.

이하, 액정표시소자의 하부기판은 좀 더 자세히 설명하면, 액정표시소자의 하부기판(즉, 구동소자 어레이기판)에는 종횡으로 N×M개의 화소가 배치되어 있으며, 각 화소에는 외부의 구동회로로부터 주사신호가 인가되는 게이트라인과 화상신호가 인가되는 데이터라인의 교차영역에 형성된 TFT를 포함하고 있다. TFT는 상기 게이트라인과 연결된 게이트전극과, 상기 게이트전극 위에 형성되어 게이트전극에 주사신호가 인가됨에 따라 활성화되는 반도체층과, 상기 반도체층 위에 형성된 소스/드레인전극으로 구성된다.

그리고, 화소의 표시영역에는 상기 소스/드레인전극과 연결되어 반도체층이 활성화됨에 따라 상기 소스/드레인전극을 통해 화상신호가 인가되어 액정(도면표시하지 않음)을 동작시키는 화소전극이 형성되어 있다.

이와 같이 구성된 액정표시소자는 TFT의 드레인전극이 화소내에 형성된 화소전극과 전기적으로 접속되어, 상기 소스/드레인전극을 통해 화소전극에 신호가 인 가됨에 따라 액정을 구동하여 화상을 표시하게 된다.

상기한 바와 같이 액정표시소자의 하부기판에는 동작 수행을 위해 기판에 구동소자(TFT) 또는 배선(예를들면, 게이트/데이터라인) 등의 여러 패턴들을 형성하는데, 패턴을 형성하기 위해 사용되는 기술 중 일반적인 것이 포토리소그래피(photolithography) 방법이다.

도 1a∼1e는 종래 5마스크를 이용한 액정표시소자의 제조방법을 나타낸 공정단면도이다.

먼저, 1a에 도시한 바와 같이, 투명한 기판(10)을 준비한 다음, 그 상부에 게이트전극 물질을 증착한 후, 제1마스크 공정을 통해 이를 패터닝함으로써, 게이트전극(1a)을 형성한다.

이어서, 도 1b에 도시한 바와 같이, 게이트전극(1a) 을 포함하는 기판 전면에 절연막, 비정질실리콘 및 n+ 비정질실리콘막을 순차적으로 적층한 다음, 제2마스크 공정을 통해 이를 패터닝함으로써, 게이트절연막(2), 액티브층(5a) 및 n+층(5b')을 형성한다.

다음으로, 도 1c에 도시한 바와 같이, 액티브층(5a) 및 n+층(5b')을 포함하는 기판 전면에 소스/드레인전극 물질을 증착한 다음, 제3마스크 공정을 통해 이를 패터닝함으로써, 액티브층(5a)의 중앙부를 노출시키는 소스전극(2a) 및 드레인전극(2b)과 n+층으로 이루어진 오믹접촉층(5b)을 형성한다.

그 후에, 도 1d에 도시한 바와 같이, 소스전극(2a) 및 드레인전극(2b)을 포함하는 기판 전면에 절연막을 증착하여 보호막(6)을 형성한 다음, 제4마스크 공정을 통해 드레인전극(2b)의 일부를 노출시키는 콘택홀(9)을 형성한다.

마지막으로, 도 1e에 도시한 바와 같이, 콘택홀(9)을 포함하는 보호막(6) 상부에 화소전극 물질을 증착한 다음, 이를 패터닝하여 상기 콘택홀(9)을 통해 드레인전극(2b)과 접속하는 화소전극(7)을 형성한다.

이때, 각 패턴들을 형성하기 위해 진행되는 마스크 공정은 포토리소그래피 공정으로, 포토리소그래피 공정은 패턴이 형성될 기판에 자외선으로 감광하는 재료인 포토레지스트를 코팅하고, 마스크에 형성된 패턴을 포토레지스트 위에 노광하여 현상, 식각하고, 이와 같이 패터닝된 포토레지스트를 마스크로 하여 원하는 물질층을 식각한 후 포토레지스트를 제거하는 일련의 복잡한 과정으로 이루어진다.

따라서, 마스크 공정수가 증가할수록 공정시간 및 공정비가 증가하여 생산성이 저하되는 문제점이 있다. 이에 따라, 마스크 공정의 횟수를 최소한으로 줄여 생산성을 높이고 공정 마진을 확보하기 위해 저마스크 기술에 대한 연구가 진행되고 있다.

본 발명의 목적은 저마스크 기술을 통해 액정표시소자의 제조방법을 제공하는 것으로, 특히, 3마스크 공정을 통한 액정표시소자의 제조방법을 제공한다.

또한, 본 발명의 다른 목적은 화소영역 즉, 가장자리 영역의 단차를 보상함으로써, 화질개선 및 개구율을 향상시킬 수 있는 액정표시소자를 제공하는 데 있다.

따라서, 본 발명은 상기한 바와 같은 목적을 달성하기 위해 이루어진 것으로, 본 발명에 의한 액정표시소자의 제조방법은 투명한 기판을 준비하는 단계; 상기 기판 상에 제1금속막을 증착한 다음, 제1마스크 공정을 통해 게이트라인, 게이트전극 및 게이트패드를 형성하는 단계; 상기 게이트전극 및 게이트라인을 포함하는 기판 전면에 제1절연막과 비정질실리콘과 n+ 비정질실리콘 및 제2금속막을 순차적으로 적층한 다음, 제2마스크 공정을 통해 게이트라인과 수직으로 교차하며, 화소영역을 정의하는 데이터라인, 소스/드레인전극과 게이트라인, 및 데이터패드를 형성하는 단계; 상기 데이터라인 및 소스/드레인전극을 포함하는 기판 전면에 제2절연막을 형성한 다음, 제3마스크 공정을 통해 상기 화소영역의 제1절연막과 게이트패드 및 데이터패드를 노출시킨 후, 그 상부에 투명한 전도성막을 증착함으로써. 드레인전극과 접속하는 화소전극과 상기 게이트패드 및 데이터패드와 접속하는 게이트연결단자 및 데이터연결단자를 형성하는 단계를 포함하여 이루어진다.

이때, 상기 제2마스크 공정은 제2금속막 위에 PR막을 도포하는 단계; 광을 일부만 투과시키는 제1투과영역과 광을 모두 투과시키는 제2투과영역 및 광을 차단하는 차단영역이 마련된 마스크를 통해 상기 감광막에 빛을 조사하는 단계; 상기 마스크를 통해 빛이 조사된 PR을 현상하여, 제2금속막 상에 PR패턴을 형성하되, 제1투과영역에 제1두께를 갖는 제1PR패턴을 형성하고, 제2투과영역에는 제2두께를 갖는 제2PR패턴을 형성하는 단계; 상기 제1 및 제2PR패턴을 마스크로 하여 비정질실리콘 및 n+ 비정질실리콘층을 식각함으로써, 데이터라인과 액티브층과 n+층 및 데이터패드를 형성하는 단계; 상기 제1PR패턴을 제거함으로써, n+층 위에 형성된 제2금속패턴의 중앙 영역을 노출시키는 단계; 및 상기 제2PR패턴을 마스크로 제2금속패턴 및 n+층의 일부를 제거함으로써, 소스/드레인전극을 형성하는 단계로 이루어지며, 상기 제1PR패턴의 두께는 제2PR패턴의 두께보다 얇게 형성한다.

아울러, 소스/드레인전극 형성시, 상기 게이트라인과 중첩하여 스토리지커패시터(storage capacitor)를 형성하는 스토리지전극를 추가로 형성할 수도 있다.

이와 같이 1회의 노광공정을 통해 서로다른 두께를 갖는 PR패턴을 형성하는 것은 제1투과영역에 MoSi막이 형성하고, 광차단영역에는 Cr막이 형성함으로써 이루어진다. 또한, 제1투과영역을 슬릿구조로 형성할 수도 있다.

또한, 상기 제3마스크 공정은 상기 제2절연막 위에 포토레지스트(PR)을 도포하는 단계; 광을 일부만 투과시키는 제1투과영역과 광을 모두 투과시키는 제2투과영역 및 광을 차단하는 차단영역이 마련된 마스크를 통해 상기 감광막에 빛을 조사하는 단계; 상기 마스크를 통해 빛이 조사된 PR을 현상하여, 제2절연막 상에 PR패턴을 형성하되, 제1투과영역에 제1두께를 갖는 제1PR패턴을 형성하고, 제2투과영역에는 제2두께를 갖는 제2PR패턴을 형성하는 단계; 상기 제1 및 제2PR패턴을 마스크로 하여 제1,2절연막을 식각함으로써, 게이트패드를 노출시키는 제1콘택홀과 데이터패드의 측면을 노출시키는 제2콘택홀을 형성하는 단계; 상기 제1PR패턴을 제거한 다음, 상기 제2PR패턴을 마스크로 하여 화소영역의 제2절연막을 제거함으로써, 제1절연막을 노출시키는 단계; 및 상기 제2PR패턴을 포함하는 기판 전면에 투명한 전도성막을 증착한 후, 제2PR패턴 및 그 상부에 형성된 투명한 전도성막을 제거함으로써, 화소전극와 제1콘택홀을 통해 게이트패드와 접속하는 게이트연결단자 및 제2 콘택홀을 통해 데이터패드와 접속하는 데이터연결단자를 형성하는 단계로 이루어진다. 이때, 상기 화소전극을 게이트라인과 중첩시켜 형성할 수도 있으며, 서로 중첩하는 화소전극 및 게이트라인은 스토리지커패시터를 형성한다.

한편, 상기 데이터라인 하부에 리페어패턴을 추가로 형성할 수 있으며, 상기 리페어패턴은 제1마스크 공정시 게이트라인과 함께 형성할 수 있다. 그리고, 상기 투명한 전도성막은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)를 사용할 수 있다.

또한, 본 발명에 의한 액정표시소자의 제조방법은 투명한 기판을 준비하는 단계; 상기 기판 상에 게이트라인, 게이트전극 및 게이트패드를 형성하는 단계; 상기 게이트전극 및 게이트패드를 포함하는 기판 전면에 게이트절연막을 형성하는 단계; 상기 게이트절연막 상에 게이트라인과 수직으로 교차하여, 화소영역을 정의하는 데이터라인, 반도체층(액티브층,오믹접촉층), 소스/드레인전극 및 데이터패드를 형성하고, 각 화소영역에 형성된 게이트절연막을 노출시키는 단계; 상기 데이터라인 및 소스/드레인전극을 포함하는 기판 전면에 보호막을 형성하고, 그 상부에 포토레지스트(PR)를 도포하는 단계; 마스크를 사용하여 PR패턴을 형성한 후, 이를 식각 마스크로하여 게이트패드 및 데이터패드를 노출시키는 콘택홀을 형성하고, 화소영역의 게이트절연막을 노출시키는 단계; 잔존하는 PR패턴과 화소영역의 게이트절연막 및 상기 콘택홀을 포함하는 기판 전면에 투명한 전도성막을 증착한 다음, 상기 PR패턴 및 그 상부에 형성된 투명전도막을 제거함으로써, 화소영역의 게이트절연막 상에 화소전극을 형성하고, 상기 콘택홀을 통해 게이트패드 및 데이터패드에 각각 접속하는 게이트연결단자 및 데이터연결단자를 형성하는 단계를 포함하여 이루어진다.

이때, 상기 화소전극은 게이트라인과 중첩하도록 형성하거나, 상기 소스/드레인전극 형성시 게이트라인과 중첩하는 스토리지전극을 추가로 형성할 수도 있다.

상기 데이터라인, 반도체층(액티브층,오믹접촉층)소스/드레인전극 및 데이터패드를 형성하는 단계는 상기 게이트절연막 위에 비정질실리콘과 n+ 비정질실리콘 및 금속층을 순차적으로 적층하는 단계; 상기 금속층 위에 포토레지스트(PR)을 도포하는 단계; 광을 일부만 투과시키는 제1투과영역과 광을 모두 투과시키는 제2투과영역 및 광을 차단하는 차단영역이 마련된 마스크를 통해 상기 감광막에 빛을 조사하는 단계; 상기 마스크를 통해 빛이 조사된 PR을 현상하여, 상기 금속층 상에 PR패턴을 형성하되, 제1투과영역에 제1두께를 갖는 제1PR패턴을 형성하고, 제2투과영역에는 제2두께를 갖는 제2PR패턴을 형성하는 단계; 상기 제1 및 제2감광패턴을 마스크로 하여 비정질실리콘 및 n+ 비정질실리콘층을 식각함으로써, 데이터라인과 액티브층과 n+층 및 데이터패드를 형성하는 단계; 상기 제1PR패턴을 제거함으로써, n+층 위에 형성된 금속패턴의 중앙영역을 노출시키는 단계; 및 상기 제2PR패턴을 마스크로 상기 금속패턴 및 액티브층의 일부를 제거함으로써, 액티브층 및 소스/드레인전극을 형성하는 단계로 이루어진다. 이때, 상기 제1PR패턴의 두께는 제2PR패턴의 두께보다 얇게 형성한다.

상기 보호막 상에 PR패턴을 형성하는 단계는 상기 보호막 상에 포토레지스트(PR)을 도포하는 단계; 광을 일부만 투과시키는 제1투과영역과 광을 모두 투과시키는 제2투과영역 및 광을 차단하는 차단영역이 마련된 마스크를 통해 상기 PR막에 빛을 조사하는 단계; 및 상기 마스크를 통해 빛이 조사된 PR을 현상하여, 보호막 상에 PR패턴을 형성하되, 제1투과영역에 제1PR패턴을 형성하고, 제2투과영역에는 제1PR패턴보다 상대적으로 두꺼운 제2PR패턴을 형성하는 단계로 이루어진다. 또한, 상기 제1 및 제2PR패턴을 마스크로 하여 게이트절연막 및 보호막의 일부를 식각함으로써, 게이트패드 및 데이터패드를 노출시키는 콘택홀을 형성한 후, 제1PR패턴을 제거한 다음, 상기 제2PR패턴을 마스크로 하여 화소영역의 보호막을 제거함으로써, 화소영역의 게이트절연막을 노출시키며, 상기 제1PR패턴은 에싱(ashing)공정을 통해 제거한다.

상기한 바와 같이, 본 발명은 3회의 마스크 공정을 통해 액정표시소자를 제작한다. 즉, 종래 2회의 마스크 공정을 통해 형성 되었던 액티브층 및 오믹콘택층으로 구성된 반도체층과 소스/드레인전극을 1회의 마스크 공정으로 줄이고, 보호막과 화소전극을 1회의 마스크 공정으로 줄임으로써, 총 2회의 마스크 공정을 줄일 수가 있다.

아울러, 본 발명은 제3마스크 공정에서 하프톤 또는 회절마스크를 사용함으로써, 화소영역에 형성된 제1절연막을 제거하지 않고 남겨둠으로써, 드레인전극 및 스토리지전극이 화소전극과 접속하는 영역의 단차를 줄여 빛샘제거 및 개구율을 향상시킬 수 있다.

즉, 제3마스크 공정에서 하프톤 또는 회절마스크를 사용하지 않고, 100％ 투과영역과 차단영역으로만 구성된 일반마스크를 사용할 경우, 화소전극은 투명한 기판 위에 형성되며, 화소전극이 드레인전극 및 스토리지전극과 연결되는 영역의 단차는 제1절연막, 반도체층(비정질실리콘,오믹콘택층)에 의해 형성된다. 반면에, 하프톤마스크를 사용하여 제1절연막 상에 화소전극을 형성하는 경우, 화소전극이 드레인전극 및 스토리지전극과 연결되는 영역의 단차는 반도체층(비정질실리콘,오믹콘택층)에 의한 것으로, 일반마스크를 사용한 경우에 비해, 제1절연막에 의한 단차를 제거할 수가 있다.

따라서, 제1절연막에 의한 단차만큼 빛샘영역을 줄이고, 개구영역을 늘일 수가 있다.

이하, 첨부한 도면을 통해 본 발명에 의한 액정표시소자의 제조방법을 좀더 상세하게 설명하도록 한다.

도 2는 본 발명에 의한 액정표시소자의 개략적인 평면도를 나타낸 것이다.

도면에 도시한 바와 같이, N×M개의 화소가 배치된 액정표시소자의 각 화소에는 외부의 구동회로로부터 주사신호가 인가되는 게이트라인(101)과 화상신호가 인가되는 데이터라인(103)의 교차영역에 형성된 TFT(thin film transistor)를 포함하고 있다. TFT는 상기 게이트라인(101)과 연결된 게이트전극(101a)과, 상기 게이트전극(101a) 위에 형성되어 게이트전극(101a)에 주사신호가 인가됨에 따라 활성화되는 액티브층(105a)과, 상기 액티브층(105a) 위에 형성된 소스/드레인전극(102a,102b)으로 구성된다. 화소의 표시영역에는 상기 소스/드레인전극(102a,102b)과 연결되어 액티브층(105a)이 활성화됨에 따라 상기 소스/드레인전극(102a,102b)을 통해 화상신호가 인가되어 액정(도면표시하지 않음)을 동작시키 는 화소전극(107)이 형성되어 있으며, 화소전극(107)은 게이트라인(101)과 중첩하는 스토리지전극(109)과 접속되어 있다.

그리고, 상기 스토리지전극(109)은 게이트라인(101)과 함께 스토리지커패시터(Cst)를 형성한다.

아울러, 상기 스토리지전극(109)을 형성하지 않고, 화소전극(107)을 게이트라인(101)을 중첩시켜, 스토리지커패시터(Cst)를 형성하는 것도 가능하다.

한편, 도면에 상세하게 도시하지는 않았지만, 데이터라인(103) 하부에 리페어패턴을 형성할 수 있으며, 상기 리패어패턴은 게이트라인 형성공정에서 형성할 수 있다.

이와 같이 구성된 액정표시소자는 TFT의 드레인전극(102b)이 화소내에 형성된 화소전극(107)과 전기적으로 접속되어, 상기 소스/드레인전극(102a,102b)을 통해 화소전극(107)에 신호가 인가됨에 따라 액정을 구동하여 화상을 표시하게 된다.

아울러, 도면에 도시하진 않았지만, 상기 게이트라인(101) 및 데이터라인(103)이 연장된 일측에는 외부 구동회로로 부터 신호를 인가받는 게이트패드 및 데이터패드가 형성되어 있다.

상기한 바와 같이 구성된 액정표시소자는 3마스크 공정을 통해 제작되며, I-I'의 공정단면도를 통해 본 발명에 의한 액정표시소자의 제조방법을 설명한다.

도 3a∼3c 는 본 발명에 의한 액정표시소자의 제조방법을 나타낸 것으로, 도 1의 I-I'선의 절단면에 따른 박막트랜지스터영역(T) 및 스토리지커패시터영역(S)과, 게이트라인 및 데이터라인의 일측에 형성되는 게이트패드(G.P)와 데이터패드영 역 (D.P)의 공정 단면도를 나타낸 것이다.

먼저, 도 3a에 도시한 바와 같이, 투명한 기판(110)을 준비한 다음, 상기 기판(110) 위에 Al, Mo, Cu, MoW, MoTa, MoNb, Cr, W 또는 알루미늄(Al) 및 몰리브덴(Mo)의 이중층과 같은 제1금속막(미도시)을 스퍼터링 방법으로 증착한다. 그리고, 제1마스크 공정을 통해 제1금속막을 패터닝함으로써, 게이트전극(101a)과 게이트라인(101) 그리고, 게이트패드(101b)를 각각 형성한다.

이어서, 도 3b에 도시한 바와 같이, 게이트전극(101a), 게이트라인(101) 및 게이트패드(101b)를 포함하는 기판 전면에 SiNx 또는 SiOx와 같은 무기물질을 증착하여 제1절연막(102) 즉, 게이트절연막을 형성하고, 그 상부에 비정질실리콘막과 인(P)과 같은 불순물이 도핑된 n+ 비정질실리콘막 그리고, Al. AlNd, Cr, Mo, Cu등과 같은 제2금속막을 순차적으로 증착한 다음, 제2마스크 공정을 통해 액티브층(105a)과 오믹접촉층(105b)으로 구성된 반도체층(105)과 상기 반도체층(105) 상부에 소정간격 이격되어 액티브층(105a)의 중앙부를 노출시키는 소스/드레인전극(102a,102b)과 게이트라인(101) 상부에 위치하는 스토리지전극(109) 및 데이터패드(103a)를 각각 형성한다.

이때, 제2마스크 공정에서는 1회의 마스크 공정을 통해 반도체층(105) 및 소스/드레인전극(102a,102b)을 동시에 형성해야 하기 때문에 회절마스크(slit mask) 또는 하프톤마스크(half-tone mask)를 사용한다. 즉, 회절마스크는 광투과영역이 슬릿구조를 가지며, 상기 슬릿영역을 통해 조사되는 노광량은 빛을 모두 투과시키는 완전투과영역보다 적기 때문에, PR막을 도포한 후, 상기 PR막에 부분적으로 슬 릿영역 및 완전투과영역이 마련된 마스크를 사용하여 노광하게 되면, 슬릿영역에 남아있는 PR의 두께와 완전투과영역에 남았는 PR의 두께가 다르게 형성된다. 즉, 포지티브 PR인 경우에는 슬릿영역을 통해 빛이 조사된 PR의 두께가 완전투광영역에 비해 두껍에 형성되는 반면에, 네거티브 PR인 경우에는 완전투과영역에 남아있는 감광의 두께가 두껍게 형성된다.

따라서, 본 발명은 회절마스크의 특성을 이용하여 반도체층(105) 및 소스/드레인전극(102a,102b)을 동시에 형성한다. 또한, 하프톤마스크를 사용할 수도 있으며, 하프톤마스크의 경우, 광차단영역에는 크롬이 형성되어 있으며, 하프톤영역에는 몰리부덴 실리사이드(MoSi)이 형성되어 있다. 이때, 몰리부덴 실리사이드의 두께를 조절함으로써, 투과량을 제어할 수 있다.

도 4a∼4d를 통해 회절마스크를 사용한 제2마스크 공정(즉, 반도체층(105) 및 소스/드레인전극(102a,102b)의 형성공정)을 좀 더 상세하게 설명하면, 먼저, 도 4a에 도시한 바와 같이, 게이트전극(101a), 게이트라인(101) 및 게이트패드(101b)를 포함하는 기판 전면에 제1절연막(102), 비정질실리콘막(105a'), n+ 비정질실리콘막(105b') 및 제2금속막(103')을 순차적으로 적층한 다음, 그 상부에 PR막(130)을 도포한다. 그리고, 회절마스크(140)를 적용하여 UV와 같은 광(도면에 상에 화상표로 표시)을 조사한다. 이때, 회절마스크(140)에는 광을 일부만 투과시키는 제1투과영역(A1)과 광을 모두 투과시키는 제2투과영역(A2) 및 조사된 모든 광을 차단하는 차단영역(A3)이 마련되어 있으며, 상기 마스크(140)를 투과한 빛이 PR막(130)에 조사된다.

이어서, 도 4b에 도시한 바와 같이, 회절마스크(140)를 통해 노광된 PR막(130)을 현상하여, 제1투과영역(A1) 및 제2투과영역(A2)을 통해 광이 조사된 영역에만 PR막을 남기고, 나머지 영역은 제거한다. 이때, 제1투과영역(A1)을 통해 형성된 제1PR패턴(130a)은 제2투과영역(A2)에 형성된 제2PR패턴(130b)보다 얇게 형성된다. 이것은 네거티브 PR을 사용했기 때문이며, 네거티브 PR은 포지티브 PR보다 해상도가 높아 포지티브 PR보다 많이 사용된다. 반면에, 포지티브 PR을 사용하여 형성할 수도 있으며, 이경우에는 회절마스크의 패턴을 반대로 제작해야 한다. 즉, PR을 남기고자 하는 영역에 광이 차단될 수 있도록 해야 한다.

이어서, 상기와 같이 형성된 제1 및 제2PR패턴(130a,130b)을 마스크로 하여, 그 하부에 형성된 제2금속막(103'), n+ 비정질실리콘막(105b') 및 비정질실리콘막(105a')을 식각함으로써, 액티브층(105a), n+패턴(105b'), 제2금속패턴(103'), 스토리지전극(109) 그리고, 데이터패드(103a)를 형성한다. 이때, 상기 데이터패드(103a)는 콘택홀(103a')에 의해 측면의 일부가 노출된다.

계속해서, 도 4c에 도시한 바와 같이, 에싱(ashing)공정을 통해, 제1PR패턴(130a)을 제거한다. 이때, 제2PR패턴(130b)의 일부도 함께 제거되어 그 두께가 얇아지게 된다. 이어서, 제2감광패턴(130b)을 마스크로 하여 제1감광패턴(130a)이 제거됨에 따라 노출된 제2금속패턴(103')과 n+층(105b')을 식각함으로써, 액티브층(105a) 상부에 소정간격 이격되어 위치하는 소스/드레인전극(102a,102b) 및 오믹접촉층(105b)을 형성한다. 이때, 오믹접촉층(105b)은 액티브층(105a)과 소스/드레인전극(102a,102b) 사이의 저항을 줄여 신호의 전달을 원활하게 하기 위해 형성하는 것이다. 이후에, 스트리퍼(striper)를 적용하여 소스/드레인전극 (102a,102b) 및 스토리지전극(109) 위에 형성된 제2PR패턴(130b)을 제거할 수 있다.

상기한 바와 같이, 제2마스크 공정을 통해 반도체층(105), 소스/드레인전극 (102a,102b) 및 스토리지전극(109) 그리고, 데이터패드(103a)가 형성되면, 도 3c에 도시한 바와 같이, 그 상부에 제2절연막(106) 즉, 보호막을 형성한다. 그리고, 상기 제2절연막(106) 상에 PR막을 도포한 다음, 제3마스크 공정을 통해 패터닝함으로써, 드레인전극(102b) 및 스토리지전극(109)의 일부를 노출시키고, 게이트패드(101b) 및 데이터패드(103a)를 노출시키는 제1 및 제2콘택홀(101b',103a')을 형성한다. 그리고, 그 상부에 투명한 전도성막을 증착한 다음, 리프트-오프(lift off) 공정을 통해 드레인전극(102b) 및 스토리지전극(109)과 접속하는 화소전극(107)을 형성하고, 상기 제1 및 제2콘택홀(101b',103a')을 통해 게이트패드(101c) 및 데이트패드(103a)와 접속하는 게이트연결단자(101c) 및 데이터연결단자(103b)를 형성한다.

이와 같이, 제3마스코 공정에서는 리프트-오프 공정을 사용하여 1회의 마스크 공정으로 보호막과 화소전극을 형성할 수 있으며, 도 5a∼5c를 참조하여 리프트 오프 공정을 사용하는 제3마스크 공정을 좀더 상세히 설명하도록 한다.

먼저, 도 5a에 도시한 바와 같이, 소스/드레인전극(102a,102b) 및 스토리지전극(109)을 포함하는 기판 전면에 SiOx 또는 SiNx와 같은 무기막이나, BCB 또는 아크릴과 같은 유기막을 도포하여 제2절연막(106)을 형성한 다음, 그 상부에 PR막 을 도포한다. 그리고, 제3마스크 공정을 통해 PR막을 패터닝함으로써, 제2절연막(106) 위에 선택적으로 남아있는 PR패턴(150a)을 형성한다.

이어서, 도 5b에 도시한 바와 같이, 상기 PR패턴(150a)을 마스크로하여 제1,2절연막(102,106)을 제거함으로써, 드레인전극(102b) 및 스토리지전극(109)의 일측을 노출시킴과 동시에 화소영역의 기판(110)이 드러나도록 한다. 이때, 게이트패드(101b)의 일부를 노출시키는 제1콘택홀(101b')과 데이터패드(103a)의 일부를 노출시키는 제2콘택홀(103a')도 함께 형성되며, 상기 제1및 제2절연막(102,106)은 건식식각(dry etching)에 의해 효과적으로 제거할 수 있다. 이와 같이, 원하는 패턴을 모두 형성한 후, 계속해서, 식각공정을 진행하게 되면, 제2절연막(106)이 과식각(over etching)되어, PR패턴(150a)의 에지영역이 돌출된다.

이어서, 도 5c에 도시한 바와 같이, 에지영역이 돌출된 PR패턴(150a)을 포함하는 기판 전면에 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명한 전도성막(107')을 증착한다. 이때, 상기 PR패턴(150a)의 에지영역 하부에는 전도성막(107')이 증착되지 않기 때문에, 이영역은 외부에 노출된다.

이어서, 도 5d에 도시한 바와 같이, 에지영역의 일부가 노출된 PR패턴(150a)을 스트리퍼(striper)에 적용하여 PR패턴(150a)을 제거함과 동시에 그 상부에 증착된 전도성막(107')도 함께 제거함으로써, 화소전극(107)과 게이트연결단자(101c) 및 데이터연결단자(103b)를 각각 형성한다. 이때, 상기 화소전극(107) 드레인전극(102b) 및 스토리지전극(109)과 접속하며, 게이트연결단자(101c)는 제1콘택홀(101b')을 통해 게이트패드(101b)와 접속하고, 데이터연결단자(103b)는 제2 콘택홀(103a')을 통해 데이터패드(103a)와 접속하게 된다.

상기한 바와 같이, 제3마스크 공정에서는 보호막 위에 PR패턴을 형성한 후, 보호막을 과식각하여 PR패턴의 돌출영역을 형성하고, 그 상부에 투명전극막을 증착함으로써, PR패턴의 일부를 외부에 노출시킨다. 그리고, 외부에 노출된 PR패턴을 스트리퍼에 적용함으로써, PR패턴과 그 상부에 증착된 투명전극막을 함께 제거하는 리프트 오프 공정을 통해 보호막과 화소전극을 1회의 마스크 공정으로 형성할 수가 있다.

살펴본 바와 같이, 3마스크 공정을 통해, 본 발명은 종래 2회의 마스크 공정을 통해 형성되었던 반도체층(액티브층 및 오믹콘택층)과 소스/드레인전극을 1회의 마스크 공정으로 줄이고, 보호막과 화소전극을 1회의 마스크 공정으로 줄임으로써, 총 2회의 마스크 공정을 줄일 수 있는 잇점이 있다.

그러나, 상기한 바와 같은 3마스크 공정을 통해 제작된 액정표시소자는 화소전극과 접속하는 드레인전극 및 스토리지전극의 단차가 크기 때문에 이 영역에서 빛샘이 발생하게 된다.

즉, 도 5d에 도시한 바와 같이, 드레인전극(102b) 및 스토리지전극(109)과 접속하는 화소전극(107)의 단차는 게이트절연막(102), 액티브층(105a), 오믹콘택층(105b) 및 드레인전극(102b)에 의해 형성된 것으로, 이 영역(D)에서는 액정이 정상적으로 구동하지 않기 때문에 화면에 빛샘과 같은 불량을 나타낸다. 따라서, 상기 빛샘영역을 가리기 위해 블랙매트릭스를 이 영역까지 확장하여 형성할 수 있으나, 이러한 경우 개구율이 감소하여 화면의 휘도가 떨어지는 문제가 발생된다.

따라서, 본 발명은 특히, 이러한 문제점을 해결하기 위해서 이루어진 것으로, 본 발명의 다른 실시예에서는 제3마스크 공정에서 회절마스크 또는 하프톤마스크를 사용함으로써, 드레인전극 및 스토리지전극과 접속하는 영역에 발생되는 화소전극 단차를 줄여, 빛샘영역을 최소화하고, 개구율을 향상시킨다. 즉, 화소영역에 회절노광을 적용하여 게이트절연막을 제거하지 않고 남겨둠으로써, 게이트절연막에 의한 단차를 제거할 수가 있다.

도 6a∼6e는 본 발명의 다른 실시예에 의한 액정표시소자의 제조방법을 나타낸 것으로, 특히, 이전 실시예와 차별화되는 제3마스크 공정을 나타낸 것이다. 또한, 본 실시예의 설명에서는 이전 실시예와 동일한 구성에 대한 설명은 생략하도록 한다.

먼저, 도 6a에 도시한 바와 같이, 제1 및 제2마스크 공정을 통해 형성된 소스/드레인전극(202a,202b) 및 스토리지전극(209)을 포함하는 기판 전면에 SiOx 또는 SiNx와 같은 무기막이나, BCB 또는 아크릴과 같은 유기막을 도포하여 제2절연막(206)을 형성한 다음, 그 상부에 PR막(250)을 도포한다. 그리고, 회절마스크 또는 하프톤마스크(240)를 적용하여 UV와 같은 광(도면에 상에 화상표로 표시)을 조사한다. 이때, 회절마스크(240)에는 광을 일부만 투과시키는 제1투과영역(A1)과 광을 모두 투과시키는 제2투과영역(A2) 및 조사된 모든 광을 차단하는 차단영역(A3)이 마련되어 있으며, 상기 마스크(240)를 투과한 빛이 PR막(250)에 조사된다.

이어서, 도 6b에 도시한 바와 같이, 회절마스크(240)를 통해 노광된 PR막(250)을 현상하여, 제1투과영역(A1) 및 제2투과영역(A2)을 통해 광이 조사된 영역에만 PR막을 남기고, 나머지 영역은 제거한다. 이때, 제1투과영역(A1)을 통해 형성된 제1PR패턴(250a)은 제2투과영역(A2)에 형성된 제2PR패턴(250b)보다 얇게 형성된다. 계속해서, 상기 제1 및 제2PR패턴(250a,250b)을 마스크로 하여 노출된 제2절연막(206) 및 제1절연막(202)을 식각함으로써, 게이트패드(101b)를 노출시키는 제1콘택홀(201b')과 데이터패드(203b)를 노출시키는 제2콘택홀(203a')을 형성한다. 이때, 제1,2절연막(202,206)은 건식식각(dry etching)에 의해 효과적으로 제거될 수 있다.

제1 및 제2콘택홀(201b',203a')이 형성되면, 도 6c에 도시한 바와 같이, 에싱(ashing)공정을 통해, 제1PR패턴(250a)을 제거한다. 이때, 제2PR패턴(250b)의 일부도 제거되어 그 두께가 얇아진다. 이어서, 제2PR패턴(250b)을 마스크로 하여 제1PR패턴(250a)이 제거됨에 따라 노출된 화소영역의 제2절연막(206)을 식각함으로써, 드레인전극(202b) 및 스토리지전극(209)의 일부를 노출시킴과 동시에, 화소영역의 제1절연막(202)을 노출시킨다. 이때에도, 제2절연막(206)은 건식식각(dry etching)에 의해 효과적으로 제거할 수 있으며, 원하는 패턴을 모두 형성한 후에도, 계속해서, 식각공정을 진행하여 제2절연막(206)이 과식각(over etching)되도록 함으로써, 제2PR패턴(250b)의 에지영역을 돌출시킨다.

그리고, 도 6d에 도시한 바와 같이, 에지영역이 돌출된 제2PR패턴(250b)을 포함하는 기판 전면에 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명한 전도성막(207')을 증착한다. 이때, 상기 PR패턴(250a)의 에지영역 하부에는 전도성막(207')이 증착되지 않기 때문에, 이영역은 외부에 노출된다.

이어서, 에지영역의 일부가 노출된 제2PR패턴(250a)을 스트리퍼(striper)에 적용하여 제2PR패턴(250b)을 제거함과 동시에 그 상부에 증착된 전도성막(207')도 함께 제거함으로써, 도 6e에 도시한 바와 같이, 제1절연막(202) 즉, 게이트절연 위에 드레인전극(202b) 및 스토리지전극(209)과 접속하는 화소전극(207)을 형성한다. 이때, 제1콘택홀(201b')을 통해 게이트패드(201b)와 접속하는 게이트연결단자 (201c)와, 제2콘택홀(203a')을 통해 데이터패드(203a)와 접속하는 데이터연결단자 (203b)도 함께 형성된다.

아울러, 화소전극(207)이 드레인전극(202b) 및 스토리지전극(209)과 접속하는 영역에 형성되는 단차는 액티브층(205a), 오믹접촉층(205b) 및 드레인전극(202b)에 의한 것으로, 이전 실시예(도 5d) 비해 단차 형성면적이 줄었음을 알 수 있다. 즉, 이전 실시예(도 5d)에서 화소전극(107)의 단차영역(D)은 게이트절연막(102), 액티브층(105a), 오믹접촉층(105b) 그리고, 드레인전극(102b)에 의해 형성되는 반면, 본 실시예(도 6e)에서는 화소전극(207)이 게이트절연막(202) 위에 형성되기 때문에, 게이트절연막(202)에 의한 단차를 제거할 수가 있다.

따라서, 본 실시예에서는 화소전극의 단차 면적을 줄임으로써, 빛샘영역을 최소화할 수 있다. 아울러, 빛샘이 발생되는 영역이 이전 실시예에 비해 줄어들기 때문에 블랙매트릭스를 형성하는 면적도 줄일 수 있기 때문에, 개구율도 향상시킬 수가 있다.

아울러, 상기 커패시터커패시터영역(S)에서 스토리지전극(209)을 별도로 형 성하지 않고, 화소전극(207)과 게이트라인(201)을 중첩시켜 형성할 수도 있다.

즉, 도 7에 도시한 바와 같이, 스토이지전극을 생략하고, 게이트라인(201) 위에 게이트절연막(202)을 사이에 두고, 화소전극(207)을 중첩시켜 형성한다. 이와 같이, 화소전극(207)을 게이트라인(201)에 직접 중첩시켜 형성하는 경우, 이영역에서 발생되는 화소전극(207)의 단차를 더욱 효과적으로 제거할 수 있다. 즉, 이전실시예(도 6e참조), 스토리지전극(209)의 하부에 공정상 남게되는 반도체패턴(액티브패턴 및 n+패턴)으로 인해, 이영역의 화소전극(207) 단차를 줄이는데, 한계가 있었다. 그러나, 본 실시예에서는 단차발생의 원인이 되는 스토리지전극(209)를 제거하기 때문에, 개구확보면에서 더욱 유리하다.

상술한 바와 같이, 본 발명은 3마스크 공정을 이용한 액정표시소자의 제조방법을 제공한다. 특히, 본 발명은 보호막과 화소전극을 형성하는 공정에서 회절마스크 또는 하프톤 마스크를 사용함으로써, 화소전극의 드레인전극 및 스토리지전극과 접속하는 영역에 발생되는 단차를 줄일 수가 있으며, 이에 따라 빛샘영역을 최소화하고, 개구율도 향상시킬 수가 있다.

전술한 바와 같이, 본 발명에 의하면, 저마스크 기술(3마스크 공정)을 통해 액정표시소자를 제작함으로써, 공정시간을 줄이고, 생산비를 절감하여 생산성을 향상시킬 수가 있다.

또한, 본 발명은 회절마스크 또는 하프톤마스크 공정을 통해 화소전극의 가장자리 영역에 발생되는 단차를 보상해줌으로써, 화질개선 및 개구율을 향상시킬 수가 있다.

Claims

투명한 기판을 준비하는 단계;

상기 기판 상에 제1금속막을 증착한 다음, 제1마스크 공정을 통해 게이트라인, 게이트전극 및 게이트패드를 형성하는 단계;

상기 게이트전극 및 게이트라인을 포함하는 기판 전면에 제1절연막과 비정질실리콘과 n+ 비정질실리콘 및 제2금속막을 순차적으로 적층한 다음, 제2마스크 공정을 통해 게이트라인과 수직으로 교차하며, 화소영역을 정의하는 데이터라인, 반도체층(액티브층,오믹접촉층), 소스/드레인전극 및 데이터패드를 형성하는 단계;

상기 데이터라인 및 소스/드레인전극을 포함하는 기판 전면에 제2절연막을 형성한 다음, 상기 제2절연막 위에 PR막을 도포하는 단계;

제3 마스크 공정을 통해 상기 PR막을 노광 및 현상한 후 이를 선택적으로 제거하여 PR패턴을 형성하는 단계;

상기 PR패턴을 마스크로 하여 제1, 2 절연막을 식각하여, 상기 드레인전극 일측면과 기판이 드러나도록 함과 동시에, 게이트패드를 노출시키는 제1콘택홀과 데이터패드의 측면을 노출시키는 제2콘택홀을 형성하는 단계;

상기 제 2 절연막을 과도 식각하여 상기 PR패턴의 에지영역이 돌출되도록 하는 단계;

상기 PR패턴을 포함하는 기판 전면에 투명한 전도성막을 증착하는 단계; 및

상기 PR패턴 및 그 상부에 형성된 투명한 전도성막을 제거하여, 상기 드레인전극과 전기적으로 접속되는 화소전극과, 상기 제1 콘택홀을 통해 게이트패드와 접속하는 게이트연결단자 및, 상기 제2 콘택홀을 통해 데이터패드와 접속하는 데이터연결단자를 형성하는 단계로 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
제1항에 있어서, 상기 제2마스크 공정은,

상기 제2 금속막 위에 감광막을 도포하는 단계;

광을 일부만 투과시키는 제1투과영역과 광을 모두 투과시키는 제2투과영역 및 광을 차단하는 차단영역이 마련된 마스크를 통해 상기 감광막에 빛을 조사하는 단계;

상기 마스크를 통해 빛이 조사된 상기 감광막을 현상하여, 상기 제1투과영역과 대응하는 상기 제2 금속막 위에 제1두께를 갖는 제1 감광막패턴을 형성하고, 상기 광 차단영역과 대응하는 상기 제2 금속막 위에 제2두께를 갖는 제2 감광막패턴을 형성하는 단계;

상기 제1 및 제2 감광막패턴을 마스크로 하여 상기 비정질실리콘, n+ 비정질실리콘층 및 제2 금속막을 식각함으로써, 데이터라인과 액티브층과 n+층 및 데이터패드를 형성하는 단계;

상기 제1 감광막패턴을 제거함으로써, 상기 n+층 위에 형성된 상기 제2 금속막의 중앙 영역을 노출시키는 단계; 및

상기 제2 감광막패턴을 마스크로 상기 제2 금속막 및 n+층의 일부를 제거함으로써, 오믹접촉층 및 소스/드레인전극을 형성하는 단계로 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
제2항에 있어서, 상기 제1 감광막패턴의 두께는 상기 제2 감광막패턴의 두께보다 얇게 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
제2항에 있어서, 상기 마스크의 제1투과영역에는 MoSi막이 형성되고, 광차단영역에는 Cr막이 형성된 것을 특징으로 하는 액정표시소자의 제조방법.
제2항에 있어서, 상기 마스크의 제1투과영역은 슬릿구조인 것을 특징으로 하는 액정표시소자의 제조방법.
삭제
제1항에 있어서, 상기 데이터라인 하부에 리페어 패턴을 추가로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
제7항에 있어서, 상기 리페어 패턴은 제1마스크 공정시 게이트라인과 함께 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
제1항에 있어서, 상기 투명한 전도성막은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)를 사용하여 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
제1항에 있어서, 상기 소스/드레인전극 형성시, 상기 게이트라인과 중첩하여 스토리지커패시터(storage capacitor)를 형성하는 스토리지전극를 추가로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
제1항에 있어서, 상기 화소전극을 게이트라인과 중첩시켜 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
투명한 기판을 준비하는 단계;

상기 기판 상에 게이트라인, 게이트전극 및 게이트패드를 형성하는 단계;

상기 게이트전극 및 게이트패드를 포함하는 기판 전면에 게이트절연막을 형성하는 단계;

상기 게이트절연막 상에 액티브층 및 오믹접촉층과 함께, 게이트라인과 수직으로 교차하여, 화소영역을 정의하는 데이터라인, 소스/드레인전극 및 데이터패드를 형성하는 단계;

상기 데이터라인 및 소스/드레인전극을 포함하는 기판 전면에 보호막을 형성하고, 그 상부에 감광막을 도포하는 단계;

광을 일부만 투과시키는 제1투과영역과 광을 모두 투과시키는 제2투과영역 및 광을 차단하는 차단영역이 마련된 마스크를 통해 상기 감광막에 빛을 조사하는 단계;

상기 마스크를 통해 빛이 조사된 감광막을 현상하여, 상기 제1투과영역과 대응하는 상기 보호막 상에 제1두께를 갖는 제1 감광막패턴을 형성하고, 상기 광차단영역과 대응하는 상기 보호막 상에 상기 제1두께보다 두꺼운 제2두께를 갖는 제2 감광막패턴을 형성하는 단계;

상기 제1 및 2 감광막패턴을 마스크로 하여 상기 보호막과 게이트절연막을 식각하여, 상기 게이트패드를 노출시키는 제1콘택홀과 상기 데이터패드의 측면을 노출시키는 제2콘택홀을 형성하는 단계;

상기 제1 감광막패턴을 제거한 다음, 상기 제2 감광막패턴을 마스크로 하여 화소영역의 보호막을 제거하여, 상기 액티브층, 오믹접촉층 및 드레인전극 측면과, 상기 게이트절연막을 노출시키는 단계; 및

상기 보호막을 과도 식각하여 상기 제2 감광막패턴의 에지영역이 돌출되도록 하는 단계;

상기 제2 감광막패턴을 포함하는 기판 전면에 투명한 전도성막을 증착하는 단계; 및

상기 제2 감광막패턴 및 그 상부에 형성된 상기 투명한 전도성막을 제거하여, 상기 드레인전극과 전기적으로 접속하는 화소전극과, 상기 제1 콘택홀을 통해 게이트패드와 접속하는 게이트연결단자 및, 상기 제2 콘택홀을 통해 데이터패드와 접속하는 데이터연결단자를 형성하는 단계로 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
제12항에 있어서, 상기 화소전극은 게이트라인과 중첩하도록 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
제12항에 있어서, 상기 소스/드레인전극 형성시 게이트라인과 중첩하는 스토리지전극을 추가로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
제12항에 있어서, 상기 데이터라인, 액티브층, 오믹접촉층, 소스/드레인전극 및 데이터패드를 형성하는 단계는,

상기 게이트절연막 위에 비정질실리콘층과 n+ 비정질실리콘층 및 금속층을 순차적으로 적층하는 단계;

상기 금속층 위에 PR막을 도포하는 단계;

광을 일부만 투과시키는 제1투과영역과 광을 모두 투과시키는 제2투과영역 및 광을 차단하는 차단영역이 마련된 마스크를 통해 상기 PR막에 빛을 조사하는 단계;

상기 마스크를 통해 빛이 조사된 상기 PR막을 현상하여, 상기 제1투과영역과 대응하는 상기 금속층 상에 제1두께를 갖는 제1 PR패턴을 형성하고, 상기 광 차단영역과 대응하는 상기 금속층 상에 제2두께를 갖는 제2 PR패턴을 형성하는 단계;

상기 제1 PR패턴 및 제2 PR패턴을 마스크로 하여 상기 비정질실리콘층과 n+ 비정질실리콘층 및 금속층을 식각함으로써, 데이터라인과 액티브층과 n+층 및 데이터패드를 형성하는 단계;

상기 제1 PR패턴을 제거함으로써, n+층 위에 형성된 금속패턴의 중앙영역을 노출시키는 단계; 및

상기 제2 PR패턴을 마스크로 상기 금속패턴 및 액티브층의 일부를 제거함으로써, 액티브층 및 소스/드레인전극을 형성하는 단계로 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
제15항에 있어서, 상기 제1PR패턴의 두께는 제2PR패턴의 두께보다 얇게 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
삭제
삭제
제12항에 있어서, 상기 제1 감광막패턴은 에싱(ashing)공정을 통해 제거하는 것을 특징으로 하는 액정표시소자의 제조방법.
삭제