KR101148557B1 - 디스플레이 장치용 기판의 제조방법 - Google Patents

디스플레이 장치용 기판의 제조방법 Download PDF

Info

Publication number
KR101148557B1
KR101148557B1 KR1020100059953A KR20100059953A KR101148557B1 KR 101148557 B1 KR101148557 B1 KR 101148557B1 KR 1020100059953 A KR1020100059953 A KR 1020100059953A KR 20100059953 A KR20100059953 A KR 20100059953A KR 101148557 B1 KR101148557 B1 KR 101148557B1
Authority
KR
South Korea
Prior art keywords
pad
gate
data
forming
contact hole
Prior art date
Application number
KR1020100059953A
Other languages
English (en)
Other versions
KR20110139873A (ko
Inventor
홍선기
Original Assignee
하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하이디스 테크놀로지 주식회사 filed Critical 하이디스 테크놀로지 주식회사
Priority to KR1020100059953A priority Critical patent/KR101148557B1/ko
Publication of KR20110139873A publication Critical patent/KR20110139873A/ko
Application granted granted Critical
Publication of KR101148557B1 publication Critical patent/KR101148557B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Abstract

본 발명은 상호 교차하는 방향으로 형성되는 게이트 및 데이터 라인들에 의해 각 단위 화소영역이 규정되며, 상기 게이트 및 데이터 라인들의 교차부에는 박막트랜지스터가 배치되어 있으며, 상기 게이트 및 데이터 라인들의 일단에 각각 연결된 게이트 및 데이터 패드들이 있는 패드부 영역이 형성된 디스플레이 장치용 기판의 제조방법에 있어서, 기판 상에 제1 금속막을 형성한 후 제1 마스크를 이용하여 게이트 전극을 포함한 게이트 라인과 게이트 및 데이터 패드를 형성하는 단계와, 상기 게이트 라인과 게이트 및 데이터 패드가 형성된 기판 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 비정질실리콘막과 도핑된 비정질실리콘막을 차례로 형성한 후, 제2 마스크를 이용하여 상기 박막트랜지스터 형성 영역에 활성층을 형성함과 동시에 상기 패드부 영역에 패드 컨택홀 형성용 패턴을 형성하는 단계와, 상기 활성층 및 상기 패드 컨택홀 형성용 패턴이 형성된 결과 구조물 상에 제2 금속막을 형성한 후, 제3 마스크를 이용하여 상기 박막트랜지스터의 소오스/드레인 전극 및 데이터 라인을 형성하는 단계와, 상기 소오스/드레인 전극을 마스크로 하여 상기 활성층의 비정질실리콘막이노출되도록 상기 도핑된 비정질실리콘막의 일부를 식각하여 게이트 전극 상부에 채널영역을 형성함과 동시에 상기 패드 컨택홀 형성용 패턴의 도핑된 비정질실리콘막을 식각하는 단계와, 상기 소오스/드레인 전극 및 데이터 라인이 형성된 결과 구조물 상에 보호막 및 레진층을 차례로 형성한 후, 제4 마스크를 이용하여 상기 드레인 전극, 데이터 라인 및 데이터 패드의 일부영역 상부의 보호막이 노출되도록 제1 내지 제3 컨택홀을 각각 형성함과 동시에 상기 패드부 영역의 보호막이 노출되도록 상기 레진층을 패터닝하는 단계와, 상기 패터닝된 레진층을 마스크로 하여 상기 제1 및 제2 컨택홀, 상기 패드부 영역에서 노출된 보호막을, 상기 드레인 전극 및 데이터 라인의 일부영역, 상기 데이터 패드 일부영역 상부의 게이트 절연막 및 상기 패드부 영역의 게이트 절연막과 상기 패드 컨택홀 형성용 패턴의 비정질실리콘막이 각각 노출되도록, 선택적으로 식각하는 단계와, 상기 데이터 패드 일부영역 상부에서 노출된 게이트 절연막 및 상기 패드부 영역의 노출된 게이트 절연막과 상기 노출된 패드 컨택홀 형성용 패턴의 비정질실리콘막을 동시에 식각하여, 상기 데이터 및 게이트 패드의 일부영역이 노출되도록 패드 컨택홀을 형성하는 단계와, 상기 패드 컨택홀이 형성된 결과 구조물 상에 제3 금속막을 형성하고 제5 마스크로 패터닝하여, 상기 제1 컨택홀을 통해 상기 드레인 전극에 컨택되는 화소전극과, 상기 제2 및 제3 컨택홀을 통해 상기 데이터 라인과 데이터 패드를 연결하는 컨택전극과, 상기 패드 컨택홀을 통해 상기 게이트 및 데이터 패드에 각각 컨택되는 게이트 및 데이터 패드전극을 형성하는 단계를 포함함으로써, 마스크 사용 횟수를 줄여 공정을 간소화할 뿐만 아니라 생산성 향상 효과 및 비용절약 효과를 가질 수 있다.

Description

디스플레이 장치용 기판의 제조방법{FABRICATING METHOD OF SUBSTRATE FOR DISPLAY DEVICE}
본 발명은 디스플레이 장치용 기판의 제조방법에 관한 것으로, 보다 상세하게는 디스플레이 장치에 적용되는 기판의 제조 시 마스크 사용 횟수를 줄여 공정을 간소화할 뿐만 아니라 생산성 향상 효과 및 비용절약 효과를 가질 수 있으며, 게이트 및 데이터 패드의 본딩 영역에서 레진 필링(Resin Peeling)이 발생하지 않도록 한 디스플레이 장치용 기판의 제조방법에 관한 것이다.
일반적으로, 디스플레이 장치란 다양한 정보를 시각을 통하여 인간에게 전달하는 장치를 말한다. 즉, 각종 전자기기로부터 출력되는 전기적 정보신호를 인간의 시각으로 인식 가능한 광 정보신호로 변환하는 전자장치라고 정의될 수 있으며, 인간과 전자기기를 연결하는 가교적인 역할을 담당하는 장치로 정의될 수도 있다.
이러한 디스플레이 장치는 광 정보신호가 발광 현상에 의해 표시되는 경우에는 발광형 표시(emissive display)장치로 불려지며, 반사, 산란, 간섭 현상 등에 의하여 광 변조로 표시되는 경우에는 수광형 표시(nonemissive display) 장치로 일컬어진다.
상기 발광형 표시장치로는 음극선관(cathode ray tube; CRT), 플라즈마 디스플레이 패널(Plasma Display Panel; PDP), 발광 다이오드(Light Emitting Diode; LED) 및 일렉트로 루미네슨트 디스플레이(Electroluminescent Display; ELD) 등을 들 수 있다.
또한, 상기 수광형 표시장치에는 액정표시장치(Liquid Crystal Display; LCD) 및 전기영동 표시장치(Electro Phoretic Display; EPD) 등이 해당된다.
이하, 첨부된 도면을 참조하여 종래 기술에 따른 디스플레이 장치용 기판의 제조방법을 설명하면 다음과 같다.
도 1은 종래 기술에 의한 디스플레이 장치용 기판의 단면도이다.
도 1을 참조하면, 일반적인 디스플레이 장치용 기판은, 기판(10) 상에 서로 교차하여 다수의 화소영역(P)을 정의하는 게이트 라인(미도시) 및 데이터 라인(DL)을 형성하고, 상기 게이트 라인 및 데이터 라인(DL)이 교차하는 지점에는 게이트 전극(11), 게이트 절연막(12), 활성층(13) 및 소스/드레인 전극(14,15)을 포함하는 박막트랜지스터(TFT)와 같은 스위칭 소자를 형성한다.
이때, 화소영역(P) 외측의 패드부 영역(D)에는 상기 게이트 라인과 동일한 물질을 이용하여 상기 게이트 라인과 동일층 상에 상기 게이트 및 데이터 라인과 각각 연결되는 게이트 패드(GP) 및 데이터 패드(DP)를 형성한다.
이후, 박막트랜지스터(TFT) 위로 전면에 보호층(16) 및 레진층(17)을 차례로 형성하고 이를 패터닝하여 각 화소영역(P)에 있어 박막트랜지스터(TFT)의 드레인 전극(15)을 노출시키는 드레인 컨택홀(CH1)과, 데이터 라인(DL)과 데이터 패드(DP)의 일부를 각각 노출시키는 제1 연결 컨택홀(CH2) 및 제2 연결 컨택홀(CH3)과, 게이트 패드(GP) 및 데이터 패드(DP)를 각각 노출시키는 게이트 및 데이터 패드 컨택홀(CH4 및 CH5)을 형성한다.
다음, 레진층(17) 위로 투명 도전성 물질을 증착하고 패터닝함으로써 각 화소영역(P)에는 드레인 컨택홀(CH1)을 통해 드레인 전극(15)과 접촉하는 화소전극(18)을 형성하고, 상기 패드부 영역에 있어서는 제1 연결 컨택홀(CH2) 및 제2 연결 컨택홀(CH3)을 통해 데이터 라인(DL)과 데이터 패드(DP)를 연결하는 연결전극(18')과 게이트 패드(GP) 및 데이터 패드(DP)와 각각 접촉하는 패드전극(18")을 형성한다.
이때, 레진층(17)은 흡습성이 강해 패드부 영역(D)의 레진층(17) 위에 예컨대, 구동 칩(Driver IC)이나 FPC(Flexible Printed Circuit) 등을 본딩(Bonding)하여 수분에 노출된 경우, 레진 필링(Resin Peeling)이 발생하여 상기 구동 칩이나 FPC가 분리될 수 있는 문제점이 있다.
본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 디스플레이 장치에 적용되는 기판의 제조 시 마스크 사용 횟수를 줄여 공정을 간소화할 뿐만 아니라 생산성 향상 효과 및 비용절약 효과를 가질 수 있으며, 게이트 및 데이터 패드의 본딩 영역에서 레진 필링(Resin Peeling)이 발생하지 않도록 한 디스플레이 장치용 기판의 제조방법을 제공하는데 있다.
전술한 목적을 달성하기 위하여 본 발명의 일 측면은, 상호 교차하는 방향으로 형성되는 게이트 및 데이터 라인들에 의해 각 단위 화소영역이 규정되며, 상기 게이트 및 데이터 라인들의 교차부에는 박막트랜지스터가 배치되어 있으며, 상기 게이트 및 데이터 라인들의 일단에 각각 연결된 게이트 및 데이터 패드들이 있는 패드부 영역이 형성된 디스플레이 장치용 기판의 제조방법에 있어서, 기판 상에 제1 금속막을 형성한 후 제1 마스크를 이용하여 게이트 전극을 포함한 게이트 라인과 게이트 및 데이터 패드를 형성하는 단계; 상기 게이트 라인과 게이트 및 데이터 패드가 형성된 기판 전면에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 비정질실리콘막과 도핑된 비정질실리콘막을 차례로 형성한 후, 제2 마스크를 이용하여 상기 박막트랜지스터 형성 영역에 활성층을 형성함과 동시에 상기 패드부 영역에 패드 컨택홀 형성용 패턴을 형성하는 단계; 상기 활성층 및 상기 패드 컨택홀 형성용 패턴이 형성된 결과 구조물 상에 제2 금속막을 형성한 후, 제3 마스크를 이용하여 상기 박막트랜지스터의 소오스/드레인 전극 및 데이터 라인을 형성하는 단계; 상기 소오스/드레인 전극을 마스크로 하여 상기 활성층의 비정질실리콘막이노출되도록 상기 도핑된 비정질실리콘막의 일부를 식각하여 게이트 전극 상부에 채널영역을 형성함과 동시에 상기 패드 컨택홀 형성용 패턴의 도핑된 비정질실리콘막을 식각하는 단계; 상기 소오스/드레인 전극 및 데이터 라인이 형성된 결과 구조물 상에 보호막 및 레진층을 차례로 형성한 후, 제4 마스크를 이용하여 상기 드레인 전극, 데이터 라인 및 데이터 패드의 일부영역 상부의 보호막이 노출되도록 제1 내지 제3 컨택홀을 각각 형성함과 동시에 상기 패드부 영역의 보호막이 노출되도록 상기 레진층을 패터닝하는 단계; 상기 패터닝된 레진층을 마스크로 하여 상기 제1 및 제2 컨택홀, 상기 패드부 영역에서 노출된 보호막을, 상기 드레인 전극 및 데이터 라인의 일부영역, 상기 데이터 패드 일부영역 상부의 게이트 절연막 및 상기 패드부 영역의 게이트 절연막과 상기 패드 컨택홀 형성용 패턴의 비정질실리콘막이 각각 노출되도록, 선택적으로 식각하는 단계; 상기 데이터 패드 일부영역 상부에서 노출된 게이트 절연막 및 상기 패드부 영역의 노출된 게이트 절연막과 상기 노출된 패드 컨택홀 형성용 패턴의 비정질실리콘막을 동시에 식각하여, 상기 데이터 및 게이트 패드의 일부영역이 노출되도록 패드 컨택홀을 형성하는 단계; 및 상기 패드 컨택홀이 형성된 결과 구조물 상에 제3 금속막을 형성하고 제5 마스크로 패터닝하여, 상기 제1 컨택홀을 통해 상기 드레인 전극에 컨택되는 화소전극과, 상기 제2 및 제3 컨택홀을 통해 상기 데이터 라인과 데이터 패드를 연결하는 컨택전극과, 상기 패드 컨택홀을 통해 상기 게이트 및 데이터 패드에 각각 컨택되는 게이트 및 데이터 패드전극을 형성하는 단계를 포함하는 디스플레이 장치용 기판의 제조방법을 제공하는 것이다.
여기서, 상기 데이터 및 게이트 패드는 상기 게이트 라인과 동일한 물질을 이용하여 상기 게이트 라인과 동일 층상에 각각 형성함이 바람직하다.
바람직하게, 상기 패드 컨택홀 형성은 상기 게이트 절연막과 상기 패드 컨택홀 형성용 패턴의 비정질실리콘막의 식각비 차이를 이용한 건식식각으로 형성할 수 있다.
바람직하게, 상기 게이트 절연막과 상기 패드 컨택홀 형성용 패턴의 비정질실리콘막의 식각 비는 3:1 내지 10:1 범위로 이루어질 수 있다.
이상에서 설명한 바와 같은 본 발명의 디스플레이 장치용 기판의 제조방법에 따르면, 디스플레이 장치에 적용되는 기판의 제조 시 마스크 사용 횟수를 줄여 공정을 간소화할 뿐만 아니라 생산성 향상 효과 및 비용절약 효과를 가질 수 있으며, 게이트 및 데이터 패드의 본딩 영역에서 레진 필링(Resin Peeling)이 발생하지 않는 이점이 있다.
도 1은 종래 기술에 의한 디스플레이 장치용 기판의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치용 기판을 개략적으로 설명하기 위한 평면도이다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치용 기판을 설명하기 위한 단면도이다.
도 4a 내지 4j는 본 발명의 일 실시예에 따른 디스플레이 장치용 기판의 제조방법을 설명하기 위한 단면도이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다.
먼저, 본 발명의 일 실시예에 적용된 디스플레이 장치는 예컨대, EPD(Electric Paper Display) 장치 또는 통상의 액정표시장치 예컨대, TN(Twisted Nematic), IPS(Inplane Switching), VA(Vertical Alignment), FFS(Fringe Field Switching) 모드 등의 액정표시장치 또는 유기발광소자(OLED) 등을 포함한 여러 디스플레이 장치에 적용 가능하다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치용 기판을 개략적으로 설명하기 위한 평면도이며, 도 3은 본 발명의 일 실시예에 따른 디스플레이 장치용 기판을 설명하기 위한 단면도이다.
도 2 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치용 기판은, 크게 상호 교차하는 방향으로 배열 형성되는 게이트 라인(GL)들과 데이터 라인(DL)들에 의해 규정된 다수의 단위 화소영역(P)과, 다수의 게이트 패드(GP) 및 데이터 패드(DP)가 각각 형성되어 있는 패드부 영역(D)으로 구분된다.
여기서, 각 단위 화소영역(P)에는 수직 교차되어 단위 화소를 정의하는 게이트 라인(GL)과 데이터 라인(DL)의 교차 지점에서 게이트 전극(110), 게이트 절연막(120), 활성층(130), 소스/드레인 전극(140a,140b)이 차례로 적층되는 박막트랜지스터(TFT)와, 박막트랜지스터(TFT)를 포함한 전면에 차례로 형성된 보호막(150) 및 레진층(160)과, 제1 컨택홀(CH1)을 통해 드레인 전극(140b)에 컨택되고 단위 화소 전면에 형성되는 화소전극(170)을 포함한다.
한편, 화소전극(170)을 형성하는 물질(예컨대, ITO)을 이용하여 데이터 라인(DL)과 데이터 패드(DP)를 전기적으로 연결하는 컨택전극(170a)이 형성됨이 바람직하다.
그리고, 패드부 영역(D)에는 각 게이트 라인(GL)에서 연장 형성되어 외부로부터 주사신호를 전달하는 다수의 게이트 패드(GP)와, 각 데이터 라인(DL)에서 연장 형성되어 비디오 신호를 전달하는 데이터 패드(DP)가 구비되는데, 게이트 패드(GP) 및 데이터 패드(DP)는 게이트 절연막(120), 보호막(150) 및 레진층(160)을 제거하여 형성된 패드 컨택홀(PCH)을 통해 게이트 및 데이터 패드전극(170b 및 170c)과 각각 컨택하게 된다.
한편, 게이트 및 데이터 패드전극(170b 및 170c)은 전술한 컨택전극(170a)과 마찬가지로 화소전극(170)을 형성하는 물질(예컨대, ITO)을 이용하여 형성됨이 바람직하다.
도면에 도시하지는 않았으나, 상기와 같은 박막트랜지스터(TFT)가 형성되어 있는 기판이 통상의 액정표시장치에 적용될 경우, 공통전극, 블랙매트릭스 및 컬러필터층 등이 형성되어 있는 기판과 대향 합착된 후, 두 기판 사이에 액정이 충진되어 액정표시장치가 완성될 수 있다.
이하에는 본 발명의 일 실시예에 따른 디스플레이 장치용 기판의 제조방법에 대하여 상세하게 설명하기로 한다.
도 4a 내지 4j는 본 발명의 일 실시예에 따른 디스플레이 장치용 기판의 제조방법을 설명하기 위한 단면도이다.
도 4a를 참조하면, 투명하고 내열성이 우수한 기판(100) 상에 예컨대, 구리(Cu), 구리합금(Cu Alloy), 알루미늄(Al), 알루미늄 합금, 몰리브덴(Mo), 몰리브덴 합금, 크롬(Cr), 크롬 합금, 티타늄(Ti), 티타늄 합금, 은(Ag), 은 합금 중에서 선택된 제1 금속막을 증착하여 제1 마스크(미도시)를 이용한 포토식각공정으로 패터닝함으로써, 화소영역(P)에 게이트 라인(GL, 도 2 참조) 및 게이트 전극(110)을 형성하고, 패드부 영역(D)에 데이터 패드(DP) 및 게이트 패드(GP)를 형성한다.
이때, 데이터 패드(DP) 및 게이트 패드(GP)는 게이트 전극(110)과 동일한 물질을 이용하여 게이트 라인(GL)과 동일 층상에 형성됨이 바람직하다.
도 4b를 참조하면, 게이트 전극(110)을 포함한 게이트 라인(GL)과, 데이터 패드(DP) 및 게이트 패드(GP)를 포함한 기판 전면에 예컨대, 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등의 무기물질을 증착하여 소정 두께(바람직하게는, 약 1500Å 내지 5000Å 정도)의 게이트 절연막(120)을 형성한다.
도 4c를 참조하면, 게이트 절연막(120) 상에 소정 두께(바람직하게는, 약 500Å 내지 2500Å 정도)의 비정질실리콘막(예컨대, a-Si막)과 도핑된 비정질실리콘막(예컨대, n+ a-Si막)을 차례로 증착한 후, 제2 마스크(미도시)를 이용한 포토식각공정으로 패터닝하여 박막트랜지스터(TFT) 형성 영역에 활성층(130)을 형성함과 동시에, 패드부 영역(D)에는 상기 제2 마스크를 이용한 포토식각 공정으로 패터닝하여 패드 컨택홀 형성 영역의 게이트 절연막은 노출되고 나머지 패드부 영역(D)의 게이트 절연막은 덮도록 패드 컨택홀 형성용 패턴(130a 및 130b)을 형성한다.
도 4d 및 도 4e를 참조하면, 활성층(130) 및 패드 컨택홀 형성용 패턴(130a및 130b)이 형성된 결과 구조물 상에 예컨대, 구리(Cu), 구리합금(Cu Alloy), 알루미늄(Al), 알루미늄 합금, 몰리브덴(Mo), 몰리브덴 합금, 크롬(Cr), 크롬 합금, 티타늄(Ti), 티타늄 합금, 은(Ag), 은 합금 중에서 선택된 제2 금속막(140)을 증착한 후, 제3 마스크(미도시)를 이용한 포토식각공정으로 패터닝함으로써 화소영역(P)에 데이터 라인(DL), 소스/드레인 전극(140a,140b)을 형성한다.
이때, 데이터 라인(DL)은 게이트 라인(GL)에 수직 교차하여 화소영역(P)을 정의하고, 소스/드레인 전극(140a,140b)은 게이트 전극(110) 및 활성층(130) 상부에 오버랩되어 박막트랜지스터(TFT)를 구성한다.
도 4f를 참조하면, 각 화소영역(P)에서는 소스/드레인 전극(140a,140b)을 마스크로 이용하여 활성층(130)의 비정질실리콘막(a-Si)이 노출되도록 상기 도핑된 비정질실리콘막(n+ a-Si)의 일부를 식각하여 게이트 전극(110) 상부에 채널영역을 형성하고, 이와 동시에 패드부 영역(D)에서는 패드 컨택홀 형성용 패턴(130a 및 130b)의 비정질실리콘막(a-Si)이 전면 노출되도록 상기 도핑된 비정질실리콘막(n+ a-Si)을 식각한다.
도 4g를 참조하면, 소스/드레인 전극(140a,140b), 데이터 라인(DL) 및 패드 컨택홀 형성용 패턴(130a 및 130b)이 형성된 결과 구조물 상에 예컨대, BCB(Benzocyclobutene), 아크릴계 물질과 같은 유기 절연물질 또는 실리콘 질화물, 실리콘 산화물과 같은 무기 절연물질을 증착하여 소정 두께(바람직하게는, 약 7000Å 이하)의 보호막(150)을 형성하고, 그 위에 레진층(160)을 차례로 형성한다.
도 4h를 참조하면, 제4 마스크(미도시)를 이용하여 화소영역(P)의 드레인 전극(140b) 및 데이터 라인(DL)의 일부영역 상부의 보호막(150)이 노출되도록 레진층(160)을 패터닝하여 보호막(150)이 노출되는 제1 및 제2 컨택홀(CH1 및 CH2)을 형성한다.
이와 동시에, 패드부 영역(D)에서는 데이터 패드(DP) 일부영역 상부의 보호막(150)이 노출되도록 레진층(160)을 패터닝하여 보호막(150)이 노출되는 제3 컨택홀(CH3)을 형성시킴과 아울러 제3 컨택홀(CH3) 부분을 제외한 패드부 영역(D) 상부의 보호막(150)이 노출되도록 레진층(160)을 패터닝하여 패드부 영역(D)을 개방한다.
도 4i를 참조하면, 도 4h에서 패터닝된 레진층(160)을 마스크로 하여 화소영역(P)의 드레인 전극(140b) 및 데이터 라인(DL)의 일부영역 즉, 제1 및 제2 컨택홀(CH1 및 CH2) 영역이 노출되도록 보호막(150)을 선택적으로 식각한다.
이와 동시에, 패드부 영역(D)에서는 데이터 패드(DP) 일부영역 상부의 게이트 절연막(120)이 노출되도록 보호막(150)을 선택적으로 식각함과 아울러 제3 컨택홀(CH3) 부분을 제외한 패드부 영역(D)의 패드 컨택홀 형성용 패턴(130a 및 130b)의 비정질실리콘막(a-Si)이 전면 노출되도록 보호막(150)을 선택적으로 식각한다.
도 4j를 참조하면, 데이터 패드 일부영역 즉, 제3 컨택홀(CH3) 상부에서 노출된 게이트 절연막(120), 패드부 영역(D)에 노출된 게이트 절연막(120) 및 상기 노출된 패드 컨택홀 형성용 패턴(130a및 130b)의 비정질실리콘막(a-Si)을 동시에 식각함으로써, 게이트 패드(GP) 및 데이터 패드(DP)의 일부가 노출되는 패드 컨택홀(PCH)을 형성한다.
이때, 패드 컨택홀(PCH)의 형성은 게이트 절연막(120)과 패드 컨택홀 형성용 패턴(130a 및 130b)의 비정질실리콘막(a-Si)의 식각 비(Etch Rate) 차이를 이용한 건식 식각 방법을 이용하게 된다. 이 때 이용할 수 있는 게이트 절연막(120)과 패드 컨택홀 형성용 패턴(130a및 130b)의 비정질실리콘막(a-Si)의 식각 비는 약 3:1 내지 10:1 범위로 이루어짐이 바람직하다. 즉, 비정질실리콘막이 약 1이 식각되었을 경우, 게이트 절연막(120)은 약 3 내지 10이 식각되는 경우이다.
한편, 패드 컨택홀(PCH)의 형성 후 게이트 절연막(120)의 남아있는 두께는 약 1000Å 내지 5000Å 정도의 범위를 갖는다.
마지막으로, 전술한 도 3에 도시된 바와 같이, 패드 컨택홀(PCH)이 형성된 결과 구조물 상에 예컨대, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 등의 제3 금속막(미도시)을 증착하고 제5 마스크(미도시)를 이용한 포토식각공정으로 패터닝함으로써 제1 컨택홀(CH1)을 통해 드레인 전극(140b)에 컨택되는 화소전극(170)과, 제2 및 제3 컨택홀(CH2 및 CH3)을 통해 데이터 라인(DL)과 데이터 패드(DP)를 전기적으로 연결하는 컨택전극(170a)과, 패드 컨택홀(PCH)을 통해 게이트 패드(GP) 및 데이터 패드(DP)에 각각 컨택되는 게이트 및 데이터 패드전극(170b 및 170c)을 형성한다.
그리고, 게이트 및 데이터 패드전극(170b 및 170c)은 패드 컨택홀(PCH)을 통해 노출되어 있는 게이트 패드(GP) 및 데이터 패드(DP)가 산화되는 것을 방지함과 동시에 외부 구동회로와의 접촉특성을 향상시켜준다.
이상에서와 같이 형성된 본 발명에 의한 디스플레이 장치용 기판은 총 5번의 마스크를 사용하여 완성하게 된다.
전술한 본 발명에 따른 디스플레이 장치용 기판의 제조방법에 대한 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명에 속한다.
100 : 기판, 110 : 게이트 전극,
120 : 게이트 절연막, 130 : 활성층,
140a,140b : 소스/드레인 전극, 150 : 보호막,
160 : 레진층, 170 : 화소전극,
170a : 컨택전극, 170b : 게이트 패드전극,
170c : 데이터 패드전극

Claims (4)

  1. 상호 교차하는 방향으로 형성되는 게이트 라인 및 데이터 라인들에 의해 각 단위 화소영역이 규정되며, 상기 게이트 라인 및 상기 데이터 라인들의 교차부에는 박막트랜지스터가 배치되어 있으며, 상기 게이트 라인 및 상기 데이터 라인들의 일단에 각각 연결된 게이트 패드 및 데이터 패드들이 있는 패드부 영역이 형성된 디스플레이 장치용 기판의 제조방법에 있어서,
    기판 상에 제1 금속막을 형성한 후 제1 마스크를 이용하여 게이트 전극을 포함한 게이트 라인과 게이트 패드 및 데이터 패드를 형성하는 단계;
    상기 게이트 라인과 상기 게이트 패드 및 상기 데이터 패드가 형성된 기판 전면에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 비정질실리콘막과 도핑된 비정질실리콘막을 차례로 형성한 후, 제2 마스크를 이용하여 상기 박막트랜지스터 형성 영역에 활성층을 형성함과 동시에 상기 패드부 영역에 패드 컨택홀 형성용 패턴을 형성하는 단계;
    상기 활성층 및 상기 패드 컨택홀 형성용 패턴이 형성된 기판 상에 제2 금속막을 형성한 후, 제3 마스크를 이용하여 상기 박막트랜지스터의 소오스 전극 및 드레인 전극과 데이터 라인을 형성하는 단계;
    상기 소오스 전극 및 드레인 전극을 마스크로 하여 상기 활성층의 비정질실리콘막의 상부면 일부가 노출되도록 상기 도핑된 비정질실리콘막을 선택적으로 부분식각하여 게이트 전극 상부에 채널영역을 형성함과 동시에 상기 패드 컨택홀 형성용 패턴의 도핑된 비정질실리콘막이 전면 노출되도록 식각하는 단계;
    상기 소오스 전극 및 드레인 전극과 상기 데이터 라인이 형성된 기판 상에 보호막 및 레진층을 차례로 형성한 후, 제4 마스크를 이용하여 상기 소오스 전극 및 드레인 전극, 상기 데이터 라인의 상부면 일부, 및 상기 데이터 패드의 상부의 보호막이 상부면 일부만 노출되도록 제1 내지 제3 컨택홀을 각각 형성함과 동시에 상기 패드부 영역의 보호막이 전면 노출되도록 상기 레진층을 패터닝하는 단계;
    상기 패터닝된 레진층을 마스크로 하여 상기 제1 및 제2 컨택홀, 상기 패드부 영역에서 전면 노출된 보호막을, 상기 소오스 전극 및 드레인 전극과 상기 데이터 라인의 상부면 일부만 노출되고, 상기 데이터 패드 상부의 게이트 절연막의 상부면 일부만 노출되며, 및 상기 패드부 영역의 게이트 절연막과 상기 패드 컨택홀 형성용 패턴의 비정질실리콘막이 각각 전면 노출되도록, 선택적으로 부분식각하는 단계;
    상기 데이터 패드 상부에서 상부면 일부만 노출된 게이트 절연막 및 상기 패드부 영역의 전면 노출된 게이트 절연막과 상기 노출된 패드 컨택홀 형성용 패턴의 비정질실리콘막을 동시에 식각하여, 상기 데이터 패드 및 상기 게이트 패드의 상부면 일부가 노출되도록 패드 컨택홀을 형성하는 단계; 및
    상기 패드 컨택홀이 형성된 기판 상에 제3 금속막을 형성하고 제5 마스크로 패터닝하여, 상기 제1 컨택홀을 통해 상기 드레인 전극에 컨택되는 화소전극과, 상기 제2 및 제3 컨택홀을 통해 상기 데이터 라인과 데이터 패드를 연결하는 컨택전극과, 상기 패드 컨택홀을 통해 상기 게이트 및 데이터 패드에 각각 컨택되는 게이트 및 데이터 패드전극을 형성하는 단계를 포함하는 디스플레이 장치용 기판의 제조방법.
  2. 제1 항에 있어서,
    상기 데이터 및 게이트 패드는 상기 게이트 라인과 동일한 물질을 이용하여 상기 게이트 라인과 동일 층상에 각각 형성하는 것을 특징으로 하는 디스플레이 장치용 기판의 제조방법.
  3. 제1 항에 있어서,
    상기 패드 컨택홀 형성은 상기 게이트 절연막과 상기 패드 컨택홀 형성용 패턴의 비정질실리콘막의 식각비 차이를 이용한 건식식각으로 형성하는 것을 특징으로 하는 디스플레이 장치용 기판의 제조방법.
  4. 제3 항에 있어서,
    상기 게이트 절연막과 상기 패드 컨택홀 형성용 패턴의 비정질실리콘막의 식각 비는 3:1 내지 10:1 범위로 이루어지는 것을 특징으로 하는 디스플레이 장치용 기판의 제조방법.
KR1020100059953A 2010-06-24 2010-06-24 디스플레이 장치용 기판의 제조방법 KR101148557B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100059953A KR101148557B1 (ko) 2010-06-24 2010-06-24 디스플레이 장치용 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100059953A KR101148557B1 (ko) 2010-06-24 2010-06-24 디스플레이 장치용 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20110139873A KR20110139873A (ko) 2011-12-30
KR101148557B1 true KR101148557B1 (ko) 2012-05-25

Family

ID=45505186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100059953A KR101148557B1 (ko) 2010-06-24 2010-06-24 디스플레이 장치용 기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101148557B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10083998B2 (en) 2012-11-27 2018-09-25 Samsung Display Co., Ltd. Exposure mask and method of manufacturing a substrate using the exposure mask

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102017204B1 (ko) 2012-11-01 2019-09-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101970779B1 (ko) 2012-12-10 2019-04-22 삼성디스플레이 주식회사 표시 장치
KR102387576B1 (ko) * 2015-01-30 2022-04-18 엘지디스플레이 주식회사 액정표시장치 및 이의 제조방법
KR102432645B1 (ko) 2015-06-18 2022-08-17 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
KR102482006B1 (ko) * 2017-12-28 2022-12-27 엘지디스플레이 주식회사 표시장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070071259A (ko) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 액정표시소자 및 그의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070071259A (ko) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 액정표시소자 및 그의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10083998B2 (en) 2012-11-27 2018-09-25 Samsung Display Co., Ltd. Exposure mask and method of manufacturing a substrate using the exposure mask
US10529751B2 (en) 2012-11-27 2020-01-07 Samsung Display Co., Ltd. Exposure mask and method of manufacturing a substrate using the exposure mask
US10727257B2 (en) 2012-11-27 2020-07-28 Samsung Display Co., Ltd. Exposure mask and method of manufacturing a substrate using the exposure mask

Also Published As

Publication number Publication date
KR20110139873A (ko) 2011-12-30

Similar Documents

Publication Publication Date Title
US7436480B2 (en) Liquid crystal display device and method of fabricating the same
KR100602062B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
US7952677B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
KR101298693B1 (ko) 액정표시패널 및 이의 제조 방법
US9983451B2 (en) Rework method of array substrate for display device and array substrate formed by the method
KR100470208B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
JP2008203856A (ja) 表示基板、及びその製造方法、表示装置
KR101148557B1 (ko) 디스플레이 장치용 기판의 제조방법
KR20060091900A (ko) 표시장치 및 이의 제조 방법
US10790320B2 (en) Manufacturing method of array substrate
KR20020045256A (ko) 액정표시장치용 어레이기판과 어레이기판의 제조방법
KR100957614B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR20070042790A (ko) 액정 표시 장치 및 그 제조방법
KR100538327B1 (ko) 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법
KR100679100B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조방법
KR100652037B1 (ko) 액정 디스플레이 패널 제조방법
KR20100073945A (ko) 전기영동 표시장치 및 그 제조 방법
KR102387683B1 (ko) 액정 표시 장치
KR20120113850A (ko) 액정 표시 장치 및 이의 제조 방법
KR100504572B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR101009666B1 (ko) 액정표시장치 및 그의 제조방법
KR20090126890A (ko) 에프에프에스 모드 액정표시장치
KR20060087952A (ko) 액정 표시 패널 및 그 제조방법
KR101591333B1 (ko) 씨오지 타입 액정표시장치용 어레이 기판 및 이의 제조방법
KR100600088B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170417

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180424

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190502

Year of fee payment: 8