KR20050041356A

KR20050041356A - 액정표시소자 및 그 제조방법

Info

Publication number: KR20050041356A
Application number: KR1020030076487A
Authority: KR
Inventors: 김민주
Original assignee: 엘지.필립스 엘시디 주식회사
Priority date: 2003-10-30
Filing date: 2003-10-30
Publication date: 2005-05-04
Also published as: KR101097165B1

Abstract

본 발명은 인쇄방식에 적합한 액정표시소자 및 그 제조방법에 관한 것으로 투명한 기판을 준비하는 단계; 상기 기판 상에 종횡으로 배열되어 화소영역을 정의하는 게이트라인 및 데이터라인을 형성하는 단계; 및 상기 화소영역 내에 배치되고, 좌우측의 길이가 동일한 화소전극을 형성하는 단계를 포함하여 이루어진다.

Description

액정표시소자 및 그 제조방법{LIQUID CRYSTAL DISPLAY AND FABRICATING METHOD THEREOF}

본 발명은 액정표시소자에 관한 것으로, 특히, 인쇄공정에 적합한 액정표시소자 및 그 제조방법에 관한 것이다.

표시소자들, 특히 액정표시소자(Liquid Crystal Display Device)와 같은 평판표시장치(Flat Panel Display)에서는 각각의 화소에 박막트랜지스터와 같은 능동소자가 구비되어 표시소자를 구동하는데, 이러한 방식의 표시소자의 구동방식을 흔히 액티브 매트릭스(Active Matrix) 구동방식이라 한다. 이러한 액티브 매트릭스방식에서는 상기한 능동소자가 매트릭스형식으로 배열된 각각의 화소에 배치되어 해당 화소를 구동하게 된다.

도 1은 액티브 매트릭스방식의 액정표시소자를 나타내는 도면이다. 도면에 도시된 구조의 액정표시소자는 능동소자로서 박막트랜지스터(Thin Film Transistor)를 사용하는 TFT LCD이다. 도면에 도시된 바와 같이, 종횡으로 N×M개의 화소가 배치된 TFT LCD의 각 화소에는 외부의 구동회로로부터 주사신호가 인가되는 게이트라인(4)과 화상신호가 인가되는 데이터라인(6)의 교차영역에 형성된 TFT를 포함하고 있다. TFT는 상기 게이트라인(4)과 연결된 게이트전극(3)과, 상기 게이트전극(3) 위에 형성되어 게이트전극(3)에 주사신호가 인가됨에 따라 활성화되는 반도체층(8)과, 상기 반도체층(8) 위에 형성된 소스/드레인전극(5)으로 구성된다. 상기 화소(1)의 표시영역에는 상기 소스/드레인전극(5)과 연결되어 반도체층(8)이 활성화됨에 따라 상기 소스/드레인전극(5)을 통해 화상신호가 인가되어 액정(도면표시하지 않음)을 동작시키는 화소전극(10)이 형성되어 있다.

상기와 같이 구성된 액정표시소자는 상기 TFT의 소스/드레인전극(5)은 화소내에 형성된 화소전극과 전기적으로 접속되어, 상기 소스/드레인전극(5)을 통해 화소전극에 신호가 인가됨에 따라 액정을 구동하여 화상을 표시하게 된다.

그러나, 상기와 같이 구성된 액정표시소자는 일반적으로, 노광장치를 이용한 포토리소그래피공정(photolithography process)에 의해서 제작되며, 상기 포토리소그래피공정은 포토레지스트(Photo-Resist) 도포, 정렬 및 노광, 현상, 세정등과 같은 연속공정으로 이루어진다. 또한, 상기와 같은 액정표시소자의 패턴을 형성하기 위해서는 다수회의 포토공정을 반복해야만 하기 때문에 생산성이 저하된다는 문제점이 있었다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해서 이루어진 것으로, 본 발명의 목적은 인쇄방식에 의해 한번의 공정으로 액정표시소자에 패턴을 형성하여 공정단순화 및 생산성을 향상시킬 수 있는 액정표시소자의 제조방법을 제공하는데 있다.

본 발명의 다른 목적은 인쇄방법 적용시, 데이터라인과 상기 데이터라인의 양측에 배치된 두 화소전극 사이에 발생하는 기생용량(Cdp)을 최소화할 수 있는 액정표시소자를 제공하는데 있다.

상기한 바와 같은 목적을 달성하기 위한 본 발명은 투명한 기판을 준비하는 단계; 상기 기판 상에 종횡으로 배열되어 화소영역을 정의하는 게이트라인 및 데이터라인을 형성하는 단계; 및 상기 화소영역 내에 배치되고, 좌우측의 길이가 동일한 화소전극을 형성하는 단계를 포함하여 이루어진다.

상기 화소전극을 형성하는 단계는 복수의 홈이 형성된 클리체를 준비하는 단계; 상기 홈 내부에 패턴 형성용 잉크를 충진시키는 단계; 상기 홈 내부에 충진된 잉크를 투명한 전도성물질이 도포된 기판에 전사시키는 단계; 및 상기 기판에 전사된 잉크패턴을 마스크로 하여 투명한 전도성물질을 식각하는 단계를 포함하여 이루어진다. 이때, 상기 투명한 전도성물질은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)를 사용할 수 있다.

그리고, 상기 홈 내부에 패턴 형성용 잉크를 충진시키는 단계는 상기 홈이 형성된 클리체의 상부에 패턴 형성용 잉크를 도포하는 단계; 및 상기 클리체의 표면에 닥터블레이드를 접촉시킨 후, 이를 평평하게 밀어줌으로써, 홈을 제외한 나머지 영역에 남아있는 잉크를 제거하는 단계로 이루어진다.

또한, 상기 홈 내부에 충진된 잉크를 기판에 전사시키는 단계는 상기 홈 내부에 잉크가 충진된 클리체 표면에 인쇄롤을 접촉시킨 후 회전시킴으로써, 홈내부에 충진된 잉크를 인쇄롤의 표면에 전사시키는 단계; 및 상기 인쇄롤의 표면에 전사된 잉크를 기판에 접촉시킨 후 회전시킴으로써, 인쇄롤의 표면에 형성된 잉크를 기판에 재전사시키는 단계로 이루어진다.

또한, 본 발명에 의한 액정표시소자는 종횡으로 배열되어 화소영역을 정의하는 게이트라인 및 데이터라인; 상기 게이트라인 및 데이터라인의 교차부에 형성된 박막트랜지스터; 및 상기 화소영역에 형성되며, 좌우측의 길이가 동일한 구조를 갖는 화소전극을 포함하여 구성되며, 상기 박막트랜지스터는 게이트전극, 상기 게이트전극 상에 형성된 게이트절연막, 상기 게이트절연막 상에 형성된 반도체층 및 상기 반도체층 상에 형성된 소스/드레인전극을 포함하여 구성된다.

또한, 본 발명에 의한 액정표시소자는 종횡으로 배열되어 화소영역을 정의하는 게이트라인 및 데이터라인; 상기 게이트라인의 중심부에 형성되고, 게이트전극, 반도체층 및 소스/드레인전극을 포함하여 구성된 박막트랜지스터; 및 상기 드레인전극과 전기적으로 접속하며, 좌우측의 길이가 동일한 구조를 갖는 화소전극을 포함하여 구성된다.

본 발명에서는 액정표시소자 등과 같은 표시소자의 능동소자 패턴을 형성하기 위해, 인쇄방법을 사용한다. 특히, 그라비아 오프셋 인쇄는 오목판에 잉크를 묻혀 여분의 잉크를 긁어내고 인쇄를 하는 인쇄방식으로서, 출판용, 포장용, 셀로판용, 비닐용, 폴리에틸렌용 등의 각종 분야의 인쇄방법으로서 알려져 있다. 본 발명에서는 이러한 인쇄방법을 사용하여 표시소자에 적용되는 능동소자나 회로패턴을 제작한다.

그라비아 오프셋 인쇄는 인쇄롤을 이용하여 기판 상에 잉크를 전사하기 때문에, 원하는 표시소자의 면적에 대응하는 인쇄롤을 이용함으로써 대면적의 표시소자의 경우에도 1회의 전사에 의해 패턴을 형성할 수 있게 된다. 이러한 그라비아 오프셋 인쇄는 표시소자의 각종 패턴들, 예를 들어 액정표시소자의 경우 TFT 뿐만 아니라 상기 TFT와 접속되는 게이트라인 및 데이터라인, 화소전극, 캐패시터용 금속패턴을 패터닝하는데 사용될 수 있다.

이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시소자의 패턴형성방법에 대해 상세히 설명한다.

도 2a∼도 2c는 인쇄방식을 이용하여 기판 상에 잉크패턴을 형성하는 방법을 나타내는 도면이다. 도면에 도시된 바와 같이, 인쇄방식에서는 우선 오목판 또는 클리체(30)의 특정 위치에 홈(32)을 형성한 후 상기 홈(32) 내부에 잉크(34)를 충진한다. 상기 클리체(30)에 형성되는 홈(32)은 일반적인 포토리소그래피방법에 의해 형성되며, 홈(32) 내부로의 잉크(34) 충진은 클리체(30)의 상부에 패턴형성용 잉크(34)를 도포한 후 닥터블레이드(38)를 기판(30')에 접촉한 상태에서 밀어줌으로써 이루어진다. 따라서, 닥터블레이드(38)의 진행에 의해 홈(32) 내부에 잉크(34)가 충진됨과 동시에 클리체(30) 표면에 남아 있는 잉크(34)는 제거된다.

도 2b에 도시된 바와 같이, 상기 클리체(30)의 홈(32) 내부에 충진된 잉크(34)는 상기 클리체(30)의 표면에 접촉하여 회전하는 인쇄롤(31)의 표면에 전사된다. 상기 인쇄롤(31)은 제작하고자 하는 표시소자의 패널의 폭과 동일한 폭으로 형성되며, 패널의 길이와 동일한 길이의 원주를 갖는다. 따라서, 1회의 회전에 의해 클리체(30)의 홈(32)에 충진된 잉크(34)가 모두 인쇄롤(31)의 원주 표면에 전사된다.

이후, 도 2c에 도시된 바와 같이, 상기 인쇄롤(31)을 기판(30') 위에 형성된 식각대상층(40)의 표면과 접촉시킨 상태에서 회전시킴에 따라 상기 인쇄롤(31)에 전사된 잉크(34)가 상기 식각대상층(40)에 전사되며, 이 전사된 잉크(34)에 UV 조사 또는 열을 가하여 건조시킴으로써 잉크패턴(33)을 형성한다. 이때에도 상기 인쇄롤(31)의 1회전에 의해 표시소자의 기판(30') 전체에 걸쳐 원하는 패턴(33)을 형성할 수 있게 된다.

상기한 바와 같이, 인쇄방식에서는 클리체(30)와 인쇄롤(31)을 원하는 표시소자의 크기에 따라 제작할 수 있으며, 1회의 전사에 의해 기판(30')에 패턴을 형성할 수 있으므로, 대면적 표시소자의 패턴도 한번의 공정에 의해 형성할 수 있게 된다.

상기 식각대상층(40)은 TFT의 게이트전극이나 소스/드레인전극, 게이트라인, 데이터라인 혹은 화소전극과 같은 전극을 금속패턴을 형성하기 위한 금속층일수도 있으며, SiOx나 SiNx와 같이 절연층일 수도 있다.

실제의 표시소자의 패턴을 형성하는 경우, 상기 잉크패턴(33)은 종래 포토공정에서의 레지스트(resist) 역할을 한다. 따라서, 금속층이나 절연층 위에 상기와 같은 잉크패턴(33)을 형성한 후 일반적인 에칭공정에 의해 금속층이나 절연층을 에칭함으로써 원하는 패턴의 금속층(즉, 전극구조)이나 절연층(예를 들면, 컨택홀 등)을 형성할 수 있게 된다.

상기와 같이 인쇄방식은 많은 장점을 가진다. 특히, 대면적인 표시소자에 1회의 공정에 의해 잉크패턴을 형성하거나 종래의 포토리소그래피 공정에 비해 공정이 매우 간단하다는 점은 인쇄방식이 가질 수 있는 대표적인 장점이다.

그러나, 상기와 같은 인쇄방식은 포토리소그래피방식에 비해 정밀도가 떨어지기 때문에 패턴들 간의 얼라인이 정확하게 이루어지지 않아 크로스토크(cross-talk) 또는 플리커(flicker)와 같은 화질 불량을 발생시킬 수 있다.

예를 들어, 도 3a에 도시된 바와 같이, 종횡으로 배열된 게이트라인(104) 및 데이터라인(106)에 의해 정의된 화소에 인쇄방식을 통해 화소전극을 형성하는 경우, 인쇄롤의 얼라인이 정확하지 화소전극(110a,110b)은 데이터라인(106)을 기준으로 한쪽방향으로 치우치게 된다. 설명의 편의를 위해 데이터라인(106)의 좌측에 배치된 화소전극을 제1화소전극(110a)이라 하고, 우측에 배치된 화소전극을 제2화소전극(110b)이라 한다.

도면에서와 같이, 제1 및 제2화소전극(110a,110b)이 데이터라인(106)에 대하여 우측으로 치우침에 따라, 제1화소전극(110a)과 데이터라인(106)사이의 간격(d)은 좁아져 d1이 되고, 제2화소전극(110b)과 데이터라인(106) 사이의 거리는 넓어져 d2가 된다.

또한, 도 3b에 도시한 I-I'의 단면을 보면, 투명한 기판(120) 위에 게이트절막(122)이 형성되고, 데이터라인(106)은 상기 게이트절연막(122) 위에 형성된다. 그리고, 상기 데이터라인(106) 위에 보호막(124)이 형성되며, 제1 및 제2화소전극(110a,110b)은 상기 보호막(124) 위에 형성된다. 따라서, 데이터라인(106)과 제1 및 제2화소전극(110a,110b)은 보호막(122)을 사이에 두고 기생용량(Cdp1,Cdp2)을 발생시키게 된다. 상기 기생용량(Cdp)은 크로스토크 및 플리커와 같은 화질불량을 야기시키는 주요인되며, 특히, 데이터라인(106)과 양측 화소전극(110a,110b) 사이에 발생되는 기생용량의 차이(┃Cdp1-Cdp2┃)는 화소전극에 인가되는 전압값을 변동시키는 요인으로 작용하게 된다. 도면을 참조하여 데이터라인과 화소전극간의 기생용량의 차이(┃Cdp1-Cdp2┃)가 화질에 미치는 영향에 대하여 좀더 상세히 설명하도록 한다.

도 4는 게이트전압(Vg)과, 박막트랜지스터의 소오스전극 인가되는 신호전압(Vd)과 화소전압(Vp)의 관계를 타나낸 것이다. 도시된 바와 같이, 선택된 게이트라인의 게이트신호에 의한 박막트랜지스터의 게이트전압(Vg)이 하이(high) 상태로 되면, 신호전압(Vd)이 박막트랜지스터를 거쳐 화소전극에 공급된다. 한편, 게이트전압(Vg)이 (high)상태로부터 로우(low)상태로 변화할 때, 박막트랜지스터의 게이트전극 및 드레인전극에 의한 기생용량(Cgd)에 의해 화소전압(Vp)가 변화하며, 이때, 화소전압(Vp)은 다음 게이트전압이 들어오기 전까지 그 값은 계속 떨어지게 된다. 이때, 상기 화소전압의 전압강하 변동폭 △Vpxl은 [수학식1]에 의해 나타낼 수 있다.

△Vpxl=(│Cdp1-Cdp2│/Ctotal )×Vd

여기서, Cdp1 과 Cdp2 는 각각 데이터라인과 상기 데이터라인으로 부터 d1 만큼 떨어진 제1화소전극 및 d2 만큼 떨어진 제2화소전극(110b) 간에 발생하는 기생용량이고, Ctotal= Cgs+Cst+Clc+Cdp+Cgd 이다. 여기에서, Cgs는 게이트전극과 소스전극의 중첩영역에서 발생되는 기생용량이고, Cst는 화소전압의 유지특성을 향상시키기 위해 형성된 축적용량이며, Clc는 액정층을 사이에 두고 화소전극과 공통전극을 사이에 발생되는 액정용량이다.

따라서, 상기 화소전압의 변동폭(△Vpxl)은 여러가지 기생용량에 영향을 받으며, 특히, 데이터라인과 양측, 화소전극간에 생기는 기생용량의 차이(│Cdp1-Cdp2┃)에 의해 지배적인 영향을 받게된다.

그런데, 도 3b에 도시된 바와 같이, 인쇄방식의 문제점으로 인하여 데이터라인(106)과 화소전극패턴(110a,110b)의 얼라인(align)이 틀어지게 되면, 기생용량의 차이(│Cdp1-Cdp2┃)는 더욱 커기게 된다.

일반적으로, 도 3a에 도시된 바와 같이, 데이터라인(106)과 양측 화소전극패턴(110a,110b)의 얼라인이 정확하게 이루어져 이들 사이의 거리 d가 일정하더라도, 기생용량(Cdp)의 불균일(│Cdp1-Cdp2┃)이 발생하게 된다. 즉, Cdp1을 발생시키는 제1화소전극(110a)의 길이(ℓ1)는 Cdp2를 발생시키는 제2화소전극의 길이(ℓ2)보다 길기 때문에 Cdp1의 값은 Cdp2보다 크다. 그럼에도 불구하고, 인쇄방식 적용시, 얼라인 문제로 인하여 화소전극패턴(110a,110b)이 데이터라인(106)을 기준으로 일측으로 치우치게되면, Cdp1과 Cdp2의 차이는 화소전극의 길이 차이에 의한 편차와, 미스얼라인에 의한 데이터라인과 화소전극 간의 거리 차이에 의한 편차가 더해져, 더욱 커지게 된다.

따라서, 본 발명은 인쇄방식 적용시, 기생용량의 변동(│Cdp1-Cdp2┃)을 최소화할 수 있는 액정표시소자를 제공한다.

도 5는 인쇄방식 적용시, │Cdp1-Cdp2┃의 차이를 최소화할 수 있는 본 발명의 실시예를 나타낸 것으로, 도시된 바와 같이, 종횡으로 배열된 게이트라인(204) 및 데이터라인(206)에 의해서 화소가 정의되며, 상기 게이트라인(204)과 데이터라인(206)의 교차부에는 박막트랜지스터(TFT)가 형성된다. 상기 박막트랜지스터(TFT)는 상기 게이트라인(204)으로 부터 인출된 게이트전극(204a)과 상기 게이트전극(204a) 위에 형성된 반도체층(203) 및 상기 반도체층(203)위에 형성된 소스/드레인전극(205a,205b)으로 구성된다. 그리고, 상기 화소내에는 콘택홀(207)을 통해 상기 드레인전극(205b)과 전기적으로 접속하는 화소전극(210)이 배치된다. 이때, 상기 화소전극(210)은 데이터라인(206)을 기준으로 서로 대칭이며, 좌우측면의 길이 ℓ₁'와 ℓ₂'가 서로 동일하다. 또한, 도 6에 도시된 바와 같이, 박막트랜지스터(TFT)를 화소전극(210)의 중앙에 배치함으로써, 데이터라인(206)에 인접하는 좌우 화소전극(210a,210b)의 길이(ℓ₁', ℓ₂')를 동일하게 할 수도 있다.

상기한 바와 같이 데이터라인(206)을 Cdp₁을 발생시키는 제1화소전극(210a)의 길이ℓ₁'와 Cdp2를 발생시키는 제2화소전극(210b)의 길이 ℓ₂'를 동일하게 설계함으로써, Cpd₁과 Cpd2의 차이를 줄일 수가 있다. 즉, 이전에는 데이터라인과 게이트라인의 교차영역에 배치되는 박막트랜지스터의 영역을 확보하기 위해 데이터라인의 우측에 형성된 화소전극의 길이가 타측보다 짧기 때문에, 데이터라인과 화소전극패턴의 얼라인이 정확하게 이루어진다 하더라도, 화소전극의 양측 길이 차이로 인하여 Cpd1과 Cpd2값의 차이가 발생하였다. 그러나, 화소전극의 길이를 양측에 대하여 서로 동일하게 형성함으로써, 화소전극의 길이 차이에 의한 기생용량(Cdp)의 불균일을 제거할 수가 있다.

결과적으로, 인쇄방식을 사용하여 상기와 같은 구조의 액정표시소자를 제작할 때, 데이터라인과 화소전극간의 미스얼라인(mis-align)이 발생하더라도, 화소전극의 양측 길이 차이에 의한 기생용량(Cdp) 차이를 제거할 수 있기 때문에, 실제 화소전극의 양측에서 발생되는 기생용량의 차이(│Cdp1-Cdp2┃)는 인쇄시 미스얼라인에 따른 데이터라인과 화소전극 사이의 거리 차이에 의한 것으로, 기존구조에 비해 기생용량의 차를 줄일 수가 있다.

도 7a∼도 7c는 본 발명에 의한 액정표시소자의 제조방법을 나타낸 것이다.

먼저, 도 7a에 도시된 바와 같이, 유리와 같은 투명한 절연기판을 준비한 다음, 그 위에 Cu, Ti, Cr, Al, Mo, Ta, Al 합금과 같은 금속물질을 증착하여 제1금속층을 형성한다. 이어서, 인쇄방식(도2a∼도2c)을 통해 레지스트패턴을 형성한 다음, 상기 레지스트패턴을 마스크로 하여 상기 제1금속층을 패터닝함으로써, 게이트라인(304)과 상기 게이트라인(304)과 전기적으로 접속하는 게이트전극(304a)을 형성한다.

그 다음, 상기 게이트라인(304) 및 게이트전극(304a)이 형성된 기판 전면에 SiNx 또는 SiOx 등을 증착하여 게이트절연막(미도시)을 형성한 후, 그 상부에 비정질 실리콘, n+ 비정질 실리콘을 적층하고 패터닝하여 게이트라인(304) 상에 반도체층(303)을 형성한다. 이때에도, 상기 반도체층(303)은 인쇄방식을 통해 패터닝될 수 있다.

이 후에, 도 7b에 도시된 바와 같이, 상기 반도체층(303)을 포함하는 기판 전면에 Cu, Mo, Ta, Al, Cr, Ti, Al 합금과 같은 금속물질을 증착하여 제2금속층을 형성한다. 그리고, 상기 제2금속층 상에 인쇄방식을 통해 마스크 패턴을 형성한 후, 상기 제2금속층을 패터닝하여 상기 게이트라인(304)과 수직으로 교차하여 화소영역을 정의하는 데이터라인(306)과 상기 데이터라인(306)과 전기적으로 접속하는 소스전극(305a) 및 드레인전극(305b)을 형성하여 박막트랜지스터(TFT)를 완성한다. 이어서, 상기 박막트랜지스터가 형성된 기판 전면에 SiNx나 SiOx와 같은 무기물 또는 벤조사이클로부텐(benzocyclobutene)나 아크릴과 같은 유기물을 도포하여 보호막(미도시)을 형성한 다음, 상기 드레인전극(305b)의 일부를 노출시키는 콘택홀(307)을 형성한다. 이때에도, 인쇄방식을 이용할 수 있다.

그 다음, 도 7c에 도시된 바와 같이, 상기 보호막(미도시) 위에 ITO(indium ton oxide) 또는 IZO(indium zinc oxide)와 같은 투명한 전도성물질을 증착한다. 이어서, 인쇄공정(도 2a∼도 2c)을 통해 상기 전도성물질 위에 마스크패턴을 형성한 후, 이를 패터닝함으로써, 상기 콘택홀(307)을 통해 상기 드레인전극(305b)과 접속하며, 좌우측 길이가 동일한 화소전극(310)을 형성한다.

상술한 바와 같이, 본 발명은 인쇄방식을 통해 액정표시소자를 제작함으로써, 공정을 단순화할 수 있다. 또한, 본 발명은 포토리소그래피 공정에 비해 미세패턴 형성시 정확성이 떨어지는 인쇄방식의 단점을 보완할 수 있는 액정표시소자를 제공한다. 다시말해, 본 발명은 화소전극의 좌우 길이가 동일하도록 설계함으로써, 미스얼라인에 의해 화소전극의 좌우에서 발생되는 기생용량(Cdp)의 차이를 줄일 수가 있다.

상술한 바와 같이, 본 발명에 의하면, 화소전극의 좌우측 길이를 동일하게 형성함으로써, 인쇄방식에 적합한 액정표시소자를 제공할 수 있다. 즉, 인쇄방식에 의해 데이터라인과 화소전극의 얼라인이 정확하지 않더라도, 화소전극의 양측길이가 동일하기 때문에 기생용량(Cdp)의 불균일로 인한 화질저하를 최대한 방지할 수 있다.

도 1은 일반적인 액정표시소자를 개략적으로 나타낸 평면도.

도 2a∼2c는 인쇄방식에 의한 패턴형성방법을 나타낸 공정 단면도.

도 3a 및 도 3b는 인쇄방식을 통해 형성된 액정표시소자를 나타낸 도면.

도 4는 액정표시소자의 동작을 나타내는 신호파형을 나타낸 그래프.

도 5는 본 발명의 실시예를 나타낸 도면.

도 6은 본 발명의 다른 실시예를 나타낸 도면.

도 7a∼도 7c는 본 발명에 의한 액정표시소자의 제조방법을 나타낸 도면.

*** 도면의 주요부분에 대한 부호의 설명 ***

30: 클리체 31: 인쇄롤

32: 홈 33: 잉크패턴

38: 닥터블레이드 40: 식각대상층

104,204,304: 게이트라인 106,206,306: 데이터라인

110a,210a,310a: 제1화소전극 110b,210b,310b: 제2화소전극

Claims

투명한 기판을 준비하는 단계;

상기 기판 상에 종횡으로 배열되어 화소영역을 정의하는 게이트라인 및 데이터라인을 형성하는 단계; 및

상기 화소영역 내에 배치되고, 좌우측의 길이가 동일한 화소전극을 형성하는 단계를 포함하여 이루어지는 액정표시소자의 제조방법.
제1항에 있어서, 상기 화소전극을 형성하는 단계는,

복수의 홈이 형성된 클리체를 준비하는 단계;

상기 홈 내부에 패턴 형성용 잉크를 충진시키는 단계;

상기 홈 내부에 충진된 잉크를 투명한 전도성물질이 도포된 기판에 전사시키는 단계; 및

상기 기판에 전사된 잉크패턴을 마스크로 하여 투명한 전도성물질을 식각하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
제2항에 있어서, 상기 홈 내부에 패턴 형성용 잉크를 충진시키는 단계는,

상기 홈이 형성된 클리체의 상부에 패턴 형성용 잉크를 도포하는 단계; 및

상기 클리체의 표면에 닥터블레이드를 접촉시킨 후, 이를 평평하게 밀어줌으로써, 홈을 제외한 나머지 영역에 남아있는 잉크를 제거하는 단계로 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
제2항에 있어서, 상기 홈 내부에 충진된 잉크를 기판에 전사시키는 단계는,

상기 홈 내부에 잉크가 충진된 클리체 표면에 인쇄롤을 접촉시킨 후 회전시킴으로써, 홈내부에 충진된 잉크를 인쇄롤의 표면에 전사시키는 단계; 및

상기 인쇄롤의 표면에 전사된 잉크를 기판에 접촉시킨 후 회전시킴으로써, 인쇄롤의 표면에 형성된 잉크를 기판에 재전사시키는 단계로 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
제1항에 있어서, 상기 투명한 전도성물질은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)인 것을 특징으로 하는 액정표시소자의 제조방법.
종횡으로 배열되어 화소영역을 정의하는 게이트라인 및 데이터라인;

상기 게이트라인 및 데이터라인의 교차부에 형성된 박막트랜지스터; 및

상기 화소영역에 형성되며, 좌우측의 길이가 동일한 구조를 갖는 화소전극을 포함하여 구성된 액정표시소자.
제1항에 있어서, 상기 박막트랜지스터는,

게이트전극;

상기 게이트전극 상에 형성된 게이트절연막;

상기 게이트절연막 상에 형성된 반도체층; 및

상기 반도체층 상에 형성된 소스/드레인전극을 포함하여 구성된 것을 특징으로 하는 액정표시소자.
종횡으로 배열되어 화소영역을 정의하는 게이트라인 및 데이터라인;

상기 게이트라인의 중심부에 형성되고, 게이트전극, 반도체층 및 소스/드레인전극을 포함하여 구성된 박막트랜지스터; 및

상기 드레인전극과 전기적으로 접속하며, 좌우측의 길이가 동일한 구조를 갖는 화소전극을 포함하여 구성된 액정표시소자.