JP2006259241A - 電気光学装置の製造方法 - Google Patents

Abstract

【課題】 所望の素子特性を有するＴＦＤを得ることが可能な電気光学装置の製造方法を提供する。
【解決手段】 本発明の電気光学装置の製造方法は、第２層間絶縁膜２５に、コンタクトホール９，１０，１３，３３，３６，４１，４４を形成するとともに、ＴＦＤの半導体層７１の一部で開口するコンタクトホール７５，７６を形成する工程と、前記コンタクトホールを通してイオン注入することによりＴＦＤを構成する半導体層７１のうちの先に形成したＰ型不純物拡散領域７２とは異なる領域にＮ型不純物拡散領域７４を形成する工程とを有する。
【選択図】 図５

Description

本発明は、電気光学装置の製造方法に関し、特に相補型の薄膜トランジスタ（Thin Film Transistor, 以下、ＴＦＴと略記する）と薄膜ダイオード（Thin Film Diode,以下、ＴＦＤと略記する）とを兼ね備えた電気光学装置の製造方法に関するものである。

例えば液晶表示装置等の電気光学装置においては、基板上に搭載した内部回路を静電気から保護するための静電気保護回路が必要とされている。通常、静電気保護回路は入出力端子に接続されており、静電気による過大な電圧が入出力端子を通して静電気保護回路に入力されると、その電圧が内部回路に加わらないように静電気を逃がす構成を採用している。具体的には、入出力端子と内部回路との間に抵抗素子、容量素子、ＴＦＤからなる静電気保護回路が装入された構成が提案されている（例えば、特許文献１参照）。この構成によれば、入出力端子に静電気が印加されると抵抗素子と容量素子との作用によりピーク電圧が抑制され、それでもまだ電圧が過大である場合にはＴＦＤが導通して静電気を定電圧源やグラウンドに逃がすことができる。このようにして、静電気から内部回路を保護し、静電破壊を防止することができる。
特許第２７４３３７６号公報

特許文献１では、静電気保護回路にＴＦＤを用いているが、そのＴＦＤは、他の場所で用いられているＴＦＴと共通の構造を有しており、ＴＦＴのソース、ドレインのいずれか一方とゲートとを短絡させることによりＴＦＤとして機能させる、というものである。ところが、一般的にＴＦＴはＴＦＤよりも構造的に占有面積が大きいため、ＴＦＴと共通構造を持つＴＦＤを用いた静電気保護回路は面積が大きくなり、電気光学装置の小型化に適さないことになる。そこで、Ｎ型不純物領域、Ｉ型領域（Intrinsic Region, 不純物が導入されていない領域、ノンドープ領域ともいう）、Ｐ型不純物領域が横方向に配置された一般的なラテラル型ＴＦＤの採用が求められている。

特許文献１においても、シリコン薄膜の上方にゲートを形成することなく、シリコン薄膜中にＮ型不純物領域、Ｉ型領域、Ｐ型不純物領域を形成しさえすれば、ラテラル型ＴＦＤを作成することは可能である。しかしながら、特許文献１の場合、内部回路に相補型ＴＦＴを備えており、ＰチャネルＴＦＴのソース・ドレイン（Ｐ型不純物領域）を形成するのと同時にＴＦＤのＰ型不純物領域を形成し、ＮチャネルＴＦＴのソース・ドレイン（Ｎ型不純物領域）を形成するのと同時にＴＦＤのＮ型不純物領域を形成していることから、以下の問題点が生じる。

特に電気光学装置等においては、通常、基板上でＰチャネルＴＦＴが配置される領域とＮチャネルＴＦＴが配置される領域とは明確に区分され、ＰチャネルＴＦＴとＮチャネルＴＦＴとがあまり入り組んで配置されないため、ＴＦＴのソース・ドレイン形成のＰ型イオン注入工程、Ｎ型イオン注入工程で用いるマスクは、それ程精度の高いものが必要とされないという事情がある。特許文献１の場合、このようなマスクを用いてＴＦＴのソース・ドレインと同時にＴＦＤのＰ型、Ｎ型不純物領域を形成しているため、設計通りのＴＦＤを作成するのが困難であり、接合耐圧等の所望の素子特性が得られず、場合によっては静電気保護回路の機能が不十分になるという恐れがあった。

本発明は、上記の課題を解決するためになされたものであって、ＴＦＴとＴＦＤとを兼ね備えた電気光学装置において、所望の素子特性を有するＴＦＤを得ることが可能な電気光学装置の製造方法を提供することを目的とする。

上記の目的を達成するために、本発明の電気光学装置の製造方法は、第１導電型不純物が導入された第１導電型不純物拡散領域を有する第１導電型薄膜トランジスタと、前記第１導電型不純物とは逆の導電型である第２導電型不純物が導入された第２導電型不純物拡散領域を有する第２導電型薄膜トランジスタと、前記第１導電型不純物拡散領域と前記第２導電型不純物拡散領域とを有する薄膜ダイオードと、が備えられた電気光学装置の製造方法であって、基板上に前記第１導電型薄膜トランジスタ、前記第２導電型薄膜トランジスタ、および前記薄膜ダイオードを構成する半導体パターンを形成する工程と、前記第１導電型薄膜トランジスタを構成する前記半導体パターンの一部、および前記薄膜ダイオードを構成する前記半導体パターンの一部に第１導電型不純物をイオン注入することにより第１導電型不純物拡散領域を形成する工程と、前記第２導電型薄膜トランジスタを構成する前記半導体パターンの一部に第２導電型不純物をイオン注入することにより第２導電型不純物拡散領域を形成する工程と、前記半導体パターンを覆う絶縁膜を形成する工程と、前記絶縁膜に、前記第１導電型薄膜トランジスタおよび前記第２導電型薄膜トランジスタのコンタクトホールを形成するとともに、前記薄膜ダイオードを構成する前記半導体パターンの一部で開口する開口部を形成する工程と、前記絶縁膜の開口を通して第２導電型不純物をイオン注入することにより前記薄膜ダイオードを構成する前記半導体パターンのうちの前記第１導電型不純物拡散領域とは異なる領域に第２導電型不純物拡散領域を形成する工程と、を有することを特徴とする。

また、本発明の電気光学装置の他の製造方法は、第１導電型不純物が導入された第１導電型不純物拡散領域を有する第１導電型ＴＦＴと、前記第１導電型不純物とは逆の導電型である第２導電型不純物が導入された第２導電型不純物拡散領域を有する第２導電型ＴＦＴと、前記第１導電型不純物拡散領域と前記第２導電型不純物拡散領域とを有するＴＦＤと、が備えられた電気光学装置の製造方法であって、基板上に前記第１導電型ＴＦＴ、前記第２導電型ＴＦＴ、および前記ＴＦＤを構成する半導体パターンを形成する工程と、前記半導体パターン上の領域の一部に開口を有するマスク材を形成する工程と、前記マスク材の開口を通して第１導電型不純物をイオン注入することにより前記第１導電型ＴＦＴを構成する前記半導体パターンの一部、および前記ＴＦＤを構成する前記半導体パターンの一部に第１導電型不純物拡散領域を形成する工程と、前記半導体パターン上の領域の一部に開口を有するマスク材を形成する工程と、前記マスク材の開口を通して第２導電型不純物をイオン注入することにより前記第２導電型ＴＦＴを構成する前記半導体パターンの一部に第２導電型不純物拡散領域を形成する工程と、前記半導体パターンを覆う絶縁膜を形成する工程と、前記絶縁膜に、前記第１導電型ＴＦＴおよび前記第２導電型ＴＦＴのコンタクトホールを形成するとともに、前記ＴＦＤを構成する前記半導体パターンの一部で開口する開口部を形成する工程と、前記絶縁膜の開口を通して第２導電型不純物をイオン注入することにより前記ＴＦＤを構成する前記半導体パターンのうちの前記第１導電型不純物拡散領域とは異なる領域に第２導電型不純物拡散領域を形成する工程と、を有することを特徴とする。

すなわち、本発明の電気光学装置の製造方法においては、第１導電型ＴＦＴのソース・ドレイン形成用のイオン注入時に、ＴＦＤを構成する半導体パターンの一部に第１導電型不純物拡散領域（例えばＰ型不純物拡散領域）を同時に形成する。次いで、半導体パターンを覆う絶縁膜を形成した後、各ＴＦＴのコンタクトホールを形成するとともに、ＴＦＤを構成する半導体パターンの一部にも開口部を形成する。次いで、絶縁膜の開口を通したイオン注入を行うことにより、ＴＦＤを構成する半導体パターンのうち、先に形成した第１導電型不純物拡散領域とは異なる領域に第２導電型不純物拡散領域を形成する（例えばＮ型不純物拡散領域）。このようにして、第１導電型不純物拡散領域と第２導電型不純物拡散領域とが横方向（基板面方向）に配置された、いわゆるラテラル型のＴＦＤを形成することができる。

半導体製造プロセスにおいて、下層側導電膜と上層側導電膜とのコンタクト抵抗を低減するために、コンタクトホールを形成した後、コンタクトホールを通した不純物導入（いわゆるコンタクトイオン注入）を行うことは従来から知られている。本発明は、このコンタクトイオン注入と同時にＴＦＤの半導体パターンにもイオンを注入し、不純物拡散領域を形成するものである。この場合、ＴＦＤの半導体パターン上に形成した絶縁膜の開口部を通してイオンが注入されるため、不純物拡散領域は開口部に対して自己整合的に形成され、位置が決まることになる。上述したように、Ｐチャネル、ＮチャネルそれぞれのＴＦＴのソース・ドレイン形成のイオン注入工程用のマスクはそれ程精度が必要とされないのに対し、一般にコンタクトホール形成用のマスクは十分に高い精度が必要とされる。したがって、このコンタクトホール形成用マスクから形成される開口部に対して自己整合的に形成される不純物拡散領域の位置精度もまた高いものとなる。したがって、接合耐圧等の所望の素子特性が得られ、特性バラツキの少ないＴＦＤを形成することができる。またそれと同時に、本発明ではコンタクトホール内にイオンが注入されるため、任意の箇所のコンタクト抵抗の低減を図ることもできる。

また、コンタクトホールおよび開口部を形成する工程において、ＴＦＤを構成する半導体パターン内の第１導電型不純物拡散領域から離れた位置に開口部を形成することとし、第１導電型不純物拡散領域（例えばＰ型不純物拡散領域）と不純物が導入されていない不純物非拡散領域（Ｉ型領域）と第２導電型不純物拡散領域（例えばＮ型不純物拡散領域）とを有するＴＦＤを形成するようにしてもよい。
この構成によれば、いわゆるＰＩＮ構造のＴＦＤを形成することができるので、接合リーク電流が少なく、特性に優れたＴＦＤを実現することができる。

また、ＴＦＤを構成する半導体パターンの一部に第２導電型不純物拡散領域を形成する工程において、第２導電型ＴＦＴのコンタクトホールを通して第２導電型ＴＦＴを構成する第２導電型不純物拡散領域（例えばＮ型不純物拡散領域）内にさらに第２導電型不純物（例えばＮ型不純物）をイオン注入するようにしてもよい。
この構成によれば、第２導電型ＴＦＴのコンタクトホール部分においてコンタクト抵抗をより低減させることができる。

また、ＴＦＤを構成する半導体パターンの一部に第２導電型不純物拡散領域を形成する工程において、前記開口部を通してＴＦＤを構成する第１導電型不純物拡散領域（例えばＰ型不純物拡散領域）内に第２導電型不純物（例えばＮ型不純物）をイオン注入するようにしてもよい。
この構成によれば、第２導電型不純物のドーズ量を適宜調整することによって、第１導電型不純物拡散領域（例えばＰ^＋領域）内に例えば第１導電型不純物低濃度拡散領域（例えばＰ⁻領域）、Ｉ型領域（この場合、ノンドープという意味ではなく、電気的に中性であるという意味）、第２導電型不純物拡散領域（例えばＮ^＋領域）などを作り分けることができる。

また、コンタクトホールを形成した後、第１導電型ＴＦＴのコンタクトホールを通して第１導電型ＴＦＴを構成する第１導電型不純物拡散領域内にさらに第１導電型不純物をイオン注入するようにしてもよい。
この構成によれば、第１導電型ＴＦＴのコンタクトホール部分においてコンタクト抵抗をより低減させることができる。

また、ＴＦＤを構成する一つの半導体パターン内に前記開口部を複数形成してもよい。
この構成によれば、開口部の数を適宜変更することによってＴＦＤのコンタクト抵抗を調節することができる。なお、開口部の寸法や形状を変更してもよい。

また、上記本発明によって得られるＴＦＤを静電気保護回路内に形成することが望ましい。
この構成によれば、十分な静電気保護機能を有する静電気保護回路を実現することができる。

さらに、複数のＴＦＤを直列接続または並列接続してもよい。
この構成によれば、静電気保護回路全体としての耐圧を自由に設定することができる。

[第１の実施の形態の液晶装置]
以下、本発明の第１の実施の形態を図１〜図５を参照して説明する。
図１は本実施の形態の液晶装置（電気光学装置）の概略構成図である。図２は、同液晶装置の表示領域を構成する複数の画素における各種素子、配線等の等価回路図である。図３は同液晶装置の断面図である。図４および図５は同液晶装置を構成するＴＦＴアレイ基板の製造プロセスを説明するための工程断面図である。なお、以下の各図面においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。

［液晶装置の全体構成］
液晶装置５５の全体構成について図１を用いて説明する。
図１に示すように、ＴＦＴアレイ基板７の上には、シール材５６がその縁に沿って設けられており、その内側に並行して額縁としての遮光膜５７（周辺見切り）が設けられている。シール材５６の外側の領域には、データ線駆動回路５８および外部回路接続端子５９がＴＦＴアレイ基板７の一辺に沿って設けられており、走査線駆動回路６０がこの一辺に隣接する２辺に沿って設けられている。走査線４に供給される走査信号の遅延が問題にならないのならば、走査線駆動回路６０は片側だけでも良いことは言うまでもない。また、データ線駆動回路５８を画像表示領域の辺に沿って両側に配列してもよい。例えば、奇数列のデータ線は画像表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は前記画像表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。このようにデータ線を櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。

さらに、ＴＦＴアレイ基板７の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路６０間をつなぐための複数の配線６１が設けられている。また、対向基板１８のコーナー部には、ＴＦＴアレイ基板７と対向基板１８との間で電気的導通をとるための導通材６２が設けられている。そして、シール材５６とほぼ同じ輪郭を持つ対向基板１８が当該シール材５６によりＴＦＴアレイ基板７に固着されている。本実施の形態の場合、データ線駆動回路５８や走査線駆動回路６０と外部回路接続端子５９との間に、後述するラテラルＰＩＮ型ＴＦＤを有する静電気保護回路（図１では図示略）が設けられている。

［液晶装置要部の構成］
図２に示すように、本実施の形態の液晶装置５５において、画像表示領域を構成するマトリクス状に形成された複数の画素は、画素電極１と当該画素電極１を制御するためのスイッチング用ＴＦＴ２がマトリクス状に複数形成されており、画像信号を供給するデータ線３が当該スイッチング用ＴＦＴ２のソース領域に電気的に接続されている。データ線３に書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線３同士に対して、グループ毎に供給するようにしても良い。また、スイッチング用ＴＦＴ２のゲート電極に走査線４が電気的に接続されており、所定のタイミングで走査線４に対してパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極１は、スイッチング用ＴＦＴ２のドレイン領域に電気的に接続されており、スイッチング用ＴＦＴ２を一定期間だけそのスイッチを閉じることにより、データ線３から供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。

画素電極１を介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。ここで、保持された画像信号がリークするのを防ぐために、画素電極１と対向電極との間に形成される液晶容量と並列に蓄積容量部５を付加する。本実施の形態ではこの蓄積容量部５がＰＭＯＳ構造の蓄積容量用ＴＦＴとなっている。符号６は、蓄積容量部５をなす蓄積容量用ＴＦＴのゲート線に相当する容量線である。この蓄積容量部５により、画素電極１の電圧はソース電圧が印加された時間よりも３桁も長い時間だけ保持される。これにより保持特性はさらに改善され、コントラスト比の高い液晶装置が実現できる。

次に、液晶装置５５の断面構造について図３を用いて説明する。
図３には２つの破断線が示されているが、右側の破断線の右側は画像表示領域内の各画素のスイッチング素子としてのＴＦＴを示し、２本の破断線に挟まれた中央はデータ線駆動回路５８や走査線駆動回路６０等の周辺回路のＴＦＴを示し、左側の破断線の左側は静電気保護回路のＴＦＤを示している。

本実施の形態の液晶装置５５は、図３に示すように、一対の透明基板１６，１７を有しており、その一方の基板をなすＴＦＴアレイ基板７と、これに対向配置される他方の基板をなす対向基板１８とを備え、これら基板７，１８間に液晶１９が挟持されている。透明基板１６，１７は、例えばガラス基板や石英基板からなるものである。

図３の右側に示すスイッチング用ＴＦＴ２においては、透明基板１６上に下地絶縁膜２０が設けられ、下地絶縁膜２０上には例えば膜厚５０ｎｍ程度のポリシリコン膜からなる半導体層８が設けられ、この半導体層８を覆うように膜厚５０〜１５０ｎｍ程度のゲート絶縁膜をなす絶縁薄膜２１が全面に形成されている。下地絶縁膜２０上には各画素電極１をスイッチング制御するスイッチング用ＴＦＴ２が設けられ、スイッチング用ＴＦＴ２は、クロム、アルミニウム等の金属からなる走査線４、当該走査線４からの電界によりチャネルが形成される半導体層８のチャネル領域２２、走査線４と半導体層８とを絶縁するゲート絶縁膜をなす絶縁薄膜２１、アルミニウム等の金属からなるデータ線３、半導体層８のうちのｎ型不純物拡散領域であるソース領域２３およびドレイン領域２４を備えている。なお、図３では図面を見やすくするため図示を省略するが、本実施の形態のスイッチング用ＴＦＴ２は、ソース領域２３、ドレイン領域２４の各々が低濃度不純物拡散領域、高濃度不純物拡散領域を有する、いわゆるＬＤＤ（Lightly Doped Drain）構造のＴＦＴである。

また、走査線４上、絶縁薄膜２１上を含むＴＦＴアレイ基板７上には、ソース領域２３へ通じるソースコンタクトホール９、ドレイン領域２４へ通じる第１ドレインコンタクトホール１０が各々形成された第１層間絶縁膜２５が形成され、第１層間絶縁膜２５上にデータ線３が形成されている。つまり、データ線３は、第１層間絶縁膜２５を貫通するソースコンタクトホール９を介してソース領域２３に電気的に接続されている。

さらに、図３に示すように、蓄積容量用ＴＦＴ１４においては、下地絶縁膜２０上にスイッチング用ＴＦＴ２の半導体層８と同一レイヤーの層からなる半導体層１５が設けられ、この半導体層１５が絶縁薄膜２１で覆われている。下地絶縁膜２０上には蓄積容量用ＴＦＴ１４が設けられ、蓄積容量用ＴＦＴ１４は、クロム、アルミニウム等の金属からなり、このＴＦＴ１４のゲート電極を構成する容量線６、当該容量線６からの電界によりチャネルが形成される半導体層１５のチャネル領域２６、容量線６と半導体層１５とを絶縁するゲート絶縁膜をなす絶縁薄膜２１、半導体層１５のｐ型不純物拡散領域２７を備えている。

このように、本実施の形態ではスイッチング用ＴＦＴ２がｎチャネルトランジスタ、蓄積容量用ＴＦＴ１４がｐチャネルトランジスタであるから、これらＴＦＴ２，１４の半導体層８，１５を連続して一体に形成することはできず、分離しなければならない。しかも、図１の等価回路図で示したように、これらＴＦＴ２，１４の半導体層８，１５同士は電気的に接続しなければならない。そこで、第１層間絶縁膜２５上にはデータ線３と同一レイヤーの金属からなるドレイン電極１１が形成されている。このドレイン電極１１は、第１ドレインコンタクトホール１０を通じてスイッチング用ＴＦＴ２のｎ型不純物拡散領域（ドレイン領域２４）に接続されるとともに、第２ドレインコンタクトホール１３を通じて蓄積容量用ＴＦＴ１４のｐ型不純物拡散領域２７に接続されている。これにより、スイッチング用ＴＦＴ２のｎ型不純物拡散領域（ドレイン領域２４）と蓄積容量用ＴＦＴ１４のｐ型不純物拡散領域２７とが電気的に接続されている。

また、データ線３およびドレイン電極１１を覆うように第２層間絶縁膜２８が形成されており、第２層間絶縁膜２８を貫通してドレイン電極１１に達する画素コンタクトホール１２が形成されている。そして、画素コンタクトホール１２の部分でドレイン電極１１に電気的に接続されるＩＴＯ等の透明導電膜からなる画素電極１が設けられている。なお、第２層間絶縁膜２８は平坦化膜として用いられるものであり、例えば平坦性の高い樹脂膜の一種であるアクリル膜が膜厚２μｍ程度に厚く形成される。つまり、スイッチング用ＴＦＴ２のドレイン領域２４はドレイン電極１１を介して画素電極１と電気的に接続されている。また、第２層間絶縁膜２８は、下層側のシリコン窒化膜等の無機膜と上層側のアクリル膜等の有機膜とからなる２層構造としても良い。

図３の中央に示す周辺回路領域においては、ＴＦＴアレイ基板７上に下地絶縁膜２０が設けられ、下地絶縁膜２０上に周辺回路を構成する周辺回路用ＮチャネルＴＦＴ２９および周辺回路用ＰチャネルＴＦＴ３０が設けられている。これら周辺回路用のＴＦＴ２９，３０も表示領域内のＴＦＴ２，１４と同時に形成されるため、その構成は同様である。上記周辺回路としては、画素を駆動するためのデータ線駆動回路、走査線駆動回路などが挙げられる。

すなわち、周辺回路用ｎチャネルＴＦＴ２９は、下地絶縁膜２０上に半導体層３１が設けられ、この半導体層３１を覆うようにゲート絶縁膜をなす絶縁薄膜２１が形成され、絶縁薄膜２１上にゲート電極３２が形成されている。そして、ゲート電極３２を覆う第１層間絶縁膜２５上にソースコンタクトホール３３を通じて半導体層３１のソース領域３４に接続されたソース電極３５、ドレインコンタクトホール３６を通じてドレイン領域３７に接続されたドレイン電極３８がそれぞれ形成されている。同様に、周辺回路用ｐチャネルＴＦＴ３０は、下地絶縁膜２０上に半導体層３９が設けられ、この半導体層３９を覆うようにゲート絶縁膜をなす絶縁薄膜２１が形成され、絶縁薄膜２１上にゲート電極４０が形成されている。そして、ゲート電極４０を覆う第１層間絶縁膜２５上にソースコンタクトホール４１を通じて半導体層３９のソース領域４２に接続されたソース電極４３、ドレインコンタクトホール４４を通じてドレイン領域４５に接続されたドレイン電極４６がそれぞれ形成されている。

図３の左側に示す静電気保護回路７０は、ＴＦＴアレイ基板７が対向基板１８の外側に張り出した張出領域に設けられている。この静電気保護回路７０においては、下地絶縁膜２０上に半導体層７１が設けられている。半導体層７１には、Ｐ型不純物拡散領域７２と不純物が導入されていないＩ型領域７３とＮ型不純物拡散領域７４が形成されており、いわゆるＰＩＮ構造のＴＦＤ８０を構成している。この半導体層３１を覆うようにゲート絶縁膜をなす絶縁薄膜２１が形成され、さらに第１層間絶縁膜２５が形成されている。第１層間絶縁膜２５および絶縁薄膜２１には、これらを貫通してＰ型不純物拡散領域７２、Ｎ型不純物拡散領域７４のそれぞれに達するコンタクトホール７５，７６が形成されている。そして、第１層間絶縁膜２５上にコンタクトホール７５，７６を通じてＰ型不純物拡散領域７２，Ｎ型不純物拡散領域７４に接続された配線７７，７８がそれぞれ形成されている。配線７７，７８は、図１に示した外部回路接続端子５９とデータ線駆動回路５８等の周辺回路とを接続するものであり、配線７７は外部回路接続端子５９側に、配線７８は周辺回路側と接続されている。これら配線７７，７８は第２層間絶縁膜２５に覆われている。

他方、対向基板１８上には、例えば、クロム等の金属膜、樹脂ブラックレジスト等からなる遮光膜４７（ブラックマトリクス）が格子状に形成され、その上に、画素電極１と同様のＩＴＯ等の透明導電膜からなる対向電極４８が全面に形成されている。なお、対向基板１８上には、遮光膜４７によって区画された各画素毎に赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各着色層を有するカラーフィルターを形成しても良い。この構成によれば、例えばカラー表示が可能な直視型のカラー液晶表示装置が実現できる。また、ＴＦＴアレイ基板７、対向基板１８ともに、液晶１９に接する面にはポリイミド等からなる配向膜４９，５０がそれぞれ設けられている。

［液晶装置の製造プロセス］
次に、上記構成の液晶装置の製造プロセスについて図４、図５を用いて説明する。
図４、図５は、液晶装置を構成する２枚の基板のうち、特にＴＦＴアレイ基板７の製造プロセスを示す工程断面図である。

まず、図４（ａ）に示すように、ガラス基板等の透明基板１６上にプラズマＣＶＤ法等によりシリコン酸化膜やシリコン窒化膜からなる膜厚５００〜１０００ｎｍ程度の下地絶縁膜２０を形成する。次いで、下地絶縁膜２０上にプラズマＣＶＤ法等により膜厚２０〜１００ｎｍ程度のアモルファスシリコン層を積層する。その後、アモルファスシリコン層に対して、例えばレーザアニール処理等の加熱処理を施すことによりアモルファスシリコン層を再結晶させ、例えば膜厚５０ｎｍ程度の結晶性のポリシリコン層５１を形成する。

次に、図４（ｂ）に示すように、フォトリソグラフィー法を用いて、形成されたポリシリコン層５１を上述した各半導体層８，１５，３１，３９，７１のパターンとなるようにパターニングし、その上に例えば膜厚５０〜１００ｎｍ程度のゲート絶縁膜となる絶縁薄膜２１をプラズマＣＶＤ法等により形成する。
次に、Ｐチャネル領域、静電気保護回路７０、およびＮチャネルＴＦＴのチャネル領域と低濃度不純物拡散領域となる領域を覆うレジストパターン５２を形成し、絶縁薄膜２１を通してスイッチング用ＴＦＴ２の半導体層８および周辺回路用ＮチャネルＴＦＴ２９の半導体層３１にＰＨ₃／Ｈ₂イオンを注入する。この時のイオン注入条件は、例えば³¹Ｐのイオンドーズ量が１×１０¹⁵〜１×１０¹⁶ions/cm²程度である。以上の工程により、スイッチング用ＴＦＴ２および周辺回路用ＮチャネルＴＦＴ２９のソース領域２３，３４およびドレイン領域２４，３７が形成される。

次に、レジストパターン５２を除去した後、図４（ｃ）に示すように、各ＴＦＴにおけるゲート電極３２，４０、走査線４、容量線６を形成する。このゲート電極等の形成は、例えばアルミニウム、タンタル、モリブデン等の金属膜を膜厚３００〜６００ｎｍ程度にスパッタまたは真空蒸着した後、ゲート電極３２，４０、走査線４、容量線６等の形状のレジストパターンを形成し、これをマスクにして金属膜をエッチングすることにより行う。
次に、絶縁薄膜２１を通してスイッチング用ＴＦＴ２の半導体層８および周辺回路用ＮチャネルＴＦＴ２９の半導体層３１にＰＨ₃／Ｈ₂イオンを注入する。この時のイオン注入条件は、例えば³¹Ｐのイオンドーズ量が１×１０^1３〜１×１０^1４ions/cm²程度である。このイオン注入工程ではゲート電極等がマスクとなってイオンが注入され、スイッチング用ＴＦＴ２のソース領域２３およびドレイン領域２４に低濃度不純物拡散領域が自己整合的に形成される。

その後、図４（ｄ）に示すように、蓄積容量用ＴＦＴ１４の半導体層１５、周辺回路用ＰチャネルＴＦＴ３０の半導体層３９、および静電気保護回路７０の半導体層７１のうちのＰ型不純物拡散領域以外となる領域を覆うレジストパターン５３を形成し、絶縁薄膜２１を通してスイッチング用ＴＦＴ２の半導体層８、周辺回路用ｎチャネルＴＦＴ２９の半導体層３１、および静電気保護回路７０の半導体層７１にＢ₂Ｈ₆／Ｈ₂イオンを注入する。この時のイオン注入条件は、例えば¹¹Ｂのドーズ量が１×１０¹⁵〜１×１０¹⁶ions/cm²程度である。以上の工程により、蓄積容量用ＴＦＴ１４のＰ型不純物拡散領域２７、周辺回路用ＰチャネルＴＦＴ３０のソース領域４２およびドレイン領域４５、および静電気保護回路７０のＴＦＤ８０のＰ型不純物拡散領域７２が形成される。

次に、レジストパターン５３を剥離した後、図５（ａ）に示すように、第１層間絶縁膜２５を積層し、その後、ソースコンタクトホール９，３３，４１、第１、第２ドレインコンタクトホール１０，１３、ドレインコンタクトホール３６，４４、ＴＦＤのコンタクトホール７５，７６となる位置の第１層間絶縁膜２５を、下地の半導体層に達するまで開口する。
次に、ＰチャネルＴＦＴ３０および静電気保護回路７０の半導体層７１のうちのＰ型不純物拡散領域７２を覆うレジストパターン５５を形成し、上記の全てのコンタクトホールのうち、レジストパターン５５に覆われていないコンタクトホール９，１０，１３，３３，３６，７６を通して半導体層８，１５，３１，７１にＰＨ₃／Ｈ₂イオンを注入する。この時のイオン注入条件は、例えば³¹Ｐのイオンドーズ量が１×１０¹⁵〜１×１０¹⁶ions/cm²程度である。以上の工程により、静電気保護回路７０の半導体層７１にＮ型不純物拡散領域７４が形成されるのと同時に、その他のＮチャネルＴＦＴのコンタクトホール内にＮ型不純物が注入される。

その後、図５（ｂ）に示すように、膜厚４００〜７００ｎｍ程度のアルミニウム等の金属膜をスパッタまたは蒸着し、データ線３およびドレイン電極１１、ソース電極３５，４３ドレイン電極３８，４６、および配線７７，７８の形状をなすレジストパターンをそれぞれ形成し、これらをマスクとして金属膜をエッチングすることにより、データ線３およびドレイン電極１１、ソース電極３５，４３およびドレイン電極３８，４６、配線７７，７８をそれぞれ形成する。
その後、アクリル膜等の感光性有機樹脂をスピンコート法で１〜２μｍ程度に積層して第２層間絶縁膜２８を形成する。この際、感光性有機樹脂膜の下層にシリコン窒化膜等を１００〜２００ｎｍ程度の膜厚で形成し、２層構造の第２層間絶縁膜２８を形成しても良い。次いで、画素コンタクトホール１２となる位置の第２層間絶縁膜２８を開口し、その上の所定の領域に膜厚約１００〜１５０ｎｍ程度のＩＴＯ等の透明導電性薄膜からなる画素電極１を形成する。最後に、全面に配向膜４９（図４では図示略）を形成する。
以上の工程により、本実施の形態のＴＦＴアレイ基板７が完成する。

他方、図３に示した対向基板１８については工程図の例示を省略するが、ガラス基板等の透明基板１７が先ず用意され、遮光膜４７および額縁としての遮光膜５７（図１参照）を、例えば金属クロムをスパッタリングした後、フォトリソグラフィー工程、エッチング工程を経て形成する。なお、これら遮光膜４７は、Ｃｒ（クロム）、Ｎｉ（ニッケル）、Ａｌ（アルミニウム）などの金属材料の他、カーボンやＴｉをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。さらに、遮光膜４７によって区画された各画素毎に赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各着色層を有するカラーフィルターを形成しても良い。
その後、対向基板１８の全面に、スパッタリング等によりＩＴＯ等の透明導電性薄膜を約１００〜１５０ｎｍの厚さに堆積することによって対向電極４８を形成する。さらに、対向電極４８の全面に配向膜５０を形成する。

最後に、上述のように各層が形成されたＴＦＴアレイ基板７と対向基板１８とを対向させて配置し、セル厚が例えば４μｍ程度になるようにシール材により貼り合わせ、空パネルを作製する。次いで、液晶１９を空パネル内に封入すれば、本実施の形態の液晶装置が作製される。

本実施形態の液晶装置の製造方法においては、ＰチャネルＴＦＴ３０のソース・ドレイン形成用のイオン注入時に、ＴＦＤ８０を構成する半導体層７１の一部にＰ型不純物拡散領域７２を同時に形成する。そして、半導体層７１を覆う第２層間絶縁膜２５を形成した後、各ＴＦＴのコンタクトホールを形成するとともに、ＴＦＤ８０を構成する半導体層７１の一部にもコンタクトホール７６を形成する。次いで、第２層間絶縁膜２５のコンタクトホールを通したイオン注入を行うことにより、ＴＦＤ８０を構成する半導体層７１のうち、先に形成したＰ型不純物拡散領域７２から離れた領域にＮ型不純物拡散領域７４を形成する。このようにすると、Ｐ型不純物拡散領域７２とＮ型不純物拡散領域７４との間に不純物が導入されないＩ型領域７３ができ、Ｐ型不純物拡散領域７２、Ｉ型領域７３、Ｎ型不純物拡散領域７４とが横方向（基板面方向）に配置された、いわゆるラテラルＰＩＮ型のＴＦＤ８０を形成することができ、接合リーク電流が少なく、特性に優れたＴＦＤを実現することができる。

本実施の形態の場合、ＴＦＤ８０の半導体層７１上に形成したコンタクトホール７６を通してリンイオンが注入されるため、Ｎ型不純物拡散領域７４はコンタクトホール７６に対して自己整合的に形成され、位置が決まることになる。前工程であるＰチャネル、ＮチャネルそれぞれのＴＦＴのソース・ドレイン形成のイオン注入工程用のマスクはそれ程精度が必要とされないのに対し、コンタクトホール形成用のマスクは十分に高い精度が必要とされる。したがって、このコンタクトホール形成用マスクから形成されるコンタクトホール７６に対して自己整合的に形成されるＮ型不純物拡散領域７４の位置精度がまた高いものとなる。したがって、接合耐圧等の所望の素子特性が得られ、特性バラツキの少ないＴＦＤを形成できる。またそれと同時に、その他のＮチャネルＴＦＴのコンタクトホール内にイオンが注入されるため、Ｎ型コンタクト抵抗の低減を図ることもできる。

また、コンタクトホールおよび開口部を形成する工程において、ＴＦＤを構成する半導体パターン内の第１導電型不純物拡散領域から離れた位置に開口部を形成することとし、第１導電型不純物拡散領域（例えばＰ型不純物拡散領域）と不純物が導入されていない不純物非拡散領域（Ｉ型領域）と第２導電型不純物拡散領域（例えばＮ型不純物拡散領域）とを有するＴＦＤを形成するようにしてもよい。
この構成によれば、いわゆるＰＩＮ構造のＴＦＤを形成することができるので、接合リーク電流が少なく、特性に優れたＴＦＤを実現することができる。

［第１の実施の形態の変形例］
以下、第１の実施の形態の変形例について説明する。
第１の実施の形態では、静電気保護回路のＴＦＤとして、図６に示すように、半導体層７１の一端にＰ型不純物拡散領域７２を形成（ＰチャネルＴＦＴのソース・ドレインイオン注入で形成）するとともに、他端にＮ型不純物拡散領域７４を形成（Ｎ型コンタクトイオン注入で形成）し、その間の領域をＩ型領域７３（ノンドープ領域）とした。
この構成に代えて、図７に示すように、半導体層７１の一端にＰ型不純物拡散領域７２を形成（ＰチャネルＴＦＴのソース・ドレインイオン注入で形成）し、残りの部分の中央部に島状のＮ型不純物拡散領域７４を形成（Ｎ型コンタクトイオン注入で形成）し、Ｎ型不純物拡散領域７４の周囲をＩ型領域７３（ノンドープ領域）としても良い。

さらに、図８に示すように、Ｉ型領域となる部分に複数（この例では２つ）のコンタクトホールを形成してコンタクトイオン注入を行い、Ｉ型領域７３内に複数の島状のＮ型不純物拡散領域７４を形成してもよい。この構成によれば、図７と同じ大きさのコンタクトホールを形成したとすると、図７の構成に比べてＮ型のコンタクト抵抗を低減することができる。

さらに、図９（ａ）に示すように、もともとＰ型不純物拡散領域７２であった領域内に半導体層７１の幅よりも大きな径のコンタクトホール７６（破線で示す）を形成すると、図９（ｂ）に示すように、Ｉ型領域７３を持たず、Ｐ型不純物拡散領域７２とＮ型不純物拡散領域７４が直接接触した、いわゆるＰＮ型ダイオードを形成することもできる。このように、所定の導電型の不純物拡散領域、例えばＰ型不純物拡散領域内に、それとは逆の導電型、例えばＮ型のイオンを注入する際には、イオンのドーズ量を調整することによりＰ型不純物拡散領域をＮ型に反転させることもできるし、電気的に中性な領域にすることもできるし、Ｐ型低濃度不純物拡散領域とすることもできる。

[第２の実施の形態]
以下、本発明の第２の実施の形態を図１０を参照して説明する。
本実施の形態の液晶装置の基本構成は第１の実施の形態と全く同様であり、液晶装置の製造プロセスのうち、静電気保護回路のＴＦＤの各不純物拡散領域の形成順序が異なるのみである。図１０は、第１の実施の形態の図５（ａ）に対応する工程図である。したがって、図１０において図５（ａ）と同一の構成要素には同一の符号を付し、詳細な説明は省略する。

本実施の形態の場合、図１０に示すように、第１の実施の形態と同様、第１層間絶縁膜２５を積層し、その後、ソースコンタクトホール９，３３，４１、第１、第２ドレインコンタクトホール１０，１３、ドレインコンタクトホール３６，４４、ＴＦＤのコンタクトホール７５，７６を形成する。ただし、静電気保護回路のＴＦＤを構成する半導体層７１に、予めＮ型不純物拡散領域７４を形成しておく点が第１の実施の形態と異なる。このＮ型不純物拡散領域７４は、ＮチャネルＴＦＴのソース・ドレイン形成用のイオン注入工程で同時に形成すればよい。

そして、ＮチャネルＴＦＴ２，２９および静電気保護回路７０の半導体層７１のうちのＮ型不純物拡散領域７４を覆うレジストパターン５５を形成し、上記の全てのコンタクトホールのうち、レジストパターン５５に覆われていないコンタクトホール４１，４４，７５を通して半導体層３９，７１にＢ₂Ｈ₆／Ｈ₂イオンを注入する。この時のイオン注入条件は、例えば¹¹Ｂのドーズ量が１×１０¹⁵〜１×１０¹⁶ions/cm²程度である。以上の工程により、静電気保護回路７０の半導体層７１にＰ型不純物拡散領域７２が形成されるのと同時に、その他のＰチャネルＴＦＴのコンタクトホール内にＰ型不純物が注入される。

本実施の形態においても、接合耐圧等の所望の素子特性が得られ、特性バラツキの少ないＴＦＤを形成できる、といった第１の実施の形態と同様の効果を得ることができる。さらに本実施の形態の場合、ＰチャネルＴＦＴのコンタクトホール内にイオンが注入されるため、Ｐ型コンタクト抵抗の低減を図ることもできる。

なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば上記実施の形態で例示した液晶装置の断面構造、構成材料、製造プロセス中の各工程の製造条件等の具体的な記載については適宜変更が可能である。また、本発明によって得られるＴＦＤを静電気保護回路に用いる場合、図１１（ａ）に示すように単独のＴＦＤで構成しても良いし、図１１（ｂ）に示すように直列接続した複数のＴＦＤで構成しても良いし、図１１（ｃ）に示すように並列接続した複数のＴＦＤで構成しても良い。また、このＴＦＤを静電気保護回路以外の他の場所で用いることも勿論可能である。

本発明の第１実施形態の液晶装置の全体構成を示す平面図である。 同、液晶装置の等価回路図である。 同、液晶装置の画素スイッチング用ＴＦＴ、周辺回路用ＴＦＴ、静電気保護回路用のＴＦＤを示す断面図である。 同、液晶装置の製造プロセスを示す工程断面図である。 同、工程断面図の続きである。 同、液晶装置の静電気保護回路用ＴＦＤの平面図である。 静電気保護回路用ＴＦＤの変形例を示す平面図である。 静電気保護回路用ＴＦＤの他の変形例を示す平面図である。 静電気保護回路用ＴＦＤのさらに他の変形例を示す平面図である。 本発明の第２実施形態の液晶装置の製造方法の一工程を示す断面図である。 本発明のＴＦＤを静電気保護回路に用いた場合の等価回路図である。

符号の説明

２…スイッチング素子（ＮチャネルＴＦＴ）、２８…第２層間絶縁膜、２９…周辺回路用ＮチャネルＴＦＴ、３０…周辺回路用ＰチャネルＴＦＴ、７０…静電気保護回路、７２…Ｐ型不純物拡散領域、７３…Ｉ型領域（ノンドープ領域）、７４…Ｎ型不純物拡散領域、７５，７６，９，１０，１３，３３，３６，４１，４４…コンタクトホール、８０…ＴＦＤ。

Claims (9)

1. 第１導電型不純物が導入された第１導電型不純物拡散領域を有する第１導電型薄膜トランジスタと、前記第１導電型不純物とは逆の導電型である第２導電型不純物が導入された第２導電型不純物拡散領域を有する第２導電型薄膜トランジスタと、前記第１導電型不純物拡散領域と前記第２導電型不純物拡散領域とを有する薄膜ダイオードと、が備えられた電気光学装置の製造方法であって、
   基板上に前記第１導電型薄膜トランジスタ、前記第２導電型薄膜トランジスタ、および前記薄膜ダイオードを構成する半導体パターンを形成する工程と、
   前記第１導電型薄膜トランジスタを構成する前記半導体パターンの一部、および前記薄膜ダイオードを構成する前記半導体パターンの一部に第１導電型不純物をイオン注入することにより第１導電型不純物拡散領域を形成する工程と、
   前記第２導電型薄膜トランジスタを構成する前記半導体パターンの一部に第２導電型不純物をイオン注入することにより第２導電型不純物拡散領域を形成する工程と、
   前記半導体パターンを覆う絶縁膜を形成する工程と、
   前記絶縁膜に、前記第１導電型薄膜トランジスタおよび前記第２導電型薄膜トランジスタのコンタクトホールを形成するとともに、前記薄膜ダイオードを構成する前記半導体パターンの一部で開口する開口部を形成する工程と、
   前記絶縁膜の開口を通して第２導電型不純物をイオン注入することにより前記薄膜ダイオードを構成する前記半導体パターンのうちの前記第１導電型不純物拡散領域とは異なる領域に第２導電型不純物拡散領域を形成する工程と、を有することを特徴とする電気光学装置の製造方法。
2. 第１導電型不純物が導入された第１導電型不純物拡散領域を有する第１導電型薄膜トランジスタと、前記第１導電型不純物とは逆の導電型である第２導電型不純物が導入された第２導電型不純物拡散領域を有する第２導電型薄膜トランジスタと、前記第１導電型不純物拡散領域と前記第２導電型不純物拡散領域とを有する薄膜ダイオードと、が備えられた電気光学装置の製造方法であって、
   基板上に前記第１導電型薄膜トランジスタ、前記第２導電型薄膜トランジスタ、および前記薄膜ダイオードを構成する半導体パターンを形成する工程と、
   前記半導体パターン上の領域の一部に開口を有するマスク材を形成する工程と、
   前記マスク材の開口を通して第１導電型不純物をイオン注入することにより前記第１導電型薄膜トランジスタを構成する前記半導体パターンの一部、および前記薄膜ダイオードを構成する前記半導体パターンの一部に第１導電型不純物拡散領域を形成する工程と、
   前記半導体パターン上の領域の一部に開口を有するマスク材を形成する工程と、
   前記マスク材の開口を通して第２導電型不純物をイオン注入することにより前記第２導電型薄膜トランジスタを構成する前記半導体パターンの一部に第２導電型不純物拡散領域を形成する工程と、
   前記半導体パターンを覆う絶縁膜を形成する工程と、
   前記絶縁膜に、前記第１導電型薄膜トランジスタおよび前記第２導電型薄膜トランジスタのコンタクトホールを形成するとともに、前記薄膜ダイオードを構成する前記半導体パターンの一部で開口する開口部を形成する工程と、
   前記絶縁膜の開口を通して第２導電型不純物をイオン注入することにより前記薄膜ダイオードを構成する前記半導体パターンのうちの前記第１導電型不純物拡散領域とは異なる領域に第２導電型不純物拡散領域を形成する工程と、を有することを特徴とする電気光学装置の製造方法。
3. 前記コンタクトホールおよび前記開口部を形成する工程において、前記薄膜ダイオードを構成する前記半導体パターン内の前記第１導電型不純物拡散領域から離れた位置に前記開口部を形成することとし、
   前記第１導電型不純物拡散領域と不純物が導入されていない不純物非拡散領域と前記第２導電型不純物拡散領域とを有する薄膜ダイオードを形成することを特徴とする請求項１または２に記載の電気光学装置。
4. 前記薄膜ダイオードを構成する前記半導体パターンの一部に第２導電型不純物拡散領域を形成する工程において、前記第２導電型薄膜トランジスタのコンタクトホールを通して前記第２導電型薄膜トランジスタを構成する第２導電型不純物拡散領域内にさらに第２導電型不純物をイオン注入することを特徴とする請求項１ないし３のいずれか一項に記載の電気光学装置の製造方法。
5. 前記薄膜ダイオードを構成する前記半導体パターンの一部に第２導電型不純物拡散領域を形成する工程において、前記開口部を通して前記薄膜ダイオードを構成する第１導電型不純物拡散領域内に第２導電型不純物をイオン注入することを特徴とする請求項１ないし４のいずれか一項に記載の電気光学装置の製造方法。
6. 前記コンタクトホールを形成した後、前記第１導電型薄膜トランジスタのコンタクトホールを通して前記第１導電型薄膜トランジスタを構成する第１導電型不純物拡散領域内にさらに第１導電型不純物をイオン注入することを特徴とする請求項１ないし５のいずれか一項に記載の電気光学装置の製造方法。
7. 前記薄膜ダイオードを構成する一つの半導体パターン内に前記開口部を複数形成することを特徴とする請求項１ないし６のいずれか一項に記載の電気光学装置の製造方法。
8. 静電気保護回路内に前記薄膜ダイオードを形成することを特徴とする請求項１ないし７のいずれか一項に記載の電気光学装置の製造方法。
9. 複数の前記薄膜ダイオードを直列接続または並列接続したことを特徴とする請求項８に記載の電気光学装置の製造方法。
   

Images