JPH02308134A - 薄膜ダイオードの製造方法 - Google Patents
薄膜ダイオードの製造方法Info
- Publication number
- JPH02308134A JPH02308134A JP1129377A JP12937789A JPH02308134A JP H02308134 A JPH02308134 A JP H02308134A JP 1129377 A JP1129377 A JP 1129377A JP 12937789 A JP12937789 A JP 12937789A JP H02308134 A JPH02308134 A JP H02308134A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- lower electrode
- semiconductor layer
- thin film
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 26
- 239000010408 film Substances 0.000 claims abstract description 21
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 5
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 5
- 230000001590 oxidative effect Effects 0.000 claims abstract description 4
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 13
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000007864 aqueous solution Substances 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000008151 electrolyte solution Substances 0.000 description 1
- PNDPGZBMCMUPRI-UHFFFAOYSA-N iodine Chemical compound II PNDPGZBMCMUPRI-UHFFFAOYSA-N 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000307 polymer substrate Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は液晶ディスプレイなどの表示装置の駆動に用
いる薄膜ダイオードの製造方法に関する。
いる薄膜ダイオードの製造方法に関する。
[従来の技術]
液晶ディスプレイなどの薄型表示装置は、電卓や時計な
どの小型電子機器用の表示装置として大量に使用され、
現在では表示画面の大型化と高画質化が目標となってい
る。
どの小型電子機器用の表示装置として大量に使用され、
現在では表示画面の大型化と高画質化が目標となってい
る。
大画面で高画質な表−示を実現する方法としては、画面
の各画素にスイッチング素子を設けて液晶を駆動するア
クティブマトリックス方式が有効である。アクティブマ
トリックス方式に用いるスイッチング素子としては、薄
型トランジスタなどの三端子素子やMIM(金属−絶縁
体−金属)素子、バリスタ、薄膜ダイオードなどの二端
子素子等が提案されている。
の各画素にスイッチング素子を設けて液晶を駆動するア
クティブマトリックス方式が有効である。アクティブマ
トリックス方式に用いるスイッチング素子としては、薄
型トランジスタなどの三端子素子やMIM(金属−絶縁
体−金属)素子、バリスタ、薄膜ダイオードなどの二端
子素子等が提案されている。
アクティブマトリックス方式のスイッチング素子に用い
る半導体膜としては、ガラスなどの基板上に大面積かつ
均一に形成できるアモルファスシリコン層が優れている
。ところが、アモルファスシリコン層は光導電性を有す
るため、表示装置に応用した場合、入射してくる光線に
よってアモルファスシリコン層を用いたスイッチング素
子の素子特性が劣化してしまうという問題点がある。
る半導体膜としては、ガラスなどの基板上に大面積かつ
均一に形成できるアモルファスシリコン層が優れている
。ところが、アモルファスシリコン層は光導電性を有す
るため、表示装置に応用した場合、入射してくる光線に
よってアモルファスシリコン層を用いたスイッチング素
子の素子特性が劣化してしまうという問題点がある。
第5図は従来の製造方法によって製造された薄膜ダイオ
ードの断面図である。第5図において、1は透明電極基
板、21は走査電極、22は画素電極、3は下部電極、
4はアモルファスシリコンよりなる半導体層、5は上部
電極、6は絶縁膜、7は配線電極である。この薄膜ダイ
オードは、半導体層4の上部と下部にそれぞれ金属材料
から形成される下部電極3と上部電極5を設けることに
より、アモルファスシリコン層4の上下方向から入射さ
れる光を遮蔽するものである。しかし、第5図に示す従
来の薄膜ダイオードは、使用するフォトマスクの数が多
く製造工程が複雑で長いため、製造コストが上昇してし
まうという問題点があった。
ードの断面図である。第5図において、1は透明電極基
板、21は走査電極、22は画素電極、3は下部電極、
4はアモルファスシリコンよりなる半導体層、5は上部
電極、6は絶縁膜、7は配線電極である。この薄膜ダイ
オードは、半導体層4の上部と下部にそれぞれ金属材料
から形成される下部電極3と上部電極5を設けることに
より、アモルファスシリコン層4の上下方向から入射さ
れる光を遮蔽するものである。しかし、第5図に示す従
来の薄膜ダイオードは、使用するフォトマスクの数が多
く製造工程が複雑で長いため、製造コストが上昇してし
まうという問題点があった。
また、第6図は特開昭61−245135号公報に開示
されている薄膜ダイオードであり、その構造が簡略化さ
れたことを特徴とするものである。ここで、第5図に示
す薄膜ダイオードと同一部分には同一符号を付している
。第6図に示す薄膜ダイオードにおいでは、アモルファ
スシリコンよりなる半導体層4の下部に設けられた下部
電極3によって領1或L に入射される光は遮蔽できる
が、領1ii、L2に入射する光は遮蔽できず、半導体
層4の素子特性を劣化させるという問題点がある。
されている薄膜ダイオードであり、その構造が簡略化さ
れたことを特徴とするものである。ここで、第5図に示
す薄膜ダイオードと同一部分には同一符号を付している
。第6図に示す薄膜ダイオードにおいでは、アモルファ
スシリコンよりなる半導体層4の下部に設けられた下部
電極3によって領1或L に入射される光は遮蔽できる
が、領1ii、L2に入射する光は遮蔽できず、半導体
層4の素子特性を劣化させるという問題点がある。
[発明が解決しようとする課題]
上記したように、第5図に示す従来の薄膜ダイオードは
、製造工程が長く複雑で、製造コストが高くなるという
問題点があった。
、製造工程が長く複雑で、製造コストが高くなるという
問題点があった。
また、第6図に示す従来の薄膜ダイオードにおいては、
透明電極基板1側から1万luxや10万luxのよう
な強い光が入射されると、薄膜ダイオードの素子特性が
劣化してしまう。
透明電極基板1側から1万luxや10万luxのよう
な強い光が入射されると、薄膜ダイオードの素子特性が
劣化してしまう。
第7図は、薄膜ダイオードのI−V特性(電流−電圧特
性)の−例を示す図である。第7図において、’ONは
薄膜ダイオードのオン状態の電流値を示し、I OFF
は薄膜ダイオードのオフ状態の電流値を示す。
性)の−例を示す図である。第7図において、’ONは
薄膜ダイオードのオン状態の電流値を示し、I OFF
は薄膜ダイオードのオフ状態の電流値を示す。
表示装置に薄膜ダイオードを用いる場合、IONをでき
るだけ大きくし、I OFFをできるだけ小さくする必
要があり、良好な表示特性を得るためには、ION/I
OFF比は4桁以上の値にする必要がある。ところが
、第6図に示す従来の薄膜ダイオードにおいては、透明
電極基板の側から光が入射してしまうため、第7図に示
すようにI Offが大きくなり、4桁以上のI。N/
I OFF比がとれなくなってしまう。従って、従来
の製造方法による薄膜ダイオードでは、アモルファスシ
リコンよりなる半導体層への光の遮蔽が完全でないため
、特に強い光が照射されると光電流が発生し、ダイオー
ドの素子特性が劣化し、良好な表示特性が得られないと
いう問題点があった。
るだけ大きくし、I OFFをできるだけ小さくする必
要があり、良好な表示特性を得るためには、ION/I
OFF比は4桁以上の値にする必要がある。ところが
、第6図に示す従来の薄膜ダイオードにおいては、透明
電極基板の側から光が入射してしまうため、第7図に示
すようにI Offが大きくなり、4桁以上のI。N/
I OFF比がとれなくなってしまう。従って、従来
の製造方法による薄膜ダイオードでは、アモルファスシ
リコンよりなる半導体層への光の遮蔽が完全でないため
、特に強い光が照射されると光電流が発生し、ダイオー
ドの素子特性が劣化し、良好な表示特性が得られないと
いう問題点があった。
この発明は上記した従来技術の問題点に鑑みなされたも
ので、製造工程が短く低いコストで製造でき、しかも半
導体層への光を完全に遮蔽することが可能な薄膜ダイオ
ードの製造方法を提供することを目的としている。
ので、製造工程が短く低いコストで製造でき、しかも半
導体層への光を完全に遮蔽することが可能な薄膜ダイオ
ードの製造方法を提供することを目的としている。
[!i1題を解決するための手段]
この発明の薄膜ダイオードの製造方法は透明電極基板上
に形成された画素電極と走査電極の間に、下部電極と半
導体層と配線電極を配置した構造を有した薄膜ダイオー
ドの製造に適用されるものであり、半導体層と下部電極
を同一のフォトマスクを用いてパターニングした後、下
部電極の側面を酸化し、下部電極と配線電極を隔離する
金属酸化膜からなる絶縁膜を形成することを特徴として
いる。
に形成された画素電極と走査電極の間に、下部電極と半
導体層と配線電極を配置した構造を有した薄膜ダイオー
ドの製造に適用されるものであり、半導体層と下部電極
を同一のフォトマスクを用いてパターニングした後、下
部電極の側面を酸化し、下部電極と配線電極を隔離する
金属酸化膜からなる絶縁膜を形成することを特徴として
いる。
[作用]
この発明によれば、下部電極の側面が酸化されるため、
下部電極を半導体層と同一のフォトマスクでパターニン
グしても、下部電極と配線電極が電気的に短絡すること
なく、良好な特性のダイオードを得ることができる。し
かも、半導体層の下部が、下部電極と上記絶縁膜により
完全に覆われるため、光照射下においても良好なダイオ
ード素子特性を維持することが可能になる。
下部電極を半導体層と同一のフォトマスクでパターニン
グしても、下部電極と配線電極が電気的に短絡すること
なく、良好な特性のダイオードを得ることができる。し
かも、半導体層の下部が、下部電極と上記絶縁膜により
完全に覆われるため、光照射下においても良好なダイオ
ード素子特性を維持することが可能になる。
[実施例]
以下、添付の図面に示す実施例を用いて、ざらに詳細に
この発明について説明する。
この発明について説明する。
第1図(a)、 (b)、 (c)、 (d)、 (e
)及び第2図(a)。
)及び第2図(a)。
(b)、 (C)、はこの発明の薄膜ダイオードの製造
方法の第1の実施例を示す断面説明図である。第1図(
a)に示すように、透明電極基板1上に膜厚1000人
の透明電極膜であるITOをスパッタリング法によって
被着し、その後第1のフォトマスクを用いてITOを塩
化第2鉄と塩酸の混合水溶液を用いてウェットエツチン
グし、走査電極21と画素電極22を形成する。
方法の第1の実施例を示す断面説明図である。第1図(
a)に示すように、透明電極基板1上に膜厚1000人
の透明電極膜であるITOをスパッタリング法によって
被着し、その後第1のフォトマスクを用いてITOを塩
化第2鉄と塩酸の混合水溶液を用いてウェットエツチン
グし、走査電極21と画素電極22を形成する。
次に、第1図(b)に示すように、膜厚1oooAのT
aをスパッタリング法で被着し、続いて膜厚5ooo人
のアモルファスシリコンをCVD法で被着し、第2図(
a)、 (b)に示すような第2のフォトマスク9を用
いてCF4と02の混合ガスを用いてアモルファスシリ
コンとTaを続けてプラズマエツチングし、アモルファ
スシリコンよりなる半導体層4と下部電極32を形成す
る。
aをスパッタリング法で被着し、続いて膜厚5ooo人
のアモルファスシリコンをCVD法で被着し、第2図(
a)、 (b)に示すような第2のフォトマスク9を用
いてCF4と02の混合ガスを用いてアモルファスシリ
コンとTaを続けてプラズマエツチングし、アモルファ
スシリコンよりなる半導体層4と下部電極32を形成す
る。
次に第1図(C)及び第2図(a)に示すように、0.
05%クエン酸水溶液中で、電圧300Vの条件下で陽
極酸化法により、Taからなる下部電極32の側面に4
000AのTa205からなる絶縁膜8を形成する。
05%クエン酸水溶液中で、電圧300Vの条件下で陽
極酸化法により、Taからなる下部電極32の側面に4
000AのTa205からなる絶縁膜8を形成する。
次に、第1図(d)及び第2図(b)に示すように、膜
厚eoooAのMOをスパッタリング法で被着し、その
後第3のフォトマスクを用いてリン酸と硝酸の混合水溶
液でMOをウェットエツチングし、配線電極71.72
を形成する。
厚eoooAのMOをスパッタリング法で被着し、その
後第3のフォトマスクを用いてリン酸と硝酸の混合水溶
液でMOをウェットエツチングし、配線電極71.72
を形成する。
次に、第1図(e)及び第2図(C)に示すように、配
線電極71.72をマスクにしてアモルファスシリコン
よりなる半導体層4と下部電極32を再びCF4と02
の混合ガス中でプラズマエツチングする。こうして薄膜
ダイオードが形成される。
線電極71.72をマスクにしてアモルファスシリコン
よりなる半導体層4と下部電極32を再びCF4と02
の混合ガス中でプラズマエツチングする。こうして薄膜
ダイオードが形成される。
以上の説明から明らかなように、上記した第1の実施例
によれば、下部電極32と配線電極71.72の間に絶
縁膜8が設けられるため、互いに電気的に短絡すること
がない。ざらに、半導体層4の下部は下部電極32によ
って完全に覆われるため、ア半導体層4に入射される光
は完全に遮蔽される。
によれば、下部電極32と配線電極71.72の間に絶
縁膜8が設けられるため、互いに電気的に短絡すること
がない。ざらに、半導体層4の下部は下部電極32によ
って完全に覆われるため、ア半導体層4に入射される光
は完全に遮蔽される。
第3図は上記した実施例の製造方法によって製造した薄
膜ダイオードに1万luxの光を照射した状態における
I−V特性を示す図である。図示するように、光照射下
においてもI OFFは十分に小さく、ION/I O
FF比を4桁以上の値にすることができる。
膜ダイオードに1万luxの光を照射した状態における
I−V特性を示す図である。図示するように、光照射下
においてもI OFFは十分に小さく、ION/I O
FF比を4桁以上の値にすることができる。
上記した第1の実施例における、透明電極基板1として
は上記ガラス基板のほかに高分子基板などが用いられる
。また、透明導電膜としては、ITOのほかに5n02
ヤ金属薄膜等が用いられる。
は上記ガラス基板のほかに高分子基板などが用いられる
。また、透明導電膜としては、ITOのほかに5n02
ヤ金属薄膜等が用いられる。
また、下部電極32としては上記TaのほかにCr。
A1等が用いられ、良好な遮光性を有するためには50
0 Å以上の膜厚にすることが望ましい。また、配線電
極としては、上記MOのほかにAI、Cr。
0 Å以上の膜厚にすることが望ましい。また、配線電
極としては、上記MOのほかにAI、Cr。
Ta、Ti等が用いられる。
さらに、下部電極32の側面を酸化する方法としては、
上記のような陽極酸化による方法が望ましく、形成した
金属酸化物が良好な絶縁性を有するには、膜厚がtoo
oA以上であることが望ましい。
上記のような陽極酸化による方法が望ましく、形成した
金属酸化物が良好な絶縁性を有するには、膜厚がtoo
oA以上であることが望ましい。
また、絶縁膜8の膜厚はクエン酸水溶液などの電解液の
濃度や印加電圧や印加時間によって制御することができ
る。
濃度や印加電圧や印加時間によって制御することができ
る。
第4図は、この発明の方法によって製造される薄膜ダイ
オードの他の実施例を示す断面説明図であり、第1図及
び第2図に示す第1の実施例と同一部分には同一符号を
付してその説明を省略する。
オードの他の実施例を示す断面説明図であり、第1図及
び第2図に示す第1の実施例と同一部分には同一符号を
付してその説明を省略する。
第4図に示すように、アモルファスシリコンよりなる半
導体層4の下部には、絶縁膜83.84が形成され、下
部電極33と配線電極71は電気的に絶縁されている。
導体層4の下部には、絶縁膜83.84が形成され、下
部電極33と配線電極71は電気的に絶縁されている。
そして、半導体層4の下部から照射される光は、絶縁膜
83.84と下部電極33によって遮蔽される。
83.84と下部電極33によって遮蔽される。
なお、以上に記載した実施例においては、半導体層にア
モルファスシリコンを用いた例を挙げたが、この発明は
これに限定されるものではなく、ポリシリコンのような
他の半導体材料を用いることもできる。
モルファスシリコンを用いた例を挙げたが、この発明は
これに限定されるものではなく、ポリシリコンのような
他の半導体材料を用いることもできる。
[発明の効果]
この発明によれば、以下の効果を奏することができる。
(イ)製造に使用するフォトマスク数が少なくて済み、
製造工程が簡略化されるため、製造コストを低減するこ
とができ、素子の大面積化をはかることができる。
製造工程が簡略化されるため、製造コストを低減するこ
とができ、素子の大面積化をはかることができる。
(ロ)半導体層への光の入射は、下部電極と配線電極に
より完全に遮蔽されるため、強い光が照射されても薄膜
ダイオードの素子特性が変化することがなく、良好なダ
イオード特性を維持することができる。
より完全に遮蔽されるため、強い光が照射されても薄膜
ダイオードの素子特性が変化することがなく、良好なダ
イオード特性を維持することができる。
(ハ)この発明による薄膜ダイオードを表示装置
(。)の駆動に用いることにより、画質を大幅に向上
させることができる。
(。)の駆動に用いることにより、画質を大幅に向上
させることができる。
第1図(a)、 (b)、 (C)、 (d)、 (e
)はこの発明の薄膜 (b)ダイオードの製造方
法の一実施例を示す断面説明図、第2図(a)、 (b
)、 (C)は第1図に示す製造方法イオードの電流−
電圧特性の一例を示す図、第4図はこの発明の製造方法
によって製造された薄膜ダイオードの他の実施例を示す
断面説明図、第5(d)図及び第6図は従来の薄膜ダイ
オードの製造方法を示す説明図、第7図は従来の薄膜ダ
イオードの71、72・・・配線電極、8.83.84
・・・絶縁膜、第1図 第 2 図 (−!−の1) Voff VON 電圧(V) 第6図 第5図
)はこの発明の薄膜 (b)ダイオードの製造方
法の一実施例を示す断面説明図、第2図(a)、 (b
)、 (C)は第1図に示す製造方法イオードの電流−
電圧特性の一例を示す図、第4図はこの発明の製造方法
によって製造された薄膜ダイオードの他の実施例を示す
断面説明図、第5(d)図及び第6図は従来の薄膜ダイ
オードの製造方法を示す説明図、第7図は従来の薄膜ダ
イオードの71、72・・・配線電極、8.83.84
・・・絶縁膜、第1図 第 2 図 (−!−の1) Voff VON 電圧(V) 第6図 第5図
Claims (1)
- (1)透明電極基板上に形成された画素電極と走査電極
の間に、下部電極と半導体層と配線電極を配置した構造
を有した薄膜ダイオードの製造方法において、半導体層
と下部電極を同一のフォトマスクを用いてパターニング
した後、下部電極の側面を酸化し、下部電極と配線電極
を隔離する金属酸化膜からなる絶縁膜を形成することを
特徴とする薄膜ダイオードの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1129377A JPH02308134A (ja) | 1989-05-23 | 1989-05-23 | 薄膜ダイオードの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1129377A JPH02308134A (ja) | 1989-05-23 | 1989-05-23 | 薄膜ダイオードの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02308134A true JPH02308134A (ja) | 1990-12-21 |
Family
ID=15008077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1129377A Pending JPH02308134A (ja) | 1989-05-23 | 1989-05-23 | 薄膜ダイオードの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02308134A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002303879A (ja) * | 2001-04-03 | 2002-10-18 | Nec Corp | アクティブマトリクス基板及びその製造方法 |
-
1989
- 1989-05-23 JP JP1129377A patent/JPH02308134A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002303879A (ja) * | 2001-04-03 | 2002-10-18 | Nec Corp | アクティブマトリクス基板及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0166948B1 (en) | Displays and subassemblies having improved pixel electrodes | |
US5610738A (en) | Method for making LCD device in which gate insulator of TFT is formed after the pixel electrode but before the video signal line | |
US4933296A (en) | N+ amorphous silicon thin film transistors for matrix addressed liquid crystal displays | |
JP3148129B2 (ja) | アクティブマトリクス基板とその製法および液晶表示装置 | |
US7894009B2 (en) | Liquid crystal display device and a manufacturing method of the same | |
JP3267011B2 (ja) | 液晶表示装置 | |
US4778258A (en) | Protective tab structure for use in the fabrication of matrix addressed thin film transistor liquid crystal displays | |
JP2010108000A (ja) | 液晶表示装置及びその製造方法 | |
US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
US4732873A (en) | Method of fabrication of non-linear control elements for a flat electrooptical display screen | |
JP3099274B2 (ja) | ハーフトーンのグレースケールを有する広視角型アクテイブマトリツクス液晶表示装置およびそれを製作する方法 | |
US4810637A (en) | Non-linear control element for a flat electrooptical display screen and a method of fabrication of said control element | |
JPH02830A (ja) | 薄膜トランジスタおよびそれを用いた液晶デイスプレイ装置 | |
US5148248A (en) | Dual dielectric field effect transistors for protected gate structures for improved yield and performance in thin film transistor matrix addressed liquid crystal displays | |
JPH04313729A (ja) | 液晶表示装置 | |
JPH02308134A (ja) | 薄膜ダイオードの製造方法 | |
JPH0990406A (ja) | 液晶表示装置 | |
JPH03212621A (ja) | 液晶表示装置 | |
JPH0281028A (ja) | 液晶表示装置 | |
JP3719844B2 (ja) | 液晶表示素子 | |
JP3508964B2 (ja) | 液晶表示装置とその製造方法 | |
JPS6173373A (ja) | 薄膜トランジスタ | |
JPH0254577A (ja) | 薄膜トランジスタの製造方法 | |
JPH0682831A (ja) | アクティブマトリックス液晶表示装置およびその製造方法 | |
CN114497080A (zh) | 阵列基板及其制造方法、电子纸显示装置 |