JP2957901B2 - アクティブマトリックスアレイ基板とその製造方法 - Google Patents
アクティブマトリックスアレイ基板とその製造方法Info
- Publication number
- JP2957901B2 JP2957901B2 JP24784094A JP24784094A JP2957901B2 JP 2957901 B2 JP2957901 B2 JP 2957901B2 JP 24784094 A JP24784094 A JP 24784094A JP 24784094 A JP24784094 A JP 24784094A JP 2957901 B2 JP2957901 B2 JP 2957901B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- lines
- array substrate
- active matrix
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、画像表示のためのディ
スプレイなどとして用いることのできる液晶表示素子の
アクティブマトリックスアレイ基板とその製造方法に関
するものである。
スプレイなどとして用いることのできる液晶表示素子の
アクティブマトリックスアレイ基板とその製造方法に関
するものである。
【０００２】
【従来の技術】現在、液晶を用いた表示素子は、ビデオ
カメラのビューファインダーやポケットＴＶさらには高
精細投写型ＴＶ、パソコン、ワープロなどの情報表示端
末など、種々の分野で応用されてきており、開発、商品
化が活発に行われている。その中で代表的なものとして
アクティブマトリックス型の液晶表示素子があり、カラ
ー化、高画質化を実現することができることから、非常
に注目されている。これは、マトリックス上に配置され
た画素電極にそれぞれスイッチング素子を設けたもので
あり、それらのスイッチング素子を介して各画素電極に
液晶の光学特性を制御する電気信号を独立に供給するこ
とができるようにされている。尚、スイッチング素子と
しては、薄膜トランジスタ（ＴＦＴ）を用いたものが主
流である。
カメラのビューファインダーやポケットＴＶさらには高
精細投写型ＴＶ、パソコン、ワープロなどの情報表示端
末など、種々の分野で応用されてきており、開発、商品
化が活発に行われている。その中で代表的なものとして
アクティブマトリックス型の液晶表示素子があり、カラ
ー化、高画質化を実現することができることから、非常
に注目されている。これは、マトリックス上に配置され
た画素電極にそれぞれスイッチング素子を設けたもので
あり、それらのスイッチング素子を介して各画素電極に
液晶の光学特性を制御する電気信号を独立に供給するこ
とができるようにされている。尚、スイッチング素子と
しては、薄膜トランジスタ（ＴＦＴ）を用いたものが主
流である。
【０００３】このアクティブマトリックス型の方式は、
大容量の表示を行っても高いコントラストを保つことが
できるという大きな特徴を有しており、特に近年、市場
要望の極めて高いラップトップパソコンやノートパソコ
ン、さらには、エンジニアリングワークステーション用
の大型・大容量フルカラーディスプレイの本命として開
発、商品化が盛んに行われている。
大容量の表示を行っても高いコントラストを保つことが
できるという大きな特徴を有しており、特に近年、市場
要望の極めて高いラップトップパソコンやノートパソコ
ン、さらには、エンジニアリングワークステーション用
の大型・大容量フルカラーディスプレイの本命として開
発、商品化が盛んに行われている。
【０００４】図１１に、アクティブマトリックスアレイ
基板を用いて作製した液晶表示素子の一般的な例とし
て、従来の薄膜トランジスタ基板を用いた液晶表示素子
の構成図を示す。図１１において、１６は光源を示して
いる。薄膜トランジスタアレイ基板（ＴＦＴアレイ基
板）１７の上には、複数の走査線（ゲート線）１８と複
数の信号線（ソース線）１９の各交差点に対応して画素
電極２０と薄膜トランジスタ（ＴＦＴ）２１とが形成さ
れている。また、２２は液晶層を示している。２３は、
透明電極膜２４及びマトリックス状の遮光層（ブラック
マトリックス）２５が形成された対向ガラス基板を示し
ている。２６は、ＴＦＴアレイ基板１７及び対向ガラス
基板２３の外側に配置された偏光板である。この液晶表
示素子の大容量化に伴う信号の高速化による信号の歪み
や、大画面化による配線終端部での信号の歪みが生じる
が、それを解決するには低抵抗の配線材料を用いる必要
があり、主にアルミニウムやアルミニウムを主成分とす
る金属が配線材料として使用されている。
基板を用いて作製した液晶表示素子の一般的な例とし
て、従来の薄膜トランジスタ基板を用いた液晶表示素子
の構成図を示す。図１１において、１６は光源を示して
いる。薄膜トランジスタアレイ基板（ＴＦＴアレイ基
板）１７の上には、複数の走査線（ゲート線）１８と複
数の信号線（ソース線）１９の各交差点に対応して画素
電極２０と薄膜トランジスタ（ＴＦＴ）２１とが形成さ
れている。また、２２は液晶層を示している。２３は、
透明電極膜２４及びマトリックス状の遮光層（ブラック
マトリックス）２５が形成された対向ガラス基板を示し
ている。２６は、ＴＦＴアレイ基板１７及び対向ガラス
基板２３の外側に配置された偏光板である。この液晶表
示素子の大容量化に伴う信号の高速化による信号の歪み
や、大画面化による配線終端部での信号の歪みが生じる
が、それを解決するには低抵抗の配線材料を用いる必要
があり、主にアルミニウムやアルミニウムを主成分とす
る金属が配線材料として使用されている。
【０００５】ＴＦＴアレイ基板１７を用いた液晶表示素
子の組立工程において、液晶層２２の液晶分子を所定の
方向に配向させるために、完成したＴＦＴアレイ基板１
７及び対向ガラス基板２３の上に配向膜を塗布し、その
表面を所定の方向に布で擦ってラビング処理を施す。し
かし、このラビング処理の摩擦によって静電気が発生
し、薄膜トランジスタ（ＴＦＴ）２１が破壊されてしま
う。この静電破壊を防止するために、図１２に示すよう
に、走査線（ゲート線）１８と信号線（ソース線）１９
とを各々一括して接続することにより、静電気を分散さ
せる方式を採っている。また、走査線（ゲート線）１８
と信号線（ソース線）１９との短絡検査を一括して行う
ためにも、図１２のように各配線を接続することが必要
である。図１２中、２７は、液晶表示素子を組み立てた
後、短絡されたゲート線１８及びソース線１９を分離す
るために、基板周辺を切り落とす基板割断線を示してい
る。
子の組立工程において、液晶層２２の液晶分子を所定の
方向に配向させるために、完成したＴＦＴアレイ基板１
７及び対向ガラス基板２３の上に配向膜を塗布し、その
表面を所定の方向に布で擦ってラビング処理を施す。し
かし、このラビング処理の摩擦によって静電気が発生
し、薄膜トランジスタ（ＴＦＴ）２１が破壊されてしま
う。この静電破壊を防止するために、図１２に示すよう
に、走査線（ゲート線）１８と信号線（ソース線）１９
とを各々一括して接続することにより、静電気を分散さ
せる方式を採っている。また、走査線（ゲート線）１８
と信号線（ソース線）１９との短絡検査を一括して行う
ためにも、図１２のように各配線を接続することが必要
である。図１２中、２７は、液晶表示素子を組み立てた
後、短絡されたゲート線１８及びソース線１９を分離す
るために、基板周辺を切り落とす基板割断線を示してい
る。
【０００６】加えて、上記した薄膜トランジスタの一部
材であるゲート絶縁膜の形成方法として、陽極酸化の手
法が採られている。これは、プラスの電圧を印加したゲ
ート金属であるアルミニウムとマイナスの電圧を印加し
た安定金属電極を、電解質溶液に漬けると、プラス側の
アルミニウムが酸化され、これが絶縁膜（酸化アルミニ
ウムＡｌＯx ）になるプロセスであり、室温程度の低温
で酸化が可能で、欠陥の少ない緻密な絶縁膜を得ること
ができ、しかも膜厚の制御性に優れるなど、多くの利点
を有している。ゲート線を一括して陽極酸化しなければ
ならないが、そのためにはガラス基板上に設けた電流供
給配線に全てのゲート線を短絡する必要がある。そのゲ
ートパターンの様子を図１３に示す。アレイ基板１７の
上に、化成電流供給ライン２８とゲート線１８がフォト
リソグラフィ技術によって形成されている。
材であるゲート絶縁膜の形成方法として、陽極酸化の手
法が採られている。これは、プラスの電圧を印加したゲ
ート金属であるアルミニウムとマイナスの電圧を印加し
た安定金属電極を、電解質溶液に漬けると、プラス側の
アルミニウムが酸化され、これが絶縁膜（酸化アルミニ
ウムＡｌＯx ）になるプロセスであり、室温程度の低温
で酸化が可能で、欠陥の少ない緻密な絶縁膜を得ること
ができ、しかも膜厚の制御性に優れるなど、多くの利点
を有している。ゲート線を一括して陽極酸化しなければ
ならないが、そのためにはガラス基板上に設けた電流供
給配線に全てのゲート線を短絡する必要がある。そのゲ
ートパターンの様子を図１３に示す。アレイ基板１７の
上に、化成電流供給ライン２８とゲート線１８がフォト
リソグラフィ技術によって形成されている。
【０００７】
【発明が解決しようとする課題】しかし、従来の構成で
は、陽極酸化工程やＴＦＴの静電破壊防止上の理由か
ら、基板割断後に、ゲート線を形成するアルミニウム又
はソース線を形成するアルミニウムが基板端面において
露出する構造となっている。このため、液晶表示素子完
成後の時間経過と共に空気中の水分の影響で、基板の端
面において露出したアルミニウムからなるゲート配線の
腐食が起こり、その範囲が徐々に広がって、最終的には
液晶が充填されている画像表示部にまで及ぶ。その結
果、液晶層に不純物が混入したり、液晶が外部に流出す
るなど、致命的な問題が生じている。
は、陽極酸化工程やＴＦＴの静電破壊防止上の理由か
ら、基板割断後に、ゲート線を形成するアルミニウム又
はソース線を形成するアルミニウムが基板端面において
露出する構造となっている。このため、液晶表示素子完
成後の時間経過と共に空気中の水分の影響で、基板の端
面において露出したアルミニウムからなるゲート配線の
腐食が起こり、その範囲が徐々に広がって、最終的には
液晶が充填されている画像表示部にまで及ぶ。その結
果、液晶層に不純物が混入したり、液晶が外部に流出す
るなど、致命的な問題が生じている。
【０００８】本発明は、従来技術における前記課題を解
決するため、簡便なプロセスによって画像信頼性の高い
液晶表示素子を実現することができるアクティブマトリ
ックスアレイ基板とその製造方法を提供することを目的
とする。
決するため、簡便なプロセスによって画像信頼性の高い
液晶表示素子を実現することができるアクティブマトリ
ックスアレイ基板とその製造方法を提供することを目的
とする。
【０００９】
【００１０】
【００１１】本発明に係るアクティブマトリックスアレ
イ基板の構成は、絶縁基板の一平面上に、複数の走査線
（ゲート線）及び複数の信号線（ソース線）が形成され
ると共に、前記走査線（ゲート線）と前記信号線（ソー
ス線）の各交差点にスイッチング素子を介して画素電極
が配置され、前記走査線（ゲート線）がアルミニウム
（Ａｌ）又はアルミニウムを主成分とする金属で形成さ
れると共に、前記走査線（ゲート線）の表面上に陽極酸
化膜を有し、かつ、全体が絶縁体層で覆われたアクティ
ブマトリックスアレイ基板であって、前記走査線（ゲー
ト線）に前記信号線（ソース線）と同時に形成されるパ
ターンを介して非腐食性金属パターンが接続されて外部
に取り出され、かつ、前記信号線（ソース線）と同時に
形成されるパターンと前記非腐食性金属パターンとの接
続点が前記絶縁体層の内部に存することを特徴とする。
イ基板の構成は、絶縁基板の一平面上に、複数の走査線
（ゲート線）及び複数の信号線（ソース線）が形成され
ると共に、前記走査線（ゲート線）と前記信号線（ソー
ス線）の各交差点にスイッチング素子を介して画素電極
が配置され、前記走査線（ゲート線）がアルミニウム
（Ａｌ）又はアルミニウムを主成分とする金属で形成さ
れると共に、前記走査線（ゲート線）の表面上に陽極酸
化膜を有し、かつ、全体が絶縁体層で覆われたアクティ
ブマトリックスアレイ基板であって、前記走査線（ゲー
ト線）に前記信号線（ソース線）と同時に形成されるパ
ターンを介して非腐食性金属パターンが接続されて外部
に取り出され、かつ、前記信号線（ソース線）と同時に
形成されるパターンと前記非腐食性金属パターンとの接
続点が前記絶縁体層の内部に存することを特徴とする。
【００１２】また、前記本発明の構成においては、非腐
食性金属パターンが画素電極の材料であるＩＴＯ（Ｉｎ
Ｏx−ＳｎＯx ）であることが好ましい。また、本発明
に係るアクティブマトリックスアレイ基板の製造方法
は、絶縁基板の一平面上に、複数の走査線（ゲート線）
及び複数の信号線（ソース線）が形成されると共に、前
記走査線（ゲート線）と前記信号線（ソース線）の各交
差点にスイッチング素子を介して画素電極が配置され、
前記走査線（ゲート線）がアルミニウム（Ａｌ）又はア
ルミニウムを主成分とする金属で形成され、かつ表面上
に陽極酸化膜を有してなるアクティブマトリックスアレ
イ基板の製造方法であって、絶縁基板の一平面上に走査
線（ゲート線）を短絡状態で形成した後、陽極酸化工程
前にアクティブマトリックスアレイ基板の割断予定線の
内側近傍から割断予定線を交差するように前記走査線
（ゲート線）上の一部にレジストを塗布し、信号線（ソ
ース線）形成工程のエッチングによって前記走査線（ゲ
ート線）の一部を除去した後、前記走査線（ゲート線）
を、前記アクティブマトリックスアレイ基板の割断予定
線の内側近傍から割断予定線を交差する非腐食性金属パ
ターンによって置換することを特徴とする。
食性金属パターンが画素電極の材料であるＩＴＯ（Ｉｎ
Ｏx−ＳｎＯx ）であることが好ましい。また、本発明
に係るアクティブマトリックスアレイ基板の製造方法
は、絶縁基板の一平面上に、複数の走査線（ゲート線）
及び複数の信号線（ソース線）が形成されると共に、前
記走査線（ゲート線）と前記信号線（ソース線）の各交
差点にスイッチング素子を介して画素電極が配置され、
前記走査線（ゲート線）がアルミニウム（Ａｌ）又はア
ルミニウムを主成分とする金属で形成され、かつ表面上
に陽極酸化膜を有してなるアクティブマトリックスアレ
イ基板の製造方法であって、絶縁基板の一平面上に走査
線（ゲート線）を短絡状態で形成した後、陽極酸化工程
前にアクティブマトリックスアレイ基板の割断予定線の
内側近傍から割断予定線を交差するように前記走査線
（ゲート線）上の一部にレジストを塗布し、信号線（ソ
ース線）形成工程のエッチングによって前記走査線（ゲ
ート線）の一部を除去した後、前記走査線（ゲート線）
を、前記アクティブマトリックスアレイ基板の割断予定
線の内側近傍から割断予定線を交差する非腐食性金属パ
ターンによって置換することを特徴とする。
【００１３】また、前記本発明方法の構成においては、
画素電極を形成する工程によって非腐食性金属パターン
を形成するのが好ましい。また、前記本発明方法の構成
においては、信号線（ソース線）を形成する工程によっ
て非腐食性金属パターンを形成するのが好ましい。
画素電極を形成する工程によって非腐食性金属パターン
を形成するのが好ましい。また、前記本発明方法の構成
においては、信号線（ソース線）を形成する工程によっ
て非腐食性金属パターンを形成するのが好ましい。
【００１４】
【００１５】
【００１６】前記本発明の構成によれば、アルミニウム
（Ａｌ）又はアルミニウムを主成分とする金属で形成さ
れた走査線（ゲート線）に信号線（ソース線）と同時に
形成されるパターンを介して非腐食性金属パターンが接
続されて外部に取り出され、かつ、前記信号線（ソース
線）と同時に形成されるパターンと前記非腐食性金属パ
ターンとの接続点が絶縁体層の内部に存するようにされ
ていることにより、信号線（ソース線）にもアルミニウ
ム（Ａｌ）又はアルミニウムを主成分とする金属を用い
ることができるので、さらに大容量・大画面のアクティ
ブマトリックスアレイ基板に適用することが可能とな
る。
（Ａｌ）又はアルミニウムを主成分とする金属で形成さ
れた走査線（ゲート線）に信号線（ソース線）と同時に
形成されるパターンを介して非腐食性金属パターンが接
続されて外部に取り出され、かつ、前記信号線（ソース
線）と同時に形成されるパターンと前記非腐食性金属パ
ターンとの接続点が絶縁体層の内部に存するようにされ
ていることにより、信号線（ソース線）にもアルミニウ
ム（Ａｌ）又はアルミニウムを主成分とする金属を用い
ることができるので、さらに大容量・大画面のアクティ
ブマトリックスアレイ基板に適用することが可能とな
る。
【００１７】また、前記本発明の第２の構成において、
非腐食性金属パターンが画素電極の材料であるＩＴＯ
（ＩｎＯx −ＳｎＯx ）であるという好ましい構成によ
れば、スパッタリング法によって画素電極と非腐食性金
属パターンを同時にパターン形成することができるの
で、アクティブマトリックスアレイ基板の製造工程数を
削減することができる。
非腐食性金属パターンが画素電極の材料であるＩＴＯ
（ＩｎＯx −ＳｎＯx ）であるという好ましい構成によ
れば、スパッタリング法によって画素電極と非腐食性金
属パターンを同時にパターン形成することができるの
で、アクティブマトリックスアレイ基板の製造工程数を
削減することができる。
【００１８】また、前記本発明方法の構成によれば、絶
縁基板の主平面上に走査線（ゲート線）を短絡状態で形
成した後、陽極酸化工程前にアクティブマトリックスア
レイ基板の割断予定線の内側近傍から割断予定線を交差
するように前記走査線（ゲート線）上の一部にレジスト
を塗布し、信号線（ソース線）形成工程のエッチングに
よって前記走査線（ゲート線）の一部を除去した後、前
記走査線（ゲート線）を、前記アクティブマトリックス
アレイ基板の割断予定線の内側近傍から割断予定線を交
差する非腐食性金属パターンによって置換するようにし
たことにより、基板割断予定線でカットしても、走査線
（ゲート線）を形成するアルミニウム又はアルミニウム
を主成分とする金属が外部に露出することのないため、
長時間経過しても基板端面で配線腐食が発生することが
ないアクティブマトリックスアレイ基板を効率良く合理
的に作製することができる。
縁基板の主平面上に走査線（ゲート線）を短絡状態で形
成した後、陽極酸化工程前にアクティブマトリックスア
レイ基板の割断予定線の内側近傍から割断予定線を交差
するように前記走査線（ゲート線）上の一部にレジスト
を塗布し、信号線（ソース線）形成工程のエッチングに
よって前記走査線（ゲート線）の一部を除去した後、前
記走査線（ゲート線）を、前記アクティブマトリックス
アレイ基板の割断予定線の内側近傍から割断予定線を交
差する非腐食性金属パターンによって置換するようにし
たことにより、基板割断予定線でカットしても、走査線
（ゲート線）を形成するアルミニウム又はアルミニウム
を主成分とする金属が外部に露出することのないため、
長時間経過しても基板端面で配線腐食が発生することが
ないアクティブマトリックスアレイ基板を効率良く合理
的に作製することができる。
【００１９】また、前記本発明方法の構成において、画
素電極を形成する工程によって非腐食性金属パターンを
形成するという好ましい構成によれば、アクティブマト
リックスアレイ基板の製造工程数を削減することができ
る。
素電極を形成する工程によって非腐食性金属パターンを
形成するという好ましい構成によれば、アクティブマト
リックスアレイ基板の製造工程数を削減することができ
る。
【００２０】また、前記本発明方法の構成において、信
号線（ソース線）を形成する工程によって非腐食性金属
パターンを形成するという好ましい構成によれば、アク
ティブマトリックスアレイ基板の製造工程数を削減する
ことができる。
号線（ソース線）を形成する工程によって非腐食性金属
パターンを形成するという好ましい構成によれば、アク
ティブマトリックスアレイ基板の製造工程数を削減する
ことができる。
【００２１】
【実施例】以下、実施例を用いて本発明をさらに具体的
に説明する。 ＜第１の実施例＞ 図１〜図５は本発明の第１の実施例の薄膜トランジスタ
アレイ基板の作製工程図である。また、図１〜図５の各
（ｂ）は図１〜図５の各（ａ）の一点鎖線での断面図で
ある。
に説明する。 ＜第１の実施例＞ 図１〜図５は本発明の第１の実施例の薄膜トランジスタ
アレイ基板の作製工程図である。また、図１〜図５の各
（ｂ）は図１〜図５の各（ａ）の一点鎖線での断面図で
ある。
【００２２】まず、図１に示すように、アレイ基板１の
上に、スパッタリング法によってＩＴＯ（ＩｎＯx −Ｓ
ｎＯx ）を堆積させて、画素電極４をパターン形成した
後、アルミニウムを用いてゲート線２を短絡状態で形成
した。次いで、図２に示すように、フォトレジスト１３
を非陽極酸化膜領域、すなわちゲート線２と非腐食性金
属パターン３（図４参照）との接続部分及び基板割断予
定線１１の近傍のゲート線２の除去部分に塗布した。そ
して、この状態で、酒石酸アンモニウム水溶液とエチレ
ングリコールの混合液中で短絡したゲート線２に電圧を
印加し、ゲート線２の上に陽極酸化膜１２を形成した。
この場合、ゲート線２の上のフォトレジスト１３を塗布
した部分は化成液に接触しないため、この部分には陽極
酸化膜１２が形成されない。次いで、図３に示すよう
に、フォトレジスト１３を除去した後、各々窒化シリコ
ン（ＳｉＮx ）、アモルファスシリコン（α−Ｓｉ）、
窒化シリコン（ＳｉＮx ）をプラズマＣＶＤ法によって
順次堆積させることにより、第１絶縁体層５、半導体層
６、第２絶縁体層７を順に積層した。尚、この場合、第
２絶縁体層７のみをパターン化した。その後、第１絶縁
体層５、半導体層６をドライエッチングすることによっ
て開口部１４を設け、ゲート線２を形成するアルミニウ
ムを露出させた。次いで、図４に示すように、スパッタ
リング法によって非腐食性金属であるチタン（Ｔｉ）を
堆積させることにより、ソース電極８、ドレイン電極９
及び非腐食性金属パターン３を同時にパターン形成し
た。このようにソース電極８を形成する工程によって非
腐食性金属パターン３を形成するようにしたので、液晶
表示素子の製造工程数を削減することができる。尚、こ
の時のエッチングによって基板割断予定線１１の近傍に
あるアルミニウムが除去される。最後に、図５に示すよ
うに、第３絶縁体層１０を成膜し、パターン化した。そ
の結果、図５のようにゲート線２の端面が第３絶縁体層
１０によって覆われ、基板割断予定線１１でカットして
も、ゲート線２のアルミニウムが外部に露出しない構成
となった。
上に、スパッタリング法によってＩＴＯ（ＩｎＯx −Ｓ
ｎＯx ）を堆積させて、画素電極４をパターン形成した
後、アルミニウムを用いてゲート線２を短絡状態で形成
した。次いで、図２に示すように、フォトレジスト１３
を非陽極酸化膜領域、すなわちゲート線２と非腐食性金
属パターン３（図４参照）との接続部分及び基板割断予
定線１１の近傍のゲート線２の除去部分に塗布した。そ
して、この状態で、酒石酸アンモニウム水溶液とエチレ
ングリコールの混合液中で短絡したゲート線２に電圧を
印加し、ゲート線２の上に陽極酸化膜１２を形成した。
この場合、ゲート線２の上のフォトレジスト１３を塗布
した部分は化成液に接触しないため、この部分には陽極
酸化膜１２が形成されない。次いで、図３に示すよう
に、フォトレジスト１３を除去した後、各々窒化シリコ
ン（ＳｉＮx ）、アモルファスシリコン（α−Ｓｉ）、
窒化シリコン（ＳｉＮx ）をプラズマＣＶＤ法によって
順次堆積させることにより、第１絶縁体層５、半導体層
６、第２絶縁体層７を順に積層した。尚、この場合、第
２絶縁体層７のみをパターン化した。その後、第１絶縁
体層５、半導体層６をドライエッチングすることによっ
て開口部１４を設け、ゲート線２を形成するアルミニウ
ムを露出させた。次いで、図４に示すように、スパッタ
リング法によって非腐食性金属であるチタン（Ｔｉ）を
堆積させることにより、ソース電極８、ドレイン電極９
及び非腐食性金属パターン３を同時にパターン形成し
た。このようにソース電極８を形成する工程によって非
腐食性金属パターン３を形成するようにしたので、液晶
表示素子の製造工程数を削減することができる。尚、こ
の時のエッチングによって基板割断予定線１１の近傍に
あるアルミニウムが除去される。最後に、図５に示すよ
うに、第３絶縁体層１０を成膜し、パターン化した。そ
の結果、図５のようにゲート線２の端面が第３絶縁体層
１０によって覆われ、基板割断予定線１１でカットして
も、ゲート線２のアルミニウムが外部に露出しない構成
となった。
【００２３】以上のような構成を有する薄膜トランジス
タアレイ基板と対向ガラス基板とを組み合わせ、ガラス
基板の割断後に液晶注入を行い液晶表示素子を作製し
た。そして、この液晶表示素子の高温動作試験を行い、
従来の薄膜トランジスタアレイ基板で作製した液晶表示
素子と比較評価した。その結果、基板端面にアルミニウ
ムが露出している従来の液晶表示素子の場合には、１０
０時間が経過した時点ですでに基板端面においてゲート
線（アルミニウム）の腐食が発生した。しかし、本実施
例の場合には、２０００時間経過してもゲート線（アル
ミニウム）の腐食は発生せず、信頼性の高い液晶表示素
子を作製することができた。
タアレイ基板と対向ガラス基板とを組み合わせ、ガラス
基板の割断後に液晶注入を行い液晶表示素子を作製し
た。そして、この液晶表示素子の高温動作試験を行い、
従来の薄膜トランジスタアレイ基板で作製した液晶表示
素子と比較評価した。その結果、基板端面にアルミニウ
ムが露出している従来の液晶表示素子の場合には、１０
０時間が経過した時点ですでに基板端面においてゲート
線（アルミニウム）の腐食が発生した。しかし、本実施
例の場合には、２０００時間経過してもゲート線（アル
ミニウム）の腐食は発生せず、信頼性の高い液晶表示素
子を作製することができた。
【００２４】尚、本実施例においては、ソース電極８の
材料としてチタン（Ｔｉ）を用いた場合を例に挙げて説
明したが、必ずしもこれに限定されるものではなく、例
えばタンタル（Ｔａ）を用いても同様の結果を得ること
ができる。
材料としてチタン（Ｔｉ）を用いた場合を例に挙げて説
明したが、必ずしもこれに限定されるものではなく、例
えばタンタル（Ｔａ）を用いても同様の結果を得ること
ができる。
【００２５】 ＜第２の実施例＞ 図６〜図１０は本発明の第２の実施例の薄膜トランジス
タアレイ基板の作製工程図である。また、図６〜図１０
の各（ｂ）は図６〜図１０（ａ）の一点鎖線での断面図
である。
タアレイ基板の作製工程図である。また、図６〜図１０
の各（ｂ）は図６〜図１０（ａ）の一点鎖線での断面図
である。
【００２６】まず、図６に示すように、アレイ基板１の
上に、スパッタリング法によってＩＴＯ（ＩｎＯx −Ｓ
ｎＯx ）を堆積させて、非腐食性金属パターン３と画素
電極４を同時にパターン形成した後、アルミニウムを用
いてゲート線２を短絡状態で形成した。このように画素
電極４を形成する工程によって非腐食性金属パターン３
を形成するようにしたので、液晶表示素子の製造工程数
を削減することができる。次いで、図７に示すように、
フォトレジスト１３を非陽極酸化膜領域、すなわちゲー
ト線２とコンタクト金属パターン１５（図９参照）との
接続部分及び基板割断予定線１１の近傍のゲート線２の
除去部分に塗布した。そして、この状態で、第１の実施
例と同様の化成液中で短絡したゲート線２に電圧を印加
し、ゲート線２の上に陽極酸化膜１２を形成した。この
場合、ゲート線２及び非腐食性金属パターン３の上のフ
ォトレジスト１３を塗布した部分は化成液に接触しない
ため、この部分には陽極酸化膜１２が形成されない。次
いで、図８に示すように、フォトレジスト１３を除去し
た後、第１絶縁体層５、半導体層６、第２絶縁体層７を
順に積層した。材料及び形成方法は第１の実施例と同様
である。その後、非陽極酸化膜領域上の第１絶縁体層
５、半導体層６をドライエッチングすることによって開
口部１４を設け、ゲート線２を形成するアルミニウムと
非腐食性金属パターン３を露出させた。次いで、図９に
示すように、ソース電極８とドレイン電極９の材料であ
るチタン／アルミニウム（Ｔｉ／Ａｌ）の２層を用い、
スパッタリング法によってソース電極８、ドレイン電極
９と同時にコンタクト金属パターン１５を形成し、この
コンタクト金属パターン１５によってゲート線２と非腐
食性金属パターン３とを接続した。尚、この時のエッチ
ングによって基板割断予定線１１の近傍のアルミニウム
が除去される。最後に、図１０に示すように、第３絶縁
体層１０を成膜し、パターン化した。その結果、図１０
のようにゲート線２の端面が第３絶縁体層１０によって
覆われ、基板割断予定線１１でカットしても、ゲート線
２のアルミニウムが外部に露出しない構成となった。
上に、スパッタリング法によってＩＴＯ（ＩｎＯx −Ｓ
ｎＯx ）を堆積させて、非腐食性金属パターン３と画素
電極４を同時にパターン形成した後、アルミニウムを用
いてゲート線２を短絡状態で形成した。このように画素
電極４を形成する工程によって非腐食性金属パターン３
を形成するようにしたので、液晶表示素子の製造工程数
を削減することができる。次いで、図７に示すように、
フォトレジスト１３を非陽極酸化膜領域、すなわちゲー
ト線２とコンタクト金属パターン１５（図９参照）との
接続部分及び基板割断予定線１１の近傍のゲート線２の
除去部分に塗布した。そして、この状態で、第１の実施
例と同様の化成液中で短絡したゲート線２に電圧を印加
し、ゲート線２の上に陽極酸化膜１２を形成した。この
場合、ゲート線２及び非腐食性金属パターン３の上のフ
ォトレジスト１３を塗布した部分は化成液に接触しない
ため、この部分には陽極酸化膜１２が形成されない。次
いで、図８に示すように、フォトレジスト１３を除去し
た後、第１絶縁体層５、半導体層６、第２絶縁体層７を
順に積層した。材料及び形成方法は第１の実施例と同様
である。その後、非陽極酸化膜領域上の第１絶縁体層
５、半導体層６をドライエッチングすることによって開
口部１４を設け、ゲート線２を形成するアルミニウムと
非腐食性金属パターン３を露出させた。次いで、図９に
示すように、ソース電極８とドレイン電極９の材料であ
るチタン／アルミニウム（Ｔｉ／Ａｌ）の２層を用い、
スパッタリング法によってソース電極８、ドレイン電極
９と同時にコンタクト金属パターン１５を形成し、この
コンタクト金属パターン１５によってゲート線２と非腐
食性金属パターン３とを接続した。尚、この時のエッチ
ングによって基板割断予定線１１の近傍のアルミニウム
が除去される。最後に、図１０に示すように、第３絶縁
体層１０を成膜し、パターン化した。その結果、図１０
のようにゲート線２の端面が第３絶縁体層１０によって
覆われ、基板割断予定線１１でカットしても、ゲート線
２のアルミニウムが外部に露出しない構成となった。
【００２７】本実施例は、ソース配線にもアルミニウム
を用いた薄膜トランジスタアレイ基板に関するものであ
る。このようにソース配線にもアルミニウムを用いるこ
とにより、第１の実施例と比較してさらに大容量・大画
面の薄膜トランジスタアレイ基板に本実施例を適用する
ことが可能となる。
を用いた薄膜トランジスタアレイ基板に関するものであ
る。このようにソース配線にもアルミニウムを用いるこ
とにより、第１の実施例と比較してさらに大容量・大画
面の薄膜トランジスタアレイ基板に本実施例を適用する
ことが可能となる。
【００２８】以上のような構成を有する薄膜トランジス
タアレイ基板と対向ガラス基板とを組み合わせ、ガラス
基板の割断後に液晶注入を行い液晶表示素子を作製し
た。そして、この液晶表示素子の高温動作試験を行い、
従来の薄膜トランジスタアレイ基板で作製した液晶表示
素子と比較評価したところ、第１の実施例と同様の結果
が得られ、ソース電極８にアルミニウムを用いても信頼
性の高い液晶表示素子を作製することができた。
タアレイ基板と対向ガラス基板とを組み合わせ、ガラス
基板の割断後に液晶注入を行い液晶表示素子を作製し
た。そして、この液晶表示素子の高温動作試験を行い、
従来の薄膜トランジスタアレイ基板で作製した液晶表示
素子と比較評価したところ、第１の実施例と同様の結果
が得られ、ソース電極８にアルミニウムを用いても信頼
性の高い液晶表示素子を作製することができた。
【００２９】尚、上記第１又は第２の実施例において
は、アルミニウムを用いてゲート線２を形成している
が、必ずしもこの構成に限定されるものではなく、ゲー
ト線２の材料はアルミニウムを主成分とする金属であれ
ばよい。
は、アルミニウムを用いてゲート線２を形成している
が、必ずしもこの構成に限定されるものではなく、ゲー
ト線２の材料はアルミニウムを主成分とする金属であれ
ばよい。
【００３０】
【００３１】以上説明したように、本発明に係るアクテ
ィブマトリックスアレイ基板の構成によれば、アルミニ
ウム（Ａｌ）又はアルミニウムを主成分とする金属で形
成された走査線（ゲート線）に信号線（ソース線）と同
時に形成されるパターンを介して非腐食性金属パターン
が接続されて外部に取り出され、かつ、前記信号線（ソ
ース線）と同時に形成されるパターンと前記非腐食性金
属パターンとの接続点が絶縁体層の内部に存するように
されていることにより、信号線（ソース線）にもアルミ
ニウム（Ａｌ）又はアルミニウムを主成分とする金属を
用いることができるので、さらに大容量・大画面のアク
ティブマトリックスアレイ基板に適用することが可能と
なる。
ィブマトリックスアレイ基板の構成によれば、アルミニ
ウム（Ａｌ）又はアルミニウムを主成分とする金属で形
成された走査線（ゲート線）に信号線（ソース線）と同
時に形成されるパターンを介して非腐食性金属パターン
が接続されて外部に取り出され、かつ、前記信号線（ソ
ース線）と同時に形成されるパターンと前記非腐食性金
属パターンとの接続点が絶縁体層の内部に存するように
されていることにより、信号線（ソース線）にもアルミ
ニウム（Ａｌ）又はアルミニウムを主成分とする金属を
用いることができるので、さらに大容量・大画面のアク
ティブマトリックスアレイ基板に適用することが可能と
なる。
【００３２】また、本発明に係るアクティブマトリック
スアレイ基板の製造方法によれば、絶縁基板の主平面上
に走査線（ゲート線）を短絡状態で形成した後、陽極酸
化工程前にアクティブマトリックスアレイ基板の割断予
定線の内側近傍から割断予定線を交差するように前記走
査線（ゲート線）上の一部にレジストを塗布し、信号線
（ソース線）形成工程のエッチングによって前記走査線
（ゲート線）の一部を除去した後、前記走査線（ゲート
線）を、前記アクティブマトリックスアレイ基板の割断
予定線の内側近傍から割断予定線を交差する非腐食性金
属パターンによって置換するようにしたことにより、基
板割断予定線でカットしても、走査線（ゲート線）を形
成するアルミニウム又はアルミニウムを主成分とする金
属が外部に露出することがないため、長時間経過しても
基板端面で配線の腐食が発生することのないアクティブ
マトリックスアレイ基板を効率良く合理的に作製するこ
とができる。
スアレイ基板の製造方法によれば、絶縁基板の主平面上
に走査線（ゲート線）を短絡状態で形成した後、陽極酸
化工程前にアクティブマトリックスアレイ基板の割断予
定線の内側近傍から割断予定線を交差するように前記走
査線（ゲート線）上の一部にレジストを塗布し、信号線
（ソース線）形成工程のエッチングによって前記走査線
（ゲート線）の一部を除去した後、前記走査線（ゲート
線）を、前記アクティブマトリックスアレイ基板の割断
予定線の内側近傍から割断予定線を交差する非腐食性金
属パターンによって置換するようにしたことにより、基
板割断予定線でカットしても、走査線（ゲート線）を形
成するアルミニウム又はアルミニウムを主成分とする金
属が外部に露出することがないため、長時間経過しても
基板端面で配線の腐食が発生することのないアクティブ
マトリックスアレイ基板を効率良く合理的に作製するこ
とができる。
【図１】本発明の第１の実施例の薄膜トランジスタ基板
の第１の作製工程図
の第１の作製工程図
【図２】本発明の第１の実施例の薄膜トランジスタ基板
の第２の作製工程図
の第２の作製工程図
【図３】本発明の第１の実施例の薄膜トランジスタ基板
の第３の作製工程図
の第３の作製工程図
【図４】本発明の第１の実施例の薄膜トランジスタ基板
の第４の作製工程図
の第４の作製工程図
【図５】本発明の第１の実施例の薄膜トランジスタ基板
の第５の作製工程図
の第５の作製工程図
【図６】本発明の第２の実施例の薄膜トランジスタ基板
の第１の作製工程図
の第１の作製工程図
【図７】本発明の第２の実施例の薄膜トランジスタ基板
の第２の作製工程図
の第２の作製工程図
【図８】本発明の第２の実施例の薄膜トランジスタ基板
の第３の作製工程図
の第３の作製工程図
【図９】本発明の第２の実施例の薄膜トランジスタ基板
の第４の作製工程図
の第４の作製工程図
【図１０】本発明の第２の実施例の薄膜トランジスタ基
板の第５の作製工程図
板の第５の作製工程図
【図１１】従来のアクティブマトリックス型液晶表示素
子の概略構成を示す分解斜視図である。
子の概略構成を示す分解斜視図である。
【図１２】従来の薄膜トランジスタ基板上のゲート線と
ソース線の概略構成を示す平面図である。
ソース線の概略構成を示す平面図である。
【図１３】従来の薄膜トランジスタ基板上のゲート線パ
ターンの概略構成を示す平面図である。
ターンの概略構成を示す平面図である。
１ アレイ基板 ２ ゲート線 ３ 非腐食性金属パターン ４ 画素電極 ５ 第１絶縁体層 ６ 半導体層 ７ 第２絶縁体層 ８ ソース電極 ９ ドレイン電極 １０ 第３絶縁体層 １１ 基板割断予定線 １２ 陽極酸化膜 １３ フォトレジスト １４ 開口部 １５ コンタクト金属パターン １６ 光源 １７ 薄膜トランジスタアレイ基板（ＴＦＴアレイ基
板） １８ 走査線（ゲート線） １９ 信号線（ソース線） ２０ 画素電極 ２１ 薄膜トランジスタ（ＴＦＴ） ２２ 液晶層 ２３ 対向ガラス基板 ２４ 透明電極膜 ２５ 遮光層（ブラックマトリックス） ２６ 偏光板 ２７ 基板割断線 ２８ 化成電流供給ライン
板） １８ 走査線（ゲート線） １９ 信号線（ソース線） ２０ 画素電極 ２１ 薄膜トランジスタ（ＴＦＴ） ２２ 液晶層 ２３ 対向ガラス基板 ２４ 透明電極膜 ２５ 遮光層（ブラックマトリックス） ２６ 偏光板 ２７ 基板割断線 ２８ 化成電流供給ライン
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−316084（ＪＰ，Ａ) 特開 平６−289430（ＪＰ，Ａ) 特開 平２−232628（ＪＰ，Ａ) 特開 昭58−70212（ＪＰ，Ａ) 特開 平５−142554（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G02F 1/136 G02F 1/136 510 G02F 1/1343
Claims (5)
- 【請求項１】 絶縁基板の一平面上に、複数の走査線
（ゲート線）及び複数の信号線（ソース線）が形成され
ると共に、前記走査線（ゲート線）と前記信号線（ソー
ス線）の各交差点にスイッチング素子を介して画素電極
が配置され、前記走査線（ゲート線）がアルミニウム
（Ａｌ）又はアルミニウムを主成分とする金属で形成さ
れると共に、前記走査線（ゲート線）の表面上に陽極酸
化膜を有し、かつ、全体が絶縁体層で覆われたアクティ
ブマトリックスアレイ基板であって、前記走査線（ゲー
ト線）に前記信号線（ソース線）と同時に形成されるパ
ターンを介して非腐食性金属パターンが接続されて外部
に取り出され、かつ、前記信号線（ソース線）と同時に
形成されるパターンと前記非腐食性金属パターンとの接
続点が前記絶縁体層の内部に存することを特徴とするア
クティブマトリックスアレイ基板。 - 【請求項２】 非腐食性金属パターンが画素電極の材料
であるＩＴＯ(ＩｎＯx−ＳｎＯx）である請求項１に記
載のアクティブマトリックスアレイ基板。 - 【請求項３】 絶縁基板の一平面上に、複数の走査線
（ゲート線）及び複数の信号線（ソース線）が形成され
ると共に、前記走査線（ゲート線）と前記信号線（ソー
ス線）の各交差点にスイッチング素子を介して画素電極
が配置され、前記走査線（ゲート線）がアルミニウム
（Ａｌ）又はアルミニウムを主成分とする金属で形成さ
れると共に、前記走査線（ゲート線）の表面上に陽極酸
化膜を有し、かつ、全体が絶縁体層で覆われたアクティ
ブマトリックスアレイ基板の製造方法であって、絶縁基
板の一平面上に走査線（ゲート線）を短絡状態で形成し
た後、陽極酸化工程前にアクティブマトリックスアレイ
基板の割断予定線の内側近傍から割断予定線を交差する
ように前記走査線（ゲート線）上の一部にレジストを塗
布し、信号線（ソース線）形成工程のエッチングによっ
て前記走査線（ゲート線）の一部を除去した後、前記走
査線（ゲート線）を、前記アクティブマトリックスアレ
イ基板の割断予定線の内側近傍から割断予定線を交差す
る非腐食性金属パターンによって置換することを特徴と
するアクティブマトリックスアレイ基板の製造方法。 - 【請求項４】 画素電極を形成する工程によって非腐食
性金属パターンを形成する請求項３に記載のアクティブ
マトリックスアレイ基板の製造方法。 - 【請求項５】 信号線(ソース線)を形成する工程によっ
て非腐食性金属パターンを形成する請求項３に記載のア
クティブマトリックスアレイ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24784094A JP2957901B2 (ja) | 1994-10-13 | 1994-10-13 | アクティブマトリックスアレイ基板とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24784094A JP2957901B2 (ja) | 1994-10-13 | 1994-10-13 | アクティブマトリックスアレイ基板とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08114814A JPH08114814A (ja) | 1996-05-07 |
| JP2957901B2 true JP2957901B2 (ja) | 1999-10-06 |
Family
ID=17169463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24784094A Expired - Fee Related JP2957901B2 (ja) | 1994-10-13 | 1994-10-13 | アクティブマトリックスアレイ基板とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2957901B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW501279B (en) * | 2000-04-21 | 2002-09-01 | Matsushita Electric Ind Co Ltd | Substrate for display panel, method of producing same, and apparatus for forming thin film used therefor |
| JP2004163493A (ja) | 2002-11-11 | 2004-06-10 | Sanyo Electric Co Ltd | 表示装置 |
| JP4850589B2 (ja) * | 2006-05-31 | 2012-01-11 | 株式会社 日立ディスプレイズ | 表示装置 |
| WO2011125803A1 (ja) * | 2010-03-31 | 2011-10-13 | 株式会社神戸製鋼所 | 配線構造 |
| JP5433487B2 (ja) * | 2010-04-12 | 2014-03-05 | 株式会社神戸製鋼所 | 配線構造 |
| CN104658973B (zh) * | 2015-02-28 | 2017-10-24 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| US11508799B2 (en) * | 2018-03-28 | 2022-11-22 | Sharp Kabushiki Kaisha | Display device comprising frame region surrounding display region |
| CN111288915B (zh) * | 2018-12-07 | 2023-07-18 | 富士康(昆山)电脑接插件有限公司 | 镭射熔池深度的测试方法 |
-
1994
- 1994-10-13 JP JP24784094A patent/JP2957901B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08114814A (ja) | 1996-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7061565B2 (en) | Array substrate having double-layered metal patterns and method of fabricating the same | |
| KR100276442B1 (ko) | 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치 | |
| KR20070111975A (ko) | 하프톤 노광법을 사용한 액정표시장치의 제조법 | |
| JPH11149091A (ja) | 横方向電界方式アクティブマトリクス型液晶表示装置およびその製造方法 | |
| US8514340B2 (en) | Method of fabricating array substrate having double-layered patterns | |
| JP3238223B2 (ja) | 液晶表示装置および表示装置 | |
| JP2001188252A (ja) | Ｔｆｔアレイ基板とその製造方法それを用いた液晶表示装置 | |
| JP3454340B2 (ja) | 液晶表示装置 | |
| JP2957901B2 (ja) | アクティブマトリックスアレイ基板とその製造方法 | |
| US6330042B1 (en) | Liquid crystal display and the method of manufacturing the same | |
| CN102227678A (zh) | 液晶显示装置和液晶显示装置的tft基板的制造方法 | |
| US6500700B1 (en) | Fabrication method of liquid crystal display | |
| JP2778746B2 (ja) | 液晶表示装置及び電極基板の製造方法 | |
| JP2002190600A (ja) | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 | |
| JPH07114043A (ja) | 液晶表示装置及びその製造方法 | |
| JP2008108807A (ja) | 非線形素子、非線形素子の製造方法、および電気光学装置 | |
| JPH0720492A (ja) | 液晶表示装置及びその製造方法 | |
| JP2002185002A (ja) | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 | |
| JP2000111956A (ja) | アクティブマトリクス基板およびその製造方法ならびに液晶装置および電子機器 | |
| JPH04253033A (ja) | 液晶表示装置 | |
| JP2647115B2 (ja) | マトリックスアレイ基板の製造方法 | |
| JP2001217426A (ja) | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 | |
| JP2001264806A (ja) | アクティブマトリクス型液晶表示素子の製造方法 | |
| JP2002190603A (ja) | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 | |
| JP2002190602A (ja) | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |