JP2001188252A - Ｔｆｔアレイ基板とその製造方法それを用いた液晶表示装置 - Google Patents

Ｔｆｔアレイ基板とその製造方法それを用いた液晶表示装置

Info

Publication number
JP2001188252A
JP2001188252A JP37271399A JP37271399A JP2001188252A JP 2001188252 A JP2001188252 A JP 2001188252A JP 37271399 A JP37271399 A JP 37271399A JP 37271399 A JP37271399 A JP 37271399A JP 2001188252 A JP2001188252 A JP 2001188252A
Authority
JP
Japan
Prior art keywords
film
gate
electrode
silicon semiconductor
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP37271399A
Other languages
English (en)
Other versions
JP3617800B2 (ja
Inventor
Kazufumi Ogawa
小川　　一文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP37271399A priority Critical patent/JP3617800B2/ja
Priority to PCT/JP2000/009122 priority patent/WO2001048547A1/ja
Priority to KR10-2001-7009704A priority patent/KR100510976B1/ko
Priority to CN00804193A priority patent/CN1341231A/zh
Priority to EP00987701A priority patent/EP1168054A1/en
Priority to TW089128018A priority patent/TWI228630B/zh
Publication of JP2001188252A publication Critical patent/JP2001188252A/ja
Application granted granted Critical
Publication of JP3617800B2 publication Critical patent/JP3617800B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/02—Function characteristic reflective

Abstract

(57)【要約】 【課題】 液晶表示装置用のＴＦＴアレイ基板の構造を
簡素化し、２ないし３枚のフォトマスクの使用でＴＦＴ
アレイ基板を製造する。 【解決手段】 画素電極（１４’）とＴＦＴ（１６）と
を有するＴＦＴアレイ基板において、前記ＴＦＴが、絶
縁性基板（１）上に堆積されたシリコン半導体膜と、前
記シリコン半導体膜のチャネル領域の上に形成されたゲ
ート絶縁膜（４’）と、前記ゲート絶縁膜（４’）の上
に形成されたゲート電極（５’）と、前記ゲート電極
（５’）の表面を覆うゲート電極金属酸化膜（７）と、
前記ゲート電極金属酸化膜（７）の上面において互いに
離間する電極であって、前記ゲート電極金属酸化膜
（７）の少なくともソース領域側の側面とソース領域を
覆うソース電極（１２）と、前記ゲート電極金属酸化膜
（７）の少なくともドレイン領域側の側面とドレイン領
域を覆うように形成されたドレイン電極（１３）と、を
有する構造であることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置に使
用するＴＦＴアレイ基板の新規な構造およびその製造方
法並びにそれを用いた液晶表示装置に関する。
【０００２】
【従来の技術】従来より、カラー液晶表示装置用のＴＦ
Ｔ（Thin Film Transistor) アレイ基板の製造には、５
〜９枚のホトマスクが使用されている。然るに、ホトマ
スクの使用枚数が多いと、その分、製造工程が煩雑にな
るため、製造コストの低減を図り難い。
【０００３】一方、ダイオードアレイ基板の製造プロセ
スにおいて、ホトマスクの使用枚数を２枚にまで減らす
ことのできる技術が提案されている（特表昭６２−５０
２３６１号公報）。しかし、この技術はそのままＴＦＴ
アレイ基板には適用できないとともに、ダイオードアレ
イ基板はＴＦＴアレイ基板に比較し性能が劣るため、カ
ラーテレビジョン用には適さないという問題がある。
【０００４】
【発明が解決しようとする課題】本発明はホトマスクの
使用枚数を減らし、製造ステップの簡素化と製造コスト
の低減を図ることのできるＴＦＴアレイ基板の構造とそ
のような基板を生産性よく製造することのできる製造方
法を提供することを目的とする。また、このような基板
を用いて安価で高性能な液晶表示装置を提供しようとす
るものである。
【０００５】
【課題を解決するための手段】上記目的を達成するため
の本発明は次のように構成されている。
【０００６】〔１〕トップゲート型ＴＦＴアレイ基板に
関する発明 絶縁性基板（１）上に画素電極（１４’）と画素電極を
駆動するＴＦＴ（１６）とがマトリックス状に形成され
たトップゲート型ＴＦＴアレイ基板であって、前記ＴＦ
Ｔは、絶縁性基板（１）上に堆積されたシリコン半導体
膜と、前記シリコン半導体膜のチャネル領域の上に形成
されたゲート絶縁膜（４’）と、前記ゲート絶縁膜
（４’）の上に形成されたゲート電極（５’）と、前記
ゲート電極（５’）の表面を覆うゲート電極金属酸化膜
（７）と、前記ゲート電極金属酸化膜（７）の上面にお
いて互いに離間する電極であって、前記ゲート電極金属
酸化膜（７）の少なくともソース領域側の側面とソース
領域を覆うソース電極（１２）と、前記ゲート電極金属
酸化膜（７）の少なくともドレイン領域側の側面とドレ
イン領域を覆うように形成されたドレイン電極（１３）
と、を有し、前記画素電極（１４’）は、前記ＴＦＴ
（１６）が形成された部位以外の基板の部位に形成さ
れ、かつ前記ドレイン電極（１３）を介して前記シリコ
ン半導体膜のドレーン領域に電気接続されていることを
特徴とする。
【０００７】上記構成のトップゲート型ＴＦＴアレイ基
板であると、従来と同等以上の性能のＴＦＴアレイ基板
を３枚のフォトマスクの使用で製造できる。具体的には
次の構成の製造方法により製造することができる。
【０００８】絶縁性基板（１）上に堆積されたシリコン
半導体膜と、前記シリコン半導体膜のチャネル領域の上
に形成されたゲート絶縁膜（４’）と、前記ゲート絶縁
膜（４’）の上に形成されたゲート電極（５’）と、前
記ゲート電極（５’）の表面を覆うゲート電極金属酸化
膜（７）と、前記ゲート電極金属酸化膜（７）の上面に
おいて互いに離間する電極であって、前記ゲート電極金
属酸化膜（７）の少なくともソース領域側の側面とソー
ス領域を覆うソース電極（１２）と、前記ゲート電極金
属酸化膜（７）の少なくともドレイン領域側の側面とド
レイン領域を覆うように形成されたドレイン電極（１
３）と、を少なくも有するＴＦＴ群と、前記ＴＦＴ（１
６）の形成された部位以外の基板の部位に形成され、か
つ前記ドレイン電極（１３）を介して前記シリコン半導
体膜のドレイン領域に電気接続された画素電極群とを備
えたトップゲート型ＴＦＴアレイ基板を製造する方法で
あって、絶縁性基板（１）上に不純物を混入しないｉ型
シリコン半導体膜層（３）と、ゲート絶縁膜層（４）
と、ゲート金属膜層（５）とを順次積層する第１積層ス
テップと、第１のレジストパターン（６）を用いたフォ
トリソグラフィ法で、前記ゲート金属膜層（５）をエッ
チングしゲート電極（５’）及びこれに電気接続するゲ
ート金属配線パターンを形成する第１フォトリソステッ
プと、前記ゲート電極（５’）およびゲート金属配線パ
ターンの表面を酸化し、前記ゲート電極（５’）の上面
及び側面を覆うゲート電極金属酸化膜（７）と、ゲート
金属配線パターンの上面及び側面を覆うゲート金属配線
酸化膜とを形成する金属酸化膜形成ステップと、前記酸
化膜をマスクに前記ゲート絶縁膜層（４）をエッチング
しゲート絶縁膜（４’）を形成するゲート絶縁膜形成ス
テップと、前記ゲート絶縁膜形成ステップの後、不純物
を混入させた不純物シリコン半導体膜層（８）とコンタ
クト金属膜層（９）とソース・ドレーン金属膜層（１
０）とを順次積層する第２積層ステップと、第２のレジ
ストパターン（１１）を用いたフォトリソグラフィ法
で、前記第２積層ステップで積層したソース・ドレーン
金属膜層（１０）とコンタクト金属膜層（９）と不純物
を混入させた不純物シリコン半導体膜層（８）と不純物
を混入させないｉ型シリコン半導体膜層（３）とを順次
エッチングし、基板上にＴＦＴ（１６）を形成する第２
フォトリソステップと、前記ＴＦＴ（１６）の上に画素
電極膜層（１４）を堆積し、しかる後、第３のレジスト
パターン（１５）を用いたフォトリソグラフィ法で、前
記画素電極膜層（１４）をエッチングして前記ドレイン
電極（１３）に接続された画素電極（１４’）群を形成
する画素電極形成第３フォトリソステップと、を少なく
とも備えるトップゲート型ＴＦＴアレイ基板の製造方法
により製造することができる。
【０００９】上記製造方法においては、前記金属酸化膜
形成ステップにおける酸化方法として、陽極酸化法を用
いることができる。ここで、陽極酸化とは、電極金属を
電解液に浸漬した状態で電流を流し、電極金属表面を酸
化する方法をいうが、この方法であると、ゲート電極表
面とゲート電極に電気接続するゲート金属配線の表面に
セルフアラインで金属酸化膜からなる絶縁膜を形成する
ことができる。しかも、この方法であると、低温で効率
よく金属酸化膜を形成することができる。
【００１０】また、上記製造方法における前記ｉ型シリ
コン半導体膜層（３）を、不純物を混入しないｉ型アモ
ルファスシリコン膜層（なお、不純物を混入しない低温
ポリシリコン膜をも同様に使用できる）で構成し、前記
不純物シリコン半導体膜層（８）を、不純物を混入させ
た不純物アモルファスシリコン膜層で構成することがで
きる。アモルファスシリコンであると、ＣＶＤ法（chem
ical vapor deposition)を用いる等して生産効率よく半
導体膜層を形成することができる。しかも、アモルファ
スシリコンを用いた上記製造方法であると、ｉ型アモル
ファスシリコン膜からなるチャネル領域と、ｉ型アモル
ファスシリコン膜と不純物アモルファスシリコン膜の二
層（混合層）からなるソース領域およびドレイン領域を
容易に形成できる。また、ソース領域およびドレイン領
域を形成するための不純物打ち込む工程が不要になる。
よって、ＴＦＴの生産性が高まる。
【００１１】また、上記構成の製造方法であると、ゲー
ト電極金属酸化膜（７）とソース・ドレイン電極、また
はコンタクト電極（９’）との間に、不純物シリコン半
導体膜（８’）が介在する構造のＴＦＴを形成できる。
この構造であると、ゲート電極（５’）とソース・ドレ
イン電極、またはゲート電極（５’）とコンタクト電極
（９’）とが、ゲート電極金属酸化膜（７）と不純物シ
リコン半導体膜（８’）の２層で絶縁されることにな
る。よって、ゲートリークが減少する。
【００１２】上記製造方法の前記第２フォトリソステッ
プにおいては、前記ゲート電極金属酸化膜（７）の上に
積層された各層を前記ゲート電極金属酸化膜（７）の上
面に到達するまで順次エッチングし、ソース電極（１
２）とドレイン電極（１３）を形成するのがよい。この
方法によると、容易にゲート電極金属酸化膜（７）の上
面において互いに離間されたソース電極とドレイン電極
を有するＴＦＴを製造することができる。
【００１３】また、少なくとも前記ｉ型シリコン半導体
膜層（３）とゲート絶縁膜層（４）とゲート金属膜層
（５）とを連続して形成するのがよい。上記各層を連続
的に形成することにより、各層間の界面準位を小さくす
ることができるからである。
【００１４】また、前記ソース・ドレイン金属膜層（１
０）とコンタクト金属膜層（９）とを同一の材料で１層
で形成することもできる。この構成であると、更に製造
工程を簡略化することができ、一層生産効率を向上させ
ることができる。
【００１５】また、前記第１積層ステップにおいて、絶
縁性基板（１）表面にアンダーコート膜を積層した後、
前記ｉ型シリコン半導体膜層を形成するようにするのも
よい。アンダーコート膜を積層すると、基板中に含まれ
る不純物が半導体膜層に拡散・混入するのを防止できる
からである。
【００１６】さらに、上記製造方法によると、前記ゲー
ト電極金属酸化膜（７）と前記ソース電極（１２）の
間、および前記ゲート電極金属酸化膜（７）と前記ドレ
イン電極（１３）の間にコンタクト電極（９’）が介在
され、前記画素電極（１４’）が前記ドレイン電極（１
３）とコンタクト電極（９’）を介してシリコン半導体
膜のドレーン領域に電気接続され、前記ソース電極（１
２）がコンタクト電極（９’）を介してシリコン半導体
膜のソース領域に電気接続された構成のトップゲート型
ＴＦＴアレイ基板を製造することができる。この構造の
ＴＦＴアレイ基板では、コンタクト電極がソース電極ま
たはドレイン電極中の金属（例えばアルミニウム）の半
導体膜層へのマイグレーションを阻止するので、安定な
トランジスタ特性が得られる。
【００１７】また上記製造方法によると、ゲート電極
（５’）に電気接続されたゲート金属配線の表面が、ゲ
ート金属が酸化されたゲート金属酸化膜で覆われる。よ
って、ソース電極（１２）に電気接続されたソース金属
配線とゲート金属配線とが、上記ゲート金属酸化膜とこ
の上に積層された不純物シリコン半導体膜を介して交差
する構造が容易に実現できる。このような構造である
と、両配線間の絶縁性がよいので内部短絡の恐れが少な
い。
【００１８】なお、ソース金属配線とゲート金属配線と
は、必ずゲート金属酸化膜とこの上に積層された不純物
シリコン半導体膜を介して交差することになるが、この
理由は、上記交差部分においては交差部上方に位置する
金属配線の金属酸化膜（ソース金属配線またはゲート金
属配線の何れか一方の金属酸化膜）がマスクとして機能
するので、画素電極形成第３フォトリソステップの際
に、下方金属配線上の不純物シリコン半導体膜層がエッ
チングされないからである。
【００１９】また、上記製造方法においては、前記ソー
ス電極（１２）に電気接続されたソース金属配線と前記
コンタクト電極（９’）とが、前記絶縁性基板（１）上
に堆積された一層かつ同一材料からなる金属膜層をパタ
ーンニングして形成されたものとすることができる。こ
の構成であると、更に工程を簡素化できる。
【００２０】また、上記製造方法によると、不純物シリ
コン半導体膜とコンタクト金属膜とソース金属膜とが順
次積層された３層構造のソース配線積層層を容易に形成
することができる。このソース配線積層層では、主とし
てソース金属膜層が導電リードの役割を担うソース金属
配線を構成することになるが、３層構造であるのでソー
ス金属配線とソース電極との高低差がないか又は少ない
ので、液晶配向膜を形成する場合等において都合がよ
い。
【００２１】〔２〕上記トップゲート型ＴＦＴアレイ基
板を用いた液晶表示装置に関する発明。 絶縁性基板上に画素電極と画素電極を駆動するＴＦＴと
がマトリックス状に形成されたトップゲート型ＴＦＴア
レイ基板の表面に、さらに液晶配向膜が形成されてなる
第１の基板と、カラーフィルターと対向画素電極とを有
する第２の基板とが電極面を内側にして対向され、両基
板の隙間に液晶が封入された構造の液晶表示装置におい
て、前記トップゲート型ＴＦＴアレイ基板が、絶縁性基
板（１）上に堆積されたシリコン半導体膜と、前記シリ
コン半導体膜のチャネル領域の上に形成されたゲート絶
縁膜（４’）と、前記ゲート絶縁膜（４’）の上に形成
されたゲート電極（５’）と、前記ゲート電極の表面を
覆うゲート電極金属酸化膜（７）と、前記ゲート電極金
属酸化膜（７）の上面において互いに離間する電極であ
って、前記ゲート電極金属酸化膜（７）の少なくともソ
ース領域側の側面とソース領域を覆うソース電極（１
２）と、前記ゲート電極金属酸化膜（７）の少なくとも
ドレイン領域側の側面とドレイン領域を覆うドレイン電
極（１３）と、を有するトップゲート型ＴＦＴと、前記
ＴＦＴ（１６）の形成された部位以外の基板の部位に形
成され、かつ前記ドレイン電極（１３）を介して前記シ
リコン半導体膜のドレイン領域に電気接続された画素電
極（１４’）とを有するものである、ことを特徴とする
液晶表示装置。
【００２２】上記構成において、トップゲート型ＴＦＴ
アレイ基板上のＴＦＴ（１６）および画素電極（１
４’）が、保護膜で覆われたものとすることができる。
また、前記保護膜を、無機物で構成することができる。
ＴＦＴと画素電極が保護膜で覆われていると、ＴＦＴ等
の損傷が防止され、特に無機物（例えばシリカ）からな
る保護膜は保護機能に優れるので、ＴＦＴアレイ基板の
耐久性が向上する。
【００２３】上記液晶表示装置は、次の構成の製造方法
により製造することができる。すなわち、絶縁性基板
（１）上に堆積されたシリコン半導体膜と、前記シリコ
ン半導体膜のチャネル領域の上に形成されたゲート絶縁
膜（４’）と、前記ゲート絶縁膜（４’）の上に形成さ
れたゲート電極（５’）と、前記ゲート電極（５’）の
表面を覆うゲート電極金属酸化膜（７）と、前記ゲート
電極金属酸化膜（７）の上面において互いに離間する電
極であって、前記ゲート電極金属酸化膜（７）の少なく
ともソース領域側の側面とソース領域を覆うソース電極
（１２）と、前記ゲート電極金属酸化膜（７）の少なく
ともドレイン領域側の側面とドレイン領域を覆うドレイ
ン電極（１３）と、を有するＴＦＴ群と、前記ＴＦＴ
（１６）の形成された部位以外の基板部位に形成され、
かつ前記ドレイン電極（１３）を介して前記シリコン半
導体膜のドレイン領域に電気接続された画素電極群とを
備えたトップゲート型ＴＦＴアレイ基板を製造するＴＦ
Ｔアレイ基板製造工程と、前記ＴＦＴアレイ基板の表面
に液晶配向膜を形成し第１の基板となす配向膜形成工程
と、前記第１の基板と、カラーフィルター群と対向電極
とを有する第２の基板とを、電極面を内側にして重ね合
わせ、両基板の間隙に液晶を封入して液晶表示装置とな
す装置組立工程と、を備える液晶表示装置の製造方法で
あって、前記ＴＦＴアレイ基板製造工程が、絶縁性基板
（１）上に不純物を混入しないｉ型シリコン半導体膜層
（３）と、ゲート絶縁膜層（４）と、ゲート金属膜層
（５）とを順次積層する第１積層ステップと、第１のレ
ジストパターン（６）を用いたフォトリソグラフィ法
で、前記ゲート金属膜層（５）をエッチングしゲート電
極（５’）及びこれに電気接続するゲート金属配線パタ
ーンを形成する第１フォトリソステップと、前記ゲート
電極（５’）およびゲート金属配線パターンの表面を酸
化し、前記ゲート電極（５’）の上面及び側面を覆うゲ
ート電極金属酸化膜（７）と、ゲート金属配線パターン
の上面及び側面を覆うゲート金属配線酸化膜とを形成す
る金属酸化膜形成ステップと、前記酸化膜をマスクに前
記ゲート絶縁膜層（４）をエッチングしゲート絶縁膜
（４’）を形成するゲート絶縁膜形成ステップと、前記
ゲート絶縁膜形成ステップの後、不純物を混入させた不
純物シリコン半導体膜層（８）とコンタクト金属膜層
（９）とソース・ドレイン金属膜層（１０）とを順次積
層する第２積層ステップと、第２のレジストパターン
（１１）を用いたフォトリソグラフィ法で、前記第２積
層ステップで積層した各層およびｉ型シリコン半導体膜
層（３）を順次エッチングしＴＦＴ（１６）を形成する
第２フォトリソステップと、前記第２フォトリソステッ
プの後、基板表面にさらに画素電極膜層（１４）を堆積
し、しかる後、第３のレジストパターン（１５）を用い
たフォトリソグラフィ法で、前記画素電極膜層（１４）
をエッチングして前記ドレイン電極（１３）に接続され
た画素電極（１４’）群を形成する画素電極形成第３フ
ォトリソステップと、を少なくとも備える、ことを特徴
とする液晶表示装置の製造方法により製造することがで
きる。
【００２４】上記製造方法においては、前記画素電極形
成ステップと配向膜形成ステップとの間に、基板上に形
成されたＴＦＴと画素電極を保護膜で覆う保護膜積層ス
テップを付加することができる。ＴＦＴと画素電極とを
保護膜で覆うと、保護膜がＴＦＴ等の損傷を防止する。
よって、ＴＦＴアレイ基板の耐久性が高まる。また、こ
の保護膜はマスクとして利用できる効果もある。具体的
には保護膜をマスクとしてＴＦＴアレイ基板の周辺のゲ
ート金属配線表面の酸化膜をエッチングすることによ
り、簡単に出入力端子部を形成することができる。
【００２５】なお、この液晶表示装置は上記〔１〕で説
明したトップゲート型ＴＦＴアレイ基板を主要構成要素
としている。よって、この液晶表示装置およびその製造
方法には当然に前記〔１〕に記載した内容をも含まれる
が、重複説明を避けるためここでの説明を省略する。
【００２６】〔３〕反射型のＴＦＴアレイ基板に関する
発明 絶縁性基板上にＴＦＴと、前記ＴＦＴで駆動される反射
型画素電極とがマトリックス状に形成された反射型のＴ
ＦＴアレイ基板であって、前記ＴＦＴは、絶縁性基板
（１）上に堆積されたシリコン半導体膜と、前記シリコ
ン半導体膜のチャネル領域の上に形成されたゲート絶縁
膜（４’）と、前記ゲート絶縁膜（４’）の上に形成さ
れたゲート電極（５’）と、前記ゲート電極（５’）の
表面を覆うゲート電極金属酸化膜（７）と、前記ゲート
電極金属酸化膜（７）の上面において互いに離間する電
極であって、前記ゲート電極金属酸化膜（７）の少なく
ともソース領域側の側面とソース領域を覆うソース電極
（４２）と、前記ゲート電極金属酸化膜（７）の少なく
ともドレイン領域側の側面とドレイン領域を覆うように
形成されたドレイン電極（４３）と、を有してなるもの
であり、かつ前記ドレイン電極（４３）が反射型画素電
極を兼ねることを特徴とする反射型のＴＦＴアレイ基
板。
【００２７】上記構成の反射型のＴＦＴアレイ基板であ
ると、２枚のフォトマスクの使用で製造できる。具体的
には次の構成の製造方法により製造することができる。
【００２８】絶縁性基板（１）上に堆積されたシリコン
半導体膜と、前記シリコン半導体膜のチャネル領域の上
に形成されたゲート絶縁膜（４’）と、前記ゲート絶縁
膜（４’）の上に形成されたゲート電極（５’）と、前
記ゲート電極（５’）の表面を覆うゲート電極金属酸化
膜（７）と、前記ゲート電極金属酸化膜（７）の上面に
おいて互いに離間する電極であって、前記ゲート電極金
属酸化膜（７）の少なくともソース領域側の側面とソー
ス領域を覆うソース電極（４２）と、前記ゲート電極金
属酸化膜（７）の少なくともドレイン領域側の側面とド
レイン領域を覆うドレイン電極（４３）とを有し、前記
ドレイン電極（４３）が反射型画素電極（４７）を兼ね
ることを特徴とする反射型ＴＦＴアレイ基板の製造方法
であって、少なくとも、絶縁性基板（１）上に不純物を
混入しないｉ型シリコン半導体膜層（３）と、ゲート絶
縁膜層（４）と、ゲート金属膜層（５）とを順次積層す
る第１積層ステップと、第１のレジストパターン（６）
を用いたフォトリソグラフィ法で、前記ゲート金属膜層
（５）をエッチングしゲート電極（５’）及びこれに電
気接続するゲート金属配線パターンを形成する第１フォ
トリソステップと、前記ゲート電極（５’）およびゲー
ト金属配線パターンの表面を酸化し、前記ゲート電極
（５’）の上面及び側面を覆うゲート電極金属酸化膜
（７）と、ゲート金属配線パターンの上面及び側面を覆
うゲート金属配線酸化膜とを形成する金属酸化膜形成ス
テップと、前記酸化膜をマスクに前記ゲート絶縁膜層
（４）をエッチングしゲート絶縁膜（４’）を形成する
ゲート絶縁膜形成ステップと、前記ゲート絶縁膜形成ス
テップの後、不純物を混入させた不純物シリコン半導体
膜層（８）とコンタクト金属膜層（９）と光反射性を有
するソース・ドレイン金属膜層（１０）とを順次積層す
る第２積層ステップと、第２のレジストパターン（４
１）を用いたフォトリソグラフィ法で、前記第２積層ス
テップで積層したソース・ドレイン金属膜層（１０）と
コンタクト金属膜層（９）と不純物を混入させた不純物
シリコン半導体膜層（８）と不純物を混入させないｉ型
シリコン半導体膜層（３）とを順次エッチングして、Ｔ
ＦＴと、ドレイン電極と一体化した反射型画素電極（４
７）とを形成する第２フォトリソステップと、を備える
反射型のＴＦＴアレイ基板の製造方法により製造するこ
とができる。
【００２９】ここで、上記製造方法は、さらに次のよう
に構成することができる。前記金属酸化膜形成ステップ
において、陽極酸化法を用いてゲート電極およびゲート
金属配線パターンの表面を酸化することができる。陽極
酸化法を用いると、ゲート電極およびゲート金属配線パ
ターンの表面にセルフアラインで金属酸化膜からなる絶
縁膜を形成することができ、しかも低温で形成すること
ができるので、製造作業性がよい。
【００３０】また、前記ｉ型シリコン半導体膜層（３）
を、不純物を混入しないｉ型アモルファスシリコン膜層
とし、前記不純物シリコン半導体膜層（８）を、ｎ型不
純物を混入させたｎ型不純物アモルファスシリコン膜層
とすることができる。アモルファスシリコン膜層である
と、ＣＶＤ法（chemical vapor deposition)を用いる等
して生産効率よく半導体膜層を形成することができる。
しかも、上記製造方法に従うとｉ型アモルファスシリコ
ン膜からなるチャネル領域と、ｉ型アモルファスシリコ
ン膜と不純物アモルファスシリコン膜の二層（混合層）
からなるソース領域およびドレイン領域が容易に形成で
きる。よって、ソース領域およびドレイン領域を形成す
るために、半導体膜層に不純物を打ち込む工程が不要に
なる。また、この製造方法によると、ゲート電極金属酸
化膜（７）とソース・ドレイン電極、またはコンタクト
電極（９’）との間に、不純物シリコン半導体膜
（８’）が介在する構造のＴＦＴを形成できる。
【００３１】また、前記第２フォトリソステップにおい
て、前記ゲート電極金属酸化膜（７）上に積層された各
層を前記ゲート電極金属酸化膜（７）の上面に到達する
まで順次エッチングし、少なくともソース電極（４２）
と反射型画素電極を兼ねるドレイン電極（４３）とを形
成することができる。この方法によると、ゲート電極金
属酸化膜（７）の上面において互いに離間されたソース
電極とドレイン電極を有するＴＦＴを生産効率よく製造
することができる。しかも、ドレイン電極が反射型画素
電極を兼ねる簡素化された構造が採用されているので、
都合２枚のフォトマスクを用いることにより、反射型の
ＴＦＴアレイ基板を製造することができる。
【００３２】また、前記ソース・ドレイン金属膜層（１
０）を、アルミニウムまたはアルミニウム合金で形成す
ることができる。アルミニウムまたはアルミニウム合金
は導電性に優れるとともに、光反射性にも優れるので、
この構成によると、反射特性に優れた反射型のＴＦＴア
レイ基板を更に生産性よく製造することができる。
【００３３】また、前記ソース・ドレイン金属膜層（１
０）とコンタクト金属膜層（９）とを１層かつ同一の材
質で形成することができる。この構成であると、積層工
程を更に簡略化できるとともに、エッチングが容易にな
るので、一層生産性を高めることができる。
【００３４】また、第１積層ステップにおいて、絶縁性
基板表面とシリコン半導体膜の間にアンダーコート膜を
形成するのもよい。基板と半導体膜層の間にアンダーコ
ート膜を介在させると、基板中に含まれる不純物が半導
体膜層に拡散・混入するのを防止できるので、半導体特
性が安定化するからである。
【００３５】更に、以上のような反射型のＴＦＴアレイ
基板の製造方法によると、例えば次のような構造の反射
型ＴＦＴアレイ基板を製造することができる。 i)前記ゲート電極金属酸化膜（７）と前記ソース電極
（４２）の間、および前記ゲート電極金属酸化膜（７）
と画素電極を兼ねる前記ドレイン電極（４３）の間にコ
ンタクト電極（４４）が介在された構造の反射型ＴＦＴ
アレイ基板。
【００３６】ii) 前記ゲート電極金属酸化膜（７）とコ
ンタクト電極（４４）との間には、不純物を混入した不
純物シリコン半導体膜（４５）が介在された構造の反射
型ＴＦＴアレイ基板。
【００３７】iii) ゲート電極（５’）に電気接続され
たゲート金属配線の表面は、ゲート金属が酸化されたゲ
ート金属酸化膜で覆われており、これらの膜を介して、
ソース電極（４２）に電気接続されたソース金属配線と
ゲート金属配線とが交差した構造の反射型ＴＦＴアレイ
基板。
【００３８】iv)前記ソース電極（４２）とこれに電気
接続されたソース金属配線、および反射型画素電極を兼
ねる前記ドレイン電極（４３）とこれに電気接続された
ドレイン金属配線、並びにコンタクト電極（４４）と
が、前記絶縁性基板（１）上に堆積された一層かつ同一
材料からなる金属膜層をパターンニングして形成された
構造の反射型ＴＦＴアレイ基板。
【００３９】v) 前記一層かつ同一材料からなる金属膜
層が、アルミニウムまたはアルミニウム合金である反射
型ＴＦＴアレイ基板。
【００４０】vi) 前記ｉ型シリコン半導体膜が、不純物
を混入させないｉ型アモルファスシリコン膜であり、前
記不純物シリコン半導体膜が、ｎ型不純物を混入させた
ｎ型アモルファスシリコン膜である反射型ＴＦＴアレイ
基板。
【００４１】vii) 前記ソース金属配線を含むソース配
線積層層は、シリコン半導体膜とコンタクト金属膜とソ
ース金属膜とが順次積層された３層構造である反射型Ｔ
ＦＴアレイ基板。
【００４２】viii) 絶縁性基板（１）表面と前記不純物
を混入させないｉ型シリコン半導体膜の間に、アンダー
コート膜（２）が積層された反射型ＴＦＴアレイ基板。
【００４３】〔４〕上記反射型のＴＦＴアレイ基板を用
いた反射型液晶表示装置に関する発明 絶縁性基板上に反射型画素電極と反射型画素電極を駆動
するＴＦＴとがマトリックス状に形成された反射型のＴ
ＦＴアレイ基板の表面に、更に液晶配向膜の形成された
第１の基板と、カラーフィルターとこのカラーフィルタ
ー上に対向電極が載置された第２の基板とが、電極面を
内側にして対向し、両基板の隙間に液晶が封入された構
造の反射型の液晶表示装置において、前記反射型ＴＦＴ
アレイ基板が、絶縁性基板（１）上に堆積されたシリコ
ン半導体膜と、前記シリコン半導体膜のチャネル領域の
上に形成されたゲート絶縁膜（４’）と、前記ゲート絶
縁膜（４’）の上に形成されたゲート電極（５’）と、
前記ゲート電極（５’）の表面を覆うゲート電極金属酸
化膜（７）と、前記ゲート電極金属酸化膜（７）の上面
において互いに離間する電極であって、前記ゲート電極
金属酸化膜（７）の少なくともソース領域側の側面とソ
ース領域を覆うソース電極（４２）と、前記ゲート電極
金属酸化膜（７）の少なくともドレイン領域側の側面と
ドレイン領域を覆うドレイン電極（４３）とを有し、前
記ドレイン電極（４３）が反射型画素電極を兼ねる構造
であることを特徴とする反射型の液晶表示装置。
【００４４】上記装置は、次の構成の製造方法により製
造することができる。すなわち、絶縁性基板（１）上に
堆積されたシリコン半導体膜と、前記シリコン半導体膜
のチャネル領域の上に形成されたゲート絶縁膜（４’）
と、前記ゲート絶縁膜（４’）の上に形成されたゲート
電極（５’）と、前記ゲート電極（５’）の表面を覆う
ゲート電極金属酸化膜（７）と、前記ゲート電極金属酸
化膜（７）の上面において互いに離間する電極であっ
て、前記ゲート電極金属酸化膜（７）の少なくともソー
ス領域側の側面とソース領域を覆うソース電極（４２）
と、前記ゲート電極金属酸化膜（７）の少なくともドレ
イン領域側の側面とドレイン領域を覆うドレイン電極
（４３）とを有し、前記ドレイン電極（４３）が反射型
画素電極を兼ねる構造の反射型ＴＦＴアレイ基板を作製
する工程と、前記反射型ＴＦＴアレイ基板の表面に液晶
配向膜を形成する第１の基板作製工程と、前記第１の基
板と、カラーフィルター群と対向電極とが載置された第
２の基板とを、電極面を内側にして重ね合わせ、両基板
の間隙に液晶を封入し液晶セルとなす液晶セル組立工程
と、を備える液晶表示装置の製造方法であって、前記反
射型ＴＦＴアレイ基板作製工程が、少なくとも、絶縁性
基板（１）上に不純物を混入しないｉ型シリコン半導体
膜層（３）と、ゲート絶縁膜層（４）と、ゲート金属膜
層（５）とを順次積層する第１積層ステップと、第１の
レジストパターン（６）を用いたフォトリソグラフィ法
で、前記ゲート金属膜層（５）をエッチングしゲート電
極（５’）及びこれに電気接続するゲート金属配線パタ
ーンを形成する第１フォトリソステップと、前記ゲート
電極（５’）およびゲート金属配線パターンの表面を酸
化し、前記ゲート電極（５’）の上面及び側面を覆うゲ
ート電極金属酸化膜（７）と、ゲート金属配線パターン
の上面及び側面を覆うゲート金属配線酸化膜とを形成す
る金属酸化膜形成ステップと、前記酸化膜をマスクに前
記ゲート絶縁膜層（４）をエッチングしゲート絶縁膜
（４’）を形成するゲート絶縁膜形成ステップと、前記
ゲート絶縁膜形成ステップの後、不純物を混入させた不
純物シリコン半導体膜層（８）とコンタクト金属膜層
（９）と光反射性のソース・ドレイン金属膜層（１０）
とを順次積層する第２積層ステップと、第２のレジスト
パターン（４１）を用いたフォトリソグラフィ法で、前
記第２積層ステップで積層した各層およびｉ型シリコン
半導体膜層（３）を順次エッチングし、ソース電極と、
反射型画素電極を兼ねるドレイン電極とを形成する第２
フォトリソステップと、を有することを特徴とする反射
型の液晶表示装置の製造方法により製造することができ
る。
【００４５】この製造方法において、前記反射型ＴＦＴ
アレイ基板作製工程と配向膜形成工程との間に、前記反
射型ＴＦＴアレイ基板の表面を保護膜で覆う保護膜形成
ステップを追加したことができ、この保護膜として、シ
リカ等の無機物を使用することができる。
【００４６】なお、上記構成の反射型液晶表示装置の主
要要素は、反射型ＴＦＴアレイ基板であり、反射型ＴＦ
Ｔアレイ基板については既に説明した。よって、ここで
の説明を省略する。
【００４７】〔５〕インプレインスイッチング方式のＴ
ＦＴアレイ基板（Ａ）に関する発明 絶縁性基板（１）上に第１の櫛形画素電極部（７９）
と、対向電極としての第２の櫛形画素電極部（８０）
と、前記第１の櫛形画素電極（７９）を駆動するＴＦＴ
（７８）とがマトリックス状に形成されたインプレーン
スイッチング方式ＴＦＴアレイ基板であって、前記ＴＦ
Ｔ（７８）は、絶縁性基板（１）上に堆積されたシリコ
ン半導体膜と、前記シリコン半導体膜のチャネル領域の
上に形成されたゲート絶縁膜（７３）と、前記ゲート絶
縁膜（７３）の上に形成されたゲート電極（７１）と、
前記ゲート電極（７１）の表面を覆うゲート電極金属酸
化膜（７２）と、前記ゲート電極金属酸化膜（７２）の
上面において互いに離間する電極であって、前記ゲート
電極金属酸化膜（７２）の少なくともソース領域側の側
面とソース領域を覆うソース電極（７６’）と、前記ゲ
ート電極金属酸化膜（７２）の少なくともドレイン領域
側の側面とドレイン領域を覆うドレイン電極（７６”）
と、を有する構造であり、前記第１の櫛形画素電極部
（７９）は、前記ＴＦＴ（７８）の形成された部位以外
の基板部位に形成され、前記絶縁性基板（１）上に堆積
された第１画素シリコン半導体膜（３”）と、前記第１
画素シリコン半導体膜（３”）上に形成された第１画素
絶縁膜（７３’）と、前記第１画素絶縁膜（７３’）の
上に形成された第１画素電極（７１’）と、前記第１画
素電極（７１’）の上面および側面を覆う第１画素電極
酸化膜（７２’）とで構成されている、ことを特徴とす
るインプレーンスイッチング方式のＴＦＴアレイ基板。
【００４８】上記インプレーンスイッチング方式のＴＦ
Ｔアレイ基板は、２枚のフォトマスクを使用する次の構
成の製造方法により製造することができる。すなわち、
絶縁性基板（１）上に堆積されたシリコン半導体膜と、
前記シリコン半導体膜のチャネル領域の上に形成された
ゲート絶縁膜（７３）と、前記ゲート絶縁膜（７３）の
上に形成されたゲート電極（７１）と、前記ゲート電極
（７１）の表面を覆うゲート電極金属酸化膜（７２）
と、前記ゲート電極金属酸化膜（７２）の上面において
互いに離間する電極であって、前記ゲート電極金属酸化
膜（７２）の少なくともソース領域側の側面とソース領
域を覆うソース電極（７６’）と、前記ゲート電極金属
酸化膜（７２）の少なくともドレイン領域側の側面とド
レイン領域を覆うドレイン電極（７６”）と、を有する
構造のＴＦＴ（７８）と、前記ＴＦＴ（７８）の形成さ
れた部位以外の基板部位に形成され、前記絶縁性基板
（１）上に堆積された第１画素シリコン半導体膜
（３”）と、前記第１画素シリコン半導体膜（３”）上
に形成された第１画素絶縁膜（７３’）と、前記第１画
素絶縁膜（７３’）の上に形成された第１画素電極（７
１’）と、前記第１画素電極（７１’）の上面および側
面を覆う第１画素電極酸化膜（７２’）とで構成された
第１の櫛形画素電極部（７９）と、対向電極部としての
第２の櫛形画素電極部（８０）と、が同一基板上に形成
されてなるインプレーンスイッチング方式のＴＦＴアレ
イ基板を製造する方法であって、絶縁性基板（１）上に
不純物を混入しないｉ型シリコン半導体膜層（３）と、
ゲート絶縁膜層（４）と、ゲート金属膜層（５）とを順
次積層する第１積層ステップと、第１のレジストパター
ン（７０）を用いたフォトリソグラフィ法で、前記ゲー
ト金属膜層（５）をエッチングしゲート電極（７１）及
びこれに電気接続するゲート金属配線パターン、並びに
第１画素電極（７１’）を形成する第１フォトリソステ
ップと、前記ゲート電極（７１）およびゲート金属配線
パターン並びに第１画素電極（７１’）の表面を酸化
し、ゲート電極（７１）の上面及び側面を覆うゲート電
極金属酸化膜（７２）と、ゲート金属配線パターンの上
面及び側面を覆うゲート金属配線酸化膜と、第１画素電
極（７１’）の上面及び側面を覆う第１画素電極酸化膜
（７２’）を形成する金属酸化膜形成ステップと、前記
酸化膜をマスクにゲート絶縁膜層（４）をエッチングし
ゲート絶縁膜（７３）及び第１画素絶縁膜（７３’）を
形成する絶縁膜形成ステップと、前記ゲート絶縁膜形成
ステップの後、不純物を混入させた不純物シリコン半導
体膜層（７４）とコンタクト金属膜層（７５）とソース
・ドレイン金属膜層（７６）とを順次積層する第２積層
ステップと、第２のレジストパターン（７７）を用いた
フォトリソグラフィ法で、前記第２積層ステップで積層
したソース・ドレイン金属膜層（７６）とコンタクト金
属膜層（７５）と不純物を混入させた不純物シリコン半
導体膜層（７４）と不純物を混入させないｉ型シリコン
半導体膜層（３）とを順次エッチングし、ＴＦＴ（７
８）と第２の櫛形画素電極部（８０）と第１の櫛形画素
電極部（７９）とを形成する第２フォトリソステップ
と、を少なくとも備えるインプレーンスイッチング方式
のＴＦＴアレイ基板の製造方法により製造することがで
きる。
【００４９】ここで、上記製造方法における前記酸化膜
形成ステップにおいて、陽極酸化法を用いることができ
る。
【００５０】また、前記ｉ型シリコン半導体膜層（３）
を、不純物を混入しないｉ型アモルファスシリコン膜層
とし、前記不純物シリコン半導体膜層（７４）を、ｎ型
不純物を混入させたｎ型不純物アモルファスシリコン膜
層とすることができる。
【００５１】また、前記第２の櫛形画素電極部（８０）
は、シリコン半導体膜層を含むソース領域上の各層から
なる積層構造と同一に形成することができる。
【００５２】また、前記第２積層ステップにおいて、コ
ンタクト金属膜層（７５）とソース・ドレイン金属膜層
（７６）とを同一材料で１層で形成することができる。
【００５３】また、前記第１積層ステップにおいて、絶
縁性基板（１）とシリコン半導体膜の間にアンダーコー
ト膜を形成することができる。
【００５４】更に、上記インプレーンスイッチング方式
のＴＦＴアレイ基板の製造方法によると、例えば次のよ
うな構造のＴＦＴアレイ基板を製造することができる。 i)前記ゲート電極金属酸化膜（７２）および第１画素電
極酸化膜（７２’）は、電極金属の表面を陽極酸化法で
酸化した陽極酸化膜であることを特徴とする、インプレ
ーンスイッチング方式のＴＦＴアレイ基板。
【００５５】ii) 前記シリコン半導体膜のチャネル領域
は、不純物を混入しないｉ型シリコン半導体膜（３’）
で構成され、ソース領域およびドレイン領域は、不純物
を混入しないｉ型シリコン半導体膜（３’）と不純物を
混入した不純物シリコン半導体膜（７４’）の二層で構
成されていることを特徴とするインプレーンスイッチン
グ方式のＴＦＴアレイ基板。
【００５６】iii) 前記不純物シリコン半導体膜（７
４’）は、前記ゲート電極金属酸化膜（７２）の側面を
直接覆っていることを特徴とするインプレーンスイッチ
ング方式のＴＦＴアレイ基板。
【００５７】iv)前記不純物シリコン半導体膜（７
４’）とソース電極（７６’）の間、および前記不純物
シリコン半導体膜とドレイン電極（７６”）の間に、更
にコンタクト電極（７５’）が介在されていることを特
徴とするインプレーンスイッチング方式のＴＦＴアレイ
基板。
【００５８】v) 前記第２の櫛形画素電極部（８０）
は、ＴＦＴ（７８）および第１の櫛形画素電極部（７
９）の形成された基板部位以外の絶縁性基板（１）上に
形成され、少なくとも前記シリコン半導体膜と同質のシ
リコン半導体膜の層と、前記ソース電極（７６’）と同
質の金属膜の層とが積層された構造であることを特徴と
するインプレーンスイッチング方式のＴＦＴアレイ基
板。
【００５９】〔６〕上記インプレーンスイッチング方式
のＴＦＴアレイ基板（Ａ）を用いたインプレーンスイッ
チング方式の液晶表示装置（Ａ）に関する発明 絶縁性基板（１）上に第１の櫛形画素電極部（７９）
と、対向電極としての第２の櫛形画素電極部（８０）
と、前記第１の櫛形画素電極を駆動するＴＦＴ（７８）
とがマトリックス状に形成されたインプレーンスイッチ
ング方式のＴＦＴアレイ基板の表面に更に液晶配向膜が
形成された第１の基板と、少なくともカラーフィルター
を備えた第２の基板とが、画素電極及びカラーフィルタ
ー面を内側にして対向し、両基板の隙間に液晶が封入さ
れた構造のインプレーンスイッチング方式の液晶表示装
置であって、前記ＴＦＴ（７８）が、絶縁性基板（１）
上に堆積されたシリコン半導体膜と、前記シリコン半導
体膜のチャネル領域の上に形成されたゲート絶縁膜（７
３）と、前記ゲート絶縁膜（７３）の上に形成されたゲ
ート電極（７１）と、前記ゲート電極（７１）の表面を
覆うゲート電極金属酸化膜（７２）と、前記ゲート電極
金属酸化膜（７２）の上面において互いに離間する電極
であって、前記ゲート電極金属酸化膜（７２）の少なく
ともソース領域側の側面とソース領域を覆うソース電極
（７６’）と、前記ゲート電極金属酸化膜（７２）の少
なくともドレイン領域側の側面とドレイン領域を覆うド
レイン電極（７６”）と、を有する構造であり、前記第
１の櫛形画素電極部（７９）が、前記ＴＦＴ（７８）の
形成された部位以外の基板部位に形成され、前記絶縁性
基板（１）上に堆積された第１画素シリコン半導体膜
（３”）と、前記第１画素シリコン半導体膜（３”）上
に形成された第１画素絶縁膜（７３’）と、前記第１画
素絶縁膜（７３’）の上に形成された第１画素電極（７
１’）と、前記第１画素電極（７１’）の上面および側
面を覆う第１画素電極酸化膜（７２’）とで構成されて
いる、ことを特徴とするインプレーンスイッチング方式
の液晶表示装置。
【００６０】上記構成において、前記ゲート電極金属酸
化膜（７２）および第１画素電極酸化膜（７２’）は、
電極金属の表面を陽極酸化法で酸化した陽極酸化膜とす
ることができる。
【００６１】また、前記第２の櫛形画素電極部（８０）
の構造は、ソース領域上のシリコン半導体膜層を含む各
層からなる積層構造と同一とすることができる。
【００６２】また、前記インプレーンスイッチング方式
のＴＦＴアレイ基板表面と液晶配向膜との間に保護膜が
介在されている構造とすることができる。
【００６３】なお、以上の構成を採用した場合における
作用効果は他の発明の構成で説明した内容と同様であ
る。
【００６４】〔７〕インプレーンスイッチング方式のＴ
ＦＴアレイ基板（Ｂ）に関する発明 ここで、上記したインプレーンスイッチング方式ＴＦＴ
アレイ基板とここに記載するインプレーンスイッチング
方式ＴＦＴアレイ基板を区別する必要があるときには、
上記基板をインプレーンスイッチング方式ＴＦＴアレイ
基板（Ａ）とし、ここで説明するアレイ基板をインプレ
ーンスイッチング方式のＴＦＴアレイ基板（Ｂ）と表記
する。
【００６５】絶縁性基板（１）上に第１の櫛形画素電極
部（１０４）と、対向電極としての第２の櫛形画素電極
部（１０３）と、前記第１の櫛形画素電極を駆動するＴ
ＦＴ（７８）とがマトリックス状に形成されたインプレ
ーンスイッチング方式のＴＦＴアレイ基板であって、前
記ＴＦＴ（７８）は、絶縁性基板（１）上に堆積された
シリコン半導体膜と、前記シリコン半導体膜のチャネル
領域の上に形成されたゲート絶縁膜（７３）と、前記ゲ
ート絶縁膜（７３）の上に形成されたゲート電極（７
１）と、前記ゲート電極（７１）の表面を覆うゲート電
極金属酸化膜（７２）と、前記ゲート電極金属酸化膜
（７２）の上面において互いに離間する電極であって、
前記ゲート電極金属酸化膜（７２）の少なくともソース
領域側の側面とソース領域を覆うソース電極（７６’）
と、前記ゲート電極金属酸化膜（７２）の少なくともド
レイン領域側の側面とドレイン領域を覆うドレイン電極
（７６”）と、を有する構造であり、前記第１の櫛形画
素電極部（１０４）は、前記ＴＦＴ（７８）の形成され
た部位以外の基板部位に形成され、前記ＴＦＴ（７８）
および前記第１の櫛形画素電極部（１０４）の表面は、
保護膜（１０１）で覆われており、前記第２の櫛形画素
電極部（７９）は、前記保護膜（１０１）上でかつれ前
記ＴＦＴ（７８）および前記第１の櫛形画素電極部（１
０４）の形成された部位以外の基板部位に形成されてい
る、ことを特徴とするインプレーンスイッチング方式の
ＴＦＴアレイ基板。
【００６６】この構成のインプレーンスイッチング方式
のＴＦＴアレイ基板（Ｂ）は、例えば次の製造方法によ
り製造することができる。すなわち、絶縁性基板（１）
上に堆積されたシリコン半導体膜と、前記シリコン半導
体膜のチャネル領域の上に形成されたゲート絶縁膜（７
３）と、前記ゲート絶縁膜（７３）の上に形成されたゲ
ート電極（７１）と、前記ゲート電極（７１）の表面を
覆うゲート電極金属酸化膜（７２）と、前記ゲート電極
金属酸化膜（７２）の上面において互いに離間する電極
であって、前記ゲート電極金属酸化膜（７２）の少なく
ともソース領域側の側面とソース領域を覆うソース電極
（７６’）と、前記ゲート電極金属酸化膜（７２）の少
なくともドレイン領域側の側面とドレイン領域を覆うド
レイン電極（７６”）と、を有する構造のＴＦＴ（７
８）と、前記ＴＦＴ（７８）の形成された部位以外の基
板部位に形成された第１の櫛形画素電極部（１０４）
と、前記ＴＦＴ（７８）および前記第１の櫛形画素電極
部（１０４）を含む基板表面を覆う保護膜（１０１）
と、前記ＴＦＴ（７８）および前記第１の櫛形画素電極
部（１０４）の形成された部位以外の基板の表面で、か
つ前記保護膜（１０１）上に形成された対向電極として
の第２の櫛形画素電極（１０３）と、を有するインプレ
ーンスイッチング方式ＴＦＴアレイ基板の製造方法であ
って、前記製造方法は、絶縁性基板（１）上に不純物を
混入しないｉ型シリコン半導体膜層（３）と、ゲート絶
縁膜層（４）と、ゲート金属膜層（５）とを順次積層す
る第１積層ステップと、第１のレジストパターン（１０
０）を用いたフォトリソグラフィ法で、前記ゲート金属
膜層（５）をエッチングしゲート電極（７１）及びこれ
に電気接続するゲート金属配線パターンを形成する第１
フォトリソステップと、前記ゲート電極（７１）および
ゲート金属配線パターンの表面を酸化し、ゲート電極
（７１）の上面及び側面を覆うゲート電極金属酸化膜
（７２）と、ゲート金属配線パターンの上面及び側面を
覆うゲート金属配線酸化膜とを形成する金属酸化膜形成
ステップと、前記酸化膜をマスクにゲート絶縁膜層
（４）をエッチングしゲート絶縁膜（７３）を形成する
絶縁膜形成ステップと、前記ゲート絶縁膜形成ステップ
の後、不純物を混入させた不純物シリコン半導体膜層
（７４）とコンタクト金属膜層（７５）とソース・ドレ
イン金属膜層（７６）とを順次積層する第２積層ステッ
プと、第２のレジストパターン（１０２）を用いたフォ
トリソグラフィ法で、前記第２積層ステップで積層した
ソース・ドレイン金属膜層（７６）とコンタクト金属膜
層（７５）と不純物を混入させた不純物シリコン半導体
膜層（７４）と不純物を混入させないｉ型シリコン半導
体膜層（３）とを順次エッチングし、ＴＦＴ（７８）と
第１の櫛形画素電極部（１０４）とを形成する第２フォ
トリソステップと、前記第２フォトリソステップ後、基
板表面に形成された前記ＴＦＴ（７８）および前記第１
の櫛形画素電極部（１０４）の表面を覆う保護膜層（１
０１）を堆積する保護膜堆積ステップと、前記保護膜層
（１０１）上に第２の櫛形画素電極形成用の金属膜層を
堆積する金属膜堆積ステップと、前記金属膜堆積ステッ
プの後、第３のレジストパターン（１０６）を用いたフ
ォトリソグラフィ法で、前記金属膜層をエッチングし、
対向電極としての第２の櫛形画素電極（１０３）を形成
する第２櫛形画素電極形成第３フォトリソステップと、
を少なくとも備えるインプレーンスイッチング方式のＴ
ＦＴアレイ基板の製造方法により製造することができ
る。
【００６７】上記インプレーンスイッチング方式のＴＦ
Ｔアレイ基板の製造方法においては、前記金属酸化膜形
成ステップにおける酸化方法を、陽極酸化法とすること
ができる。
【００６８】また、前記ｉ型シリコン半導体膜層（３）
を、不純物を混入しないｉ型アモルファスシリコン膜層
とし、前記不純物シリコン半導体膜層（７４）を、ｎ型
不純物を混入させたｎ型不純物アモルファスシリコン膜
層とすることができる。
【００６９】また、前記第１の櫛形画素電極部（１０
４）は、シリコン半導体膜層を含むドレイン領域上の各
層からなる積層構造と同一の構造とすることができる。
【００７０】また、前記第２積層ステップにおいて、コ
ンタクト金属膜層（７５）とソース・ドレイン金属膜層
（７６）とを同一材料で１層で形成することができる。
【００７１】また、前記第１積層ステップにおいて、絶
縁性基板（１）とシリコン半導体膜の間にアンダーコー
ト膜を形成することができる。
【００７２】更に、上記インプレーンスイッチング方式
のＴＦＴアレイ基板の製造方法によると、例えば次のよ
うな構造のインプレーンスイッチング方式のＴＦＴアレ
イ基板を製造することができる。
【００７３】i)前記ゲート電極金属酸化膜（７２）は、
電極金属の表面を陽極酸化法で酸化した陽極酸化膜であ
ることを特徴とするインプレーンスイッチング方式のＴ
ＦＴアレイ基板。
【００７４】ii) 前記第１の櫛形画素電極部（１０４）
は、ソース領域上のシリコン半導体膜層を含む積層構造
と同一の積層構造で形成されていることを特徴とするイ
ンプレーンスイッチング方式のＴＦＴアレイ基板。
【００７５】iii)前記第２の櫛形画素電極部（１０３）
は、ソース電極（７６’）と同質の金属で構成されてい
ることを特徴とするインプレーンスイッチング方式のＴ
ＦＴアレイ基板。
【００７６】iv) 前記ｉ型シリコン半導体膜層（３）
が、不純物を混入しないｉ型アモルファスシリコン膜層
であり、前記不純物シリコン半導体膜層（７４）が、ｎ
型不純物を混入させたｎ型不純物アモルファスシリコン
膜層であることを特徴とするインプレーンスイッチング
方式のＴＦＴアレイ基板。
【００７７】〔８〕上記インプレーンスイッチング方式
のＴＦＴアレイ基板（Ｂ）を用いたインプレーンスイッ
チング方式の液晶表示装置（Ｂ）に関する発明 第１の櫛形画素電極部（１０４）と、前記第１の櫛形画
素電極を駆動するＴＦＴ（７８）と、少なくとも前記第
１の櫛形画素電極部（１０４）とＴＦＴ（７８）の表面
を覆うシリコン保護膜の上に形成された対向電極として
の第２の櫛形画素電極部（１０３）と、を有するインプ
レーンスイッチング方式のＴＦＴアレイ基板の表面に更
に液晶配向膜の形成された第１の基板と、少なくともカ
ラーフィルターを備える第２の基板とが、画素電極及び
カラーフィルター面を内側にして対向し、両基板の隙間
に液晶が封入された構造のインプレーンスイッチング方
式の液晶表示装置であって、前記ＴＦＴ（７８）が、絶
縁性基板（１）上に堆積されたシリコン半導体膜と、前
記シリコン半導体膜のチャネル領域の上に形成されたゲ
ート絶縁膜（７３）と、前記ゲート絶縁膜（７３）の上
に形成されたゲート電極（７１）と、前記ゲート電極
（７１）の表面を覆うゲート電極金属酸化膜（７２）
と、前記ゲート電極金属酸化膜（７２）の上面において
互いに離間する電極であって、前記ゲート電極金属酸化
膜（７２）の少なくともソース領域側の側面とソース領
域を覆うソース電極（７６’）と、前記ゲート電極金属
酸化膜（７２）の少なくともドレイン領域側の側面とド
レイン領域を覆うドレイン電極（７６”）と、を有する
構造であり、前記第１の櫛形画素電極部（１０４）が、
前記ＴＦＴ（７８）の形成された部位以外の基板部位に
形成され、前記ＴＦＴ（７８）および前記第１の櫛形画
素電極部（１０４）の表面が、保護膜（１０１）で覆わ
れており、前記第２の櫛形画素電極部（７９）が、前記
保護膜（１０１）上でかつれ前記ＴＦＴ（７８）および
前記第１の櫛形画素電極部（１０４）の形成された部位
以外の基板部位に形成されている、ことを特徴とするイ
ンプレーンスイッチング方式の液晶表示装置。
【００７８】上記構成において、前記ゲート電極金属酸
化膜（７２）および第１画素電極酸化膜（７２’）は、
電極金属の表面を陽極酸化法で酸化した陽極酸化膜とす
ることができる。
【００７９】また、前記第１の櫛形画素電極部（１０
４）の構造が、ソース領域上のシリコン半導体膜層を含
む各層からなる積層構造と同一とるうことができる。
【００８０】また、前記インプレーンスイッチング方式
のＴＦＴアレイ基板表面と液晶配向膜との間に第２の保
護膜が介在された構造とすることができる。なお、これ
らの構成における作用効果については、他の発明の構成
で説明したと同様である。
【００８１】
【発明の実施の形態】本発明の実施の形態を実施例に基
づいて具体的に説明する。 （実施例１）良く洗浄した透明ガラス基板からなる絶縁
性基板１の表面にアンダーコート膜２として、ＳｉＯ2
膜をＣＶＤ法で４００ｎｍ厚に堆積した。次ぎに、不純
物を混入しないｉ型シリコン半導体膜層３として、不純
物を混入させないｉ型アモルファスシリコン膜（ａ- Ｓ
ｉ膜）をプラズマＣＶＤ法で５０ｎｍ厚に堆積した。更
にゲート絶縁膜層４として、プラズマＣＶＤ法を用いて
ＳｉＮｘ膜を１５０ｎｍ厚に堆積した。更にゲート電極
およびゲート金属配線用のゲート金属膜層５として、ス
パッタリング法を用いてＡｌ−Ｚｒ（９７：３）合金か
らなるＡｌ−Ｚｒ金属膜を２００ｎｍ程度の膜厚に堆積
した（図１ａ）。これらの操作は真空中で連続して行っ
た。
【００８２】次に、ゲート金属膜層５上に通常の方法で
第１のホトマスクを用いて第１回目のホトリソ用の第１
レジストパターン６を形成し（図１ｂ）、ゲート金属膜
層５を選択的にエッチングし、ゲート電極５’（図１
ｃ）およびゲート電極５’に接続するゲート金属配線パ
ターン（不図示）を形成した。次いで、前記第１レジス
トパターン６を除去した後、硼酸アンモニアを用いて調
製したｐＨ約７の電解液に基板を漬け、前記ゲート金属
配線に通電する方法（以下、陽極酸化法という）により
ゲート電極５’とゲート金属配線の表面（上面および側
面）を陽極酸化し、Ａｌ2 Ｏ3 を主成分とする絶縁性の
金属酸化膜でゲート電極５’とゲート金属配線の表面を
覆った。
【００８３】次いで、ゲート電極５’の表面に形成され
たゲート電極金属酸化膜７をマスクに、ゲート絶縁膜層
（ＳｉＮｘ膜）４をエッチングしゲート絶縁膜４’を形
成した（図２ａ）。
【００８４】更に、不純物を混入させた不純物シリコン
半導体膜層８として、プラズマＣＶＤ法を用いｎ型不純
物であるリンを含むアモルファスシリコン（ｎ+ ・ａ-
Ｓｉ）を基板上に５０ｎｍ厚に堆積し、更にコンタクト
金属膜層９として、スパッタリング法を用いてＴｉ金属
膜を１００ｎｍ程度蒸着した。更にソース・ドレイン金
属膜層１０として、Ａｌ−Ｚｒ合金からなるＡｌ−Ｚｒ
金属膜を２００ｎｍの膜厚に蒸着した（図２ｂ）。
【００８５】次ぎに、ソース・ドレイン金属膜層１０上
に、第２のホトマスクを用いて第２回目のホトリリソ用
レジストパターン１１を形成し、これをマスクに、ソー
ス・ドレイン金属膜層１０、コンタクト金属膜層９、不
純物シリコン半導体膜層８、ｉ型シリコン半導体膜層３
を順次エッチングし、Ａｌ−Ｚｒ金属膜からなるソース
電極１２およびドレイン電極１３とこれらに接続された
ソース・ドレイン金属配線、Ｔｉ金属膜からなるコンタ
クト電極９’、不純物シリコン半導体膜８’と不純物を
混入しないｉ型シリコン半導体膜３’の二層からなるソ
ース・ドレイン領域、ｉ型シリコン半導体膜３’からな
るチャネル領域を有するＴＦＴを形成した（図２ｃ）。
【００８６】この後、さらに透明電極用として１００ｎ
ｍ程度の膜厚のインジュウム錫酸化膜層１４をスパッタ
リング法を用いて積層した。そして、この上に通常の方
法で第３のホトマスクを用いて第３回目のホトリソ用第
３レジストパターン１５を形成し（図３ａ）、これをマ
スクにインジュウム錫酸化膜層１４をエッチングし透明
画素電極１４’を形成した（図３ｂ）。
【００８７】更に、シラザン系の熱分解性シリカを用い
た印刷焼成法により、ＴＦＴ１６と画素電極１４’を覆
う３００ｎｍ厚の保護膜層１７を形成し（図３ｃ）、こ
のシリカ保護膜層１７をマスクに基板周囲のソース・ゲ
ート金属配線表面の金属酸化膜をエッチング除去し、外
部駆動回路と接続するための出入力端子を形成した。
【００８８】以上により図３ｃに示す構造のＴＦＴアレ
イ基板１８を製造した。この製造方法によると、透過型
液晶表示装置に好適に使用することのできるＴＦＴアレ
イ基板を、３枚のホトマスクの使用で製造することがで
きる。
【００８９】ここで、上記製造方法においては、ゲート
電極およびゲート金属配線の表面（上面および側面）を
陽極酸化法で酸化したが、この方法によると、確実かつ
効率的にゲート電極およびゲート金属配線の表面を絶縁
膜で覆うことができる。また、上記製造方法では、陽極
酸化法で形成したゲート電極金属酸化膜７をマスクにし
てゲート絶縁膜層４をエッチングしゲート絶縁膜４’を
形成したが、この方法であるとゲート電極金属酸化膜７
の下部にアンダーカット部を生じない。
【００９０】なお、ゲート電極金属酸化膜７を形成する
前に、レジストパターン６、ゲート電極５’およびゲー
ト金属配線をマスクにゲート絶縁膜層４をエッチングす
る方法によりゲート絶縁膜４’を形成し、しかる後にゲ
ート電極５’およびゲート金属配線を陽極酸化してもよ
い。但し、この方法であると、陽極酸化により金属膜が
膨張するために、ゲート電極金属酸化膜７の下部にアン
ダーカット部を生じる。
【００９１】上記実施例１のＴＦＴアレイ基板では、ソ
ース電極およびソース金属配線を含む層（以下ソース配
線層という）が、半導体膜（ｎ+ ・ａ- Ｓｉ膜）とコン
タクト電極（Ｔｉ金属膜）とソース金属配線としてのソ
ース・ドレイン金属膜（Ａｌ−Ｚｒ金属膜）の３層構造
となっている。この構造であるとソース金属配線のみの
一層構造のソース配線層に比較しソース配線抵抗を小さ
くできる。
【００９２】また、実施例１のＴＦＴアレイ基板は、ゲ
ート電極５’とコンタクト電極９’との間にゲート電極
金属酸化膜７と不純物シリコン半導体膜（ｎ+ ・ａ- Ｓ
ｉ膜）８’との二層が介在する構造となっているので、
ゲート電極−ドレイン電極間の絶縁耐圧がよい。更にこ
の構造では、ソース・ドレイン電極１２・１３（Ａｌ−
Ｚｒ金属膜）と不純物シリコン半導体膜８’の間にＴｉ
金属膜からなるコンタクト電極９’が介在されている
が、このコンタクト電極９’は、Ａｌ−Ｚｒ金属膜中の
Ａｌのチャネル層への侵入（マイグレーション）を抑制
する。よって、この構成であると、Ａｌの混入に起因す
るトランジスター特性の劣化を防止できる。
【００９３】さらにソース金属配線とゲート金属配線
が、絶縁性の金属酸化膜とｎ+ ・ａ-Ｓｉ膜を介して交
差する構造であるので、ゲート金属配線とソース金属配
線間の絶縁耐圧に優れる。
【００９４】また、実施例１の製造方法によると、チャ
ネル領域以外の部分では、ｉ型シリコン半導体膜（ｉ型
ａ−Ｓｉ膜、なおｉ型の低温ポリシリコン膜でもよい）
に不純物シリコン半導体膜（ｎ+ ・ａ−Ｓｉ膜）が積層
された構造となるので、ソース・ドレイン領域を形成す
るための不純物拡散工程が不要となる。また、ゲート電
極上のｎ+ ・ａ−Ｓｉ膜は、ゲート電極表面の酸化膜に
到達するまでエッチングする方法により容易に除去でき
るので、上記製造方法によると、ｎ−チャネルＴＦＴア
レイ基板の製造コストを低減できる。
【００９５】また、上記製造方法では、ガラス基板
（１）表面にアンダーコート膜（２）を形成し、その上
に半導体膜（ｉ型ａ−Ｓｉ膜）とゲート絶縁膜とを連続
して形成するので、界面準位の発生の少ないチャネル部
を構成できる。またアンダーコート膜が、ガラス基板中
の不純物の半導体膜（３）への拡散を阻止するので、駆
動安定性に優れたＴＦＴが実現する。
【００９６】更に、上記製造方法において、ソース金属
配線とコンタクト電極とを同一の材質、例えばＴｉ金属
膜で一層で形成するようにすると、更に工程数を減らす
ことができる。
【００９７】（実施例２）実施例２は、上記実施例１と
同様にして作製したＴＦＴアレイ基板を用いた液晶表示
装置に関する。実施例２にかかる装置の概要を表した断
面図を図４に示す。先ず実施例１と同様にして３枚のマ
スクを用いて、第１の透明画素電極群２１とこの電極を
駆動するトランジスター群２２とこれらを覆うシリカ保
護膜１７（図４には図示されていない）を有するＴＦＴ
アレイ基板（第１の基板２３）を製造した。なお、この
ＴＦＴアレイ基板は、前記実施例１のＴＦＴアレイ基板
１８と実質的に同じである。
【００９８】他方、対向基板として、ガラス基板上にカ
ラーフィルター群２４と第２の透明電極（共通電極）２
５と保護膜１７（この保護膜としては、シリカ保護膜ま
たはチッ化シリコン保護膜が好適に使用できる）を有す
る第２の基板２６を公知の方法で作成した。
【００９９】次ぎに、上記第１および第２の基板の表面
に、それぞれポリイミド樹脂を塗布し加熱硬化して被膜
となし、この被膜の表面を一定方向にラビングして液晶
配向膜２７となした。この後、第１の基板２３と第２の
基板２６とを、電極が対向するように位置合わせし、液
晶の配向方向が９０度ねじれるようにし、スペーサー２
８と接着剤２９で約５ミクロンのギャップを保った空セ
ルを作製した。この空セルのギャップ内にＴＮ液晶（Ｚ
ＬＩ１４７９２；メルク社製）３０を注入し封口した
後、セルの両外側に偏光板３１、３２をクロスニコルに
配置し、図４に示す透過型液晶表示装置を完成させた。
【０１００】この装置の外側にバックライト３３を配置
し基板２３の全面に光を照射しながら、ビデオ信号を用
いて各々のトランジスタを駆動させたところ、矢印Ａの
方向に鮮明なカラー映像を表示できることが確認され
た。
【０１０１】なお、保護膜材料としては、無機物である
シリカ膜やチッ化珪素膜が好適に使用でき、特にゾルゲ
ル型のシリカ系無機物を用いると印刷法で選択的にシリ
カ膜を形成できるので都合がよい。但し、保護膜を設け
ることなく、直接、ＴＦＴ面に液晶配向膜を形成しても
よいことは勿論である。
【０１０２】（実施例３）実施例３では、２枚のマスク
を使用する製造方法により、反射型液晶表示装置を作製
した。実施例３にかかる反射型液晶表示装置の製造方法
においては、ガラス基板上に順次堆積層を形成するステ
ップ、すなわち前記図１ａ〜ｃ、図２ａ〜ｂに示すステ
ップについては実施例１と同様に行った。よって、これ
らのステップについての説明を省略し、実施例１と内容
の異なる図５ａ〜ｂ（図２ｂ以降のステップ）を中心に
して説明する。また、実施例１と同様の部材については
同一の符号を付しその説明を省略する。
【０１０３】実施例１では、図２ｂのソース・ドレイン
金属膜層１０から、ソース電極、ドレイン電極、及びソ
ース金属配線、ドレイン金属配線を形成したが、実施例
３ではこのソース・ドレイン金属膜層１０からソース電
極等のみならず、反射型の画素電極をも形成した。より
具体的には、次のように行った。
【０１０４】図２ｂのソース・ドレイン金属膜層１０の
上にホトリソ用レジストを塗布し、第２ホトリソ用レジ
ストパターン４１を形成し（図５ａ）、これをマスク
に、ソース・ドレイン金属膜層（Ａｌ−Ｚｒ金属膜）１
０、コンタクト金属膜層（Ｔｉ金属膜）９、不純物シリ
コン半導体膜層（ｎ+ ・ａ- Ｓｉ膜）８、ｉ型シリコン
半導体膜層（ｉ型ａ- Ｓｉ膜）３を順次エッチングし、
Ａｌ−Ｚｒ金属膜からなるソース電極４２と、ドレイン
電極と反射型画素電極とが一体化したドレイン電極・反
射型画素電極４３・４７と、これらに接続されたソース
・ドレイン金属配線（不図示）、Ｔｉ金属膜からなるコ
ンタクト電極４４、不純物シリコン半導体膜４５とｉ型
シリコン半導体膜４６の二層構造のソース・ドレイン領
域、ｉ型シリコン半導体膜４６からなるチャネル領域を
有するＴＦＴおよび反射型画素電極群を形成した（図５
ｂ）。
【０１０５】次いで、シラザン系の熱分解性シリカを用
い印刷焼成法により前記ＴＦＴ群および反射型画素電極
群４７（４３）を覆うようにシリカ保護膜４８を３００
ｎｍ形成し、このシリカ保護膜パターンをマスクに外部
駆動回路と接続する部分のゲート電極用金属膜上の陽極
酸化膜をエッチング除去した。これにより、反射型液晶
表示装置に使用可能なＴＦＴアレイ基板４９（図５ｂ）
が完成した。
【０１０６】本実施例では、ソース電極、ゲート電極、
ソース金属配線、ゲート金属配線、および反射型画素電
極が、同一の材質からなる一層の堆積層より形成した。
よって、実施例１に比較し更にマスク枚数を１枚削減で
き、都合２枚のマスクで液晶表示装置を製造することが
できた。
【０１０７】さらに、本実施例では、反射型画素電極を
Ａｌ−Ｚｒ金属膜で形成したが、Ａｌ−Ｚｒ金属膜から
なる電極は反射特性に優れるので好ましい。但し、反射
型画素電極の材料はＡｌ−Ｚｒ金属膜に限れるものでは
なく、導電性と反射性を有する種々の金属または合金が
使用可能である。
【０１０８】なお、本実施例ではソース・ドレイン金属
膜層をＡｌ−Ｚｒ金属膜層とし、コンタクト金属膜層を
Ｔｉ金属膜層としたが、これらの層を一層とし同一の材
料で形成することもできる。このようにすると膜形成ス
テップとエッチングステップを更に簡素化できる。
【０１０９】（実施例４）上記実施例３と同様な構造の
反射型のＴＦＴアレイ基板を用いて、図６に示す構造の
反射型液晶表示装置を製造した。
【０１１０】まず、実施例３と同様にしてマスク２枚を
用いて、反射型電極群５１とこの電極を駆動するトラン
ジスター群５２とがマトリックス状に配置された第１の
基板５３を製造した。他方、第１のＴＦＴアレイ基板５
３の対向電極として、カラーフィルター群５４と透明電
極５５を有する第２の基板５６を公知の方法で作製し
た。そして、第１および第２の基板の表面に、それぞれ
ポリイミド樹脂を塗布し加熱硬化させて被膜となし、被
膜面を一定方向にラビングして液晶配向膜５７を形成し
た。
【０１１１】前記第１の基板５３と第２の基板５６と
を、電極面を内側にし、スペーサー５８と接着剤５９で
約５ミクロンのギャップを保ち、かつ液晶の配向方向が
９０度ねじれるように位置合わせした空セルを構成し、
この空セルのギャップ内にＴＮ液晶（ＺＬＩ１４７９
２；メルク社製）６０を注入して液晶表示装置となし
た。そして、第２の基板５６の外側に偏光板６１を配置
し、反射型液晶表示装置を完成させた。
【０１１２】この反射型液晶表示装置に外部駆動回路を
接続し、ビデオ信号を用いて各々のトランジスタを駆動
したところ、矢印Ａの方向に鮮明なカラー映像が表示さ
れた。この装置では、矢印Ｂの方向から入射した光が反
射型電極群５１で反射されて矢印Ａ方向に戻ることにな
る。なお、上記第１、第２の基板の液晶配向膜５７と電
極との間にはシリカ保護膜が介在されているが、図６で
はこのシリカ保護膜が省略されている。
【０１１３】（実施例５）実施例５では、インプレーン
スイッチング（ＩＰＳ）方式の液晶表示装置を作製し
た。この装置の製造方法および構造を図７〜９に基づい
て説明する。なお、図７ａのステップ（ガラス基板上に
順次堆積層を形成するステップ）は、実施例１における
図１ａと使用材料および製法が同様である。
【０１１４】実施例１と同様、良く洗浄した透明ガラス
基板からなる絶縁性基板１の表面にアンダーコート膜２
として、ＳｉＯ2 膜をＣＶＤ法で４００ｎｍ厚に堆積し
た。次ぎに、半導体膜層３として、不純物を混入させな
いｉ型アモルファスシリコン膜（ｉ型ａ- Ｓｉ膜）をプ
ラズマＣＶＤ法で５０ｎｍ厚に堆積した。更にゲート絶
縁膜層４とし、プラズマＣＶＤ法を用いてＳｉＮｘ膜を
１５０ｎｍ厚に堆積した。更にゲート電極およびゲート
配線用のゲート金属膜層５として、スパッタリング法を
用いてＡｌ−Ｚｒ（９７：３）合金からなるＡｌ−Ｚｒ
膜を２００ｎｍ程度の膜厚に堆積した（図７ａ）。これ
らの操作は真空中で連続して行った。
【０１１５】次に、ゲート金属膜層５上に通常の方法で
第１のホトマスクを用いて第１回目のホトリソ用のレジ
ストパターン７０・７０を形成し（図７ｂ）、ゲート金
属膜層５をこのホトリソ用レジストパターン７０・７０
で選択的にエッチングし、ゲート電極７１・７１’（図
７ｂ）およびゲート金属配線パターン（不図示）を形成
した。レジストパターン７０・７０を除去した後、硼酸
アンモニアを用いて調製したｐＨ約７の電解液に基板を
漬け、前記ゲート金属配線に通電する方法によりゲート
電極７１・７１’およびゲート金属配線の表面（上面お
よび側面）を陽極酸化した。これにより、ゲート電極７
１・７１’およびゲート金属配線の上面および側面がＡ
ｌ2 Ｏ3 を主成分とするゲート電極金属酸化膜７２・７
２’で覆われるので、このゲート電極金属酸化膜７２・
７２’をマスクにゲート絶縁膜層４をエッチングしゲー
ト絶縁膜７３・７３’を形成した（図７ｃ）。
【０１１６】次いで、プラズマＣＶＤ法を用いてゲート
電極金属酸化膜７２・７２’の上からｎ型不純物である
リンを含むアモルファスシリコンを堆積し５０ｎｍ厚の
ｎ+・ａ- Ｓｉ膜からなるｎ型不純物シリコン半導体膜
層７４を形成し、更にスパッタリング法を用いてコンタ
クト金属膜層７５としてＴｉ金属膜を１００ｎｍ程度蒸
着した。更にソース・ドレイン金属膜層７６としてＡｌ
−Ｚｒ合金からなるＡｌ−Ｚｒ膜を２００ｎｍの膜厚に
蒸着した（図８ａ）。
【０１１７】次ぎに、ソース・ドレイン金属膜層７６上
に、第２のホトマスクを用いて第２回目のホトリリソ用
レジストパターン７７を形成し、これをマスクに、ソー
ス・ドレイン金属膜層７６、コンタクト金属膜層７５、
不純物シリコン半導体膜層７４、ｉ型シリコン半導体膜
層３を順次エッチングした。これにより、Ａｌ−Ｚｒ金
属膜からなるソース電極７６’およびドレイン電極７
６”とこれらに接続されたソース・ドレイン金属配線、
Ｔｉ金属膜からなるコンタクト電極７５’、ｉ型シリコ
ン半導体膜３’と不純物シリコン半導体膜７４’の二層
構造のソース・ドレイン領域、ｉ型シリコン半導体膜
３’からなるチャネル領域を有するＴＦＴ（７８）、お
よびｉ型シリコン半導体膜３”とゲート絶縁膜７３’と
ゲート電極７１’とゲート電極金属酸化膜７２’とが順
次積層された第１の櫛形画素電極（７９）、並びにｉ型
シリコン半導体膜３”’（ａ- Ｓｉ膜）と不純物シリコ
ン半導体膜７４”（ｎ+ ・ａ- Ｓｉ膜）とコンタクト金
属膜７５”（Ｔｉ金属膜）とソース・ドレイン金属膜７
５”’（Ａｌ−Ｚｒ金属膜）とが順次４層に積層された
構造の第２の櫛形画素電極（８０）とを形成した（図８
ｂ）。
【０１１８】この後、シラザン系の熱分解性シリカを用
いた印刷焼成法により、ＴＦＴと第１および第２の櫛形
画素電極を覆うようにして３００ｎｍ厚のシリカ保護膜
８１を形成し（図８ｃ）、このシリカ保護膜８１をマス
クに外部駆動回路と接続する部分のソース・ゲート金属
配線の表面の陽極酸化膜をエッチング除去した。
【０１１９】以上によりＩＰＳ方式の液晶表示装置に使
用できるＴＥＴアレイを完成させた。このＩＰＳ方式Ｔ
ＦＴアレイ基板の平面概念図を図９に示す。図９中、９
０はソース配線、９１はゲート配線、９２は第１櫛形電
極（画素電極）、９３は第２櫛形電極（共通電極）、９
４はＴＦＴ部分を表す。上記製造方法によると、図７ｂ
および図９に示す構造のＩＰＳ方式ＴＦＴアレイ基板を
２枚のホトマスクの使用で製造することができる。
【０１２０】なお、本実施例におけるソース配線層と第
２の櫛形画素電極層は、Ａｌ−Ｚｒ金属膜（ソース・ド
レイン金属膜膜）とＴｉ金属膜（コンタクト金属膜）の
二種類の金属膜が積層された構造であるが、コンタクト
金属膜を無くし、かつソース電極と櫛形画素電極を同一
の金属からなる一層（例えばＡｌ−Ｚｒ合金膜）より形
成するのもよい。このようにすると製造工程（蒸着また
はスパッタリング）を一つ少なくすることができ、更に
生産性が向上する。
【０１２１】また本実施例では、ゲート電極および第１
の櫛形画素電極の表面を同時に陽極酸化し上面および側
面を陽極酸化膜で覆うが、この方法であると生産性よく
金属導体の表面を絶縁膜で覆うことができ、ゲート電極
と第１の櫛形画素電極間における電流リークの少ないＴ
ＦＴアレイ基板を作製することができる。また、上記製
造方法であると、第１の櫛形電極部分が半導体膜層とゲ
ート絶縁膜層とゲート金属膜層と陽極酸化膜層の４層構
造となり、電極高さが第２の櫛形電極の高さとほぼ同じ
になるので、ラビング処理がし易い等の効果が得られ
る。
【０１２２】また、本実施例では、ゲート電極とコンタ
クト電極との間に金属酸化膜と半導体膜の二層が介在し
ているので、ゲート電極とドレイン電極との間における
ピンホールに起因するショートが大幅に減少する。さら
に、ソース金属配線とゲート金属配線および第１の櫛形
画素電極とが、金属酸化膜と半導体膜とを介して交差す
る構造であるので、各配線間のショートが大幅に減少
し、この結果として、ＢＴ（bias temperature )信頼性
の高いＴＦＴアレイ基板が得られることになる。
【０１２３】なお、上記実施例（他の実施例も同様）で
はＴＦＴ等を保護膜で保護する構成を採用したが、保護
膜を省略することもできる。
【０１２４】（実施例６）実施例６では、上記実施例５
と同様にして２枚のマスクを用いて作製したＩＰＳ方式
のＴＦＴアレイ基板を用いて、ＩＰＳ方式液晶表示装置
を作製した。先ず実施例５と同様にして作製したＩＰＳ
方式ＴＦＴアレイ基板の表面にポリイミイド樹脂を塗布
し、加熱硬化して被膜となし、この被膜の表面をラビン
グして液晶配向膜となした。なお、このものを第１の基
板とする。
【０１２５】他方、ガラス基板の上にカラーフィルター
群を載置し、その上にシリカ保護膜を形成した後、上記
と同様にして液晶配向膜を形成する方法により第２の基
板を作製した。そして、第１の基板と第２の基板をスペ
ーサーと接着剤で約５ミクロンのギャップとし、かつ液
晶の配向方向が９０°捩じれるように、両基板の配向膜
を位置合わせし対向させた。この後、セルギャップ内
（空セル）にネマティック液晶を注入し、基板の外側に
偏光板をクロスニコルに組み合わせてＩＰＳ方式液晶表
示装置を完成した。
【０１２６】この装置の外側にバックライトを配置し第
１の基板全面にバックライトを照射しながら、ビデオ信
号を用いて各々のトランジスタを駆動したところ、第２
の基板側に鮮明なカラー映像が表示された。そして、こ
の装置のコントラスト比１０における視野角は上下左右
１６０°であり、この実施例によると視野角特性に優れ
た液晶表示装置を生産性よく製造することができること
が確認できた。
【０１２７】（実施例７）実施例７では、３枚のマスク
を使用する製造方法により、ＩＰＳ方式ＴＦＴアレイ基
板作製した。この実施例７は、第１および第２の櫛形画
素電極の構造が異なることを除き概ね上記実施例５と同
様である。よって、実施例６と同様な部材については同
一の符号を付し詳細な説明を省略する。また、実施例７
の製造プロセスのうち、実施例１の図１ａ〜ｃおよび図
２ａ〜ｂに示す工程については実施例１と同様である。
以下、図１０および図１１を参照しながら、実施例７の
ＩＰＳ方式のＴＦＴアレイ基板の作製方法を説明する。
【０１２８】アンダーコート膜２、ｉ型シリコン半導体
膜層３、ゲート絶縁性膜層４、ゲート金属膜層５が順次
積層された絶縁性基板１を用い、第１のレジストパター
ン１００を用いたフォトグラフィ法でゲート電極７１を
形成し、実施例１と同様な手順でゲート電極の表面（上
面および側面）を陽極酸化してゲート電極金属酸化膜７
２を形成した。次いで、ゲート電極金属酸化膜７２の上
に不純物シリコン半導体膜層７４、コンタク金属膜層７
５、ソース・ドレイン金属膜層７６を積層させた（図１
０ａ〜ｃ）。これらの工程の詳細な内容は、実施例１の
図１ａ〜ｃおよび図２ａの各工程で説明したと同様であ
る。
【０１２９】次ぎに、図１０ｃに示すように、ソース・
ドレイン金属膜層７６の上にホトリソ用レジストを塗布
し、第２レジストパターン１０２を形成し（図１０
ｃ）、これをマスクに、ソース・ドレイン金属膜層７
６、コンタクト金属膜層７５、不純物シリコン半導体膜
層（ｎ+ ・ａ- Ｓｉ膜）７４、ｉ型シリコン半導体膜層
（ｉ型ａ- Ｓｉ膜）３を順次エッチングした。これによ
り、Ａｌ−Ｚｒ金属膜からなるソース電極７６’とドレ
イン電極７６”とこれらにそれぞれ接続したソース・ド
レイン金属配線、Ｔｉ金属膜からなるコンタクト電極７
５”、および不純物シリコン半導体膜（ｎ+ ・ａ- Ｓｉ
膜）とｉ型シリコン半導体膜（ｉ型ａ- Ｓｉ膜）の二層
構造のソース・ドレイン領域、ｉ型シリコン半導体膜
（ｉ型ａ- Ｓｉ膜）からなるチャネル領域を有するＴＦ
Ｔと、ｉ型シリコン半導体膜３”’（ｉ型ａ- Ｓｉ
膜）、不純物シリコン半導体膜７４”（ｎ+ ・ａ- Ｓｉ
膜）、コンタクト金属膜７５”（Ｔｉ金属膜）、および
ソース・ドレイン金属膜７６”’（Ａｌ−Ｚｒ膜）が順
次積層された４層構造の第１櫛形画素電極１０４が形成
された（図１１ａ）。
【０１３０】この後、シラザン系の熱分解性シリカを用
い印刷焼成法により前記基板表面の全面を覆うようにシ
リカ保護膜１０１を３００ｎｍ形成し、さらにこのシリ
カ保護膜１０１上に画素電極用としてＡｌ−Ｚｒ合金膜
をスパッタリング法を用いて１００ｎｍ程度堆積した。
次いで、第３回目として、第３レジストパターン１０６
を用いたフォトグラフィ法を適用し、前記Ａｌ−Ｚｒ合
金膜をエッチングして対向電極としての第２の櫛形画素
電極１０３を形成した（図１１ｂ）。
【０１３１】さらにシリカ保護膜１０１をマスクに外部
駆動回路と接続する部分のゲート電極金属上の陽極酸化
膜をエッチング除去し：出入力端子を形成した。これに
より、透過型液晶表示装置用のＩＰＳ方式ＴＦＴアレイ
基板が完成した。
【０１３２】実施例７のＩＰＳ方式ＴＦＴアレイ基板
は、シリカ保護膜を形成した後、シリカ保護膜の上に第
１の櫛形画素電極を形成したが、この構造であると、第
１の櫛形画素電極と第２の櫛形画素電極間の電流リーク
や短絡を防止することができるという効果が得られる。
【０１３３】また、上記実施例において、ソース電極、
ゲート電極、ソース・ゲート金属配線、および第２の櫛
形画素電極を同一の材質で１層で形成すると、さらに製
造工程を簡素化できる。
【０１３４】ここで、ＴＦＴアレイ基板の表示画素１２
１部分をシリカ保護膜で覆い、このシリカ保護膜をマス
クに金属酸化膜をエッチング除去して出入力端子を形成
する工程について説明する。図１２にＴＦＴアレイ基板
の概念図を示した。図１２中、１２０は基板、１２１
（斜線部分）は保護膜が形成されている領域（表示画素
部分）、１２２はソース配線またはゲート配線、１２３
はゲート配線またはソース配線である。この図から明ら
かであるが、保護膜をマスクにエッチングを行うと、保
護膜領域１２１の外側に位置する金属配線表面の酸化膜
が除去される。つまり、この方法によると、新たなマス
クを用いることなく、外部駆動回路との導通をはかるた
めの出入力端子を形成することができる。
【０１３５】（実施例８）上記実施例７のＩＰＳ方式Ｔ
ＦＴアレイ基板を用いて、液晶表示装置を作製した。作
製方法については、実施例５のＩＰＳ方式ＴＦＴアレイ
基板に代えて実施例７のＩＰＳ方式ＴＦＴアレイ基板を
用いたこと以外は、上記実施例６と同様であるので説明
を省略する。
【０１３６】実施例８のＩＰＳ方式液晶表示装置をビデ
オ信号を用いて駆動したところ、実施例６の場合と同
様、広視野角の鮮明なカラー映像が表示された。
【０１３７】
【発明の効果】以上に説明した通り、本発明によるとＴ
ＦＴアレイ基板の製造工程の簡素化を図ることができ、
２または３枚のホトマスクの使用でもって従来と同等の
性能を有する液晶表示装置用ＴＦＴアレイ基板を製造で
きる。したがって、本発明は、ＴＦＴ液晶表示装置の製
造コストの低減に資する。
【図面の簡単な説明】
【図１】本発明実施例１にかかる製造工程を説明するた
めのＴＦＴアレイ基板の断面模式図である。
【図２】本発明実施例１にかかる製造工程を説明するた
めのＴＦＴアレイ基板の断面模式図である。
【図３】本発明実施例１にかかる製造工程を説明するた
めのＴＦＴアレイ基板の断面模式図である。
【図４】本発明実施例２にかかる液晶表示装置の断面模
式図である。
【図５】本発明実施例３にかかる製造工程を説明するた
めのＴＦＴアレイ基板の断面模式図である。
【図６】本発明実施例４にかかる製造工程を説明するた
めのＴＦＴアレイ基板の断面模式図である。
【図７】本発明実施例５にかかる製造工程を説明するた
めのＴＦＴアレイ基板の断面模式図である。
【図８】本発明実施例５にかかる製造工程を説明するた
めのＴＦＴアレイ基板の断面模式図である。
【図９】本発明実施例５にかかるインプレインスイッチ
ング方式のＴＦＴアレイ基板の平面模式図である。
【図１０】本発明実施例７にかかる製造工程を説明する
ためのＴＦＴアレイ基板の断面模式図である。
【図１１】本発明実施例７にかかる製造工程を説明する
ためのＴＦＴアレイ基板の断面模式図である。
【図１２】保護膜をマスクにして出入力端子を形成する
工程を説明するための平面模式図である。
【符号の説明】
１ 絶縁性基板 ２ アンダーコート膜 ３ ｉ型シリコン半導体膜層 ３’、３”、３”’ ｉ型シリコン半導体膜 ４ ゲート絶縁膜層 ４’ ゲート絶縁膜 ５ ゲート金属膜層 ５’ ゲート電極 ６ 第１レジストパターン ７ ゲート電極金属酸化膜 ８ 不純物シリコン半導体膜層 ８’ 不純物シリコン半導体膜 ９ コンタクト金属膜層 ９’ コンタクト電極 １０ ソース・ドレイン金属膜層 １１ 第２レジストパターン １２ ソース電極 １３ ドレイン電極 １４ インジュウム錫酸化膜層 １４’ 画素電極 １５ 第３レジストパターン １６ ＴＦＴ １７ シリカ保護膜 １８ ＴＦＴアレイ基板 ２１ 第１の透明画素電極群 ２２ トランジスター群 ２３ 第１の基板 ２４ カラーフィルター群 ２５ 第２の透明電極 ２６ 第２の基板 ２７ 液晶配向膜 ２８ スペーサー ２９ 接着剤 ３０ 液晶 ３１、 ３２ 偏光板 ３３ バックライト ４１ 第２レジストパターン ４２ ソース電極 ４３ ドレイン電極 ４４ コンタクト電極 ４５ 不純物シリコン半導体膜 ４６ ｉ型シリコン半導体膜 ４７ 反射型画素電極 ４８ シリカ保護膜 ４９ ＴＦＴアレイ基板 ５１ 反射型電極群 ５２ トランジスター群 ５３ 第１の基板 ５４ カラーフィルター群 ５５ 透明電極 ５６ 第２の基板 ５７ 液晶配向膜 ５８ スペーサー ５９ 接着剤 ６０ 液晶 ６１ 偏光板 ７０ 第１レジストパターン ７１、７１’ ゲート電極 ７２、７２’ ゲート電極金属酸化膜 ７３、７３’ ゲート絶縁膜 ７４ ｎ型不純物シリコン半導体膜層 ７４’、７４” 不純物シリコン半導体膜 ７５ コンタクト金属膜層 ７５’ コンタクト電極 ７５” コンタクト金属膜 ７６、７６”’ ソース・ドレイン金属膜層 ７６’ ソース電極 ７６” ドレイン電極 ７７ 第２レジストパターン ７８ ＴＦＴ ７９ 第１の櫛形画素電極 ８０ 第２の櫛形画素電極 ８１ シリカ保護膜 ９０ ソース配線 ９１ ゲート配線 ９２ 第１櫛形電極 ９３ 第２櫛形電極 ９４ ＴＦＴ部分 １００ 第１レジストパターン １０１ シリカ保護膜 １０２ 第２レジストパターン １０３ 第２櫛形画素電極 １０４ 第１櫛形画素電極 １０６ 第３レジストパターン １２０ 基板 １２１ 保護膜形成領域 １２２、１２３ ソース配線又はゲート配線
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６１６Ｊ Ｆターム(参考） 2H090 HA03 HB03X HD05 HD17 LA01 LA04 LA15 LA20 2H091 FA02Y FA16Y FB08 FC02 FC26 FD04 GA06 GA07 GA13 GA16 LA12 2H092 GA14 JA25 JA33 JA39 JA43 JB05 JB07 JB24 JB33 JB57 KA10 KA12 KA18 KA19 KA24 KB04 KB13 MA05 MA07 MA08 MA13 MA17 MA24 MA27 MA37 NA27 PA08 5C094 AA12 AA43 AA44 AA48 BA03 BA43 CA19 CA24 DA13 DA15 DB02 DB04 EA04 EA06 EA10 EB04 ED03 ED11 FA01 FA02 FB02 FB12 FB14 FB15 GB10 5F110 AA03 AA16 BB01 CC01 DD02 DD13 EE06 EE34 EE44 FF03 FF30 GG02 GG15 GG24 GG25 GG35 GG45 HK04 HK06 HK07 HK09 HK16 HK22 HK25 HK33 HK35 NN02 NN23 NN33 NN72 QQ09

Claims (78)

    【特許請求の範囲】
  1. 【請求項１】絶縁性基板（１）上に画素電極（１４’）
    と画素電極を駆動するＴＦＴ（１６）とがマトリックス
    状に形成されたトップゲート型ＴＦＴアレイ基板であっ
    て、 前記ＴＦＴは、絶縁性基板（１）上に堆積されたシリコ
    ン半導体膜と、前記シリコン半導体膜のチャネル領域の
    上に形成されたゲート絶縁膜（４’）と、前記ゲート絶
    縁膜（４’）の上に形成されたゲート電極（５’）と、
    前記ゲート電極（５’）の表面を覆うゲート電極金属酸
    化膜（７）と、前記ゲート電極金属酸化膜（７）の上面
    において互いに離間する電極であって、前記ゲート電極
    金属酸化膜（７）の少なくともソース領域側の側面とソ
    ース領域を覆うソース電極（１２）と、前記ゲート電極
    金属酸化膜（７）の少なくともドレイン領域側の側面と
    ドレイン領域を覆うように形成されたドレイン電極（１
    ３）と、を有し、 前記画素電極（１４’）は、前記ＴＦＴ（１６）が形成
    された部位以外の基板の部位に形成され、かつ前記ドレ
    イン電極（１３）を介して前記シリコン半導体膜のドレ
    ーン領域に電気接続されている、 ことを特徴とするトップゲート型ＴＦＴアレイ基板。
  2. 【請求項２】前記ゲート電極金属酸化膜（７）は、ゲー
    ト電極金属の表面を陽極酸化したものであることを特徴
    とする、 請求項１のトップゲート型ＴＦＴアレイ基板。
  3. 【請求項３】前記シリコン半導体膜のチャネル領域は、
    不純物を混入させないｉ型シリコン半導体膜で構成さ
    れ、ソース領域およびドレイン領域は、上記ｉ型シリコ
    ン半導体膜の上に不純物を混入させた不純物半導体膜を
    積層した複合層で構成されていることを特徴とする、 請求項２に記載のトップゲート型ＴＦＴアレイ基板。
  4. 【請求項４】前記ゲート電極金属酸化膜（７）と前記ソ
    ース電極（１２）の間、および前記ゲート電極金属酸化
    膜（７）と前記ドレイン電極（１３）の間にコンタクト
    電極（９’）が介在されており、前記画素電極（１
    ４’）は前記ドレイン電極（１３）とコンタクト電極
    （９’）を介してシリコン半導体膜のドレーン領域に電
    気接続され、前記ソース電極（１２）はコンタクト電極
    （９’）を介してシリコン半導体膜のソース領域に電気
    接続されていることを特徴とする、 請求項３のトップゲート型ＴＦＴアレイ基板。
  5. 【請求項５】前記ゲート電極金属酸化膜（７）とコンタ
    クト電極（９’）との間に、不純物シリコン半導体膜
    （８’）が介在されていることを特徴とする、 請求項４に記載のトップゲート型ＴＦＴアレイ基板。
  6. 【請求項６】ゲート電極（５’）に電気接続されたゲー
    ト金属配線の表面は、ゲート金属が酸化されたゲート金
    属酸化膜で覆われており、 ソース電極（１２）に電気接続されたソース金属配線と
    ゲート金属配線とが、上記ゲート金属酸化膜とこの上に
    積層された不純物シリコン半導体膜を介して交差してい
    ることを特徴とする、 請求項５に記載のトップゲート型ＴＦＴアレイ基板。
  7. 【請求項７】前記ソース電極（１２）に電気接続された
    ソース金属配線と前記コンタクト電極（９’）とは、前
    記絶縁性基板（１）上に堆積された一層かつ同一材料か
    らなる金属膜層をパターンニングして形成されたもので
    あることを特徴とする、 請求項６に記載のトップゲート型ＴＦＴアレイ基板。
  8. 【請求項８】前記ソース金属配線を含むソース配線積層
    層は、不純物シリコン半導体膜とコンタクト金属膜とソ
    ース金属膜とが順次積層された３層構造であることを特
    徴とする、 請求項７に記載のトップゲート型ＴＦＴアレイ基板。
  9. 【請求項９】前記ｉ型シリコン半導体膜が、不純物を混
    入させないｉ型アモルファスシリコン膜であり、前記不
    純物シリコン半導体膜が、ｎ型不純物を混入させたｎ型
    アモルファスシリコン膜であることを特徴とする、 請求項３〜８に記載のトップゲート型ＴＦＴアレイ基
    板。
  10. 【請求項１０】絶縁性基板（１）表面と前記不純物を混
    入させないｉ型シリコン半導体膜の間に、アンダーコー
    ト膜（２）が積層されていることを特徴とする、 請求項９に記載のトップゲート型ＴＦＴアレイ基板。
  11. 【請求項１１】絶縁性基板（１）上に堆積されたシリコ
    ン半導体膜と、前記シリコン半導体膜のチャネル領域の
    上に形成されたゲート絶縁膜（４’）と、前記ゲート絶
    縁膜（４’）の上に形成されたゲート電極（５’）と、
    前記ゲート電極（５’）の表面を覆うゲート電極金属酸
    化膜（７）と、前記ゲート電極金属酸化膜（７）の上面
    において互いに離間する電極であって、前記ゲート電極
    金属酸化膜（７）の少なくともソース領域側の側面とソ
    ース領域を覆うソース電極（１２）と、前記ゲート電極
    金属酸化膜（７）の少なくともドレイン領域側の側面と
    ドレイン領域を覆うように形成されたドレイン電極（１
    ３）と、を少なくも有するＴＦＴ群と、 前記ＴＦＴ（１６）の形成された部位以外の基板の部位
    に形成され、かつ前記ドレイン電極（１３）を介して前
    記シリコン半導体膜のドレイン領域に電気接続された画
    素電極群とを備えたトップゲート型ＴＦＴアレイ基板を
    製造する方法であって、 絶縁性基板（１）上に不純物を混入しないｉ型シリコン
    半導体膜層（３）と、ゲート絶縁膜層（４）と、ゲート
    金属膜層（５）とを順次積層する第１積層ステップと、 第１のレジストパターン（６）を用いたフォトリソグラ
    フィ法で、前記ゲート金属膜層（５）をエッチングしゲ
    ート電極（５’）及びこれに電気接続するゲート金属配
    線パターンを形成する第１フォトリソステップと、 前記ゲート電極（５’）およびゲート金属配線パターン
    の表面を酸化し、前記ゲート電極（５’）の上面及び側
    面を覆うゲート電極金属酸化膜（７）と、ゲート金属配
    線パターンの上面及び側面を覆うゲート金属配線酸化膜
    とを形成する金属酸化膜形成ステップと、 前記酸化膜をマスクに前記ゲート絶縁膜層（４）をエッ
    チングしゲート絶縁膜（４’）を形成するゲート絶縁膜
    形成ステップと、 前記ゲート絶縁膜形成ステップの後、不純物を混入させ
    た不純物シリコン半導体膜層（８）とコンタクト金属膜
    層（９）とソース・ドレーン金属膜層（１０）とを順次
    積層する第２積層ステップと、 第２のレジストパターン（１１）を用いたフォトリソグ
    ラフィ法で、前記第２積層ステップで積層したソース・
    ドレーン金属膜層（１０）とコンタクト金属膜層（９）
    と不純物を混入させた不純物シリコン半導体膜層（８）
    と不純物を混入させないｉ型シリコン半導体膜層（３）
    とを順次エッチングし、基板上にＴＦＴ（１６）を形成
    する第２フォトリソステップと、 前記ＴＦＴ（１６）の上に画素電極膜層（１４）を堆積
    し、しかる後、第３のレジストパターン（１５）を用い
    たフォトリソグラフィ法で、前記画素電極膜層（１４）
    をエッチングして前記ドレイン電極（１３）に接続され
    た画素電極（１４’）群を形成する画素電極形成第３フ
    ォトリソステップと、 を少なくとも備えるトップゲート型ＴＦＴアレイ基板の
    製造方法。
  12. 【請求項１２】前記金属酸化膜形成ステップにおいて、
    陽極酸化法を用いることを特徴とする、 請求項１１に記載のトップゲート型ＴＦＴアレイ基板の
    製造方法。
  13. 【請求項１３】前記ｉ型シリコン半導体膜層（３）が、
    不純物を混入しないｉ型アモルファスシリコン膜層であ
    り、 前記不純物シリコン半導体膜層（８）が、不純物を混入
    させた不純物アモルファスシリコン膜層であることを特
    徴とする、 請求項１２に記載のトップゲート型ＴＦＴアレイ基板の
    製造方法。
  14. 【請求項１４】前記第２フォトリソステップにおいて、
    前記ゲート電極金属酸化膜（７）上に積層された各層を
    前記ゲート電極金属酸化膜（７）の上面に到達するまで
    順次エッチングし、ソース電極（１２）とドレイン電極
    （１３）を形成することを特徴とする、 請求項１３に記載のトップゲート型ＴＦＴアレイ基板の
    製造方法。
  15. 【請求項１５】少なくとも前記ｉ型シリコン半導体膜層
    （３）とゲート絶縁膜層（４）とゲート金属膜層（５）
    とを連続して形成することを特徴とする、 請求項１１ないし１４のいずれかに記載のトップゲート
    型ＴＦＴアレイ基板の製造方法。
  16. 【請求項１６】前記ソース・ドレイン金属膜層（１０）
    とコンタクト金属膜層（９）とを同一の材料で１層で形
    成することを特徴とする、 請求項１１ないし１５のいずれかに記載のトップゲート
    型ＴＦＴアレイ基板の製造方法。
  17. 【請求項１７】前記第１積層ステップにおいて、絶縁性
    基板（１）表面にアンダーコート膜を積層した後、前記
    ｉ型シリコン半導体膜層を形成することを特徴とする、 請求項１６に記載のトップゲート型ＴＦＴアレイ基板の
    製造方法。
  18. 【請求項１８】絶縁性基板上に画素電極と画素電極を駆
    動するＴＦＴとがマトリックス状に形成されたトップゲ
    ート型ＴＦＴアレイ基板の表面に、さらに液晶配向膜が
    形成されてなる第１の基板と、 カラーフィルターと対向画素電極とを有する第２の基板
    とが電極面を内側にして対向され、両基板の隙間に液晶
    が封入された構造の液晶表示装置において、 前記トップゲート型ＴＦＴアレイ基板が、絶縁性基板
    （１）上に堆積されたシリコン半導体膜と、前記シリコ
    ン半導体膜のチャネル領域の上に形成されたゲート絶縁
    膜（４’）と、前記ゲート絶縁膜（４’）の上に形成さ
    れたゲート電極（５’）と、前記ゲート電極の表面を覆
    うゲート電極金属酸化膜（７）と、前記ゲート電極金属
    酸化膜（７）の上面において互いに離間する電極であっ
    て、前記ゲート電極金属酸化膜（７）の少なくともソー
    ス領域側の側面とソース領域を覆うソース電極（１２）
    と、前記ゲート電極金属酸化膜（７）の少なくともドレ
    イン領域側の側面とドレイン領域を覆うドレイン電極
    （１３）と、を有するトップゲート型ＴＦＴと、前記Ｔ
    ＦＴ（１６）の形成された部位以外の基板の部位に形成
    され、かつ前記ドレイン電極（１３）を介して前記シリ
    コン半導体膜のドレイン領域に電気接続された画素電極
    （１４’）とを有するものである、 ことを特徴とする液晶表示装置。
  19. 【請求項１９】前記トップゲート型ＴＦＴアレイ基板上
    のＴＦＴ（１６）および画素電極（１４’）が、保護膜
    で覆われていることを特徴とする、 請求項１８に記載の液晶表示装置。
  20. 【請求項２０】前記保護膜が、無機物で構成されている
    ことを特徴とする、 請求項１９に記載の液晶表示装置。
  21. 【請求項２１】絶縁性基板（１）上に堆積されたシリコ
    ン半導体膜と、前記シリコン半導体膜のチャネル領域の
    上に形成されたゲート絶縁膜（４’）と、前記ゲート絶
    縁膜（４’）の上に形成されたゲート電極（５’）と、
    前記ゲート電極（５’）の表面を覆うゲート電極金属酸
    化膜（７）と、前記ゲート電極金属酸化膜（７）の上面
    において互いに離間する電極であって、前記ゲート電極
    金属酸化膜（７）の少なくともソース領域側の側面とソ
    ース領域を覆うソース電極（１２）と、前記ゲート電極
    金属酸化膜（７）の少なくともドレイン領域側の側面と
    ドレイン領域を覆うドレイン電極（１３）と、を有する
    ＴＦＴ群と、前記ＴＦＴ（１６）の形成された部位以外
    の基板部位に形成され、かつ前記ドレイン電極（１３）
    を介して前記シリコン半導体膜のドレイン領域に電気接
    続された画素電極群とを備えたトップゲート型ＴＦＴア
    レイ基板を製造するＴＦＴアレイ基板製造工程と、 前記ＴＦＴアレイ基板の表面に液晶配向膜を形成し第１
    の基板となす配向膜形成工程と、 前記第１の基板と、カラーフィルター群と対向電極とを
    有する第２の基板とを、電極面を内側にして重ね合わ
    せ、両基板の間隙に液晶を封入して液晶表示装置となす
    装置組立工程と、を備える液晶表示装置の製造方法であ
    って、 前記ＴＦＴアレイ基板製造工程が、 絶縁性基板（１）上に不純物を混入しないｉ型シリコン
    半導体膜層（３）と、ゲート絶縁膜層（４）と、ゲート
    金属膜層（５）とを順次積層する第１積層ステップと、 第１のレジストパターン（６）を用いたフォトリソグラ
    フィ法で、前記ゲート金属膜層（５）をエッチングしゲ
    ート電極（５’）及びこれに電気接続するゲート金属配
    線パターンを形成する第１フォトリソステップと、 前記ゲート電極（５’）およびゲート金属配線パターン
    の表面を酸化し、前記ゲート電極（５’）の上面及び側
    面を覆うゲート電極金属酸化膜（７）と、ゲート金属配
    線パターンの上面及び側面を覆うゲート金属配線酸化膜
    とを形成する金属酸化膜形成ステップと、 前記酸化膜をマスクに前記ゲート絶縁膜層（４）をエッ
    チングしゲート絶縁膜（４’）を形成するゲート絶縁膜
    形成ステップと、 前記ゲート絶縁膜形成ステップの後、不純物を混入させ
    た不純物シリコン半導体膜層（８）とコンタクト金属膜
    層（９）とソース・ドレイン金属膜層（１０）とを順次
    積層する第２積層ステップと、 第２のレジストパターン（１１）を用いたフォトリソグ
    ラフィ法で、前記第２積層ステップで積層した各層およ
    びｉ型シリコン半導体膜層（３）を順次エッチングしＴ
    ＦＴ（１６）を形成する第２フォトリソステップと、 前記第２フォトリソステップの後、基板表面にさらに画
    素電極膜層（１４）を堆積し、しかる後、第３のレジス
    トパターン（１５）を用いたフォトリソグラフィ法で、
    前記画素電極膜層（１４）をエッチングして前記ドレイ
    ン電極（１３）に接続された画素電極（１４’）群を形
    成する画素電極形成第３フォトリソステップと、を少な
    くとも備える、 ことを特徴とする液晶表示装置の製造方法。
  22. 【請求項２２】前記画素電極形成ステップと配向膜形成
    ステップとの間に、基板上に形成されたＴＦＴと画素電
    極を保護膜で覆う保護膜積層ステップを備えることを特
    徴とする、 請求項２１に記載の液晶表示装置の製造方法。
  23. 【請求項２３】絶縁性基板上にＴＦＴと、前記ＴＦＴで
    駆動される反射型画素電極とがマトリックス状に形成さ
    れた反射型のＴＦＴアレイ基板であって、 前記ＴＦＴは、絶縁性基板（１）上に堆積されたシリコ
    ン半導体膜と、前記シリコン半導体膜のチャネル領域の
    上に形成されたゲート絶縁膜（４’）と、前記ゲート絶
    縁膜（４’）の上に形成されたゲート電極（５’）と、
    前記ゲート電極（５’）の表面を覆うゲート電極金属酸
    化膜（７）と、前記ゲート電極金属酸化膜（７）の上面
    において互いに離間する電極であって、前記ゲート電極
    金属酸化膜（７）の少なくともソース領域側の側面とソ
    ース領域を覆うソース電極（４２）と、前記ゲート電極
    金属酸化膜（７）の少なくともドレイン領域側の側面と
    ドレイン領域を覆うように形成されたドレイン電極（４
    ３）と、を有してなるものであり、かつ前記ドレイン電
    極（４３）が反射型画素電極を兼ねることを特徴とする
    反射型のＴＦＴアレイ基板。
  24. 【請求項２４】前記ゲート電極金属酸化膜（７）は、ゲ
    ート金属の表面を陽極酸化したものであることを特徴と
    する、 請求項２３に記載の反射型のＴＦＴアレイ基板。
  25. 【請求項２５】前記シリコン半導体膜のチャネル領域
    は、不純物を混入させないｉ型シリコン半導体膜で構成
    され、ソース領域およびドレイン領域は、上記ｉ型シリ
    コン半導体膜の上に不純物を混入させた不純物半導体膜
    が積層された複合層で構成されていることを特徴とす
    る、 請求項２４に記載の反射型のＴＦＴアレイ基板。
  26. 【請求項２６】前記ゲート電極金属酸化膜（７）と前記
    ソース電極（４２）の間、および前記ゲート電極金属酸
    化膜（７）と画素電極を兼ねる前記ドレイン電極（４
    ３）の間にはコンタクト電極（４４）が介在されている
    ことを特徴とする、 請求項２５の反射型のＴＦＴアレイ基板。
  27. 【請求項２７】前記ゲート電極金属酸化膜（７）とコン
    タクト電極（４４）との間には、不純物を混入した不純
    物シリコン半導体膜（４５）が介在されていることを特
    徴とする、 請求項２６に記載の反射型のＴＦＴアレイ基板。
  28. 【請求項２８】ゲート電極（５’）に電気接続されたゲ
    ート金属配線の表面は、ゲート金属が酸化されたゲート
    金属酸化膜で覆われており、これらの膜を介して、ソー
    ス電極（４２）に電気接続されたソース金属配線とゲー
    ト金属配線とが交差していることを特徴とする、 請求項２７に記載のトップゲート型ＴＦＴアレイ基板。
  29. 【請求項２９】前記ソース電極（４２）とこれに電気接
    続されたソース金属配線、および反射型画素電極を兼ね
    る前記ドレイン電極（４３）とこれに電気接続されたド
    レイン金属配線、並びにコンタクト電極（４４）とが、
    前記絶縁性基板（１）上に堆積された一層かつ同一材料
    からなる金属膜層をパターンニングして形成されたもの
    であることを特徴とする、 請求項２８に記載の反射型のＴＦＴアレイ基板。
  30. 【請求項３０】前記一層かつ同一材料からなる金属膜層
    が、アルミニウムまたはアルミニウム合金であることを
    特徴とする、 請求項２９に記載の反射型のＴＦＴアレイ基板。
  31. 【請求項３１】前記ｉ型シリコン半導体膜が、不純物を
    混入させないｉ型アモルファスシリコン膜であり、前記
    不純物シリコン半導体膜が、ｎ型不純物を混入させたｎ
    型アモルファスシリコン膜であることを特徴とする、 請求項２３〜３０に記載の反射型のＴＦＴアレイ基板。
  32. 【請求項３２】前記ソース金属配線を含むソース配線積
    層層は、不純物シリコン半導体膜とコンタクト金属膜と
    ソース金属膜とが順次積層された３層構造であることを
    特徴とする、 請求項２３〜３１に記載の反射型のＴＦ
    Ｔアレイ基板。
  33. 【請求項３３】絶縁性基板（１）表面と前記不純物を混
    入させないｉ型シリコン半導体膜の間に、アンダーコー
    ト膜（２）が積層されていることを特徴とする、請求項
    ３１または３２に記載の反射型のＴＦＴアレイ基板。
  34. 【請求項３４】絶縁性基板（１）上に堆積されたシリコ
    ン半導体膜と、前記シリコン半導体膜のチャネル領域の
    上に形成されたゲート絶縁膜（４’）と、前記ゲート絶
    縁膜（４’）の上に形成されたゲート電極（５’）と、
    前記ゲート電極（５’）の表面を覆うゲート電極金属酸
    化膜（７）と、前記ゲート電極金属酸化膜（７）の上面
    において互いに離間する電極であって、前記ゲート電極
    金属酸化膜（７）の少なくともソース領域側の側面とソ
    ース領域を覆うソース電極（４２）と、前記ゲート電極
    金属酸化膜（７）の少なくともドレイン領域側の側面と
    ドレイン領域を覆うドレイン電極（４３）とを有し、前
    記ドレイン電極（４３）が反射型画素電極（４７）を兼
    ねることを特徴とする反射型ＴＦＴアレイ基板の製造方
    法であって、 少なくとも、絶縁性基板（１）上に不純物を混入しない
    ｉ型シリコン半導体膜層（３）と、ゲート絶縁膜層
    （４）と、ゲート金属膜層（５）とを順次積層する第１
    積層ステップと、 第１のレジストパターン（６）を用いたフォトリソグラ
    フィ法で、前記ゲート金属膜層（５）をエッチングしゲ
    ート電極（５’）及びこれに電気接続するゲート金属配
    線パターンを形成する第１フォトリソステップと、 前記ゲート電極（５’）およびゲート金属配線パターン
    の表面を酸化し、前記ゲート電極（５’）の上面及び側
    面を覆うゲート電極金属酸化膜（７）と、ゲート金属配
    線パターンの上面及び側面を覆うゲート金属配線酸化膜
    とを形成する金属酸化膜形成ステップと、 前記酸化膜をマスクに前記ゲート絶縁膜層（４）をエッ
    チングしゲート絶縁膜（４’）を形成するゲート絶縁膜
    形成ステップと、 前記ゲート絶縁膜形成ステップの後、不純物を混入させ
    た不純物シリコン半導体膜層（８）とコンタクト金属膜
    層（９）と光反射性を有するソース・ドレイン金属膜層
    （１０）とを順次積層する第２積層ステップと、 第２のレジストパターン（４１）を用いたフォトリソグ
    ラフィ法で、前記第２積層ステップで積層したソース・
    ドレイン金属膜層（１０）とコンタクト金属膜層（９）
    と不純物を混入させた不純物シリコン半導体膜層（８）
    と不純物を混入させないｉ型シリコン半導体膜層（３）
    とを順次エッチングして、ＴＦＴと、ドレイン電極と一
    体化した反射型画素電極（４７）とを形成する第２フォ
    トリソステップと、 を備える反射型のＴＦＴアレイ基板の製造方法。
  35. 【請求項３５】前記金属酸化膜形成ステップにおいて、
    陽極酸化法を用いることを特徴とする、 請求項３４に記載の反射型のＴＦＴアレイ基板の製造方
    法。
  36. 【請求項３６】前記ｉ型シリコン半導体膜層（３）が、
    不純物を混入しないｉ型アモルファスシリコン膜層であ
    り、 前記不純物シリコン半導体膜層（８）が、ｎ型不純物を
    混入させたｎ型不純物アモルファスシリコン膜層である
    ことを特徴とする、 請求項３５に記載の反射型のＴＦＴアレイ基板の製造方
    法。
  37. 【請求項３７】前記第２フォトリソステップにおいて、
    前記ゲート電極金属酸化膜（７）上に積層された各層を
    前記ゲート電極金属酸化膜（７）の上面に到達するまで
    順次エッチングし、少なくともソース電極（４２）と反
    射型画素電極を兼ねるドレイン電極（４３）とを形成す
    ることを特徴とする、 請求項３６に記載の反射型のＴＦＴアレイ基板の製造方
    法。
  38. 【請求項３８】前記ソース・ドレイン金属膜層（１０）
    を、アルミニウムまたはアルミニウム合金で形成するこ
    とを特徴とする、 請求項３７に記載の反射型のＴＦＴアレイ基板の製造方
    法。
  39. 【請求項３９】前記ソース・ドレイン金属膜層（１０）
    とコンタクト金属膜層（９）とを１層かつ同一の材質と
    することを特徴とする、 請求項３４乃至３８のいずれかに記載の反射型のＴＦＴ
    アレイ基板の製造方法。
  40. 【請求項４０】第１積層ステップにおいて、絶縁性基板
    表面とシリコン半導体膜の間にアンダーコート膜を形成
    することを特徴とする、 請求項３４乃至３９のいずれかに記載の反射型のＴＦＴ
    アレイ基板の製造方法。
  41. 【請求項４１】絶縁性基板上に反射型画素電極と反射型
    画素電極を駆動するＴＦＴとがマトリックス状に形成さ
    れた反射型のＴＦＴアレイ基板の表面に、更に液晶配向
    膜の形成された第１の基板と、 カラーフィルターとこのカラーフィルター上に対向電極
    が載置された第２の基板とが、電極面を内側にして対向
    し、両基板の隙間に液晶が封入された構造の反射型の液
    晶表示装置において、 前記反射型ＴＦＴアレイ基板が、絶縁性基板（１）上に
    堆積されたシリコン半導体膜と、前記シリコン半導体膜
    のチャネル領域の上に形成されたゲート絶縁膜（４’）
    と、前記ゲート絶縁膜（４’）の上に形成されたゲート
    電極（５’）と、前記ゲート電極（５’）の表面を覆う
    ゲート電極金属酸化膜（７）と、前記ゲート電極金属酸
    化膜（７）の上面において互いに離間する電極であっ
    て、前記ゲート電極金属酸化膜（７）の少なくともソー
    ス領域側の側面とソース領域を覆うソース電極（４２）
    と、前記ゲート電極金属酸化膜（７）の少なくともドレ
    イン領域側の側面とドレイン領域を覆うドレイン電極
    （４３）とを有し、前記ドレイン電極（４３）が反射型
    画素電極を兼ねる構造である、 ことを特徴とする反射型の液晶表示装置。
  42. 【請求項４２】前記反射型ＴＦＴアレイ基板の表面が保
    護膜で覆われており、この保護膜の上に前記液晶配向膜
    が形成されていることを特徴とする、 請求項４１に記載の反射型の液晶表示装置。
  43. 【請求項４３】前記保護膜は、無機物で構成されている
    ことを特徴とする、 請求項４１に記載の反射型の液晶表示装置。
  44. 【請求項４４】絶縁性基板（１）上に堆積されたシリコ
    ン半導体膜と、前記シリコン半導体膜のチャネル領域の
    上に形成されたゲート絶縁膜（４’）と、前記ゲート絶
    縁膜（４’）の上に形成されたゲート電極（５’）と、
    前記ゲート電極（５’）の表面を覆うゲート電極金属酸
    化膜（７）と、前記ゲート電極金属酸化膜（７）の上面
    において互いに離間する電極であって、前記ゲート電極
    金属酸化膜（７）の少なくともソース領域側の側面とソ
    ース領域を覆うソース電極（４２）と、前記ゲート電極
    金属酸化膜（７）の少なくともドレイン領域側の側面と
    ドレイン領域を覆うドレイン電極（４３）とを有し、前
    記ドレイン電極（４３）が反射型画素電極を兼ねる構造
    の反射型ＴＦＴアレイ基板を作製する工程と、 前記反射型ＴＦＴアレイ基板の表面に液晶配向膜を形成
    する第１の基板作製工程と、 前記第１の基板と、カラーフィルター群と対向電極とが
    載置された第２の基板とを、電極面を内側にして重ね合
    わせ、両基板の間隙に液晶を封入し液晶セルとなす液晶
    セル組立工程と、を備える液晶表示装置の製造方法であ
    って、 前記反射型ＴＦＴアレイ基板作製工程が、 少なくとも、絶縁性基板（１）上に不純物を混入しない
    ｉ型シリコン半導体膜層（３）と、ゲート絶縁膜層
    （４）と、ゲート金属膜層（５）とを順次積層する第１
    積層ステップと、 第１のレジストパターン（６）を用いたフォトリソグラ
    フィ法で、前記ゲート金属膜層（５）をエッチングしゲ
    ート電極（５’）及びこれに電気接続するゲート金属配
    線パターンを形成する第１フォトリソステップと、 前記ゲート電極（５’）およびゲート金属配線パターン
    の表面を酸化し、前記ゲート電極（５’）の上面及び側
    面を覆うゲート電極金属酸化膜（７）と、ゲート金属配
    線パターンの上面及び側面を覆うゲート金属配線酸化膜
    とを形成する金属酸化膜形成ステップと、 前記酸化膜をマスクに前記ゲート絶縁膜層（４）をエッ
    チングしゲート絶縁膜（４’）を形成するゲート絶縁膜
    形成ステップと、 前記ゲート絶縁膜形成ステップの後、不純物を混入させ
    た不純物シリコン半導体膜層（８）とコンタクト金属膜
    層（９）と光反射性のソース・ドレイン金属膜層（１
    ０）とを順次積層する第２積層ステップと、 第２のレジストパターン（４１）を用いたフォトリソグ
    ラフィ法で、前記第２積層ステップで積層した各層およ
    びｉ型シリコン半導体膜層（３）を順次エッチングし、
    ソース電極と、反射型画素電極を兼ねるドレイン電極と
    を形成する第２フォトリソステップと、 を有することを特徴とする反射型の液晶表示装置の製造
    方法。
  45. 【請求項４５】前記反射型ＴＦＴアレイ基板作製工程と
    配向膜形成工程との間に、前記反射型ＴＦＴアレイ基板
    の表面を保護膜で覆う保護膜形成ステップを追加したこ
    とを特徴とする、 請求項４４に記載の反射型の液晶表示装置。
  46. 【請求項４６】絶縁性基板（１）上に第１の櫛形画素電
    極部（７９）と、対向電極としての第２の櫛形画素電極
    部（８０）と、前記第１の櫛形画素電極（７９）を駆動
    するＴＦＴ（７８）とがマトリックス状に形成されたイ
    ンプレーンスイッチング方式ＴＦＴアレイ基板であっ
    て、 前記ＴＦＴ（７８）は、絶縁性基板（１）上に堆積され
    たシリコン半導体膜と、前記シリコン半導体膜のチャネ
    ル領域の上に形成されたゲート絶縁膜（７３）と、前記
    ゲート絶縁膜（７３）の上に形成されたゲート電極（７
    １）と、前記ゲート電極（７１）の表面を覆うゲート電
    極金属酸化膜（７２）と、前記ゲート電極金属酸化膜
    （７２）の上面において互いに離間する電極であって、
    前記ゲート電極金属酸化膜（７２）の少なくともソース
    領域側の側面とソース領域を覆うソース電極（７６’）
    と、前記ゲート電極金属酸化膜（７２）の少なくともド
    レイン領域側の側面とドレイン領域を覆うドレイン電極
    （７６”）と、を有する構造であり、 前記第１の櫛形画素電極部（７９）は、前記ＴＦＴ（７
    ８）の形成された部位以外の基板部位に形成され、前記
    絶縁性基板（１）上に堆積された第１画素シリコン半導
    体膜（３”）と、前記第１画素シリコン半導体膜
    （３”）上に形成された第１画素絶縁膜（７３’）と、
    前記第１画素絶縁膜（７３’）の上に形成された第１画
    素電極（７１’）と、前記第１画素電極（７１’）の上
    面および側面を覆う第１画素電極酸化膜（７２’）とで
    構成されている、 ことを特徴とするインプレーンスイッチング方式のＴＦ
    Ｔアレイ基板。
  47. 【請求項４７】前記ゲート電極金属酸化膜（７２）およ
    び第１画素電極酸化膜（７２’）は、電極金属の表面を
    陽極酸化法で酸化した陽極酸化膜であることを特徴とす
    る、 請求項４６に記載のインプレーンスイッチング方式のＴ
    ＦＴアレイ基板。
  48. 【請求項４８】前記シリコン半導体膜のチャネル領域
    は、不純物を混入しないｉ型シリコン半導体膜（３’）
    で構成され、ソース領域およびドレイン領域は、不純物
    を混入しないｉ型シリコン半導体膜（３’）と不純物を
    混入した不純物シリコン半導体膜（７４’）の二層で構
    成されていることを特徴とする、 請求項４７に記載のインプレーンスイッチング方式のＴ
    ＦＴアレイ基板。
  49. 【請求項４９】前記不純物シリコン半導体膜（７４’）
    は、前記ゲート電極金属酸化膜（７２）の側面を直接覆
    っていることを特徴とする、 請求項４８に記載のインプレーンスイッチング方式のＴ
    ＦＴアレイ基板。
  50. 【請求項５０】前記不純物シリコン半導体膜（７４’）
    とソース電極（７６’）の間、および前記不純物シリコ
    ン半導体膜とドレイン電極（７６”）の間に、更にコン
    タクト電極（７５’）が介在されていることを特徴とす
    る、 請求項４９に記載のインプレーンスイッチング方式のＴ
    ＦＴアレイ基板。
  51. 【請求項５１】前記第２の櫛形画素電極部（８０）は、
    ＴＦＴ（７８）および第１の櫛形画素電極部（７９）の
    形成された基板部位以外の絶縁性基板（１）上に形成さ
    れ、少なくとも前記シリコン半導体膜と同質のシリコン
    半導体膜の層と、前記ソース電極（７６’）と同質の金
    属膜の層とが積層された構造である、 請求項４６〜５０に記載のインプレーンスイッチング方
    式のＴＦＴアレイ基板。
  52. 【請求項５２】前記第２の櫛形画素電極部（８０）は、
    ソース領域上のシリコン半導体膜層を含む積層構造と同
    一の積層構造で形成されていることを特徴とする、 請求項４６〜５１に記載のインプレーンスイッチング方
    式のＴＦＴアレイ基板。
  53. 【請求項５３】絶縁性基板（１）と前記シリコン半導体
    膜の間にアンダーコート膜（２）が形成されていること
    を特徴とする、 請求項４６〜５２に記載のインプレーンスイッチング方
    式のトップゲート型ＴＦＴアレイ基板。
  54. 【請求項５４】絶縁性基板（１）上に堆積されたシリコ
    ン半導体膜と、前記シリコン半導体膜のチャネル領域の
    上に形成されたゲート絶縁膜（７３）と、前記ゲート絶
    縁膜（７３）の上に形成されたゲート電極（７１）と、
    前記ゲート電極（７１）の表面を覆うゲート電極金属酸
    化膜（７２）と、前記ゲート電極金属酸化膜（７２）の
    上面において互いに離間する電極であって、前記ゲート
    電極金属酸化膜（７２）の少なくともソース領域側の側
    面とソース領域を覆うソース電極（７６’）と、前記ゲ
    ート電極金属酸化膜（７２）の少なくともドレイン領域
    側の側面とドレイン領域を覆うドレイン電極（７６”）
    と、を有する構造のＴＦＴ（７８）と、 前記ＴＦＴ（７８）の形成された部位以外の基板部位に
    形成され、前記絶縁性基板（１）上に堆積された第１画
    素シリコン半導体膜（３”）と、前記第１画素シリコン
    半導体膜（３”）上に形成された第１画素絶縁膜（７
    ３’）と、前記第１画素絶縁膜（７３’）の上に形成さ
    れた第１画素電極（７１’）と、前記第１画素電極（７
    １’）の上面および側面を覆う第１画素電極酸化膜（７
    ２’）とで構成された第１の櫛形画素電極部（７９）
    と、対向電極部としての第２の櫛形画素電極部（８０）
    と、が同一基板上に形成されてなるインプレーンスイッ
    チング方式のＴＦＴアレイ基板を製造する方法であっ
    て、 絶縁性基板（１）上に不純物を混入しないｉ型シリコン
    半導体膜層（３）と、ゲート絶縁膜層（４）と、ゲート
    金属膜層（５）とを順次積層する第１積層ステップと、 第１のレジストパターン（７０）を用いたフォトリソグ
    ラフィ法で、前記ゲート金属膜層（５）をエッチングし
    ゲート電極（７１）及びこれに電気接続するゲート金属
    配線パターン、並びに第１画素電極（７１’）を形成す
    る第１フォトリソステップと、 前記ゲート電極（７１）およびゲート金属配線パターン
    並びに第１画素電極（７１’）の表面を酸化し、ゲート
    電極（７１）の上面及び側面を覆うゲート電極金属酸化
    膜（７２）と、ゲート金属配線パターンの上面及び側面
    を覆うゲート金属配線酸化膜と、第１画素電極（７
    １’）の上面及び側面を覆う第１画素電極酸化膜（７
    ２’）を形成する金属酸化膜形成ステップと、 前記酸化膜をマスクにゲート絶縁膜層（４）をエッチン
    グしゲート絶縁膜（７３）及び第１画素絶縁膜（７
    ３’）を形成する絶縁膜形成ステップと、 前記ゲート絶縁膜形成ステップの後、不純物を混入させ
    た不純物シリコン半導体膜層（７４）とコンタクト金属
    膜層（７５）とソース・ドレイン金属膜層（７６）とを
    順次積層する第２積層ステップと、 第２のレジストパターン（７７）を用いたフォトリソグ
    ラフィ法で、前記第２積層ステップで積層したソース・
    ドレイン金属膜層（７６）とコンタクト金属膜層（７
    ５）と不純物を混入させた不純物シリコン半導体膜層
    （７４）と不純物を混入させないｉ型シリコン半導体膜
    層（３）とを順次エッチングし、ＴＦＴ（７８）と第２
    の櫛形画素電極部（８０）と第１の櫛形画素電極部（７
    ９）とを形成する第２フォトリソステップと、 を少なくとも備えるインプレーンスイッチング方式のＴ
    ＦＴアレイ基板の製造方法。
  55. 【請求項５５】前記金属酸化膜形成ステップにおいて、
    陽極酸化法を用いることを特徴とする、 請求項５４に記載のインプレーンスイッチング方式のＴ
    ＦＴアレイ基板の製造方法。
  56. 【請求項５６】前記ｉ型シリコン半導体膜層（３）が、
    不純物を混入しないｉ型アモルファスシリコン膜層であ
    り、 前記不純物シリコン半導体膜層（７４）が、ｎ型不純物
    を混入させたｎ型不純物アモルファスシリコン膜層であ
    ることを特徴とする、 請求項５５に記載のインプレーンスイッチング方式のＴ
    ＦＴアレイ基板の製造方法。
  57. 【請求項５７】前記第２の櫛形画素電極部（８０）は、
    シリコン半導体膜層を含むソース領域上の各層からなる
    積層構造と同一に形成されていることを特徴とする、 請求項５４ないし５６のいずれかに記載のインプレーン
    スイッチング方式のＴＦＴアレイ基板
  58. 【請求項５８】前記第２積層ステップにおいて、コンタ
    クト金属膜層（７５）とソース・ドレイン金属膜層（７
    ６）とを同一材料で１層で形成することを特徴とする、 請求項５４ないし５７のいずれかに記載のインプレーン
    スイッチング方式のＴＦＴアレイ基板の製造方法。
  59. 【請求項５９】前記第１積層ステップにおいて、絶縁性
    基板（１）とシリコン半導体膜の間にアンダーコート膜
    を形成することを特徴とする、 請求項５４ないし５８のいずれかに記載のインプレーン
    スイッチング方式のＴＦＴアレイ基板の製造方法。
  60. 【請求項６０】絶縁性基板（１）上に第１の櫛形画素電
    極部（７９）と、対向電極としての第２の櫛形画素電極
    部（８０）と、前記第１の櫛形画素電極を駆動するＴＦ
    Ｔ（７８）とがマトリックス状に形成されたインプレー
    ンスイッチング方式のＴＦＴアレイ基板の表面に更に液
    晶配向膜が形成された第１の基板と、少なくともカラー
    フィルターを備えた第２の基板とが、画素電極及びカラ
    ーフィルター面を内側にして対向し、両基板の隙間に液
    晶が封入された構造のインプレーンスイッチング方式の
    液晶表示装置であって、 前記ＴＦＴ（７８）が、絶縁性基板（１）上に堆積され
    たシリコン半導体膜と、前記シリコン半導体膜のチャネ
    ル領域の上に形成されたゲート絶縁膜（７３）と、前記
    ゲート絶縁膜（７３）の上に形成されたゲート電極（７
    １）と、前記ゲート電極（７１）の表面を覆うゲート電
    極金属酸化膜（７２）と、前記ゲート電極金属酸化膜
    （７２）の上面において互いに離間する電極であって、
    前記ゲート電極金属酸化膜（７２）の少なくともソース
    領域側の側面とソース領域を覆うソース電極（７６’）
    と、前記ゲート電極金属酸化膜（７２）の少なくともド
    レイン領域側の側面とドレイン領域を覆うドレイン電極
    （７６”）と、を有する構造であり、 前記第１の櫛形画素電極部（７９）が、前記ＴＦＴ（７
    ８）の形成された部位以外の基板部位に形成され、前記
    絶縁性基板（１）上に堆積された第１画素シリコン半導
    体膜（３”）と、前記第１画素シリコン半導体膜
    （３”）上に形成された第１画素絶縁膜（７３’）と、
    前記第１画素絶縁膜（７３’）の上に形成された第１画
    素電極（７１’）と、前記第１画素電極（７１’）の上
    面および側面を覆う第１画素電極酸化膜（７２’）とで
    構成されている、 ことを特徴とするインプレーンスイッチング方式の液晶
    表示装置。
  61. 【請求項６１】前記ゲート電極金属酸化膜（７２）およ
    び第１画素電極酸化膜（７２’）が、電極金属の表面を
    陽極酸化法で酸化した陽極酸化膜であることを特徴とす
    る、 請求項６０に記載のインプレーンスイッチング方式の液
    晶表示装置。
  62. 【請求項６２】前記第２の櫛形画素電極部（８０）の構
    造が、ソース領域上のシリコン半導体膜層を含む各層か
    らなる積層構造と同一であることを特徴とする、 請求項６０〜６１に記載のインプレーンスイッチング方
    式の液晶表示装置。
  63. 【請求項６３】前記インプレーンスイッチング方式のＴ
    ＦＴアレイ基板表面と液晶配向膜との間に保護膜が介在
    されていることを特徴とする、 請求項６２に記載のインプレーンスイッチング方式の液
    晶表示装置。
  64. 【請求項６４】絶縁性基板（１）上に第１の櫛形画素電
    極部（１０４）と、対向電極としての第２の櫛形画素電
    極部（１０３）と、前記第１の櫛形画素電極を駆動する
    ＴＦＴ（７８）とがマトリックス状に形成されたインプ
    レーンスイッチング方式のＴＦＴアレイ基板であって、 前記ＴＦＴ（７８）は、絶縁性基板（１）上に堆積され
    たシリコン半導体膜と、前記シリコン半導体膜のチャネ
    ル領域の上に形成されたゲート絶縁膜（７３）と、前記
    ゲート絶縁膜（７３）の上に形成されたゲート電極（７
    １）と、前記ゲート電極（７１）の表面を覆うゲート電
    極金属酸化膜（７２）と、前記ゲート電極金属酸化膜
    （７２）の上面において互いに離間する電極であって、
    前記ゲート電極金属酸化膜（７２）の少なくともソース
    領域側の側面とソース領域を覆うソース電極（７６’）
    と、前記ゲート電極金属酸化膜（７２）の少なくともド
    レイン領域側の側面とドレイン領域を覆うドレイン電極
    （７６”）と、を有する構造であり、 前記第１の櫛形画素電極部（１０４）は、前記ＴＦＴ
    （７８）の形成された部位以外の基板部位に形成され、 前記ＴＦＴ（７８）および前記第１の櫛形画素電極部
    （１０４）の表面は、保護膜（１０１）で覆われてお
    り、 前記第２の櫛形画素電極部（７９）は、前記保護膜（１
    ０１）上でかつれ前記ＴＦＴ（７８）および前記第１の
    櫛形画素電極部（１０４）の形成された部位以外の基板
    部位に形成されている、 ことを特徴とするインプレーンスイッチング方式のＴＦ
    Ｔアレイ基板。
  65. 【請求項６５】前記ゲート電極金属酸化膜（７２）は、
    電極金属の表面を陽極酸化法で酸化した陽極酸化膜であ
    ることを特徴とする、 請求項６４に記載のインプレーンスイッチング方式のＴ
    ＦＴアレイ基板。
  66. 【請求項６６】前記第１の櫛形画素電極部（１０４）
    は、ソース領域上のシリコン半導体膜層を含む積層構造
    と同一の積層構造で形成されていることを特徴とする、 請求項６５に記載のインプレーンスイッチング方式のＴ
    ＦＴアレイ基板。
  67. 【請求項６７】前記第２の櫛形画素電極部（１０３）
    は、ソース電極（７６’）と同質の金属で構成されてい
    ることを特徴とする、 請求項６６に記載のインプレーンスイッチング方式のＴ
    ＦＴアレイ基板。
  68. 【請求項６８】前記ｉ型シリコン半導体膜層（３）が、
    不純物を混入しないｉ型アモルファスシリコン膜層であ
    り、 前記不純物シリコン半導体膜層（７４）が、ｎ型不純物
    を混入させたｎ型不純物アモルファスシリコン膜層であ
    ることを特徴とする、 請求項６４ないし６７のいずれかに記載のインプレーン
    スイッチング方式のＴＦＴアレイ基板。
  69. 【請求項６９】絶縁性基板（１）上に堆積されたシリコ
    ン半導体膜と、前記シリコン半導体膜のチャネル領域の
    上に形成されたゲート絶縁膜（７３）と、前記ゲート絶
    縁膜（７３）の上に形成されたゲート電極（７１）と、
    前記ゲート電極（７１）の表面を覆うゲート電極金属酸
    化膜（７２）と、前記ゲート電極金属酸化膜（７２）の
    上面において互いに離間する電極であって、前記ゲート
    電極金属酸化膜（７２）の少なくともソース領域側の側
    面とソース領域を覆うソース電極（７６’）と、前記ゲ
    ート電極金属酸化膜（７２）の少なくともドレイン領域
    側の側面とドレイン領域を覆うドレイン電極（７６”）
    と、を有する構造のＴＦＴ（７８）と、 前記ＴＦＴ（７８）の形成された部位以外の基板部位に
    形成された第１の櫛形画素電極部（１０４）と、 前記ＴＦＴ（７８）および前記第１の櫛形画素電極部
    （１０４）を含む基板表面を覆う保護膜（１０１）と、 前記ＴＦＴ（７８）および前記第１の櫛形画素電極部
    （１０４）の形成された部位以外の基板の表面で、かつ
    前記保護膜（１０１）上に形成された対向電極としての
    第２の櫛形画素電極（１０３）と、 を有するインプレーンスイッチング方式ＴＦＴアレイ基
    板の製造方法であって、 前記製造方法は、 絶縁性基板（１）上に不純物を混入しないｉ型シリコン
    半導体膜層（３）と、ゲート絶縁膜層（４）と、ゲート
    金属膜層（５）とを順次積層する第１積層ステップと、 第１のレジストパターン（１００）を用いたフォトリソ
    グラフィ法で、前記ゲート金属膜層（５）をエッチング
    しゲート電極（７１）及びこれに電気接続するゲート金
    属配線パターンを形成する第１フォトリソステップと、 前記ゲート電極（７１）およびゲート金属配線パターン
    の表面を酸化し、ゲート電極（７１）の上面及び側面を
    覆うゲート電極金属酸化膜（７２）と、ゲート金属配線
    パターンの上面及び側面を覆うゲート金属配線酸化膜と
    を形成する金属酸化膜形成ステップと、 前記酸化膜をマスクにゲート絶縁膜層（４）をエッチン
    グしゲート絶縁膜（７３）を形成する絶縁膜形成ステッ
    プと、 前記ゲート絶縁膜形成ステップの後、不純物を混入させ
    た不純物シリコン半導体膜層（７４）とコンタクト金属
    膜層（７５）とソース・ドレイン金属膜層（７６）とを
    順次積層する第２積層ステップと、 第２のレジストパターン（１０２）を用いたフォトリソ
    グラフィ法で、前記第２積層ステップで積層したソース
    ・ドレイン金属膜層（７６）とコンタクト金属膜層（７
    ５）と不純物を混入させた不純物シリコン半導体膜層
    （７４）と不純物を混入させないｉ型シリコン半導体膜
    層（３）とを順次エッチングし、ＴＦＴ（７８）と第１
    の櫛形画素電極部（１０４）とを形成する第２フォトリ
    ソステップと、 前記第２フォトリソステップ後、基板表面に形成された
    前記ＴＦＴ（７８）および前記第１の櫛形画素電極部
    （１０４）の表面を覆う保護膜層（１０１）を堆積する
    保護膜堆積ステップと、 前記保護膜層（１０１）上に第２の櫛形画素電極形成用
    の金属膜層を堆積する金属膜堆積ステップと、 前記金属膜堆積ステップの後、第３のレジストパターン
    （１０６）を用いたフォトリソグラフィ法で、前記金属
    膜層をエッチングし、対向電極としての第２の櫛形画素
    電極（１０３）を形成する第２櫛形画素電極形成第３フ
    ォトリソステップと、 を少なくとも備えるインプレーンスイッチング方式のＴ
    ＦＴアレイ基板の製造方法。
  70. 【請求項７０】前記金属酸化膜形成ステップにおける酸
    化方法が、陽極酸化法であることを特徴とする、 請求項６９に記載のインプレーンスイッチング方式のＴ
    ＦＴアレイ基板の製造方法。
  71. 【請求項７１】前記ｉ型シリコン半導体膜層（３）が、
    不純物を混入しないｉ型アモルファスシリコン膜層であ
    り、 前記不純物シリコン半導体膜層（７４）が、ｎ型不純物
    を混入させたｎ型不純物アモルファスシリコン膜層であ
    ることを特徴とする、 請求項７０に記載のインプレーンスイッチング方式のＴ
    ＦＴアレイ基板の製造方法。
  72. 【請求項７２】前記第１の櫛形画素電極部（１０４）
    は、シリコン半導体膜層を含むドレイン領域上の各層か
    らなる積層構造と同一の構造に形成されていることを特
    徴とする、 請求項７１に記載のインプレーンスイッチング方式のＴ
    ＦＴアレイ基板
  73. 【請求項７３】前記第２積層ステップにおいて、コンタ
    クト金属膜層（７５）とソース・ドレイン金属膜層（７
    ６）とを同一材料で１層で形成することを特徴とする、 請求項６９ないし７２のいずれかに記載のインプレーン
    スイッチング方式のＴＦＴアレイ基板の製造方法。
  74. 【請求項７４】前記第１積層ステップにおいて、絶縁性
    基板（１）とシリコン半導体膜の間にアンダーコート膜
    を形成することを特徴とする、 請求項６９ないし７３のいずれかに記載のインプレーン
    スイッチング方式のＴＦＴアレイ基板の製造方法。
  75. 【請求項７５】第１の櫛形画素電極部（１０４）と、前
    記第１の櫛形画素電極を駆動するＴＦＴ（７８）と、少
    なくとも前記第１の櫛形画素電極部（１０４）とＴＦＴ
    （７８）の表面を覆うシリコン保護膜の上に形成された
    対向電極としての第２の櫛形画素電極部（１０３）と、
    を有するインプレーンスイッチング方式のＴＦＴアレイ
    基板の表面に更に液晶配向膜の形成された第１の基板
    と、少なくともカラーフィルターを備える第２の基板と
    が、画素電極及びカラーフィルター面を内側にして対向
    し、両基板の隙間に液晶が封入された構造のインプレー
    ンスイッチング方式の液晶表示装置であって、 前記ＴＦＴ（７８）が、絶縁性基板（１）上に堆積され
    たシリコン半導体膜と、前記シリコン半導体膜のチャネ
    ル領域の上に形成されたゲート絶縁膜（７３）と、前記
    ゲート絶縁膜（７３）の上に形成されたゲート電極（７
    １）と、前記ゲート電極（７１）の表面を覆うゲート電
    極金属酸化膜（７２）と、前記ゲート電極金属酸化膜
    （７２）の上面において互いに離間する電極であって、
    前記ゲート電極金属酸化膜（７２）の少なくともソース
    領域側の側面とソース領域を覆うソース電極（７６’）
    と、前記ゲート電極金属酸化膜（７２）の少なくともド
    レイン領域側の側面とドレイン領域を覆うドレイン電極
    （７６”）と、を有する構造であり、 前記第１の櫛形画素電極部（１０４）が、前記ＴＦＴ
    （７８）の形成された部位以外の基板部位に形成され、 前記ＴＦＴ（７８）および前記第１の櫛形画素電極部
    （１０４）の表面が、保護膜（１０１）で覆われてお
    り、 前記第２の櫛形画素電極部（７９）が、前記保護膜（１
    ０１）上でかつれ前記ＴＦＴ（７８）および前記第１の
    櫛形画素電極部（１０４）の形成された部位以外の基板
    部位に形成されている、 ことを特徴とするインプレーンスイッチング方式の液晶
    表示装置。
  76. 【請求項７６】前記ゲート電極金属酸化膜（７２）およ
    び第１画素電極酸化膜（７２’）は、電極金属の表面を
    陽極酸化法で酸化した陽極酸化膜であることを特徴とす
    る、 請求項７５に記載のインプレーンスイッチング方式の液
    晶表示装置。
  77. 【請求項７７】前記第１の櫛形画素電極部（１０４）の
    構造が、ソース領域上のシリコン半導体膜層を含む各層
    からなる積層構造と同一であることを特徴とする、 請求項７５〜７６に記載のインプレーンスイッチング方
    式の液晶表示装置。
  78. 【請求項７８】前記インプレーンスイッチング方式のＴ
    ＦＴアレイ基板表面と液晶配向膜との間に第２の保護膜
    が介在されていることを特徴とする、 請求項７７に記載のインプレーンスイッチング方式の液
    晶表示装置。
JP37271399A 1999-12-28 1999-12-28 Ｔｆｔアレイ基板とその製造方法それを用いた液晶表示装置 Expired - Fee Related JP3617800B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP37271399A JP3617800B2 (ja) 1999-12-28 1999-12-28 Ｔｆｔアレイ基板とその製造方法それを用いた液晶表示装置
PCT/JP2000/009122 WO2001048547A1 (fr) 1999-12-28 2000-12-21 Substrat tableau a matrice active, procede de fabrication, et afficheur a cristaux liquides muni d'un substrat tableau a matrice active
KR10-2001-7009704A KR100510976B1 (ko) 1999-12-28 2000-12-21 Ｔｆｔ 어레이 기판, 그 제조방법 및 그를 이용한액정표시장치
CN00804193A CN1341231A (zh) 1999-12-28 2000-12-21 Tft阵列基板及其制造方法以及使用它的液晶显示装置
EP00987701A EP1168054A1 (en) 1999-12-28 2000-12-21 Tft array substrate, method of manufacture thereof, and lcd with tft array substrate
TW089128018A TWI228630B (en) 1999-12-28 2000-12-27 TFT array substrate, producing method thereof, and liquid crystal display device utilizing the substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP37271399A JP3617800B2 (ja) 1999-12-28 1999-12-28 Ｔｆｔアレイ基板とその製造方法それを用いた液晶表示装置

Publications (2)

Publication Number Publication Date
JP2001188252A true JP2001188252A (ja) 2001-07-10
JP3617800B2 JP3617800B2 (ja) 2005-02-09

Family

ID=18500934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP37271399A Expired - Fee Related JP3617800B2 (ja) 1999-12-28 1999-12-28 Ｔｆｔアレイ基板とその製造方法それを用いた液晶表示装置

Country Status (6)

Country Link
EP (1) EP1168054A1 (ja)
JP (1) JP3617800B2 (ja)
KR (1) KR100510976B1 (ja)
CN (1) CN1341231A (ja)
TW (1) TWI228630B (ja)
WO (1) WO2001048547A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007148405A (ja) * 2005-11-24 2007-06-14 Boe Hydis Technology Co Ltd 反射型液晶表示装置
US7781268B2 (en) 2006-05-15 2010-08-24 Samsung Electronics Co., Ltd. Array substrate and display panel
JP2011199245A (ja) * 2010-03-17 2011-10-06 Samsung Mobile Display Co Ltd 薄膜トランジスタ、及びこれを備えた表示装置、並びにそれらの製造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005108912A (ja) * 2003-09-29 2005-04-21 Quanta Display Japan Inc 液晶表示装置とその製造方法
KR101088103B1 (ko) * 2003-10-28 2011-11-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치, 및 텔레비전 수상기
CN100378554C (zh) * 2004-04-02 2008-04-02 统宝光电股份有限公司 液晶显示器的制造方法
CN100399178C (zh) * 2005-07-27 2008-07-02 中华映管股份有限公司 像素结构的制造方法
EP1770788A3 (en) * 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
CN101253611B (zh) 2005-09-30 2013-06-19 夏普株式会社 薄膜晶体管阵列衬底的制造方法
CN100454558C (zh) * 2006-09-11 2009-01-21 北京京东方光电科技有限公司 一种tft矩阵结构及其制造方法
CN100454559C (zh) * 2006-09-11 2009-01-21 北京京东方光电科技有限公司 一种tft矩阵结构及其制造方法
JP2008153427A (ja) * 2006-12-18 2008-07-03 Hitachi Displays Ltd 高感度光センサ素子及びそれを用いた光センサ装置
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
US8294840B2 (en) * 2008-03-19 2012-10-23 Chimei Innolux Corporation Liquid crystal display device with fringe field switching mode
CN101540298B (zh) * 2008-03-21 2012-02-29 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
WO2012002040A1 (en) 2010-07-01 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Driving method of liquid crystal display device
TWI548100B (zh) * 2015-01-08 2016-09-01 友達光電股份有限公司 薄膜電晶體、顯示面板以及其製造方法
CN104865758A (zh) * 2015-06-09 2015-08-26 京东方科技集团股份有限公司 阵列基板及其制作方法、液晶面板及液晶显示装置
CN108198824B (zh) * 2018-01-17 2020-06-16 京东方科技集团股份有限公司 一种阵列基板的制备方法
CN117631114A (zh) * 2024-01-26 2024-03-01 衣金光学科技南通有限公司 滤光单元的制造方法及滤光单元

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129590A (ja) * 1995-10-30 1997-05-16 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
JPH08248445A (ja) * 1995-12-22 1996-09-27 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型電界効果半導体装置
JPH1096950A (ja) * 1996-09-20 1998-04-14 Hitachi Ltd アクティブマトリックス基板及び液晶表示装置
JPH1145076A (ja) * 1997-07-24 1999-02-16 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置
JPH11233783A (ja) * 1998-02-17 1999-08-27 Sharp Corp 薄膜トランジスタおよびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007148405A (ja) * 2005-11-24 2007-06-14 Boe Hydis Technology Co Ltd 反射型液晶表示装置
US7781268B2 (en) 2006-05-15 2010-08-24 Samsung Electronics Co., Ltd. Array substrate and display panel
JP2011199245A (ja) * 2010-03-17 2011-10-06 Samsung Mobile Display Co Ltd 薄膜トランジスタ、及びこれを備えた表示装置、並びにそれらの製造方法
US8653528B2 (en) 2010-03-17 2014-02-18 Samsung Display Co., Ltd. Thin film transistor, display device thereof, and manufacturing method thereof

Also Published As

Publication number Publication date
EP1168054A1 (en) 2002-01-02
KR20010101921A (ko) 2001-11-15
JP3617800B2 (ja) 2005-02-09
KR100510976B1 (ko) 2005-08-30
TWI228630B (en) 2005-03-01
WO2001048547A1 (fr) 2001-07-05
CN1341231A (zh) 2002-03-20

Similar Documents

Publication Publication Date Title
JP2001188252A (ja) Ｔｆｔアレイ基板とその製造方法それを用いた液晶表示装置
JP4191642B2 (ja) 半透過型液晶表示装置およびその製造方法
KR0169385B1 (ko) 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법
KR101049001B1 (ko) 횡전계 방식(ｉｐｓ)의 컬러필터 온박막트랜지스터(ｃｏｔ) 구조의 액정표시장치
JP2001125134A (ja) アクティブマトリクス基板及びその製造方法
JP2600929B2 (ja) 液晶画像表示装置およびその製造方法
JP2001013520A (ja) アクティブマトリックス型液晶表示装置
JP2003195330A (ja) 液晶表示装置
JP2011059314A (ja) 液晶表示装置
JP2000187209A (ja) 反射型液晶表示装置およびその製造方法
JP2002229060A (ja) 反射型表示装置及びその製造方法
KR20020062275A (ko) 전기회로기판 및 이것을 이용한 ｔｆｔ 어레이기판 그리고액정표시장치
JP2000122093A (ja) 反射型液晶表示装置
TWI284244B (en) Liquid crystal display device
JP2004004572A (ja) 液晶表示装置およびその製造方法
JP2000214481A (ja) 液晶表示装置およびその製造方法
JP3861895B2 (ja) 半透過型液晶表示装置およびその製造方法
JP3819590B2 (ja) 液晶表示素子ならびに該素子を用いた液晶表示装置、および反射型液晶表示装置
JPH028821A (ja) アクティブマトリックス基板
JP2000122096A (ja) 反射型液晶表示装置およびその製造方法
JP2000250065A (ja) 液晶画像表示装置および画像表示装置用半導体装置の製造方法
JP4278745B2 (ja) カラー液晶パネルの製造方法
JPH06148616A (ja) 液晶表示パネル
JP2618034B2 (ja) マトリクス基板及びその製造方法
JPH09325356A (ja) アクティブマトリクス基板

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041104

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees