CN101253611B - 薄膜晶体管阵列衬底的制造方法 - Google Patents

薄膜晶体管阵列衬底的制造方法 Download PDF

Info

Publication number
CN101253611B
CN101253611B CN2006800321542A CN200680032154A CN101253611B CN 101253611 B CN101253611 B CN 101253611B CN 2006800321542 A CN2006800321542 A CN 2006800321542A CN 200680032154 A CN200680032154 A CN 200680032154A CN 101253611 B CN101253611 B CN 101253611B
Authority
CN
China
Prior art keywords
film
mentioned
electrode
array substrate
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800321542A
Other languages
English (en)
Other versions
CN101253611A (zh
Inventor
八木敏文
津幡俊英
嶋田吉祐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101253611A publication Critical patent/CN101253611A/zh
Application granted granted Critical
Publication of CN101253611B publication Critical patent/CN101253611B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/137—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering
    • G02F1/13712—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering the liquid crystal having negative dielectric anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

第一工序中，形成栅电极(4a)后，第二工序中，层叠包含栅极绝缘膜(5)、半导体膜(8)、透明导电膜(9)的导电膜(12)，形成包括向这个层叠体(18)露出导电膜(12)的第一开口部(14a)和栅电极(4a)的上方位置的具有底部(B)的第二开口部(14b)的抗蚀图案(13a)。并且，蚀刻从第一开口部(14a)露出的导电膜(12)及半导体膜(8)，除去第二开口部(14b)的底部(B)使导电膜(12)露出，蚀刻这个导电膜(12)，形成薄膜晶体管(20)。在第三工序中，形成像素电极(5a)、保护遮光层(17a)及突起部(17b)。

Description

薄膜晶体管阵列衬底的制造方法
技术领域
本发明，涉及一种薄膜晶体管阵列衬底的制造方法、以及薄膜晶体管阵列衬底，特别是有关构成MVA方式的液晶显示装置的薄膜晶体管阵列衬底。 
背景技术
液晶显示装置，具有小型、薄型、低耗电、重量轻等的长处，广泛地应用于各种电子器件。特别是，包含了作为每个像素的开关元件的薄膜晶体管(TFT)的有源矩阵型液晶显示装置，因为具有与CRT相同的显示性能，广泛应用于电脑等的OA机器、电视等的AV机器或携带电话等中。特别是近年，大型化、高精细化、高开口率化等的品位提高在急剧进展。 
这样，其利用范围不断扩大的有源矩阵型的液晶显示装置，期望其价格降低。特别是，通过提高构成有源矩阵型液晶显示装置的薄膜晶体管(TFT)阵列衬底的生产性降低制造成本，研究了种种降低价格的方法，其中，薄膜晶体管(TFT)阵列衬底的制造工序的一个工序，就减少利用照相平面印刷法的照相平面印刷工序的次数的方法，广泛地进行了研究。 
在此，照相平版印刷工序，由(1)在形成了薄膜的衬底上涂布抗蚀剂的工序，(2)用光掩模进行光曝光，在抗蚀剂上形成掩模图案的潜象的工序，(3)通过显像使抗蚀膜成为图案，蚀刻薄膜的工序，(4)剥离抗蚀膜的工序，的一连串工序构成，在薄膜晶体管(TFT)阵列衬底的制造工序中是必不可少的制造工序。 
例如，专利文献1、2、3、以及4中，揭示了照相平版印刷工序的次数降低到四次的透过型薄膜晶体管(TFT)阵列衬底的制造方法。 
还有，专利文献5、6、7、以及8中，揭示了照相平版印刷工序的次数降低到三次的透过型薄膜晶体管(TFT)阵列衬底的制造方法。 
然而，专利文献5、6、以及8中，不是详细说明构成像素的像素电极、或者外部引出电极的形成，因为考虑了它的形成的情况，还最少需要一次照相平面印刷工序，照相平面印刷工序就成为四次以上。 
再有，专利文献7中，揭示了上层栅极(top gate)型薄膜晶体管(TFT)阵列的制造方法，但是，对于来自绝缘衬底一侧的光，构成薄膜晶体管(TFT)的半导体层的沟道部没有成为遮光构造，所以，流动因光引起的泄漏电流，on/off比(在进行栅极电压下的漏极电流的开关之际，on状态的电流和off状态的泄漏电流的比)变坏，这成为问题。 
还有，以前的液晶显示装置中，在相对薄膜晶体管(TFT)阵列衬底设置的相对衬底中，以重叠薄膜晶体管(TFT)阵列衬底上的薄膜晶体管(TFT)、栅极线、以及源极线的方式，形成了由铬或黑色树脂等的称为黑底的遮光区域，通过薄膜晶体管(TFT)和相对衬底的粘合，防止向薄膜晶体管(TFT)的光的侵入，抑制由光引起的泄漏电流的产生，这已为所知。 
然而，考虑上述薄膜晶体管(TFT)阵列衬底和相对衬底的粘合时的重叠边缘的话，有必要扩大形成遮光区域，像素的开口率就会降低，这称为问题。 
因此，为了抑制像素开口率的降低，进行了在薄膜晶体管(TFT)阵列衬底上，以覆盖薄膜晶体管(TFT)、栅极线、以及源极线的方式，形成了黑色抗蚀膜那样的遮光膜，由此，省略了相对衬底的黑底，使薄膜晶体管(TFT)阵列衬底和相对衬底的粘合时的重叠变得容易的试验。 
这样的话，薄膜晶体管(TFT)阵列衬底的制造工序中必要的照相平面印刷工序的次数，因为要形成上述遮光膜，还需要增加一次。 
如以上说明的那样，构成透过型的液晶显示装置的薄膜晶体管(TFT)阵列衬底的制造中，最低需要四次照相平面印刷工序。 
可是，电脑的显示屏以及液晶电视所使用的画面尺寸较大的液 晶显示装置中，特别是对亮度、对比度、视角特性等的显示品位有效的具有多重区域(Multi-domain)的垂直定向方式(VA：Vertical Alignment)，也就是所谓的MVA(Multi-domain Vertical Alignment)方式，近年广泛地得到普及(例如，参照专利文献9、10以及11)。 
这个MVA方式的液晶显示装置中，薄膜晶体管(TFT)阵列衬底上的像素电极、以及相对衬底上的共通电极的至少一个上，设置了为控制切除图案(电极开口部)以及液晶分子的定向的突起部。并且，MVA方式的液晶显示装置中，由这个切除图案形成的干扰区域(Fringe Field)以及突起部的倾斜部分中的液晶分子的倾斜方向，使像素内的液晶分子的定向方向分散为多个方向实现广视野角。 
即便是在这个显示品位优异的MVA方式的液晶显示装置中，如上所述那样，最好的是通过减少照相平面印刷工序的次数、提高薄膜晶体管(TFT)阵列衬底的生产性，降低制造成本，谋得低价格化。 
(专利文献1)日本专利公开平9-152626号公报 
(专利文献2)日本专利公开平9-236826号公报 
(专利文献3)日本专利公开2000-258799号公报 
(专利文献4)日本专利公开2001-5038号公报 
(专利文献5)日本专利公开平3-60042号公报 
(专利文献6)日本专利公开平8-242004号公报 
(专利文献7)日本专利公开2001-188252号公报 
(专利文献8)日本专利公开2002-343811号公报 
(专利文献9)日本专利公开2001-83523号公报 
(专利文献10)日本专利公开2001-21894号公报 
(专利文献11)日本专利公开2001-109009号公报 
发明内容
(发明所要解决的课题) 
本发明，是鉴于上述点所发明的，其目的在于：在构成MVA方式的液晶显示装置的薄膜晶体管阵列衬底中，比以前的制造方法减少照相平面印刷工序的次数，使制造工序的缩短以及制造成本的降低成为可能。
(解决课题的方法) 
本发明，是将薄膜晶体管阵列衬底的制造工序的照相平面印刷工序减少到三次。 
具体地讲，本发明所涉及的薄膜晶体管阵列衬底的制造方法，是制造包括：设置在衬底上的多个像素，设置在该每个各像素上、具有对应栅电极、源电极、漏电极、以及上述栅电极形成沟道部的半导体层的多个薄膜晶体管，连接上述源电极的源极线，连接在上述漏电极上的为向包含液晶分子的液晶层施加电压的像素电极，设置在该像素电极上的为控制上述液晶分子定向的突起部的薄膜晶体管阵列衬底的方法，其特征在于包括：第一工序，在上述衬底上通过光刻技术图案形成上述栅电极；第二工序，对形成了上述栅电极的衬底，形成以栅极绝缘膜、成为上述半导体层的半导体膜、以及包含以覆盖该半导体膜的方式设置的透明导电膜的导电膜的顺序层叠的层叠体，通过光刻技术对该层叠体图案形成上述薄膜晶体管；第三工序，通过光刻技术，在形成覆盖上述薄膜晶体管的保护层、以及上述突起部的同时，使上述透明导电膜的一部分露出形成上述像素电极；另外，上述第二工序，包括在形成了覆盖上述层叠体的抗蚀膜后，对该抗蚀膜进行的：在上述层叠体区域分别形成成为上述沟道区域、源极线、源电极、以及漏电极部分以外的区域的上方位置露出上述导电膜的第一开口部，和在成为上述沟道部的层叠体区域的上方位置具有所规定厚度的底部的第二开口部的抗蚀图案形成工序；蚀刻从上述第一开口部露出的上述导电膜、和该导电膜下方的半导体膜的第一蚀刻工序，蚀刻除去上述第二开口部的底部后露出的导电膜的第二蚀刻工序。 
根据上述的制造方法，首先，在第一工序中，在衬底上图案形成栅电极。 
其次，在第二工序中，对形成了栅电极的衬底，形成以栅极绝缘膜、半导体膜、以及包含以覆盖这个半导体膜的方式设置的透明导电膜的导电膜的顺序层叠的层叠体，在形成覆盖这个层叠体的抗蚀膜后，对这个抗蚀膜分别形成在上述层叠体区域分别形成成为上述沟道区域、源极线、源电极、以及漏电极部分以外的区域的上方位置露出上述导电膜的第一开口部，和在成为上述沟道部的层叠体区域的上方位置具有所规定厚度的底部的第二开口部，形成抗蚀图案。 
并且，蚀刻了从上述抗蚀图案的第一开口部露出的导电膜，和这个导电膜下方的半导体膜，除去第二开口部的底部露出导电膜，蚀刻这个导电膜，图案形成薄膜晶体管。 
接下来，在第三工序中，在形成覆盖薄膜晶体管的保护层、以及为控制液晶分子的定向的突起部的同时，使上述透明导电膜的一部分露出形成上述像素电极。 
由此，可以由第一工序、第二工序、以及第三工序的合计三回照相平面印刷工序制造薄膜晶体管阵列衬底。为此，在构成MVA方式的液晶显示装置的薄膜晶体管(TFT)阵列衬底中，制造工序的缩短及制造成本的降低成为可能。 
上述导电膜，有遮光性，还可以由上述第三工序，蚀刻比上述漏电极的周端更靠内侧的导电膜。 
根据上述制造方法，因为是通过蚀刻比上述漏电极的周端更靠内侧的导电膜形成像素电极，所以，光透过性的像素电极的周围，由遮光性的导电膜构成的漏电极遮光。由此，抑制了像素电极间的光泄漏。 
上述半导体膜，由上层的第一半导体膜和下层的第二半导体膜构成，还可以由上述第二蚀刻工序，蚀刻上述露出的导电膜和上述第一半导体膜。 
根据上述制造方法，例如，上层的第一半导体膜是n+非晶硅膜、下层的第二半导体膜是天性非晶硅膜的情况下，通过蚀刻由第二蚀刻工序除去第二开口部的底部露出的导电膜以及n+非晶硅膜的第一半导体层，露出天性非晶硅膜的第二半导体膜形成沟道部。 
在上述保护层的上层或下层，形成了遮光层，上述遮光层，还可以在上述第三工序中和上述保护层同时形成。 
根据上述制造方法，通过在保护膜的上层或下层形成遮光层，与保护层同时形成遮光层。由此，不需增加照相平面印刷工序的次数就可形成遮光层。 
上述保护层，还可以是由遮光性材料形成的。 
根据上述制造方法，因为保护层是由遮光材料形成的，所以不再需要设置形成遮光膜的工序。为此，薄膜晶体管(TFT)阵列衬底的制造工序的缩短及制造成本的降低成为可能。 
上述栅电极，是由层叠多层金属膜构成的第一金属层叠膜形成的，上述第一金属层叠膜，还可以包含由铝膜或铝合金膜构成的金属膜。 
根据上述制造方法，形成栅电极的第一金属层叠膜，包含由铝膜或铝合金膜构成的金属膜。一般的，铝膜或铝合金膜是低电阻材料，所以降低了布线的电阻。 
上述导电膜，还可以是只由上述透明导电膜单层构成的。 
根据上述制造方法，因为导电膜是只由上述透明导电膜单层构成的，所以，在第三工序中不再需要露出透明导电膜。为此，第三工序中，只要形成保护膜，就能形成像素电极。为此，薄膜晶体管(TFT)阵列衬底的制造工序的缩短及制造成本的降低成为可能。 
上述导电膜，是由氧化铟和氧化锡的化合物构成的上述透明导电膜、和以覆盖该透明导电膜的方式设置的层叠多层金属膜构成的第二金属层叠膜形成的，上述第二金属层叠膜，还可以是由下层的钼膜或钼合金膜和上层的铝膜或铝合金膜形成的。 
根据上述制造方法，氧化铟和氧化锡的化合物构成的上述透明导电膜的上层成为钼膜或钼合金膜，这个钼膜或钼合金膜的上层成为铝膜或铝合金膜。为此，铝膜或铝合金膜和ITO膜之间夹着钼膜或钼合金膜，所以，在蚀刻铝膜或铝合金膜之际，可以抑制铝膜或铝合金膜和ITO膜之间形成局部电池。由此，抑制了铝膜或铝合金膜和ITO膜之间的电腐蚀(电蚀)。 
上述半导体膜，还可以是由比相同厚度的非晶硅透光率高的材料形成的。 
根据上述制造方法，半导体膜是由比同样厚度的非晶硅光透过率高的材料形成的。并且，像素电极中，半导体膜重叠着，就可以提高对应这个像素电极的区域的光透过率。 
上述第一工序中，连接在上述栅电极上的多条栅极线及其延长设置部的栅极线外部引出电极，还可以与该栅电极同时形成。 
根据上述制造方法，因为多条栅极线及其延长设置部的栅极线外部引出电极是与栅电极同时形成的，所以，不需增加制造工序就可以形成栅极线及栅极线外部引出电极。为此，薄膜晶体管(TFT)阵列衬底的制造工序的缩短及制造成本的降低成为可能。 
上述栅电极、栅极线、以及栅极线外部引出电极，是由层叠多层金属膜构成的第一金属层叠膜形成的，同时，上述第一金属层叠膜的最下层，是由钛膜或钛合金膜形成的，在第三工序中，通过蚀刻，还可以露出对应上述栅极线外部引出电极部分的上述钛膜或钛合金膜。 
根据上述制造方法，栅极线外部引出电极，是由钛膜或钛合金膜形成的。并且，钛膜或钛合金膜是不容易氧化的材料，也就抑制了栅极线外部引出电极的氧化。 
上述第一金属层叠膜，还可以是由上述最下层的钛膜或钛合金膜、由铝膜或铝合金膜构成的金属膜，和以覆盖该金属膜的方式设置的钼膜或钼合金膜形成的。 
根据上述制造方法，钼膜或者钼合金膜，由蚀刻铝膜或铝合金膜的蚀刻剂，能够容易的被蚀刻，所以，确实能够保留第一金属层叠膜的最下层钛膜或钛合金膜，形成栅极线外部引出电极。 
还有，在铝膜或铝合金膜构成的金属膜的上层，是钼膜或钼合金膜，所以，由于这个钼膜或钼合金膜，抑制了铝膜或铝合金膜表面的突起物(hillock)的产生。为此，例如，通过小丘(hillock)贯通绝缘膜降低引起层间泄漏电流的发生。 
再有，第一金属层叠膜，包含由铝膜或铝合金膜构成的金属膜。为此，由于铝膜或铝合金膜是低电阻材料，所以降低了布线的电阻。 
上述栅电极、栅极线、以及栅极线外部引出电极，是由层叠多 层金属膜构成的第一金属层叠膜形成的同时，上述第一金属层叠膜的最上层，还可以是由钛膜或钛合金膜形成的。 
根据上述制造方法，钛膜或钛合金膜，例如，与铝膜铝合金膜形成的金属膜相比，不容易被氧化，也就抑制了栅极线外部引出电极的氧化。为此，与容易氧化的铝膜或铝合金膜形成的金属膜露出的情况不同，不再需要栅极线外部引出电极的对应部分的容易被氧化的金属膜的蚀刻，制造工序的缩短及制造成本的降低成为可能。 
上述第一金属层叠膜，包含铝膜或铝合金膜，在上述第三工序中，还可以蚀刻比上述栅极线外部引出电极的周端更靠内侧的保护层及栅极绝缘层。 
根据上述制造方法，通过蚀刻比上述栅极线外部引出电极的周端更靠内侧的保护层及栅极绝缘层，构成第一金属层叠膜的铝膜或铝合金膜不再露出。还有，通过蚀刻露出的第一金属层叠膜的最上层，因为是不容易氧化的钛膜或氮化钛膜，所以，栅极线外部引出电极也就成为不易氧化的构成。 
上述第二工序中，在与上述多条栅极线交叉的方向上，与上述源电极同时形成上述多条源极线及其延长设置部的源极线外部引出电极。 
根据上述制造方法，多条源极线及其延长设置部的源极线外部引出电极，与源极同时形成的，所以不需要增加制造工序，形成源极线及源极线外部引出电极。为此，薄膜晶体管(TFT)阵列衬底的制造工序的缩短及制造成本的降低成为可能。 
上述栅电极、栅极线、以及栅极线外部引出电极，是由层叠多层金属膜构成的第一金属层叠膜形成的，上述源电极、源极线、以及源极线外部引出电极，是由层叠多层金属膜构成的第二金属层叠膜形成的同时，在第三工序中，通过蚀刻，除去对应上述栅极线外部引出电极及源极线外部引出电极的部分的上述第一金属层叠膜及第二金属层叠膜的至少最上层。 
根据上述制造方法，与像素电极形成的同时，除去对应上述栅极线外部引出电极及源极线外部引出电极的部分的上述第一金属层 叠膜及第二金属层叠膜的至少最上层，所以，不需要增加制造工序，就可以改变对应栅极线外部引出电极及源极线外部引出电极的部分的层叠构造。为此，薄膜晶体管(TFT)阵列衬底的制造工序的缩短及制造成本的降低成为可能。 
上述第一金属层叠膜及第二金属层叠膜的最上层，还可以是由铝膜或铝合金膜、或者是在铝膜或铝合金膜上层叠钼膜或钼合金膜形成的膜形成的。 
根据上述制造方法，因为对应栅极线外部引出电极及源极线外部引出电极的部分的各自的层叠膜的最上层，是铝膜或铝合金膜、或者是铝膜或铝合金膜上层叠钼膜或钼合金膜形成的膜形成的，所以，与像素电极的形成同时，形成了栅极线外部引出电极及源极线外部引出电极，薄膜晶体管(TFT)阵列衬底的制造工序的缩短及制造成本的降低成为可能。 
这时，这个层叠膜的最上层，是由铝膜或铝合金膜形成的情况，除去容易氧化的铝膜或铝合金膜，就能够抑制栅极线外部引出电极及源极线外部引出电极的氧化。 
还有，这个层叠膜的最上层，是由在铝膜或铝合金膜上层叠了钼膜或钼合金膜形成的膜形成的情况下，由于铝膜或铝合金膜上层叠的钼膜或钼合金膜，抑制了铝膜或铝合金膜的表面突起物(hillock)的产生。 
再有，钼膜或钼合金膜的下层形成了ITO膜的情况，在铝膜或铝合金膜和ITO膜间夹着钼膜或钼合金膜，所以，在蚀刻铝膜或铝合金膜之际，可以抑制铝膜或铝合金膜和ITO膜之间形成局部电池。由此，抑制了铝膜或铝合金膜和ITO膜之间的电腐蚀(电蚀)。 
上述保护层，具有遮光性，还可以是以覆盖上述薄膜晶体管、栅极线、以及源极线的方式形成的。 
根据上述制造方法，因为具有遮光性的保护层，是以覆盖薄膜晶体管、栅极线、以及源极线的方式形成的，所以，这个保护层，在遮挡射入薄膜晶体管(TFT)的光的同时，还起着各像素间的光遮挡图案(黑底)的功能。为此，不再需要通常与薄膜晶体管(TFT)阵列衬 底相对设置的相对衬底中设置的黑底，缩短了相对衬底的制造工序。还有，也抑制了由于薄膜晶体管(TFT)阵列衬底和相对衬底对合时因偏离而产生的像素间的光泄漏及在薄膜晶体管(TFT)上的光泄漏电流的产生。 
在上述第三工序中，通过蚀刻，形成至少对应上述多条栅极线外部引出电极及多条源极线外部引出电极之一的一个开口部，还可以露出该多条栅极线外部引出电极及多条源极线外部引出电极。 
根据上述制造方法，通过形成至少对应上述多条栅极线外部引出电极及多条源极线外部引出电极之一的一个开口部，各外部引出电极就可露出，所以，各外部引出电极的上层及其之间，不存在任何层。为此，各外部引出电极、和例如由TAB(Tape Automated Bonding)法与外部驱动电路的连接变得容易。还有，在各外部引出电极的每一个上形成开口部，与外部驱动电路连接的情况下，使其开口部的底面附近的薄膜脱落，有可能出现突出的悬崖形(overhang)的不安定断面构造。本发明中，各外部引出电极露出在一个开口部，所以，不会形成突出的悬崖形(overhang)，安定的与外部驱动电路的连接成为可能。 
在上述第三工序中，还可以蚀刻形成在比上述漏电极的周端更靠外侧区域的上述保护层的保护膜、以及栅极绝缘膜。 
例如，应由第二工序的第一蚀刻工序蚀刻的半导体膜没有完全被蚀刻的情况，在像素电极和源极线之间就有可能残留这个半导体膜。根据上述制造方法，在第三工序中，半导体膜和栅极绝缘膜为同时蚀刻的材料的情况，在蚀刻比漏电极的周端更靠外侧的区域的形成保护层的保护膜及栅极绝缘膜之际，与栅极绝缘膜的蚀刻同时残留的半导体膜也被蚀刻。为此，抑制了像素电极和源极线之间的短路。 
还有，本发明所涉及的薄膜晶体管阵列衬底，是制造包括：设置在衬底上的多个像素，设置在该每个各像素上、具有对应栅电极、源电极、漏电极、以及上述栅电极形成的沟道部的半导体层的多个薄膜晶体管，连接在上述源电极上的源极线，连接在上述漏电极上的为向包含液晶分子的液晶层施加电压的像素电极，设置在该像素电极上的为控制上述液晶分子定向的突起部的薄膜晶体管阵列衬底的方法所制造的薄膜晶体管阵列衬底，其特征在于：上述薄膜晶体管阵列衬底的方法包括：第一工序，在上述衬底上通过光刻技术图案形成上述栅电极，第二工序，对形成了上述栅电极的衬底，形成以覆盖栅极绝缘膜、成为上述半导体层的半导体膜、以及该半导体膜的方式设置的包含透明导电膜的导电膜，该导电膜是按照上述这个顺序层叠的层叠体，通过光刻技术对该层叠体图案形成上述薄膜晶体管，第三工序，通过光刻技术，在形成覆盖上述薄膜晶体管的保护层、以及上述突起部的同时，使上述透明导电膜的一部分露出形成上述像素电极；另外，上述第二工序，包括在形成了覆盖上述层叠体的抗蚀膜后，对该抗蚀膜进行的：在上述层叠体区域分别形成成为上述沟道区域、源极线、源电极、以及漏电极部分以外的区域的上方位置露出上述导电膜的第一开口部，和在成为上述沟道部的层叠体区域的上方位置具有所规定厚度的底部的第二开口部的抗蚀图案形成工序；蚀刻从上述第一开口部露出的上述导电膜、和该导电膜下方的半导体膜的第一蚀刻工序，蚀刻除去上述第二开口部的底部后露出的导电膜的第二蚀刻工序；还有，在上述突起部的下层上，设置了上述半导体膜、以及以覆盖该半导体膜的方式设置的导电膜。
-发明的效果- 
根据本发明，因为可以由第一工序、第二工序、及第三工序的合计三次照相平面印刷工序制造薄膜晶体管阵列衬底，所以，在构成MVA方式的液晶显示装置的薄膜晶体管阵列衬底中，能够进行制造工序的缩短及制造成本的降低。 
附图说明
图1，是表示实施方式1的薄膜晶体管(TFT)阵列衬底30a的平面模式图。 
图2，是表示实施方式1的栅电极形成工序中，形成了第一金属层叠膜19a的衬底的剖面模式图，是对应图1中II-II线的图。 
图3，是表示实施方式1的栅电极形成工序中，形成了栅电极4a的衬底的剖面模式图。 
图4，是表示实施方式1的层叠体形成工序中，形成了层叠体18的衬底的剖面模式图。 
图5，是表示实施方式1的第一抗蚀图案形成工序中，形成了抗蚀图案13a的衬底的剖面模式图。 
图6，是表示实施方式1的第一蚀刻工序中，由第一抗蚀图案13a进行了蚀刻的衬底的剖面模式图。 
图7，是表示实施方式1的第二抗蚀图案形成工序中，形成了第二抗蚀图案13b的衬底的剖面模式图。 
图8，是表示实施方式1的第二蚀刻工序中，由第二抗蚀图案13b进行了蚀刻的衬底的剖面模式图。 
图9，是表示实施方式1的像素电极形成工序中，按照保护膜15及定向控制用膜16的顺序成膜的衬底的剖面模式图。 
图10，是表示实施方式1的像素电极形成工序中，形成了像素电极9d、保护遮光层17a、及突起部17b的衬底的剖面模式图，也是有源矩阵衬底30a的剖面模式图。 
图11，是表示实施方式1的薄膜晶体管(TFT)阵列衬底30a的端部的平面模式图，也是表示栅极线外部引出端子4c的图。 
图12，是沿着图11中的XII-XII线的薄膜晶体管(TFT)阵列衬底30a的剖面模式图。 
图13，是表示实施方式1的像素电极形成工序中，按照保护膜15及定向控制用膜16的顺序成膜的衬底的对应图12的剖面模式图。 
图14，是表示实施方式1的像素电极形成工序中，形成了像素电极9b、保护遮光层17a、及突起部17b的衬底的对应图12的剖面模式图。 
图15，是表示实施方式1的薄膜晶体管(TFT)阵列衬底30a的端部的平面模式图，也是表示源极线外部引出端子12g的图。 
图16，是沿着图11中的XII-XII线的薄膜晶体管(TFT)阵列衬底30a的剖面模式图。 
图17，是表示实施方式1的像素电极形成工序中，按照保护膜15及定向控制用膜16的顺序成膜的衬底的对应图16的剖面模式图。 
图18，是表示实施方式1的像素电极形成工序中，形成了像素电极9b、保护遮光层17a、及突起部17b的衬底的对应图16的剖面模式图。 
图19，是表示实施方式2的栅电极形成工序中，形成了第一金属层叠膜19a的衬底的剖面模式图。 
图20，是表示实施方式21的栅电极形成工序中，形成了栅电极4a的衬底的剖面模式图。 
图21，是表示实施方式2的层叠体形成工序中，形成了层叠体18的衬底的剖面模式图。 
图22，是表示实施方式2的第一抗蚀图案形成工序中，形成了抗蚀图案13a的衬底的剖面模式图。 
图23，是表示实施方式2的第一蚀刻工序中，由第一抗蚀图案13a进行了蚀刻的衬底的剖面模式图。 
图24，是表示实施方式2的第二抗蚀图案形成工序中，形成了第二抗蚀图案13b的衬底的剖面模式图。 
图25，是表示实施方式2的第二蚀刻工序中，由第二抗蚀图案13b进行了蚀刻的衬底的剖面模式图。 
图26，是表示实施方式2的像素电极形成工序中，按照保护膜15及定向控制用膜16的顺序成膜的衬底的剖面模式图。 
图27，是表示实施方式2的像素电极形成工序中，形成了像素电极25d、保护遮光层17a、及突起部17b的衬底的剖面模式图，也是有源矩阵衬底30b的剖面模式图。 
图28，是表示实施方式2的薄膜晶体管(TFT)阵列衬底30b的端部的平面模式图，也是表示栅极线外部引出端子4b的图。 
图29，是沿着图28中的XXIX-XXIX线的薄膜晶体管(TFT)阵 列衬底30b的剖面模式图。 
图30，是作为实施方式1的比较例，在像素电极形成工序中，对应图13的剖面模式图。 
图31，是作为实施方式1的比较例，在像素电极形成工序中，对应图14的剖面模式图。 
图32，是作为实施方式1的比较例，在像素电极形成工序中，对应图12的剖面模式图。 
图33，是作为实施方式1的比较例，在像素电极形成工序中，对应图17的剖面模式图。 
图34，是作为实施方式1的比较例，在像素电极形成工序中，对应图18的剖面模式图。 
图35，是作为实施方式1的比较例，在像素电极形成工序中，对应图16的剖面模式图 
(符号说明) 
B          底部 
      C          沟道部 
      1          绝缘衬底 
      2、21      栅极第一金属膜 
      3、22      栅极第二金属膜 
      4          栅极线 
      4a         栅电极 
      4b         栅极线外部引出电极 
      5          栅极绝缘膜 
      6          真性非晶硅膜(第一半导体膜) 
      7          n+非晶硅膜(第二半导体膜) 
      8、24      半导体膜 
      8a、24a    半导体层 
      9、25      透明导电膜 
      9d、25d    像素电极 
      12         导电膜 
12b       源极线 
12c、25b  源电极 
12e、25c  漏电极 
12f       源极线外部引出电极 
13a       第一抗蚀图案 
13b       第二抗蚀图案 
14a       第一开口部 
14b       第二开口部 
15a       保护层 
16a       遮光层 
17b       突起部 
17c       开口部 
18        层叠体 
19a       第一金属层叠膜 
19b       第二金属层叠膜 
20        薄膜晶体管(TFT) 
23        栅极第三金属膜 
30a、30b  薄膜晶体管(TFT)阵列衬底 
具体实施方式
以下，基于附图详细说明本发明的实施方式。尚，本发明，并不为以下的实施方式所限定。 
《发明的实施方式1》 
以下，说明本发明的实施方式1所涉及的薄膜晶体管(TFT)阵列衬底30a。 
图1，是表示薄膜晶体管(TFT)阵列衬底30a的一个像素的平面模式图。 
薄膜晶体管(TFT)阵列衬底30a，和相对设置的相对衬底、以及被两衬底夹持设置的液晶层一起构成液晶显示装置。尚，液晶层，具有负的介电常数异向性(Δε＜0)，由垂直定向型的相向的(nematic) 液晶(液晶分子)等构成。 
这个薄膜晶体管(TFT)阵列衬底30a，如图1所示那样，在绝缘衬底上包括：以相互平行延伸的方式设置的多条栅极线4、和以与栅极线4垂直相交方向平行延伸的方式设置的多条源极线12b。并且，栅极线4和源极线12的各交叉部分上设置了薄膜晶体管(TFT)20。还有，对应各薄膜晶体管(TFT)20由一对栅极线4及一对源极线12b围成的显示区域上设置了构成像素的像素电极9d。并且，像素电极9d，被为了控制液晶分子的定向而设置的突起部17b区分。还有，在像素电极9d上设置了定向膜(未图示)。再有，在各栅极线4及源极线12b的末端上，分别设置了后面所述的栅极线外部引出端子4c及源极线外部引出端子12g。 
薄膜晶体管(TFT)20，如图10所示那样，是由：从栅极线4向侧方向突出的突出部形成的栅电极4a、在栅电极4a上隔着栅极绝缘膜5设置的半导体层8a、在半导体层8a上由从源极线12b向侧方向突出的突出部形成的源电极12c、和在半导体层8a上与以和源电极12c相对的方式设置的像素电极9d连接的漏电极12e构成。并且，半导体层8a上，对应栅电极4a，在源电极12c和漏电极12e之间的区域设置了沟道部C。再有，以覆盖薄膜晶体管(TFT)20的方式，设置了由保护层15a及遮光层16a形成的保护遮光层17a。还有，这个保护遮光层17a，以覆盖栅极线4及源极线12b的方式设置。 
突起部17b，如图1所示那样，设置为从栅极线4及源极线12b上设置的保护遮光层17a延长设置，相对于栅极线4及源极线12b的延长方向斜向延长。通过突起部17b，在一个像素内，液晶分子的定向被分割，就能够实现液晶显示装置的广视野角化，也就是MVA(Multi-domain Vertical Alignment)方式的液晶显示装置。 
还有，本实施方式中，是以像素以矩阵状排列、栅极线4及源极线12b垂直相交的薄膜晶体管(TFT)阵列衬底30a的为例的，但是，同样也适用于例如像素以三角形(delta)排列的薄膜晶体管(TFT)阵列衬底的情况。尚，这也同样适用于后述的实施方式2。 
再有，本实施方式中，是以栅电极4a从栅极线4向侧方向突出的薄膜晶体管(TFT)20为例的，但是，本发明，也适用于在栅极线4上设置了薄膜晶体管(TFT)的沟道部、即所谓的薄膜晶体管(TFT)上栅极构造等的情况。尚，这也同样适用于后述的实施方式2。 
接下来，用图2至图10说明上述构成的薄膜晶体管(TFT)阵列衬底30a的制造方法。在此，图2至图10，是图1中沿II-II线的剖面模式图。这个薄膜晶体管(TFT)阵列衬底30a，是通过以下所示的第一工序的栅电极形成工序，第二工序的层叠体形成工序、第一抗蚀图案形成工序、第一蚀刻工序、第二抗蚀图案形成工序及第二蚀刻工序，和第三工序的像素电极形成工序制造的。 
首先，栅电极形成工序中，如图2所示那样，在玻璃衬底等的绝缘衬底1上的整个衬底上，通过喷镀(spattering)法，按顺序形成由钛膜形成的栅极第一金属膜2(厚度500唉程度)及由铝膜形成的栅极第二金属膜3(厚度3000唉程度)的膜，形成第一金属层叠膜19a。 
接下来，通过照相平面印刷法图案形成第一金属层叠层19a，形成由栅极第一金属层2a及栅极第二层3a构成的栅电极4a、栅极线4、栅极线外部引出电极4c。 
在此，形成栅电极4a的第一金属层叠膜19a，因为包含了低电阻材料的铝膜或铝合金膜，所以能够降低栅极线4的布线电阻。 
还有，在由铝膜构成的栅极第二金属膜3a上，再形成钼膜或钼合金膜也是可以的。根据这种构成，通过铝膜上层的钼膜或钼合金膜，能够抑制在铝膜表面上产生突起物(hillock＝小丘)。为此，例如，可以降低由于小丘贯通绝缘膜引起的层间漏电的发生。在此，所谓的小丘，是由于热过程或等离子过程等的热经历，在铝膜的表面发生的突起物。再有，钼膜或钼合金膜，会由于使用于铝膜或铝合金膜的蚀刻的蚀刻剂，例如，硝酸、磷酸以及醋酸的混合液，很容易的就被蚀刻，所以，可在后述的铝膜的蚀刻的同时除去，不需要另外设置蚀刻工序。 
接下来进行的层叠体形成工序中，如图4所示那样，首先，在 形成了栅电极4a等的整个衬底上，通过等离子CVD法，按顺序形成氮化硅膜形成的栅极绝缘膜5(厚度4000唉程度)、天性非晶硅膜6(厚度1500唉程度)及磷等的掺杂的n+非晶硅膜7(厚度500唉程度)。 
接下来，在整个衬底上，通过喷镀法，按顺序形成由氧化铟和氧化锡的化合物的ITO(Indium Tin Oxide)膜形成的透明导电膜9(厚度1000唉程度)、由钼膜形成的源极第一金属膜10(厚度1000唉程度)、以及由铝膜形成的源极第二金属膜11(厚度1000唉程度)。 
由此，从下层的顺序形成了由栅极绝缘膜5、天性非晶硅膜6、n+非晶硅膜7、透明导电膜9、源极第一金属膜10及源极第二金属膜11层叠成的层叠体18。在此，半导体膜8，为天性非晶硅膜6和n+非晶硅膜7的层叠膜，导电膜12，是透明导电膜9、和由源极第一金属膜10及源极第二金属膜11形成的第二金属层叠膜19b的层叠膜。 
还有，因为铝膜和ITO膜之间夹着钼膜，所以，在后续工序蚀刻铝膜之际，能够抑制铝膜和ITO膜之间形成局部电池。由此，就可以防止铝膜和ITO膜之间的电腐蚀(电蚀)。 
再有，透明导电膜9，并非限定于ITO膜，还可以是IZO(IndiumZinc Oxide)膜、氧化锌膜、氧化锡膜等，只要是能够得到所希望的电阻值的物质既可。 
还有，本实施方式中，作为构成第二金属层叠膜19b的源极第一金属膜10，例举了钼膜，但是，并非限定于此，还可以是钛膜、铬膜以及钼合金膜那样的合金膜等。再有，作为构成第二金属层叠膜19b的源极第二金属膜11，例举了铝膜，但是，并非限定于此，还可以是铝合金膜等。 
接下来进行的第一抗蚀图案形成工序中，首先，在覆盖层叠体18的整个衬底上涂布由感光树脂形成的抗蚀剂，形成抗蚀膜。 
接下来，在整个衬底上形成的抗蚀膜上，用缝隙掩模(slit mask)调整曝光量，如图5所示那样，形成具有多种膜厚的第一抗蚀图案13a。 
在此，第一抗蚀图案13a，包括成为沟道部C、源极线12b、源电极12c及漏电极12d部分以外的区域的上方位置的导电膜12b，也就是使源极第二金属膜11露出的第一开口部14a，和栅电极14a的上方位置，具体的是在成为沟道部C的上方位置具有所规定厚度的底部B的第二开口部14b。并且，第二开口部14b的抗蚀膜的膜厚和其他部分的抗蚀膜的膜厚的比，由于后述工序的蚀刻条件或逆蚀刻条件等最适合值不同，例如，第二开口部14b的抗蚀膜膜厚为15000至20000唉程度，其他部分的膜厚为40000唉程度。 
接下来的第一蚀刻工序中，如图6所示那样，以第一抗蚀图案13a为掩模按照源极第二金属膜11、源极第一金属膜10、及透明导电膜9的顺序进行湿蚀刻，接下来，按照n+非晶硅膜7及天性非晶硅膜6的顺序进行干蚀刻，形成由透明导电膜9、源极第一金属层10a、及源极第二金属层11a形成的源极漏极形成层12a，和由天性非晶硅层6a及n+非晶硅膜7a形成的半导体形成层8a。 
接下来进行的第二抗蚀图案形成工序中，如图7所示那样，逆蚀刻第一抗蚀图案13a整体。由此，第一抗蚀图案13a的膜厚整个变薄，除去第二开口部14b的底部B，形成导电膜12，也就是露出源极第二金属层11a的第二抗蚀图案13b。 
接下来进行的第二蚀刻工序中，如图8所示那样，首先，以第二抗蚀图案13b为掩模，湿蚀刻源极第二金属层11a、源极第一金属层10a、及透明导电膜9，形成由透明导电膜9c、源极第一金属层10c、及源极第二金属层11c形成的源电极12c、和由透明导电膜9b、源极第一金属层10b、及源极第二金属层11b形成的漏电极形成部12d、源极线12b、和源极线外部引出电极12f。 
接下来，同样以第二抗蚀图案13b为掩模，湿蚀刻n+非晶硅层6b，形成沟道部C形成薄膜晶体管(TFT)20后，除去第二抗蚀图案13b。 
接下来进行的像素电极形成工序中，首先，在整个衬底上，通过等离子CVD法，形成氮化硅膜(厚度2000唉程度)，形成保护膜15。 
接下来，通过旋转镀膜(spin coat)法等，在保护膜15上形成定向控制用膜16(厚度1.0μm至3.0μm程度)。在此，作为定向控制用膜的材料，例举了酚醛清漆(phenol novolac)型阳性抗蚀剂、感光性丙烯基树脂液、感光性环氧树脂液等。还有，保护膜15或定向控制用膜16最好的是具有遮光性。例如，作为定向控制用膜的材料例举了分散了碳的酚醛清漆型阳性抗蚀剂，分别分散了赤色、绿色、青色的颜料的感光性环氧树脂液等。根据这，因为保护膜15或定向控制用膜16，是由遮光性材料形成的，所以，不需要设置形成遮光膜的工序。为此，薄膜晶体管(TFT)阵列衬底的制造工序的缩短及降低制造成本成为可能。再有，因为是在保护膜15的上层形成了定向控制用膜16，在后面的照相平面印刷工序中，以定向控制用膜16的图案为掩模，图案保护膜15成为了可能。由此，不需增加照相平面印刷工序就可以图案保护膜15。 
接下来，在整个衬底上形成的定向控制用膜16上，利用光掩模进行曝光、显像、后烘焙(postbake)，形成遮光层16a及突起上层部16b。 
再有，以遮光层16a及突起上层部16b为掩模，蚀刻保护膜15、漏电极形成部12d的源极第二金属层11b以及源极第一金属层10b，露出透明导电层9b的一部分，形成由遮光层16a和保护层15a构成的保护遮光层17a、由源极第二金属层11e和源极第一金属层10e构成的漏电极12e、由突起上层部16b和突起下层部15b(源极第二金属层11d和源极第一金属层10d)构成的突起部17b、及像素电极9d。在此，是对比漏电极12e的周端靠内侧的导电膜(漏电极形成部12d)进行蚀刻，所以，光透过性的像素电极9d的周围，由通过遮光性的漏电极形成部12d构成的漏电极12e进行遮光的。由此，抑制了像素电极9d间的光泄漏。 
还有，保护遮光层17a，形成为不只是覆盖薄膜晶体管(TFT)20，也覆盖栅极线4及源极线12b。由此，具有遮光性的保护遮光层17a，在遮挡了射入薄膜晶体管(TFT)20的光的同时，还起到各像素间的光遮挡图案(黑底)的功能。为此，通常，在与薄膜晶体管(TFT)阵列 衬底相对设置的相对衬底上，不再需要黑底，就可以缩短相对衬底的制造工序。还有，抑制了由于薄膜晶体管(TFT)阵列衬底和相对衬底粘合时偏离而引起的像素间光泄漏及薄膜晶体管(TFT)的光泄漏电流的发生。 
由以上所述，就能够制造有源矩阵衬底30a。 
还有，本实施方式中，例举了保护遮光层17a为保护膜15及定向控制用膜16的两层构造的，但是，还可以是具有遮光性，例如，分别分散了赤色、绿色、青色颜料的光抗蚀剂的一层构造。这种情况，可以省略遮光膜，也就不需要设置形成遮光膜的工序。为此，薄膜晶体管(TFT)阵列衬底的制造工序的缩短及制造成本的降低成为可能。 
再有，本实施方式中，例举了在像素电极形成工序中蚀刻比漏电极12e的周端更靠内侧的导电膜(漏电极形成部12d)的方法，但是，还可以蚀刻比漏电极12e的周端更靠外侧的区域的保护膜15(定向控制用膜16)及栅极绝缘膜5。 
具体地讲，例如，应当在第一蚀刻工序被蚀刻的半导体膜8没有被完全蚀刻的情况，有可能在像素电极9d和源极线12b之间残留这个半导体膜8。然而，在像素电极形成工序，在蚀刻比漏电极12e的周端更靠外侧的区域的保护膜15(定向控制用膜16)及栅极绝缘膜5之际，与栅极绝缘膜5的蚀刻的同时残留的半导体膜8也被蚀刻。为此，就可以抑制像素电极9d和源极线12b之间的短路。尚，这也同样使用于后述的实施方式2。 
接下来，更详细的说明栅电极外部引出电极4b及源极线外部引出电极12f。 
图11，是设置了多个栅极线外部引出端子4c的薄膜晶体管(TFT)阵列衬底30a的端部的平面模式图，图12，是图11中沿着XII-XII线的剖面模式图。还有，图15，是设置了多个源极线外部引出端子12g的薄膜晶体管(TFT)阵列衬底30a的端部的平面模式图，图16，是图15中沿着XVI-XVI线的剖面模式图。 
首先，在形成保护层15a及遮光层16a前的阶段，栅极线外部引 出电极4b及源极线外部引出电极12f上，如图13及图17所示那样，形成了保护膜15及定向控制用膜16。 
并且，与保护层15a及遮光层16a的形成同时，分别除去栅极线外部引出电极4b上层叠的栅极绝缘膜5、保护膜15以及定向控制用膜16，源极线外部引出电极12f上层叠的保护膜15及定向控制用膜16，形成开口部17c及17d，由此，如图14及图18所示那样，露出栅极线外部引出电极4b及源极线外部引出电极12f。 
还有，本实施方式中，因为栅极线外部引出电极4b的最上层的栅极第二金属层3a、及源极线外部引出电极12f的最上层的源极第二金属层11a，分别由铝膜构成，所以，在露出栅极线外部引出电极2f及源极线外部引出电极6g的同时，如图12及图16所示那样，各自的栅极第二金属层3a、及源极第二金属层11a(+源极第一金属层10b)被蚀刻，分别形成露出栅极第一金属层2a的栅极线外部引出电极4c，和露出透明导电层9a的源电极外部引出电极12g。由此，在外部引出电极的部分，能够除去容易被氧化的铝膜，可以防止栅电极外部引出电极4b及源极线外部引出电极12f的氧化。 
并且，还可以将构成栅极第二金属层3a及源极第二金属层11a的铝膜(铝合金膜)换成在铝膜(铝合金膜)上层叠钼膜(钼合金膜)的膜。 
这种情况，通过铝膜(铝合金膜)的上层的钼膜(钼合金膜)，可以抑制铝膜(铝合金膜)的表面产生突起物(hillock)。 
再有，当在上述钼膜(钼合金膜)的下层形成ITO膜的情况下，因为是在铝膜(铝合金膜)和ITO膜之间夹着钼膜(钼合金膜)，所以，在蚀刻铝膜(铝合金膜)之际，能够防止铝膜(铝合金膜)和ITO膜之间形成局部电池，也就可以抑制铝膜(铝合金膜)和ITO膜之间的电腐蚀(电蚀)。 
在此，源极外部引出电极12f中，因为下层是钼膜，所以，通过硝酸、磷酸及醋酸的混合液作为蚀刻剂的湿蚀刻，可以与上层的铝膜同时蚀刻。 
还有，因为栅极线外部引出端子4c(栅极线外部引出电极4b)及 源极线外部引出端子12g(源极线外部引出电极12f)分别由一个开口部而露出，所以，栅极线外部引出端子4c及源极线外部引出端子12g的上层及它们之间，如图12及图16所示那样，不存在任何薄膜材料，就不会出现后述的突出的悬崖形(overhang)。为此，例如，通过TAB(Tape Automated Bonding)法，在栅极线外部引出端子4c及源极线外部引出端子12g上，连接各外部驱动电路就变得容易且安定。 
与此相反，在每个外部引出电极上形成了接线柱孔，当试图与外部驱动电路连接的情况下，如图32及图35所示那样，在接线柱孔的底部，通过湿蚀刻栅极第二金属层103a、源极第一金属层110a及源极第二金属层111a的等方向蚀刻，因为形成了图中X区域那样的被称为突出的悬崖形(overhang)，下层不存在薄膜容易剥离的不安定断面构造，所以，外部引出电极(端子)和外部驱动电路的连接变得不安定。尚，图30至图32及图33至图35所示的各剖面模式图，分别对应于图12至图14及图16至图18所示的各剖面模式图。 
本实施方式中，作为构成栅极线4、栅电极4a及栅极线外部引出电极4b的第一金属层叠膜19a的下层金属膜，例举了钛膜，但是并不限于此，还可以是钴膜、钼膜等。 
然而，具体的，分别将钛膜用作构成第一金属层叠膜19a的下层栅极第一金属膜2，将铝膜或铝合金膜用作它上层的栅极第二金属膜3的情况中，通过干蚀刻，能够容易的图案形成栅极线4、栅电极4a以及栅极线外部引出电极4b。并且，在形成栅极线外部引出电极4c之际，通过进行湿蚀刻，只留下第一金属层叠膜19a下层的钛膜进过有选择的蚀刻，能够除去对应第一金属层叠膜19a上层的铝膜或者是铝合金膜的部分。 
如上所述，只要用钛膜形成第一金属层叠膜19a的下层，钛膜与铝膜或铝合金膜相比，不容易氧化，所以，通过由钛膜构成的栅极外部引出端子4c和外部驱动电路的TAB法的电连接变得确实，也可以提高它的信赖性。 
在此，所谓的TAB法，是利用以聚酰亚胺树脂为基础的形成为 带状的卷形的铜箔的导线布线图案，电连接导电体之间的。 
还有，通过将构成第一金属层叠膜19a的上层的栅极第一金属膜2，用铝膜或铝合金膜形成，在得到降低布线电阻的效果的同时，还可以通过湿蚀刻确实容易的进行只剩下钛膜的选择性蚀刻。 
如以上所述，只要根据本实施方式的制造方法，在覆盖薄膜晶体管(TFT)阵列衬底30a、薄膜晶体管(TFT)20的同时，能够通过第一工序、第二工序及第三工序的合计三次照相平面印刷工序制造包含成为像素间黑底的保护遮光层17a、为实现MVA方式的突起部17b、栅极线外部引出端子4c及源极线外部引出端子12g的形成。为此，在构成MVA方式的液晶显示装置的薄膜晶体管(TFT)阵列衬底中，能够实现制造工序的缩短和制造成本的降低。 
《发明的实施方式2》 
以下，用图19至图29说明本发明的实施方式2所涉及的薄膜晶体管(TFT)阵列衬底30b。尚，以下的实施方式中与图1至图18相同的部分标注相同的符号，并省略其说明。 
薄膜晶体管(TFT)阵列衬底30b，与上述实施方式1的薄膜晶体管(TFT)阵列衬底30a一样，与相对设置的相对衬底、被这两个衬底夹着设置的液晶层一起构成液晶显示装置。 
这个薄膜晶体管(TFT)阵列衬底30b中，栅极线、栅电极4a及栅极线外部引出电极4b形成在栅极第一金属层21a、栅极第二金属层22a、和栅极第三金属层23a的三层层叠构造中，半导体层24a、源电极25b及漏电极25c形成在一层构造中，像素电极25d形成在半导体层24a和漏电极25c的两层层叠构造中。其他的构成，因为与上述实施方式1的薄膜晶体管(TFT)阵列衬底30a相同，所以省略其说明。 
接下来，说明本发明的实施方式2所涉及的薄膜晶体管(TFT)阵列衬底30b的制造方法。这个薄膜晶体管(TFT)阵列衬底30b，由以下所示的第一工序的栅电极形成工序，第二工序的层叠体形成工序、第一抗蚀图案形成工序、第一蚀刻工序、第二抗蚀图案形成工序、以及第二蚀刻工序，和第三工序的像素电极形成工序所制造。 
首先，栅电极形成工序中，如图19所示那样，在玻璃衬底等的绝缘衬底1的整个衬底上，通过喷镀法，按照钛膜形成的栅极第一金属膜21(厚度500唉程度)、铝膜形成的栅极第二金属膜22(厚度3000唉程度)、以及氮化钛膜形成的栅极第三金属膜23(厚度1000唉程度)的顺序层叠形成第一金属层叠膜19a。其后，通过PEP技术图案形成第一金属层叠膜19a，形成由栅极第一金属层21a、栅极第二金属层22a、栅极第三金属层23a形成的栅电极4a、栅极线、及栅极外部引出电极4b。 
在此，作为栅极第一金属层21a所使用的金属膜，没有特别地限定，例举了如钛膜、铬膜、钼膜等。还有，作为栅极第二金属层22a所使用的金属膜，也没有特别地限定，例举了铝膜、钽膜、钛膜等。在这些例举的金属中，最好的是铝膜。再有，作为栅极第三金属层23a所使用的金属膜，也没有特别地限定，例举了钛膜、氮化钛膜等。尚，选择这些金属膜的理由在后说明。 
接下来进行的层叠体形成工序中，如图21所示那样，首先，在栅电极4a、栅极线、栅极线外部引出电极4b形成的整个衬底上，通过等离子CVD法，形成由氮化硅膜形成的栅极绝缘膜5(厚度4000唉程度)。接下来，在栅极绝缘膜5形成了的整个衬底上，通过脉冲激光堆积CVD法，形成氧化锌形成的半导体膜24(膜厚1500唉程度)。再有，形成了半导体膜24的整个衬底上，通过喷镀法，形成ITO膜形成的透明导电膜25(厚度1000唉程度)。 
由此，按从下层的顺序形成了由栅极绝缘膜5、半导体膜24、以及透明导电膜25构成的层叠体18。在此，导电膜12，只由透明导电膜25的ITO膜构成。 
半导体膜24，除例举的氧化锌以外，还可以是氧化镁锌膜、氧化镉锌膜、氧化镉膜等的，比同样厚度条件下的非晶硅透光率高的材料既可。 
还有，半导体膜24，为了得到所希望的移动度及on/off比(在栅极电压下进行漏极电流开关之际，on状态的电流和off状态的电流的比)，失去透明性的程度，还可以掺入磷等杂质。 
透明导电膜25，并非特别限定ITO膜，IZO(Indium Zinc Oxide)膜、氧化锌膜、氧化锡膜等，只要是能够得到所希望的低电阻的既可。 
通过这样的构成，构成像素电极25d的透明导电膜25的下层，是由具有透明性的氧化锌膜24形成的，就可以提高对应像素电极25d区域的光的透过率，也就可以提高液晶显示装置的对比度及亮度。 
还有，因为导电膜只由透明导电膜5构成，在后述的第三工序中，就没有必要如实施方式1那样蚀刻金属膜露出透明导电膜。为此，第三工序中，只形成保护遮光层17a及突起部17b，就可以形成像素电极25e。由此，薄膜晶体管(TFT)阵列衬底的制造工序缩短及制造成本的降低成为可能。 
接下来进行的第一抗蚀图案形成工序中，首先，在整个衬底上，涂布感光性树脂形成的抗蚀剂，形成抗蚀膜。接下来，在整个衬底形成的抗蚀膜上，使用狭缝掩模等调整曝光量，形成具有如图22所示那样的多个膜厚的第一抗蚀图案13a。 
在此，第一抗蚀图案13a，包括：在成为沟道部c、源极线、源电极25c及漏电极25d部分以外的区域的上方位置露出导电膜(ITO膜25)的第一开口部14d，和在栅电极4a的上方位置，具体地是成为沟道部c上方位置具有所规定厚度底部的第二开口部14b。并且，第二开口部14b的抗蚀膜的膜厚和其他部分的膜厚相比，由于后续的工序的蚀刻条件的不同最合适值不同，例如，第二开口部14b的抗蚀膜的膜厚为15000唉至20000唉程度，其他部分的膜厚为40000唉程度。 
接下来进行的第一蚀刻工序中，如图23所示那样，以第一抗蚀图案13a为掩模，蚀刻半导体膜24及透明导电膜25，形成半导体层24a及透明导电层25a形成的源极漏极形成部12a。 
接下来进行的第二抗蚀图案形成工序中，如图24所示那样，逆蚀刻第一抗蚀图案13a。由此，使第一抗蚀图案13a的膜厚整体减薄，除去第二开口部14b的底部，形成露出ITO层25a的第二抗蚀 图案7b。 
接下来进行的第二蚀刻工序中，首先，以第二抗蚀图案13b为掩模，蚀刻透明导电层25a，形成源电极25b、漏电极25c、源极线及源极线外部引出电极。接下来，除去衬底上的第二抗蚀图案13b。由此，形成了薄膜晶体管(TFT)20。 
接下来进行的像素电极形成工序中，首先，在整个衬底上，通过等离子CVD法，形成氮化硅膜(厚度2000唉程度)，形成保护膜15。 
接下来，与实施方式1一样，通过旋转镀膜(spin coat)法等，在保护膜15上形成定向控制用膜16(厚度1.0μm至3.0μm程度)。 
再有，在整个衬底形成的定向控制用膜16上，利用光掩模进行曝光、显像、后烘焙(postbake)，形成遮光层16a及突起上层部16b。 
接下来，以遮光层16a及突起上层部16b为掩模，蚀刻保护膜15、形成由遮光层16a和保护层15a构成的保护遮光层17a、由突起上层部16b和突起下层部15b构成的突起部17b、及像素电极25d。由此，制造了图27所示的薄膜晶体管(TFT)阵列衬底30b。还有，保护遮光层17a，形成为不只覆盖薄膜晶体管(TFT)20，也覆盖栅极线2及源极线6，起黑底的作用。 
在此，更详细的说明栅极线外部引出电极4b及源极线外部引出电极。 
图28，是设置了多个栅极线外部引出电极4b的薄膜晶体管(TFT)阵列衬底30b的端部平面模式图。图29，是图28中XXIX-XXIX剖面的剖面模式图。 
栅极线外部引出电极4b，与像素电极25d形成的同时，在层叠在栅极线外部引出电极4b上的由栅极绝缘膜5、保护膜15、及定向控制用膜16形成的层叠膜的比栅极线外部引出电极4b的周端更靠内侧部分上，通过形成接线柱孔17e被露出。由此，构成第一金属层叠膜19a的栅极第二金属层22a的容易被氧化的铝膜就不露出了。还有，通过蚀刻露出的第一金属层叠膜19a的最上层的栅极第三金属层23a，是不容易被氧化的氮化钛膜。通过这样的构成，栅极线 外部引出电极4b，就成为不容易被氧化的构成。为此，栅极线外部引出电极4b和外部驱动电路的电连接变得确实，提高了它的信赖性。再有，如实施方式1那样，蚀刻容易被氧化的栅极第二金属层3a(铝膜)，不再需要形成栅极线外部引出端子4c，制造工序的缩短、制造成本的降低成为可能。 
还有，氮化钛膜或钛膜，与铝膜相比，和构成栅极绝缘膜5的氮化硅膜的紧贴性好，为此，不易发生膜剥离，可以得到安定的制造成品率。 
源极线外部引出电极，如实施方式1那样不再需要蚀刻第二金属层叠膜19b，在与像素电极25d等的形成的同时，只要蚀刻它上层的保护膜15及定向控制用膜16就能露出。 
本实施方式中，作为栅极第二金属层22a使用了铝膜，所以，得到了降低栅极线的布线电阻的效果。再有，作为它上层的栅极第三金属层23a，因为使用了氮化钛膜，所以抑制了铝膜表面的小丘的发生，就可以降低因为小丘引起的栅极线和源极线的层间泄漏电流。 
正如以上所述的那样，根据本实施方式的制造方法，薄膜晶体管(TFT)阵列衬底30b，包含覆盖薄膜晶体管(TFT)20的同时为实现像素间的黑底的保护遮光层17a、MVA方式的突起部17b、栅极线外部引出电极4b及源极线外部引出电极的形成，可以由第一工序、第二工序及第三工序的合计三次的照相平面印刷工序制造。为此，在构成MVA方式的液晶显示装置的薄膜晶体管(TFT)阵列衬底中，可以进行制造工序的缩短以及制造成本的降低。 
-产业上的利用可能性- 
正如以上所说明的那样，本发明，因为在构成MVA方式的液晶显示装置的薄膜晶体管(TFT)阵列衬底中制造工序的缩短及制造成本的降低成为了可能，对MVA方式的液晶显示装置是有用的。 

Claims (20)

1.一种薄膜晶体管阵列衬底的制造方法，是制造包括：设置在衬底上的多个像素，设置在该每个各像素上、具有对应栅电极、源电极、漏电极、以及上述栅电极形成沟道部的半导体层的多个薄膜晶体管，连接上述源电极的源极线，连接在上述漏电极上的为向包含液晶分子的液晶层施加电压的像素电极，设置在该像素电极上的为控制上述液晶分子定向的突起部的薄膜晶体管阵列衬底的方法，其特征在于：
该方法通过由以下的第一工序、第二工序和第三工序构成的合计3次的光刻工序进行制造，其中，
第一工序，在上述衬底上通过光刻技术图案形成上述栅电极，
第二工序，对形成了上述栅电极的衬底，形成以栅极绝缘膜、成为上述半导体层的半导体膜、以及包含以覆盖该半导体膜的方式设置的透明导电膜的导电膜的顺序层叠的层叠体，通过光刻技术对该层叠体图案形成上述薄膜晶体管，
第三工序，通过光刻技术，在形成覆盖上述薄膜晶体管的保护层、以及上述突起部的同时，使上述透明导电膜的一部分露出形成上述像素电极；
上述第二工序，包括在形成了覆盖上述层叠体的抗蚀膜后，对该抗蚀膜进行的：在上述层叠体区域分别形成成为上述沟道区域、源极线、源电极、以及漏电极部分以外的区域的上方位置露出上述导电膜的第一开口部，和在成为上述沟道部的层叠体区域的上方位置具有所规定厚度的底部的第二开口部的抗蚀图案形成工序；蚀刻从上述第一开口部露出的上述导电膜、和该导电膜下方的半导体膜的第一蚀刻工序，蚀刻除去上述第二开口部的底部后露出的导电膜的第二蚀刻工序。
2.根据权利要求1所述的薄膜晶体管阵列衬底的制造方法，其特征在于：
上述导电膜，有遮光性，
由上述第三工序，蚀刻比上述漏电极的周端更靠内侧的导电膜。
3.根据权利要求1所述的薄膜晶体管阵列衬底的制造方法，其特征在于：
上述半导体膜，由上层的第一半导体膜和下层的第二半导体膜构成，
由上述第二蚀刻工序，蚀刻上述露出的导电膜和上述第一半导体膜。
4.根据权利要求1所述的薄膜晶体管阵列衬底的制造方法，其特征在于：
在上述保护层的上层或下层，形成了遮光层，
上述遮光层，在上述第三工序中和上述保护层同时形成。
5.根据权利要求1所述的薄膜晶体管阵列衬底的制造方法，其特征在于：
上述保护层，是由遮光性材料形成的。
6.根据权利要求1所述的薄膜晶体管阵列衬底的制造方法，其特征在于：
上述栅电极，是由层叠多层金属膜构成的第一金属层叠膜形成的，
上述第一金属层叠膜，包含由铝膜或铝合金膜构成的金属膜。
7.根据权利要求1所述的薄膜晶体管阵列衬底的制造方法，其特征在于：
上述导电膜，是只由上述透明导电膜单层构成的。
8.根据权利要求1所述的薄膜晶体管阵列衬底的制造方法，其特征在于：
上述导电膜，是由氧化铟和氧化锡的化合物构成的上述透明导电膜、和以覆盖该透明导电膜的方式设置的层叠多层金属膜构成的第二金属层叠膜形成的，
上述第二金属层叠膜，是由下层的钼膜或钼合金膜和上层的铝膜或铝合金膜形成的。
9.根据权利要求1所述的薄膜晶体管阵列衬底的制造方法，其特征在于：
上述半导体膜，是由比相同厚度的非晶硅透光率高的材料形成的。
10.根据权利要求1所述的薄膜晶体管阵列衬底的制造方法，其特征在于：
上述第一工序中，连接在上述栅电极上的多条栅极线及其延长设置部的栅极线外部引出电极，与该栅电极同时形成。
11.根据权利要求10所述的薄膜晶体管阵列衬底的制造方法，其特征在于：
上述栅电极、栅极线、以及栅极线外部引出电极，是由层叠多层金属膜构成的第一金属层叠膜形成的，同时，
上述第一金属层叠膜的最下层，是由钛膜或钛合金膜形成的，
在第三工序中，通过蚀刻，露出对应上述栅极线外部引出电极部分的上述钛膜或钛合金膜。
12.根据权利要求11所述的薄膜晶体管阵列衬底的制造方法，其特征在于：
上述第一金属层叠膜，是由上述最下层的钛膜或钛合金膜、由铝膜或铝合金膜构成的金属膜，和以覆盖该金属膜的方式设置的钼膜或钼合金膜形成的。
13.根据权利要求10所述的薄膜晶体管阵列衬底的制造方法，其特征在于：
上述栅电极、栅极线、以及栅极线外部引出电极，是由层叠多层金属膜构成的第一金属层叠膜形成的同时，
上述第一金属层叠膜的最上层，是由钛膜或钛合金膜形成的。
14.根据权利要求13所述的薄膜晶体管阵列衬底的制造方法，其特征在于：
上述第一金属层叠膜，包含铝膜或铝合金膜，
在上述第三工序中，蚀刻比上述栅极线外部引出电极的周端更靠内侧的保护层及栅极绝缘层。
15.根据权利要求10所述的薄膜晶体管阵列衬底的制造方法，其特征在于：
上述第二工序中，在与上述多条栅极线交叉的方向上，与上述源电极同时形成上述多条源极线及其延长设置部的源极线外部引出电极。
16.根据权利要求15所述的薄膜晶体管阵列衬底的制造方法，其特征在于：
上述栅电极、栅极线、以及栅极线外部引出电极，是由层叠多层金属膜构成的第一金属层叠膜形成的，
上述源电极、源极线、以及源极线外部引出电极，是由层叠多层金属膜构成的第二金属层叠膜形成的同时，
在第三工序中，通过蚀刻，除去对应上述栅极线外部引出电极及源极线外部引出电极的部分的上述第一金属层叠膜及第二金属层叠膜的至少最上层。
17.根据权利要求16所述的薄膜晶体管阵列衬底的制造方法，其特征在于：
上述第一金属层叠膜及第二金属层叠膜的最上层，是由铝膜或铝合金膜、或者是在铝膜或铝合金膜上层叠钼膜或钼合金膜形成的膜形成的。
18.根据权利要求15所述的薄膜晶体管阵列衬底的制造方法，其特征在于：
上述保护层，具有遮光性，是以覆盖上述薄膜晶体管、栅极线、以及源极线的方式形成的。
19.根据权利要求15所述的薄膜晶体管阵列衬底的制造方法，其特征在于：
在上述第三工序中，通过蚀刻，形成至少对应上述多条栅极线外部引出电极及多条源极线外部引出电极之一的一个开口部，露出该多条栅极线外部引出电极及多条源极线外部引出电极。
20.根据权利要求1所述的薄膜晶体管阵列衬底的制造方法，其特征在于：
在上述第三工序中，蚀刻形成在比上述漏电极的周端更靠外侧区域的上述保护层的保护膜、以及栅极绝缘膜。
CN2006800321542A 2005-09-30 2006-05-29 薄膜晶体管阵列衬底的制造方法 Expired - Fee Related CN101253611B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005288622 2005-09-30
JP288622/2005 2005-09-30
PCT/JP2006/310666 WO2007039954A1 (ja) 2005-09-30 2006-05-29 薄膜トランジスタアレイ基板の製造方法、及び薄膜トランジスタアレイ基板

Publications (2)

Publication Number Publication Date
CN101253611A CN101253611A (zh) 2008-08-27
CN101253611B true CN101253611B (zh) 2013-06-19

Family

ID=37906000

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800321542A Expired - Fee Related CN101253611B (zh) 2005-09-30 2006-05-29 薄膜晶体管阵列衬底的制造方法

Country Status (4)

Country Link
US (1) US7923274B2 (zh)
JP (1) JP5080978B2 (zh)
CN (1) CN101253611B (zh)
WO (1) WO2007039954A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
CN101995711B (zh) * 2009-08-11 2014-07-23 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102610652A (zh) * 2011-01-20 2012-07-25 元太科技工业股份有限公司 金属氧化物半导体结构及其制造方法
CN102903676B (zh) * 2012-10-22 2015-03-11 京东方科技集团股份有限公司 阵列基板及其制作方法、液晶显示装置
KR102138212B1 (ko) * 2013-03-27 2020-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
WO2016017515A1 (ja) * 2014-07-30 2016-02-04 シャープ株式会社 表示装置およびその製造方法
US10175518B2 (en) 2014-07-30 2019-01-08 Sharp Kabushiki Kaisha Method for manufacturing display device including a wiring layer of a molybdenum-based material
CN108039339A (zh) * 2017-12-21 2018-05-15 惠科股份有限公司 阵列基板的制作方法、阵列基板和液晶显示面板
CN110568675A (zh) * 2018-06-05 2019-12-13 夏普株式会社 液晶显示装置
CN109300849B (zh) * 2018-08-29 2020-12-25 武汉华星光电技术有限公司 低温多晶硅薄膜晶体管阵列基板及其制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2854025B2 (ja) 1989-07-27 1999-02-03 三洋電機株式会社 薄膜トランジスタの製造方法
JPH09152626A (ja) 1995-11-29 1997-06-10 Kyocera Corp 液晶表示装置およびその製造方法
JP3114964B2 (ja) 1995-12-22 2000-12-04 株式会社半導体エネルギー研究所 絶縁ゲイト型電界効果半導体装置の作製方法
KR100212288B1 (ko) * 1995-12-29 1999-08-02 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
EP1930767B1 (en) 1997-06-12 2009-10-28 Sharp Kabushiki Kaisha Vertically-aligned (VA) liquid crystal display device
JP3763381B2 (ja) * 1999-03-10 2006-04-05 シャープ株式会社 液晶表示装置の製造方法
US6759281B1 (en) * 1999-04-26 2004-07-06 Samsung Electronics Co., Ltd. Method of making a display switch having a contact hole through a passivation layer and a color filter
US6657695B1 (en) * 1999-06-30 2003-12-02 Samsung Electronics Co., Ltd. Liquid crystal display wherein pixel electrode having openings and protrusions in the same substrate
KR100354906B1 (ko) 1999-10-01 2002-09-30 삼성전자 주식회사 광시야각 액정 표시 장치
JP3617800B2 (ja) 1999-12-28 2005-02-09 松下電器産業株式会社 Ｔｆｔアレイ基板とその製造方法それを用いた液晶表示装置
JP4785229B2 (ja) * 2000-05-09 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4570278B2 (ja) * 2000-08-28 2010-10-27 シャープ株式会社 アクティブマトリクス基板
JP2002108250A (ja) * 2000-09-29 2002-04-10 Sharp Corp アクティブマトリックス駆動型自発光表示装置及びその製造方法
JP4267242B2 (ja) 2001-03-06 2009-05-27 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US7071037B2 (en) * 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5093709B2 (ja) * 2001-08-22 2012-12-12 Ｎｌｔテクノロジー株式会社 液晶表示装置
JP2003315788A (ja) 2002-04-25 2003-11-06 Sharp Corp 半透過型液晶表示装置およびその製造方法
TW564564B (en) * 2002-10-03 2003-12-01 Au Optronics Corp Pixel structure and fabricating method thereof

Also Published As

Publication number Publication date
JPWO2007039954A1 (ja) 2009-04-16
US20090152560A1 (en) 2009-06-18
JP5080978B2 (ja) 2012-11-21
WO2007039954A1 (ja) 2007-04-12
US7923274B2 (en) 2011-04-12
CN101253611A (zh) 2008-08-27

Similar Documents

Publication Publication Date Title
CN101253611B (zh) 薄膜晶体管阵列衬底的制造方法
RU2510712C2 (ru) Монтажная плата, способ ее изготовления, дисплейная панель и дисплейное устройство
JP4060310B2 (ja) 液晶表示装置及びその製造方法
KR101253497B1 (ko) 액정표시장치용 어레이 기판의 제조방법
WO2010071160A1 (ja) アクティブマトリクス基板の製造方法、および、液晶表示装置の製造方法
CN114678484A (zh) 显示基板及其制造方法、显示装置
CN108538854B (zh) 一种薄膜晶体管结构及其制备方法、阵列基板和显示装置
US10481445B2 (en) Array substrate and fabrication method thereof, and display device
JP2009128397A (ja) 液晶表示装置及びその製造方法
CN100539193C (zh) Tft阵列衬底、其制造方法以及显示装置
JP4646539B2 (ja) 液晶表示装置とその製造方法
JP2009133954A (ja) 液晶表示装置及びその製造方法
KR102081598B1 (ko) 네로우 베젤 타입 액정표시장치용 어레이 기판 및 이의 제조방법
WO2020140357A1 (en) Thin film transistor, method of fabricating thin film transistor, and display apparatus having thin film transistor
CN103534643B (zh) 液晶显示装置以及其制造方法
US20090066870A1 (en) Production method of active matrix substrate, active matrix substrate, and liquid crystal display device
JP2005123610A (ja) 薄膜トランジスタアレイ基板の製造方法
KR20050097560A (ko) 액정표시소자 및 그 제조방법
CN104465510A (zh) 一种阵列基板及其制作方法和显示面板
KR102102903B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR100940569B1 (ko) 박막 트랜지스터 기판
WO2017193632A1 (zh) 阵列基板及其制作方法、以及显示装置
JP2005018082A (ja) 薄膜トランジスタ表示板の製造方法
JP5342731B2 (ja) 液晶表示装置とその製造方法
CN106292109B (zh) 阵列基板、显示面板及其制造方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130619

Termination date: 20200529

CF01 Termination of patent right due to non-payment of annual fee