JP4267242B2 - 半導体装置及びその作製方法 - Google Patents
半導体装置及びその作製方法 Download PDFInfo
- Publication number
- JP4267242B2 JP4267242B2 JP2002058532A JP2002058532A JP4267242B2 JP 4267242 B2 JP4267242 B2 JP 4267242B2 JP 2002058532 A JP2002058532 A JP 2002058532A JP 2002058532 A JP2002058532 A JP 2002058532A JP 4267242 B2 JP4267242 B2 JP 4267242B2
- Authority
- JP
- Japan
- Prior art keywords
- amorphous semiconductor
- semiconductor film
- film
- conductive film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Drying Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスタ（以下、ＴＦＴと記す）で構成された半導体回路を有する半導体装置及びその作製方法に係わり、特に液晶表示パネルに代表される電気光学装置及び前記電気光学装置を部品として搭載した電子機器に関する技術である。
【０００２】
なお、本明細書中において半導体装置とは半導体特性を利用することで機能しうる装置全般を指し、電気光学装置（以下、表示装置と記す）、半導体回路及び電子機器は全て半導体装置である。
【０００３】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数百〜数千ｎｍ程度）を用いてＴＦＴを作製する技術が開発されている。ＴＦＴは集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ；ＩＣ）や電気光学装置のような半導体装置に広く応用され、特に表示装置などのスイッチング素子として開発が急がれている。
【０００４】
半導体装置は、パッシブ型の液晶表示装置と比較して高精細な画像が得られることから、アクティブマトリックス型の液晶表示装置が多く用いられている。そして、アクティブマトリックス型液晶表示装置はゲート配線と、ソース配線と、前記ゲート配線と前記ソース配線の交差に設けた画素部のＴＦＴと、前記画素部のＴＦＴに接続する画素電極とを有している。
【０００５】
従来のＴＦＴは３００℃以下の低温で大面積の基板上に形成可能であることから、非晶質半導体膜として非晶質シリコン膜が用いられている。また、非晶質半導体膜で形成されたチャネル形成領域を有する逆スタガ型のＴＦＴが広く用いられている。
【０００６】
【発明が解決しようとする課題】
従来、アクティブマトリックス型の電気装置はフォトリソグラフィー技術により、５枚以上のフォトマスクを使用してＴＦＴを基板上に作製していた。そこで、生産性と歩留まりを向上させるために、工程数を削減することが有効な手段として考えられる。
【０００７】
工程数を削減するために、ＴＦＴの製造におけるフォトマスクの使用回数を減らすことが必要となる。このフォトマスクを１枚使用することによって、レジスト塗布、プレベーク、露光、現像、ポストベークなどの工程と、その前後の工程において、被膜の成膜及びエッチングなどの工程、さらにレジスト剥離、洗浄や乾燥工程などが付加され、煩雑なものとなっていた。
【０００８】
本発明はこのような問題に答えるものであり、アクティブマトリックス型の液晶表示装置におけるＴＦＴを作製するためのフォトマスクを削減して生産性の向上及び歩留まりの向上の実現を提案することを課題としている。
【０００９】
また、マスク数を削減することに伴う、画素ＴＦＴの端部における画素電極のカバレージ不良を解決し、非晶質半導体膜のエッチングの際に絶縁膜のエッチングを防ぐ構造及びその作製方法を提供することを課題としている。
【００１０】
【課題を解決するための手段】
本発明は、ゲート配線や容量配線や端子電極を形成するための導電膜の形成工程から画素電極の形成工程までを３枚のフォトマスクで行い、非晶質半導体膜の端部をテーパー形状とすることで画素電極のカバレージ不良を解決し、さらに非晶質半導体膜のエッチングの際に絶縁膜のエッチングを防ぐことを特徴とする。
【００１１】
３枚のフォトマスクの特徴は、
第１のフォトマスクは導電膜を形成するためのフォトマスク、
第２のフォトマスクは第１の非晶質半導体膜と、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜を形成するためのフォトマスク、第３のフォトマスクは画素電極、ソース領域、ドレイン領域、ソース電極、ドレイン電極を形成、及びチャネルエッチングするためのフォトマスクである。
【００１２】
本明細書で開示する作製方法に関する構成は、
絶縁表面上にゲート配線を形成する第１の工程と、
前記絶縁表面と前記ゲート配線を覆う絶縁膜を形成する第２の工程と、
前記絶縁膜上に第１の非晶質半導体膜を形成する第３の工程と、
前記第１の非晶質半導体膜上に一導電型の不純物元素を含有する第２の非晶質半導体膜を形成する第４の工程と、
前記第２の非晶質半導体膜上に金属材料からなる導電膜を形成する第５の工程と、
前記第１の非晶質半導体膜、前記第２の非晶質半導体膜、および前記導電膜をエッチングして、前記第１の非晶質半導体膜の端部をテーパー形状に形成する第６の工程と、
前記導電膜上に透明導電膜を形成する第７の工程と、
前記透明導電膜、前記導電膜、前記第２の非晶質半導体膜、および前記第１の非晶質半導体膜の一部をエッチングして前記第１の非晶質半導体膜の一部を露呈させ、前記透明導電膜からなる画素電極と、前記導電膜からなるソース配線と、前記第２の非晶質半導体膜からなるソース領域およびドレイン領域とを形成する第８の工程とを有することを特徴とする半導体装置の作製方法である。
【００１３】
上記構成の前記第６の工程において、前記導電膜、前記第２の非晶質半導体膜、および前記第１の非晶質半導体膜は、塩素系ガスでエッチングすることを特徴としている。
【００１４】
本発明のＴＦＴ断面図を図１５に示す。本発明はカバレージ不良を改善するために第１の非晶質半導体膜１００１の端部をテーパー形状にすることを特徴としている。第１の非晶質半導体膜１００１の端部をテーパー形状にするために、塩素系のエッチングガスを使用して、ソース電極またはドレイン電極を形成する金属層１００２ａ（およびソース領域またはドレイン領域を形成する第２の非晶質半導体膜１００２ｂ）と同時にエッチングを行うことによって、第１の非晶質半導体膜１００１の端部のみをテーパー形状に作製することができる。そして最終的には、画素電極１００３のカバレージ不良が解決された逆スタガ型のＴＦＴ（チャネルエッチ型ＴＦＴ）をトータルで３枚のフォトマスクで作製することができる。また、非晶質半導体膜のエッチングの際に、第１の非晶質半導体膜１００１の端部近傍の絶縁膜１００４のエッチングを防ぐことが可能となる。
【００１５】
このように、本発明は、複数の相異なる材料からなる多層膜（金属膜、第２の非晶質半導体膜、第１の非晶質半導体膜）を同じエッチングガス（塩素系）を用い、第２のフォトマスクで一括してエッチングし、スループットを向上させるものである。
【００１６】
ここで、第１の非晶質半導体膜のテーパー形状の角度（テーパー角）は、基板表面と第１の非晶質半導体膜の端部の傾斜部とのなす角度として定義する（図２１（Ｂ））。図２１（Ａ）に示すように、第１の非晶質半導体膜の端部のテーパー角はエッチング条件を適宜選択することによって、５°〜４５°の範囲とすることができる。
【００１７】
また、本発明を実施するためのエッチングガスは、塩素系のガスをエッチングガスとした。例えば、Ｃｌ2、ＢＣｌ3、ＨＣｌ、ＳｉＣｌ4から選ばれたガス、または、前記ガスから複数選択した混合ガスをエッチングガスとすることができる。
【００１８】
塩素系ガスは、金属層１００２ａに対するエッチングレートと第２の非晶質半導体膜１００２ｂに対するエッチングレートはあまり差がないので端面がほぼ一致するが、第１の非晶質半導体膜１００１のエッチングレートと、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜１００２ｂのエッチングレートに大きな差を持っており、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜のエッチングレートが、第１の非晶質半導体膜のエッチングレートより早いために、第１の非晶質半導体膜の端部のみをテーパー形状にできる。
【００１９】
図１５に示した構成も本発明の一つであり、
絶縁表面上にゲート配線と、前記ゲート配線上に絶縁膜と、前記絶縁膜上に第１の非晶質半導体膜と、前記第１の非晶質半導体膜上に一導電型の不純物元素を含有する第２の非晶質半導体膜からなるソース領域及びドレイン領域と、
前記ソース領域または前記ドレイン領域上にソース配線または電極と、前記電極と一部接して重なる画素電極とを有し、
前記第１の非晶質半導体膜の端部はテーパー形状であることを特徴とする半導体装置である。
【００２０】
また、図１５では一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜１００２ｂ（ソース領域またはドレイン領域）の端部を基板に対してほぼ垂直、即ち金属層１００２ａ（ソース電極または電極）の端面と一致するように形成しているが、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜１００２ｂの端部または金属層１００２ａの端部をテーパー形状とするエッチングを行っても良く、
本発明の他の構成は、絶縁表面上にゲート配線と、前記ゲート配線上に絶縁膜と、前記絶縁膜上に第１の非晶質半導体膜と、前記第１の非晶質半導体膜上に一導電型の不純物元素を含有する第２の非晶質半導体膜からなるソース領域及びドレイン領域と、
前記ソース領域または前記ドレイン領域上にソース配線または電極と、前記電極と一部接して重なる画素電極とを有し、
前記第１の非晶質半導体膜の端部、または前記第２の非晶質半導体膜の端部はテーパー形状であることを特徴とする半導体装置である。
【００２１】
なお、第２の非晶質半導体膜１００２ｂの端部または金属層１００２ａの端部をテーパー形状とする場合、第１の非晶質半導体膜のテーパー形状の角度に比べて大きくなる。
【００２２】
また、本発明で使用するドライエッチング装置は、ＲＩＥ方式のエッチング装置であってもよいし、ＩＣＰ方式のエッチング装置であってもよい。なお、ＩＣＰ方式のエッチング装置は、電力の調節によってテーパー角度を適宜調節することが可能であるので好ましい。
【００２３】
ここでエッチング実験を行った。基板上に、絶縁膜（酸化シリコン膜）、第１の非晶質半導体膜（アモルファスシリコン膜）、第２の非晶質半導体膜（リンドープシリコン膜）、Ａｌ−Ｓｉ膜（Ｓｉを２ｗｔ％含むアルミニウム膜）とを順次積層した後、選択的にレジストで覆い、Ｃｌ2と、ＢＣｌ3の混合ガスを使用してエッチングを実際に行い、その後の断面図を観察した図が図１９である。図１９はＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真であり、倍率は５万倍である。Ｃｌ2と、ＢＣｌ3の混合ガスでエッチングすることで、Ａｌ−Ｓｉ膜と、第２の非晶質半導体膜と、第１の非晶質半導体膜とを同時にエッチングすることができ、さらに第１の非晶質半導体膜の端部のみをテーパー形状にすることができる。
【００２４】
また、Ａｌ−Ｓｉ膜に代えて他の金属材料を使用することが可能であり、その場合には適宜エッチング条件、代表的にはエッチングガスを選択する必要がある。例えば、金属層１００２ａとしてＴａ（タンタル）膜を用いる場合、Ｃｌ2ガス（ガス流量８０ｓｃｃｍ）をエッチングガスとして、第１の非晶質半導体膜（アモルファスシリコン膜）、第２の非晶質半導体膜（リンドープシリコン膜）、Ｔａ膜とをエッチングすれば、同様に、第１の非晶質半導体膜のみをテーパー形状とすることができる。
【００２５】
また、金属層１００２ａとしてＴａＮとＴａの積層膜を用いる場合には、Ｃｌ2（ガス流量４０ｓｃｃｍ）と、ＣＦ4（ガス流量４０ｓｃｃｍ）との混合ガスをエッチングガスとして、第１の非晶質半導体膜（アモルファスシリコン膜）、第２の非晶質半導体膜（リンドープシリコン膜）、ＴａＮとＴａの積層膜とをエッチングすれば、同様に、第１の非晶質半導体膜のみをテーパー形状とすることができる。
【００２６】
また、金属層１００２ａとしてＷ（タングステン）膜を用いる場合には、Ｃｌ2（ガス流量２５ｓｃｃｍ）と、ＣＦ4（ガス流量２５ｓｃｃｍ）とＯ2（ガス流量１０ｓｃｃｍ）との混合ガス、或いはＣｌ2（ガス流量１２ｓｃｃｍ）と、ＳＦ6（ガス流量６ｓｃｃｍ）とＯ2（ガス流量１２ｓｃｃｍ）との混合ガスをエッチングガスとして、第１の非晶質半導体膜（アモルファスシリコン膜）、第２の非晶質半導体膜（リンドープシリコン膜）、Ｗ膜とをエッチングすれば、同様に、第１の非晶質半導体膜のみをテーパー形状とすることができる。
【００２７】
また、金属層１００２ａとしてＴｉ（チタン）膜を用いる場合には、Ｃｌ2と、ＢＣｌ3の混合ガスをエッチングガスとして、第１の非晶質半導体膜（アモルファスシリコン膜）、第２の非晶質半導体膜（リンドープシリコン膜）、Ｔｉ膜とをエッチングすれば、同様に、第１の非晶質半導体膜のみをテーパー形状とすることができる。
【００２８】
また、金属層１００２ａとしてＴｉ膜とＡｌ−Ｓｉ膜とＴｉ膜の積層を用いる場合には、Ｃｌ2と、ＢＣｌ3の混合ガスをエッチングガスとして、第１の非晶質半導体膜（アモルファスシリコン膜）、第２の非晶質半導体膜（リンドープシリコン膜）、Ｔｉ膜とＡｌ−Ｓｉ膜とＴｉ膜の積層膜とをエッチングすれば、同様に、第１の非晶質半導体膜のみをテーパー形状とすることができる。
【００２９】
また、上記図１５では、第２のフォトマスクを用いたエッチングによってアイランド形状とする際に第１の非晶質半導体膜の端部をテーパー形状とする例を示したが、図２３に示すようにチャネルエッチ型のＴＦＴにおいて、ゲート電極２０００と絶縁膜を介して重なる第１の非晶質半導体膜２００１の一部を除去する工程（チャネルエッチング）にも本発明を適用することができる。第３のフォトマスクを用い、同様に塩素系のエッチングガスで金属層２００２ａ、第２の非晶質半導体膜２００２ｂ、第１の非晶質半導体膜２００１のエッチングを行えば、第１の非晶質半導体膜２００１のみをテーパー形状とすることができ、後の工程で保護膜（パッシベーション膜）を形成する場合にカバレッジが良好となる。なお、２００３は画素電極であり、２００４はゲート絶縁膜である。
【００３０】
また、上記作製方法に関する構成において、前記第８の工程において、前記導電膜、前記第２の非晶質半導体膜、および前記第１の非晶質半導体膜の一部は、塩素系ガスでエッチングすることを特徴としている。
【００３１】
また、図２３に示す構成も本発明の一つであり、
絶縁表面上にゲート配線と、前記ゲート配線上にゲート絶縁膜と、前記ゲート絶縁膜上に非晶質半導体膜と、前記非晶質半導体膜上にソース領域及びドレイン領域と、前記ソース領域または前記ドレイン領域上にソース配線または電極と、前記電極と一部接して重なる画素電極を有し、
前記非晶質半導体膜のうち、前記ゲート絶縁膜を間に挟んで前記ゲート配線と重なり、且つ、前記ソース領域または前記ドレイン領域と重ならない領域は他の領域よりも膜厚が薄い領域であり、該領域の中央に向かって膜厚が薄くなるテーパー形状を有していることを特徴とする半導体装置である。
【００３２】
また、上記構成において、前記テーパー形状を有する領域は、５°〜４５°の範囲の角度を有することを特徴としている。
【００３３】
さらに、上記構成において、前記第１の非晶質半導体膜の端部をテーパー形状としてもよくその角度は、５°〜４５°の範囲であることを特徴としている。
【００３４】
一方、比較例として第１の非晶質半導体膜及び第２の非晶質半導体膜の端部を基板に対して垂直にエッチングしたＴＦＴを図１６に示す。金属層１００６ａのエッチングと非晶質半導体膜１００５、１００６ｂのエッチングとを別々とし、金属層１００６ａを選択的にウエットエッチングした後、金属層をマスクとして第１の非晶質半導体膜１００５、及び一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜１００６ｂを、ＣＦ4とＯ2の混合ガスによってドライエッチングしており、第１の非晶質半導体膜１００５、及び一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜１００６ｂを同時にエッチングした。この際、第１の非晶質半導体膜１００５の端部の形状、及び一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜１００６ｂの端部の形状は、ほぼ一致し、ＣＦ4とＯ2の混合ガスによって図１６のように基板に対して垂直に形成される。そして、これらの膜の上に画素電極１００７を形成したＴＦＴとなる。比較例での各エッチングにおいては、サイドエッチング（アンダーカット）などが生じ、その後、成膜した場合、段切れが生じる恐れがあった。
【００３５】
上記図１６の構造では、第１の非晶質半導体膜１００５の端部、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜１００６ｂ、および金属層１００６ａの端部で、これら３層の段差形状またはエッチング不良により画素電極１００７が正常に成膜できないようなカバレージ不良が発生した。
【００３６】
また、上記図１６の形状を作製するエッチングでは、第１の非晶質半導体膜の端部近傍の絶縁膜１００８もエッチングされてしまい絶縁膜の膜厚が変化する問題が生じた。
【００３７】
また、上記構成とは異なる本発明の他の構成について以下に述べる。本発明は、導電膜の形成工程から画素電極の形成工程を３枚のフォトマスクで行い、画素電極のカバレージ不良を解決することを特徴とする。
【００３８】
３枚のフォトマスクの特徴は、
第１のフォトマスクは導電膜を形成するためのフォトマスク、
第２のフォトマスクは絶縁膜と、第１の非晶質半導体膜と、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜を形成するためのフォトマスク、
第３のフォトマスクは画素電極、ソース領域、ドレイン領域、ソース電極、ドレイン電極を形成、及びチャネルエッチングするためのフォトマスクである。
【００３９】
本明細書で開示する作製方法に関する他の構成は、
絶縁表面上にゲート配線を形成する第１の工程と、
前記絶縁表面と前記ゲート配線を覆う絶縁膜を形成する第２の工程と、
前記絶縁膜上に第１の非晶質半導体膜を形成する第３の工程と、
前記第１の非晶質半導体膜上に一導電型の不純物元素を含有する第２の非晶質半導体膜を形成する第４の工程と、
前記第２の非晶質半導体膜上に金属材料からなる導電膜を形成する第５の工程と、
前記絶縁膜、前記第１の非晶質半導体膜、前記第２の非晶質半導体膜、および前記導電膜をエッチングして、前記第１の非晶質半導体膜の端部をテーパー形状に形成する第６の工程と、
前記導電膜上に透明導電膜を形成する第７の工程と、
前記透明導電膜、前記導電膜、前記第２の非晶質半導体膜、および前記第１の非晶質半導体膜の一部をエッチングして前記第１の非晶質半導体膜の一部を露呈させ、前記透明導電膜からなる画素電極と、前記導電膜からなるソース配線と、前記第２の非晶質半導体膜からなるソース領域およびドレイン領域とを形成する第８の工程とを有することを特徴とする半導体装置の作製方法である。
【００４０】
本発明を用いたＴＦＴを図１７に示す。本発明はカバレージ不良を改善するために第１の非晶質半導体膜１８０１の端部をテーパー形状にした。第１の非晶質半導体膜１８０１の端部をテーパー形状にするために、塩素系のエッチングガスを使用して、トータルで３枚のフォトマスクで逆スタガ型のＴＦＴを作製した。この際、第１の非晶質半導体膜１８０１の端部をテーパー形状に作製でき、画素電極１８０３のカバレージ不良を解決することが可能となる。
【００４１】
ここで、第１の非晶質半導体膜のテーパー形状の角度（テーパー角）は、基板表面と第１の非晶質半導体膜の端部の傾斜部とのなす角度として定義する（図２２（Ｂ））。図２２（Ａ）に示すように、第１の非晶質半導体膜の端部のテーパー角はエッチング条件を適宜選択することによって、５°〜４５°の範囲とすることができる。
【００４２】
また、本発明を実施するためのエッチングガスは、塩素系のガスをエッチングガスとした。例えば、Ｃｌ2、ＢＣｌ3、ＨＣｌ、ＳｉＣｌ4から選ばれたガス、または前記ガスから複数選択した混合ガスをエッチングガスとすることができる。
【００４３】
塩素系ガスは、金属層１８０２ａに対するエッチングレートと第２の非晶質半導体膜１８０２ｂに対するエッチングレートはあまり差がないので端面がほぼ一致するが、第１の非晶質半導体膜１００１のエッチングレートと、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜１８０２ｂのエッチングレートに大きな差を持っており、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜のエッチングレートが、第１の非晶質半導体膜のエッチングレートより早いために、第１の非晶質半導体膜の端部のみをテーパー形状にできる。
【００４４】
図１７に示した構成も本発明の一つであり、
絶縁表面上にゲート配線と、前記ゲート配線上に絶縁膜と、前記絶縁膜上に第１の非晶質半導体膜と、前記第１の非晶質半導体膜上に一導電型の不純物元素を含有する第２の非晶質半導体膜からなるソース領域及びドレイン領域と、
前記ソース領域または前記ドレイン領域上にソース配線または電極と、前記電極と一部接して重なる画素電極とを有し、
前記第１の非晶質半導体膜の端部のみがテーパー形状であり、且つ、絶縁膜の端部と一致しており、前記絶縁膜の端部は、ソース配線または電極と一致していないことを特徴とする半導体装置である。
【００４５】
尚、図１７では一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜１８０２ｂの端部と、金属層１８０２ａの端部とを基板に対して垂直に形成したが、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜１８０２ｂの端部または金属層１８０２ａの端部はテーパー形状でも良い。
【００４６】
ここでエッチング実験を行った。基板上に、絶縁膜、第１の非晶質半導体膜、第２の非晶質半導体膜、Ａｌ−Ｓｉ膜（Ｓｉを２ｗｔ％含むアルミニウム膜）とを順次積層した後、選択的にレジストで覆い、Ｃｌ2と、ＢＣｌ3の混合ガスを使用してエッチングを実際に行い、その後の断面図を観察した図が図２０である。図２０はＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真であり、倍率は５万倍である。Ｃｌ2と、ＢＣｌ3の混合ガスでエッチングすることで、Ａｌ−Ｓｉ膜と、第２の非晶質半導体膜と、第１の非晶質半導体膜とを同時にエッチングすることができ、さらに第１の非晶質半導体膜の端部のみをテーパー形状にすることができる。また、図２０においては、第１の非晶質半導体膜をマスクとして絶縁膜も除去した。
【００４７】
また、上記図１７では、第２のフォトマスクを用いたエッチングによってアイランド形状とする際に第１の非晶質半導体膜の端部をテーパー形状とする例を示したが、チャネルエッチ型のＴＦＴにおいて、ゲート電極と絶縁膜を介して重なる第１の非晶質半導体膜の一部を除去する工程（チャネルエッチング）にも本発明を適用することができる。第３のフォトマスクを用い、同様に塩素系のエッチングガスで金属層、第２の非晶質半導体膜、第１の非晶質半導体膜、絶縁膜のエッチングを行えば、第１の非晶質半導体膜のみをテーパー形状とすることができ、後の工程で保護膜（パッシベーション膜）を形成する場合にカバレッジが良好となる。
【００４８】
一方、比較例として第１の非晶質半導体膜及び第２の非晶質半導体膜の端部を基板に対して垂直にエッチングしたＴＦＴを図１８に示す。金属層１９０２ａのエッチングと非晶質半導体膜１９０１、１９０２ｂのエッチングとを別々とし、金属層１９０２ａを選択的にエッチングした後、第１の非晶質半導体膜１９０１、及び一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜１９０２ｂをＣＦ4とＯ2の混合ガスによってエッチングしており、第１の非晶質半導体膜１９０１及び一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜１９０２ｂを同時にエッチングした。この際、第１の非晶質半導体膜１９０１の端部の形状、及び一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜１９０２ｂの端部の形状は、図１８のように基板に対して垂直に形成されていた。そして、これらの膜の上に画素電極を形成した。
【００４９】
上記の構造では、第１の非晶質半導体膜１９０１の端部、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜１９０２ｂの端部、金属層１９０２ａの端部、絶縁膜１９０４の端部で、これら４層の膜厚により画素電極１９０３が正常に成膜できないようなカバレージ不良が発生した。
【００５０】
【発明の実施の形態】
本発明を実施した半導体装置およびその作製方法を以下に説明する。
【００５１】
（実施の形態１）
まず、基板上に導電膜を全面に成膜し、第１のフォトリソグラフィー工程により所望の形状に導電膜を形成する。この導電膜の材料としては、Ｗ、ＷＳｉX、Ａｌ、Ｔｉ、Ｍｏ、Ｃｕ、Ｔａ、Ｃｒ、Ｎｉ、またはＭｏから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料を主成分とする膜またはそれらの積層膜が挙げられる。この導電膜は後にエッチングしてゲート電極またはゲート配線または保持容量配線となる。
【００５２】
次に、全面に絶縁膜を成膜する。この絶縁膜は後にゲート絶縁膜として機能する。次いで、絶縁膜上に第１の非晶質半導体膜（代表的にはアモルファスシリコン膜）と、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜と、金属材料（Ａｌ、Ｔｉ、Ｍｏ、Ｃｕ、Ｔａ、Ｃｒ、Ｎｉ、またはＭｏを主成分とする金属材料）からなる導電膜とを積層する。ここでは、Ａｌを主成分とする導電膜を形成する。
【００５３】
次に、第２のフォトリソグラフィー工程により前記第１の非晶質半導体膜と、前記一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜と、金属材料からなる導電膜との積層膜の不要な部分をエッチングで除去する。ここではエッチングガスを変えることなく、第１の非晶質半導体膜、第２の非晶質半導体膜、および導電膜をエッチングする。この際、塩素系のガス、例えばＣｌ2と、ＢＣｌ3の混合ガスをエッチングガスとしてエッチングを行うことにより、金属材料（Ａｌ）からなる導電膜の端部と、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜の端部とが基板に対して垂直にエッチングされ、第１の非晶質半導体膜の端部はテーパー形状になる。尚、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜の端部はテーパー形状にしても良い。
【００５４】
ここでは、後にソース電極またはドレイン電極となる導電膜としてＡｌを主成分とする導電材料を用いたため、Ｃｌ2と、ＢＣｌ3の混合ガスをエッチングガスとしてエッチングを行ったが、特に限定されず、Ｔｉを含む材料であれば同じ混合ガスを用いて第１の非晶質半導体膜の端部をテーパー形状とすることができる。また、導電膜としてＴａを主成分とする導電材料を用いた場合には、Ｃｌ2ガス、またはＣｌ2ガスとＣＦ4ガスとの混合ガスを用いれば第１の非晶質半導体膜の端部をテーパー形状とすることができる。また、導電膜としてＷを主成分とする導電材料を用いた場合には、Ｃｌ2ガスとＣＦ4ガスとＯ2ガスとの混合ガス、Ｃｌ2ガスとＳＦ4ガスとＯ2ガスとの混合ガスを用いれば第１の非晶質半導体膜の端部をテーパー形状とすることができる。
【００５５】
次に、第２のレジストマスクを除去した後、シャドーマスクを用いてレジストマスクを形成し、端子部のパット部分を覆っている絶縁膜を選択的に除去する。
【００５６】
次に、全面に透明導電膜からなる導電膜を成膜する。この透明導電膜としては、ＩＴＯ（酸化インジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等が挙げられる。
【００５７】
本実施例では画素電極として透明導電膜を用いた透過型の表示装置の例を示したが、反射性の高い金属材料、例えばＡｌまたはＡｇを主成分とする材料を用いれば、反射型の表示装置を完成させることもできる。
【００５８】
次に、第３のフォトリソグラフィー工程により、前記透明導電膜と、金属材料からなる導電膜と、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜と、第１の非晶質半導体膜の一部を除去して、第２の非晶質半導体膜からなるソース領域とドレイン領域を形成し、同時に金属材料からなる導電膜でソース配線と、透明導電膜からなる画素電極も形成する。
【００５９】
また、第３のフォトリソグラフィー工程で、塩素系のガス、例えばＣｌ2と、ＢＣｌ3の混合ガスをエッチングガスとしてエッチングを行えば、図２３に示すようにチャネル形成領域となる部分をテーパー形状とすることができる。
【００６０】
以上のように３回のフォトリソグラフィー工程により、図１５に示すような第１の非晶質半導体膜の端部がテーパー形状になっている画素ＴＦＴと、金属材料からなるソース配線と、保持容量と、端子部を有する半導体装置を作製することができる。
【００６１】
（実施の形態２）
まず、基板上に導電膜を全面に成膜して、第１のフォトリソグラフィー工程により所望の形状に導電膜を形成する。この導電膜は後にエッチングしてゲート電極またはゲート配線または保持容量配線となる。
【００６２】
次に、全面に絶縁膜を成膜する。この絶縁膜は後にゲート絶縁膜として機能する。次いで、前記絶縁膜上に第１の非晶質半導体膜（代表的にはアモルファスシリコン膜）と、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜と、金属材料（Ａｌ、Ｔｉ、Ｍｏ、Ｃｕ、Ｔａ、Ｃｒ、Ｎｉ、またはＭｏを主成分とする金属材料）からなる導電膜とを積層する。
【００６３】
次に、第２のフォトリソグラフィー工程により前記第１の非晶質半導体膜と、前記一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜と、金属材料からなる導電膜との積層膜の不要な部分をエッチングで除去する。ここではエッチングガスを変えることなく、第１の非晶質半導体膜、第２の非晶質半導体膜、および導電膜をエッチングする。この際、塩素系のガス、例えばＣｌ2と、ＢＣｌ3の混合ガスをエッチングガスとしてエッチングを行うことにより、金属材料からなる導電膜の端部と、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜の端部とが基板に対して垂直にエッチングされ、第１の非晶質半導体膜の端部はテーパー形状になる。尚、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜の端部はテーパー形状にしても良い。
【００６４】
次に、前記第１の非晶質半導体膜や前記一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜のエッチングで使用した第２のフォトマスクをそのまま使用して前記絶縁膜の不要な部分をエッチングして除去する。
【００６５】
次に、全面に透明導電膜からなる導電膜を成膜する。この透明導電膜としては、ＩＴＯ（酸化インジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等が挙げられる。
【００６６】
次に、第３のフォトリソグラフィー工程により、前記透明導電膜と、金属材料からなる導電膜と、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜と、第１の非晶質半導体膜の一部を除去して、ゲート電極のソース領域とドレイン領域を形成し、同時に金属材料からなる導電膜でソース配線と、透明導電膜からなる画素電極も形成する。
【００６７】
以上のように３回のフォトリソグラフィー工程により、図１７に示すような第１の非晶質半導体膜の端部がテーパー形状になっている画素ＴＦＴと、ソース配線と、保持容量と、端子部を有する半導体装置を作製することができる。
【００６８】
以上の構成からなる本発明について、以下に示す実施例でさらに詳細な説明を行うこととする。
【００６９】
【実施例】
［実施例１］
本発明の実施例を図１〜図４に基づいて説明する。本実施例では液晶表示装置の作製方法を示し、基板上に画素部のＴＦＴを逆スタガ型で作製し、前記ＴＦＴに接続する保持容量を作製する方法について、工程に従って詳細に説明する。また、図２〜図４には、他の基板に設けた回路の配線と電気的に接続するために前記基板の端部に設けられた端子部（端子電極）をＴＦＴ作製工程に同時に示した。尚、図２〜図４の断面図は図１の鎖線Ａ〜Ａ’の断面である。
【００７０】
最初に、透光性を有する基板２００を用いて表示装置を作製する。用いることのできる基板として、コーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。さらに他の基板として、石英基板、プラスチック基板などの透光性基板を用いることもできる。
【００７１】
上記基板２００上に導電層を基板全面に形成した後、第１のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去してゲート電極２０２，２０３、保持容量配線２０４、端子部２０１を形成する。（図２（Ａ））
【００７２】
上記の電極の材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた元素、前記元素を成分とする合金、または前記元素を成分とする窒化物で形成する。さらに、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた元素、前記元素を成分とする合金、または前記元素を成分とする窒化物から複数選択して、それを積層することもできる。
【００７３】
さらに、大画面に適用するには、ゲート電極を含むゲート配線２０２，２０３と容量配線２０４、端子部の端子２０１は低抵抗導電性材料で形成することが望ましいので、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）等や、前記元素を成分とする合金を用いることができる。しかし、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）では耐熱性や、腐蝕しやすい等問題があるので耐熱性導電性材料と組み合わせて形成することもできる。
【００７４】
次に、絶縁膜２０７を全面に成膜する。絶縁膜は窒化シリコン膜を用い、膜厚を５０〜２００ｎｍとし、好ましくは１５０ｎｍの厚さで形成する。尚、ゲート絶縁膜は窒化シリコン膜に限定されるものではなく酸化シリコン膜、酸化窒化シリコン膜、酸化タンタル膜などの絶縁膜を用いることもできる。（図２（Ｂ））
【００７５】
次に、絶縁膜２０７上に、５０〜２００ｎｍ好ましくは１００〜１５０ｎｍの膜厚で第１の非晶質半導体膜２０６を、プラズマＣＶＤ法やスパッタ法などの公知の方法で全面に成膜する。代表的には非晶質シリコン（ａ−Ｓｉ）膜を１００ｎｍの膜厚で成膜する。また、この第１の非晶質半導体膜２０６には、微結晶半導体膜、非晶質シリコンゲルマニウム、非晶質シリコンカーバイトなどの非晶質構造を有する化合物半導体膜を使用することもできる。（図２（Ｂ））
【００７６】
次に、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜２０５ａを５０〜２００ｎｍの厚さで形成する。一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜２０５ａは、プラズマＣＶＤ法やスパッタ法などの公知の方法で全面に成膜する。本実施例では、リン（Ｐ）が添加されたシリコンターゲットを用いてｎ型の不純物元素を含有する第２の非晶質半導体膜２０５ａを成膜した。あるいは、シリコンターゲットを用い、リンを含む雰囲気中でスパッタリングを行い成膜しても良い。あるいは、ｎ型を付与する不純物元素を含む第２の非晶質半導体膜を水素化微結晶シリコン膜で形成しても良い。さらに、スパッタ法などを用いて金属材料からなる導電膜２０５ｂを５０〜２００ｎｍの厚さで形成する。（図２（Ｂ））
【００７７】
次に、第２のフォトリソグラフィー工程を行い、レジストマスク２０８を形成し、エッチングによって導電膜、第１の非晶質半導体膜、および第２の非晶質半導体膜を選択的に除去し、第１の非晶質半導体膜２０９、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜２１０ａ、および導電膜２１０ｂを所望の形状に形成する。本実施例では、Ｃｌ2＝４０ｓｃｃｍとＢＣｌ3＝４０ｓｃｃｍの混合ガスをエッチングガスとしたドライエッチングにより、第１の非晶質半導体膜２０９、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜２１０ａ、導電膜２１０ｂを形成した。この際、膜の端部の形状は、導電膜２１０ｂの端部、および一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜２１０ａの端部が基板に対して垂直で、第１の非晶質半導体膜２０９の端部がテーパー形状になり、この時のテーパー角は５°〜４５°の範囲となっている。（図２（Ｃ））
【００７８】
尚、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜２１０ａの端部はテーパー形状にしても良い。そして、本実施例のエッチングガスは、Ｃｌ2＝４０ｓｃｃｍと、ＢＣｌ3＝４０ｓｃｃｍの混合ガスをエッチングガスとしたが、図２（Ｃ）の形状を有したＴＦＴが作製できるなら、例えば、Ｃｌ2、ＢＣｌ3、ＨＣｌ、ＳｉＣｌ4から選ばれたガス、または前記ガスから複数選択した混合ガスをエッチングガスとすることができ、エッチングガスは前記混合ガスの組成には限らない。
【００７９】
次に、レジストマスク２０８を除去した後、シャドーマスクを用いてレジストマスクを形成し、端子部のパット部分を覆っている絶縁膜２０７を選択的に除去して絶縁膜３０１を形成した後、レジストマスクを除去する。（図３（Ａ））また、シャドーマスクに代えてスクリーン印刷法によりレジストマスクを形成してエッチングマスクとすることもできる。
【００８０】
次に、全面に透明導電膜からなる導電膜３０２を成膜する。（図３（Ｂ））この導電膜３０２の材料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉｎ2Ｏ3―ＳｎＯ2、ＩＴＯと略記する）などスパッタ法や真空蒸着法などを用いて形成する。
【００８１】
次に、第３のフォトリソグラフィー工程を行い、レジストマスク４０３を形成し、エッチングにより不要な部分を除去して、透明導電膜からなる画素電極４０５を形成し、ソース配線４０２とドレイン電極４０４とを形成し、さらに第１の非晶質半導体膜の一部を露呈させる。（図４（Ａ））透明導電膜からなる導電膜のエッチング処理は塩酸系の溶液により行い、画素電極４０５を形成した後、エッチングガスを適宜変更して金属層、第２の非晶質半導体膜をそれぞれエッチングする。なお、上記第３のフォトリソグラフィー工程ではソース領域とドレイン領域とを完全に分離するためにオーバーエッチングを行い、第１の非晶質半導体膜の一部も除去する。第１の非晶質半導体膜のうち、除去された領域は、チャネルが形成される。
【００８２】
また、第２のフォトリソグラフィー工程と同様に、この第３のフォトリソグラフィー工程において、塩素系のガスを用いて一度に金属層、第２の非晶質半導体膜、および第１の非晶質半導体膜の一部をエッチングしてもよい。その場合、第１の非晶質半導体膜のうち、エッチングされた領域は、ゲート絶縁膜を間に挟んで前記ゲート配線と重なり、且つ、前記ソース領域または前記ドレイン領域と重ならない領域である。第１の非晶質半導体膜のうち、ゲート絶縁膜を間に挟んで前記ゲート配線と重なる領域をチャネル形成領域（バックチャネル部）と呼ぶ。また、第１の非晶質半導体膜のうち、エッチングされた領域は、該領域の中央に向かって膜厚が薄くなるテーパー形状を有する形状となる。従って、チャネル形成領域において段差のないチャネルエッチ型のＴＦＴを作製することができる。
【００８３】
次に、レジストマスク４０１を除去した。この状態の断面図を図４（Ｂ）に示した。
【００８４】
以上のように３回のフォトリソグラフィー工程により、ソース配線４０２と、逆スタガ型の画素ＴＦＴ４０７と、保持容量４０８と、端子部４０９で構成されたアクティブマトリクス基板を得ることができ、以降の工程は公知の技術を用いて、配向膜の形成、ラビング処理、対向基板を貼り付け、液晶の注入、封止、ＦＰＣの貼り付け、偏光板やカラーフィルターの貼りつけ、バックライトの組み込みなどを行い、透過型の液晶表示装置を完成させることができる。
【００８５】
また、必要があれば、窒化シリコン膜または酸化窒化シリコン膜などからなる保護膜を形成してもよい。ただし、ＦＰＣなどと接続させる端子電極上には設けないようにする。
【００８６】
尚、本実施例により得られる非晶質半導体膜で活性層を形成したＴＦＴは、電界効果移動度が小さく１ｃｍ2／Ｖｓｅｃ程度しか得られていない。そのために、画像表示を行うための駆動回路はＩＣチップで形成され、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式やＣＯＧ（Ｃｈｉｐ ｏｎ ｇｌａｓｓ）方式で実装されている。
【００８７】
また、本実施例ではチャネル形成領域が複数存在するマルチゲート構造のＴＦＴ、ここではダブルゲート構造のＴＦＴを示したが、特に限定されず、シングルゲート構造でよい。
【００８８】
［実施例２］
実施例１は画素部のＴＦＴがチャネルエッチ型のＴＦＴであったが、本実施例では、画素部のＴＦＴがチャネルストップ型のＴＦＴを有する半導体装置の実施例を図５〜図７に基づいて説明する。
【００８９】
最初に、透光性を有する基板５００を用いて半導体表示装置を作製する。用いることのできる基板として、コーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。さらに他の基板として、石英基板、プラスチック基板などの透光性基板を用いることもできる。
【００９０】
上記基板５００上に導電層を基板全面に形成した後、第１のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して、ゲート電極５０２，５０３、保持容量配線５０４、端子部５０１を形成する。（図５（Ａ））
【００９１】
上記の電極の材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた元素、前記元素を成分とする合金、または前記元素を成分とする窒化物で形成する。さらに、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた元素、前記元素を成分とする合金、または前記元素を成分とする窒化物から複数選択して、それを積層することもできる。
【００９２】
さらに、大画面に適用するには、ゲート電極を含むゲート配線５０２，５０３と容量配線５０４、端子部の端子５０１は低抵抗導電性材料で形成することが望ましいので、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）等や、前記元素を成分とする合金を用いることができる。しかしアルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）では耐熱性や、腐蝕しやすい等問題があるので耐熱性導電性材料と組み合わせて形成することもできる。
【００９３】
次に、絶縁膜５０６を全面に成膜する。絶縁膜は窒化シリコン膜を用い、膜厚を５０〜２００ｎｍとし、好ましくは１５０ｎｍの厚さで形成する。尚、ゲート絶縁膜は窒化シリコン膜に限定されるものではなく酸化シリコン膜、酸化窒化シリコン膜、酸化タンタル膜などの絶縁膜を用いることもできる。（図５（Ｂ））
【００９４】
次に、絶縁膜５０６上に、５０〜２００ｎｍ好ましくは１００〜１５０ｎｍの膜厚で非晶質半導体膜５０５を、プラズマＣＶＤ法やスパッタ法などの公知の方法で全面に成膜する。代表的には非晶質シリコン（ａ−Ｓｉ）膜を１００ｎｍの膜厚で成膜する。（図５（Ｂ））
【００９５】
第２のフォトリソグラフィー工程によりレジストマスク５０７を形成し、エッチングにより不要な部分を除去して非晶質半導体膜５０８を形成する。本実施例では、Ｃｌ2＝４０ｓｃｃｍとＢＣｌ3＝４０ｓｃｃｍの混合ガスをエッチングガスとしたドライエッチングにより、非晶質半導体膜５０８を形成した。この際、非晶質半導体膜５０８の端部の形状は、テーパー形状になっており、この時のテーパー角は５°〜４５°の範囲となっている。そして、本実施例のエッチングガスは、Ｃｌ2＝４０ｓｃｃｍと、ＢＣｌ3＝４０ｓｃｃｍの混合ガスをエッチングガスとしたが、図５（Ｃ）の形状を有したＴＦＴが作製できるなら、例えば、Ｃｌ2、ＢＣｌ3、ＨＣｌ、ＳｉＣｌ4から選ばれたガス、または前記ガスから複数選択した混合ガスをエッチングガスとすることができ、エッチングガスは前記混合ガスの組成には限らない。
【００９６】
次に、レジストマスク５０７を除去した後、シャドーマスクを用いてレジストマスクを形成し、端子部のパット部分を覆っている絶縁膜５０６を選択的に除去して絶縁膜６０１を形成した後、レジストマスクを除去する。（図６（Ａ））また、シャドーマスクに代えてスクリーン印刷法によりレジストマスクを形成してエッチングマスクとすることもできる。
【００９７】
次に、ｎチャネル型ＴＦＴのＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域を形成するためのドーピング工程を行う。ドーピングの方法はイオンドープ方式もしくはイオン注入法で行う。ｎ型の不純物としてリンを添加し、第２の絶縁層６０２、６０３をマスクとして形成される不純物領域６０４〜６０６を形成する。この領域のドナー濃度は１×１０16〜１×１０17／ｃｍ3の濃度とする。（図６（Ｂ））
【００９８】
次に、全面に透明導電膜からなる導電膜６０８を成膜する。（図６（Ｃ））この導電膜６０８の材料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉｎ2Ｏ3―ＳｎＯ2、ＩＴＯと略記する）などスパッタ法や真空蒸着法などを用いて形成する。このような材料のエッチング処理は塩酸系の溶液により行う。
【００９９】
次に、第３のフォトリソグラフィー工程を行い、レジストマスク７０１を形成し、エッチングにより不要な部分を除去して、ソース配線７０６、ソース領域７０２、ドレイン領域７０４、画素電極７０５を形成する。（図７（Ｂ））
【０１００】
次に、レジストマスク７０１を除去した。この状態の断面図を図７（Ｃ）に示した。
【０１０１】
以上のように３回のフォトリソグラフィー工程により、ソース配線７０６と、逆スタガ型の画素ＴＦＴ７０７と、保持容量７０８と、端子部７０９で構成させた透過型の半導体表示装置を作製することができる。
【０１０２】
尚、本実施例も実施例１と同様に画像表示を行うためにＩＣチップで形成された駆動回路を実装している。
【０１０３】
［実施例３］
本発明の実施例を図８〜図１０に基づいて説明する。本実施例では液晶表示装置の作製方法を示し、基板上に画素部のＴＦＴを逆スタガ型で作製し、前記ＴＦＴに接続する保持容量を作製する方法について、工程に従って詳細に説明する。また、図９、図１０には、他の基板に設けた回路の配線と電気的に接続するために前記基板の端部に設けられた端子部（端子電極）をＴＦＴ作製工程に同時に示した。尚、図９、図１０の断面図は図８のＡ〜Ａ’の断面である。
【０１０４】
最初に、透光性を有する基板１２００を用いて半導体装置を作製する。用いることのできる基板として、コーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。さらに他の基板として、石英基板、プラスチック基板などの透光性基板を用いることもできる。
【０１０５】
上記基板１２００上に導電層を基板全面に形成した後、第１のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去してゲート電極１２０２，１２０３、保持容量配線１２０４、端子部１２０１を形成する。（図９（Ａ））
【０１０６】
上記の電極の材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた元素、前記元素を成分とする合金、または前記元素を成分とする窒化物で形成する。さらに、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた元素、前記元素を成分とする合金、または前記元素を成分とする窒化物から複数選択して、それを積層することもできる。
【０１０７】
さらに、大画面を有する表示装置に適用するには、ゲート電極を含むゲート配線１２０２，１２０３と容量配線１２０４、端子部の端子１２０１は低抵抗導電性材料で形成することが望ましいので、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）等や、前記元素を成分とする合金を用いることができる。しかし、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、では耐熱性や腐蝕しやすい等問題があるので耐熱性導電性材料と組み合わせて形成することもできる。
【０１０８】
次に、絶縁膜１２０７を全面に成膜する。絶縁膜は窒化シリコン膜を用い、膜厚を５０〜２００ｎｍとし、好ましくは１５０ｎｍの厚さで形成する。尚、ゲート絶縁膜は窒化シリコン膜に限定されるものではなく酸化シリコン膜、酸化窒化シリコン膜、酸化タンタル膜などの絶縁膜を用いることもできる。（図９（Ｂ））
【０１０９】
次に、絶縁膜１２０７上に、５０〜２００ｎｍ好ましくは１００〜１５０ｎｍの膜厚で第１の非晶質半導体膜１２０６を、プラズマＣＶＤ法やスパッタ法などの公知の方法で全面に成膜する。代表的には非晶質シリコン（ａ−Ｓｉ）膜を１００ｎｍの膜厚で成膜する。また、この第１の非晶質半導体膜１２０６には、微結晶半導体膜、非晶質シリコンゲルマニウム、非晶質シリコンカーバイトなどの非晶質構造を有する化合物半導体膜を使用することもできる。（図９（Ｂ））
【０１１０】
次に、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜１２０５ａを５０〜２００ｎｍの厚さで形成する。一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜１２０５ａは、プラズマＣＶＤ法やスパッタ法などの公知の方法で全面に成膜する。本実施例では、リン（Ｐ）が添加されたシリコンターゲットを用いてｎ型の不純物元素を含有する第２の非晶質半導体膜１２０５ａを成膜した。あるいは、シリコンターゲットを用い、リンを含む雰囲気中でスパッタリングを行い成膜しても良い。あるいは、ｎ型を付与する不純物元素を含む第２の非晶質半導体膜を水素化微結晶シリコン膜で形成しても良い。さらに、スパッタ法などを用いて金属材料からなる導電膜１２０５ｂを５０〜２００ｎｍの厚さで形成する。（図９（Ｂ））
【０１１１】
次に、第２のフォトリソグラフィー工程を行い、レジストマスク１２０８を形成し、エッチングによって導電膜、第１の非晶質半導体膜１２０９、及び一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜１２１０ａを所望の形状に形成する。本実施例では、Ｃｌ2＝４０ｓｃｃｍとＢＣｌ3＝４０ｓｃｃｍの混合ガスをエッチングガスとしたドライエッチングにより、第１の非晶質半導体膜１２０９及び一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜１２１０ａ、導電膜１２１０ｂを形成した。この際、膜の端部の形状は、導電膜１２１０ｂの端部、および一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜１２１０ａの端部が基板に対して垂直で、第１の非晶質半導体膜１２０９の端部がテーパー形状になっており、この時のテーパー角は５°〜４５°の範囲になっている。（図９（Ｃ））
【０１１２】
尚、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜１２１０ａの端部はテーパー形状にしても良い。そして、本実施例のエッチングガスは、Ｃｌ2＝４０ｓｃｃｍと、ＢＣｌ3＝４０ｓｃｃｍの混合ガスをエッチングガスとしたが、図９（Ｃ）の形状を有したＴＦＴが作製できるなら、例えば、Ｃｌ2、ＢＣｌ3、ＨＣｌ、ＳｉＣｌ4から選ばれたガス、または前記ガスから複数選択した混合ガスをエッチングガスとすることができ、エッチングガスは前記混合ガスの組成には限らない。
【０１１３】
次に、レジストマスク１２０８をそのまま使用して、エッチングによって絶縁膜１２１１を所望の形状に形成する。本実施例では、ＣＨＦ3＝３５ｓｃｃｍのガスをエッチングガスとしたドライエッチングにより、絶縁膜１２１１を形成した。（図９（Ｃ））なお、本実施例のエッチングガスは、ＣＨＦ3＝３５ｓｃｃｍのガスをエッチングガスとしたが、図９（Ｃ）の形状を有したＴＦＴが作製できるなら、エッチングガスは前記ガスの組成には限らない。
【０１１４】
次に、全面に透明導電膜からなる導電膜１３０１を成膜する。（図１０（Ａ））この導電膜１３０１の材料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉｎ2Ｏ3―ＳｎＯ2、ＩＴＯと略記する）などスパッタ法や真空蒸着法などを用いて形成する。
【０１１５】
次に、第３のフォトリソグラフィー工程を行い、レジストマスク１３０２を形成し、エッチングにより不要な部分を除去して、ソース配線１３０３、ソース領域、ドレイン領域、ドレイン電極１３０５、画素電極１３０６を形成する。（図１０（Ｂ））なお、透明導電膜からなる導電膜のエッチング処理は塩酸系の溶液により行った後、ガスを用いて金属層、第２の非晶質半導体膜をエッチングする。また、上記第３のフォトリソグラフィー工程ではソース領域とドレイン領域とを完全に分離するためにオーバーエッチングを行い、第１の非晶質半導体膜の一部を除去する。
【０１１６】
次に、レジストマスク１３０２を除去した。この状態の断面図を図１０（Ｃ）に示した。
【０１１７】
以上のように３回のフォトリソグラフィー工程により、ソース配線１３０３と、逆スタガ型の画素ＴＦＴ１３０８と、保持容量１３０９と、端子部１３１０で構成されたアクティブマトリクス基板を得ることができ、以降の工程は公知の技術を用いて、配向膜の形成、ラビング処理、対向基板を貼り付け、液晶の注入、封止、ＦＰＣの貼り付けなどを行い、透過型の液晶表示装置を完成させることができる。
【０１１８】
また、必要があれば、窒化シリコン膜または酸化窒化シリコン膜などからなる保護膜を形成してもよい。ただし、ＦＰＣなどと接続させる端子電極上には設けないようにする。
【０１１９】
尚、本実施例により得られる非晶質半導体膜で活性層を形成したＴＦＴは、電界効果移動度が小さく１ｃｍ2／Ｖｓｅｃ程度しか得られていない。そのために、画像表示を行うための駆動回路はＩＣチップで形成され、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式やＣＯＧ（Ｃｈｉｐ ｏｎ ｇｌａｓｓ）方式で実装されている。
【０１２０】
また、本実施例ではチャネル形成領域が複数存在するマルチゲート構造のＴＦＴ、ここではダブルゲート構造のＴＦＴを示したが、特に限定されず、シングルゲート構造でよい。
【０１２１】
［実施例４］
実施例３は画素部のＴＦＴがチャネルエッチ型の半導体表示装置であったが、本実施例では、画素部のＴＦＴがチャネルストップ型の半導体表示装置の実施例を図１１〜図１３に基づいて説明する。
【０１２２】
最初に、透光性を有する基板１４００を用いて半導体表示装置を作製する。用いることのできる基板として、コーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。さらに他の基板として、石英基板、プラスチック基板などの透光性基板を用いることもできる。
【０１２３】
上記基板１４００上に導電層を基板全面に形成した後、第１のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して、ゲート電極１４０２，１４０３、保持容量配線１４０４、端子部１４０１を形成する。（図１１（Ａ））
【０１２４】
上記の電極の材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた元素、前記元素を成分とする合金、または前記元素を成分とする窒化物で形成する。さらに、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた元素、前記元素を成分とする合金、または前記元素を成分とする窒化物から複数選択して、それを積層することもできる。
【０１２５】
さらに、大画面に適用するには、ゲート電極を含むゲート配線１４０２，１４０３と容量配線１４０４、端子部の端子１４０１は低抵抗導電性材料で形成することが望ましいので、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）等や、前記元素を成分とする合金を用いることができる。しかしアルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）では耐熱性や、腐蝕しやすい等問題があるので耐熱性導電性材料と組み合わせて形成することもできる。
【０１２６】
次に、絶縁膜１４０６を全面に成膜する。絶縁膜は窒化シリコン膜を用い、膜厚を５０〜２００ｎｍとし、好ましくは１５０ｎｍの厚さで形成する。尚、ゲート絶縁膜は窒化シリコン膜に限定されるものではなく酸化シリコン膜、酸化窒化シリコン膜、酸化タンタル膜などの絶縁膜を用いることもできる。（図１１（Ｂ））
【０１２７】
次に、絶縁膜１４０６上に、５０〜２００ｎｍ好ましくは１００〜１５０ｎｍの膜厚で非晶質半導体膜１４０５を、プラズマＣＶＤ法やスパッタ法などの公知の方法で全面に成膜する。代表的には非晶質シリコン（ａ−Ｓｉ）膜を１００ｎｍの膜厚で成膜する。（図１１（Ｂ））
【０１２８】
第２のフォトリソグラフィー工程によりレジストマスク１４０７を形成し、エッチングにより不要な部分を除去して非晶質半導体膜１４０８を形成する。本実施例では、Ｃｌ2＝４０ｓｃｃｍとＢＣｌ3＝４０ｓｃｃｍの混合ガスをエッチングガスとしたドライエッチングにより、非晶質半導体膜１４０８を形成した。この際、非晶質半導体膜１４０８の端部の形状は、テーパー形状になっており、この時のテーパー角は５°〜４５°の範囲となっている。そして、本実施例のエッチングガスは、Ｃｌ2＝４０ｓｃｃｍと、ＢＣｌ3＝４０ｓｃｃｍの混合ガスをエッチングガスとしたが、図１１（Ｃ）の形状を有したＴＦＴが作製できるなら、例えば、Ｃｌ2、ＢＣｌ3、ＨＣｌ、ＳｉＣｌ4から選ばれたガス、または前記ガスから複数選択した混合ガスをエッチングガスとすることができ、エッチングガスは前記混合ガスの組成には限らない。
【０１２９】
次に、レジストマスク１４０７をそのまま使用して、エッチングによって絶縁膜４０９を所望の形状に形成する。本実施例では、ＣＨＦ3＝３５ｓｃｃｍのガスをエッチングガスとしたドライエッチングにより、絶縁膜１４０９を形成した。（図１１（Ｃ））そして、本実施例のエッチングガスは、ＣＨＦ3＝３５ｓｃｃｍのガスをエッチングガスとしたが、図１１（Ｃ）の形状を有したＴＦＴが作製できるなら、エッチングガスは前記ガスの組成には限らない。
【０１３０】
次に、ｎチャネル型ＴＦＴのＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域を形成するためのドーピング工程を行う。ドーピングの方法はイオンドープ方式もしくはイオン注入法で行う。ｎ型の不純物としてリンを添加し、第２の絶縁層１５０１、１５０２をマスクとして形成される不純物領域１５０３〜１５０５を形成する。この領域のドナー濃度は１×１０16〜１×１０17／ｃｍ3の濃度とする。（図１２（Ａ））
【０１３１】
次に、全面に透明導電膜からなる導電膜１５０６を成膜する。（図１２（Ｂ））この導電膜１５０６の材料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉｎ2Ｏ3―ＳｎＯ2、ＩＴＯと略記する）などスパッタ法や真空蒸着法などを用いて形成する。このような材料のエッチング処理は塩酸系の溶液により行う。
【０１３２】
次に、第３のフォトリソグラフィー工程を行い、レジストマスク１６０１を形成し、エッチングにより不要な部分を除去して、ソース配線１６０５、ソース領域１６０２、ドレイン領域１６０４、画素電極１６０５を形成する。（図１３（Ａ））
【０１３３】
次に、レジストマスク１６０１を除去した。この状態の断面図を図１３（Ｂ）に示した。
【０１３４】
以上のように３回のフォトリソグラフィー工程により、ソース配線１６０６と、逆スタガ型の画素ＴＦＴ１６０７と、保持容量１６０８と、端子部１６０９で構成させた透過型の半導体表示装置を作製することができる。
【０１３５】
尚、本実施例も実施例３と同様に画像表示を行うためにＩＣチップで形成された駆動回路を実装している。
【０１３６】
［実施例５］
本発明を実施して作製されたアクティブマトリクス基板および液晶表示装置は様々な電気光学装置に用いることができる。即ち、それら電気光学装置を表示部として組み込んだ電子機器全てに本発明を実施して完成させることができる。
【０１３７】
上記の様な電子機器としては、ビデオカメラ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１４に示す。
【０１３８】
図１４（Ａ）はパーソナルコンピュータであり、本体８０１、画像入力部８０２、表示部８０３、キーボード８０４で構成される。
【０１３９】
図１４（Ｂ）はビデオカメラであり、本体８０５、表示部８０６、音声入力部８０７、操作スイッチ８０８、バッテリー８０９、受像部８１０で構成される。
【０１４０】
図１４（Ｃ）はデジタルカメラであり、本体８１１、カメラ部８１２、受像部８１３、操作スイッチ８１４、表示部８１５で構成される。
【０１４１】
図１４（Ｄ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体８１６、表示部８１７、スピーカ部８１８、記録媒体８１９、操作スイッチ８２０で構成される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
【０１４２】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器を完成させることが可能である。また、本実施例の電子機器は実施の形態１、実施の形態２、実施例１乃至４のどのような組み合わせからなる構成を用いても実現することができる。
【０１４３】
【発明の効果】
本発明により、導電膜と、第２の非晶質半導体膜と、第１の非晶質半導体膜を同一のエッチングガスで除去することを可能とし、さらに３枚のフォトマスクでＴＦＴを作製でき、表示装置の生産性の向上及び歩留まりの向上を実現することができる。
【０１４４】
また、本発明により、第１の非晶質半導体膜の端部をテーパー形状にすることで、画素電極のカバレージ不良を解決できる。
【図面の簡単な説明】
【図１】 画素の上面図を示す図である。
【図２】 半導体装置の作製工程の図である。
【図３】 半導体装置の作製工程の図である。
【図４】 半導体装置の作製工程の図である。
【図５】 半導体装置の作製工程の図である。
【図６】 半導体装置の作製工程の図である。
【図７】 半導体装置の作製工程の図である。
【図８】 画素の上面図を示す図（実施例３）である。
【図９】 半導体装置の作製工程の図である。
【図１０】 半導体装置の作製工程の図である。
【図１１】 半導体装置の作製工程の図である。
【図１２】 半導体装置の作製工程の図である。
【図１３】 半導体装置の作製工程の図である。
【図１４】 半導体装置を利用した装置の一例を説明する図である。
【図１５】 本発明の薄膜トランジスタの断面図である。
【図１６】 薄膜トランジスタの断面図（比較例）である。
【図１７】 本発明の薄膜トランジスタの断面図である。
【図１８】 薄膜トランジスタの断面図（比較例）である。
【図１９】 本発明の薄膜トランジスタの断面ＳＥＭの図である。
【図２０】 本発明の薄膜トランジスタの断面ＳＥＭの図である。
【図２１】 テーパー角の定義図である。
【図２２】 テーパー角の定義図である。
【図２３】 本発明の薄膜トランジスタの断面図である。
【発明の属する技術分野】
本発明は薄膜トランジスタ（以下、ＴＦＴと記す）で構成された半導体回路を有する半導体装置及びその作製方法に係わり、特に液晶表示パネルに代表される電気光学装置及び前記電気光学装置を部品として搭載した電子機器に関する技術である。
【０００２】
なお、本明細書中において半導体装置とは半導体特性を利用することで機能しうる装置全般を指し、電気光学装置（以下、表示装置と記す）、半導体回路及び電子機器は全て半導体装置である。
【０００３】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数百〜数千ｎｍ程度）を用いてＴＦＴを作製する技術が開発されている。ＴＦＴは集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ；ＩＣ）や電気光学装置のような半導体装置に広く応用され、特に表示装置などのスイッチング素子として開発が急がれている。
【０００４】
半導体装置は、パッシブ型の液晶表示装置と比較して高精細な画像が得られることから、アクティブマトリックス型の液晶表示装置が多く用いられている。そして、アクティブマトリックス型液晶表示装置はゲート配線と、ソース配線と、前記ゲート配線と前記ソース配線の交差に設けた画素部のＴＦＴと、前記画素部のＴＦＴに接続する画素電極とを有している。
【０００５】
従来のＴＦＴは３００℃以下の低温で大面積の基板上に形成可能であることから、非晶質半導体膜として非晶質シリコン膜が用いられている。また、非晶質半導体膜で形成されたチャネル形成領域を有する逆スタガ型のＴＦＴが広く用いられている。
【０００６】
【発明が解決しようとする課題】
従来、アクティブマトリックス型の電気装置はフォトリソグラフィー技術により、５枚以上のフォトマスクを使用してＴＦＴを基板上に作製していた。そこで、生産性と歩留まりを向上させるために、工程数を削減することが有効な手段として考えられる。
【０００７】
工程数を削減するために、ＴＦＴの製造におけるフォトマスクの使用回数を減らすことが必要となる。このフォトマスクを１枚使用することによって、レジスト塗布、プレベーク、露光、現像、ポストベークなどの工程と、その前後の工程において、被膜の成膜及びエッチングなどの工程、さらにレジスト剥離、洗浄や乾燥工程などが付加され、煩雑なものとなっていた。
【０００８】
本発明はこのような問題に答えるものであり、アクティブマトリックス型の液晶表示装置におけるＴＦＴを作製するためのフォトマスクを削減して生産性の向上及び歩留まりの向上の実現を提案することを課題としている。
【０００９】
また、マスク数を削減することに伴う、画素ＴＦＴの端部における画素電極のカバレージ不良を解決し、非晶質半導体膜のエッチングの際に絶縁膜のエッチングを防ぐ構造及びその作製方法を提供することを課題としている。
【００１０】
【課題を解決するための手段】
本発明は、ゲート配線や容量配線や端子電極を形成するための導電膜の形成工程から画素電極の形成工程までを３枚のフォトマスクで行い、非晶質半導体膜の端部をテーパー形状とすることで画素電極のカバレージ不良を解決し、さらに非晶質半導体膜のエッチングの際に絶縁膜のエッチングを防ぐことを特徴とする。
【００１１】
３枚のフォトマスクの特徴は、
第１のフォトマスクは導電膜を形成するためのフォトマスク、
第２のフォトマスクは第１の非晶質半導体膜と、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜を形成するためのフォトマスク、第３のフォトマスクは画素電極、ソース領域、ドレイン領域、ソース電極、ドレイン電極を形成、及びチャネルエッチングするためのフォトマスクである。
【００１２】
本明細書で開示する作製方法に関する構成は、
絶縁表面上にゲート配線を形成する第１の工程と、
前記絶縁表面と前記ゲート配線を覆う絶縁膜を形成する第２の工程と、
前記絶縁膜上に第１の非晶質半導体膜を形成する第３の工程と、
前記第１の非晶質半導体膜上に一導電型の不純物元素を含有する第２の非晶質半導体膜を形成する第４の工程と、
前記第２の非晶質半導体膜上に金属材料からなる導電膜を形成する第５の工程と、
前記第１の非晶質半導体膜、前記第２の非晶質半導体膜、および前記導電膜をエッチングして、前記第１の非晶質半導体膜の端部をテーパー形状に形成する第６の工程と、
前記導電膜上に透明導電膜を形成する第７の工程と、
前記透明導電膜、前記導電膜、前記第２の非晶質半導体膜、および前記第１の非晶質半導体膜の一部をエッチングして前記第１の非晶質半導体膜の一部を露呈させ、前記透明導電膜からなる画素電極と、前記導電膜からなるソース配線と、前記第２の非晶質半導体膜からなるソース領域およびドレイン領域とを形成する第８の工程とを有することを特徴とする半導体装置の作製方法である。
【００１３】
上記構成の前記第６の工程において、前記導電膜、前記第２の非晶質半導体膜、および前記第１の非晶質半導体膜は、塩素系ガスでエッチングすることを特徴としている。
【００１４】
本発明のＴＦＴ断面図を図１５に示す。本発明はカバレージ不良を改善するために第１の非晶質半導体膜１００１の端部をテーパー形状にすることを特徴としている。第１の非晶質半導体膜１００１の端部をテーパー形状にするために、塩素系のエッチングガスを使用して、ソース電極またはドレイン電極を形成する金属層１００２ａ（およびソース領域またはドレイン領域を形成する第２の非晶質半導体膜１００２ｂ）と同時にエッチングを行うことによって、第１の非晶質半導体膜１００１の端部のみをテーパー形状に作製することができる。そして最終的には、画素電極１００３のカバレージ不良が解決された逆スタガ型のＴＦＴ（チャネルエッチ型ＴＦＴ）をトータルで３枚のフォトマスクで作製することができる。また、非晶質半導体膜のエッチングの際に、第１の非晶質半導体膜１００１の端部近傍の絶縁膜１００４のエッチングを防ぐことが可能となる。
【００１５】
このように、本発明は、複数の相異なる材料からなる多層膜（金属膜、第２の非晶質半導体膜、第１の非晶質半導体膜）を同じエッチングガス（塩素系）を用い、第２のフォトマスクで一括してエッチングし、スループットを向上させるものである。
【００１６】
ここで、第１の非晶質半導体膜のテーパー形状の角度（テーパー角）は、基板表面と第１の非晶質半導体膜の端部の傾斜部とのなす角度として定義する（図２１（Ｂ））。図２１（Ａ）に示すように、第１の非晶質半導体膜の端部のテーパー角はエッチング条件を適宜選択することによって、５°〜４５°の範囲とすることができる。
【００１７】
また、本発明を実施するためのエッチングガスは、塩素系のガスをエッチングガスとした。例えば、Ｃｌ2、ＢＣｌ3、ＨＣｌ、ＳｉＣｌ4から選ばれたガス、または、前記ガスから複数選択した混合ガスをエッチングガスとすることができる。
【００１８】
塩素系ガスは、金属層１００２ａに対するエッチングレートと第２の非晶質半導体膜１００２ｂに対するエッチングレートはあまり差がないので端面がほぼ一致するが、第１の非晶質半導体膜１００１のエッチングレートと、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜１００２ｂのエッチングレートに大きな差を持っており、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜のエッチングレートが、第１の非晶質半導体膜のエッチングレートより早いために、第１の非晶質半導体膜の端部のみをテーパー形状にできる。
【００１９】
図１５に示した構成も本発明の一つであり、
絶縁表面上にゲート配線と、前記ゲート配線上に絶縁膜と、前記絶縁膜上に第１の非晶質半導体膜と、前記第１の非晶質半導体膜上に一導電型の不純物元素を含有する第２の非晶質半導体膜からなるソース領域及びドレイン領域と、
前記ソース領域または前記ドレイン領域上にソース配線または電極と、前記電極と一部接して重なる画素電極とを有し、
前記第１の非晶質半導体膜の端部はテーパー形状であることを特徴とする半導体装置である。
【００２０】
また、図１５では一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜１００２ｂ（ソース領域またはドレイン領域）の端部を基板に対してほぼ垂直、即ち金属層１００２ａ（ソース電極または電極）の端面と一致するように形成しているが、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜１００２ｂの端部または金属層１００２ａの端部をテーパー形状とするエッチングを行っても良く、
本発明の他の構成は、絶縁表面上にゲート配線と、前記ゲート配線上に絶縁膜と、前記絶縁膜上に第１の非晶質半導体膜と、前記第１の非晶質半導体膜上に一導電型の不純物元素を含有する第２の非晶質半導体膜からなるソース領域及びドレイン領域と、
前記ソース領域または前記ドレイン領域上にソース配線または電極と、前記電極と一部接して重なる画素電極とを有し、
前記第１の非晶質半導体膜の端部、または前記第２の非晶質半導体膜の端部はテーパー形状であることを特徴とする半導体装置である。
【００２１】
なお、第２の非晶質半導体膜１００２ｂの端部または金属層１００２ａの端部をテーパー形状とする場合、第１の非晶質半導体膜のテーパー形状の角度に比べて大きくなる。
【００２２】
また、本発明で使用するドライエッチング装置は、ＲＩＥ方式のエッチング装置であってもよいし、ＩＣＰ方式のエッチング装置であってもよい。なお、ＩＣＰ方式のエッチング装置は、電力の調節によってテーパー角度を適宜調節することが可能であるので好ましい。
【００２３】
ここでエッチング実験を行った。基板上に、絶縁膜（酸化シリコン膜）、第１の非晶質半導体膜（アモルファスシリコン膜）、第２の非晶質半導体膜（リンドープシリコン膜）、Ａｌ−Ｓｉ膜（Ｓｉを２ｗｔ％含むアルミニウム膜）とを順次積層した後、選択的にレジストで覆い、Ｃｌ2と、ＢＣｌ3の混合ガスを使用してエッチングを実際に行い、その後の断面図を観察した図が図１９である。図１９はＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真であり、倍率は５万倍である。Ｃｌ2と、ＢＣｌ3の混合ガスでエッチングすることで、Ａｌ−Ｓｉ膜と、第２の非晶質半導体膜と、第１の非晶質半導体膜とを同時にエッチングすることができ、さらに第１の非晶質半導体膜の端部のみをテーパー形状にすることができる。
【００２４】
また、Ａｌ−Ｓｉ膜に代えて他の金属材料を使用することが可能であり、その場合には適宜エッチング条件、代表的にはエッチングガスを選択する必要がある。例えば、金属層１００２ａとしてＴａ（タンタル）膜を用いる場合、Ｃｌ2ガス（ガス流量８０ｓｃｃｍ）をエッチングガスとして、第１の非晶質半導体膜（アモルファスシリコン膜）、第２の非晶質半導体膜（リンドープシリコン膜）、Ｔａ膜とをエッチングすれば、同様に、第１の非晶質半導体膜のみをテーパー形状とすることができる。
【００２５】
また、金属層１００２ａとしてＴａＮとＴａの積層膜を用いる場合には、Ｃｌ2（ガス流量４０ｓｃｃｍ）と、ＣＦ4（ガス流量４０ｓｃｃｍ）との混合ガスをエッチングガスとして、第１の非晶質半導体膜（アモルファスシリコン膜）、第２の非晶質半導体膜（リンドープシリコン膜）、ＴａＮとＴａの積層膜とをエッチングすれば、同様に、第１の非晶質半導体膜のみをテーパー形状とすることができる。
【００２６】
また、金属層１００２ａとしてＷ（タングステン）膜を用いる場合には、Ｃｌ2（ガス流量２５ｓｃｃｍ）と、ＣＦ4（ガス流量２５ｓｃｃｍ）とＯ2（ガス流量１０ｓｃｃｍ）との混合ガス、或いはＣｌ2（ガス流量１２ｓｃｃｍ）と、ＳＦ6（ガス流量６ｓｃｃｍ）とＯ2（ガス流量１２ｓｃｃｍ）との混合ガスをエッチングガスとして、第１の非晶質半導体膜（アモルファスシリコン膜）、第２の非晶質半導体膜（リンドープシリコン膜）、Ｗ膜とをエッチングすれば、同様に、第１の非晶質半導体膜のみをテーパー形状とすることができる。
【００２７】
また、金属層１００２ａとしてＴｉ（チタン）膜を用いる場合には、Ｃｌ2と、ＢＣｌ3の混合ガスをエッチングガスとして、第１の非晶質半導体膜（アモルファスシリコン膜）、第２の非晶質半導体膜（リンドープシリコン膜）、Ｔｉ膜とをエッチングすれば、同様に、第１の非晶質半導体膜のみをテーパー形状とすることができる。
【００２８】
また、金属層１００２ａとしてＴｉ膜とＡｌ−Ｓｉ膜とＴｉ膜の積層を用いる場合には、Ｃｌ2と、ＢＣｌ3の混合ガスをエッチングガスとして、第１の非晶質半導体膜（アモルファスシリコン膜）、第２の非晶質半導体膜（リンドープシリコン膜）、Ｔｉ膜とＡｌ−Ｓｉ膜とＴｉ膜の積層膜とをエッチングすれば、同様に、第１の非晶質半導体膜のみをテーパー形状とすることができる。
【００２９】
また、上記図１５では、第２のフォトマスクを用いたエッチングによってアイランド形状とする際に第１の非晶質半導体膜の端部をテーパー形状とする例を示したが、図２３に示すようにチャネルエッチ型のＴＦＴにおいて、ゲート電極２０００と絶縁膜を介して重なる第１の非晶質半導体膜２００１の一部を除去する工程（チャネルエッチング）にも本発明を適用することができる。第３のフォトマスクを用い、同様に塩素系のエッチングガスで金属層２００２ａ、第２の非晶質半導体膜２００２ｂ、第１の非晶質半導体膜２００１のエッチングを行えば、第１の非晶質半導体膜２００１のみをテーパー形状とすることができ、後の工程で保護膜（パッシベーション膜）を形成する場合にカバレッジが良好となる。なお、２００３は画素電極であり、２００４はゲート絶縁膜である。
【００３０】
また、上記作製方法に関する構成において、前記第８の工程において、前記導電膜、前記第２の非晶質半導体膜、および前記第１の非晶質半導体膜の一部は、塩素系ガスでエッチングすることを特徴としている。
【００３１】
また、図２３に示す構成も本発明の一つであり、
絶縁表面上にゲート配線と、前記ゲート配線上にゲート絶縁膜と、前記ゲート絶縁膜上に非晶質半導体膜と、前記非晶質半導体膜上にソース領域及びドレイン領域と、前記ソース領域または前記ドレイン領域上にソース配線または電極と、前記電極と一部接して重なる画素電極を有し、
前記非晶質半導体膜のうち、前記ゲート絶縁膜を間に挟んで前記ゲート配線と重なり、且つ、前記ソース領域または前記ドレイン領域と重ならない領域は他の領域よりも膜厚が薄い領域であり、該領域の中央に向かって膜厚が薄くなるテーパー形状を有していることを特徴とする半導体装置である。
【００３２】
また、上記構成において、前記テーパー形状を有する領域は、５°〜４５°の範囲の角度を有することを特徴としている。
【００３３】
さらに、上記構成において、前記第１の非晶質半導体膜の端部をテーパー形状としてもよくその角度は、５°〜４５°の範囲であることを特徴としている。
【００３４】
一方、比較例として第１の非晶質半導体膜及び第２の非晶質半導体膜の端部を基板に対して垂直にエッチングしたＴＦＴを図１６に示す。金属層１００６ａのエッチングと非晶質半導体膜１００５、１００６ｂのエッチングとを別々とし、金属層１００６ａを選択的にウエットエッチングした後、金属層をマスクとして第１の非晶質半導体膜１００５、及び一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜１００６ｂを、ＣＦ4とＯ2の混合ガスによってドライエッチングしており、第１の非晶質半導体膜１００５、及び一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜１００６ｂを同時にエッチングした。この際、第１の非晶質半導体膜１００５の端部の形状、及び一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜１００６ｂの端部の形状は、ほぼ一致し、ＣＦ4とＯ2の混合ガスによって図１６のように基板に対して垂直に形成される。そして、これらの膜の上に画素電極１００７を形成したＴＦＴとなる。比較例での各エッチングにおいては、サイドエッチング（アンダーカット）などが生じ、その後、成膜した場合、段切れが生じる恐れがあった。
【００３５】
上記図１６の構造では、第１の非晶質半導体膜１００５の端部、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜１００６ｂ、および金属層１００６ａの端部で、これら３層の段差形状またはエッチング不良により画素電極１００７が正常に成膜できないようなカバレージ不良が発生した。
【００３６】
また、上記図１６の形状を作製するエッチングでは、第１の非晶質半導体膜の端部近傍の絶縁膜１００８もエッチングされてしまい絶縁膜の膜厚が変化する問題が生じた。
【００３７】
また、上記構成とは異なる本発明の他の構成について以下に述べる。本発明は、導電膜の形成工程から画素電極の形成工程を３枚のフォトマスクで行い、画素電極のカバレージ不良を解決することを特徴とする。
【００３８】
３枚のフォトマスクの特徴は、
第１のフォトマスクは導電膜を形成するためのフォトマスク、
第２のフォトマスクは絶縁膜と、第１の非晶質半導体膜と、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜を形成するためのフォトマスク、
第３のフォトマスクは画素電極、ソース領域、ドレイン領域、ソース電極、ドレイン電極を形成、及びチャネルエッチングするためのフォトマスクである。
【００３９】
本明細書で開示する作製方法に関する他の構成は、
絶縁表面上にゲート配線を形成する第１の工程と、
前記絶縁表面と前記ゲート配線を覆う絶縁膜を形成する第２の工程と、
前記絶縁膜上に第１の非晶質半導体膜を形成する第３の工程と、
前記第１の非晶質半導体膜上に一導電型の不純物元素を含有する第２の非晶質半導体膜を形成する第４の工程と、
前記第２の非晶質半導体膜上に金属材料からなる導電膜を形成する第５の工程と、
前記絶縁膜、前記第１の非晶質半導体膜、前記第２の非晶質半導体膜、および前記導電膜をエッチングして、前記第１の非晶質半導体膜の端部をテーパー形状に形成する第６の工程と、
前記導電膜上に透明導電膜を形成する第７の工程と、
前記透明導電膜、前記導電膜、前記第２の非晶質半導体膜、および前記第１の非晶質半導体膜の一部をエッチングして前記第１の非晶質半導体膜の一部を露呈させ、前記透明導電膜からなる画素電極と、前記導電膜からなるソース配線と、前記第２の非晶質半導体膜からなるソース領域およびドレイン領域とを形成する第８の工程とを有することを特徴とする半導体装置の作製方法である。
【００４０】
本発明を用いたＴＦＴを図１７に示す。本発明はカバレージ不良を改善するために第１の非晶質半導体膜１８０１の端部をテーパー形状にした。第１の非晶質半導体膜１８０１の端部をテーパー形状にするために、塩素系のエッチングガスを使用して、トータルで３枚のフォトマスクで逆スタガ型のＴＦＴを作製した。この際、第１の非晶質半導体膜１８０１の端部をテーパー形状に作製でき、画素電極１８０３のカバレージ不良を解決することが可能となる。
【００４１】
ここで、第１の非晶質半導体膜のテーパー形状の角度（テーパー角）は、基板表面と第１の非晶質半導体膜の端部の傾斜部とのなす角度として定義する（図２２（Ｂ））。図２２（Ａ）に示すように、第１の非晶質半導体膜の端部のテーパー角はエッチング条件を適宜選択することによって、５°〜４５°の範囲とすることができる。
【００４２】
また、本発明を実施するためのエッチングガスは、塩素系のガスをエッチングガスとした。例えば、Ｃｌ2、ＢＣｌ3、ＨＣｌ、ＳｉＣｌ4から選ばれたガス、または前記ガスから複数選択した混合ガスをエッチングガスとすることができる。
【００４３】
塩素系ガスは、金属層１８０２ａに対するエッチングレートと第２の非晶質半導体膜１８０２ｂに対するエッチングレートはあまり差がないので端面がほぼ一致するが、第１の非晶質半導体膜１００１のエッチングレートと、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜１８０２ｂのエッチングレートに大きな差を持っており、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜のエッチングレートが、第１の非晶質半導体膜のエッチングレートより早いために、第１の非晶質半導体膜の端部のみをテーパー形状にできる。
【００４４】
図１７に示した構成も本発明の一つであり、
絶縁表面上にゲート配線と、前記ゲート配線上に絶縁膜と、前記絶縁膜上に第１の非晶質半導体膜と、前記第１の非晶質半導体膜上に一導電型の不純物元素を含有する第２の非晶質半導体膜からなるソース領域及びドレイン領域と、
前記ソース領域または前記ドレイン領域上にソース配線または電極と、前記電極と一部接して重なる画素電極とを有し、
前記第１の非晶質半導体膜の端部のみがテーパー形状であり、且つ、絶縁膜の端部と一致しており、前記絶縁膜の端部は、ソース配線または電極と一致していないことを特徴とする半導体装置である。
【００４５】
尚、図１７では一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜１８０２ｂの端部と、金属層１８０２ａの端部とを基板に対して垂直に形成したが、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜１８０２ｂの端部または金属層１８０２ａの端部はテーパー形状でも良い。
【００４６】
ここでエッチング実験を行った。基板上に、絶縁膜、第１の非晶質半導体膜、第２の非晶質半導体膜、Ａｌ−Ｓｉ膜（Ｓｉを２ｗｔ％含むアルミニウム膜）とを順次積層した後、選択的にレジストで覆い、Ｃｌ2と、ＢＣｌ3の混合ガスを使用してエッチングを実際に行い、その後の断面図を観察した図が図２０である。図２０はＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真であり、倍率は５万倍である。Ｃｌ2と、ＢＣｌ3の混合ガスでエッチングすることで、Ａｌ−Ｓｉ膜と、第２の非晶質半導体膜と、第１の非晶質半導体膜とを同時にエッチングすることができ、さらに第１の非晶質半導体膜の端部のみをテーパー形状にすることができる。また、図２０においては、第１の非晶質半導体膜をマスクとして絶縁膜も除去した。
【００４７】
また、上記図１７では、第２のフォトマスクを用いたエッチングによってアイランド形状とする際に第１の非晶質半導体膜の端部をテーパー形状とする例を示したが、チャネルエッチ型のＴＦＴにおいて、ゲート電極と絶縁膜を介して重なる第１の非晶質半導体膜の一部を除去する工程（チャネルエッチング）にも本発明を適用することができる。第３のフォトマスクを用い、同様に塩素系のエッチングガスで金属層、第２の非晶質半導体膜、第１の非晶質半導体膜、絶縁膜のエッチングを行えば、第１の非晶質半導体膜のみをテーパー形状とすることができ、後の工程で保護膜（パッシベーション膜）を形成する場合にカバレッジが良好となる。
【００４８】
一方、比較例として第１の非晶質半導体膜及び第２の非晶質半導体膜の端部を基板に対して垂直にエッチングしたＴＦＴを図１８に示す。金属層１９０２ａのエッチングと非晶質半導体膜１９０１、１９０２ｂのエッチングとを別々とし、金属層１９０２ａを選択的にエッチングした後、第１の非晶質半導体膜１９０１、及び一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜１９０２ｂをＣＦ4とＯ2の混合ガスによってエッチングしており、第１の非晶質半導体膜１９０１及び一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜１９０２ｂを同時にエッチングした。この際、第１の非晶質半導体膜１９０１の端部の形状、及び一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜１９０２ｂの端部の形状は、図１８のように基板に対して垂直に形成されていた。そして、これらの膜の上に画素電極を形成した。
【００４９】
上記の構造では、第１の非晶質半導体膜１９０１の端部、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜１９０２ｂの端部、金属層１９０２ａの端部、絶縁膜１９０４の端部で、これら４層の膜厚により画素電極１９０３が正常に成膜できないようなカバレージ不良が発生した。
【００５０】
【発明の実施の形態】
本発明を実施した半導体装置およびその作製方法を以下に説明する。
【００５１】
（実施の形態１）
まず、基板上に導電膜を全面に成膜し、第１のフォトリソグラフィー工程により所望の形状に導電膜を形成する。この導電膜の材料としては、Ｗ、ＷＳｉX、Ａｌ、Ｔｉ、Ｍｏ、Ｃｕ、Ｔａ、Ｃｒ、Ｎｉ、またはＭｏから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料を主成分とする膜またはそれらの積層膜が挙げられる。この導電膜は後にエッチングしてゲート電極またはゲート配線または保持容量配線となる。
【００５２】
次に、全面に絶縁膜を成膜する。この絶縁膜は後にゲート絶縁膜として機能する。次いで、絶縁膜上に第１の非晶質半導体膜（代表的にはアモルファスシリコン膜）と、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜と、金属材料（Ａｌ、Ｔｉ、Ｍｏ、Ｃｕ、Ｔａ、Ｃｒ、Ｎｉ、またはＭｏを主成分とする金属材料）からなる導電膜とを積層する。ここでは、Ａｌを主成分とする導電膜を形成する。
【００５３】
次に、第２のフォトリソグラフィー工程により前記第１の非晶質半導体膜と、前記一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜と、金属材料からなる導電膜との積層膜の不要な部分をエッチングで除去する。ここではエッチングガスを変えることなく、第１の非晶質半導体膜、第２の非晶質半導体膜、および導電膜をエッチングする。この際、塩素系のガス、例えばＣｌ2と、ＢＣｌ3の混合ガスをエッチングガスとしてエッチングを行うことにより、金属材料（Ａｌ）からなる導電膜の端部と、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜の端部とが基板に対して垂直にエッチングされ、第１の非晶質半導体膜の端部はテーパー形状になる。尚、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜の端部はテーパー形状にしても良い。
【００５４】
ここでは、後にソース電極またはドレイン電極となる導電膜としてＡｌを主成分とする導電材料を用いたため、Ｃｌ2と、ＢＣｌ3の混合ガスをエッチングガスとしてエッチングを行ったが、特に限定されず、Ｔｉを含む材料であれば同じ混合ガスを用いて第１の非晶質半導体膜の端部をテーパー形状とすることができる。また、導電膜としてＴａを主成分とする導電材料を用いた場合には、Ｃｌ2ガス、またはＣｌ2ガスとＣＦ4ガスとの混合ガスを用いれば第１の非晶質半導体膜の端部をテーパー形状とすることができる。また、導電膜としてＷを主成分とする導電材料を用いた場合には、Ｃｌ2ガスとＣＦ4ガスとＯ2ガスとの混合ガス、Ｃｌ2ガスとＳＦ4ガスとＯ2ガスとの混合ガスを用いれば第１の非晶質半導体膜の端部をテーパー形状とすることができる。
【００５５】
次に、第２のレジストマスクを除去した後、シャドーマスクを用いてレジストマスクを形成し、端子部のパット部分を覆っている絶縁膜を選択的に除去する。
【００５６】
次に、全面に透明導電膜からなる導電膜を成膜する。この透明導電膜としては、ＩＴＯ（酸化インジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等が挙げられる。
【００５７】
本実施例では画素電極として透明導電膜を用いた透過型の表示装置の例を示したが、反射性の高い金属材料、例えばＡｌまたはＡｇを主成分とする材料を用いれば、反射型の表示装置を完成させることもできる。
【００５８】
次に、第３のフォトリソグラフィー工程により、前記透明導電膜と、金属材料からなる導電膜と、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜と、第１の非晶質半導体膜の一部を除去して、第２の非晶質半導体膜からなるソース領域とドレイン領域を形成し、同時に金属材料からなる導電膜でソース配線と、透明導電膜からなる画素電極も形成する。
【００５９】
また、第３のフォトリソグラフィー工程で、塩素系のガス、例えばＣｌ2と、ＢＣｌ3の混合ガスをエッチングガスとしてエッチングを行えば、図２３に示すようにチャネル形成領域となる部分をテーパー形状とすることができる。
【００６０】
以上のように３回のフォトリソグラフィー工程により、図１５に示すような第１の非晶質半導体膜の端部がテーパー形状になっている画素ＴＦＴと、金属材料からなるソース配線と、保持容量と、端子部を有する半導体装置を作製することができる。
【００６１】
（実施の形態２）
まず、基板上に導電膜を全面に成膜して、第１のフォトリソグラフィー工程により所望の形状に導電膜を形成する。この導電膜は後にエッチングしてゲート電極またはゲート配線または保持容量配線となる。
【００６２】
次に、全面に絶縁膜を成膜する。この絶縁膜は後にゲート絶縁膜として機能する。次いで、前記絶縁膜上に第１の非晶質半導体膜（代表的にはアモルファスシリコン膜）と、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜と、金属材料（Ａｌ、Ｔｉ、Ｍｏ、Ｃｕ、Ｔａ、Ｃｒ、Ｎｉ、またはＭｏを主成分とする金属材料）からなる導電膜とを積層する。
【００６３】
次に、第２のフォトリソグラフィー工程により前記第１の非晶質半導体膜と、前記一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜と、金属材料からなる導電膜との積層膜の不要な部分をエッチングで除去する。ここではエッチングガスを変えることなく、第１の非晶質半導体膜、第２の非晶質半導体膜、および導電膜をエッチングする。この際、塩素系のガス、例えばＣｌ2と、ＢＣｌ3の混合ガスをエッチングガスとしてエッチングを行うことにより、金属材料からなる導電膜の端部と、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜の端部とが基板に対して垂直にエッチングされ、第１の非晶質半導体膜の端部はテーパー形状になる。尚、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜の端部はテーパー形状にしても良い。
【００６４】
次に、前記第１の非晶質半導体膜や前記一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜のエッチングで使用した第２のフォトマスクをそのまま使用して前記絶縁膜の不要な部分をエッチングして除去する。
【００６５】
次に、全面に透明導電膜からなる導電膜を成膜する。この透明導電膜としては、ＩＴＯ（酸化インジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等が挙げられる。
【００６６】
次に、第３のフォトリソグラフィー工程により、前記透明導電膜と、金属材料からなる導電膜と、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜と、第１の非晶質半導体膜の一部を除去して、ゲート電極のソース領域とドレイン領域を形成し、同時に金属材料からなる導電膜でソース配線と、透明導電膜からなる画素電極も形成する。
【００６７】
以上のように３回のフォトリソグラフィー工程により、図１７に示すような第１の非晶質半導体膜の端部がテーパー形状になっている画素ＴＦＴと、ソース配線と、保持容量と、端子部を有する半導体装置を作製することができる。
【００６８】
以上の構成からなる本発明について、以下に示す実施例でさらに詳細な説明を行うこととする。
【００６９】
【実施例】
［実施例１］
本発明の実施例を図１〜図４に基づいて説明する。本実施例では液晶表示装置の作製方法を示し、基板上に画素部のＴＦＴを逆スタガ型で作製し、前記ＴＦＴに接続する保持容量を作製する方法について、工程に従って詳細に説明する。また、図２〜図４には、他の基板に設けた回路の配線と電気的に接続するために前記基板の端部に設けられた端子部（端子電極）をＴＦＴ作製工程に同時に示した。尚、図２〜図４の断面図は図１の鎖線Ａ〜Ａ’の断面である。
【００７０】
最初に、透光性を有する基板２００を用いて表示装置を作製する。用いることのできる基板として、コーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。さらに他の基板として、石英基板、プラスチック基板などの透光性基板を用いることもできる。
【００７１】
上記基板２００上に導電層を基板全面に形成した後、第１のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去してゲート電極２０２，２０３、保持容量配線２０４、端子部２０１を形成する。（図２（Ａ））
【００７２】
上記の電極の材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた元素、前記元素を成分とする合金、または前記元素を成分とする窒化物で形成する。さらに、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた元素、前記元素を成分とする合金、または前記元素を成分とする窒化物から複数選択して、それを積層することもできる。
【００７３】
さらに、大画面に適用するには、ゲート電極を含むゲート配線２０２，２０３と容量配線２０４、端子部の端子２０１は低抵抗導電性材料で形成することが望ましいので、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）等や、前記元素を成分とする合金を用いることができる。しかし、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）では耐熱性や、腐蝕しやすい等問題があるので耐熱性導電性材料と組み合わせて形成することもできる。
【００７４】
次に、絶縁膜２０７を全面に成膜する。絶縁膜は窒化シリコン膜を用い、膜厚を５０〜２００ｎｍとし、好ましくは１５０ｎｍの厚さで形成する。尚、ゲート絶縁膜は窒化シリコン膜に限定されるものではなく酸化シリコン膜、酸化窒化シリコン膜、酸化タンタル膜などの絶縁膜を用いることもできる。（図２（Ｂ））
【００７５】
次に、絶縁膜２０７上に、５０〜２００ｎｍ好ましくは１００〜１５０ｎｍの膜厚で第１の非晶質半導体膜２０６を、プラズマＣＶＤ法やスパッタ法などの公知の方法で全面に成膜する。代表的には非晶質シリコン（ａ−Ｓｉ）膜を１００ｎｍの膜厚で成膜する。また、この第１の非晶質半導体膜２０６には、微結晶半導体膜、非晶質シリコンゲルマニウム、非晶質シリコンカーバイトなどの非晶質構造を有する化合物半導体膜を使用することもできる。（図２（Ｂ））
【００７６】
次に、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜２０５ａを５０〜２００ｎｍの厚さで形成する。一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜２０５ａは、プラズマＣＶＤ法やスパッタ法などの公知の方法で全面に成膜する。本実施例では、リン（Ｐ）が添加されたシリコンターゲットを用いてｎ型の不純物元素を含有する第２の非晶質半導体膜２０５ａを成膜した。あるいは、シリコンターゲットを用い、リンを含む雰囲気中でスパッタリングを行い成膜しても良い。あるいは、ｎ型を付与する不純物元素を含む第２の非晶質半導体膜を水素化微結晶シリコン膜で形成しても良い。さらに、スパッタ法などを用いて金属材料からなる導電膜２０５ｂを５０〜２００ｎｍの厚さで形成する。（図２（Ｂ））
【００７７】
次に、第２のフォトリソグラフィー工程を行い、レジストマスク２０８を形成し、エッチングによって導電膜、第１の非晶質半導体膜、および第２の非晶質半導体膜を選択的に除去し、第１の非晶質半導体膜２０９、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜２１０ａ、および導電膜２１０ｂを所望の形状に形成する。本実施例では、Ｃｌ2＝４０ｓｃｃｍとＢＣｌ3＝４０ｓｃｃｍの混合ガスをエッチングガスとしたドライエッチングにより、第１の非晶質半導体膜２０９、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜２１０ａ、導電膜２１０ｂを形成した。この際、膜の端部の形状は、導電膜２１０ｂの端部、および一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜２１０ａの端部が基板に対して垂直で、第１の非晶質半導体膜２０９の端部がテーパー形状になり、この時のテーパー角は５°〜４５°の範囲となっている。（図２（Ｃ））
【００７８】
尚、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜２１０ａの端部はテーパー形状にしても良い。そして、本実施例のエッチングガスは、Ｃｌ2＝４０ｓｃｃｍと、ＢＣｌ3＝４０ｓｃｃｍの混合ガスをエッチングガスとしたが、図２（Ｃ）の形状を有したＴＦＴが作製できるなら、例えば、Ｃｌ2、ＢＣｌ3、ＨＣｌ、ＳｉＣｌ4から選ばれたガス、または前記ガスから複数選択した混合ガスをエッチングガスとすることができ、エッチングガスは前記混合ガスの組成には限らない。
【００７９】
次に、レジストマスク２０８を除去した後、シャドーマスクを用いてレジストマスクを形成し、端子部のパット部分を覆っている絶縁膜２０７を選択的に除去して絶縁膜３０１を形成した後、レジストマスクを除去する。（図３（Ａ））また、シャドーマスクに代えてスクリーン印刷法によりレジストマスクを形成してエッチングマスクとすることもできる。
【００８０】
次に、全面に透明導電膜からなる導電膜３０２を成膜する。（図３（Ｂ））この導電膜３０２の材料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉｎ2Ｏ3―ＳｎＯ2、ＩＴＯと略記する）などスパッタ法や真空蒸着法などを用いて形成する。
【００８１】
次に、第３のフォトリソグラフィー工程を行い、レジストマスク４０３を形成し、エッチングにより不要な部分を除去して、透明導電膜からなる画素電極４０５を形成し、ソース配線４０２とドレイン電極４０４とを形成し、さらに第１の非晶質半導体膜の一部を露呈させる。（図４（Ａ））透明導電膜からなる導電膜のエッチング処理は塩酸系の溶液により行い、画素電極４０５を形成した後、エッチングガスを適宜変更して金属層、第２の非晶質半導体膜をそれぞれエッチングする。なお、上記第３のフォトリソグラフィー工程ではソース領域とドレイン領域とを完全に分離するためにオーバーエッチングを行い、第１の非晶質半導体膜の一部も除去する。第１の非晶質半導体膜のうち、除去された領域は、チャネルが形成される。
【００８２】
また、第２のフォトリソグラフィー工程と同様に、この第３のフォトリソグラフィー工程において、塩素系のガスを用いて一度に金属層、第２の非晶質半導体膜、および第１の非晶質半導体膜の一部をエッチングしてもよい。その場合、第１の非晶質半導体膜のうち、エッチングされた領域は、ゲート絶縁膜を間に挟んで前記ゲート配線と重なり、且つ、前記ソース領域または前記ドレイン領域と重ならない領域である。第１の非晶質半導体膜のうち、ゲート絶縁膜を間に挟んで前記ゲート配線と重なる領域をチャネル形成領域（バックチャネル部）と呼ぶ。また、第１の非晶質半導体膜のうち、エッチングされた領域は、該領域の中央に向かって膜厚が薄くなるテーパー形状を有する形状となる。従って、チャネル形成領域において段差のないチャネルエッチ型のＴＦＴを作製することができる。
【００８３】
次に、レジストマスク４０１を除去した。この状態の断面図を図４（Ｂ）に示した。
【００８４】
以上のように３回のフォトリソグラフィー工程により、ソース配線４０２と、逆スタガ型の画素ＴＦＴ４０７と、保持容量４０８と、端子部４０９で構成されたアクティブマトリクス基板を得ることができ、以降の工程は公知の技術を用いて、配向膜の形成、ラビング処理、対向基板を貼り付け、液晶の注入、封止、ＦＰＣの貼り付け、偏光板やカラーフィルターの貼りつけ、バックライトの組み込みなどを行い、透過型の液晶表示装置を完成させることができる。
【００８５】
また、必要があれば、窒化シリコン膜または酸化窒化シリコン膜などからなる保護膜を形成してもよい。ただし、ＦＰＣなどと接続させる端子電極上には設けないようにする。
【００８６】
尚、本実施例により得られる非晶質半導体膜で活性層を形成したＴＦＴは、電界効果移動度が小さく１ｃｍ2／Ｖｓｅｃ程度しか得られていない。そのために、画像表示を行うための駆動回路はＩＣチップで形成され、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式やＣＯＧ（Ｃｈｉｐ ｏｎ ｇｌａｓｓ）方式で実装されている。
【００８７】
また、本実施例ではチャネル形成領域が複数存在するマルチゲート構造のＴＦＴ、ここではダブルゲート構造のＴＦＴを示したが、特に限定されず、シングルゲート構造でよい。
【００８８】
［実施例２］
実施例１は画素部のＴＦＴがチャネルエッチ型のＴＦＴであったが、本実施例では、画素部のＴＦＴがチャネルストップ型のＴＦＴを有する半導体装置の実施例を図５〜図７に基づいて説明する。
【００８９】
最初に、透光性を有する基板５００を用いて半導体表示装置を作製する。用いることのできる基板として、コーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。さらに他の基板として、石英基板、プラスチック基板などの透光性基板を用いることもできる。
【００９０】
上記基板５００上に導電層を基板全面に形成した後、第１のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して、ゲート電極５０２，５０３、保持容量配線５０４、端子部５０１を形成する。（図５（Ａ））
【００９１】
上記の電極の材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた元素、前記元素を成分とする合金、または前記元素を成分とする窒化物で形成する。さらに、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた元素、前記元素を成分とする合金、または前記元素を成分とする窒化物から複数選択して、それを積層することもできる。
【００９２】
さらに、大画面に適用するには、ゲート電極を含むゲート配線５０２，５０３と容量配線５０４、端子部の端子５０１は低抵抗導電性材料で形成することが望ましいので、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）等や、前記元素を成分とする合金を用いることができる。しかしアルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）では耐熱性や、腐蝕しやすい等問題があるので耐熱性導電性材料と組み合わせて形成することもできる。
【００９３】
次に、絶縁膜５０６を全面に成膜する。絶縁膜は窒化シリコン膜を用い、膜厚を５０〜２００ｎｍとし、好ましくは１５０ｎｍの厚さで形成する。尚、ゲート絶縁膜は窒化シリコン膜に限定されるものではなく酸化シリコン膜、酸化窒化シリコン膜、酸化タンタル膜などの絶縁膜を用いることもできる。（図５（Ｂ））
【００９４】
次に、絶縁膜５０６上に、５０〜２００ｎｍ好ましくは１００〜１５０ｎｍの膜厚で非晶質半導体膜５０５を、プラズマＣＶＤ法やスパッタ法などの公知の方法で全面に成膜する。代表的には非晶質シリコン（ａ−Ｓｉ）膜を１００ｎｍの膜厚で成膜する。（図５（Ｂ））
【００９５】
第２のフォトリソグラフィー工程によりレジストマスク５０７を形成し、エッチングにより不要な部分を除去して非晶質半導体膜５０８を形成する。本実施例では、Ｃｌ2＝４０ｓｃｃｍとＢＣｌ3＝４０ｓｃｃｍの混合ガスをエッチングガスとしたドライエッチングにより、非晶質半導体膜５０８を形成した。この際、非晶質半導体膜５０８の端部の形状は、テーパー形状になっており、この時のテーパー角は５°〜４５°の範囲となっている。そして、本実施例のエッチングガスは、Ｃｌ2＝４０ｓｃｃｍと、ＢＣｌ3＝４０ｓｃｃｍの混合ガスをエッチングガスとしたが、図５（Ｃ）の形状を有したＴＦＴが作製できるなら、例えば、Ｃｌ2、ＢＣｌ3、ＨＣｌ、ＳｉＣｌ4から選ばれたガス、または前記ガスから複数選択した混合ガスをエッチングガスとすることができ、エッチングガスは前記混合ガスの組成には限らない。
【００９６】
次に、レジストマスク５０７を除去した後、シャドーマスクを用いてレジストマスクを形成し、端子部のパット部分を覆っている絶縁膜５０６を選択的に除去して絶縁膜６０１を形成した後、レジストマスクを除去する。（図６（Ａ））また、シャドーマスクに代えてスクリーン印刷法によりレジストマスクを形成してエッチングマスクとすることもできる。
【００９７】
次に、ｎチャネル型ＴＦＴのＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域を形成するためのドーピング工程を行う。ドーピングの方法はイオンドープ方式もしくはイオン注入法で行う。ｎ型の不純物としてリンを添加し、第２の絶縁層６０２、６０３をマスクとして形成される不純物領域６０４〜６０６を形成する。この領域のドナー濃度は１×１０16〜１×１０17／ｃｍ3の濃度とする。（図６（Ｂ））
【００９８】
次に、全面に透明導電膜からなる導電膜６０８を成膜する。（図６（Ｃ））この導電膜６０８の材料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉｎ2Ｏ3―ＳｎＯ2、ＩＴＯと略記する）などスパッタ法や真空蒸着法などを用いて形成する。このような材料のエッチング処理は塩酸系の溶液により行う。
【００９９】
次に、第３のフォトリソグラフィー工程を行い、レジストマスク７０１を形成し、エッチングにより不要な部分を除去して、ソース配線７０６、ソース領域７０２、ドレイン領域７０４、画素電極７０５を形成する。（図７（Ｂ））
【０１００】
次に、レジストマスク７０１を除去した。この状態の断面図を図７（Ｃ）に示した。
【０１０１】
以上のように３回のフォトリソグラフィー工程により、ソース配線７０６と、逆スタガ型の画素ＴＦＴ７０７と、保持容量７０８と、端子部７０９で構成させた透過型の半導体表示装置を作製することができる。
【０１０２】
尚、本実施例も実施例１と同様に画像表示を行うためにＩＣチップで形成された駆動回路を実装している。
【０１０３】
［実施例３］
本発明の実施例を図８〜図１０に基づいて説明する。本実施例では液晶表示装置の作製方法を示し、基板上に画素部のＴＦＴを逆スタガ型で作製し、前記ＴＦＴに接続する保持容量を作製する方法について、工程に従って詳細に説明する。また、図９、図１０には、他の基板に設けた回路の配線と電気的に接続するために前記基板の端部に設けられた端子部（端子電極）をＴＦＴ作製工程に同時に示した。尚、図９、図１０の断面図は図８のＡ〜Ａ’の断面である。
【０１０４】
最初に、透光性を有する基板１２００を用いて半導体装置を作製する。用いることのできる基板として、コーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。さらに他の基板として、石英基板、プラスチック基板などの透光性基板を用いることもできる。
【０１０５】
上記基板１２００上に導電層を基板全面に形成した後、第１のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去してゲート電極１２０２，１２０３、保持容量配線１２０４、端子部１２０１を形成する。（図９（Ａ））
【０１０６】
上記の電極の材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた元素、前記元素を成分とする合金、または前記元素を成分とする窒化物で形成する。さらに、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた元素、前記元素を成分とする合金、または前記元素を成分とする窒化物から複数選択して、それを積層することもできる。
【０１０７】
さらに、大画面を有する表示装置に適用するには、ゲート電極を含むゲート配線１２０２，１２０３と容量配線１２０４、端子部の端子１２０１は低抵抗導電性材料で形成することが望ましいので、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）等や、前記元素を成分とする合金を用いることができる。しかし、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、では耐熱性や腐蝕しやすい等問題があるので耐熱性導電性材料と組み合わせて形成することもできる。
【０１０８】
次に、絶縁膜１２０７を全面に成膜する。絶縁膜は窒化シリコン膜を用い、膜厚を５０〜２００ｎｍとし、好ましくは１５０ｎｍの厚さで形成する。尚、ゲート絶縁膜は窒化シリコン膜に限定されるものではなく酸化シリコン膜、酸化窒化シリコン膜、酸化タンタル膜などの絶縁膜を用いることもできる。（図９（Ｂ））
【０１０９】
次に、絶縁膜１２０７上に、５０〜２００ｎｍ好ましくは１００〜１５０ｎｍの膜厚で第１の非晶質半導体膜１２０６を、プラズマＣＶＤ法やスパッタ法などの公知の方法で全面に成膜する。代表的には非晶質シリコン（ａ−Ｓｉ）膜を１００ｎｍの膜厚で成膜する。また、この第１の非晶質半導体膜１２０６には、微結晶半導体膜、非晶質シリコンゲルマニウム、非晶質シリコンカーバイトなどの非晶質構造を有する化合物半導体膜を使用することもできる。（図９（Ｂ））
【０１１０】
次に、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜１２０５ａを５０〜２００ｎｍの厚さで形成する。一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜１２０５ａは、プラズマＣＶＤ法やスパッタ法などの公知の方法で全面に成膜する。本実施例では、リン（Ｐ）が添加されたシリコンターゲットを用いてｎ型の不純物元素を含有する第２の非晶質半導体膜１２０５ａを成膜した。あるいは、シリコンターゲットを用い、リンを含む雰囲気中でスパッタリングを行い成膜しても良い。あるいは、ｎ型を付与する不純物元素を含む第２の非晶質半導体膜を水素化微結晶シリコン膜で形成しても良い。さらに、スパッタ法などを用いて金属材料からなる導電膜１２０５ｂを５０〜２００ｎｍの厚さで形成する。（図９（Ｂ））
【０１１１】
次に、第２のフォトリソグラフィー工程を行い、レジストマスク１２０８を形成し、エッチングによって導電膜、第１の非晶質半導体膜１２０９、及び一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜１２１０ａを所望の形状に形成する。本実施例では、Ｃｌ2＝４０ｓｃｃｍとＢＣｌ3＝４０ｓｃｃｍの混合ガスをエッチングガスとしたドライエッチングにより、第１の非晶質半導体膜１２０９及び一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜１２１０ａ、導電膜１２１０ｂを形成した。この際、膜の端部の形状は、導電膜１２１０ｂの端部、および一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜１２１０ａの端部が基板に対して垂直で、第１の非晶質半導体膜１２０９の端部がテーパー形状になっており、この時のテーパー角は５°〜４５°の範囲になっている。（図９（Ｃ））
【０１１２】
尚、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜１２１０ａの端部はテーパー形状にしても良い。そして、本実施例のエッチングガスは、Ｃｌ2＝４０ｓｃｃｍと、ＢＣｌ3＝４０ｓｃｃｍの混合ガスをエッチングガスとしたが、図９（Ｃ）の形状を有したＴＦＴが作製できるなら、例えば、Ｃｌ2、ＢＣｌ3、ＨＣｌ、ＳｉＣｌ4から選ばれたガス、または前記ガスから複数選択した混合ガスをエッチングガスとすることができ、エッチングガスは前記混合ガスの組成には限らない。
【０１１３】
次に、レジストマスク１２０８をそのまま使用して、エッチングによって絶縁膜１２１１を所望の形状に形成する。本実施例では、ＣＨＦ3＝３５ｓｃｃｍのガスをエッチングガスとしたドライエッチングにより、絶縁膜１２１１を形成した。（図９（Ｃ））なお、本実施例のエッチングガスは、ＣＨＦ3＝３５ｓｃｃｍのガスをエッチングガスとしたが、図９（Ｃ）の形状を有したＴＦＴが作製できるなら、エッチングガスは前記ガスの組成には限らない。
【０１１４】
次に、全面に透明導電膜からなる導電膜１３０１を成膜する。（図１０（Ａ））この導電膜１３０１の材料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉｎ2Ｏ3―ＳｎＯ2、ＩＴＯと略記する）などスパッタ法や真空蒸着法などを用いて形成する。
【０１１５】
次に、第３のフォトリソグラフィー工程を行い、レジストマスク１３０２を形成し、エッチングにより不要な部分を除去して、ソース配線１３０３、ソース領域、ドレイン領域、ドレイン電極１３０５、画素電極１３０６を形成する。（図１０（Ｂ））なお、透明導電膜からなる導電膜のエッチング処理は塩酸系の溶液により行った後、ガスを用いて金属層、第２の非晶質半導体膜をエッチングする。また、上記第３のフォトリソグラフィー工程ではソース領域とドレイン領域とを完全に分離するためにオーバーエッチングを行い、第１の非晶質半導体膜の一部を除去する。
【０１１６】
次に、レジストマスク１３０２を除去した。この状態の断面図を図１０（Ｃ）に示した。
【０１１７】
以上のように３回のフォトリソグラフィー工程により、ソース配線１３０３と、逆スタガ型の画素ＴＦＴ１３０８と、保持容量１３０９と、端子部１３１０で構成されたアクティブマトリクス基板を得ることができ、以降の工程は公知の技術を用いて、配向膜の形成、ラビング処理、対向基板を貼り付け、液晶の注入、封止、ＦＰＣの貼り付けなどを行い、透過型の液晶表示装置を完成させることができる。
【０１１８】
また、必要があれば、窒化シリコン膜または酸化窒化シリコン膜などからなる保護膜を形成してもよい。ただし、ＦＰＣなどと接続させる端子電極上には設けないようにする。
【０１１９】
尚、本実施例により得られる非晶質半導体膜で活性層を形成したＴＦＴは、電界効果移動度が小さく１ｃｍ2／Ｖｓｅｃ程度しか得られていない。そのために、画像表示を行うための駆動回路はＩＣチップで形成され、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式やＣＯＧ（Ｃｈｉｐ ｏｎ ｇｌａｓｓ）方式で実装されている。
【０１２０】
また、本実施例ではチャネル形成領域が複数存在するマルチゲート構造のＴＦＴ、ここではダブルゲート構造のＴＦＴを示したが、特に限定されず、シングルゲート構造でよい。
【０１２１】
［実施例４］
実施例３は画素部のＴＦＴがチャネルエッチ型の半導体表示装置であったが、本実施例では、画素部のＴＦＴがチャネルストップ型の半導体表示装置の実施例を図１１〜図１３に基づいて説明する。
【０１２２】
最初に、透光性を有する基板１４００を用いて半導体表示装置を作製する。用いることのできる基板として、コーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。さらに他の基板として、石英基板、プラスチック基板などの透光性基板を用いることもできる。
【０１２３】
上記基板１４００上に導電層を基板全面に形成した後、第１のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して、ゲート電極１４０２，１４０３、保持容量配線１４０４、端子部１４０１を形成する。（図１１（Ａ））
【０１２４】
上記の電極の材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた元素、前記元素を成分とする合金、または前記元素を成分とする窒化物で形成する。さらに、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた元素、前記元素を成分とする合金、または前記元素を成分とする窒化物から複数選択して、それを積層することもできる。
【０１２５】
さらに、大画面に適用するには、ゲート電極を含むゲート配線１４０２，１４０３と容量配線１４０４、端子部の端子１４０１は低抵抗導電性材料で形成することが望ましいので、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）等や、前記元素を成分とする合金を用いることができる。しかしアルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）では耐熱性や、腐蝕しやすい等問題があるので耐熱性導電性材料と組み合わせて形成することもできる。
【０１２６】
次に、絶縁膜１４０６を全面に成膜する。絶縁膜は窒化シリコン膜を用い、膜厚を５０〜２００ｎｍとし、好ましくは１５０ｎｍの厚さで形成する。尚、ゲート絶縁膜は窒化シリコン膜に限定されるものではなく酸化シリコン膜、酸化窒化シリコン膜、酸化タンタル膜などの絶縁膜を用いることもできる。（図１１（Ｂ））
【０１２７】
次に、絶縁膜１４０６上に、５０〜２００ｎｍ好ましくは１００〜１５０ｎｍの膜厚で非晶質半導体膜１４０５を、プラズマＣＶＤ法やスパッタ法などの公知の方法で全面に成膜する。代表的には非晶質シリコン（ａ−Ｓｉ）膜を１００ｎｍの膜厚で成膜する。（図１１（Ｂ））
【０１２８】
第２のフォトリソグラフィー工程によりレジストマスク１４０７を形成し、エッチングにより不要な部分を除去して非晶質半導体膜１４０８を形成する。本実施例では、Ｃｌ2＝４０ｓｃｃｍとＢＣｌ3＝４０ｓｃｃｍの混合ガスをエッチングガスとしたドライエッチングにより、非晶質半導体膜１４０８を形成した。この際、非晶質半導体膜１４０８の端部の形状は、テーパー形状になっており、この時のテーパー角は５°〜４５°の範囲となっている。そして、本実施例のエッチングガスは、Ｃｌ2＝４０ｓｃｃｍと、ＢＣｌ3＝４０ｓｃｃｍの混合ガスをエッチングガスとしたが、図１１（Ｃ）の形状を有したＴＦＴが作製できるなら、例えば、Ｃｌ2、ＢＣｌ3、ＨＣｌ、ＳｉＣｌ4から選ばれたガス、または前記ガスから複数選択した混合ガスをエッチングガスとすることができ、エッチングガスは前記混合ガスの組成には限らない。
【０１２９】
次に、レジストマスク１４０７をそのまま使用して、エッチングによって絶縁膜４０９を所望の形状に形成する。本実施例では、ＣＨＦ3＝３５ｓｃｃｍのガスをエッチングガスとしたドライエッチングにより、絶縁膜１４０９を形成した。（図１１（Ｃ））そして、本実施例のエッチングガスは、ＣＨＦ3＝３５ｓｃｃｍのガスをエッチングガスとしたが、図１１（Ｃ）の形状を有したＴＦＴが作製できるなら、エッチングガスは前記ガスの組成には限らない。
【０１３０】
次に、ｎチャネル型ＴＦＴのＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域を形成するためのドーピング工程を行う。ドーピングの方法はイオンドープ方式もしくはイオン注入法で行う。ｎ型の不純物としてリンを添加し、第２の絶縁層１５０１、１５０２をマスクとして形成される不純物領域１５０３〜１５０５を形成する。この領域のドナー濃度は１×１０16〜１×１０17／ｃｍ3の濃度とする。（図１２（Ａ））
【０１３１】
次に、全面に透明導電膜からなる導電膜１５０６を成膜する。（図１２（Ｂ））この導電膜１５０６の材料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉｎ2Ｏ3―ＳｎＯ2、ＩＴＯと略記する）などスパッタ法や真空蒸着法などを用いて形成する。このような材料のエッチング処理は塩酸系の溶液により行う。
【０１３２】
次に、第３のフォトリソグラフィー工程を行い、レジストマスク１６０１を形成し、エッチングにより不要な部分を除去して、ソース配線１６０５、ソース領域１６０２、ドレイン領域１６０４、画素電極１６０５を形成する。（図１３（Ａ））
【０１３３】
次に、レジストマスク１６０１を除去した。この状態の断面図を図１３（Ｂ）に示した。
【０１３４】
以上のように３回のフォトリソグラフィー工程により、ソース配線１６０６と、逆スタガ型の画素ＴＦＴ１６０７と、保持容量１６０８と、端子部１６０９で構成させた透過型の半導体表示装置を作製することができる。
【０１３５】
尚、本実施例も実施例３と同様に画像表示を行うためにＩＣチップで形成された駆動回路を実装している。
【０１３６】
［実施例５］
本発明を実施して作製されたアクティブマトリクス基板および液晶表示装置は様々な電気光学装置に用いることができる。即ち、それら電気光学装置を表示部として組み込んだ電子機器全てに本発明を実施して完成させることができる。
【０１３７】
上記の様な電子機器としては、ビデオカメラ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１４に示す。
【０１３８】
図１４（Ａ）はパーソナルコンピュータであり、本体８０１、画像入力部８０２、表示部８０３、キーボード８０４で構成される。
【０１３９】
図１４（Ｂ）はビデオカメラであり、本体８０５、表示部８０６、音声入力部８０７、操作スイッチ８０８、バッテリー８０９、受像部８１０で構成される。
【０１４０】
図１４（Ｃ）はデジタルカメラであり、本体８１１、カメラ部８１２、受像部８１３、操作スイッチ８１４、表示部８１５で構成される。
【０１４１】
図１４（Ｄ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体８１６、表示部８１７、スピーカ部８１８、記録媒体８１９、操作スイッチ８２０で構成される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
【０１４２】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器を完成させることが可能である。また、本実施例の電子機器は実施の形態１、実施の形態２、実施例１乃至４のどのような組み合わせからなる構成を用いても実現することができる。
【０１４３】
【発明の効果】
本発明により、導電膜と、第２の非晶質半導体膜と、第１の非晶質半導体膜を同一のエッチングガスで除去することを可能とし、さらに３枚のフォトマスクでＴＦＴを作製でき、表示装置の生産性の向上及び歩留まりの向上を実現することができる。
【０１４４】
また、本発明により、第１の非晶質半導体膜の端部をテーパー形状にすることで、画素電極のカバレージ不良を解決できる。
【図面の簡単な説明】
【図１】 画素の上面図を示す図である。
【図２】 半導体装置の作製工程の図である。
【図３】 半導体装置の作製工程の図である。
【図４】 半導体装置の作製工程の図である。
【図５】 半導体装置の作製工程の図である。
【図６】 半導体装置の作製工程の図である。
【図７】 半導体装置の作製工程の図である。
【図８】 画素の上面図を示す図（実施例３）である。
【図９】 半導体装置の作製工程の図である。
【図１０】 半導体装置の作製工程の図である。
【図１１】 半導体装置の作製工程の図である。
【図１２】 半導体装置の作製工程の図である。
【図１３】 半導体装置の作製工程の図である。
【図１４】 半導体装置を利用した装置の一例を説明する図である。
【図１５】 本発明の薄膜トランジスタの断面図である。
【図１６】 薄膜トランジスタの断面図（比較例）である。
【図１７】 本発明の薄膜トランジスタの断面図である。
【図１８】 薄膜トランジスタの断面図（比較例）である。
【図１９】 本発明の薄膜トランジスタの断面ＳＥＭの図である。
【図２０】 本発明の薄膜トランジスタの断面ＳＥＭの図である。
【図２１】 テーパー角の定義図である。
【図２２】 テーパー角の定義図である。
【図２３】 本発明の薄膜トランジスタの断面図である。
Claims (16)
- 絶縁表面上にゲート配線と、
前記ゲート配線上に絶縁膜と、
前記絶縁膜上に第１の非晶質半導体膜と、
前記第１の非晶質半導体膜上に一導電型の不純物元素を含有する第２の非晶質半導体膜からなるソース領域及びドレイン領域と、
前記ソース領域上にソース配線と、
前記ドレイン領域上に設けられ、前記ドレイン領域と端面が一致する電極と、
前記電極と一部接して重なり、前記電極の端面、前記ドレイン領域の端面、および前記第１の非晶質半導体膜の端部上に設けられた画素電極と、
前記ソース配線上に透明導電膜と、を有し、
前記第１の非晶質半導体膜の端部はテーパー形状を有していることを特徴とする半導体装置。 - 請求項１において、
テーパー形状を有する前記第１の非晶質半導体膜の端部は、５°〜４５°の範囲の角度を有することを特徴とする半導体装置。 - 絶縁表面上にゲート配線と、
前記ゲート配線上にゲート絶縁膜と、
前記ゲート絶縁膜上に非晶質半導体膜と、
前記非晶質半導体膜上にソース領域及びドレイン領域と、
前記ソース領域上にソース配線と、
前記ドレイン領域上に設けられ、前記ドレイン領域と端面が一致する電極と、
前記電極と一部接して重なり、前記電極の端面、前記ドレイン領域の端面、および前記非晶質半導体膜の端部上に設けられた画素電極と、
前記ソース配線上に透明導電膜と、を有し、
前記非晶質半導体膜の端部はテーパー形状を有し、
前記非晶質半導体膜のうち、前記ゲート絶縁膜を間に挟んで前記ゲート配線と重なり、且つ、前記ソース領域または前記ドレイン領域と重ならない領域は他の領域よりも膜厚が薄い領域であり、該領域の中央に向かって膜厚が薄くなるテーパー形状を有していることを特徴とする半導体装置。 - 請求項３において、
前記テーパー形状を有する前記非晶質半導体膜の領域は、５°〜４５°の範囲の角度を有することを特徴とする半導体装置。 - 請求項３または請求項４において、
前記テーパー形状を有する前記非晶質半導体膜の端部は、５°〜４５°の範囲の角度を有することを特徴とする半導体装置。 - 請求項１乃至請求項５のいずれか一に記載の半導体装置を表示部として組み込んだことを特徴とする電子機器。
- 請求項１乃至請求項５のいずれか一に記載の半導体装置を用いたことを特徴とするパーソナルコンピュータ、ビデオカメラ、デジタルカメラ、またはプログラムを記録した記録媒体を用いるプレーヤー。
- 絶縁表面上にゲート配線を形成する第１の工程と、
前記絶縁表面と前記ゲート配線を覆う絶縁膜を形成する第２の工程と、
前記絶縁膜上に第１の非晶質半導体膜を形成する第３の工程と、
前記第１の非晶質半導体膜上に一導電型の不純物元素を含有する第２の非晶質半導体膜を形成する第４の工程と、
前記第２の非晶質半導体膜上に金属材料からなる導電膜を形成する第５の工程と、
前記第１の非晶質半導体膜、前記第２の非晶質半導体膜、および前記導電膜を塩素系ガスで一度にエッチングして、前記第１の非晶質半導体膜の端部をテーパー形状に形成する第６の工程と、
前記導電膜上、前記導電膜の端面、前記第２の非晶質半導体膜の端面、および前記第１の非晶質半導体膜の端部上に透明導電膜を形成する第７の工程と、
前記透明導電膜、前記導電膜、前記第２の非晶質半導体膜、および前記第１の非晶質半導体膜の一部をエッチングして前記第１の非晶質半導体膜の一部を露呈させ、前記透明導電膜からなる画素電極と、前記導電膜からなるソース配線および電極と、前記第２の非晶質半導体膜からなるソース領域およびドレイン領域とを形成する第８の工程とを有し、
前記第６の工程において、前記ドレイン領域となる前記第２の非晶質半導体膜の端面と、前記電極となる前記導電膜の端面とを一致させ、
前記画素電極は、前記電極と一部接して重なり、前記電極の端面、前記ドレイン領域の端面、および前記第１の非晶質半導体膜の端部上に設けられていることを特徴とする半導体装置の作製方法。 - 請求項８に記載の前記第８の工程において、
前記導電膜、前記第２の非晶質半導体膜、および前記第１の非晶質半導体膜の一部は、塩素系ガスでエッチングすることを特徴とする半導体装置の作製方法。 - 請求項８または請求項９に記載の前記第８の工程において、
一度に前記導電膜、前記第２の非晶質半導体膜、および前記第１の非晶質半導体膜の一部をエッチングすることを特徴とする半導体装置の作製方法。 - 絶縁表面上にゲート配線を形成する第１の工程と、
前記絶縁表面と前記ゲート配線を覆う絶縁膜を形成する第２の工程と、
前記絶縁膜上に第１の非晶質半導体膜を形成する第３の工程と、
前記第１の非晶質半導体膜上に一導電型の不純物元素を含有する第２の非晶質半導体膜を形成する第４の工程と、
前記第２の非晶質半導体膜上に金属材料からなる導電膜を形成する第５の工程と、
前記第１の非晶質半導体膜、前記第２の非晶質半導体膜、および前記導電膜を塩素系ガスで一度にエッチングして、前記第１の非晶質半導体膜の端部をテーパー形状に形成する第６の工程と、
前記絶縁膜をエッチングする第７の工程と、
前記導電膜上、前記導電膜の端面、前記第２の非晶質半導体膜の端面、および前記第１の非晶質半導体膜の端部上に透明導電膜を形成する第８の工程と、
前記透明導電膜、前記導電膜、前記第２の非晶質半導体膜、および前記第１の非晶質半導体膜の一部をエッチングして前記第１の非晶質半導体膜の一部を露呈させ、前記透明導電膜からなる画素電極と、前記導電膜からなるソース配線および電極と、前記第２の非晶質半導体膜からなるソース領域およびドレイン領域とを形成する第９の工程とを有し、
前記第６の工程において、前記ドレイン領域となる前記第２の非晶質半導体膜の端面と、前記電極となる前記導電膜の端面とを一致させ、
前記画素電極は、前記電極と一部接して重なり、前記電極の端面、前記ドレイン領域の端面、および前記第１の非晶質半導体膜の端部上に設けられていることを特徴とする半導体装置の作製方法。 - 請求項８乃至請求項１１のいずれか一において、
前記塩素系ガスは、Ｃｌ２、ＢＣｌ３、ＨＣｌ、ＳｉＣｌ４から選ばれたガス、またはこれら複数のガスを含むガスであることを特徴とする半導体装置の作製方法。 - 請求項８乃至請求項１２のいずれか一に記載の前記第６の工程において、
エッチングガスを変えることなく、前記導電膜、前記第２の非晶質半導体膜、および前記第１の非晶質半導体膜をエッチングすることを特徴とする半導体装置の作製方法。 - 絶縁表面上にゲート配線を形成し、
前記絶縁表面上と前記ゲート配線上に絶縁膜を形成し、
前記絶縁膜上に第１の非晶質半導体膜を形成し、
前記第１の非晶質半導体膜上に一導電型の不純物元素を含有する第２の非晶質半導体膜を形成し、
前記第２の非晶質半導体膜上に導電膜を形成し、
前記第１の非晶質半導体膜と前記第２の非晶質半導体膜と前記導電膜とを一度にエッチングして、前記第１の非晶質半導体膜の端部をテーパー形状に形成し、
前記導電膜上、前記導電膜の端面、前記第２の非晶質半導体膜の端面、および前記第１の非晶質半導体膜の端部上に透明導電膜を形成し、
前記透明導電膜と、前記導電膜と、前記第２の非晶質半導体膜とをエッチングして、前記透明導電膜からなる画素電極と、前記導電膜からなるソース配線および電極と、前記第２の非晶質半導体膜からなるソース領域およびドレイン領域とを形成する工程を有し、
前記第１の非晶質半導体膜の端部をテーパー形状に形成する工程において、前記ドレイン領域となる前記第２の非晶質半導体膜の端面と、前記電極となる前記導電膜の端面とを一致させ、
前記画素電極は、前記電極と一部接して重なり、前記電極の端面、前記ドレイン領域の端面、および前記第１の非晶質半導体膜の端部上に設けられ、
前記導電膜は、アルミニウムまたはチタンを含み、
前記第１の非晶質半導体膜は、Ｃｌ２とＢＣｌ ３ の混合ガスにより、テーパー形状にエッチングされることを特徴とする半導体装置の作製方法。 - 絶縁表面上にゲート配線を形成し、
前記絶縁表面上と前記ゲート配線上に絶縁膜を形成し、
前記絶縁膜上に第１の非晶質半導体膜を形成し、
前記第１の非晶質半導体膜上に一導電型の不純物元素を含有する第２の非晶質半導体膜を形成し、
前記第２の非晶質半導体膜上に導電膜を形成し、
前記第１の非晶質半導体膜と前記第２の非晶質半導体膜と前記導電膜とを一度にエッチングして、前記第１の非晶質半導体膜の端部をテーパー形状に形成し、
前記導電膜上、前記導電膜の端面、前記第２の非晶質半導体膜の端面、および前記第１の非晶質半導体膜の端部上に透明導電膜を形成し、
前記透明導電膜と、前記導電膜と、前記第２の非晶質半導体膜とをエッチングして、前記透明導電膜からなる画素電極と、前記導電膜からなるソース配線および電極と、前記第２の非晶質半導体膜からなるソース領域およびドレイン領域とを形成する工程を有し、
前記第１の非晶質半導体膜の端部をテーパー形状に形成する工程において、前記ドレイン領域となる前記第２の非晶質半導体膜の端面と、前記電極となる前記導電膜の端面とを一致させ、
前記画素電極は、前記電極と一部接して重なり、前記電極の端面、前記ドレイン領域の端面、および前記第１の非晶質半導体膜の端部上に設けられ、
前記導電膜は、少なくともタンタルを含み、
前記第１の非晶質半導体膜は、Ｃｌ２とＣＦ４の混合ガスにより、テーパー形状にエッチングされることを特徴とする半導体装置の作製方法。 - 絶縁表面上にゲート配線を形成し、
前記絶縁表面上と前記ゲート配線上に絶縁膜を形成し、
前記絶縁膜上に第１の非晶質半導体膜を形成し、
前記第１の非晶質半導体膜上に一導電型の不純物元素を含有する第２の非晶質半導体膜を形成し、
前記第２の非晶質半導体膜上に導電膜を形成し、
前記第１の非晶質半導体膜と前記第２の非晶質半導体膜と前記導電膜とを一度にエッチングして、前記第１の非晶質半導体膜の端部をテーパー形状に形成し、
前記導電膜上、前記導電膜の端面、前記第２の非晶質半導体膜の端面、および前記第１の非晶質半導体膜の端部上に透明導電膜を形成し、
前記透明導電膜と、前記導電膜と、前記第２の非晶質半導体膜とをエッチングして、前記透明導電膜からなる画素電極と、前記導電膜からなるソース配線および電極と、前記第２の非晶質半導体膜からなるソース領域およびドレイン領域とを形成する工程を有し、
前記第１の非晶質半導体膜の端部をテーパー形状に形成する工程において、前記ドレイン領域となる前記第２の非晶質半導体膜の端面と、前記電極となる前記導電膜の端面とを一致させ、
前記画素電極は、前記電極と一部接して重なり、前記電極の端面、前記ドレイン領域の端面、および前記第１の非晶質半導体膜の端部上に設けられ、
前記導電膜は、少なくともタングステンを含み、
前記第１の非晶質半導体膜は、Ｃｌ２とＣＦ４とＯ２の混合ガス、またはＣｌ２とＳＦ６とＯ２の混合ガスにより、テーパー形状にエッチングされることを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002058532A JP4267242B2 (ja) | 2001-03-06 | 2002-03-05 | 半導体装置及びその作製方法 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-62690 | 2001-03-06 | ||
| JP2001062690 | 2001-03-06 | ||
| JP2001-62677 | 2001-03-06 | ||
| JP2001062677 | 2001-03-06 | ||
| JP2002058532A JP4267242B2 (ja) | 2001-03-06 | 2002-03-05 | 半導体装置及びその作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002343811A JP2002343811A (ja) | 2002-11-29 |
| JP2002343811A5 JP2002343811A5 (ja) | 2005-09-02 |
| JP4267242B2 true JP4267242B2 (ja) | 2009-05-27 |
Family
ID=27346179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002058532A Expired - Fee Related JP4267242B2 (ja) | 2001-03-06 | 2002-03-05 | 半導体装置及びその作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4267242B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150048508A (ko) * | 2013-10-28 | 2015-05-07 | 삼성디스플레이 주식회사 | 표시 장치, 표시 장치의 제조 방법, 및 유기 발광 표시 장치 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5080978B2 (ja) | 2005-09-30 | 2012-11-21 | シャープ株式会社 | 薄膜トランジスタアレイ基板の製造方法 |
| US7615495B2 (en) * | 2005-11-17 | 2009-11-10 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method of the same |
| KR101251995B1 (ko) | 2006-01-27 | 2013-04-08 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP2007212699A (ja) * | 2006-02-09 | 2007-08-23 | Idemitsu Kosan Co Ltd | 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法 |
| JP5063936B2 (ja) * | 2006-06-08 | 2012-10-31 | 三菱電機株式会社 | Ｔｆｔアレイ基板の製造方法 |
| US7897971B2 (en) * | 2007-07-26 | 2011-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| WO2009060922A1 (en) * | 2007-11-05 | 2009-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and display device having the thin film transistor |
| TWI491048B (zh) | 2008-07-31 | 2015-07-01 | Semiconductor Energy Lab | 半導體裝置 |
| KR101667909B1 (ko) * | 2008-10-24 | 2016-10-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치의 제조방법 |
| JP5308831B2 (ja) * | 2009-01-08 | 2013-10-09 | 三菱電機株式会社 | 積層構造体及びその製造方法 |
| US8741677B2 (en) * | 2010-11-30 | 2014-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method of the same |
| JP6326752B2 (ja) * | 2013-09-12 | 2018-05-23 | 三菱電機株式会社 | 薄膜トランジスタおよびその製造方法 |
-
2002
- 2002-03-05 JP JP2002058532A patent/JP4267242B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150048508A (ko) * | 2013-10-28 | 2015-05-07 | 삼성디스플레이 주식회사 | 표시 장치, 표시 장치의 제조 방법, 및 유기 발광 표시 장치 |
| KR102211967B1 (ko) | 2013-10-28 | 2021-02-05 | 삼성디스플레이 주식회사 | 표시 장치, 표시 장치의 제조 방법, 및 유기 발광 표시 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002343811A (ja) | 2002-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7420209B2 (en) | Semiconductor device | |
| JP5380037B2 (ja) | 半導体装置の作製方法 | |
| JP4118484B2 (ja) | 半導体装置の作製方法 | |
| JP4118485B2 (ja) | 半導体装置の作製方法 | |
| JP4940368B2 (ja) | 半導体装置 | |
| JP5275519B2 (ja) | 表示装置用基板及びその製造方法、表示装置 | |
| US8012815B2 (en) | Array substrate and method for fabricating thereof | |
| US7776664B2 (en) | Method of manufacturing semiconductor device | |
| US7098062B2 (en) | Manufacturing method of pixel structure of thin film transistor liquid crystal display | |
| JP4267242B2 (ja) | 半導体装置及びその作製方法 | |
| JP2008010440A (ja) | アクティブマトリクス型ｔｆｔアレイ基板およびその製造方法 | |
| KR20070042249A (ko) | 박막트랜지스터 기판, 이의 제조방법 및 이를 가지는 액정표시 패널과 이 액정 표시 패널의 제조방법 | |
| US6913957B2 (en) | Method of fabricating a thin film transistor array panelsubstrate | |
| JPH10290012A (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
| JP4522529B2 (ja) | 半導体装置およびその作製方法 | |
| KR20030069852A (ko) | 반도체 디바이스 및 그 제조방법 | |
| US20100155730A1 (en) | Thin film transistor display panel and manufacturing method thereof | |
| US12100711B2 (en) | Active matrix substrate and method for manufacturing same | |
| JP2008209931A (ja) | 液晶表示装置 | |
| JP2007134730A (ja) | 表示装置 | |
| JP4152396B2 (ja) | 薄膜トランジスタアレイの製造方法 | |
| JP2006235638A (ja) | 液晶表示装置 | |
| JP4118705B2 (ja) | 半導体装置の作製方法 | |
| JP2776336B2 (ja) | 薄膜トランジスタおよび薄膜トランジスタの製造方法 | |
| JP4118704B2 (ja) | 液晶表示装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050307 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050307 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090123 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090217 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090218 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4267242 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140227 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |