JP2002343811A - 半導体装置及びその作製方法 - Google Patents
半導体装置及びその作製方法Info
- Publication number
- JP2002343811A JP2002343811A JP2002058532A JP2002058532A JP2002343811A JP 2002343811 A JP2002343811 A JP 2002343811A JP 2002058532 A JP2002058532 A JP 2002058532A JP 2002058532 A JP2002058532 A JP 2002058532A JP 2002343811 A JP2002343811 A JP 2002343811A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous semiconductor
- film
- semiconductor film
- forming
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 生産性の向上及び歩留まりの向上が可能なア
クティブマトリックス方式の液晶表示装置を提供する。 【解決手段】 本発明は、同じエッチングガスを用い
て、金属材料からなる導電膜、一導電型を付与する不純
物元素を含む第２の非晶質半導体膜、非晶質半導体膜か
らなる積層膜を選択的にエッチングして第１の非晶質半
導体膜１００１の端部をテーパー形状にすることで、画
素電極１００３のカバレッジの問題を解決し、さらに３
枚のフォトマスクで逆スタガ型のＴＦＴを完成すること
が可能となる。
クティブマトリックス方式の液晶表示装置を提供する。 【解決手段】 本発明は、同じエッチングガスを用い
て、金属材料からなる導電膜、一導電型を付与する不純
物元素を含む第２の非晶質半導体膜、非晶質半導体膜か
らなる積層膜を選択的にエッチングして第１の非晶質半
導体膜１００１の端部をテーパー形状にすることで、画
素電極１００３のカバレッジの問題を解決し、さらに３
枚のフォトマスクで逆スタガ型のＴＦＴを完成すること
が可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は薄膜トランジスタ
（以下、ＴＦＴと記す）で構成された半導体回路を有す
る半導体装置及びその作製方法に係わり、特に液晶表示
パネルに代表される電気光学装置及び前記電気光学装置
を部品として搭載した電子機器に関する技術である。
（以下、ＴＦＴと記す）で構成された半導体回路を有す
る半導体装置及びその作製方法に係わり、特に液晶表示
パネルに代表される電気光学装置及び前記電気光学装置
を部品として搭載した電子機器に関する技術である。
【０００２】なお、本明細書中において半導体装置とは
半導体特性を利用することで機能しうる装置全般を指
し、電気光学装置（以下、表示装置と記す）、半導体回
路及び電子機器は全て半導体装置である。
半導体特性を利用することで機能しうる装置全般を指
し、電気光学装置（以下、表示装置と記す）、半導体回
路及び電子機器は全て半導体装置である。
【０００３】
【従来の技術】近年、絶縁表面を有する基板上に形成さ
れた半導体薄膜（厚さ数百〜数千ｎｍ程度）を用いてＴ
ＦＴを作製する技術が開発されている。ＴＦＴは集積回
路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ；ＩＣ）や
電気光学装置のような半導体装置に広く応用され、特に
表示装置などのスイッチング素子として開発が急がれて
いる。
れた半導体薄膜（厚さ数百〜数千ｎｍ程度）を用いてＴ
ＦＴを作製する技術が開発されている。ＴＦＴは集積回
路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ；ＩＣ）や
電気光学装置のような半導体装置に広く応用され、特に
表示装置などのスイッチング素子として開発が急がれて
いる。
【０００４】半導体装置は、パッシブ型の液晶表示装置
と比較して高精細な画像が得られることから、アクティ
ブマトリックス型の液晶表示装置が多く用いられてい
る。そして、アクティブマトリックス型液晶表示装置は
ゲート配線と、ソース配線と、前記ゲート配線と前記ソ
ース配線の交差に設けた画素部のＴＦＴと、前記画素部
のＴＦＴに接続する画素電極とを有している。
と比較して高精細な画像が得られることから、アクティ
ブマトリックス型の液晶表示装置が多く用いられてい
る。そして、アクティブマトリックス型液晶表示装置は
ゲート配線と、ソース配線と、前記ゲート配線と前記ソ
ース配線の交差に設けた画素部のＴＦＴと、前記画素部
のＴＦＴに接続する画素電極とを有している。
【０００５】従来のＴＦＴは３００℃以下の低温で大面
積の基板上に形成可能であることから、非晶質半導体膜
として非晶質シリコン膜が用いられている。また、非晶
質半導体膜で形成されたチャネル形成領域を有する逆ス
タガ型のＴＦＴが広く用いられている。
積の基板上に形成可能であることから、非晶質半導体膜
として非晶質シリコン膜が用いられている。また、非晶
質半導体膜で形成されたチャネル形成領域を有する逆ス
タガ型のＴＦＴが広く用いられている。
【０００６】
【発明が解決しようとする課題】従来、アクティブマト
リックス型の電気装置はフォトリソグラフィー技術によ
り、５枚以上のフォトマスクを使用してＴＦＴを基板上
に作製していた。そこで、生産性と歩留まりを向上させ
るために、工程数を削減することが有効な手段として考
えられる。
リックス型の電気装置はフォトリソグラフィー技術によ
り、５枚以上のフォトマスクを使用してＴＦＴを基板上
に作製していた。そこで、生産性と歩留まりを向上させ
るために、工程数を削減することが有効な手段として考
えられる。
【０００７】工程数を削減するために、ＴＦＴの製造に
おけるフォトマスクの使用回数を減らすことが必要とな
る。このフォトマスクを１枚使用することによって、レ
ジスト塗布、プレベーク、露光、現像、ポストベークな
どの工程と、その前後の工程において、被膜の成膜及び
エッチングなどの工程、さらにレジスト剥離、洗浄や乾
燥工程などが付加され、煩雑なものとなっていた。
おけるフォトマスクの使用回数を減らすことが必要とな
る。このフォトマスクを１枚使用することによって、レ
ジスト塗布、プレベーク、露光、現像、ポストベークな
どの工程と、その前後の工程において、被膜の成膜及び
エッチングなどの工程、さらにレジスト剥離、洗浄や乾
燥工程などが付加され、煩雑なものとなっていた。
【０００８】本発明はこのような問題に答えるものであ
り、アクティブマトリックス型の液晶表示装置における
ＴＦＴを作製するためのフォトマスクを削減して生産性
の向上及び歩留まりの向上の実現を提案することを課題
としている。
り、アクティブマトリックス型の液晶表示装置における
ＴＦＴを作製するためのフォトマスクを削減して生産性
の向上及び歩留まりの向上の実現を提案することを課題
としている。
【０００９】また、マスク数を削減することに伴う、画
素ＴＦＴの端部における画素電極のカバレージ不良を解
決し、非晶質半導体膜のエッチングの際に絶縁膜のエッ
チングを防ぐ構造及びその作製方法を提供することを課
題としている。
素ＴＦＴの端部における画素電極のカバレージ不良を解
決し、非晶質半導体膜のエッチングの際に絶縁膜のエッ
チングを防ぐ構造及びその作製方法を提供することを課
題としている。
【００１０】
【課題を解決するための手段】本発明は、ゲート配線や
容量配線や端子電極を形成するための導電膜の形成工程
から画素電極の形成工程までを３枚のフォトマスクで行
い、非晶質半導体膜の端部をテーパー形状とすることで
画素電極のカバレージ不良を解決し、さらに非晶質半導
体膜のエッチングの際に絶縁膜のエッチングを防ぐこと
を特徴とする。
容量配線や端子電極を形成するための導電膜の形成工程
から画素電極の形成工程までを３枚のフォトマスクで行
い、非晶質半導体膜の端部をテーパー形状とすることで
画素電極のカバレージ不良を解決し、さらに非晶質半導
体膜のエッチングの際に絶縁膜のエッチングを防ぐこと
を特徴とする。
【００１１】３枚のフォトマスクの特徴は、第１のフォ
トマスクは導電膜を形成するためのフォトマスク、第２
のフォトマスクは第１の非晶質半導体膜と、一導電型
（ｎ型またはｐ型）の不純物元素を含有する第２の非晶
質半導体膜を形成するためのフォトマスク、第３のフォ
トマスクは画素電極、ソース領域、ドレイン領域、ソー
ス電極、ドレイン電極を形成、及びチャネルエッチング
するためのフォトマスクである。
トマスクは導電膜を形成するためのフォトマスク、第２
のフォトマスクは第１の非晶質半導体膜と、一導電型
（ｎ型またはｐ型）の不純物元素を含有する第２の非晶
質半導体膜を形成するためのフォトマスク、第３のフォ
トマスクは画素電極、ソース領域、ドレイン領域、ソー
ス電極、ドレイン電極を形成、及びチャネルエッチング
するためのフォトマスクである。
【００１２】本明細書で開示する作製方法に関する構成
は、絶縁表面上にゲート配線を形成する第１の工程と、
前記絶縁表面と前記ゲート配線を覆う絶縁膜を形成する
第２の工程と、前記絶縁膜上に第１の非晶質半導体膜を
形成する第３の工程と、前記第１の非晶質半導体膜上に
一導電型の不純物元素を含有する第２の非晶質半導体膜
を形成する第４の工程と、前記第２の非晶質半導体膜上
に金属材料からなる導電膜を形成する第５の工程と、前
記第１の非晶質半導体膜、前記第２の非晶質半導体膜、
および前記導電膜をエッチングして、前記第１の非晶質
半導体膜の端部をテーパー形状に形成する第６の工程
と、前記導電膜上に透明導電膜を形成する第７の工程
と、前記透明導電膜、前記導電膜、前記第２の非晶質半
導体膜、および前記第１の非晶質半導体膜の一部をエッ
チングして前記第１の非晶質半導体膜の一部を露呈さ
せ、前記透明導電膜からなる画素電極と、前記導電膜か
らなるソース配線と、前記第２の非晶質半導体膜からな
るソース領域およびドレイン領域とを形成する第８の工
程とを有することを特徴とする半導体装置の作製方法で
ある。
は、絶縁表面上にゲート配線を形成する第１の工程と、
前記絶縁表面と前記ゲート配線を覆う絶縁膜を形成する
第２の工程と、前記絶縁膜上に第１の非晶質半導体膜を
形成する第３の工程と、前記第１の非晶質半導体膜上に
一導電型の不純物元素を含有する第２の非晶質半導体膜
を形成する第４の工程と、前記第２の非晶質半導体膜上
に金属材料からなる導電膜を形成する第５の工程と、前
記第１の非晶質半導体膜、前記第２の非晶質半導体膜、
および前記導電膜をエッチングして、前記第１の非晶質
半導体膜の端部をテーパー形状に形成する第６の工程
と、前記導電膜上に透明導電膜を形成する第７の工程
と、前記透明導電膜、前記導電膜、前記第２の非晶質半
導体膜、および前記第１の非晶質半導体膜の一部をエッ
チングして前記第１の非晶質半導体膜の一部を露呈さ
せ、前記透明導電膜からなる画素電極と、前記導電膜か
らなるソース配線と、前記第２の非晶質半導体膜からな
るソース領域およびドレイン領域とを形成する第８の工
程とを有することを特徴とする半導体装置の作製方法で
ある。
【００１３】上記構成の前記第６の工程において、前記
導電膜、前記第２の非晶質半導体膜、および前記第１の
非晶質半導体膜は、塩素系ガスでエッチングすることを
特徴としている。
導電膜、前記第２の非晶質半導体膜、および前記第１の
非晶質半導体膜は、塩素系ガスでエッチングすることを
特徴としている。
【００１４】本発明のＴＦＴ断面図を図１５に示す。本
発明はカバレージ不良を改善するために第１の非晶質半
導体膜１００１の端部をテーパー形状にすることを特徴
としている。第１の非晶質半導体膜１００１の端部をテ
ーパー形状にするために、塩素系のエッチングガスを使
用して、ソース電極またはドレイン電極を形成する金属
層１００２ａ（およびソース領域またはドレイン領域を
形成する第２の非晶質半導体膜１００２ｂ）と同時にエ
ッチングを行うことによって、第１の非晶質半導体膜１
００１の端部のみをテーパー形状に作製することができ
る。そして最終的には、画素電極１００３のカバレージ
不良が解決された逆スタガ型のＴＦＴ（チャネルエッチ
型ＴＦＴ）をトータルで３枚のフォトマスクで作製する
ことができる。また、非晶質半導体膜のエッチングの際
に、第１の非晶質半導体膜１００１の端部近傍の絶縁膜
１００４のエッチングを防ぐことが可能となる。
発明はカバレージ不良を改善するために第１の非晶質半
導体膜１００１の端部をテーパー形状にすることを特徴
としている。第１の非晶質半導体膜１００１の端部をテ
ーパー形状にするために、塩素系のエッチングガスを使
用して、ソース電極またはドレイン電極を形成する金属
層１００２ａ（およびソース領域またはドレイン領域を
形成する第２の非晶質半導体膜１００２ｂ）と同時にエ
ッチングを行うことによって、第１の非晶質半導体膜１
００１の端部のみをテーパー形状に作製することができ
る。そして最終的には、画素電極１００３のカバレージ
不良が解決された逆スタガ型のＴＦＴ（チャネルエッチ
型ＴＦＴ）をトータルで３枚のフォトマスクで作製する
ことができる。また、非晶質半導体膜のエッチングの際
に、第１の非晶質半導体膜１００１の端部近傍の絶縁膜
１００４のエッチングを防ぐことが可能となる。
【００１５】このように、本発明は、複数の相異なる材
料からなる多層膜（金属膜、第２の非晶質半導体膜、第
１の非晶質半導体膜）を同じエッチングガス（塩素系）
を用い、第２のフォトマスクで一括してエッチングし、
スループットを向上させるものである。
料からなる多層膜（金属膜、第２の非晶質半導体膜、第
１の非晶質半導体膜）を同じエッチングガス（塩素系）
を用い、第２のフォトマスクで一括してエッチングし、
スループットを向上させるものである。
【００１６】ここで、第１の非晶質半導体膜のテーパー
形状の角度（テーパー角）は、基板表面と第１の非晶質
半導体膜の端部の傾斜部とのなす角度として定義する
（図２１（Ｂ））。図２１（Ａ）に示すように、第１の
非晶質半導体膜の端部のテーパー角はエッチング条件を
適宜選択することによって、５°〜４５°の範囲とする
ことができる。
形状の角度（テーパー角）は、基板表面と第１の非晶質
半導体膜の端部の傾斜部とのなす角度として定義する
（図２１（Ｂ））。図２１（Ａ）に示すように、第１の
非晶質半導体膜の端部のテーパー角はエッチング条件を
適宜選択することによって、５°〜４５°の範囲とする
ことができる。
【００１７】また、本発明を実施するためのエッチング
ガスは、塩素系のガスをエッチングガスとした。例え
ば、Ｃｌ2、ＢＣｌ3、ＨＣｌ、ＳｉＣｌ4から選ばれた
ガス、または、前記ガスから複数選択した混合ガスをエ
ッチングガスとすることができる。
ガスは、塩素系のガスをエッチングガスとした。例え
ば、Ｃｌ2、ＢＣｌ3、ＨＣｌ、ＳｉＣｌ4から選ばれた
ガス、または、前記ガスから複数選択した混合ガスをエ
ッチングガスとすることができる。
【００１８】塩素系ガスは、金属層１００２ａに対する
エッチングレートと第２の非晶質半導体膜１００２ｂに
対するエッチングレートはあまり差がないので端面がほ
ぼ一致するが、第１の非晶質半導体膜１００１のエッチ
ングレートと、一導電型（ｎ型またはｐ型）の不純物元
素を含有する第２の非晶質半導体膜１００２ｂのエッチ
ングレートに大きな差を持っており、一導電型（ｎ型ま
たはｐ型）の不純物元素を含有する第２の非晶質半導体
膜のエッチングレートが、第１の非晶質半導体膜のエッ
チングレートより早いために、第１の非晶質半導体膜の
端部のみをテーパー形状にできる。
エッチングレートと第２の非晶質半導体膜１００２ｂに
対するエッチングレートはあまり差がないので端面がほ
ぼ一致するが、第１の非晶質半導体膜１００１のエッチ
ングレートと、一導電型（ｎ型またはｐ型）の不純物元
素を含有する第２の非晶質半導体膜１００２ｂのエッチ
ングレートに大きな差を持っており、一導電型（ｎ型ま
たはｐ型）の不純物元素を含有する第２の非晶質半導体
膜のエッチングレートが、第１の非晶質半導体膜のエッ
チングレートより早いために、第１の非晶質半導体膜の
端部のみをテーパー形状にできる。
【００１９】図１５に示した構成も本発明の一つであ
り、絶縁表面上にゲート配線と、前記ゲート配線上に絶
縁膜と、前記絶縁膜上に第１の非晶質半導体膜と、前記
第１の非晶質半導体膜上に一導電型の不純物元素を含有
する第２の非晶質半導体膜からなるソース領域及びドレ
イン領域と、前記ソース領域または前記ドレイン領域上
にソース配線または電極と、前記電極と一部接して重な
る画素電極とを有し、前記第１の非晶質半導体膜の端部
はテーパー形状であることを特徴とする半導体装置であ
る。
り、絶縁表面上にゲート配線と、前記ゲート配線上に絶
縁膜と、前記絶縁膜上に第１の非晶質半導体膜と、前記
第１の非晶質半導体膜上に一導電型の不純物元素を含有
する第２の非晶質半導体膜からなるソース領域及びドレ
イン領域と、前記ソース領域または前記ドレイン領域上
にソース配線または電極と、前記電極と一部接して重な
る画素電極とを有し、前記第１の非晶質半導体膜の端部
はテーパー形状であることを特徴とする半導体装置であ
る。
【００２０】また、図１５では一導電型（ｎ型またはｐ
型）の不純物元素を含有する第２の非晶質半導体膜１０
０２ｂ（ソース領域またはドレイン領域）の端部を基板
に対してほぼ垂直、即ち金属層１００２ａ（ソース電極
または電極）の端面と一致するように形成しているが、
一導電型（ｎ型またはｐ型）の不純物元素を含有する第
２の非晶質半導体膜１００２ｂの端部または金属層１０
０２ａの端部をテーパー形状とするエッチングを行って
も良く、本発明の他の構成は、絶縁表面上にゲート配線
と、前記ゲート配線上に絶縁膜と、前記絶縁膜上に第１
の非晶質半導体膜と、前記第１の非晶質半導体膜上に一
導電型の不純物元素を含有する第２の非晶質半導体膜か
らなるソース領域及びドレイン領域と、前記ソース領域
または前記ドレイン領域上にソース配線または電極と、
前記電極と一部接して重なる画素電極とを有し、前記第
１の非晶質半導体膜の端部、または前記第２の非晶質半
導体膜の端部はテーパー形状であることを特徴とする半
導体装置である。
型）の不純物元素を含有する第２の非晶質半導体膜１０
０２ｂ（ソース領域またはドレイン領域）の端部を基板
に対してほぼ垂直、即ち金属層１００２ａ（ソース電極
または電極）の端面と一致するように形成しているが、
一導電型（ｎ型またはｐ型）の不純物元素を含有する第
２の非晶質半導体膜１００２ｂの端部または金属層１０
０２ａの端部をテーパー形状とするエッチングを行って
も良く、本発明の他の構成は、絶縁表面上にゲート配線
と、前記ゲート配線上に絶縁膜と、前記絶縁膜上に第１
の非晶質半導体膜と、前記第１の非晶質半導体膜上に一
導電型の不純物元素を含有する第２の非晶質半導体膜か
らなるソース領域及びドレイン領域と、前記ソース領域
または前記ドレイン領域上にソース配線または電極と、
前記電極と一部接して重なる画素電極とを有し、前記第
１の非晶質半導体膜の端部、または前記第２の非晶質半
導体膜の端部はテーパー形状であることを特徴とする半
導体装置である。
【００２１】なお、第２の非晶質半導体膜１００２ｂの
端部または金属層１００２ａの端部をテーパー形状とす
る場合、第１の非晶質半導体膜のテーパー形状の角度に
比べて大きくなる。
端部または金属層１００２ａの端部をテーパー形状とす
る場合、第１の非晶質半導体膜のテーパー形状の角度に
比べて大きくなる。
【００２２】また、本発明で使用するドライエッチング
装置は、ＲＩＥ方式のエッチング装置であってもよい
し、ＩＣＰ方式のエッチング装置であってもよい。な
お、ＩＣＰ方式のエッチング装置は、電力の調節によっ
てテーパー角度を適宜調節することが可能であるので好
ましい。
装置は、ＲＩＥ方式のエッチング装置であってもよい
し、ＩＣＰ方式のエッチング装置であってもよい。な
お、ＩＣＰ方式のエッチング装置は、電力の調節によっ
てテーパー角度を適宜調節することが可能であるので好
ましい。
【００２３】ここでエッチング実験を行った。基板上
に、絶縁膜（酸化シリコン膜）、第１の非晶質半導体膜
（アモルファスシリコン膜）、第２の非晶質半導体膜
（リンドープシリコン膜）、Ａｌ−Ｓｉ膜（Ｓｉを２ｗ
ｔ％含むアルミニウム膜）とを順次積層した後、選択的
にレジストで覆い、Ｃｌ2と、ＢＣｌ3の混合ガスを使用
してエッチングを実際に行い、その後の断面図を観察し
た図が図１９である。図１９はＳＥＭ（Ｓｃａｎｎｉｎ
ｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真で
あり、倍率は５万倍である。Ｃｌ2と、ＢＣｌ3の混合ガ
スでエッチングすることで、Ａｌ−Ｓｉ膜と、第２の非
晶質半導体膜と、第１の非晶質半導体膜とを同時にエッ
チングすることができ、さらに第１の非晶質半導体膜の
端部のみをテーパー形状にすることができる。
に、絶縁膜（酸化シリコン膜）、第１の非晶質半導体膜
（アモルファスシリコン膜）、第２の非晶質半導体膜
（リンドープシリコン膜）、Ａｌ−Ｓｉ膜（Ｓｉを２ｗ
ｔ％含むアルミニウム膜）とを順次積層した後、選択的
にレジストで覆い、Ｃｌ2と、ＢＣｌ3の混合ガスを使用
してエッチングを実際に行い、その後の断面図を観察し
た図が図１９である。図１９はＳＥＭ（Ｓｃａｎｎｉｎ
ｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真で
あり、倍率は５万倍である。Ｃｌ2と、ＢＣｌ3の混合ガ
スでエッチングすることで、Ａｌ−Ｓｉ膜と、第２の非
晶質半導体膜と、第１の非晶質半導体膜とを同時にエッ
チングすることができ、さらに第１の非晶質半導体膜の
端部のみをテーパー形状にすることができる。
【００２４】また、Ａｌ−Ｓｉ膜に代えて他の金属材料
を使用することが可能であり、その場合には適宜エッチ
ング条件、代表的にはエッチングガスを選択する必要が
ある。例えば、金属層１００２ａとしてＴａ（タンタ
ル）膜を用いる場合、Ｃｌ2ガス（ガス流量８０ｓｃｃ
ｍ）をエッチングガスとして、第１の非晶質半導体膜
（アモルファスシリコン膜）、第２の非晶質半導体膜
（リンドープシリコン膜）、Ｔａ膜とをエッチングすれ
ば、同様に、第１の非晶質半導体膜のみをテーパー形状
とすることができる。
を使用することが可能であり、その場合には適宜エッチ
ング条件、代表的にはエッチングガスを選択する必要が
ある。例えば、金属層１００２ａとしてＴａ（タンタ
ル）膜を用いる場合、Ｃｌ2ガス（ガス流量８０ｓｃｃ
ｍ）をエッチングガスとして、第１の非晶質半導体膜
（アモルファスシリコン膜）、第２の非晶質半導体膜
（リンドープシリコン膜）、Ｔａ膜とをエッチングすれ
ば、同様に、第１の非晶質半導体膜のみをテーパー形状
とすることができる。
【００２５】また、金属層１００２ａとしてＴａＮとＴ
ａの積層膜を用いる場合には、Ｃｌ 2（ガス流量４０ｓ
ｃｃｍ）と、ＣＦ4（ガス流量４０ｓｃｃｍ）との混合
ガスをエッチングガスとして、第１の非晶質半導体膜
（アモルファスシリコン膜）、第２の非晶質半導体膜
（リンドープシリコン膜）、ＴａＮとＴａの積層膜とを
エッチングすれば、同様に、第１の非晶質半導体膜のみ
をテーパー形状とすることができる。
ａの積層膜を用いる場合には、Ｃｌ 2（ガス流量４０ｓ
ｃｃｍ）と、ＣＦ4（ガス流量４０ｓｃｃｍ）との混合
ガスをエッチングガスとして、第１の非晶質半導体膜
（アモルファスシリコン膜）、第２の非晶質半導体膜
（リンドープシリコン膜）、ＴａＮとＴａの積層膜とを
エッチングすれば、同様に、第１の非晶質半導体膜のみ
をテーパー形状とすることができる。
【００２６】また、金属層１００２ａとしてＷ（タング
ステン）膜を用いる場合には、Ｃｌ 2（ガス流量２５ｓ
ｃｃｍ）と、ＣＦ4（ガス流量２５ｓｃｃｍ）とＯ2（ガ
ス流量１０ｓｃｃｍ）との混合ガス、或いはＣｌ2（ガ
ス流量１２ｓｃｃｍ）と、ＳＦ6（ガス流量６ｓｃｃ
ｍ）とＯ2（ガス流量１２ｓｃｃｍ）との混合ガスをエ
ッチングガスとして、第１の非晶質半導体膜（アモルフ
ァスシリコン膜）、第２の非晶質半導体膜（リンドープ
シリコン膜）、Ｗ膜とをエッチングすれば、同様に、第
１の非晶質半導体膜のみをテーパー形状とすることがで
きる。
ステン）膜を用いる場合には、Ｃｌ 2（ガス流量２５ｓ
ｃｃｍ）と、ＣＦ4（ガス流量２５ｓｃｃｍ）とＯ2（ガ
ス流量１０ｓｃｃｍ）との混合ガス、或いはＣｌ2（ガ
ス流量１２ｓｃｃｍ）と、ＳＦ6（ガス流量６ｓｃｃ
ｍ）とＯ2（ガス流量１２ｓｃｃｍ）との混合ガスをエ
ッチングガスとして、第１の非晶質半導体膜（アモルフ
ァスシリコン膜）、第２の非晶質半導体膜（リンドープ
シリコン膜）、Ｗ膜とをエッチングすれば、同様に、第
１の非晶質半導体膜のみをテーパー形状とすることがで
きる。
【００２７】また、金属層１００２ａとしてＴｉ（チタ
ン）膜を用いる場合には、Ｃｌ2と、ＢＣｌ3の混合ガス
をエッチングガスとして、第１の非晶質半導体膜（アモ
ルファスシリコン膜）、第２の非晶質半導体膜（リンド
ープシリコン膜）、Ｔｉ膜とをエッチングすれば、同様
に、第１の非晶質半導体膜のみをテーパー形状とするこ
とができる。
ン）膜を用いる場合には、Ｃｌ2と、ＢＣｌ3の混合ガス
をエッチングガスとして、第１の非晶質半導体膜（アモ
ルファスシリコン膜）、第２の非晶質半導体膜（リンド
ープシリコン膜）、Ｔｉ膜とをエッチングすれば、同様
に、第１の非晶質半導体膜のみをテーパー形状とするこ
とができる。
【００２８】また、金属層１００２ａとしてＴｉ膜とＡ
ｌ−Ｓｉ膜とＴｉ膜の積層を用いる場合には、Ｃｌ
2と、ＢＣｌ3の混合ガスをエッチングガスとして、第１
の非晶質半導体膜（アモルファスシリコン膜）、第２の
非晶質半導体膜（リンドープシリコン膜）、Ｔｉ膜とＡ
ｌ−Ｓｉ膜とＴｉ膜の積層膜とをエッチングすれば、同
様に、第１の非晶質半導体膜のみをテーパー形状とする
ことができる。
ｌ−Ｓｉ膜とＴｉ膜の積層を用いる場合には、Ｃｌ
2と、ＢＣｌ3の混合ガスをエッチングガスとして、第１
の非晶質半導体膜（アモルファスシリコン膜）、第２の
非晶質半導体膜（リンドープシリコン膜）、Ｔｉ膜とＡ
ｌ−Ｓｉ膜とＴｉ膜の積層膜とをエッチングすれば、同
様に、第１の非晶質半導体膜のみをテーパー形状とする
ことができる。
【００２９】また、上記図１５では、第２のフォトマス
クを用いたエッチングによってアイランド形状とする際
に第１の非晶質半導体膜の端部をテーパー形状とする例
を示したが、図２３に示すようにチャネルエッチ型のＴ
ＦＴにおいて、ゲート電極２０００と絶縁膜を介して重
なる第１の非晶質半導体膜２００１の一部を除去する工
程（チャネルエッチング）にも本発明を適用することが
できる。第３のフォトマスクを用い、同様に塩素系のエ
ッチングガスで金属層２００２ａ、第２の非晶質半導体
膜２００２ｂ、第１の非晶質半導体膜２００１のエッチ
ングを行えば、第１の非晶質半導体膜２００１のみをテ
ーパー形状とすることができ、後の工程で保護膜（パッ
シベーション膜）を形成する場合にカバレッジが良好と
なる。なお、２００３は画素電極であり、２００４はゲ
ート絶縁膜である。
クを用いたエッチングによってアイランド形状とする際
に第１の非晶質半導体膜の端部をテーパー形状とする例
を示したが、図２３に示すようにチャネルエッチ型のＴ
ＦＴにおいて、ゲート電極２０００と絶縁膜を介して重
なる第１の非晶質半導体膜２００１の一部を除去する工
程（チャネルエッチング）にも本発明を適用することが
できる。第３のフォトマスクを用い、同様に塩素系のエ
ッチングガスで金属層２００２ａ、第２の非晶質半導体
膜２００２ｂ、第１の非晶質半導体膜２００１のエッチ
ングを行えば、第１の非晶質半導体膜２００１のみをテ
ーパー形状とすることができ、後の工程で保護膜（パッ
シベーション膜）を形成する場合にカバレッジが良好と
なる。なお、２００３は画素電極であり、２００４はゲ
ート絶縁膜である。
【００３０】また、上記作製方法に関する構成におい
て、前記第８の工程において、前記導電膜、前記第２の
非晶質半導体膜、および前記第１の非晶質半導体膜の一
部は、塩素系ガスでエッチングすることを特徴としてい
る。
て、前記第８の工程において、前記導電膜、前記第２の
非晶質半導体膜、および前記第１の非晶質半導体膜の一
部は、塩素系ガスでエッチングすることを特徴としてい
る。
【００３１】また、図２３に示す構成も本発明の一つで
あり、絶縁表面上にゲート配線と、前記ゲート配線上に
ゲート絶縁膜と、前記ゲート絶縁膜上に非晶質半導体膜
と、前記非晶質半導体膜上にソース領域及びドレイン領
域と、前記ソース領域または前記ドレイン領域上にソー
ス配線または電極と、前記電極と一部接して重なる画素
電極を有し、前記非晶質半導体膜のうち、前記ゲート絶
縁膜を間に挟んで前記ゲート配線と重なり、且つ、前記
ソース領域または前記ドレイン領域と重ならない領域は
他の領域よりも膜厚が薄い領域であり、該領域の中央に
向かって膜厚が薄くなるテーパー形状を有していること
を特徴とする半導体装置である。
あり、絶縁表面上にゲート配線と、前記ゲート配線上に
ゲート絶縁膜と、前記ゲート絶縁膜上に非晶質半導体膜
と、前記非晶質半導体膜上にソース領域及びドレイン領
域と、前記ソース領域または前記ドレイン領域上にソー
ス配線または電極と、前記電極と一部接して重なる画素
電極を有し、前記非晶質半導体膜のうち、前記ゲート絶
縁膜を間に挟んで前記ゲート配線と重なり、且つ、前記
ソース領域または前記ドレイン領域と重ならない領域は
他の領域よりも膜厚が薄い領域であり、該領域の中央に
向かって膜厚が薄くなるテーパー形状を有していること
を特徴とする半導体装置である。
【００３２】また、上記構成において、前記テーパー形
状を有する領域は、５°〜４５°の範囲の角度を有する
ことを特徴としている。
状を有する領域は、５°〜４５°の範囲の角度を有する
ことを特徴としている。
【００３３】さらに、上記構成において、前記第１の非
晶質半導体膜の端部をテーパー形状としてもよくその角
度は、５°〜４５°の範囲であることを特徴としてい
る。
晶質半導体膜の端部をテーパー形状としてもよくその角
度は、５°〜４５°の範囲であることを特徴としてい
る。
【００３４】一方、比較例として第１の非晶質半導体膜
及び第２の非晶質半導体膜の端部を基板に対して垂直に
エッチングしたＴＦＴを図１６に示す。金属層１００６
ａのエッチングと非晶質半導体膜１００５、１００６ｂ
のエッチングとを別々とし、金属層１００６ａを選択的
にウエットエッチングした後、金属層をマスクとして第
１の非晶質半導体膜１００５、及び一導電型（ｎ型また
はｐ型）の不純物元素を含有する第２の非晶質半導体膜
１００６ｂを、ＣＦ4とＯ2の混合ガスによってドライエ
ッチングしており、第１の非晶質半導体膜１００５、及
び一導電型（ｎ型またはｐ型）の不純物元素を含有する
第２の非晶質半導体膜１００６ｂを同時にエッチングし
た。この際、第１の非晶質半導体膜１００５の端部の形
状、及び一導電型（ｎ型またはｐ型）の不純物元素を含
有する第２の非晶質半導体膜１００６ｂの端部の形状
は、ほぼ一致し、ＣＦ4とＯ2の混合ガスによって図１６
のように基板に対して垂直に形成される。そして、これ
らの膜の上に画素電極１００７を形成したＴＦＴとな
る。比較例での各エッチングにおいては、サイドエッチ
ング（アンダーカット）などが生じ、その後、成膜した
場合、段切れが生じる恐れがあった。
及び第２の非晶質半導体膜の端部を基板に対して垂直に
エッチングしたＴＦＴを図１６に示す。金属層１００６
ａのエッチングと非晶質半導体膜１００５、１００６ｂ
のエッチングとを別々とし、金属層１００６ａを選択的
にウエットエッチングした後、金属層をマスクとして第
１の非晶質半導体膜１００５、及び一導電型（ｎ型また
はｐ型）の不純物元素を含有する第２の非晶質半導体膜
１００６ｂを、ＣＦ4とＯ2の混合ガスによってドライエ
ッチングしており、第１の非晶質半導体膜１００５、及
び一導電型（ｎ型またはｐ型）の不純物元素を含有する
第２の非晶質半導体膜１００６ｂを同時にエッチングし
た。この際、第１の非晶質半導体膜１００５の端部の形
状、及び一導電型（ｎ型またはｐ型）の不純物元素を含
有する第２の非晶質半導体膜１００６ｂの端部の形状
は、ほぼ一致し、ＣＦ4とＯ2の混合ガスによって図１６
のように基板に対して垂直に形成される。そして、これ
らの膜の上に画素電極１００７を形成したＴＦＴとな
る。比較例での各エッチングにおいては、サイドエッチ
ング（アンダーカット）などが生じ、その後、成膜した
場合、段切れが生じる恐れがあった。
【００３５】上記図１６の構造では、第１の非晶質半導
体膜１００５の端部、一導電型（ｎ型またはｐ型）の不
純物元素を含有する第２の非晶質半導体膜１００６ｂ、
および金属層１００６ａの端部で、これら３層の段差形
状またはエッチング不良により画素電極１００７が正常
に成膜できないようなカバレージ不良が発生した。
体膜１００５の端部、一導電型（ｎ型またはｐ型）の不
純物元素を含有する第２の非晶質半導体膜１００６ｂ、
および金属層１００６ａの端部で、これら３層の段差形
状またはエッチング不良により画素電極１００７が正常
に成膜できないようなカバレージ不良が発生した。
【００３６】また、上記図１６の形状を作製するエッチ
ングでは、第１の非晶質半導体膜の端部近傍の絶縁膜１
００８もエッチングされてしまい絶縁膜の膜厚が変化す
る問題が生じた。
ングでは、第１の非晶質半導体膜の端部近傍の絶縁膜１
００８もエッチングされてしまい絶縁膜の膜厚が変化す
る問題が生じた。
【００３７】また、上記構成とは異なる本発明の他の構
成について以下に述べる。本発明は、導電膜の形成工程
から画素電極の形成工程を３枚のフォトマスクで行い、
画素電極のカバレージ不良を解決することを特徴とす
る。
成について以下に述べる。本発明は、導電膜の形成工程
から画素電極の形成工程を３枚のフォトマスクで行い、
画素電極のカバレージ不良を解決することを特徴とす
る。
【００３８】３枚のフォトマスクの特徴は、第１のフォ
トマスクは導電膜を形成するためのフォトマスク、第２
のフォトマスクは絶縁膜と、第１の非晶質半導体膜と、
一導電型（ｎ型またはｐ型）の不純物元素を含有する第
２の非晶質半導体膜を形成するためのフォトマスク、第
３のフォトマスクは画素電極、ソース領域、ドレイン領
域、ソース電極、ドレイン電極を形成、及びチャネルエ
ッチングするためのフォトマスクである。
トマスクは導電膜を形成するためのフォトマスク、第２
のフォトマスクは絶縁膜と、第１の非晶質半導体膜と、
一導電型（ｎ型またはｐ型）の不純物元素を含有する第
２の非晶質半導体膜を形成するためのフォトマスク、第
３のフォトマスクは画素電極、ソース領域、ドレイン領
域、ソース電極、ドレイン電極を形成、及びチャネルエ
ッチングするためのフォトマスクである。
【００３９】本明細書で開示する作製方法に関する他の
構成は、絶縁表面上にゲート配線を形成する第１の工程
と、前記絶縁表面と前記ゲート配線を覆う絶縁膜を形成
する第２の工程と、前記絶縁膜上に第１の非晶質半導体
膜を形成する第３の工程と、前記第１の非晶質半導体膜
上に一導電型の不純物元素を含有する第２の非晶質半導
体膜を形成する第４の工程と、前記第２の非晶質半導体
膜上に金属材料からなる導電膜を形成する第５の工程
と、前記絶縁膜、前記第１の非晶質半導体膜、前記第２
の非晶質半導体膜、および前記導電膜をエッチングし
て、前記第１の非晶質半導体膜の端部をテーパー形状に
形成する第６の工程と、前記導電膜上に透明導電膜を形
成する第７の工程と、前記透明導電膜、前記導電膜、前
記第２の非晶質半導体膜、および前記第１の非晶質半導
体膜の一部をエッチングして前記第１の非晶質半導体膜
の一部を露呈させ、前記透明導電膜からなる画素電極
と、前記導電膜からなるソース配線と、前記第２の非晶
質半導体膜からなるソース領域およびドレイン領域とを
形成する第８の工程とを有することを特徴とする半導体
装置の作製方法である。
構成は、絶縁表面上にゲート配線を形成する第１の工程
と、前記絶縁表面と前記ゲート配線を覆う絶縁膜を形成
する第２の工程と、前記絶縁膜上に第１の非晶質半導体
膜を形成する第３の工程と、前記第１の非晶質半導体膜
上に一導電型の不純物元素を含有する第２の非晶質半導
体膜を形成する第４の工程と、前記第２の非晶質半導体
膜上に金属材料からなる導電膜を形成する第５の工程
と、前記絶縁膜、前記第１の非晶質半導体膜、前記第２
の非晶質半導体膜、および前記導電膜をエッチングし
て、前記第１の非晶質半導体膜の端部をテーパー形状に
形成する第６の工程と、前記導電膜上に透明導電膜を形
成する第７の工程と、前記透明導電膜、前記導電膜、前
記第２の非晶質半導体膜、および前記第１の非晶質半導
体膜の一部をエッチングして前記第１の非晶質半導体膜
の一部を露呈させ、前記透明導電膜からなる画素電極
と、前記導電膜からなるソース配線と、前記第２の非晶
質半導体膜からなるソース領域およびドレイン領域とを
形成する第８の工程とを有することを特徴とする半導体
装置の作製方法である。
【００４０】本発明を用いたＴＦＴを図１７に示す。本
発明はカバレージ不良を改善するために第１の非晶質半
導体膜１８０１の端部をテーパー形状にした。第１の非
晶質半導体膜１８０１の端部をテーパー形状にするため
に、塩素系のエッチングガスを使用して、トータルで３
枚のフォトマスクで逆スタガ型のＴＦＴを作製した。こ
の際、第１の非晶質半導体膜１８０１の端部をテーパー
形状に作製でき、画素電極１８０３のカバレージ不良を
解決することが可能となる。
発明はカバレージ不良を改善するために第１の非晶質半
導体膜１８０１の端部をテーパー形状にした。第１の非
晶質半導体膜１８０１の端部をテーパー形状にするため
に、塩素系のエッチングガスを使用して、トータルで３
枚のフォトマスクで逆スタガ型のＴＦＴを作製した。こ
の際、第１の非晶質半導体膜１８０１の端部をテーパー
形状に作製でき、画素電極１８０３のカバレージ不良を
解決することが可能となる。
【００４１】ここで、第１の非晶質半導体膜のテーパー
形状の角度（テーパー角）は、基板表面と第１の非晶質
半導体膜の端部の傾斜部とのなす角度として定義する
（図２２（Ｂ））。図２２（Ａ）に示すように、第１の
非晶質半導体膜の端部のテーパー角はエッチング条件を
適宜選択することによって、５°〜４５°の範囲とする
ことができる。
形状の角度（テーパー角）は、基板表面と第１の非晶質
半導体膜の端部の傾斜部とのなす角度として定義する
（図２２（Ｂ））。図２２（Ａ）に示すように、第１の
非晶質半導体膜の端部のテーパー角はエッチング条件を
適宜選択することによって、５°〜４５°の範囲とする
ことができる。
【００４２】また、本発明を実施するためのエッチング
ガスは、塩素系のガスをエッチングガスとした。例え
ば、Ｃｌ2、ＢＣｌ3、ＨＣｌ、ＳｉＣｌ4から選ばれた
ガス、または前記ガスから複数選択した混合ガスをエッ
チングガスとすることができる。
ガスは、塩素系のガスをエッチングガスとした。例え
ば、Ｃｌ2、ＢＣｌ3、ＨＣｌ、ＳｉＣｌ4から選ばれた
ガス、または前記ガスから複数選択した混合ガスをエッ
チングガスとすることができる。
【００４３】塩素系ガスは、金属層１８０２ａに対する
エッチングレートと第２の非晶質半導体膜１８０２ｂに
対するエッチングレートはあまり差がないので端面がほ
ぼ一致するが、第１の非晶質半導体膜１００１のエッチ
ングレートと、一導電型（ｎ型またはｐ型）の不純物元
素を含有する第２の非晶質半導体膜１８０２ｂのエッチ
ングレートに大きな差を持っており、一導電型（ｎ型ま
たはｐ型）の不純物元素を含有する第２の非晶質半導体
膜のエッチングレートが、第１の非晶質半導体膜のエッ
チングレートより早いために、第１の非晶質半導体膜の
端部のみをテーパー形状にできる。
エッチングレートと第２の非晶質半導体膜１８０２ｂに
対するエッチングレートはあまり差がないので端面がほ
ぼ一致するが、第１の非晶質半導体膜１００１のエッチ
ングレートと、一導電型（ｎ型またはｐ型）の不純物元
素を含有する第２の非晶質半導体膜１８０２ｂのエッチ
ングレートに大きな差を持っており、一導電型（ｎ型ま
たはｐ型）の不純物元素を含有する第２の非晶質半導体
膜のエッチングレートが、第１の非晶質半導体膜のエッ
チングレートより早いために、第１の非晶質半導体膜の
端部のみをテーパー形状にできる。
【００４４】図１７に示した構成も本発明の一つであ
り、絶縁表面上にゲート配線と、前記ゲート配線上に絶
縁膜と、前記絶縁膜上に第１の非晶質半導体膜と、前記
第１の非晶質半導体膜上に一導電型の不純物元素を含有
する第２の非晶質半導体膜からなるソース領域及びドレ
イン領域と、前記ソース領域または前記ドレイン領域上
にソース配線または電極と、前記電極と一部接して重な
る画素電極とを有し、前記第１の非晶質半導体膜の端部
のみがテーパー形状であり、且つ、絶縁膜の端部と一致
しており、前記絶縁膜の端部は、ソース配線または電極
と一致していないことを特徴とする半導体装置である。
り、絶縁表面上にゲート配線と、前記ゲート配線上に絶
縁膜と、前記絶縁膜上に第１の非晶質半導体膜と、前記
第１の非晶質半導体膜上に一導電型の不純物元素を含有
する第２の非晶質半導体膜からなるソース領域及びドレ
イン領域と、前記ソース領域または前記ドレイン領域上
にソース配線または電極と、前記電極と一部接して重な
る画素電極とを有し、前記第１の非晶質半導体膜の端部
のみがテーパー形状であり、且つ、絶縁膜の端部と一致
しており、前記絶縁膜の端部は、ソース配線または電極
と一致していないことを特徴とする半導体装置である。
【００４５】尚、図１７では一導電型（ｎ型またはｐ
型）の不純物元素を含有する第２の非晶質半導体膜１８
０２ｂの端部と、金属層１８０２ａの端部とを基板に対
して垂直に形成したが、一導電型（ｎ型またはｐ型）の
不純物元素を含有する第２の非晶質半導体膜１８０２ｂ
の端部または金属層１８０２ａの端部はテーパー形状で
も良い。
型）の不純物元素を含有する第２の非晶質半導体膜１８
０２ｂの端部と、金属層１８０２ａの端部とを基板に対
して垂直に形成したが、一導電型（ｎ型またはｐ型）の
不純物元素を含有する第２の非晶質半導体膜１８０２ｂ
の端部または金属層１８０２ａの端部はテーパー形状で
も良い。
【００４６】ここでエッチング実験を行った。基板上
に、絶縁膜、第１の非晶質半導体膜、第２の非晶質半導
体膜、Ａｌ−Ｓｉ膜（Ｓｉを２ｗｔ％含むアルミニウム
膜）とを順次積層した後、選択的にレジストで覆い、Ｃ
ｌ2と、ＢＣｌ3の混合ガスを使用してエッチングを実際
に行い、その後の断面図を観察した図が図２０である。
図２０はＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ
Ｍｉｃｒｏｓｃｏｐｅ）写真であり、倍率は５万倍で
ある。Ｃｌ2と、ＢＣｌ3の混合ガスでエッチングするこ
とで、Ａｌ−Ｓｉ膜と、第２の非晶質半導体膜と、第１
の非晶質半導体膜とを同時にエッチングすることがで
き、さらに第１の非晶質半導体膜の端部のみをテーパー
形状にすることができる。また、図２０においては、第
１の非晶質半導体膜をマスクとして絶縁膜も除去した。
に、絶縁膜、第１の非晶質半導体膜、第２の非晶質半導
体膜、Ａｌ−Ｓｉ膜（Ｓｉを２ｗｔ％含むアルミニウム
膜）とを順次積層した後、選択的にレジストで覆い、Ｃ
ｌ2と、ＢＣｌ3の混合ガスを使用してエッチングを実際
に行い、その後の断面図を観察した図が図２０である。
図２０はＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ
Ｍｉｃｒｏｓｃｏｐｅ）写真であり、倍率は５万倍で
ある。Ｃｌ2と、ＢＣｌ3の混合ガスでエッチングするこ
とで、Ａｌ−Ｓｉ膜と、第２の非晶質半導体膜と、第１
の非晶質半導体膜とを同時にエッチングすることがで
き、さらに第１の非晶質半導体膜の端部のみをテーパー
形状にすることができる。また、図２０においては、第
１の非晶質半導体膜をマスクとして絶縁膜も除去した。
【００４７】また、上記図１７では、第２のフォトマス
クを用いたエッチングによってアイランド形状とする際
に第１の非晶質半導体膜の端部をテーパー形状とする例
を示したが、チャネルエッチ型のＴＦＴにおいて、ゲー
ト電極と絶縁膜を介して重なる第１の非晶質半導体膜の
一部を除去する工程（チャネルエッチング）にも本発明
を適用することができる。第３のフォトマスクを用い、
同様に塩素系のエッチングガスで金属層、第２の非晶質
半導体膜、第１の非晶質半導体膜、絶縁膜のエッチング
を行えば、第１の非晶質半導体膜のみをテーパー形状と
することができ、後の工程で保護膜（パッシベーション
膜）を形成する場合にカバレッジが良好となる。
クを用いたエッチングによってアイランド形状とする際
に第１の非晶質半導体膜の端部をテーパー形状とする例
を示したが、チャネルエッチ型のＴＦＴにおいて、ゲー
ト電極と絶縁膜を介して重なる第１の非晶質半導体膜の
一部を除去する工程（チャネルエッチング）にも本発明
を適用することができる。第３のフォトマスクを用い、
同様に塩素系のエッチングガスで金属層、第２の非晶質
半導体膜、第１の非晶質半導体膜、絶縁膜のエッチング
を行えば、第１の非晶質半導体膜のみをテーパー形状と
することができ、後の工程で保護膜（パッシベーション
膜）を形成する場合にカバレッジが良好となる。
【００４８】一方、比較例として第１の非晶質半導体膜
及び第２の非晶質半導体膜の端部を基板に対して垂直に
エッチングしたＴＦＴを図１８に示す。金属層１９０２
ａのエッチングと非晶質半導体膜１９０１、１９０２ｂ
のエッチングとを別々とし、金属層１９０２ａを選択的
にエッチングした後、第１の非晶質半導体膜１９０１、
及び一導電型（ｎ型またはｐ型）の不純物元素を含有す
る第２の非晶質半導体膜１９０２ｂをＣＦ4とＯ2の混合
ガスによってエッチングしており、第１の非晶質半導体
膜１９０１及び一導電型（ｎ型またはｐ型）の不純物元
素を含有する第２の非晶質半導体膜１９０２ｂを同時に
エッチングした。この際、第１の非晶質半導体膜１９０
１の端部の形状、及び一導電型（ｎ型またはｐ型）の不
純物元素を含有する第２の非晶質半導体膜１９０２ｂの
端部の形状は、図１８のように基板に対して垂直に形成
されていた。そして、これらの膜の上に画素電極を形成
した。
及び第２の非晶質半導体膜の端部を基板に対して垂直に
エッチングしたＴＦＴを図１８に示す。金属層１９０２
ａのエッチングと非晶質半導体膜１９０１、１９０２ｂ
のエッチングとを別々とし、金属層１９０２ａを選択的
にエッチングした後、第１の非晶質半導体膜１９０１、
及び一導電型（ｎ型またはｐ型）の不純物元素を含有す
る第２の非晶質半導体膜１９０２ｂをＣＦ4とＯ2の混合
ガスによってエッチングしており、第１の非晶質半導体
膜１９０１及び一導電型（ｎ型またはｐ型）の不純物元
素を含有する第２の非晶質半導体膜１９０２ｂを同時に
エッチングした。この際、第１の非晶質半導体膜１９０
１の端部の形状、及び一導電型（ｎ型またはｐ型）の不
純物元素を含有する第２の非晶質半導体膜１９０２ｂの
端部の形状は、図１８のように基板に対して垂直に形成
されていた。そして、これらの膜の上に画素電極を形成
した。
【００４９】上記の構造では、第１の非晶質半導体膜１
９０１の端部、一導電型（ｎ型またはｐ型）の不純物元
素を含有する第２の非晶質半導体膜１９０２ｂの端部、
金属層１９０２ａの端部、絶縁膜１９０４の端部で、こ
れら４層の膜厚により画素電極１９０３が正常に成膜で
きないようなカバレージ不良が発生した。
９０１の端部、一導電型（ｎ型またはｐ型）の不純物元
素を含有する第２の非晶質半導体膜１９０２ｂの端部、
金属層１９０２ａの端部、絶縁膜１９０４の端部で、こ
れら４層の膜厚により画素電極１９０３が正常に成膜で
きないようなカバレージ不良が発生した。
【００５０】
【発明の実施の形態】本発明を実施した半導体装置およ
びその作製方法を以下に説明する。
びその作製方法を以下に説明する。
【００５１】（実施の形態１）まず、基板上に導電膜を
全面に成膜し、第１のフォトリソグラフィー工程により
所望の形状に導電膜を形成する。この導電膜の材料とし
ては、Ｗ、ＷＳｉX、Ａｌ、Ｔｉ、Ｍｏ、Ｃｕ、Ｔａ、
Ｃｒ、Ｎｉ、またはＭｏから選ばれた元素、または前記
元素を主成分とする合金材料もしくは化合物材料を主成
分とする膜またはそれらの積層膜が挙げられる。この導
電膜は後にエッチングしてゲート電極またはゲート配線
または保持容量配線となる。
全面に成膜し、第１のフォトリソグラフィー工程により
所望の形状に導電膜を形成する。この導電膜の材料とし
ては、Ｗ、ＷＳｉX、Ａｌ、Ｔｉ、Ｍｏ、Ｃｕ、Ｔａ、
Ｃｒ、Ｎｉ、またはＭｏから選ばれた元素、または前記
元素を主成分とする合金材料もしくは化合物材料を主成
分とする膜またはそれらの積層膜が挙げられる。この導
電膜は後にエッチングしてゲート電極またはゲート配線
または保持容量配線となる。
【００５２】次に、全面に絶縁膜を成膜する。この絶縁
膜は後にゲート絶縁膜として機能する。次いで、絶縁膜
上に第１の非晶質半導体膜（代表的にはアモルファスシ
リコン膜）と、一導電型（ｎ型またはｐ型）の不純物元
素を含有する第２の非晶質半導体膜と、金属材料（Ａ
ｌ、Ｔｉ、Ｍｏ、Ｃｕ、Ｔａ、Ｃｒ、Ｎｉ、またはＭｏ
を主成分とする金属材料）からなる導電膜とを積層す
る。ここでは、Ａｌを主成分とする導電膜を形成する。
膜は後にゲート絶縁膜として機能する。次いで、絶縁膜
上に第１の非晶質半導体膜（代表的にはアモルファスシ
リコン膜）と、一導電型（ｎ型またはｐ型）の不純物元
素を含有する第２の非晶質半導体膜と、金属材料（Ａ
ｌ、Ｔｉ、Ｍｏ、Ｃｕ、Ｔａ、Ｃｒ、Ｎｉ、またはＭｏ
を主成分とする金属材料）からなる導電膜とを積層す
る。ここでは、Ａｌを主成分とする導電膜を形成する。
【００５３】次に、第２のフォトリソグラフィー工程に
より前記第１の非晶質半導体膜と、前記一導電型（ｎ型
またはｐ型）の不純物元素を含有する第２の非晶質半導
体膜と、金属材料からなる導電膜との積層膜の不要な部
分をエッチングで除去する。ここではエッチングガスを
変えることなく、第１の非晶質半導体膜、第２の非晶質
半導体膜、および導電膜をエッチングする。この際、塩
素系のガス、例えばＣｌ2と、ＢＣｌ3の混合ガスをエッ
チングガスとしてエッチングを行うことにより、金属材
料（Ａｌ）からなる導電膜の端部と、一導電型（ｎ型ま
たはｐ型）の不純物元素を含有する第２の非晶質半導体
膜の端部とが基板に対して垂直にエッチングされ、第１
の非晶質半導体膜の端部はテーパー形状になる。尚、一
導電型（ｎ型またはｐ型）の不純物元素を含有する第２
の非晶質半導体膜の端部はテーパー形状にしても良い。
より前記第１の非晶質半導体膜と、前記一導電型（ｎ型
またはｐ型）の不純物元素を含有する第２の非晶質半導
体膜と、金属材料からなる導電膜との積層膜の不要な部
分をエッチングで除去する。ここではエッチングガスを
変えることなく、第１の非晶質半導体膜、第２の非晶質
半導体膜、および導電膜をエッチングする。この際、塩
素系のガス、例えばＣｌ2と、ＢＣｌ3の混合ガスをエッ
チングガスとしてエッチングを行うことにより、金属材
料（Ａｌ）からなる導電膜の端部と、一導電型（ｎ型ま
たはｐ型）の不純物元素を含有する第２の非晶質半導体
膜の端部とが基板に対して垂直にエッチングされ、第１
の非晶質半導体膜の端部はテーパー形状になる。尚、一
導電型（ｎ型またはｐ型）の不純物元素を含有する第２
の非晶質半導体膜の端部はテーパー形状にしても良い。
【００５４】ここでは、後にソース電極またはドレイン
電極となる導電膜としてＡｌを主成分とする導電材料を
用いたため、Ｃｌ2と、ＢＣｌ3の混合ガスをエッチング
ガスとしてエッチングを行ったが、特に限定されず、Ｔ
ｉを含む材料であれば同じ混合ガスを用いて第１の非晶
質半導体膜の端部をテーパー形状とすることができる。
また、導電膜としてＴａを主成分とする導電材料を用い
た場合には、Ｃｌ2ガス、またはＣｌ2ガスとＣＦ4ガス
との混合ガスを用いれば第１の非晶質半導体膜の端部を
テーパー形状とすることができる。また、導電膜として
Ｗを主成分とする導電材料を用いた場合には、Ｃｌ2ガ
スとＣＦ4ガスとＯ2ガスとの混合ガス、Ｃｌ2ガスとＳ
Ｆ4ガスとＯ2ガスとの混合ガスを用いれば第１の非晶質
半導体膜の端部をテーパー形状とすることができる。
電極となる導電膜としてＡｌを主成分とする導電材料を
用いたため、Ｃｌ2と、ＢＣｌ3の混合ガスをエッチング
ガスとしてエッチングを行ったが、特に限定されず、Ｔ
ｉを含む材料であれば同じ混合ガスを用いて第１の非晶
質半導体膜の端部をテーパー形状とすることができる。
また、導電膜としてＴａを主成分とする導電材料を用い
た場合には、Ｃｌ2ガス、またはＣｌ2ガスとＣＦ4ガス
との混合ガスを用いれば第１の非晶質半導体膜の端部を
テーパー形状とすることができる。また、導電膜として
Ｗを主成分とする導電材料を用いた場合には、Ｃｌ2ガ
スとＣＦ4ガスとＯ2ガスとの混合ガス、Ｃｌ2ガスとＳ
Ｆ4ガスとＯ2ガスとの混合ガスを用いれば第１の非晶質
半導体膜の端部をテーパー形状とすることができる。
【００５５】次に、第２のレジストマスクを除去した
後、シャドーマスクを用いてレジストマスクを形成し、
端子部のパット部分を覆っている絶縁膜を選択的に除去
する。
後、シャドーマスクを用いてレジストマスクを形成し、
端子部のパット部分を覆っている絶縁膜を選択的に除去
する。
【００５６】次に、全面に透明導電膜からなる導電膜を
成膜する。この透明導電膜としては、ＩＴＯ（酸化イン
ジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金
（Ｉｎ 2Ｏ3―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等が挙げら
れる。
成膜する。この透明導電膜としては、ＩＴＯ（酸化イン
ジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金
（Ｉｎ 2Ｏ3―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等が挙げら
れる。
【００５７】本実施例では画素電極として透明導電膜を
用いた透過型の表示装置の例を示したが、反射性の高い
金属材料、例えばＡｌまたはＡｇを主成分とする材料を
用いれば、反射型の表示装置を完成させることもでき
る。
用いた透過型の表示装置の例を示したが、反射性の高い
金属材料、例えばＡｌまたはＡｇを主成分とする材料を
用いれば、反射型の表示装置を完成させることもでき
る。
【００５８】次に、第３のフォトリソグラフィー工程に
より、前記透明導電膜と、金属材料からなる導電膜と、
一導電型（ｎ型またはｐ型）の不純物元素を含有する第
２の非晶質半導体膜と、第１の非晶質半導体膜の一部を
除去して、第２の非晶質半導体膜からなるソース領域と
ドレイン領域を形成し、同時に金属材料からなる導電膜
でソース配線と、透明導電膜からなる画素電極も形成す
る。
より、前記透明導電膜と、金属材料からなる導電膜と、
一導電型（ｎ型またはｐ型）の不純物元素を含有する第
２の非晶質半導体膜と、第１の非晶質半導体膜の一部を
除去して、第２の非晶質半導体膜からなるソース領域と
ドレイン領域を形成し、同時に金属材料からなる導電膜
でソース配線と、透明導電膜からなる画素電極も形成す
る。
【００５９】また、第３のフォトリソグラフィー工程
で、塩素系のガス、例えばＣｌ2と、ＢＣｌ3の混合ガス
をエッチングガスとしてエッチングを行えば、図２３に
示すようにチャネル形成領域となる部分をテーパー形状
とすることができる。
で、塩素系のガス、例えばＣｌ2と、ＢＣｌ3の混合ガス
をエッチングガスとしてエッチングを行えば、図２３に
示すようにチャネル形成領域となる部分をテーパー形状
とすることができる。
【００６０】以上のように３回のフォトリソグラフィー
工程により、図１５に示すような第１の非晶質半導体膜
の端部がテーパー形状になっている画素ＴＦＴと、金属
材料からなるソース配線と、保持容量と、端子部を有す
る半導体装置を作製することができる。
工程により、図１５に示すような第１の非晶質半導体膜
の端部がテーパー形状になっている画素ＴＦＴと、金属
材料からなるソース配線と、保持容量と、端子部を有す
る半導体装置を作製することができる。
【００６１】（実施の形態２）まず、基板上に導電膜を
全面に成膜して、第１のフォトリソグラフィー工程によ
り所望の形状に導電膜を形成する。この導電膜は後にエ
ッチングしてゲート電極またはゲート配線または保持容
量配線となる。
全面に成膜して、第１のフォトリソグラフィー工程によ
り所望の形状に導電膜を形成する。この導電膜は後にエ
ッチングしてゲート電極またはゲート配線または保持容
量配線となる。
【００６２】次に、全面に絶縁膜を成膜する。この絶縁
膜は後にゲート絶縁膜として機能する。次いで、前記絶
縁膜上に第１の非晶質半導体膜（代表的にはアモルファ
スシリコン膜）と、一導電型（ｎ型またはｐ型）の不純
物元素を含有する第２の非晶質半導体膜と、金属材料
（Ａｌ、Ｔｉ、Ｍｏ、Ｃｕ、Ｔａ、Ｃｒ、Ｎｉ、または
Ｍｏを主成分とする金属材料）からなる導電膜とを積層
する。
膜は後にゲート絶縁膜として機能する。次いで、前記絶
縁膜上に第１の非晶質半導体膜（代表的にはアモルファ
スシリコン膜）と、一導電型（ｎ型またはｐ型）の不純
物元素を含有する第２の非晶質半導体膜と、金属材料
（Ａｌ、Ｔｉ、Ｍｏ、Ｃｕ、Ｔａ、Ｃｒ、Ｎｉ、または
Ｍｏを主成分とする金属材料）からなる導電膜とを積層
する。
【００６３】次に、第２のフォトリソグラフィー工程に
より前記第１の非晶質半導体膜と、前記一導電型（ｎ型
またはｐ型）の不純物元素を含有する第２の非晶質半導
体膜と、金属材料からなる導電膜との積層膜の不要な部
分をエッチングで除去する。ここではエッチングガスを
変えることなく、第１の非晶質半導体膜、第２の非晶質
半導体膜、および導電膜をエッチングする。この際、塩
素系のガス、例えばＣｌ2と、ＢＣｌ3の混合ガスをエッ
チングガスとしてエッチングを行うことにより、金属材
料からなる導電膜の端部と、一導電型（ｎ型またはｐ
型）の不純物元素を含有する第２の非晶質半導体膜の端
部とが基板に対して垂直にエッチングされ、第１の非晶
質半導体膜の端部はテーパー形状になる。尚、一導電型
（ｎ型またはｐ型）の不純物元素を含有する第２の非晶
質半導体膜の端部はテーパー形状にしても良い。
より前記第１の非晶質半導体膜と、前記一導電型（ｎ型
またはｐ型）の不純物元素を含有する第２の非晶質半導
体膜と、金属材料からなる導電膜との積層膜の不要な部
分をエッチングで除去する。ここではエッチングガスを
変えることなく、第１の非晶質半導体膜、第２の非晶質
半導体膜、および導電膜をエッチングする。この際、塩
素系のガス、例えばＣｌ2と、ＢＣｌ3の混合ガスをエッ
チングガスとしてエッチングを行うことにより、金属材
料からなる導電膜の端部と、一導電型（ｎ型またはｐ
型）の不純物元素を含有する第２の非晶質半導体膜の端
部とが基板に対して垂直にエッチングされ、第１の非晶
質半導体膜の端部はテーパー形状になる。尚、一導電型
（ｎ型またはｐ型）の不純物元素を含有する第２の非晶
質半導体膜の端部はテーパー形状にしても良い。
【００６４】次に、前記第１の非晶質半導体膜や前記一
導電型（ｎ型またはｐ型）の不純物元素を含有する第２
の非晶質半導体膜のエッチングで使用した第２のフォト
マスクをそのまま使用して前記絶縁膜の不要な部分をエ
ッチングして除去する。
導電型（ｎ型またはｐ型）の不純物元素を含有する第２
の非晶質半導体膜のエッチングで使用した第２のフォト
マスクをそのまま使用して前記絶縁膜の不要な部分をエ
ッチングして除去する。
【００６５】次に、全面に透明導電膜からなる導電膜を
成膜する。この透明導電膜としては、ＩＴＯ（酸化イン
ジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金
（Ｉｎ 2Ｏ3―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等が挙げら
れる。
成膜する。この透明導電膜としては、ＩＴＯ（酸化イン
ジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金
（Ｉｎ 2Ｏ3―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等が挙げら
れる。
【００６６】次に、第３のフォトリソグラフィー工程に
より、前記透明導電膜と、金属材料からなる導電膜と、
一導電型（ｎ型またはｐ型）の不純物元素を含有する第
２の非晶質半導体膜と、第１の非晶質半導体膜の一部を
除去して、ゲート電極のソース領域とドレイン領域を形
成し、同時に金属材料からなる導電膜でソース配線と、
透明導電膜からなる画素電極も形成する。
より、前記透明導電膜と、金属材料からなる導電膜と、
一導電型（ｎ型またはｐ型）の不純物元素を含有する第
２の非晶質半導体膜と、第１の非晶質半導体膜の一部を
除去して、ゲート電極のソース領域とドレイン領域を形
成し、同時に金属材料からなる導電膜でソース配線と、
透明導電膜からなる画素電極も形成する。
【００６７】以上のように３回のフォトリソグラフィー
工程により、図１７に示すような第１の非晶質半導体膜
の端部がテーパー形状になっている画素ＴＦＴと、ソー
ス配線と、保持容量と、端子部を有する半導体装置を作
製することができる。
工程により、図１７に示すような第１の非晶質半導体膜
の端部がテーパー形状になっている画素ＴＦＴと、ソー
ス配線と、保持容量と、端子部を有する半導体装置を作
製することができる。
【００６８】以上の構成からなる本発明について、以下
に示す実施例でさらに詳細な説明を行うこととする。
に示す実施例でさらに詳細な説明を行うこととする。
【００６９】
【実施例】［実施例１］本発明の実施例を図１〜図４に
基づいて説明する。本実施例では液晶表示装置の作製方
法を示し、基板上に画素部のＴＦＴを逆スタガ型で作製
し、前記ＴＦＴに接続する保持容量を作製する方法につ
いて、工程に従って詳細に説明する。また、図２〜図４
には、他の基板に設けた回路の配線と電気的に接続する
ために前記基板の端部に設けられた端子部（端子電極）
をＴＦＴ作製工程に同時に示した。尚、図２〜図４の断
面図は図１の鎖線Ａ〜Ａ’の断面である。
基づいて説明する。本実施例では液晶表示装置の作製方
法を示し、基板上に画素部のＴＦＴを逆スタガ型で作製
し、前記ＴＦＴに接続する保持容量を作製する方法につ
いて、工程に従って詳細に説明する。また、図２〜図４
には、他の基板に設けた回路の配線と電気的に接続する
ために前記基板の端部に設けられた端子部（端子電極）
をＴＦＴ作製工程に同時に示した。尚、図２〜図４の断
面図は図１の鎖線Ａ〜Ａ’の断面である。
【００７０】最初に、透光性を有する基板２００を用い
て表示装置を作製する。用いることのできる基板とし
て、コーニング社の＃７０５９ガラスや＃１７３７ガラ
スなどに代表されるバリウムホウケイ酸ガラスやアルミ
ノホウケイ酸ガラスなどのガラス基板を用いることがで
きる。さらに他の基板として、石英基板、プラスチック
基板などの透光性基板を用いることもできる。
て表示装置を作製する。用いることのできる基板とし
て、コーニング社の＃７０５９ガラスや＃１７３７ガラ
スなどに代表されるバリウムホウケイ酸ガラスやアルミ
ノホウケイ酸ガラスなどのガラス基板を用いることがで
きる。さらに他の基板として、石英基板、プラスチック
基板などの透光性基板を用いることもできる。
【００７１】上記基板２００上に導電層を基板全面に形
成した後、第１のフォトリソグラフィー工程を行い、レ
ジストマスクを形成し、エッチングにより不要な部分を
除去してゲート電極２０２，２０３、保持容量配線２０
４、端子部２０１を形成する。（図２（Ａ））
成した後、第１のフォトリソグラフィー工程を行い、レ
ジストマスクを形成し、エッチングにより不要な部分を
除去してゲート電極２０２，２０３、保持容量配線２０
４、端子部２０１を形成する。（図２（Ａ））
【００７２】上記の電極の材料としては、チタン（Ｔ
ｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブ
デン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から
選ばれた元素、前記元素を成分とする合金、または前記
元素を成分とする窒化物で形成する。さらに、チタン
（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モ
リブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）
から選ばれた元素、前記元素を成分とする合金、または
前記元素を成分とする窒化物から複数選択して、それを
積層することもできる。
ｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブ
デン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から
選ばれた元素、前記元素を成分とする合金、または前記
元素を成分とする窒化物で形成する。さらに、チタン
（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モ
リブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）
から選ばれた元素、前記元素を成分とする合金、または
前記元素を成分とする窒化物から複数選択して、それを
積層することもできる。
【００７３】さらに、大画面に適用するには、ゲート電
極を含むゲート配線２０２，２０３と容量配線２０４、
端子部の端子２０１は低抵抗導電性材料で形成すること
が望ましいので、アルミニウム（Ａｌ）、銅（Ｃｕ）、
銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）等や、前記元素
を成分とする合金を用いることができる。しかし、アル
ミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）では耐熱性
や、腐蝕しやすい等問題があるので耐熱性導電性材料と
組み合わせて形成することもできる。
極を含むゲート配線２０２，２０３と容量配線２０４、
端子部の端子２０１は低抵抗導電性材料で形成すること
が望ましいので、アルミニウム（Ａｌ）、銅（Ｃｕ）、
銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）等や、前記元素
を成分とする合金を用いることができる。しかし、アル
ミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）では耐熱性
や、腐蝕しやすい等問題があるので耐熱性導電性材料と
組み合わせて形成することもできる。
【００７４】次に、絶縁膜２０７を全面に成膜する。絶
縁膜は窒化シリコン膜を用い、膜厚を５０〜２００ｎｍ
とし、好ましくは１５０ｎｍの厚さで形成する。尚、ゲ
ート絶縁膜は窒化シリコン膜に限定されるものではなく
酸化シリコン膜、酸化窒化シリコン膜、酸化タンタル膜
などの絶縁膜を用いることもできる。（図２（Ｂ））
縁膜は窒化シリコン膜を用い、膜厚を５０〜２００ｎｍ
とし、好ましくは１５０ｎｍの厚さで形成する。尚、ゲ
ート絶縁膜は窒化シリコン膜に限定されるものではなく
酸化シリコン膜、酸化窒化シリコン膜、酸化タンタル膜
などの絶縁膜を用いることもできる。（図２（Ｂ））
【００７５】次に、絶縁膜２０７上に、５０〜２００ｎ
ｍ好ましくは１００〜１５０ｎｍの膜厚で第１の非晶質
半導体膜２０６を、プラズマＣＶＤ法やスパッタ法など
の公知の方法で全面に成膜する。代表的には非晶質シリ
コン（ａ−Ｓｉ）膜を１００ｎｍの膜厚で成膜する。ま
た、この第１の非晶質半導体膜２０６には、微結晶半導
体膜、非晶質シリコンゲルマニウム、非晶質シリコンカ
ーバイトなどの非晶質構造を有する化合物半導体膜を使
用することもできる。（図２（Ｂ））
ｍ好ましくは１００〜１５０ｎｍの膜厚で第１の非晶質
半導体膜２０６を、プラズマＣＶＤ法やスパッタ法など
の公知の方法で全面に成膜する。代表的には非晶質シリ
コン（ａ−Ｓｉ）膜を１００ｎｍの膜厚で成膜する。ま
た、この第１の非晶質半導体膜２０６には、微結晶半導
体膜、非晶質シリコンゲルマニウム、非晶質シリコンカ
ーバイトなどの非晶質構造を有する化合物半導体膜を使
用することもできる。（図２（Ｂ））
【００７６】次に、一導電型（ｎ型またはｐ型）の不純
物元素を含有する第２の非晶質半導体膜２０５ａを５０
〜２００ｎｍの厚さで形成する。一導電型（ｎ型または
ｐ型）の不純物元素を含有する第２の非晶質半導体膜２
０５ａは、プラズマＣＶＤ法やスパッタ法などの公知の
方法で全面に成膜する。本実施例では、リン（Ｐ）が添
加されたシリコンターゲットを用いてｎ型の不純物元素
を含有する第２の非晶質半導体膜２０５ａを成膜した。
あるいは、シリコンターゲットを用い、リンを含む雰囲
気中でスパッタリングを行い成膜しても良い。あるい
は、ｎ型を付与する不純物元素を含む第２の非晶質半導
体膜を水素化微結晶シリコン膜で形成しても良い。さら
に、スパッタ法などを用いて金属材料からなる導電膜２
０５ｂを５０〜２００ｎｍの厚さで形成する。（図２
（Ｂ））
物元素を含有する第２の非晶質半導体膜２０５ａを５０
〜２００ｎｍの厚さで形成する。一導電型（ｎ型または
ｐ型）の不純物元素を含有する第２の非晶質半導体膜２
０５ａは、プラズマＣＶＤ法やスパッタ法などの公知の
方法で全面に成膜する。本実施例では、リン（Ｐ）が添
加されたシリコンターゲットを用いてｎ型の不純物元素
を含有する第２の非晶質半導体膜２０５ａを成膜した。
あるいは、シリコンターゲットを用い、リンを含む雰囲
気中でスパッタリングを行い成膜しても良い。あるい
は、ｎ型を付与する不純物元素を含む第２の非晶質半導
体膜を水素化微結晶シリコン膜で形成しても良い。さら
に、スパッタ法などを用いて金属材料からなる導電膜２
０５ｂを５０〜２００ｎｍの厚さで形成する。（図２
（Ｂ））
【００７７】次に、第２のフォトリソグラフィー工程を
行い、レジストマスク２０８を形成し、エッチングによ
って導電膜、第１の非晶質半導体膜、および第２の非晶
質半導体膜を選択的に除去し、第１の非晶質半導体膜２
０９、一導電型（ｎ型またはｐ型）の不純物元素を含有
する第２の非晶質半導体膜２１０ａ、および導電膜２１
０ｂを所望の形状に形成する。本実施例では、Ｃｌ2＝
４０ｓｃｃｍとＢＣｌ3＝４０ｓｃｃｍの混合ガスをエ
ッチングガスとしたドライエッチングにより、第１の非
晶質半導体膜２０９、一導電型（ｎ型またはｐ型）の不
純物元素を含有する第２の非晶質半導体膜２１０ａ、導
電膜２１０ｂを形成した。この際、膜の端部の形状は、
導電膜２１０ｂの端部、および一導電型（ｎ型またはｐ
型）の不純物元素を含有する第２の非晶質半導体膜２１
０ａの端部が基板に対して垂直で、第１の非晶質半導体
膜２０９の端部がテーパー形状になり、この時のテーパ
ー角は５°〜４５°の範囲となっている。（図２
（Ｃ））
行い、レジストマスク２０８を形成し、エッチングによ
って導電膜、第１の非晶質半導体膜、および第２の非晶
質半導体膜を選択的に除去し、第１の非晶質半導体膜２
０９、一導電型（ｎ型またはｐ型）の不純物元素を含有
する第２の非晶質半導体膜２１０ａ、および導電膜２１
０ｂを所望の形状に形成する。本実施例では、Ｃｌ2＝
４０ｓｃｃｍとＢＣｌ3＝４０ｓｃｃｍの混合ガスをエ
ッチングガスとしたドライエッチングにより、第１の非
晶質半導体膜２０９、一導電型（ｎ型またはｐ型）の不
純物元素を含有する第２の非晶質半導体膜２１０ａ、導
電膜２１０ｂを形成した。この際、膜の端部の形状は、
導電膜２１０ｂの端部、および一導電型（ｎ型またはｐ
型）の不純物元素を含有する第２の非晶質半導体膜２１
０ａの端部が基板に対して垂直で、第１の非晶質半導体
膜２０９の端部がテーパー形状になり、この時のテーパ
ー角は５°〜４５°の範囲となっている。（図２
（Ｃ））
【００７８】尚、一導電型（ｎ型またはｐ型）の不純物
元素を含有する第２の非晶質半導体膜２１０ａの端部は
テーパー形状にしても良い。そして、本実施例のエッチ
ングガスは、Ｃｌ2＝４０ｓｃｃｍと、ＢＣｌ3＝４０ｓ
ｃｃｍの混合ガスをエッチングガスとしたが、図２
（Ｃ）の形状を有したＴＦＴが作製できるなら、例え
ば、Ｃｌ2、ＢＣｌ3、ＨＣｌ、ＳｉＣｌ4から選ばれた
ガス、または前記ガスから複数選択した混合ガスをエッ
チングガスとすることができ、エッチングガスは前記混
合ガスの組成には限らない。
元素を含有する第２の非晶質半導体膜２１０ａの端部は
テーパー形状にしても良い。そして、本実施例のエッチ
ングガスは、Ｃｌ2＝４０ｓｃｃｍと、ＢＣｌ3＝４０ｓ
ｃｃｍの混合ガスをエッチングガスとしたが、図２
（Ｃ）の形状を有したＴＦＴが作製できるなら、例え
ば、Ｃｌ2、ＢＣｌ3、ＨＣｌ、ＳｉＣｌ4から選ばれた
ガス、または前記ガスから複数選択した混合ガスをエッ
チングガスとすることができ、エッチングガスは前記混
合ガスの組成には限らない。
【００７９】次に、レジストマスク２０８を除去した
後、シャドーマスクを用いてレジストマスクを形成し、
端子部のパット部分を覆っている絶縁膜２０７を選択的
に除去して絶縁膜３０１を形成した後、レジストマスク
を除去する。（図３（Ａ））また、シャドーマスクに代
えてスクリーン印刷法によりレジストマスクを形成して
エッチングマスクとすることもできる。
後、シャドーマスクを用いてレジストマスクを形成し、
端子部のパット部分を覆っている絶縁膜２０７を選択的
に除去して絶縁膜３０１を形成した後、レジストマスク
を除去する。（図３（Ａ））また、シャドーマスクに代
えてスクリーン印刷法によりレジストマスクを形成して
エッチングマスクとすることもできる。
【００８０】次に、全面に透明導電膜からなる導電膜３
０２を成膜する。（図３（Ｂ））この導電膜３０２の材
料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジウム酸
化スズ合金（Ｉｎ2Ｏ3―ＳｎＯ2、ＩＴＯと略記する）
などスパッタ法や真空蒸着法などを用いて形成する。
０２を成膜する。（図３（Ｂ））この導電膜３０２の材
料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジウム酸
化スズ合金（Ｉｎ2Ｏ3―ＳｎＯ2、ＩＴＯと略記する）
などスパッタ法や真空蒸着法などを用いて形成する。
【００８１】次に、第３のフォトリソグラフィー工程を
行い、レジストマスク４０３を形成し、エッチングによ
り不要な部分を除去して、透明導電膜からなる画素電極
４０５を形成し、ソース配線４０２とドレイン電極４０
４とを形成し、さらに第１の非晶質半導体膜の一部を露
呈させる。（図４（Ａ））透明導電膜からなる導電膜の
エッチング処理は塩酸系の溶液により行い、画素電極４
０５を形成した後、エッチングガスを適宜変更して金属
層、第２の非晶質半導体膜をそれぞれエッチングする。
なお、上記第３のフォトリソグラフィー工程ではソース
領域とドレイン領域とを完全に分離するためにオーバー
エッチングを行い、第１の非晶質半導体膜の一部も除去
する。第１の非晶質半導体膜のうち、除去された領域
は、チャネルが形成される。
行い、レジストマスク４０３を形成し、エッチングによ
り不要な部分を除去して、透明導電膜からなる画素電極
４０５を形成し、ソース配線４０２とドレイン電極４０
４とを形成し、さらに第１の非晶質半導体膜の一部を露
呈させる。（図４（Ａ））透明導電膜からなる導電膜の
エッチング処理は塩酸系の溶液により行い、画素電極４
０５を形成した後、エッチングガスを適宜変更して金属
層、第２の非晶質半導体膜をそれぞれエッチングする。
なお、上記第３のフォトリソグラフィー工程ではソース
領域とドレイン領域とを完全に分離するためにオーバー
エッチングを行い、第１の非晶質半導体膜の一部も除去
する。第１の非晶質半導体膜のうち、除去された領域
は、チャネルが形成される。
【００８２】また、第２のフォトリソグラフィー工程と
同様に、この第３のフォトリソグラフィー工程におい
て、塩素系のガスを用いて一度に金属層、第２の非晶質
半導体膜、および第１の非晶質半導体膜の一部をエッチ
ングしてもよい。その場合、第１の非晶質半導体膜のう
ち、エッチングされた領域は、ゲート絶縁膜を間に挟ん
で前記ゲート配線と重なり、且つ、前記ソース領域また
は前記ドレイン領域と重ならない領域である。第１の非
晶質半導体膜のうち、ゲート絶縁膜を間に挟んで前記ゲ
ート配線と重なる領域をチャネル形成領域（バックチャ
ネル部）と呼ぶ。また、第１の非晶質半導体膜のうち、
エッチングされた領域は、該領域の中央に向かって膜厚
が薄くなるテーパー形状を有する形状となる。従って、
チャネル形成領域において段差のないチャネルエッチ型
のＴＦＴを作製することができる。
同様に、この第３のフォトリソグラフィー工程におい
て、塩素系のガスを用いて一度に金属層、第２の非晶質
半導体膜、および第１の非晶質半導体膜の一部をエッチ
ングしてもよい。その場合、第１の非晶質半導体膜のう
ち、エッチングされた領域は、ゲート絶縁膜を間に挟ん
で前記ゲート配線と重なり、且つ、前記ソース領域また
は前記ドレイン領域と重ならない領域である。第１の非
晶質半導体膜のうち、ゲート絶縁膜を間に挟んで前記ゲ
ート配線と重なる領域をチャネル形成領域（バックチャ
ネル部）と呼ぶ。また、第１の非晶質半導体膜のうち、
エッチングされた領域は、該領域の中央に向かって膜厚
が薄くなるテーパー形状を有する形状となる。従って、
チャネル形成領域において段差のないチャネルエッチ型
のＴＦＴを作製することができる。
【００８３】次に、レジストマスク４０１を除去した。
この状態の断面図を図４（Ｂ）に示した。
この状態の断面図を図４（Ｂ）に示した。
【００８４】以上のように３回のフォトリソグラフィー
工程により、ソース配線４０２と、逆スタガ型の画素Ｔ
ＦＴ４０７と、保持容量４０８と、端子部４０９で構成
されたアクティブマトリクス基板を得ることができ、以
降の工程は公知の技術を用いて、配向膜の形成、ラビン
グ処理、対向基板を貼り付け、液晶の注入、封止、ＦＰ
Ｃの貼り付け、偏光板やカラーフィルターの貼りつけ、
バックライトの組み込みなどを行い、透過型の液晶表示
装置を完成させることができる。
工程により、ソース配線４０２と、逆スタガ型の画素Ｔ
ＦＴ４０７と、保持容量４０８と、端子部４０９で構成
されたアクティブマトリクス基板を得ることができ、以
降の工程は公知の技術を用いて、配向膜の形成、ラビン
グ処理、対向基板を貼り付け、液晶の注入、封止、ＦＰ
Ｃの貼り付け、偏光板やカラーフィルターの貼りつけ、
バックライトの組み込みなどを行い、透過型の液晶表示
装置を完成させることができる。
【００８５】また、必要があれば、窒化シリコン膜また
は酸化窒化シリコン膜などからなる保護膜を形成しても
よい。ただし、ＦＰＣなどと接続させる端子電極上には
設けないようにする。
は酸化窒化シリコン膜などからなる保護膜を形成しても
よい。ただし、ＦＰＣなどと接続させる端子電極上には
設けないようにする。
【００８６】尚、本実施例により得られる非晶質半導体
膜で活性層を形成したＴＦＴは、電界効果移動度が小さ
く１ｃｍ2／Ｖｓｅｃ程度しか得られていない。そのた
めに、画像表示を行うための駆動回路はＩＣチップで形
成され、ＴＡＢ（ＴａｐｅＡｕｔｏｍａｔｅｄ Ｂｏｎ
ｄｉｎｇ）方式やＣＯＧ（Ｃｈｉｐ ｏｎ ｇｌａｓ
ｓ）方式で実装されている。
膜で活性層を形成したＴＦＴは、電界効果移動度が小さ
く１ｃｍ2／Ｖｓｅｃ程度しか得られていない。そのた
めに、画像表示を行うための駆動回路はＩＣチップで形
成され、ＴＡＢ（ＴａｐｅＡｕｔｏｍａｔｅｄ Ｂｏｎ
ｄｉｎｇ）方式やＣＯＧ（Ｃｈｉｐ ｏｎ ｇｌａｓ
ｓ）方式で実装されている。
【００８７】また、本実施例ではチャネル形成領域が複
数存在するマルチゲート構造のＴＦＴ、ここではダブル
ゲート構造のＴＦＴを示したが、特に限定されず、シン
グルゲート構造でよい。
数存在するマルチゲート構造のＴＦＴ、ここではダブル
ゲート構造のＴＦＴを示したが、特に限定されず、シン
グルゲート構造でよい。
【００８８】［実施例２］実施例１は画素部のＴＦＴが
チャネルエッチ型のＴＦＴであったが、本実施例では、
画素部のＴＦＴがチャネルストップ型のＴＦＴを有する
半導体装置の実施例を図５〜図７に基づいて説明する。
チャネルエッチ型のＴＦＴであったが、本実施例では、
画素部のＴＦＴがチャネルストップ型のＴＦＴを有する
半導体装置の実施例を図５〜図７に基づいて説明する。
【００８９】最初に、透光性を有する基板５００を用い
て半導体表示装置を作製する。用いることのできる基板
として、コーニング社の＃７０５９ガラスや＃１７３７
ガラスなどに代表されるバリウムホウケイ酸ガラスやア
ルミノホウケイ酸ガラスなどのガラス基板を用いること
ができる。さらに他の基板として、石英基板、プラスチ
ック基板などの透光性基板を用いることもできる。
て半導体表示装置を作製する。用いることのできる基板
として、コーニング社の＃７０５９ガラスや＃１７３７
ガラスなどに代表されるバリウムホウケイ酸ガラスやア
ルミノホウケイ酸ガラスなどのガラス基板を用いること
ができる。さらに他の基板として、石英基板、プラスチ
ック基板などの透光性基板を用いることもできる。
【００９０】上記基板５００上に導電層を基板全面に形
成した後、第１のフォトリソグラフィー工程を行い、レ
ジストマスクを形成し、エッチングにより不要な部分を
除去して、ゲート電極５０２，５０３、保持容量配線５
０４、端子部５０１を形成する。（図５（Ａ））
成した後、第１のフォトリソグラフィー工程を行い、レ
ジストマスクを形成し、エッチングにより不要な部分を
除去して、ゲート電極５０２，５０３、保持容量配線５
０４、端子部５０１を形成する。（図５（Ａ））
【００９１】上記の電極の材料としては、チタン（Ｔ
ｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブ
デン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から
選ばれた元素、前記元素を成分とする合金、または前記
元素を成分とする窒化物で形成する。さらに、チタン
（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モ
リブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）
から選ばれた元素、前記元素を成分とする合金、または
前記元素を成分とする窒化物から複数選択して、それを
積層することもできる。
ｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブ
デン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から
選ばれた元素、前記元素を成分とする合金、または前記
元素を成分とする窒化物で形成する。さらに、チタン
（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モ
リブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）
から選ばれた元素、前記元素を成分とする合金、または
前記元素を成分とする窒化物から複数選択して、それを
積層することもできる。
【００９２】さらに、大画面に適用するには、ゲート電
極を含むゲート配線５０２，５０３と容量配線５０４、
端子部の端子５０１は低抵抗導電性材料で形成すること
が望ましいので、アルミニウム（Ａｌ）、銅（Ｃｕ）、
銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）等や、前記元素
を成分とする合金を用いることができる。しかしアルミ
ニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）では耐熱性
や、腐蝕しやすい等問題があるので耐熱性導電性材料と
組み合わせて形成することもできる。
極を含むゲート配線５０２，５０３と容量配線５０４、
端子部の端子５０１は低抵抗導電性材料で形成すること
が望ましいので、アルミニウム（Ａｌ）、銅（Ｃｕ）、
銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）等や、前記元素
を成分とする合金を用いることができる。しかしアルミ
ニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）では耐熱性
や、腐蝕しやすい等問題があるので耐熱性導電性材料と
組み合わせて形成することもできる。
【００９３】次に、絶縁膜５０６を全面に成膜する。絶
縁膜は窒化シリコン膜を用い、膜厚を５０〜２００ｎｍ
とし、好ましくは１５０ｎｍの厚さで形成する。尚、ゲ
ート絶縁膜は窒化シリコン膜に限定されるものではなく
酸化シリコン膜、酸化窒化シリコン膜、酸化タンタル膜
などの絶縁膜を用いることもできる。（図５（Ｂ））
縁膜は窒化シリコン膜を用い、膜厚を５０〜２００ｎｍ
とし、好ましくは１５０ｎｍの厚さで形成する。尚、ゲ
ート絶縁膜は窒化シリコン膜に限定されるものではなく
酸化シリコン膜、酸化窒化シリコン膜、酸化タンタル膜
などの絶縁膜を用いることもできる。（図５（Ｂ））
【００９４】次に、絶縁膜５０６上に、５０〜２００ｎ
ｍ好ましくは１００〜１５０ｎｍの膜厚で非晶質半導体
膜５０５を、プラズマＣＶＤ法やスパッタ法などの公知
の方法で全面に成膜する。代表的には非晶質シリコン
（ａ−Ｓｉ）膜を１００ｎｍの膜厚で成膜する。（図５
（Ｂ））
ｍ好ましくは１００〜１５０ｎｍの膜厚で非晶質半導体
膜５０５を、プラズマＣＶＤ法やスパッタ法などの公知
の方法で全面に成膜する。代表的には非晶質シリコン
（ａ−Ｓｉ）膜を１００ｎｍの膜厚で成膜する。（図５
（Ｂ））
【００９５】第２のフォトリソグラフィー工程によりレ
ジストマスク５０７を形成し、エッチングにより不要な
部分を除去して非晶質半導体膜５０８を形成する。本実
施例では、Ｃｌ2＝４０ｓｃｃｍとＢＣｌ3＝４０ｓｃｃ
ｍの混合ガスをエッチングガスとしたドライエッチング
により、非晶質半導体膜５０８を形成した。この際、非
晶質半導体膜５０８の端部の形状は、テーパー形状にな
っており、この時のテーパー角は５°〜４５°の範囲と
なっている。そして、本実施例のエッチングガスは、Ｃ
ｌ2＝４０ｓｃｃｍと、ＢＣｌ3＝４０ｓｃｃｍの混合ガ
スをエッチングガスとしたが、図５（Ｃ）の形状を有し
たＴＦＴが作製できるなら、例えば、Ｃｌ2、ＢＣｌ3、
ＨＣｌ、ＳｉＣｌ4から選ばれたガス、または前記ガス
から複数選択した混合ガスをエッチングガスとすること
ができ、エッチングガスは前記混合ガスの組成には限ら
ない。
ジストマスク５０７を形成し、エッチングにより不要な
部分を除去して非晶質半導体膜５０８を形成する。本実
施例では、Ｃｌ2＝４０ｓｃｃｍとＢＣｌ3＝４０ｓｃｃ
ｍの混合ガスをエッチングガスとしたドライエッチング
により、非晶質半導体膜５０８を形成した。この際、非
晶質半導体膜５０８の端部の形状は、テーパー形状にな
っており、この時のテーパー角は５°〜４５°の範囲と
なっている。そして、本実施例のエッチングガスは、Ｃ
ｌ2＝４０ｓｃｃｍと、ＢＣｌ3＝４０ｓｃｃｍの混合ガ
スをエッチングガスとしたが、図５（Ｃ）の形状を有し
たＴＦＴが作製できるなら、例えば、Ｃｌ2、ＢＣｌ3、
ＨＣｌ、ＳｉＣｌ4から選ばれたガス、または前記ガス
から複数選択した混合ガスをエッチングガスとすること
ができ、エッチングガスは前記混合ガスの組成には限ら
ない。
【００９６】次に、レジストマスク５０７を除去した
後、シャドーマスクを用いてレジストマスクを形成し、
端子部のパット部分を覆っている絶縁膜５０６を選択的
に除去して絶縁膜６０１を形成した後、レジストマスク
を除去する。（図６（Ａ））また、シャドーマスクに代
えてスクリーン印刷法によりレジストマスクを形成して
エッチングマスクとすることもできる。
後、シャドーマスクを用いてレジストマスクを形成し、
端子部のパット部分を覆っている絶縁膜５０６を選択的
に除去して絶縁膜６０１を形成した後、レジストマスク
を除去する。（図６（Ａ））また、シャドーマスクに代
えてスクリーン印刷法によりレジストマスクを形成して
エッチングマスクとすることもできる。
【００９７】次に、ｎチャネル型ＴＦＴのＬＤＤ（Ｌｉ
ｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域を形成する
ためのドーピング工程を行う。ドーピングの方法はイオ
ンドープ方式もしくはイオン注入法で行う。ｎ型の不純
物としてリンを添加し、第２の絶縁層６０２、６０３を
マスクとして形成される不純物領域６０４〜６０６を形
成する。この領域のドナー濃度は１×１０16〜１×１０
17／ｃｍ3の濃度とする。（図６（Ｂ））
ｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域を形成する
ためのドーピング工程を行う。ドーピングの方法はイオ
ンドープ方式もしくはイオン注入法で行う。ｎ型の不純
物としてリンを添加し、第２の絶縁層６０２、６０３を
マスクとして形成される不純物領域６０４〜６０６を形
成する。この領域のドナー濃度は１×１０16〜１×１０
17／ｃｍ3の濃度とする。（図６（Ｂ））
【００９８】次に、全面に透明導電膜からなる導電膜６
０８を成膜する。（図６（Ｃ））この導電膜６０８の材
料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジウム酸
化スズ合金（Ｉｎ2Ｏ3―ＳｎＯ2、ＩＴＯと略記する）
などスパッタ法や真空蒸着法などを用いて形成する。こ
のような材料のエッチング処理は塩酸系の溶液により行
う。
０８を成膜する。（図６（Ｃ））この導電膜６０８の材
料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジウム酸
化スズ合金（Ｉｎ2Ｏ3―ＳｎＯ2、ＩＴＯと略記する）
などスパッタ法や真空蒸着法などを用いて形成する。こ
のような材料のエッチング処理は塩酸系の溶液により行
う。
【００９９】次に、第３のフォトリソグラフィー工程を
行い、レジストマスク７０１を形成し、エッチングによ
り不要な部分を除去して、ソース配線７０６、ソース領
域７０２、ドレイン領域７０４、画素電極７０５を形成
する。（図７（Ｂ））
行い、レジストマスク７０１を形成し、エッチングによ
り不要な部分を除去して、ソース配線７０６、ソース領
域７０２、ドレイン領域７０４、画素電極７０５を形成
する。（図７（Ｂ））
【０１００】次に、レジストマスク７０１を除去した。
この状態の断面図を図７（Ｃ）に示した。
この状態の断面図を図７（Ｃ）に示した。
【０１０１】以上のように３回のフォトリソグラフィー
工程により、ソース配線７０６と、逆スタガ型の画素Ｔ
ＦＴ７０７と、保持容量７０８と、端子部７０９で構成
させた透過型の半導体表示装置を作製することができ
る。
工程により、ソース配線７０６と、逆スタガ型の画素Ｔ
ＦＴ７０７と、保持容量７０８と、端子部７０９で構成
させた透過型の半導体表示装置を作製することができ
る。
【０１０２】尚、本実施例も実施例１と同様に画像表示
を行うためにＩＣチップで形成された駆動回路を実装し
ている。
を行うためにＩＣチップで形成された駆動回路を実装し
ている。
【０１０３】［実施例３］本発明の実施例を図８〜図１
０に基づいて説明する。本実施例では液晶表示装置の作
製方法を示し、基板上に画素部のＴＦＴを逆スタガ型で
作製し、前記ＴＦＴに接続する保持容量を作製する方法
について、工程に従って詳細に説明する。また、図９、
図１０には、他の基板に設けた回路の配線と電気的に接
続するために前記基板の端部に設けられた端子部（端子
電極）をＴＦＴ作製工程に同時に示した。尚、図９、図
１０の断面図は図８のＡ〜Ａ’の断面である。
０に基づいて説明する。本実施例では液晶表示装置の作
製方法を示し、基板上に画素部のＴＦＴを逆スタガ型で
作製し、前記ＴＦＴに接続する保持容量を作製する方法
について、工程に従って詳細に説明する。また、図９、
図１０には、他の基板に設けた回路の配線と電気的に接
続するために前記基板の端部に設けられた端子部（端子
電極）をＴＦＴ作製工程に同時に示した。尚、図９、図
１０の断面図は図８のＡ〜Ａ’の断面である。
【０１０４】最初に、透光性を有する基板１２００を用
いて半導体装置を作製する。用いることのできる基板と
して、コーニング社の＃７０５９ガラスや＃１７３７ガ
ラスなどに代表されるバリウムホウケイ酸ガラスやアル
ミノホウケイ酸ガラスなどのガラス基板を用いることが
できる。さらに他の基板として、石英基板、プラスチッ
ク基板などの透光性基板を用いることもできる。
いて半導体装置を作製する。用いることのできる基板と
して、コーニング社の＃７０５９ガラスや＃１７３７ガ
ラスなどに代表されるバリウムホウケイ酸ガラスやアル
ミノホウケイ酸ガラスなどのガラス基板を用いることが
できる。さらに他の基板として、石英基板、プラスチッ
ク基板などの透光性基板を用いることもできる。
【０１０５】上記基板１２００上に導電層を基板全面に
形成した後、第１のフォトリソグラフィー工程を行い、
レジストマスクを形成し、エッチングにより不要な部分
を除去してゲート電極１２０２，１２０３、保持容量配
線１２０４、端子部１２０１を形成する。（図９
（Ａ））
形成した後、第１のフォトリソグラフィー工程を行い、
レジストマスクを形成し、エッチングにより不要な部分
を除去してゲート電極１２０２，１２０３、保持容量配
線１２０４、端子部１２０１を形成する。（図９
（Ａ））
【０１０６】上記の電極の材料としては、チタン（Ｔ
ｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブ
デン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から
選ばれた元素、前記元素を成分とする合金、または前記
元素を成分とする窒化物で形成する。さらに、チタン
（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モ
リブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）
から選ばれた元素、前記元素を成分とする合金、または
前記元素を成分とする窒化物から複数選択して、それを
積層することもできる。
ｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブ
デン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から
選ばれた元素、前記元素を成分とする合金、または前記
元素を成分とする窒化物で形成する。さらに、チタン
（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モ
リブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）
から選ばれた元素、前記元素を成分とする合金、または
前記元素を成分とする窒化物から複数選択して、それを
積層することもできる。
【０１０７】さらに、大画面を有する表示装置に適用す
るには、ゲート電極を含むゲート配線１２０２，１２０
３と容量配線１２０４、端子部の端子１２０１は低抵抗
導電性材料で形成することが望ましいので、アルミニウ
ム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白
金（Ｐｔ）等や、前記元素を成分とする合金を用いるこ
とができる。しかし、アルミニウム（Ａｌ）、銅（Ｃ
ｕ）、銀（Ａｇ）、では耐熱性や腐蝕しやすい等問題が
あるので耐熱性導電性材料と組み合わせて形成すること
もできる。
るには、ゲート電極を含むゲート配線１２０２，１２０
３と容量配線１２０４、端子部の端子１２０１は低抵抗
導電性材料で形成することが望ましいので、アルミニウ
ム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白
金（Ｐｔ）等や、前記元素を成分とする合金を用いるこ
とができる。しかし、アルミニウム（Ａｌ）、銅（Ｃ
ｕ）、銀（Ａｇ）、では耐熱性や腐蝕しやすい等問題が
あるので耐熱性導電性材料と組み合わせて形成すること
もできる。
【０１０８】次に、絶縁膜１２０７を全面に成膜する。
絶縁膜は窒化シリコン膜を用い、膜厚を５０〜２００ｎ
ｍとし、好ましくは１５０ｎｍの厚さで形成する。尚、
ゲート絶縁膜は窒化シリコン膜に限定されるものではな
く酸化シリコン膜、酸化窒化シリコン膜、酸化タンタル
膜などの絶縁膜を用いることもできる。（図９（Ｂ））
絶縁膜は窒化シリコン膜を用い、膜厚を５０〜２００ｎ
ｍとし、好ましくは１５０ｎｍの厚さで形成する。尚、
ゲート絶縁膜は窒化シリコン膜に限定されるものではな
く酸化シリコン膜、酸化窒化シリコン膜、酸化タンタル
膜などの絶縁膜を用いることもできる。（図９（Ｂ））
【０１０９】次に、絶縁膜１２０７上に、５０〜２００
ｎｍ好ましくは１００〜１５０ｎｍの膜厚で第１の非晶
質半導体膜１２０６を、プラズマＣＶＤ法やスパッタ法
などの公知の方法で全面に成膜する。代表的には非晶質
シリコン（ａ−Ｓｉ）膜を１００ｎｍの膜厚で成膜す
る。また、この第１の非晶質半導体膜１２０６には、微
結晶半導体膜、非晶質シリコンゲルマニウム、非晶質シ
リコンカーバイトなどの非晶質構造を有する化合物半導
体膜を使用することもできる。（図９（Ｂ））
ｎｍ好ましくは１００〜１５０ｎｍの膜厚で第１の非晶
質半導体膜１２０６を、プラズマＣＶＤ法やスパッタ法
などの公知の方法で全面に成膜する。代表的には非晶質
シリコン（ａ−Ｓｉ）膜を１００ｎｍの膜厚で成膜す
る。また、この第１の非晶質半導体膜１２０６には、微
結晶半導体膜、非晶質シリコンゲルマニウム、非晶質シ
リコンカーバイトなどの非晶質構造を有する化合物半導
体膜を使用することもできる。（図９（Ｂ））
【０１１０】次に、一導電型（ｎ型またはｐ型）の不純
物元素を含有する第２の非晶質半導体膜１２０５ａを５
０〜２００ｎｍの厚さで形成する。一導電型（ｎ型また
はｐ型）の不純物元素を含有する第２の非晶質半導体膜
１２０５ａは、プラズマＣＶＤ法やスパッタ法などの公
知の方法で全面に成膜する。本実施例では、リン（Ｐ）
が添加されたシリコンターゲットを用いてｎ型の不純物
元素を含有する第２の非晶質半導体膜１２０５ａを成膜
した。あるいは、シリコンターゲットを用い、リンを含
む雰囲気中でスパッタリングを行い成膜しても良い。あ
るいは、ｎ型を付与する不純物元素を含む第２の非晶質
半導体膜を水素化微結晶シリコン膜で形成しても良い。
さらに、スパッタ法などを用いて金属材料からなる導電
膜１２０５ｂを５０〜２００ｎｍの厚さで形成する。
（図９（Ｂ））
物元素を含有する第２の非晶質半導体膜１２０５ａを５
０〜２００ｎｍの厚さで形成する。一導電型（ｎ型また
はｐ型）の不純物元素を含有する第２の非晶質半導体膜
１２０５ａは、プラズマＣＶＤ法やスパッタ法などの公
知の方法で全面に成膜する。本実施例では、リン（Ｐ）
が添加されたシリコンターゲットを用いてｎ型の不純物
元素を含有する第２の非晶質半導体膜１２０５ａを成膜
した。あるいは、シリコンターゲットを用い、リンを含
む雰囲気中でスパッタリングを行い成膜しても良い。あ
るいは、ｎ型を付与する不純物元素を含む第２の非晶質
半導体膜を水素化微結晶シリコン膜で形成しても良い。
さらに、スパッタ法などを用いて金属材料からなる導電
膜１２０５ｂを５０〜２００ｎｍの厚さで形成する。
（図９（Ｂ））
【０１１１】次に、第２のフォトリソグラフィー工程を
行い、レジストマスク１２０８を形成し、エッチングに
よって導電膜、第１の非晶質半導体膜１２０９、及び一
導電型（ｎ型またはｐ型）の不純物元素を含有する第２
の非晶質半導体膜１２１０ａを所望の形状に形成する。
本実施例では、Ｃｌ2＝４０ｓｃｃｍとＢＣｌ3＝４０ｓ
ｃｃｍの混合ガスをエッチングガスとしたドライエッチ
ングにより、第１の非晶質半導体膜１２０９及び一導電
型（ｎ型またはｐ型）の不純物元素を含有する第２の非
晶質半導体膜１２１０ａ、導電膜１２１０ｂを形成し
た。この際、膜の端部の形状は、導電膜１２１０ｂの端
部、および一導電型（ｎ型またはｐ型）の不純物元素を
含有する第２の非晶質半導体膜１２１０ａの端部が基板
に対して垂直で、第１の非晶質半導体膜１２０９の端部
がテーパー形状になっており、この時のテーパー角は５
°〜４５°の範囲になっている。（図９（Ｃ））
行い、レジストマスク１２０８を形成し、エッチングに
よって導電膜、第１の非晶質半導体膜１２０９、及び一
導電型（ｎ型またはｐ型）の不純物元素を含有する第２
の非晶質半導体膜１２１０ａを所望の形状に形成する。
本実施例では、Ｃｌ2＝４０ｓｃｃｍとＢＣｌ3＝４０ｓ
ｃｃｍの混合ガスをエッチングガスとしたドライエッチ
ングにより、第１の非晶質半導体膜１２０９及び一導電
型（ｎ型またはｐ型）の不純物元素を含有する第２の非
晶質半導体膜１２１０ａ、導電膜１２１０ｂを形成し
た。この際、膜の端部の形状は、導電膜１２１０ｂの端
部、および一導電型（ｎ型またはｐ型）の不純物元素を
含有する第２の非晶質半導体膜１２１０ａの端部が基板
に対して垂直で、第１の非晶質半導体膜１２０９の端部
がテーパー形状になっており、この時のテーパー角は５
°〜４５°の範囲になっている。（図９（Ｃ））
【０１１２】尚、一導電型（ｎ型またはｐ型）の不純物
元素を含有する第２の非晶質半導体膜１２１０ａの端部
はテーパー形状にしても良い。そして、本実施例のエッ
チングガスは、Ｃｌ2＝４０ｓｃｃｍと、ＢＣｌ3＝４０
ｓｃｃｍの混合ガスをエッチングガスとしたが、図９
（Ｃ）の形状を有したＴＦＴが作製できるなら、例え
ば、Ｃｌ2、ＢＣｌ3、ＨＣｌ、ＳｉＣｌ4から選ばれた
ガス、または前記ガスから複数選択した混合ガスをエッ
チングガスとすることができ、エッチングガスは前記混
合ガスの組成には限らない。
元素を含有する第２の非晶質半導体膜１２１０ａの端部
はテーパー形状にしても良い。そして、本実施例のエッ
チングガスは、Ｃｌ2＝４０ｓｃｃｍと、ＢＣｌ3＝４０
ｓｃｃｍの混合ガスをエッチングガスとしたが、図９
（Ｃ）の形状を有したＴＦＴが作製できるなら、例え
ば、Ｃｌ2、ＢＣｌ3、ＨＣｌ、ＳｉＣｌ4から選ばれた
ガス、または前記ガスから複数選択した混合ガスをエッ
チングガスとすることができ、エッチングガスは前記混
合ガスの組成には限らない。
【０１１３】次に、レジストマスク１２０８をそのまま
使用して、エッチングによって絶縁膜１２１１を所望の
形状に形成する。本実施例では、ＣＨＦ3＝３５ｓｃｃ
ｍのガスをエッチングガスとしたドライエッチングによ
り、絶縁膜１２１１を形成した。（図９（Ｃ））なお、
本実施例のエッチングガスは、ＣＨＦ3＝３５ｓｃｃｍ
のガスをエッチングガスとしたが、図９（Ｃ）の形状を
有したＴＦＴが作製できるなら、エッチングガスは前記
ガスの組成には限らない。
使用して、エッチングによって絶縁膜１２１１を所望の
形状に形成する。本実施例では、ＣＨＦ3＝３５ｓｃｃ
ｍのガスをエッチングガスとしたドライエッチングによ
り、絶縁膜１２１１を形成した。（図９（Ｃ））なお、
本実施例のエッチングガスは、ＣＨＦ3＝３５ｓｃｃｍ
のガスをエッチングガスとしたが、図９（Ｃ）の形状を
有したＴＦＴが作製できるなら、エッチングガスは前記
ガスの組成には限らない。
【０１１４】次に、全面に透明導電膜からなる導電膜１
３０１を成膜する。（図１０（Ａ））この導電膜１３０
１の材料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジ
ウム酸化スズ合金（Ｉｎ2Ｏ3―ＳｎＯ2、ＩＴＯと略記
する）などスパッタ法や真空蒸着法などを用いて形成す
る。
３０１を成膜する。（図１０（Ａ））この導電膜１３０
１の材料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジ
ウム酸化スズ合金（Ｉｎ2Ｏ3―ＳｎＯ2、ＩＴＯと略記
する）などスパッタ法や真空蒸着法などを用いて形成す
る。
【０１１５】次に、第３のフォトリソグラフィー工程を
行い、レジストマスク１３０２を形成し、エッチングに
より不要な部分を除去して、ソース配線１３０３、ソー
ス領域、ドレイン領域、ドレイン電極１３０５、画素電
極１３０６を形成する。（図１０（Ｂ））なお、透明導
電膜からなる導電膜のエッチング処理は塩酸系の溶液に
より行った後、ガスを用いて金属層、第２の非晶質半導
体膜をエッチングする。また、上記第３のフォトリソグ
ラフィー工程ではソース領域とドレイン領域とを完全に
分離するためにオーバーエッチングを行い、第１の非晶
質半導体膜の一部を除去する。
行い、レジストマスク１３０２を形成し、エッチングに
より不要な部分を除去して、ソース配線１３０３、ソー
ス領域、ドレイン領域、ドレイン電極１３０５、画素電
極１３０６を形成する。（図１０（Ｂ））なお、透明導
電膜からなる導電膜のエッチング処理は塩酸系の溶液に
より行った後、ガスを用いて金属層、第２の非晶質半導
体膜をエッチングする。また、上記第３のフォトリソグ
ラフィー工程ではソース領域とドレイン領域とを完全に
分離するためにオーバーエッチングを行い、第１の非晶
質半導体膜の一部を除去する。
【０１１６】次に、レジストマスク１３０２を除去し
た。この状態の断面図を図１０（Ｃ）に示した。
た。この状態の断面図を図１０（Ｃ）に示した。
【０１１７】以上のように３回のフォトリソグラフィー
工程により、ソース配線１３０３と、逆スタガ型の画素
ＴＦＴ１３０８と、保持容量１３０９と、端子部１３１
０で構成されたアクティブマトリクス基板を得ることが
でき、以降の工程は公知の技術を用いて、配向膜の形
成、ラビング処理、対向基板を貼り付け、液晶の注入、
封止、ＦＰＣの貼り付けなどを行い、透過型の液晶表示
装置を完成させることができる。
工程により、ソース配線１３０３と、逆スタガ型の画素
ＴＦＴ１３０８と、保持容量１３０９と、端子部１３１
０で構成されたアクティブマトリクス基板を得ることが
でき、以降の工程は公知の技術を用いて、配向膜の形
成、ラビング処理、対向基板を貼り付け、液晶の注入、
封止、ＦＰＣの貼り付けなどを行い、透過型の液晶表示
装置を完成させることができる。
【０１１８】また、必要があれば、窒化シリコン膜また
は酸化窒化シリコン膜などからなる保護膜を形成しても
よい。ただし、ＦＰＣなどと接続させる端子電極上には
設けないようにする。
は酸化窒化シリコン膜などからなる保護膜を形成しても
よい。ただし、ＦＰＣなどと接続させる端子電極上には
設けないようにする。
【０１１９】尚、本実施例により得られる非晶質半導体
膜で活性層を形成したＴＦＴは、電界効果移動度が小さ
く１ｃｍ2／Ｖｓｅｃ程度しか得られていない。そのた
めに、画像表示を行うための駆動回路はＩＣチップで形
成され、ＴＡＢ（ＴａｐｅＡｕｔｏｍａｔｅｄ Ｂｏｎ
ｄｉｎｇ）方式やＣＯＧ（Ｃｈｉｐ ｏｎ ｇｌａｓ
ｓ）方式で実装されている。
膜で活性層を形成したＴＦＴは、電界効果移動度が小さ
く１ｃｍ2／Ｖｓｅｃ程度しか得られていない。そのた
めに、画像表示を行うための駆動回路はＩＣチップで形
成され、ＴＡＢ（ＴａｐｅＡｕｔｏｍａｔｅｄ Ｂｏｎ
ｄｉｎｇ）方式やＣＯＧ（Ｃｈｉｐ ｏｎ ｇｌａｓ
ｓ）方式で実装されている。
【０１２０】また、本実施例ではチャネル形成領域が複
数存在するマルチゲート構造のＴＦＴ、ここではダブル
ゲート構造のＴＦＴを示したが、特に限定されず、シン
グルゲート構造でよい。
数存在するマルチゲート構造のＴＦＴ、ここではダブル
ゲート構造のＴＦＴを示したが、特に限定されず、シン
グルゲート構造でよい。
【０１２１】［実施例４］実施例３は画素部のＴＦＴが
チャネルエッチ型の半導体表示装置であったが、本実施
例では、画素部のＴＦＴがチャネルストップ型の半導体
表示装置の実施例を図１１〜図１３に基づいて説明す
る。
チャネルエッチ型の半導体表示装置であったが、本実施
例では、画素部のＴＦＴがチャネルストップ型の半導体
表示装置の実施例を図１１〜図１３に基づいて説明す
る。
【０１２２】最初に、透光性を有する基板１４００を用
いて半導体表示装置を作製する。用いることのできる基
板として、コーニング社の＃７０５９ガラスや＃１７３
７ガラスなどに代表されるバリウムホウケイ酸ガラスや
アルミノホウケイ酸ガラスなどのガラス基板を用いるこ
とができる。さらに他の基板として、石英基板、プラス
チック基板などの透光性基板を用いることもできる。
いて半導体表示装置を作製する。用いることのできる基
板として、コーニング社の＃７０５９ガラスや＃１７３
７ガラスなどに代表されるバリウムホウケイ酸ガラスや
アルミノホウケイ酸ガラスなどのガラス基板を用いるこ
とができる。さらに他の基板として、石英基板、プラス
チック基板などの透光性基板を用いることもできる。
【０１２３】上記基板１４００上に導電層を基板全面に
形成した後、第１のフォトリソグラフィー工程を行い、
レジストマスクを形成し、エッチングにより不要な部分
を除去して、ゲート電極１４０２，１４０３、保持容量
配線１４０４、端子部１４０１を形成する。（図１１
（Ａ））
形成した後、第１のフォトリソグラフィー工程を行い、
レジストマスクを形成し、エッチングにより不要な部分
を除去して、ゲート電極１４０２，１４０３、保持容量
配線１４０４、端子部１４０１を形成する。（図１１
（Ａ））
【０１２４】上記の電極の材料としては、チタン（Ｔ
ｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブ
デン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から
選ばれた元素、前記元素を成分とする合金、または前記
元素を成分とする窒化物で形成する。さらに、チタン
（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モ
リブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）
から選ばれた元素、前記元素を成分とする合金、または
前記元素を成分とする窒化物から複数選択して、それを
積層することもできる。
ｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブ
デン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から
選ばれた元素、前記元素を成分とする合金、または前記
元素を成分とする窒化物で形成する。さらに、チタン
（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モ
リブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）
から選ばれた元素、前記元素を成分とする合金、または
前記元素を成分とする窒化物から複数選択して、それを
積層することもできる。
【０１２５】さらに、大画面に適用するには、ゲート電
極を含むゲート配線１４０２，１４０３と容量配線１４
０４、端子部の端子１４０１は低抵抗導電性材料で形成
することが望ましいので、アルミニウム（Ａｌ）、銅
（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）等
や、前記元素を成分とする合金を用いることができる。
しかしアルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）
では耐熱性や、腐蝕しやすい等問題があるので耐熱性導
電性材料と組み合わせて形成することもできる。
極を含むゲート配線１４０２，１４０３と容量配線１４
０４、端子部の端子１４０１は低抵抗導電性材料で形成
することが望ましいので、アルミニウム（Ａｌ）、銅
（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）等
や、前記元素を成分とする合金を用いることができる。
しかしアルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）
では耐熱性や、腐蝕しやすい等問題があるので耐熱性導
電性材料と組み合わせて形成することもできる。
【０１２６】次に、絶縁膜１４０６を全面に成膜する。
絶縁膜は窒化シリコン膜を用い、膜厚を５０〜２００ｎ
ｍとし、好ましくは１５０ｎｍの厚さで形成する。尚、
ゲート絶縁膜は窒化シリコン膜に限定されるものではな
く酸化シリコン膜、酸化窒化シリコン膜、酸化タンタル
膜などの絶縁膜を用いることもできる。（図１１
（Ｂ））
絶縁膜は窒化シリコン膜を用い、膜厚を５０〜２００ｎ
ｍとし、好ましくは１５０ｎｍの厚さで形成する。尚、
ゲート絶縁膜は窒化シリコン膜に限定されるものではな
く酸化シリコン膜、酸化窒化シリコン膜、酸化タンタル
膜などの絶縁膜を用いることもできる。（図１１
（Ｂ））
【０１２７】次に、絶縁膜１４０６上に、５０〜２００
ｎｍ好ましくは１００〜１５０ｎｍの膜厚で非晶質半導
体膜１４０５を、プラズマＣＶＤ法やスパッタ法などの
公知の方法で全面に成膜する。代表的には非晶質シリコ
ン（ａ−Ｓｉ）膜を１００ｎｍの膜厚で成膜する。（図
１１（Ｂ））
ｎｍ好ましくは１００〜１５０ｎｍの膜厚で非晶質半導
体膜１４０５を、プラズマＣＶＤ法やスパッタ法などの
公知の方法で全面に成膜する。代表的には非晶質シリコ
ン（ａ−Ｓｉ）膜を１００ｎｍの膜厚で成膜する。（図
１１（Ｂ））
【０１２８】第２のフォトリソグラフィー工程によりレ
ジストマスク１４０７を形成し、エッチングにより不要
な部分を除去して非晶質半導体膜１４０８を形成する。
本実施例では、Ｃｌ2＝４０ｓｃｃｍとＢＣｌ3＝４０ｓ
ｃｃｍの混合ガスをエッチングガスとしたドライエッチ
ングにより、非晶質半導体膜１４０８を形成した。この
際、非晶質半導体膜１４０８の端部の形状は、テーパー
形状になっており、この時のテーパー角は５°〜４５°
の範囲となっている。そして、本実施例のエッチングガ
スは、Ｃｌ2＝４０ｓｃｃｍと、ＢＣｌ3＝４０ｓｃｃｍ
の混合ガスをエッチングガスとしたが、図１１（Ｃ）の
形状を有したＴＦＴが作製できるなら、例えば、Ｃ
ｌ2、ＢＣｌ3、ＨＣｌ、ＳｉＣｌ4から選ばれたガス、
または前記ガスから複数選択した混合ガスをエッチング
ガスとすることができ、エッチングガスは前記混合ガス
の組成には限らない。
ジストマスク１４０７を形成し、エッチングにより不要
な部分を除去して非晶質半導体膜１４０８を形成する。
本実施例では、Ｃｌ2＝４０ｓｃｃｍとＢＣｌ3＝４０ｓ
ｃｃｍの混合ガスをエッチングガスとしたドライエッチ
ングにより、非晶質半導体膜１４０８を形成した。この
際、非晶質半導体膜１４０８の端部の形状は、テーパー
形状になっており、この時のテーパー角は５°〜４５°
の範囲となっている。そして、本実施例のエッチングガ
スは、Ｃｌ2＝４０ｓｃｃｍと、ＢＣｌ3＝４０ｓｃｃｍ
の混合ガスをエッチングガスとしたが、図１１（Ｃ）の
形状を有したＴＦＴが作製できるなら、例えば、Ｃ
ｌ2、ＢＣｌ3、ＨＣｌ、ＳｉＣｌ4から選ばれたガス、
または前記ガスから複数選択した混合ガスをエッチング
ガスとすることができ、エッチングガスは前記混合ガス
の組成には限らない。
【０１２９】次に、レジストマスク１４０７をそのまま
使用して、エッチングによって絶縁膜４０９を所望の形
状に形成する。本実施例では、ＣＨＦ3＝３５ｓｃｃｍ
のガスをエッチングガスとしたドライエッチングによ
り、絶縁膜１４０９を形成した。（図１１（Ｃ））そし
て、本実施例のエッチングガスは、ＣＨＦ3＝３５ｓｃ
ｃｍのガスをエッチングガスとしたが、図１１（Ｃ）の
形状を有したＴＦＴが作製できるなら、エッチングガス
は前記ガスの組成には限らない。
使用して、エッチングによって絶縁膜４０９を所望の形
状に形成する。本実施例では、ＣＨＦ3＝３５ｓｃｃｍ
のガスをエッチングガスとしたドライエッチングによ
り、絶縁膜１４０９を形成した。（図１１（Ｃ））そし
て、本実施例のエッチングガスは、ＣＨＦ3＝３５ｓｃ
ｃｍのガスをエッチングガスとしたが、図１１（Ｃ）の
形状を有したＴＦＴが作製できるなら、エッチングガス
は前記ガスの組成には限らない。
【０１３０】次に、ｎチャネル型ＴＦＴのＬＤＤ（Ｌｉ
ｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域を形成する
ためのドーピング工程を行う。ドーピングの方法はイオ
ンドープ方式もしくはイオン注入法で行う。ｎ型の不純
物としてリンを添加し、第２の絶縁層１５０１、１５０
２をマスクとして形成される不純物領域１５０３〜１５
０５を形成する。この領域のドナー濃度は１×１０16〜
１×１０17／ｃｍ3の濃度とする。（図１２（Ａ））
ｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域を形成する
ためのドーピング工程を行う。ドーピングの方法はイオ
ンドープ方式もしくはイオン注入法で行う。ｎ型の不純
物としてリンを添加し、第２の絶縁層１５０１、１５０
２をマスクとして形成される不純物領域１５０３〜１５
０５を形成する。この領域のドナー濃度は１×１０16〜
１×１０17／ｃｍ3の濃度とする。（図１２（Ａ））
【０１３１】次に、全面に透明導電膜からなる導電膜１
５０６を成膜する。（図１２（Ｂ））この導電膜１５０
６の材料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジ
ウム酸化スズ合金（Ｉｎ2Ｏ3―ＳｎＯ2、ＩＴＯと略記
する）などスパッタ法や真空蒸着法などを用いて形成す
る。このような材料のエッチング処理は塩酸系の溶液に
より行う。
５０６を成膜する。（図１２（Ｂ））この導電膜１５０
６の材料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジ
ウム酸化スズ合金（Ｉｎ2Ｏ3―ＳｎＯ2、ＩＴＯと略記
する）などスパッタ法や真空蒸着法などを用いて形成す
る。このような材料のエッチング処理は塩酸系の溶液に
より行う。
【０１３２】次に、第３のフォトリソグラフィー工程を
行い、レジストマスク１６０１を形成し、エッチングに
より不要な部分を除去して、ソース配線１６０５、ソー
ス領域１６０２、ドレイン領域１６０４、画素電極１６
０５を形成する。（図１３（Ａ））
行い、レジストマスク１６０１を形成し、エッチングに
より不要な部分を除去して、ソース配線１６０５、ソー
ス領域１６０２、ドレイン領域１６０４、画素電極１６
０５を形成する。（図１３（Ａ））
【０１３３】次に、レジストマスク１６０１を除去し
た。この状態の断面図を図１３（Ｂ）に示した。
た。この状態の断面図を図１３（Ｂ）に示した。
【０１３４】以上のように３回のフォトリソグラフィー
工程により、ソース配線１６０６と、逆スタガ型の画素
ＴＦＴ１６０７と、保持容量１６０８と、端子部１６０
９で構成させた透過型の半導体表示装置を作製すること
ができる。
工程により、ソース配線１６０６と、逆スタガ型の画素
ＴＦＴ１６０７と、保持容量１６０８と、端子部１６０
９で構成させた透過型の半導体表示装置を作製すること
ができる。
【０１３５】尚、本実施例も実施例３と同様に画像表示
を行うためにＩＣチップで形成された駆動回路を実装し
ている。
を行うためにＩＣチップで形成された駆動回路を実装し
ている。
【０１３６】［実施例５］本発明を実施して作製された
アクティブマトリクス基板および液晶表示装置は様々な
電気光学装置に用いることができる。即ち、それら電気
光学装置を表示部として組み込んだ電子機器全てに本発
明を実施して完成させることができる。
アクティブマトリクス基板および液晶表示装置は様々な
電気光学装置に用いることができる。即ち、それら電気
光学装置を表示部として組み込んだ電子機器全てに本発
明を実施して完成させることができる。
【０１３７】上記の様な電子機器としては、ビデオカメ
ラ、カーナビゲーション、パーソナルコンピュータ、携
帯情報端末（モバイルコンピュータ、携帯電話または電
子書籍等）などが挙げられる。それらの一例を図１４に
示す。
ラ、カーナビゲーション、パーソナルコンピュータ、携
帯情報端末（モバイルコンピュータ、携帯電話または電
子書籍等）などが挙げられる。それらの一例を図１４に
示す。
【０１３８】図１４（Ａ）はパーソナルコンピュータで
あり、本体８０１、画像入力部８０２、表示部８０３、
キーボード８０４で構成される。
あり、本体８０１、画像入力部８０２、表示部８０３、
キーボード８０４で構成される。
【０１３９】図１４（Ｂ）はビデオカメラであり、本体
８０５、表示部８０６、音声入力部８０７、操作スイッ
チ８０８、バッテリー８０９、受像部８１０で構成され
る。
８０５、表示部８０６、音声入力部８０７、操作スイッ
チ８０８、バッテリー８０９、受像部８１０で構成され
る。
【０１４０】図１４（Ｃ）はデジタルカメラであり、本
体８１１、カメラ部８１２、受像部８１３、操作スイッ
チ８１４、表示部８１５で構成される。
体８１１、カメラ部８１２、受像部８１３、操作スイッ
チ８１４、表示部８１５で構成される。
【０１４１】図１４（Ｄ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体８１６、表示部８１７、スピーカ部８１８、記
録媒体８１９、操作スイッチ８２０で構成される。な
お、この装置は記録媒体としてＤＶＤ（Ｄｉｇｉｔａｌ
Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音
楽鑑賞や映画鑑賞やゲームやインターネットを行うこと
ができる。
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体８１６、表示部８１７、スピーカ部８１８、記
録媒体８１９、操作スイッチ８２０で構成される。な
お、この装置は記録媒体としてＤＶＤ（Ｄｉｇｉｔａｌ
Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音
楽鑑賞や映画鑑賞やゲームやインターネットを行うこと
ができる。
【０１４２】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器を完成させることが可能で
ある。また、本実施例の電子機器は実施の形態１、実施
の形態２、実施例１乃至４のどのような組み合わせから
なる構成を用いても実現することができる。
く、あらゆる分野の電子機器を完成させることが可能で
ある。また、本実施例の電子機器は実施の形態１、実施
の形態２、実施例１乃至４のどのような組み合わせから
なる構成を用いても実現することができる。
【０１４３】
【発明の効果】本発明により、導電膜と、第２の非晶質
半導体膜と、第１の非晶質半導体膜を同一のエッチング
ガスで除去することを可能とし、さらに３枚のフォトマ
スクでＴＦＴを作製でき、表示装置の生産性の向上及び
歩留まりの向上を実現することができる。
半導体膜と、第１の非晶質半導体膜を同一のエッチング
ガスで除去することを可能とし、さらに３枚のフォトマ
スクでＴＦＴを作製でき、表示装置の生産性の向上及び
歩留まりの向上を実現することができる。
【０１４４】また、本発明により、第１の非晶質半導体
膜の端部をテーパー形状にすることで、画素電極のカバ
レージ不良を解決できる。
膜の端部をテーパー形状にすることで、画素電極のカバ
レージ不良を解決できる。
【図１】 画素の上面図を示す図である。
【図２】 半導体装置の作製工程の図である。
【図３】 半導体装置の作製工程の図である。
【図４】 半導体装置の作製工程の図である。
【図５】 半導体装置の作製工程の図である。
【図６】 半導体装置の作製工程の図である。
【図７】 半導体装置の作製工程の図である。
【図８】 画素の上面図を示す図（実施例３）である。
【図９】 半導体装置の作製工程の図である。
【図１０】 半導体装置の作製工程の図である。
【図１１】 半導体装置の作製工程の図である。
【図１２】 半導体装置の作製工程の図である。
【図１３】 半導体装置の作製工程の図である。
【図１４】 半導体装置を利用した装置の一例を説明す
る図である。
る図である。
【図１５】 本発明の薄膜トランジスタの断面図であ
る。
る。
【図１６】 薄膜トランジスタの断面図（比較例）であ
る。
る。
【図１７】 本発明の薄膜トランジスタの断面図であ
る。
る。
【図１８】 薄膜トランジスタの断面図（比較例）であ
る。
る。
【図１９】 本発明の薄膜トランジスタの断面ＳＥＭの
図である。
図である。
【図２０】 本発明の薄膜トランジスタの断面ＳＥＭの
図である。
図である。
【図２１】 テーパー角の定義図である。
【図２２】 テーパー角の定義図である。
【図２３】 本発明の薄膜トランジスタの断面図であ
る。
る。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/302 Ａ Ｆターム(参考） 2H092 JA24 JA28 JA34 JA37 JA41 JB01 MA13 NA27 NA29 PA01 5F004 DA04 DA11 DA29 DB01 EA40 5F110 AA16 AA26 BB01 CC07 CC08 DD01 DD02 DD03 EE01 EE02 EE03 EE04 EE05 EE06 EE14 FF01 FF02 FF03 FF04 GG01 GG02 GG14 GG15 GG22 GG25 GG43 GG45 HJ01 HJ04 HJ12 HJ13 HK01 HK02 HK03 HK04 HK06 HK07 HK09 HK15 HK16 HK22 HK32 HK33 HK35 HM03 HM15 NN02 NN22 NN23 NN72 NN73 QQ04
Claims (15)
- 【請求項１】絶縁表面上にゲート配線と、前記ゲート配
線上に絶縁膜と、前記絶縁膜上に第１の非晶質半導体膜
と、前記第１の非晶質半導体膜上に一導電型の不純物元
素を含有する第２の非晶質半導体膜からなるソース領域
及びドレイン領域と、 前記ソース領域または前記ドレイン領域上にソース配線
または電極と、前記電極と一部接して重なる画素電極と
を有し、 前記第１の非晶質半導体膜の端部はテーパー形状である
ことを特徴とする半導体装置。 - 【請求項２】絶縁表面上にゲート配線と、前記ゲート配
線上に絶縁膜と、前記絶縁膜上に第１の非晶質半導体膜
と、前記第１の非晶質半導体膜上に一導電型の不純物元
素を含有する第２の非晶質半導体膜からなるソース領域
及びドレイン領域と、 前記ソース領域または前記ドレイン領域上にソース配線
または電極と、前記電極と一部接して重なる画素電極と
を有し、 前記第１の非晶質半導体膜の端部、または前記第２の非
晶質半導体膜の端部はテーパー形状であることを特徴と
する半導体装置。 - 【請求項３】請求項１または請求項２において、テーパ
ー形状を有する前記第１の非晶質半導体膜の端部は、５
°〜４５°の範囲の角度を有することを特徴とする半導
体装置。 - 【請求項４】絶縁表面上にゲート配線と、前記ゲート配
線上にゲート絶縁膜と、前記ゲート絶縁膜上に非晶質半
導体膜と、前記非晶質半導体膜上にソース領域及びドレ
イン領域と、前記ソース領域または前記ドレイン領域上
にソース配線または電極と、前記電極と一部接して重な
る画素電極を有し、 前記非晶質半導体膜のうち、前記ゲート絶縁膜を間に挟
んで前記ゲート配線と重なり、且つ、前記ソース領域ま
たは前記ドレイン領域と重ならない領域は他の領域より
も膜厚が薄い領域であり、該領域の中央に向かって膜厚
が薄くなるテーパー形状を有していることを特徴とする
半導体装置。 - 【請求項５】請求項４において、前記テーパー形状を有
する領域は、５°〜４５°の範囲の角度を有することを
特徴とする半導体装置。 - 【請求項６】請求項４または請求項５において、前記第
１の非晶質半導体膜の端部は、テーパー形状を有し、５
°〜４５°の範囲の角度であることを特徴とする半導体
装置。 - 【請求項７】請求項１乃至６のいずれか一において、前
記ソース領域または前記ドレイン領域は、前記ソース配
線または前記電極と端面が一致していることを特徴とす
る半導体装置。 - 【請求項８】絶縁表面上にゲート配線を形成する第１の
工程と、 前記絶縁表面と前記ゲート配線を覆う絶縁膜を形成する
第２の工程と、 前記絶縁膜上に第１の非晶質半導体膜を形成する第３の
工程と、 前記第１の非晶質半導体膜上に一導電型の不純物元素を
含有する第２の非晶質半導体膜を形成する第４の工程
と、 前記第２の非晶質半導体膜上に金属材料からなる導電膜
を形成する第５の工程と、 前記第１の非晶質半導体膜、前記第２の非晶質半導体
膜、および前記導電膜をエッチングして、前記第１の非
晶質半導体膜の端部をテーパー形状に形成する第６の工
程と、 前記導電膜上に透明導電膜を形成する第７の工程と、 前記透明導電膜、前記導電膜、前記第２の非晶質半導体
膜、および前記第１の非晶質半導体膜の一部をエッチン
グして前記第１の非晶質半導体膜の一部を露呈させ、前
記透明導電膜からなる画素電極と、前記導電膜からなる
ソース配線と、前記第２の非晶質半導体膜からなるソー
ス領域およびドレイン領域とを形成する第８の工程とを
有することを特徴とする半導体装置の作製方法。 - 【請求項９】絶縁表面上にゲート配線を形成する第１の
工程と、 前記絶縁表面と前記ゲート配線を覆う絶縁膜を形成する
第２の工程と、 前記絶縁膜上に第１の非晶質半導体膜を形成する第３の
工程と、 前記第１の非晶質半導体膜上に一導電型の不純物元素を
含有する第２の非晶質半導体膜を形成する第４の工程
と、 前記第２の非晶質半導体膜上に金属材料からなる導電膜
を形成する第５の工程と、 前記絶縁膜、前記第１の非晶質半導体膜、前記第２の非
晶質半導体膜、および前記導電膜をエッチングして、前
記第１の非晶質半導体膜の端部をテーパー形状に形成す
る第６の工程と、 前記導電膜上に透明導電膜を形成する第７の工程と、 前記透明導電膜、前記導電膜、前記第２の非晶質半導体
膜、および前記第１の非晶質半導体膜の一部をエッチン
グして前記第１の非晶質半導体膜の一部を露呈させ、前
記透明導電膜からなる画素電極と、前記導電膜からなる
ソース配線と、前記第２の非晶質半導体膜からなるソー
ス領域およびドレイン領域とを形成する第８の工程とを
有することを特徴とする半導体装置の作製方法。 - 【請求項１０】請求項８または請求項９に記載の前記第
６の工程において、前記導電膜、前記第２の非晶質半導
体膜、および前記第１の非晶質半導体膜は、塩素系ガス
でエッチングすることを特徴とする半導体装置の作製方
法。 - 【請求項１１】請求項８乃至１０のいずれか一に記載の
前記第８の工程において、前記導電膜、前記第２の非晶
質半導体膜、および前記第１の非晶質半導体膜の一部
は、塩素系ガスでエッチングすることを特徴とする半導
体装置の作製方法。 - 【請求項１２】請求項８乃至１１のいずれか一におい
て、前記塩素系ガスは、Ｃｌ2、ＢＣｌ3、ＨＣｌ、Ｓｉ
Ｃｌ4から選ばれたガス、またはこれら複数のガスを含
むガスであることを特徴とする半導体装置の作製方法。 - 【請求項１３】絶縁表面上にゲート配線を形成する工程
と、 前記絶縁表面上と前記ゲート配線上に絶縁膜を形成する
工程と、 前記絶縁膜上に第1の非晶質半導体膜を形成する工程
と、 前記第1の非晶質半導体膜上に一導電型の不純物元素を
含有する第2の非晶質半導体膜を形成する工程と、 前記第2の非晶質半導体膜上に導電膜を形成する工程
と、 前記第1の非晶質半導体膜と前記第2の非晶質半導体膜と
前記導電膜とをエッチングして、前記第1の非晶質半導
体膜の端部をテーパー状に形成する工程と、 前記第2の非晶質半導体膜上に透明導電膜を形成する工
程と、 前記透明導電膜と前記導電膜と前記第2の非晶質半導体
膜とをエッチングしてソース配線とソース領域とドレイ
ン領域とを形成する工程を有し、 前記導電膜は、アルミニウムまたはチタンを含み、 前記第1の非晶質半導体膜は、Cl2とBCl2の混合ガスによ
り、テーパー状にエッチングされることを特徴とする半
導体装置の作製方法。 - 【請求項１４】絶縁表面上にゲート配線を形成する工程
と、 前記絶縁表面上と前記ゲート配線上に絶縁膜を形成する
工程と、 前記絶縁膜上に第1の非晶質半導体膜を形成する工程
と、 前記第1の非晶質半導体膜上に一導電型の不純物元素を
含有する第2の非晶質半導体膜を形成する工程と、 前記第2の非晶質半導体膜上に導電膜を形成する工程
と、 前記第1の非晶質半導体膜と前記第2の非晶質半導体膜と
前記導電膜をエッチングして、前記第1の非晶質半導体
膜の端部をテーパー状に形成する工程と、 前記第2の非晶質半導体膜上に透明導電膜を形成する工
程と、 前記透明導電膜と前記導電膜と前記第2の非晶質半導体
膜とをエッチングしてソース配線とソース領域とドレイ
ン領域とを形成する工程を有し、 前記導電膜は、少なくともタンタルを含み、 前記第1の非晶質半導体膜は、Cl2とCF4の混合ガスによ
り、テーパー状にエッチングされることを特徴とする半
導体装置の作製方法。 - 【請求項１５】絶縁表面上にゲート配線を形成する工程
と、 前記絶縁表面上と前記ゲート配線上に絶縁膜を形成する
工程と、 前記絶縁膜上に第1の非晶質半導体膜を形成する工程
と、 前記第1の非晶質半導体膜上に一導電型の不純物元素を
含有する第2の非晶質半導体膜を形成する工程と、 前記第2の非晶質半導体膜上に導電膜を形成する工程
と、 前記第1の非晶質半導体膜と前記第2の非晶質半導体膜と
前記導電膜とをエッチングして、前記第1の非晶質半導
体膜の端部をテーパー状に形成する工程と、 前記第2の非晶質半導体膜上に透明導電膜を形成する工
程と、 前記透明導電膜と前記導電膜と前記第2の非晶質半導体
膜とをエッチングしてソース配線とソース領域とドレイ
ン領域を形成する工程を有し、 前記導電膜は、少なくともタングステンを含み、 前記第1の非晶質半導体膜は、Cl2とCF4とO2の混合ガ
ス、またはCl2とSF6とO2の混合ガスにより、テーパー状
にエッチングされることを特徴とする半導体装置の作製
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002058532A JP4267242B2 (ja) | 2001-03-06 | 2002-03-05 | 半導体装置及びその作製方法 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-62690 | 2001-03-06 | ||
| JP2001-62677 | 2001-03-06 | ||
| JP2001062690 | 2001-03-06 | ||
| JP2001062677 | 2001-03-06 | ||
| JP2002058532A JP4267242B2 (ja) | 2001-03-06 | 2002-03-05 | 半導体装置及びその作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002343811A true JP2002343811A (ja) | 2002-11-29 |
| JP2002343811A5 JP2002343811A5 (ja) | 2005-09-02 |
| JP4267242B2 JP4267242B2 (ja) | 2009-05-27 |
Family
ID=27346179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002058532A Expired - Fee Related JP4267242B2 (ja) | 2001-03-06 | 2002-03-05 | 半導体装置及びその作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4267242B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007091405A1 (ja) * | 2006-02-09 | 2007-08-16 | Idemitsu Kosan Co., Ltd. | 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法 |
| JP2007329298A (ja) * | 2006-06-08 | 2007-12-20 | Mitsubishi Electric Corp | Ｔｆｔアレイ基板、その製造方法、及び表示装置 |
| JP2009135482A (ja) * | 2007-11-05 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ及び当該薄膜トランジスタを有する表示装置 |
| US7758760B2 (en) | 2006-01-27 | 2010-07-20 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method of manufacturing the same |
| JP2010161197A (ja) * | 2009-01-08 | 2010-07-22 | Mitsubishi Electric Corp | 積層構造体及びその製造方法 |
| US7923274B2 (en) | 2005-09-30 | 2011-04-12 | Sharp Kabushiki Kaisha | Method for fabricating thin film transistor array substrate and thin film transistor array substrate |
| JP2012134477A (ja) * | 2010-11-30 | 2012-07-12 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
| JP2012212933A (ja) * | 2008-07-31 | 2012-11-01 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| KR101425379B1 (ko) * | 2005-11-17 | 2014-08-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 |
| JP2015056549A (ja) * | 2013-09-12 | 2015-03-23 | 三菱電機株式会社 | 薄膜トランジスタおよびその製造方法 |
| JP2017112384A (ja) * | 2008-10-24 | 2017-06-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2021073524A (ja) * | 2007-07-26 | 2021-05-13 | 株式会社半導体エネルギー研究所 | 表示装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102211967B1 (ko) * | 2013-10-28 | 2021-02-05 | 삼성디스플레이 주식회사 | 표시 장치, 표시 장치의 제조 방법, 및 유기 발광 표시 장치 |
-
2002
- 2002-03-05 JP JP2002058532A patent/JP4267242B2/ja not_active Expired - Fee Related
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7923274B2 (en) | 2005-09-30 | 2011-04-12 | Sharp Kabushiki Kaisha | Method for fabricating thin film transistor array substrate and thin film transistor array substrate |
| KR101425379B1 (ko) * | 2005-11-17 | 2014-08-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 |
| US7758760B2 (en) | 2006-01-27 | 2010-07-20 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method of manufacturing the same |
| WO2007091405A1 (ja) * | 2006-02-09 | 2007-08-16 | Idemitsu Kosan Co., Ltd. | 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法 |
| JP2007329298A (ja) * | 2006-06-08 | 2007-12-20 | Mitsubishi Electric Corp | Ｔｆｔアレイ基板、その製造方法、及び表示装置 |
| JP2021073524A (ja) * | 2007-07-26 | 2021-05-13 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2009135482A (ja) * | 2007-11-05 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ及び当該薄膜トランジスタを有する表示装置 |
| TWI485857B (zh) * | 2007-11-05 | 2015-05-21 | Semiconductor Energy Lab | 薄膜電晶體及具有該薄膜電晶體的顯示裝置 |
| JP2015062228A (ja) * | 2007-11-05 | 2015-04-02 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタ |
| US8624237B2 (en) | 2008-07-31 | 2014-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2012212933A (ja) * | 2008-07-31 | 2012-11-01 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US9496406B2 (en) | 2008-07-31 | 2016-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US11296121B2 (en) | 2008-07-31 | 2022-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2017112384A (ja) * | 2008-10-24 | 2017-06-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2010161197A (ja) * | 2009-01-08 | 2010-07-22 | Mitsubishi Electric Corp | 積層構造体及びその製造方法 |
| JP2012134477A (ja) * | 2010-11-30 | 2012-07-12 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
| JP2015056549A (ja) * | 2013-09-12 | 2015-03-23 | 三菱電機株式会社 | 薄膜トランジスタおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4267242B2 (ja) | 2009-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7420209B2 (en) | Semiconductor device | |
| US9786687B2 (en) | Semiconductor device and manufacturing method thereof | |
| US8188478B2 (en) | Semiconductor device and method of fabricating the same | |
| JP4741613B2 (ja) | 表示装置 | |
| US7098062B2 (en) | Manufacturing method of pixel structure of thin film transistor liquid crystal display | |
| CN107968097B (zh) | 一种显示设备、显示基板及其制作方法 | |
| JP4267242B2 (ja) | 半導体装置及びその作製方法 | |
| JP4522529B2 (ja) | 半導体装置およびその作製方法 | |
| JP2002083812A (ja) | 配線材料およびこれを用いた配線を備えた半導体装置およびその作製方法 | |
| JPH11271807A (ja) | アクティブマトリックス基板及び液晶表示装置 | |
| JP2007134730A (ja) | 表示装置 | |
| JP2937126B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| JPH0982976A (ja) | 薄膜トランジスタ、その製造方法及び液晶表示装置 | |
| JP2000200763A (ja) | 半導体装置及びその作製方法 | |
| JP4118705B2 (ja) | 半導体装置の作製方法 | |
| JP5244837B2 (ja) | 半導体装置 | |
| JP2001320053A (ja) | 半導体装置およびその作製方法 | |
| JP2001142093A (ja) | 液晶表示装置用アクティブマトリクス基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050307 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050307 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090123 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090217 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090218 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4267242 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140227 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |