JP2012134477A - 表示装置及びその作製方法 - Google Patents

表示装置及びその作製方法 Download PDF

Info

Publication number
JP2012134477A
JP2012134477A JP2011261850A JP2011261850A JP2012134477A JP 2012134477 A JP2012134477 A JP 2012134477A JP 2011261850 A JP2011261850 A JP 2011261850A JP 2011261850 A JP2011261850 A JP 2011261850A JP 2012134477 A JP2012134477 A JP 2012134477A
Authority
JP
Japan
Prior art keywords
electrode
etching mask
serving
signal line
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011261850A
Other languages
English (en)
Other versions
JP2012134477A5 (ja
JP5951239B2 (ja
Inventor
Takafumi Mizoguchi
隆文 溝口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011261850A priority Critical patent/JP5951239B2/ja
Publication of JP2012134477A publication Critical patent/JP2012134477A/ja
Publication of JP2012134477A5 publication Critical patent/JP2012134477A5/ja
Application granted granted Critical
Publication of JP5951239B2 publication Critical patent/JP5951239B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】ドレイン電極（またはソース電極）と画素電極との間の接触抵抗が生じない表示装置を提供する。
【解決手段】ゲート電極と、前記ゲート電極を覆って設けられたゲート絶縁層と、前記ゲート絶縁層上に設けられた半導体層と、前記半導体層上の一部に接して離間して設けられたソース電極及びドレイン電極と、を有し、前記ソース電極及びドレイン電極の一方は画素電極を兼ねる表示装置とする。前記ソース電極及びドレイン電極の他方は信号線を兼ねる電極であり、該信号線を兼ねる電極上には低抵抗な導電層が設けられていることが好ましい。低抵抗な導電層は、電気メッキ法などにより形成することができる。
【選択図】図１０

Description

本発明は、表示装置及びその作製方法に関する。更には、該表示装置の生産システムに関する。
なお、本明細書中において、「表示装置」は、表示装置自体のみならず、表示装置を構成する画素トランジスタ、及び該画素トランジスタが複数設けられたアクティブマトリクス基板をも含む概念とする。
近年、液晶表示装置やＥＬ表示装置などの表示装置の普及が急速に進んでいる。このような表示装置は、パッシブマトリクス方式とアクティブマトリクス方式に大別される。アクティブマトリクス方式では、複数のスイッチング素子がマトリクス状に設けられたアクティブマトリクス基板を用いる。スイッチング素子としては、例えば薄膜トランジスタが用いられる。
アクティブマトリクス基板には、一般に、ゲート電極を兼ねる走査線と、ソース電極（またはドレイン電極）を兼ねる信号線と、半導体層と、ドレイン電極（またはソース電極）と、を有する薄膜トランジスタと、該薄膜トランジスタを覆って設けられた保護絶縁層と、該保護絶縁層に設けられた開口部で前記ドレイン電極（または前記ソース電極）と接続された画素電極と、を有する画素トランジスタが設けられている。
このようなアクティブマトリクス基板では、前記開口部において前記ドレイン電極（または前記ソース電極）と前記画素電極が接触する部分における接触抵抗が表示特性を向上させる際の障壁の一つとなる（例えば、特許文献１［０００５］段落）。
また、このようなアクティブマトリクス基板の作製に際して、用いるマスクの枚数が増加するとコストが増大することが知られている。そのため、文献を例示するまでもなく、用いるマスクの枚数を削減するための試みが数多くなされていることが知られている。
なお、本明細書中において、「マスク」には、エッチングマスク、フォトマスク及び保護マスクの双方を含むものとする。なお、「フォトマスク」とは、フォトリソグラフィ法の露光に用いるマスク層をいい、「エッチングマスク」とは、該エッチングマスク下に形成された膜がエッチングされることを防止するために形成されるマスク層をいい、「保護マスク」とは、該保護マスク上に形成される膜が、該保護マスク下の層に接しないように形成されるマスク層をいう。なお、「エッチングマスク」と「保護マスク」はレジスト材料により形成することができるため、レジストマスクと呼ぶことがある。
特開平７−１２０７９０号公報 特開２００２−３１８５５５号公報
本発明の一態様は、ドレイン電極（またはソース電極）と画素電極の間の接触抵抗が生じない表示装置を提供することを課題とする。
また、本発明の一態様は、配線抵抗を増大させずに実現可能な、ドレイン電極（またはソース電極）と画素電極の間の接触抵抗が生じない表示装置を提供することを課題とする。
更には、本発明の一態様は、従来よりもマスク枚数を少なくして作製することが可能な表示装置の作製方法を提供することを課題とする。
本発明の一態様は、アクティブマトリクス基板におけるドレイン電極（またはソース電極）が画素電極と同一の層により設けられていることを特徴とする表示装置である。
本発明の一態様は、ゲート電極と、前記ゲート電極を覆って設けられたゲート絶縁層と、前記ゲート絶縁層上に設けられた半導体層と、前記半導体層に接して離間して設けられたソース電極及びドレイン電極と、を有し、前記ソース電極及びドレイン電極の一方は画素電極を兼ねていることを特徴とする表示装置である。
本発明の一態様は、ゲート電極と、前記ゲート電極を覆って設けられたゲート絶縁層と、前記ゲート絶縁層上に設けられた半導体層と、前記半導体層に接して離間して設けられたソース電極及びドレイン電極と、を有し、前記ソース電極及びドレイン電極の一方は画素電極を兼ね、前記ソース電極及びドレイン電極の他方は信号線を兼ね、前記ソース電極及びドレイン電極の他方上には低抵抗な導電層が設けられていることを特徴とする表示装置である。なお、本明細書中において、「低抵抗な導電層」は、少なくとも、「信号線を兼ねる電極」及び「画素電極を兼ねる電極」よりも低抵抗であればよい。
本発明の一態様は、基板上に第１の導電膜を形成し、前記第１の導電膜上に第１のエッチングマスクを形成し、前記第１のエッチングマスクを用いて前記第１の導電膜を加工することでゲート電極を形成し、前記第１のエッチングマスクを除去し、前記ゲート電極上にゲート絶縁層を形成し、前記ゲート絶縁層上に半導体膜を形成し、前記半導体膜上に第２のエッチングマスクを形成し、前記第２のエッチングマスクを用いて前記半導体膜を加工することで半導体層を形成し、前記第２のエッチングマスクを除去し、前記ゲート絶縁層上に前記半導体層を覆って透明導電膜を形成し、前記透明導電膜上に第３のエッチングマスクを形成し、前記第３のエッチングマスクを用いて前記透明導電膜を加工することで信号線を兼ねる電極及び画素電極を兼ねる電極を形成し、前記第３のエッチングマスクを除去することを特徴とする表示装置の作製方法である。なお、その後、前記半導体層の上部をエッチングすることで前記信号線を兼ねる電極と前記画素電極を兼ねる電極の間の残渣などを除去することが好ましい。
本発明の一態様は、基板上に第１の導電膜を形成し、前記第１の導電膜上に第１のエッチングマスクを形成し、前記第１のエッチングマスクを用いて前記第１の導電膜を加工することでゲート電極を形成し、前記第１のエッチングマスクを除去し、前記ゲート電極上にゲート絶縁層を形成し、前記ゲート絶縁層上に半導体膜を形成し、前記半導体膜上に第２のエッチングマスクを形成し、前記第２のエッチングマスクを用いて前記半導体膜を加工することで半導体層を形成し、前記第２のエッチングマスクを除去し、前記ゲート絶縁層上に前記半導体層を覆って透明導電膜を形成し、前記透明導電膜上に第３のエッチングマスクを形成し、前記第３のエッチングマスクを用いて前記透明導電膜を加工することで信号線を兼ねる電極及び画素電極を兼ねる電極を形成し、前記第３のエッチングマスクを除去し、前記信号線を兼ねる電極上にのみ低抵抗な導電層を形成することを特徴とする表示装置の作製方法である。なお、その後、前記半導体層の上部をエッチングすることで前記信号線を兼ねる電極と前記画素電極を兼ねる電極の間の残渣などを除去することが好ましい。
前記構成の本発明の一態様である表示装置の作製方法において、前記低抵抗な導電層は、電気メッキ法により金属層を形成すればよい。前記低抵抗な導電層を電気メッキ法により形成する場合には、前記信号線を兼ねる電極及び前記画素電極を兼ねる電極まで形成した前記基板と、メッキしようとする金属または不溶性の金属により形成された陽極と、をメッキしようとする金属のイオンを含む電解液に浸し、前記陽極と前記信号線を兼ねる電極との間に電位差を生じさせることで前記信号線を兼ねる電極の表面に陽イオンが還元されて金属層が形成される。なお、その後、前記半導体層の上部をエッチングすることで前記信号線を兼ねる電極と前記画素電極を兼ねる電極の間の残渣などを除去することが好ましい。なお、メッキしようとする金属としては、電気抵抗が低く、イオン化傾向が小さい金属であればよい。
また、前記構成の本発明の一態様である表示装置の作製方法において、電気メッキ法によって前記金属層を形成するに際し、前記陽極と前記信号線を兼ねる電極との間に電位差を生じさせるためには、前記信号線に入力する電位を前記基板上の信号線側入力端子に接触する面の前記基板を搬送するアームから供給すればよい。すなわち、前記基板を搬送する前記アームは、前記信号線入力端子に接触する部分に導電層を有する。従って、本発明の一態様は、前記構成の本発明の一態様である表示装置の作製方法により前記信号線を兼ねる電極及び前記画素電極を兼ねる電極まで形成した前記基板上の信号線側入力端子に導電層が接触するアームにより前記基板を搬送し、前記アームにより前記基板を保持した状態で、前記基板をメッキしようとする金属または不溶性の金属により形成された陽極と、をメッキしようとする金属のイオンを含む電解液に浸し、前記陽極と前記アームの前記導電層の間に電位差を生じさせて前記信号線を兼ねる電極の表面に金属層を形成することを特徴とする表示装置の生産システムである。
前記構成の本発明の一態様である表示装置においては、前記信号線を兼ねる電極及び前記画素電極を兼ねる電極の側壁にサイドウォール絶縁層が設けられていることが好ましい。すなわち、前記構成の本発明の一態様である表示装置の作製方法において、前記第３のエッチングマスクを除去した後に、前記ゲート絶縁層、前記半導体層、前記信号線を兼ねる電極及び前記画素電極を兼ねる電極上にサイドウォール絶縁層を形成するための絶縁膜（以下、サイドウォール絶縁膜と呼ぶ。）を形成し、前記信号線を兼ねる電極及び前記画素電極を兼ねる電極を露出させるようにエッチバック処理を行ってサイドウォール絶縁層を形成し、その後、前記信号線を兼ねる電極上に電気メッキ法により低抵抗な導電層を形成することが好ましい。このように前記信号線を兼ねる電極及び前記画素電極を兼ねる電極の側壁に接してサイドウォール絶縁層を形成することで、低抵抗な導電層の形成方法にかかわらず、前記信号線を兼ねる電極と前記画素電極を兼ねる電極の間の距離（チャネル長Ｌ）を透明導電膜の加工時に決定できる。そのため、基板内でのチャネル長のばらつきを防ぎ、表示装置の表示むらを防ぐことができる。なお、その後、前記半導体層の上部をエッチングすることで前記信号線を兼ねる電極と前記画素電極を兼ねる電極の間の残渣などを除去することが好ましい。
なお、前記構成の本発明の一態様である表示装置の作製方法においては、前記サイドウォール絶縁層を形成する際に、前記信号線を兼ねる電極と前記画素電極を兼ねる電極にはプラズマダメージが混入しやすい。そのため、前記信号線を兼ねる電極と前記画素電極を兼ねる電極を形成した後にこれらの電極の表面をわずかにエッチングし、またはウエットエッチング工程若しくは洗浄工程を経るなどしてプラズマダメージが混入した部分を除去することが好ましい。
または、前記構成の本発明の一態様である表示装置の作製方法において、前記低抵抗な導電層の形成は、電気メッキ法以外の方法により行ってもよい。例えば、前記第３のエッチングマスクを除去した後に、前記低抵抗な導電層を形成する領域以外の部分に保護マスクをインクジェット法などのフォトマスクを使用しない方法により形成し、前記信号線を兼ねる電極及び前記保護マスク上に低抵抗な導電膜を形成し、前記保護マスクをリフトオフすることで前記低抵抗な導電層を形成してもよい。なお、前記保護マスクを除去した後、前記半導体層の上部をエッチングすることで前記信号線を兼ねる電極と前記画素電極を兼ねる電極の間の残渣などを除去することが好ましい。
または、前記構成の本発明の一態様である表示装置の作製方法において、前記低抵抗な導電層の形成は、リフトオフに代えて液滴吐出法により行ってもよい。例えば、前記第３のエッチングマスクを除去した後に低抵抗な導電膜を形成し、前記低抵抗な導電膜上の低抵抗な導電層を形成する領域に第４のエッチングマスクを液滴吐出法により形成し、前記第４のエッチングマスクを用いて前記低抵抗な導電膜を加工することで低抵抗な導電層を形成し、前記第４のエッチングマスクを除去してもよい。なお、前記第４のエッチングマスクを除去した後、前記半導体層の上部をエッチングすることで前記信号線を兼ねる電極と前記画素電極を兼ねる電極の間の残渣などを除去することが好ましい。
前記構成の表示装置及び前記構成の表示装置の作製方法を適用した表示装置は、電子機器に搭載される表示部に適用することができる。
なお、本明細書中において、「膜」とは、ＣＶＤ法（プラズマＣＶＤ法などを含む。）またはスパッタリング法などにより、被形成面の全面に形成されたものをいう。一方で、「層」とは、「膜」が加工されたもの、または被形成面の全面に形成された状態で加工を要しないものをいう。ただし、「膜」と「層」を特に区別することなく用いてもよい。
なお、本明細書中において、半導体層とソース電極及びドレイン電極との間にはオーミックコンタクト層を明記していないが、半導体層とソース電極、または半導体層とドレイン電極のそれぞれの間には、オーミックコンタクト層が設けられていることが好ましい。オーミックコンタクト層は、半導体層に一導電性を付与する元素（ｎ型トランジスタの場合にはリンまたはヒ素など、ｐ型トランジスタの場合にはホウ素など）を加えることで形成することができる。
本発明の一態様によれば、ドレイン電極（またはソース電極）が画素電極を兼ねるため、ドレイン電極（またはソース電極）と画素電極との間の接触抵抗が生じない表示装置を得ることができる。
更には、本発明の好ましい一態様において、ソース電極（またはドレイン電極）により形成される信号線を兼ねる電極上に低抵抗な導電層が設けられていることで、配線抵抗を増大させずに画素電極との間の接触抵抗が生じない表示装置を得ることができる。
更には、本発明の一態様である表示装置の作製方法によれば、従来よりもマスク枚数を少なくすることが可能である。
本発明の一態様である画素トランジスタの作製方法を説明する図。 本発明の一態様である画素トランジスタの作製方法を説明する図。 本発明の一態様である画素トランジスタを説明する図。 本発明の一態様である画素トランジスタの作製方法を説明する図。 本発明の一態様である画素トランジスタを説明する図。 本発明の一態様である画素トランジスタの作製方法を説明する図。 本発明の一態様である画素トランジスタの作製方法を説明する図。 本発明の一態様である画素トランジスタの作製方法を説明する図。 本発明の一態様である画素トランジスタの作製方法を説明する図。 本発明の一態様である画素トランジスタの作製方法を説明する図。 本発明の一態様である画素トランジスタの作製方法を説明する図。 本発明の一態様である画素トランジスタの作製方法を説明する図。 本発明の一態様である画素トランジスタの作製方法を説明する図。 本発明の一態様である表示装置の生産システムを説明する図。 本発明の一態様である表示装置を適用した半導体装置を説明する図。 本発明の一態様である表示装置を適用した半導体装置を説明する図。 本発明の一態様である表示装置を適用した半導体装置を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
本実施の形態では、本発明の一態様である表示装置に設けられる画素トランジスタとその作製方法について説明する。
まず、本実施の形態の画素トランジスタの作製方法について説明する。本実施の形態の画素トランジスタの作製方法は、基板上に第１の導電膜を形成し、前記第１の導電膜上に第１のエッチングマスクを形成し、前記第１のエッチングマスクを用いて前記第１の導電膜を加工することでゲート電極を形成し、前記第１のエッチングマスクを除去し、前記ゲート電極を覆ってゲート絶縁層を形成し、前記ゲート絶縁層上に半導体膜を形成し、前記半導体膜上に第２のエッチングマスクを形成し、前記第２のエッチングマスクを用いて前記半導体膜を加工することで半導体層を形成し、前記第２のエッチングマスクを除去し、前記ゲート絶縁層上に前記半導体層を覆って透明導電膜を形成し、前記透明導電膜上に第３のエッチングマスクを形成し、前記第３のエッチングマスクを用いて前記透明導電膜を加工することで信号線を兼ねる電極及び画素電極を兼ねる電極を形成し、前記第３のエッチングマスクを除去することを特徴とする。
はじめに、基板１００上に第１の導電膜１０２を形成し、第１の導電膜１０２上に第１のエッチングマスク１０４を形成する（図１（Ａ））。
基板１００としては、ガラス基板、石英基板、シリコン基板、ステンレス基板またはプラスチック基板などを用いることができ、基板の材料などは特に限定されない。
第１の導電膜１０２は、例えば、スパッタリング法またはＣＶＤ法（プラズマＣＶＤ法または熱ＣＶＤ法などを含む。）などを用いて導電膜（例えば金属膜、または一導電型の不純物元素が添加された半導体膜など）を形成すればよい。または、インクジェット法などを用いて形成してもよい。なお、第１の導電膜１０２は、単層で形成してもよいし、複数の層を積層して形成してもよい。例えば、Ｔｉ層またはＭｏ層によりＡｌ層を挟持した３層の積層構造とすればよい。
第１のエッチングマスク１０４としては、例えば、レジストマスクを形成すればよいが、エッチング工程においてマスクとして用いることができるものであれば特定のものに限定されない。
次に、第１のエッチングマスク１０４を用いて第１の導電膜１０２を加工することでゲート電極１０６を形成する（図１（Ａ））。
次に、第１のエッチングマスク１０４を除去する（図１（Ｂ））。
次に、ゲート電極１０６を覆ってゲート絶縁層１０８を形成し、ゲート絶縁層１０８上に半導体膜１１０を形成し、半導体膜１１０上に第２のエッチングマスク１１２を形成する（図１（Ｃ））。
ゲート絶縁層１０８としては、例えば、スパッタリング法またはＣＶＤ法（プラズマＣＶＤ法または熱ＣＶＤ法などを含む。）などを用いて絶縁性材料（例えば、窒化シリコン、窒化酸化シリコン、酸化窒化シリコンまたは酸化シリコンなど）膜を形成すればよい。なお、ゲート絶縁層１０８は、単層で形成してもよいし、複数の層を積層して形成してもよい。
なお、「窒化酸化シリコン」とは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、組成範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。
なお、「酸化窒化シリコン」とは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。
ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
半導体膜１１０は、半導体膜であればよく、単層であってもよいし、複数の層が積層された積層構造であってもよい。半導体膜１１０として、例えば、酸化物半導体膜またはシリコン膜が挙げられる。
半導体膜１１０が酸化物半導体膜である場合には、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ系酸化物半導体、Ｓｎ−Ｚｎ系酸化物半導体、Ａｌ−Ｚｎ系酸化物半導体、Ｚｎ−Ｍｇ系酸化物半導体、Ｓｎ−Ｍｇ系酸化物半導体、Ｉｎ−Ｇａ系酸化物半導体、Ｉｎ−Ｍｇ系酸化物半導体や、Ｉｎ系酸化物半導体、Ｓｎ系酸化物半導体、Ｚｎ系酸化物半導体などを用いることができる。また、酸化物半導体膜がＳｉＯ２を含んでいてもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体膜とは、Ｉｎ、ＧａまたはＺｎを有する酸化物半導体膜をいい、その化学量論比はとくに問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでいてもよい。
半導体膜１１０が酸化物半導体膜である場合には、例えば、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記されるものを用いることもできる。ここで、Ｍは、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどが挙げられる。または、酸化物半導体膜はＳｉＯ２を含んでいてもよい。
また、酸化物半導体膜をスパッタリング法で形成するためのターゲットとしては、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物ターゲットを用いる。ただし、このターゲットの材料及び組成に限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の酸化物ターゲットを用いてもよい。
ここでは、半導体膜１１０が酸化物半導体膜であり、スパッタリング法で形成される場合には、希ガス（例えばＡｒ）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下においてスパッタリング法により形成することができる。
また、酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。このように、充填率の高い酸化物ターゲットを用いることにより、成膜される酸化物半導体膜を緻密な膜とすることができる。
または、半導体膜１１０として、シリコン膜を用いてもよい。シリコン膜としては、アモルファスシリコン膜を用いればよい。または、キャリア移動度が高いシリコン膜上にキャリア移動度が低いシリコン膜が設けられた積層シリコン膜であってもよい。
キャリア移動度が高いシリコン膜としては、結晶性シリコン膜が挙げられる。結晶性シリコンとしては、例えば、微結晶シリコンが挙げられる。ここで、微結晶シリコンとは、非晶質と結晶構造（単結晶、多結晶を含む。）の中間的な構造のものをいう。微結晶シリコンは、自由エネルギー的に安定な第３の状態を有し、短距離秩序を持ち格子歪みを有する結晶質なシリコンであり、結晶粒径が２ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上８０ｎｍ以下、より好ましくは２０ｎｍ以上５０ｎｍ以下の柱状または針状の結晶粒が基板表面に対して法線方向に成長しているシリコンである。このため、柱状または針状の結晶粒の界面には、粒界が形成されることもある。なお、ここでの結晶粒径は、基板表面に対して平行な面における結晶粒の最大直径である。また、結晶粒は、非晶質シリコン領域と、単結晶とみなせる微小結晶の結晶子を有する。なお、結晶粒は双晶を有する場合もある。
微結晶シリコンでは、そのラマンスペクトルのピークが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側にシフトしている。すなわち、単結晶シリコンを示す５２０ｃｍ−１と非晶質シリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するために水素またはハロゲンを少なくとも１原子％またはそれ以上含ませているとよい。さらに、Ｈｅ、Ａｒ、Ｋｒ、またはＮｅなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶シリコンが得られる。
キャリア移動度が低いシリコン膜としては、アモルファスシリコン膜を用いればよいが、好ましくは、非晶質シリコンと微小シリコン結晶粒を有し、従来の非晶質シリコン膜と比較して、一定光電流法（ＣＰＭ：Ｃｏｎｓｔａｎｔ Ｐｈｏｔｏｃｕｒｒｅｎｔ Ｍｅｔｈｏｄ）やフォトルミネッセンス分光測定で測定されるＵｒｂａｃｈ端のエネルギーが小さく、欠陥吸収スペクトル量が少ないシリコン膜であるとよい。このようなシリコン膜は、従来の非晶質シリコン膜と比較して欠陥が少なく、価電子帯のバンド端（移動度端）における準位のテイル（裾）の傾きが急峻であり、秩序性が高い。
キャリア移動度が低いシリコン膜には、ハロゲンまたは窒素を含んでいてもよい。窒素が含まれる場合には、ＮＨ基またはＮＨ２基として含んでいてもよい。
なお、ここで、キャリア移動度が高いシリコン膜とキャリア移動度が低いシリコン膜の界面領域は、微結晶半導体領域、及び当該微結晶半導体領域の間に充填される非晶質半導体領域を有する。具体的には、キャリア移動度が高いシリコン膜から錐形状に伸びた微結晶半導体領域と、キャリア移動度が低いシリコン膜と同様の非晶質半導体を含む領域と、で構成される。
キャリア移動度が低いシリコン膜が、ソース電極及びドレイン電極とキャリア移動度が高いシリコン膜の間に設けられると、トランジスタのオフ電流を小さくすることができる。また、上記の界面領域において、錐形状に伸びた微結晶シリコン領域を有するため、縦方向（膜の成長方向）の抵抗を低くすることができ、トランジスタのオン電流を高めることができる。すなわち、従来の非晶質シリコンを適用した場合と比較すると、オフ電流を十分に低減させつつ、オン電流の低下を抑制することもでき、トランジスタのスイッチング特性を高くすることができる。
なお、微結晶シリコン領域は、キャリア移動度が高いシリコン膜の表面から厚さ方向に成長するが、原料ガスにおいて堆積性ガス（例えば、シラン）に対する水素の流量が小さい場合（すなわち、希釈率が低い場合）、または窒素を含む原料ガスの濃度が高い場合には、微結晶シリコン領域における結晶成長が抑制され、結晶粒が錐形状になり、堆積されて形成されるシリコンは、大部分が非晶質シリコンとなる。
第２のエッチングマスク１１２としては、例えば、レジストマスクを形成すればよいが、エッチング工程においてマスクとして用いることができるものであれば特定のものに限定されない。
次に、第２のエッチングマスク１１２を用いて半導体膜１１０を加工することで半導体層１１４を形成する（図１（Ｄ））。
次に、第２のエッチングマスク１１２を除去し、ゲート絶縁層１０８上に半導体層１１４を覆って透明導電膜１１６を形成する（図２（Ａ））。
透明導電膜１１６は、透光性を有する導電性高分子（導電性ポリマーともいう。）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した透明導電膜１１６は、シート抵抗が１００００Ω／□以下であり、且つ波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
次に、透明導電膜１１６上に第３のエッチングマスク１１８を形成する（図２（Ｂ））。
第３のエッチングマスク１１８としては、例えば、レジストマスクを形成すればよいが、エッチング工程においてマスクとして用いることができるものであれば特定のものに限定されない。
次に、第３のエッチングマスク１１８を用いて透明導電膜１１６を加工することで信号線を兼ねる電極１２０ａ及び画素電極を兼ねる電極１２０ｂを形成する（図２（Ｃ））。
その後、第３のエッチングマスク１１８を除去する（図２（Ｄ））。
なお、その後、半導体層１１４の上部をエッチングすることで信号線を兼ねる電極１２０ａと画素電極を兼ねる電極１２０ｂの間の残渣などを除去し、完全に絶縁化することが好ましい。
以上説明したように、画素トランジスタを作製することができる。この画素トランジスタの上面図を図３に示す。本実施の形態の画素トランジスタでは、ドレイン電極（またはソース電極）と画素電極との間の接触抵抗が生じない。ドレイン電極（またはソース電極）が画素電極を兼ねるからである。
また、本実施の形態の画素トランジスタの作製方法によれば、従来よりもマスク枚数を少なくすることが可能である。具体的には、３枚のマスクで画素トランジスタを作製することができる。
なお、信号線を兼ねる電極１２０ａ上には低抵抗な導電層１２２が設けられていることが好ましい（図４（Ａ））。そして、信号線を兼ねる電極１２０ａ上に設けられる低抵抗な導電層１２２は、マスク枚数を増やすことなく形成することが好ましい。このようにマスク枚数を増やすことなく信号線を兼ねる電極１２０ａ上に低抵抗な導電層１２２を形成するには、電気メッキ法により金属層を形成すればよい。
なお、このように、信号線に電気メッキ法により処理を施す技術は、例えば特許文献２に開示されている。
すなわち、図２（Ｄ）の画素トランジスタが形成された基板１００と、メッキしようとする金属または不溶性の金属により形成された陽極と、をメッキしようとする金属のイオンを含む電解液に浸し、この陽極と信号線を兼ねる電極１２０ａとの間に電位差を生じさせることで信号線を兼ねる電極１２０ａの表面に陽イオンが還元されて金属層が形成される。
なお、ここで、メッキしようとする金属としては、電気抵抗が低く、イオン化傾向が小さい金属であればよく、例えば、銀、金、または白金が好ましい。ただし、これらに限定されるものではない。
なお、その後、半導体層１１４の上部をエッチングすることで信号線を兼ねる電極１２０ａと画素電極を兼ねる電極１２０ｂの間の残渣などを除去し、完全に絶縁化して半導体層１２４を形成することが好ましい図４（Ｂ）。
このように作製した画素トランジスタの上面図を図５に示す。図５に示す画素トランジスタでは、低抵抗な導電層により配線抵抗が低減されており、ドレイン電極（またはソース電極）と画素電極との間の接触抵抗が生じない。本実施の形態によれば、このような表示装置を少ないマスク枚数で作製することができる。
（実施の形態２）
実施の形態１の第１のエッチングマスク１０４と第２のエッチングマスク１１２は、同一のフォトマスクにより形成することができる。従って、フォトマスクの枚数は、実施の形態１よりも更に少なくすることができる。本実施の形態では、実施の形態１よりも更にフォトマスクの枚数が少ない表示装置の作製方法について図６乃至図１０を参照して説明する。
なお、図６（Ａ）、図７（Ａ）、図８（Ａ）、図９（Ａ）、図１０（Ａ）には上面図を示し、図６（Ｂ）、図７（Ｂ）、図８（Ｂ）、図９（Ｂ）、図１０（Ｂ）には図６（Ａ）、図７（Ａ）、図８（Ａ）、図９（Ａ）、図１０（Ａ）のＡ−Ｂにおける断面図を示す。
まず、実施の形態１と同様に、基板１００上に第１の導電膜１０２を形成し、第１の導電膜１０２上に第１のエッチングマスク１０４を形成する（図６（Ａ）及び（Ｂ））。
次に、第１のエッチングマスク１０４を用いて第１の導電膜１０２を加工することでゲート電極１０６を形成し、第１のエッチングマスク１０４を除去し、ゲート電極１０６を覆ってゲート絶縁層１０８を形成し、ゲート絶縁層１０８上に半導体膜１１０を形成し、半導体膜１１０上に第２のエッチングマスク前駆体１１１を形成する（図７（Ａ）及び（Ｂ））。
ここで、第２のエッチングマスク前駆体１１１は、第１のエッチングマスク１０４と同一のフォトマスクを用いて形成する。
次に、第２のエッチングマスク前駆体１１１を縮小させて第２のエッチングマスク１１２を形成する（図８（Ａ）及び（Ｂ））。第２のエッチングマスク前駆体１１１を縮小させるには、例えばアッシング工程を行えばよい。
ここで、第２のエッチングマスク１１２は島状に形成する。そのため、第２のエッチングマスク前駆体１１１を縮小させる際に島状になるように加工する。ここで、第２のエッチングマスク前駆体１１１がアッシングされる幅をａとおくと、ゲート電極１０６により形成される走査線の線幅ｂが２ａよりも小さければよい。
すなわち、本実施の形態では、ｂ＜２ａであることを要する。ただし、走査線の線幅が小さすぎると形成不良が生じやすく、十分な電流を流すことが難しくなる。そのため、走査線の線幅ｂは、ａよりも大きいことが好ましい。従って、ａ＜ｂ＜２ａであることが最も好ましい。
次に、第２のエッチングマスク１１２を用いて半導体膜１１０を加工することで半導体層１１４を形成し、第２のエッチングマスク１１２を除去し、ゲート絶縁層１０８上に半導体層１１４を覆って透明導電膜１１６を形成し、透明導電膜１１６上に第３のエッチングマスク１１８を形成する（図９（Ａ）及び（Ｂ））。
第３のエッチングマスク１１８を用いて透明導電膜１１６を加工することで信号線を兼ねる電極１２０ａ及び画素電極を兼ねる電極１２０ｂを形成し、第３のエッチングマスク１１８を除去する（図１０（Ａ）及び（Ｂ））。
なお、その後実施の形態１と同様に、低抵抗な導電層１２２を形成することが好ましい。
本実施の形態にて説明したように、２枚のフォトマスクにより画素トランジスタを作製することができる。
（実施の形態３）
実施の形態１及び実施の形態２で好ましい形態として説明した、信号線を兼ねる電極上に低抵抗な導電層が設けられた画素トランジスタを作製するに際しては、基板面内でのチャネル長を均一にすることが難しい。そこで、本実施の形態では、信号線を兼ねる電極及び画素電極を兼ねる電極にサイドウォール絶縁層を形成する形態について説明する。信号線を兼ねる電極及び画素電極を兼ねる電極にサイドウォール絶縁層を設けると、信号線を兼ねる電極と画素電極を兼ねる電極との間の距離（チャネル長Ｌ）を透明導電膜の加工時に決定できるため、基板面内でのチャネル長Ｌのばらつきを防ぐことができ、表示装置の表示むらを防ぐことができる。
まず、実施の形態１と同様に、信号線を兼ねる電極１２０ａ及び画素電極を兼ねる電極１２０ｂまで形成する。
そして、第３のエッチングマスク１１８を除去した後に、ゲート絶縁層１０８、半導体層１１４、信号線を兼ねる電極１２０ａ及び画素電極を兼ねる電極１２０ｂ上にサイドウォール絶縁膜１２６を形成する（図１１（Ａ））。
サイドウォール絶縁膜１２６としては、例えば、スパッタリング法またはＣＶＤ法（プラズマＣＶＤ法または熱ＣＶＤ法などを含む。）などを用いて絶縁性材料（例えば、窒化シリコン、窒化酸化シリコン、酸化窒化シリコンまたは酸化シリコンなど）膜を形成すればよい。なお、サイドウォール絶縁膜１２６は、単層で形成してもよいし、複数の層を積層して形成してもよい。
次に、信号線を兼ねる電極１２０ａ及び画素電極を兼ねる電極１２０ｂを露出させるようにエッチバック処理を行ってサイドウォール絶縁層１２８を形成する（図１１（Ｂ））。
次に、信号線を兼ねる電極１２０ａ上に電気メッキ法により低抵抗な導電層１２２を形成する（図１１（Ｃ））。
以上説明したように、信号線を兼ねる電極１２０ａ及び画素電極を兼ねる電極１２０ｂにサイドウォール絶縁層を設けることができる。このように信号線を兼ねる電極１２０ａ及び画素電極を兼ねる電極１２０ｂにサイドウォール絶縁層を設けることで、低抵抗な導電層１２２の形成方法にかかわらず、信号線を兼ねる電極１２０ａと画素電極を兼ねる電極１２０ｂとの間の距離（チャネル長Ｌ）を透明導電膜１１６の加工時に決定できるため、基板内でのチャネル長Ｌのばらつきを防ぐことができる。そのため、表示装置の表示むらを防ぐことができる。
なお、その後、半導体層１１４の上部をエッチングすることで信号線を兼ねる電極１２０ａと画素電極を兼ねる電極１２０ｂの間の残渣などを除去し、完全に絶縁化して半導体層１２４を形成することが好ましい（図１１（Ｄ））。
（実施の形態４）
実施の形態１では、マスク枚数を増加させることなく低抵抗な導電層１２２を設ける方法として、電気メッキ法を例示している。ただし、これに限定されず、低抵抗な導電層１２２は、他の方法を用いて形成してもよい。本実施の形態では、このような方法の一例としてリフトオフを用いる。
なお、「リフトオフ」とは、所望のパターンを形成するに際し、所望のパターンの保護マスクの形成後に所望のパターンを形成するための膜を形成し、その後に前記保護マスクを除去することで、前記保護マスクが形成されていない部分に所望のパターンを形成する方法をいう。
まず、実施の形態１と同様に、信号線を兼ねる電極１２０ａ及び画素電極を兼ねる電極１２０ｂまで形成する。そして、低抵抗な導電層１２２を形成する部分以外の領域に保護マスク１３０を形成する（図１２（Ａ））。ここで、保護マスク１３０は、例えばレジスト材料により形成すればよい。
次に、低抵抗な導電層１２２を形成するための低抵抗な導電膜１３２を形成する（図１２（Ｂ））。ここで、低抵抗な導電膜１３２は全面に形成されるため、保護マスク１３０上にも形成される。
次に、リフトオフを行って保護マスク１３０を除去する。保護マスク１３０を除去することで、保護マスク１３０上の低抵抗な導電膜１３２も除去され、所望の領域に低抵抗な導電層１２２が形成される（図１２（Ｃ））。
なお、その後、半導体層１１４の上部をエッチングすることで信号線を兼ねる電極１２０ａと画素電極を兼ねる電極１２０ｂの間の残渣などを除去し、完全に絶縁化して半導体層１２４を形成することが好ましい（図１２（Ｄ））。
以上説明したように、フォトマスク及びエッチングマスクのマスク枚数を増加させず、電気メッキ法を用いることなく、低抵抗な導電層１２２を形成することができる。なお、リフトオフでは、約２μｍ以下の微細なパターンを形成しづらいという問題がある。しかし、例えば非晶質半導体を用いた大画面液晶表示装置の信号線は概ね３μｍ以上であること、そして、本実施の形態でも説明したように、低抵抗な導電層１２２は信号線の部分にのみ形成され、電極部分には形成されなくてもよい。そのため、リフトオフの微細加工の困難性は問題にならない。
なお、本実施の形態にて説明したリフトオフは、実施の形態２及び実施の形態３にて説明した画素トランジスタの作製方法に適用してもよい。
（実施の形態５）
実施の形態１及び実施の形態４では、フォトマスク及びエッチングマスクのマスクのマスク枚数を増加させることなく低抵抗な導電層１２２を設ける方法として、電気メッキ法とリフトオフを例示している。ただし、これらに限定されず、低抵抗な導電層１２２は、他の方法を用いて形成してもよい。本実施の形態では、このような方法の一例として液滴吐出法を用いる。
なお、「液滴吐出法」とは、所望の層を形成するための組成物の液滴を選択的に吐出または噴出するなどして、所定のパターンを形成する方法をいう。インクジェット法は、液滴吐出法に含まれるものである。
まず、実施の形態１と同様に、信号線を兼ねる電極１２０ａ及び画素電極を兼ねる電極１２０ｂまで形成する。そして、低抵抗な導電膜１３４を形成し、低抵抗な導電膜１３４上に第４のエッチングマスク１３６を液滴吐出法により形成する（図１３（Ａ））。ここで、第４のエッチングマスク１３６は、例えばレジスト材料により形成すればよい。
次に、第４のエッチングマスク１３６を用いて低抵抗な導電膜１３４をエッチングすることで低抵抗な導電層１２２を形成する（図１３（Ｂ））。その後、第４のエッチングマスク１３６を除去する（図１３（Ｃ））。
なお、その後、半導体層１１４の上部をエッチングすることで信号線を兼ねる電極１２０ａと画素電極を兼ねる電極１２０ｂの間の残渣などを除去し、完全に絶縁化して半導体層１２４を形成することが好ましい（図１３（Ｄ））。
以上説明したように、フォトマスクのマスク枚数を増加させず、電気メッキ法及びリフトオフを用いることなく、低抵抗な導電層１２２を形成することができる。なお、液滴吐出法でも、約２μｍ以下の微細なパターンを形成しづらいという問題がある。しかし、例えば非晶質半導体を用いた大画面液晶表示装置の信号線は概ね３μｍ以上であること、そして、本実施の形態でも説明したように、低抵抗な導電層１２２は信号線の部分にのみ形成され、電極部分には形成されなくてもよい。そのため、液滴吐出法の微細加工の困難性は問題にならない。
なお、本実施の形態にて説明した本発明の一態様は上記説明に限定されず、低抵抗な導電層１２２自体を液滴吐出法により形成してもよい。
なお、本実施の形態にて説明した液滴吐出法は、実施の形態２及び実施の形態３にて説明した画素トランジスタの作製方法に適用してもよい。
なお、本実施の形態にて説明した液滴吐出法は、実施の形態４で説明したリフトオフと組み合わせてもよい。すなわち、実施の形態４における保護マスク１３０の形成を液滴吐出法により行ってもよい。
（実施の形態６）
実施の形態１で説明したように、電気メッキ法を用いて、信号線を兼ねる電極１２０ａ上に低抵抗な導電層１２２を形成する場合、基板面内において均一に形成するには、信号線を兼ねる電極１２０ａの電位を電気メッキ可能な等しいものとすることが好ましい。本実施の形態では、信号線を兼ねる電極１２０ａの電位を等しい電位として電気メッキを行うことができる表示装置の生産システムについて説明する。
まず、実施の形態１と同様に、信号線を兼ねる電極１２０ａ及び画素電極を兼ねる電極１２０ｂまで形成する。
図１４（Ａ）は、実施の形態１で説明したように信号線を兼ねる電極１２０ａ及び画素電極を兼ねる電極１２０ｂまで形成した基板１００の概略図を示す。基板１００上には、複数の画素１５０がマトリクス状に形成されている。また、各入力端子は、画素１５０に対して信号または電源電位を供給する。
複数の画素１５０のそれぞれには信号線１５２及び走査線１５４が接続され、基板１００の外縁には信号または電源電位を供給する信号線側入力端子１５６及び走査線側入力端子１５８が形成されている。
基板１００を搬送するための上部アーム１７０及び下部アーム１７２は、基板１００の信号線側入力端子１５６を領域１６０において挟持するように配される。上部アーム１７０及び下部アーム１７２は、基板１００上の信号線側入力端子１５６の一方のみを挟持してもよいし、対向する一辺に設けられた他方の信号線側入力端子１５６も挟持してもよい。
図１４（Ｂ）は、図１４（Ａ）の上部アーム１７０、下部アーム１７２、及び基板１００の位置関係を示したものである。図１４（Ｂ）に示されているように、上部アーム１７０と下部アーム１７２が基板１００を挟持する。上部アーム１７０には導電部１７４が設けられ、下部アーム１７２には導電部１７６が設けられており、導電部１７４または導電部１７６が信号線側入力端子１５６に接続される。
上部アーム１７０及び下部アーム１７２により挟持された基板１００は、メッキしようとする金属または不溶性の金属により形成された陽極とともにメッキしようとする金属のイオンを含む電解液に浸される。このように電解液に浸された状態で、前記陽極と導電部１７４または導電部１７６との間に電位差を生じさせることで信号線を兼ねる電極１２０ａの表面に陽イオンが還元されて低抵抗な導電層が形成される。
以上説明したように、実施の形態１にて説明した画素トランジスタを有する表示装置のアクティブマトリクス基板を作製することができる。なお、本実施の形態の生産システムにより、実施の形態２にて説明した画素トランジスタを有する表示装置のアクティブマトリクス基板を作製することもできる。
（実施の形態７）
上記のように作製した画素トランジスタを適用した半導体装置としては、電子ペーパーが挙げられる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、デジタルサイネージ、ＰＩＤ（Ｐｕｂｌｉｃ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ）、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図１５に示す。
図１５は、電子書籍の一例を示している。例えば、電子書籍２００は、筐体２０２および筐体２０４の２つの筐体で構成されている。筐体２０２および筐体２０４は、軸部２１４により一体とされており、該軸部２１４を軸として開閉動作を行うことができる。このような構成により、紙の書籍と同様に取り扱うことが可能となる。
筐体２０２には表示部２０６及び光電変換装置２０８が組み込まれ、筐体２０４には表示部２１０及び光電変換装置２１２が組み込まれている。表示部２０６及び表示部２１０は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図１５では表示部２０６）に文章を表示し、左側の表示部（図１５では表示部２１０）に画像を表示することができる。
また、図１５では、筐体２０２に操作部などを備えた例を示している。例えば、筐体２０２において、電源２１６、操作キー２１８、スピーカ２２０などを備えている。操作キー２１８により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２００は、電子辞書としての機能を持たせた構成としてもよい。
また、電子書籍２００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
（実施の形態８）
上記のように作製した画素トランジスタを適用した半導体装置としては、電子ペーパー以外にもさまざまな電子機器（遊技機も含む）が挙げられる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
図１６（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置２２２は、筐体２２４に表示部２２６が組み込まれている。表示部２２６により、映像を表示することが可能である。また、ここでは、スタンド２２８により筐体２２４を支持した構成を示している。
テレビジョン装置２２２の操作は、筐体２２４が備える操作スイッチや、別体のリモコン操作機２３４により行うことができる。リモコン操作機２３４が備える操作キー２３２により、チャンネルや音量の操作を行うことができ、表示部２２６に表示される映像を操作することができる。また、リモコン操作機２３４に、当該リモコン操作機２３４から出力する情報を表示する表示部２３０を設ける構成としてもよい。
なお、テレビジョン装置２２２は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図１６（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、デジタルフォトフレーム２３６は、筐体２３８に表示部２４０が組み込まれている。表示部２４０は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム２３６は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部２４０に表示させることができる。
また、デジタルフォトフレーム２３６は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図１７は携帯型のコンピュータの一例を示す斜視図である。
図１７の携帯型のコンピュータは、上部筐体２４２と下部筐体２４４とを接続するヒンジユニットを閉状態として表示部２４６を有する上部筐体２４２と、キーボード２４８を有する下部筐体２４４とを重ねた状態とすることができ、持ち運ぶことが便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態として、表示部２４６を見て入力操作を行うことができる。
また、下部筐体２４４はキーボード２４８の他に入力操作を行うポインティングデバイス２５２を有する。また、表示部２４６をタッチ入力パネルとすれば、表示部の一部に触れることで入力操作を行うこともできる。また、下部筐体２４４はＣＰＵやハードディスク等の演算機能部を有している。また、下部筐体２４４は他の機器、例えばＵＳＢの通信規格に準拠した通信ケーブルが差し込まれる外部接続ポート２５０を有している。
上部筐体２４２には更に上部筐体２４２内部にスライドさせて収納可能な表示部２５４を有しており、広い表示画面を実現することができる。また、収納可能な表示部２５４の画面の向きを使用者は調節できる。また、収納可能な表示部２５４をタッチ入力パネルとすれば、収納可能な表示部の一部に触れることで入力操作を行うこともできる。
表示部２４６または収納可能な表示部２５４は、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パネルなどの映像表示装置を用いる。
また、図１７の携帯型のコンピュータは、受信機などを備えた構成として、テレビ放送を受信して映像を表示部に表示することができる。また、上部筐体２４２と下部筐体２４４とを接続するヒンジユニットを閉状態としたまま、表示部２５４をスライドさせて画面全面を露出させ、画面角度を調節して使用者がテレビ放送を見ることもできる。この場合には、ヒンジユニットを閉状態として表示部２４６を表示させず、さらにテレビ放送を表示するだけの回路の起動のみを行うため、最小限の消費電力とすることができ、バッテリー容量の限られている携帯型のコンピュータにおいて有用である。
１００ 基板
１０２ 第１の導電膜
１０４ 第１のエッチングマスク
１０６ ゲート電極
１０８ ゲート絶縁層
１１０ 半導体膜
１１２ 第２のエッチングマスク
１１４ 半導体層
１１６ 透明導電膜
１１８ 第３のエッチングマスク
１２０ａ 信号線を兼ねる電極
１２０ｂ 画素電極を兼ねる電極
１２２ 低抵抗な導電層
１２４ 半導体層
１２６ サイドウォール絶縁膜
１２８ サイドウォール絶縁層
１３０ 保護マスク
１３２ 低抵抗な導電膜
１３４ 低抵抗な導電膜
１３６ 第４のエッチングマスク
１５０ 画素
１５２ 信号線
１５４ 走査線
１５６ 信号線側入力端子
１５８ 走査線側入力端子
１６０ 領域
１７０ 上部アーム
１７２ 下部アーム
１７４ 導電部
１７６ 導電部
２００ 電子書籍
２０２ 筐体
２０４ 筐体
２０６ 表示部
２０８ 光電変換装置
２１０ 表示部
２１２ 光電変換装置
２１４ 軸部
２１６ 電源
２１８ 操作キー
２２０ スピーカ
２２２ テレビジョン装置
２２４ 筐体
２２６ 表示部
２２８ スタンド
２３０ 表示部
２３２ 操作キー
２３４ リモコン操作機
２３６ デジタルフォトフレーム
２３８ 筐体
２４０ 表示部
２４２ 上部筐体
２４４ 下部筐体
２４６ 表示部
２４８ キーボード
２５０ 外部接続ポート
２５２ ポインティングデバイス
２５４ 表示部

Claims (9)

  1. ゲート電極と、
    前記ゲート電極を覆って設けられたゲート絶縁層と、
    前記ゲート絶縁層上に設けられた半導体層と、
    前記半導体層に接して離間して設けられたソース電極及びドレイン電極と、を有し、
    前記ソース電極及びドレイン電極の一方は画素電極を兼ねていることを特徴とする表示装置。
  2. ゲート電極と、
    前記ゲート電極を覆って設けられたゲート絶縁層と、
    前記ゲート絶縁層上に設けられた半導体層と、
    前記半導体層に接して離間して設けられたソース電極及びドレイン電極と、を有し、
    前記ソース電極及びドレイン電極の一方は画素電極を兼ね、
    前記ソース電極及びドレイン電極の他方は信号線を兼ね、
    前記ソース電極及びドレイン電極の他方上には低抵抗な導電層が設けられていることを特徴とする表示装置。
  3. 基板上に第１の導電膜を形成し、
    前記第１の導電膜上に第１のエッチングマスクを形成し、
    前記第１のエッチングマスクを用いて前記第１の導電膜を加工することでゲート電極を形成し、
    前記第１のエッチングマスクを除去し、
    前記ゲート電極上にゲート絶縁層を形成し、
    前記ゲート絶縁層上に半導体膜を形成し、
    前記半導体膜上に第２のエッチングマスクを形成し、
    前記第２のエッチングマスクを用いて前記半導体膜を加工することで半導体層を形成し、
    前記第２のエッチングマスクを除去し、
    前記ゲート絶縁層上に前記半導体層を覆って透明導電膜を形成し、
    前記透明導電膜上に第３のエッチングマスクを形成し、
    前記第３のエッチングマスクを用いて前記透明導電膜を加工することで信号線を兼ねる電極及び画素電極を兼ねる電極を形成し、
    前記第３のエッチングマスクを除去することを特徴とする表示装置の作製方法。
  4. 基板上に第１の導電膜を形成し、
    前記第１の導電膜上に第１のエッチングマスクを形成し、
    前記第１のエッチングマスクを用いて前記第１の導電膜を加工することでゲート電極を形成し、
    前記第１のエッチングマスクを除去し、
    前記ゲート電極上にゲート絶縁層を形成し、
    前記ゲート絶縁層上に半導体膜を形成し、
    前記半導体膜上に第２のエッチングマスクを形成し、
    前記第２のエッチングマスクを用いて前記半導体膜を加工することで半導体層を形成し、
    前記第２のエッチングマスクを除去し、
    前記ゲート絶縁層上に前記半導体層を覆って透明導電膜を形成し、
    前記透明導電膜上に第３のエッチングマスクを形成し、
    前記第３のエッチングマスクを用いて前記透明導電膜を加工することで信号線を兼ねる電極及び画素電極を兼ねる電極を形成し、
    前記第３のエッチングマスクを除去し、
    前記信号線を兼ねる電極上にのみ低抵抗な導電層を形成することを特徴とする表示装置の作製方法。
  5. 請求項４において、
    前記低抵抗な導電層が電気メッキ法により形成されることを特徴とする表示装置の作製方法。
  6. 請求項３において、
    前記第３のエッチングマスクを除去した後に、
    前記ゲート絶縁層、前記半導体層、前記信号線を兼ねる電極及び前記画素電極を兼ねる電極上にサイドウォール絶縁膜を形成し、
    前記信号線を兼ねる電極及び前記画素電極を兼ねる電極を露出させるように前記サイドウォール絶縁膜をエッチバック処理を行ってサイドウォール絶縁層を形成し、
    その後前記信号線を兼ねる電極上に電気メッキ法により低抵抗な導電層を形成することを特徴とする表示装置の作製方法。
  7. 請求項４において、
    前記第３のエッチングマスクを除去した後に、
    前記低抵抗な導電層を形成する領域以外の部分に保護マスクをインクジェット法により形成し、
    前記信号線を兼ねる電極及び前記保護マスク上に低抵抗な導電膜を形成し、
    前記保護マスクをリフトオフすることで前記低抵抗な導電層を形成することを特徴とする表示装置の作製方法。
  8. 請求項４において、
    前記第３のエッチングマスクを除去した後に低抵抗な導電膜を形成し、
    前記低抵抗な導電膜上の低抵抗な導電層を形成する領域に第４のエッチングマスクをインクジェット法により形成し、
    前記第４のエッチングマスクを用いて低抵抗な導電膜を加工することで、低抵抗な導電層を形成し、
    前記第４のエッチングマスクを除去することを特徴とする表示装置の作製方法。
  9. 請求項３乃至請求項８のいずれか一に記載の作製方法の後に、信号線を兼ねる電極と画素電極を兼ねる電極のエッチングを行うことを特徴とする表示装置の作製方法。
JP2011261850A 2010-11-30 2011-11-30 表示装置の作製方法 Expired - Fee Related JP5951239B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011261850A JP5951239B2 (ja) 2010-11-30 2011-11-30 表示装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010267505 2010-11-30
JP2010267505 2010-11-30
JP2011261850A JP5951239B2 (ja) 2010-11-30 2011-11-30 表示装置の作製方法

Publications (3)

Publication Number Publication Date
JP2012134477A true JP2012134477A (ja) 2012-07-12
JP2012134477A5 JP2012134477A5 (ja) 2015-01-15
JP5951239B2 JP5951239B2 (ja) 2016-07-13

Family

ID=46126019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011261850A Expired - Fee Related JP5951239B2 (ja) 2010-11-30 2011-11-30 表示装置の作製方法

Country Status (2)

Country Link
US (1) US8741677B2 (ja)
JP (1) JP5951239B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103885259B (zh) * 2014-03-07 2016-07-20 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04232923A (ja) * 1990-12-28 1992-08-21 Sanyo Electric Co Ltd 表示装置の電極基板の製造方法
JPH0786597A (ja) * 1993-09-10 1995-03-31 Nippon Steel Corp Ｓｏｉ構造ｍｏｓトランジスタの製造方法
JP2002343811A (ja) * 2001-03-06 2002-11-29 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2004514950A (ja) * 2000-12-02 2004-05-20 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ アクティブマトリックス液晶ディスプレイのようなピクセル化装置
JP2005535120A (ja) * 2002-08-06 2005-11-17 アベシア・リミテッド 有機電子デバイス
US20090050888A1 (en) * 2001-03-06 2009-02-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20090242883A1 (en) * 2008-03-27 2009-10-01 Au Optronics Corp. Thin film transistor, active array substrate and method for manufacturing the same
JP2010003723A (ja) * 2008-06-18 2010-01-07 Toppan Printing Co Ltd 薄膜トランジスタ及び薄膜トランジスタアレイ並びに画像表示装置
JP2010087471A (ja) * 2008-06-27 2010-04-15 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ
JP2010267752A (ja) * 2009-05-14 2010-11-25 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07120790A (ja) 1993-08-31 1995-05-12 Kyocera Corp アクティブマトリックス基板およびその製造方法
JP4700160B2 (ja) 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP4118485B2 (ja) 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4067819B2 (ja) 2000-12-21 2008-03-26 株式会社半導体エネルギー研究所 発光装置
SG111923A1 (en) 2000-12-21 2005-06-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US8395746B2 (en) * 2006-01-31 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2009060922A1 (en) 2007-11-05 2009-05-14 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device having the thin film transistor

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04232923A (ja) * 1990-12-28 1992-08-21 Sanyo Electric Co Ltd 表示装置の電極基板の製造方法
JPH0786597A (ja) * 1993-09-10 1995-03-31 Nippon Steel Corp Ｓｏｉ構造ｍｏｓトランジスタの製造方法
JP2004514950A (ja) * 2000-12-02 2004-05-20 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ アクティブマトリックス液晶ディスプレイのようなピクセル化装置
JP2002343811A (ja) * 2001-03-06 2002-11-29 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20090050888A1 (en) * 2001-03-06 2009-02-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2005535120A (ja) * 2002-08-06 2005-11-17 アベシア・リミテッド 有機電子デバイス
US20090242883A1 (en) * 2008-03-27 2009-10-01 Au Optronics Corp. Thin film transistor, active array substrate and method for manufacturing the same
JP2010003723A (ja) * 2008-06-18 2010-01-07 Toppan Printing Co Ltd 薄膜トランジスタ及び薄膜トランジスタアレイ並びに画像表示装置
JP2010087471A (ja) * 2008-06-27 2010-04-15 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ
JP2010267752A (ja) * 2009-05-14 2010-11-25 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器

Also Published As

Publication number Publication date
US8741677B2 (en) 2014-06-03
JP5951239B2 (ja) 2016-07-13
US20120132918A1 (en) 2012-05-31

Similar Documents

Publication Publication Date Title
US9917197B2 (en) Thin film element, semiconductor device, and method for manufacturing the same
US9257561B2 (en) Semiconductor device and manufacturing method thereof
US9276124B2 (en) Method for manufacturing semiconductor device with sidewall
JP5759833B2 (ja) 半導体装置及びその作製方法
US8546810B2 (en) Thin film transistor, display device, and electronic appliance
JP5951239B2 (ja) 表示装置の作製方法
KR102209874B1 (ko) 반도체 장치 및 그 제작 방법
JP2012114420A (ja) 結晶性半導体膜の作製方法及び半導体装置の作製方法
JP2012069936A (ja) エッチング方法及び半導体装置の作製方法
JP6339632B2 (ja) 薄膜トランジスタの作製方法
JP5667868B2 (ja) 半導体装置の作製方法
JP5766022B2 (ja) 半導体装置の作製方法
JP5767073B2 (ja) エッチング方法及び半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141124

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160608

R150 Certificate of patent or registration of utility model

Ref document number: 5951239

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees