TWI485857B - 薄膜電晶體及具有該薄膜電晶體的顯示裝置 - Google Patents

薄膜電晶體及具有該薄膜電晶體的顯示裝置 Download PDF

Info

Publication number
TWI485857B
TWI485857B TW097142519A TW97142519A TWI485857B TW I485857 B TWI485857 B TW I485857B TW 097142519 A TW097142519 A TW 097142519A TW 97142519 A TW97142519 A TW 97142519A TW I485857 B TWI485857 B TW I485857B
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
layer
thin film
film transistor
amorphous semiconductor
Prior art date
Application number
TW097142519A
Other languages
English (en)
Other versions
TW200947707A (en
Inventor
Shunpei Yamazaki
Satoshi Kobayashi
Yoshiyuki Kurokawa
Hiromichi Godo
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200947707A publication Critical patent/TW200947707A/zh
Application granted granted Critical
Publication of TWI485857B publication Critical patent/TWI485857B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Description

薄膜電晶體及具有該薄膜電晶體的顯示裝置
本發明關於薄膜電晶體的製造方法；進一步地，本發明關於包含薄膜電晶體的顯示裝置。
近年來，使用形成於具有絕緣表面的基板(例如，玻璃基板)上之半導體薄膜(具有數奈米至數百奈米之厚度)所形成的薄膜電晶體己逐漸引起注意。薄膜電晶體被廣泛地使用於IC(積體電路)和諸如電光裝置的電子裝置；尤其，薄膜電晶體被急迫地發展做為由液晶顯示裝置，EL顯示裝置，及其類似物所代表之影像顯示裝置的開關元件。在採用其中顯示圖案係藉由使用開關元件以驅動配置在矩陣中的像素電極而顯示於螢幕上，特定地，電壓係施加於所選擇的像素電極與配置成為與該像素電極相對的反向電極之間的方法之液晶顯示裝置(主動矩陣液晶顯示裝置)中，光調變會發生於像素電極與反向電極之間所設置的液晶層之中，因而，顯示圖案係由光調變所形成且可由使用者所辨識。
該主動矩陣顯示裝置已更廣泛地被使用，且針對更大面積的螢幕，更高的清晰度，及更高的孔徑比，存在有漸增的需求；進一步地，要求更高的可靠度。
針對該主動矩陣顯示裝置，抑制薄膜電晶體特徵之一的截止電流係極為重要；例如，若形成於像素部分中之薄膜電晶體的截止(off)電流(在關閉中，流動於源極電極與汲極電極之間的漏電流)大時，穩定的及優異的顯示會變困難。在廣為使用於主動矩陣顯示裝置之反向交錯式薄膜電晶體(特別地，通道蝕刻式薄膜電晶體)中之截止電流的一成因被認為係，電流流動於背通道中，因此，各式各樣的裝置被製成為防止電流流動於背通道之中(例如，參考文獻1：日本公開專利申請案第H8-8440號)。
此外，做為影像顯示裝置的開關元件，熟知的是，使用微晶半導體之薄膜電晶體，以及使用非晶半導體之此一薄膜電晶體或使用多晶半導體膜之此一薄膜電晶體(例如，參考文獻2：日本公開專利申請案第H4-242724號，參考文獻3：日本公開專利申請案第2005-49832號，參考文獻4：美國專利第4409134號，及參考文獻5：美國專利第5591987號)。
做為使用微晶半導體之薄膜電晶體的製造方法，熟知的是，其中將非晶矽膜形成於閘極絕緣膜上，將金屬膜形成於該非晶矽膜之上，且以二極體雷射來照射該金屬膜以便修正該非晶矽膜成為微晶矽膜的技術，具有此製造方法，形成於非晶矽膜上的金屬膜僅轉換二極體雷射的光能成為熱能，且在稍後步驟之中被去除；也就是說，非晶矽膜係僅由來自金屬膜所傳導的熱量所加熱，且微晶矽膜係由此熱量所形成(例如，請參閱參考文獻6：Toshiaki ARAI及其他人，SID’07 DIGEST,2007，第1370至1373頁)。
本發明提供具有微量之截止電流的薄膜電晶體。
進一步地，本發明提供具有微量截止電流之薄膜電晶體的製造方法。
依據本發明觀點之薄膜電晶體包含閘極電極，形成覆蓋該閘極電極的閘極絕緣層，形成於該閘極絕緣層之上的微晶半導體層，形成於該微晶半導體層之上的非晶半導體層，形成於該非晶半導體層之上的源極區及汲極區，形成與該源極區及汲極區接觸且在該源極區及汲極區之上的源極電極及汲極電極，以及與該源極區及汲極區重疊之該非晶半導體層的一部分比與通道形成區重疊之該非晶半導體層的一部分更厚。換言之，該非晶半導體層具有與所謂的通道蝕刻式薄膜電晶體之結構相似的結構，且與通道形成區重疊之該非晶半導體層的該部分具有蝕刻部分(背通道部分)；進一步地，該蝕刻部分具有錐形形狀。在此情況中，該錐形形狀的錐形角度係使得可將電場濃度釋出於非晶半導體層與源極區及汲極區之間的介面處或介面周圍的角度。
在製造上述薄膜電晶體之中，較佳地係使用多色調罩幕(半色調罩幕或灰色調罩幕)。用以製造上述薄膜電晶體之此一多色調罩幕的使用可在少數步驟中製造出具有微量漏電流的薄膜電晶體。此外，該多色調罩幕係由灰化法或其類似方法所凹入，該灰化法通常係使用氧電漿而執行。在上述薄膜電晶體的製造中，係給定其中將氧氣混合至蝕刻氣體之方法以做為用以使背通道部分具有錐形形狀的一種方法；藉由透過相同的路徑來供應使用於使多色調罩幕凹入之氧電漿及混合至蝕刻氣體內的氧氣，將不會使設備的組態複雜，且因此，可無需複雜的製造過程以製造出具有優異電性特徵的薄膜電晶體。
薄膜電晶體的微晶半導體層可包含具有一導電型的雜質元素，當將具有一導電型的雜質元素包含於上述薄膜電晶體的微晶半導體之中時，可增加薄膜電晶體的導通(on)電流。
在薄膜電晶體之微晶半導體層的形成中，可形成微晶半導體層而同時蝕刻包含於微晶半導體層之中的非晶半導體部分；藉由形成微晶半導體層而同時蝕刻非晶半導體層部分，可形成其中包含更少非晶半導體之高結晶微晶半導體層。
在該薄膜電晶體之微晶半導體層的形成中，微晶半導體層可在該微晶半導體層的形成之後以雷射光來直接或間接地照射；藉由在微晶半導體層的形成之後以雷射光來直接或間接地照射該微晶半導體層，可形成具有具備改善的結晶性及大量的導通電流之微晶半導體層的薄膜電晶體。
依據本發明觀點之薄膜電晶體可使用於像素部分及驅動器電路部分的其中之一或二者皆有。藉由使用微晶半導體層於依據本發明觀點之薄膜電晶體，可將一部分或全部的驅動器電路形成於與像素部分相同的基板之上，因而，可獲得"系統在面板上"。使用微晶半導體層於通道形成區之薄膜電晶體的遷移率會變高，且係使用非晶半導體層於通道形成區之薄膜電晶體的遷移率之5至20倍。
注意的是，"顯示裝置"之用語包含發光裝置及液晶顯示裝置。發光元件係設置用於發光裝置，而液晶元件係設置用於液晶顯示裝置。在其種類中，發光元件包含光亮度係以電流或電壓來控制的元件，特定地，有機電激發光(EL)元件及無機EL元件。
在此說明書中之顯示裝置意指影像顯示裝置，發光裝置，或光源(包含照明裝置)。進一步地，在其種類中，顯示裝置包含以下模組的任一：包含諸如撓性印刷電路(FPC)，卷帶自動接合(TAB)帶，或卷帶承載器構裝(TCP)膜之連接器的模組；具有設置以印刷導線板於末端之TAB帶或TCP膜的模組；以及具有積體電路(IC)，而該積體電路係由"晶片在玻璃上(COG)"法而直接安裝於顯示元件之上的模組。
注意的是，"膜"意指其係整個地形成於物體上且未被圖案化的膜。至於各個層之堆疊膜，在某些情況中，"膜"及"層"係以不能區別的方式而使用。
注意的是，汲極電壓(Vd )意指相對於做為參考電位之源極電位的汲極電位(源極與汲極之間的電位差)，而閘極電壓(Vg )意指相對於做為參考電位之源極電位的閘極電位(源極與閘極之間的電位差)。進一步地，汲極電流(Id )意指流動於源極與汲極之間的電流。
依據本發明，可獲得具有高的耐壓，微量的截止電流，及優異的電性特徵之薄膜電晶體。
藉由應用本發明至具有大量導通電流的薄膜電晶體，可獲得具有大量導通電流及微量截止電流以及優異電性特徵的薄膜電晶體。藉由應用此一薄膜電晶體至主動矩陣顯示裝置，則該顯示裝置可具有高的對比比例。
 實施例模式
將參照附圖來敘述本發明的實施例模式；然而，本發明並未受限於以下的說明。熟習於本項技藝之該等人士應易於瞭解的是，除非背離本發明之範疇和精神，否則可將模式和細節加以多樣性地改變；因此，本發明不應被解讀為受限於將在下文給定的實施例模式之說明。注意的是，在參照圖式所作成的說明中，表示相同部分之相同的參考符號係共同地使用於不同的圖式之中，相同的影線圖案係應用於相同的部分，且在一些情況中，相同的部分並未特別地以參考符號來表示。此外，在一些頂視圖之中，會存在有其中並未特別地顯示出絕緣層或其類似物之情況。
(實施例模式1)
在實施例模式1之中，將參照計算(裝置模擬)結果以適當地說明依據本發明觀點之薄膜電晶體的結構。
第1圖描繪依據本發明觀點之薄膜電晶體的裝置結構，且該薄膜電晶體係採用以供計算之用。做為絕緣基板100，例如可使用主要包含氧化矽的玻璃基板；在此情況中，該絕緣基板100的電介質常數係4.1，以及該玻璃基板的厚度係0.5微米(μm)。注意的是，在薄膜電晶體之許多實際的製造造方法中，係使用具有大約0.5毫米(mm)至0.7毫米(mm)之厚度的玻璃基板；然而，在裝置模擬中，厚度可充分地大，使得在絕緣基板100下方的電場不會不利地影響到薄膜電晶體的電性特徵，且可考慮計算效率而決定。
用作閘極電極之第一導電層101係形成於絕緣基板100之上，該第一導電層101並未受限於由特殊材料所形成者，且典型地可使用由金屬材料或其類似物所形成的導電層，例如可使用鋁及鉬之堆疊層以做為第一導電層101。
在第1圖中所描繪之薄膜電晶體的裝置結構中，當第一導電層101係由堆疊之複數個層所形成時，該薄膜電晶體的電性特徵並不會由第一導電層之下方層的材料(在其中鉬層係堆疊於鋁層之上以做為導電層的情況中之鋁)所影響；因此，為簡易之計算起見，計算係僅針對鉬而執行。在裝置模擬中，該第一導電層101係150奈米(nm)厚，以及鉬的功函數係4.6eV(電子伏特)。
用作閘極絕緣層之絕緣層係形成於第一導電層101之上，該絕緣層並未受限於特殊的材料，例如可使用氮化矽或其類似物。在此情況中，做為該閘極絕緣層，係使用其中將第二絕緣層103形成於第一絕緣層102之上的堆疊層，具有110奈米之厚度及7.0之電介質常數的氮化矽係使用以做為第一絕緣層102，而具有110奈米之厚度及4.1之電介質常數的氮氧化矽則使用以做為第二絕緣層103。
在該第二絕緣層103之上，係堆疊微晶半導體層104及非晶半導體層105。注意的是，在一些情況中，該非晶半導體層亦稱為緩衝層，因為該非晶半導體層用作緩衝層。在裝置模擬中，係使用其中將具有20奈米之厚度的微晶半導體層104及具有60奈米之厚度的非晶半導體層105堆疊於第二絕緣層103之上的堆疊層。
具有30奈米之凹入部分係設置於非晶半導體層105的中心部分(背通道部分)之中，該凹入部分的側面係成錐形，計算係執行於其中在該處之錐形角度θ為10度至90度(包含10度及90度)的情況。注意的是，該錐形角度θ係其中由凹入部分之底部(其係與絕緣基板100平行)與凹入部分之側面所作成的角度，且該錐形角度係0度至90度，如第1圖中所描繪。注意的是，反轉的錐形形狀並未包含於此情況中。
用作源極區106A及汲極區106B的雜質半導體層106係在該非晶半導體層105上之未與凹入部分重疊的區域中。在裝置模擬中，該雜質半導體層106的厚度係50奈米；在此情況中，源極區106A與汲極區106B之間的距離係薄膜電晶體的通道長度，且係6微米。此外，該雜質半導體層106的雜質濃度(施體濃度)係設定為1×1019 cm-3 (每立方公分1×1019 個)以便顯現高的導電性。
用作源極電極107A及汲極電極107B的第二導電層107係在雜質半導體層106之上。用作源極電極107A及汲極電極107B的第二導電層107並未受限於由特殊材料所形成者，且可使用由金屬材料或其類似物所形成者，例如可使用其中鋁係形成於鉬之上的堆疊層以做為第二導電層107。在裝置模擬中，該第二導電層107的厚度係300奈米，且假定第二導電層107與雜質半導體層106相互具有歐姆接觸。注意的是，非晶半導體層105及雜質半導體層106的側面係在實質相同的平面中。
在第1圖中所描繪的裝置結構中，薄膜電晶體的電性特徵並不會由源極電極107A及汲極電極107B之上方層的材料(在其中鋁係堆疊於鉬之上以做為第二導電層107的情況中之鋁)所影響；針對此理由，為簡易之計算起見，計算係針對鉬之單一層而執行。在裝置模擬中，該第二導電層107之厚度係300奈米。
裝置模擬的結果說明如下。在此情況中，使用由Silvaco所製成之模擬軟體"ATLAS"以供計算之用。注意的是，載子(電子)產生速率GBBT 係由式GBBT =(BB.A)*E(BB.GAMMA) exp{-(BB.B)/E}所計算出的值，其中E表示電場強度以及BB.A，BB.GAMMA，及BB.B係參數。在晶體半導體的情況中，BB.A=5.0×1015 ，BB.GAMMA=2.0，及BB.B=3.0×107 ；以及在使用以形成緩衝層之非晶半導體的情況中，BB.A=9.7×1012 ，BB.GAMMA=1.6，及BB.B=3.0×107 。
第2圖顯示當改變錐形角度θ時之裝置模擬的DC特徵結果(Vg -Id 特徵，Vd =14V)，第3圖顯示截止電流之在錐形角度θ上的相依性(在Vg =-20V，Vd =14V)時之汲極電流；進一步地，第4圖，第5圖，及第6圖分別描繪90度、40度，及10度的錐形角度時之在背通道部分的側面(凹入部分的側面)附近之電場強度的分佈。
依據第2圖，所發現的是，在導通區(Vg >0V)之中的汲極電流Id 幾乎與錐形角度θ無關；換言之，臨限電壓，遷移率，S值(子臨限擺幅)，及其類似者幾乎與錐形角度θ無關。因此，僅考慮截止區(Vg <0V)。
此處，"S值或子臨限擺幅"係用以增加源極電極107A與汲極電極107B間之電流(子臨限電流)一位數所需的閘極電壓，且子臨限擺幅愈小，則相對於閘極電壓之子臨限電流的斜率愈陡，以及開關之特徵會越優異。注意的是，"閘極電壓"，意指相對於用作參考之源極電位的閘極電位。
依據第2圖，所發現的是，當在截止區之中(Vg <0V)，錐形角度θ變小時，汲極電流會變得更小，尤其是Vg <-10，此係明顯於第3圖之中。在第3圖中，在10度至20度之錐形角度θ的範圍中，當錐形角度θ係更小時，截止電流卻增加更多，此係由於裝置模擬中之計算準確度不足所造成且因為汲極電流太小之緣故，但此並不會折損汲極電流伴隨著錐形角度θ之減少而減少的效應。
接著，將參照第4圖，第5圖，及第6圖來說明汲極電流伴隨著錐形角度θ之減少而減少的原理。在本發明之具有微晶半導體層的薄膜電晶體中，截止電流產生的原因主要係微晶半導體層之汲極側的能帶間之穿隧電流的緣故，在能帶間之穿隧電流會依據能帶的弧度大小，亦即，電場強度而增加或減少；換言之，在微晶半導體層的汲極側之電場的降低可減少截止電流。
如第4圖中所描繪地，在90度的錐形角度θ時，電場強度係在非晶半導體層105之凹入部分的轉角部分處變高，且電場係集中於此部分。注意的是，在微晶半導體層104的汲極側之電場強度最大到達1MV‧cm-1 。
如第5圖中所描繪地，在40度的錐形角度θ時，電場強度係在凹入部分之側面的附近處變高，但並未集中在轉角部分處。在微晶半導體層104的汲極側之電場強度最大係大約800kV‧cm-1 (0.8MV‧cm-1 )，且約為第4圖中所描繪的90度之錐形角度θ的情況中之電場強度的80%；因此，所發現的是，在能帶間的穿隧電流會減少。
如第6圖中所描繪地，在10度的錐形角度θ時，電場強度係低於第5圖中所描繪之40度的錐形角度θ時之凹入部分之側面附近處的電場強度。在微晶半導體層104的汲極側之電場強度係比800kV‧cm-1 (0.8MV‧cm-1 )更低，且低於第4圖中所描繪的90度之錐形角度θ的情況中之電場強度的80%；因此，電場強度係比第5圖中所描繪的40度之錐形角度θ的電場強度更加減少。
如上述，設置在具有第1圖中所描繪之結構的薄膜電晶體之非晶半導體層105中的凹入部分係製成以具有錐形形狀，藉以減少電場強度。此係因為設置在非晶半導體層105中之凹入部分具有錐形形狀，且因此，在微晶半導體層104的汲極側之電場強度會減少，以及在能帶間的穿隧電流會降低；在此方式中，可減少截止電流。特別地，例如從第3圖呈明顯的是，當與90度之錐形角度θ的情況相比較時，截止電流可在40度或更小的錐形角度時減少一位數，此係極佳的。
接著，執行更詳細的計算，因而可獲得較佳的厚度及較佳的錐形角度，結果係如下文所述。
在使用於具有優異顯示品質之顯示裝置的像素之薄膜電晶體中，1.0×10-11 (A)或更低的截止電流係必要的，且1.0×10-12 (A)或更低的截止電流係較佳的。將背通道的厚度及緩衝層的厚度變化，且計算多大的錐形角度可足以獲得上述之截止電流；計算結果係顯示於第47至58圖之中。注意的是，在第47至58圖中的所有計算之中的汲極電壓Vd (在汲極電位與用作參考電位的源極電位之間的電位差)係14V；在此情況中，背通道的厚度係第1圖中之由d2 所示的部分之厚度。
第47圖顯示當閘極電壓Vg (在閘極電位與用作參考電位的源極電位之間的電位差)係在緩衝層的厚度d1 係40奈米、60奈米、80奈米、120奈米、及160奈米，背通道的厚度d2 係10奈米，以及錐形角度θ係10度的條件之下，變化於±20V的範圍之中時之汲極電流Id (在源極與汲極之間所流動的電流)的計算結果。
同樣地，第48圖顯示在30度的錐形角度θ時之汲極電流Id 的計算結果。
同樣地，第49圖顯示在50度的錐形角度θ時之汲極電流Id 的計算結果。
同樣地，第50圖顯示在70度的錐形角度θ時之汲極電流Id 的計算結果。
同樣地，第51圖顯示在90度的錐形角度θ時之汲極電流Id 的計算結果。
第52圖顯示在背通道的厚度d2 係10奈米、30奈米、50奈米、及70奈米，錐形角度θ係10度，及閘極電壓Vg 係20V的條件下，當緩衝層之厚度d1 係變化於20奈米至160奈米的範圍之中時之汲極電流Id 的計算結果。此外，第53圖顯示藉由以相似於10度之錐形角度θ的情況之方式的計算所獲得的結果。在第52及53圖中，由計算所獲得的汲極電流Id 係當薄膜電晶體導通時之電流，且該電流係由Ion 來表示於圖式中。所發現的是，當薄膜電晶體導通時之電流(導通電流)並不會太相依於背通道的厚度d2 ；相反地，當薄膜電晶體導通時，卻發現到的是，電流(導通電流)會大大地相依於緩衝層的厚度d1 ，且當厚度d1 變得更大時，導通電流會變得更小。
第54圖顯示在背通道的厚度d2 係10奈米、30奈米、50奈米、及70奈米，錐形角度θ係10度，及閘極電壓Vg 係-20V的條件下，當緩衝層之厚度d1 係變化於20奈米至160奈米的範圍之中時之汲極電流Id 的計算結果。
同樣地，第55圖顯示在30度的錐形角度θ時之汲極電流Id 的計算結果。
同樣地，第56圖顯示在50度的錐形角度θ時之汲極電流Id 的計算結果。
同樣地，第57圖顯示在70度的錐形角度θ時之汲極電流Id 的計算結果。
同樣地，第58圖顯示在90度的錐形角度θ時之汲極電流Id 的計算結果。
在第47至58圖中所示的計算結果中，由計算所獲得的汲極電流Id 係當薄膜電晶體關閉時之電流，且該電流係由Ioff 來表示於圖式中。依據第47至58圖中所示的計算結果，應滿足以下的條件，使得截止電流為1.0×10-11 (A)或更低。
當緩衝層的厚度d1 係40奈米奈米，且背通道的厚度d2 係10奈米時，1.0×10-11 (A)或更低的截止電流可由10度的錐形角度θ所獲得。
當緩衝層的厚度d1 係60奈米奈米，且背通道的厚度d2 係50奈米奈米時，1.0×10-11 (A)或更低的截止電流可由10度度之整個範圍中的錐形角度θ所獲得。當緩衝層的厚度d1 係60奈米奈米，且背通道的厚度d2 係30奈米奈米時，1.0×10-11 (A)或更低的截止電流可由10度度之整個範圍中的錐形角度θ所獲得。當緩衝層的厚度d1 係60奈米奈米，且背通道的厚度d2 係10奈米奈米時，1.0×10-11 (A)或更低的截止電流可由10度度之整個範圍中的錐形角度θ所獲得。
當緩衝層的厚度d1 係80奈米奈米，且背通道的厚度d2 係10奈米奈米時，1.0×10-11 (A)或更低的截止電流可由10度度之整個範圍中的錐形角度θ所獲得。當緩衝層的厚度d1 係80奈米奈米，且背通道的厚度d2 係30奈米奈米時，1.0×10-11 (A)或更低的截止電流可由10度度之整個範圍中的錐形角度θ所獲得。
當緩衝層的厚度d1 係100奈米奈米，且背通道的厚度d2 係10奈米奈米時，1.0×10-11 (A)或更低的截止電流可由10度度之整個範圍中的錐形角度θ所獲得。當緩衝層的厚度d1 係100奈米奈米，且背通道的厚度d2 係30奈米奈米時，1.0× 10-11 (A)或更低的截止電流可由10度度之整個範圍中的錐形角度θ所獲得。
當緩衝層的厚度d1 係140奈米奈米，且背通道的厚度d2 係10奈米奈米時，1.0×10-11 (A)或更低的截止電流可由10度度之整個範圍中的錐形角度θ所獲得。
進一步，應滿足以下的條件，使得截止電流為1.0×10-12 (A)或更低。
當緩衝層的厚度d1 係60奈米奈米，且背通道的厚度d2 係10奈米奈米時，1×10-12 (A)或更低的截止電流可由10度度之整個範圍中的錐形角度θ所獲得。當緩衝層的厚度d1 係60奈米奈米，且背通道的厚度d2 係50奈米奈米時，1×10-12 (A)或更低的截止電流可由10度度之整個範圍中的錐形角度θ所獲得。
當緩衝層的厚度d1 係80奈米奈米，且背通道的厚度d2 係10奈米奈米時，1×10-12 (A)或更低的截止電流可由10度度之整個範圍中的錐形角度θ所獲得。當緩衝層的厚度d1 係80奈米奈米，且背通道的厚度d2 係30奈米奈米時，1×10-12 (A)或更低的截止電流可由10度度之整個範圍中的錐形角度θ所獲得。當緩衝層的厚度d1 係80奈米奈米，且背通道的厚度d2 係50奈米奈米時，1×10-12 (A)或更低的截止電流可由10度度之整個範圍中的錐形角度θ所獲得。
當緩衝層的厚度d1 係100奈米奈米，且背通道的厚度d2 係10奈米奈米時，1×10-12 (A)或更低的截止電流可由10度度之整個範圍中的錐形角度θ所獲得。當緩衝層的厚度d1 係100奈米奈米，且背通道的厚度d2 係30奈米70奈米時，1×10-12 (A)或更低的截止電流可由10度度之整個範圍中的錐形角度θ所獲得。
當緩衝層的厚度d1 係120奈米奈米，且背通道的厚度d2 係10奈米奈米時，1×10-12 (A)或更低的截止電流可由10度度之整個範圍中的錐形角度θ所獲得。當緩衝層的厚度d1 係120奈米奈米，且背通道的厚度d2 係30奈米奈米時，1×10-12 (A)或更低的截止電流可由10度度之整個範圍中的錐形角度θ所獲得。
在所有的上述計算結果之中，背通道的厚度d2 係70奈米或更小，但是當背通道的厚度d2 變得更大時，截止電流會變得更小，而導通電流並不會變化。因此，可將背通道的厚度d2 設定超過上述範圍，只要該背通道的厚度d2 小於該緩衝層的厚度d1 即可。
此外，在上述計算結果中，較佳地，該緩衝層的厚度d1 小，因為當緩衝層的厚度d1 變大時，導通電流會變小。
如上述，可依據本發明來提供具有高耐壓性質及微量截止電流的薄膜電晶體。進一步地，如第1圖中所描繪，在其中通道形成區係使用微晶半導體層所形成的情況中，導通電流會變高，且因此，可藉由以上述方式來降低截止電流而獲得具有優異的開關特徵之薄膜電晶體。注意的是，其中通道形成區係使用微晶半導體層而形成於該處的情況並非限制性的實例，且具有優異開關特徵的薄膜電晶體可藉由應用本發明至具有大量導通電流的薄膜電晶體而獲得。
(實施例模式2)
現將在實施例模式2之中參照附圖來說明實施例模式1中所述之薄膜電晶體的製造方法。
第7圖係依據本發明之做為實例的薄膜電晶體之頂視圖及橫剖面視圖。第7圖中所描繪的薄膜電晶體包含在基板200上之閘極電極層202，覆蓋該閘極電極層202的閘極絕緣層204，在該閘極絕緣層204上之微晶半導體層206，在該微晶半導體層206上的非晶半導體層208，在該非晶半導體層208的一部分之上的源極及汲極區210，在該源極及汲極區210之上的源極及汲極電極層212，以及在該源極及汲極電極層212之上的絕緣層214。各個層係圖案化以成為所欲的形狀，該非晶半導體層208用作緩衝層，該絕緣層214用作保護層。
在第7圖中所描繪的薄膜電晶體中，與源極及汲極區210重疊之非晶半導體層208的部分係設置比與通道形成區重疊之非晶半導體層208的部分更厚。
在第7圖中所描繪的薄膜電晶體係以矩陣而設置用於液晶顯示裝置(液晶顯示面板)的像素電晶體；該薄膜電晶體的源極及汲極電極的其中之一係連接至源極導線，以及另一係透過形成於絕緣層214中之開口部分216而連接至像素電極層218。
注意的是，源極電極及汲極電極的其中之一係設置以便具有包圍該源極電極及汲極電極的至少另一的形狀(U形，反向之C形，或馬蹄形)。藉由提供U形(反向之C形或馬蹄形)的薄膜電晶體，該薄膜電晶體的通道寬度可增加，且充分的導通電流可流動；此外，電性特徵中的變化可降低；進一步地，薄膜電晶體的可靠度可增加。然而，本發明並未受限於此實例，且該薄膜電晶體無需一定要成為U形(反向之C形或馬蹄形)。
接著，參照圖式來敘述第7圖中所描繪之薄膜電晶體的製造方法。注意的是，具有微晶半導體之n通道薄膜電晶體具備比具有微晶半導體之p通道薄膜電晶體更高的載子遷移率；較佳的是，形成在同一基板上的所有薄膜電晶體具有相同的極性，因為可減少製造步驟的數目；因而，此處將說明n通道薄膜電晶體的製造方法。
首先，將閘極電極層202形成於基板200上。做為基板200，可使用以下基板之任一：藉由熔合法或浮製法之由鋇硼矽酸鹽玻璃，鋁硼矽酸鹽玻璃，鋁矽酸鹽玻璃，或其類似物所形成的無鹼之玻璃基板；陶質物基板；具有足以耐受此製造方法之製程溫度的熱阻之塑膠基板；及其類似物。選擇性地，可使用具備以絕緣層所設置之表面的不鏽鋼合金或其類似物之金屬基板，亦即，使用具有絕緣表面的基板以做為基板200。當基板200係母玻璃時，該基板可具有自第一代(例如，320毫米×400毫米)至第十代(例如，2950毫米×3400毫米)的任一尺寸。
閘極電極層202係使用諸如鉬，鈦，鉻，鉭，鎢，鋁，銅，釹，或鈧之金屬材料，或包含該等材料的任一以做為主要成分的合金材料所形成。在使用鋁的情況中，較佳地，係使用其中使鋁與添加至該處的鉭成合金之Al-Ta合金，因為可抑制小丘。選擇性地，更佳的是使用其中使鋁與添加至該處的釹成合金之Al-Nd合金，因為可形成低電阻的導線且可抑制小丘。選擇性地，可使用由摻雜有諸如磷之雜質元素的多晶矽所代表的半導體層，或AgPdCu合金。該閘極電極層202可具有單層的結構或堆疊層的結構，例如其中鉬層係堆疊於鋁層之上的二層結構、其中鉬層係堆疊於銅層之上的二層結構、或其中氮化鈦層或氮化鉭層係堆疊於銅層之上的二層結構係較佳的。當作用為障壁層的金屬層係堆疊於具有低電阻的層之上時，可降低電阻且可防止來自金屬層的金屬元素擴散至半導體層之內。選擇性地，可使用包含氮化鈦層及鉬層的二層結構，或其中包含具有50奈米厚度之鎢層，具有500奈米厚度的鋁和矽之合金層，及具有30奈米厚度之氮化鈦層的三層結構；當使用三層結構時，可使用氮化鎢來取代第一導電層的鎢，可使用鋁和鈦的合金層來取代第二導電層之鋁和矽的合金層，或可使用鈦層來取代第三導電層的氮化鈦層。例如，當將鉬層堆疊於Al-Nd合金層之上時，可形成具有優異的熱阻及低的電阻之導電層。
閘極電極層202可以以此一方式而形成，亦即，藉由濺鍍法或真空蒸鍍法來將導電層形成於基板200上，藉由光微影法或噴墨法來將罩幕形成於該導電層之上，以及使用該罩幕以蝕刻該導電層。選擇性地，閘極電極層202可藉由噴墨法來釋放銀、金、銅、或其類似物之導電性奈米糊於基板上，且烘烤該導電性奈米糊而形成。注意的是，做為用以增加閘極電極層202與基板200之間的黏著力及防止使用於閘極電極層202的材料擴散至基底的障壁金屬，可將上述金屬材料的任一之氮化物設置於基板200與閘極電極層202之間。此處，該閘極電極層202係由形成導電層於基板200之上，且利用使用光罩所形成的阻體罩幕以蝕刻該導電層而形成。
注意的是，因為半導體層及源極導線(信號線)係在稍後的步驟中形成於閘極電極層202之上，所以較佳地，將閘極電極層202處理，使得其側面成錐形，以便防止在梯階部分處的斷接。此外，在此步驟中，可同時地形成閘極導線(掃描線)；進一步地，亦可形成包含於像素部分之中的電容器線。注意的是，"掃描線"意指選擇像素所配置的導線，而"電容器線"意指連接至像素之電容器的一電極且保持恆定電位之導線。
接著，形成閘極絕緣層204以覆蓋閘極電極層202；微晶半導體層206，非晶半導體層208，以及用作源極及汲極區210的雜質半導體層係依序地堆疊於閘極絕緣層204之上。注意的是，較佳地，至少閘極絕緣層204，微晶半導體層206，及非晶半導體層208係連續地形成；更佳地，用作源極及汲極區210之雜質半導體層亦跟隨著上述該等層而連續地形成，至少該閘極絕緣層204、微晶半導體層206、及非晶半導體層208係連續地形成而無需暴露於空氣；且因此，可形成堆疊層的各個介面而不會受到氛圍之構成物或浮動於空氣中之污染的雜質元素所污染。因而，可降低薄膜電晶體之電性特徵中的變化，且可以以高的產能來製造出具有高度可靠性之薄膜電晶體。
閘極絕緣層204可藉由CVD法、濺鍍法、或其類似方法，而使用氧化矽、氮化矽、氮氧化矽、或氧化氮化矽來予以形成。該閘極絕緣層204可具有上述材料之單一層的結構或堆疊層的結構；做為該閘極絕緣層204，較佳地，氮化矽層或氧化氮化矽層、及氧化矽層或氮氧化矽層係以此順序而自基板側來堆疊，此係因為氮化矽層及氧化氮化矽層具有若雜質元素係包含於基板200之中時，防止包含於基板200中之雜質元素進入微晶半導體層206之內的高度效應，以及氧化矽層及氮氧化矽層具有與微晶半導體層之優異的介面性質之故。選擇性地，做為該閘極絕緣層204，氧化矽層或氮氧化矽層、氮化矽層或氧化氮化矽層、及氧化矽層或氮氧化矽層可以以此順序而自基板側來予以形成。選擇性地，該閘極絕緣層204可由氧化矽層、氮化矽層、氮氧化矽層、或氧化氮化矽層之單一層所形成；進一步較佳地，該閘極絕緣層204係藉由使用具有大約1GHz之頻率的微波電漿CVD法而形成，由微波電漿CVD法所形成的氮氧化矽層或氧化氮化矽層會因為其密質膜品質而具有高的耐壓，且可改善薄膜電晶體的可靠度。
閘極絕緣層204較佳地具有其中氮氧化矽層係堆疊於氧化氮化矽層之上的二層結構，此閘極絕緣層204係形成為50奈米或更大的厚度，較佳地自50奈米(包含50奈米)至400奈米(包含400奈米)的厚度，更佳地自150奈米(包含150奈米)至300奈米(包含300奈米)的厚度。氧化氮化矽層的使用可防止包含於基板200中之鹼金屬或其類似物混合至微晶半導體層206之內；進一步地，氮氧化矽層可防止在使用鋁於閘極電極層202的情況中可能產生的小丘，且亦可防止閘極電極層202氧化。
注意的是，"氮氧化矽"表示含有氧比氮更多的物質，且包含濃度範圍分別自55至65原子百分比、自1至20原子百分比、自25至35原子百分比、以及自0.1至10原子百分比的氧、氮、矽、及氫；此外，"氧化氮化矽"表示含有氮化氧更多的材料，且包含濃度範圍分別自15至30原子百分比、自20至35原子百分比、自25至35原子百分比、以及自15至25原子百分比的氧、氮、矽、及氫。
微晶半導體層206作用為薄膜電晶體的通道形成區，該微晶半導體層206係使用具有非晶與晶體結構(包含單晶及多晶)之間的中間結構之微晶半導體所形成。
微晶半導體係具有在自由能量中安定之第三狀態的半導體；其可為具有短程有序及晶格畸變的晶體半導體，且可為具有具備數奈米至20奈米之直徑的晶粒於非晶半導體層之中的半導體。其係微晶半導體之典型實例的微晶矽具有頻移至比520.6cm-1 更低的波數側的拉曼光譜(Raman spectrum)，其中520.6cm-1 表示單晶矽；也就是說，微晶矽的拉曼光譜之峰值係在481cm-1 至520.6cm-1 的範圍之內。此外，微晶矽較佳地包含至少1原子百分比或更大原子百分比的氫或鹵素，以便終止懸浮鍵。例如，此微晶半導體係揭示於參考文獻4之中。
注意的是，當使用拉曼光譜之峰值的半寬度時，可計算出包含於微晶半導體層之中的晶粒尺寸；然而，實際包含於微晶半導體層之中的晶粒形狀並不被認為是圓的。
此外，微晶半導體層的載子遷移率係大約1cm2 /V‧sec至20cm2 /V‧sec，且該載子遷移率係使用非晶半導體層所形成之薄膜電晶體的載子遷移率之大約2至20倍。因此，在其中水平軸表示閘極電壓以及垂直軸表示汲極電流於該處的電流-電壓曲線中，使用微晶半導體層所形成之薄膜電晶體具有比使用非晶半導體層所形成之薄膜電晶體更陡峭的上升。在此情況中，"閘極電壓"指示源極電極與閘極電極之間的電位差，以及"汲極電流"指示源極電極與汲極電極之間所流動的電流；因此，使用微晶半導體層以供通道形成區用的薄膜電晶體具有大量的導通電流，在當作開關元件的回應上係優異的，且可高速地操作。因而，使用其之通道形成區係由微晶半導體層所形成的薄膜電晶體以供顯示裝置的開關元件之用，可減少通道形成區的面積，亦即，薄膜電晶體的面積。進一步地，可將一些或所有的驅動器電路形成於與像素部分相同的基板上，且因此，亦可達成"系統在面板上"。
微晶半導體層206可藉由具有數十至數百個百萬赫茲之頻率的高頻電漿CVD法，或具有1GHz或更大之頻率的微波電漿CVD法而直接形成於基板上。典型地，微晶半導體層可使用諸如SiH4 或Si2 H6 的氫化矽與氫之稀釋物而形成。具有氫化矽與氫之稀釋物和選擇自氦、氬、氪、或氖之稀有氣體元素的一種或複數種，可形成微晶半導體層；在該情況中，氫至氫化矽的流率係5：1至200：1，較佳地係50：1至150：1，更佳地係大約100：1。注意的是，可使用SiH2 Cl2 ，SiHCl3 ，SiCl4 ，SiF4 ，或其類似物來取代氫化矽。此外，由具有1GHz或更大頻率的微波電漿CVD法所形成的層具有高的電子密度，且可易於解離作為源氣體的氫化矽；因此，當與具有數十個百萬赫茲至數百個百萬赫茲之頻率的高頻電漿CVD法相比較時，藉由此一微波電漿CVD法，可易於形成微晶半導體層，可增加形成速率，且可增加生產率。
當未添加用於價控制的雜質元素時，微晶半導體層會顯現弱的n型導電性；因此，臨限電壓Vth 可在微晶半導體的形成之同時或之後，藉由添加給予p型導電性的雜質元素至作用為薄膜電晶體的通道形成區之微晶半導體層而予以控制。給予p型導電性之雜質元素的典型實例係硼，且諸如B2 H6 或BF3 之雜質氣體可以以1ppm至1000ppm，較佳地，1ppm至100ppm的比例而混合至氫化矽之內，例如在微晶半導體層之中的硼濃度可為1×1014 至6×1016 個原子/立方公分(atoms‧cm-3 )。
此外，微晶半導體層的氧濃度較佳地係1×1019 atoms‧cm-3 或更少，更佳地係5×1018 atoms‧cm-3 或更少，再更佳地係1×1016 atoms‧cm-3 或更少；以及氮濃度及碳濃度較佳地係5×1018 atoms‧cm-3 或更少，更佳地係1×1018 atoms‧cm-3 或更少。當減少將被混合至微晶半導體層之氧、氮、及碳的濃度時，可防止微晶半導體層的通道形成區改變成為n型半導體；進一步地，當在元素之間變化該等元素的濃度時，會產生臨限電壓Vth 之中的變化，因此，當盡可能地減少該等濃度時，可降低基板上所形成的元件間之臨限電壓Vth 的變化。
微晶半導體層206係形成為自2奈米至60奈米之厚度，較佳地自10奈米至30奈米。當微晶半導體層的厚度係在2奈米至60奈米的範圍之中時，可使薄膜電晶體在該薄膜電晶體的操作範圍內變成完全空乏型。此外，因為微晶半導體層之形成速率低，亦即，係非晶半導體層之形成速率的十分之一至百分之一，所以較佳地將微晶半導體層206形成變薄，使得可改善輸貫量。
非晶半導體層或包含氫、氮、或鹵素之非晶半導體層的形成係形成於微晶半導體層206的表面上，且因此，可防止包含於微晶半導體層206中之晶粒的表面被自然地氧化。
然而，微晶半導體層允許大量的截止電流以及大量的導通電流；針對此理由，可將非晶半導體層208形成以覆蓋微晶半導體層206。當設置該非晶半導體層208時，可無需提供用以防止晶粒自然氧化的層於微晶半導體層206的表面，而防止晶粒表面的氧化。
非晶半導體層208可藉由以下步驟而形成：使用與微晶半導體層206實質相同的材料以整個地形成非晶半導體層；以蝕刻該非晶半導體層以具有圖案。注意的是，"實質相同的材料"意指具有相同的主要構成物之材料。非晶半導體層可使用諸如SiH4 或Si2 H6 之氫化矽而由電漿CVD法所形成。選擇性地，具有上述之氫化矽與選擇自氦、氬、氪、或氖的稀有氣體之一種或複數種的稀釋物，可形成非晶半導體層；當使用流率係氫化矽之流率的1至20倍，較佳地1至10倍，更佳地1至5倍高的氫時，可形成含氫之非晶半導體層；當使用上述之氫化矽與氮或氨的混合氣體時，可形成含氮之非晶半導體層；以及當使用上述之氫化矽及包含氟、氯、溴、或碘之氣體(F2 ，Cl2 ，Br2 ，I2 ，HF，HCl，HBr，HI，或其類似物)時，可形成包含氟、氯、溴、或碘之非晶半導體層。注意的是，可使用SiH2 Cl2 ，SiHCl3 ，SiCl4 ，SiF4 ，或其類似物以取代氫化矽。注意的是，非晶半導體層的厚度係自80奈米至500奈米，較佳地自150奈米至400奈米，更佳地自200奈米至300奈米。
選擇性地，非晶半導體層208可使用藉由利用非晶半導體為靶標而以氫或稀有氣體之濺鍍法所形成的非晶半導體層來予以形成。在此情況中，當將氨、氮、或一氧化二氮包含於氛圍之中時，可形成含氮的非晶半導體層。選擇性地，當將包含氟、氯、溴、或碘之氣體(F2 ，Cl2 ，Br2 ，I2 ，HF，HCl，HBr，HI，或其類似物)包含於氛圍之中時，可形成包含氟、氯、溴、或碘的非晶半導體層。
選擇性地，非晶半導體層208可藉由電漿CVD法或濺鍍法以形成非晶半導體層於微晶半導體層206的表面上，且然後藉由透過以氫電漿、氮電漿、或鹵素電漿之表面的處理而執行該非晶半導體層之表面的氫化、氮化、或鹵化來予以形成。選擇性地，該非晶半導體層的表面可以以氦電漿、氖電漿、氬電漿、氪電漿、或其類似物而予以處理。
雖然非晶半導體層208係使用非晶半導體所形成，但較佳地，該非晶半導體層不包含晶粒。
注意的是，非晶半導體層208應以不可將諸如磷或硼之給予一導電型的雜質添加至非晶半導體層208之方式而形成；尤其，較佳地，用以控制臨限電壓之所添加至微晶半導體層206的硼，或包含於源極及汲極區210中的磷並未被混合至非晶半導體層208之內。選擇性地，若包含磷、硼、或其類似物於非晶半導體層208之中時，則可盡可能地降低磷、硼、或其類似物的濃度，且較佳地，將濃度設定為二次離子質譜儀(SIMS)的偵測極限或更低。例如，若微晶半導體層206包含硼且非晶半導體層208包含磷時，則PN接面會形成於微晶半導體層206與非晶半導體層208之間；此外，若非晶半導體層208包含硼且源極及汲極區210包含磷時，則PN接面會形成於非晶半導體208與源極及汲極區210之間。選擇性地，當非晶半導體層208包含硼及磷二者時，則產生復合中心，而造成漏電流；當非晶半導體層208並不包含此雜質時，可降低漏電流；當並未包含諸如磷或硼的雜質元素的非晶半導體層208係設置於源極及汲極區210與微晶半導體層206之間時，可防止雜質元素擴散至用作通道形成區的微晶半導體層206以及源極及汲極區210。
非晶半導體層208可使用包含氫、氮、或鹵素之非晶半導體而形成，非晶半導體具有比微晶半導體更大的能隙(非晶半導體的能隙係自1.6eV(電子伏特)至1.8eV，以及微晶半導體的能隙係自1.1eV至1.5eV)，具有更高的電阻，以及具有更低的遷移率(微晶半導體之遷移率的五分之一或十分之一)。因此，在將被形成的薄膜電晶體之中，形成於源極及汲極區210與微晶半導體層206之間的非晶半導體層208作用為高電阻區，以及微晶半導體層206作用為通道形成區；因而，可降低薄膜電晶體的截止電流。當使用此一薄膜電晶體做為液晶顯示裝置的開關元件時，可改善該液晶顯示裝置的對比。
若微晶半導體層206氧化時，薄膜電晶體的遷移率會降低，其之子臨限擺幅會增加，且薄膜電晶體的電性特徵會變得更差。非晶半導體層208係形成以覆蓋微晶半導體層206的表面，且因此可防止微晶半導體層的晶粒(特別地，其表面)氧化，此將抑制薄膜電晶體之電性特徵的劣化。氫或氟，或二者係包含於非晶半導體層208的凹入部分(與微晶半導體層206之通道形成區重疊的部分)中，且因此可有效地防止氧穿透該非晶半導體層208；因而，可更有效地防止微晶半導體層206的氧化。
此外，當形成非晶半導體層208時，可防止寄生通道的產生。
源極及汲極區210可如下地形成：形成雜質半導體層，且然後將其蝕刻。若形成n通道薄膜電晶體時，則可典型地使用磷以做為雜質元素，且當將諸如PH3 之包含給予n型導電性的雜質元素之氣體添加至氫化矽時，可形成n通道薄膜電晶體。若形成p通道薄膜電晶體時，則可典型地添加硼以做為雜質元素，且當將諸如B2 H6 之包含給予p型導電性的雜質元素之氣體添加至氫化矽時，可形成p通道薄膜電晶體。源極及汲極區210可使用微晶半導體層或非晶半導體而形成，該源極及汲極區210係以2奈米至6奈米的厚度而形成；當使源極及汲極區形成變薄時，可增加輸貫量。
在本發明中，如上述地，自閘極絕緣層至雜質半導體層的所有層較佳地係連續地形成。可使用多室CVD設備以連續地形成自閘極絕緣層至雜質半導體層的所有層；藉由多室CVD設備的使用，可針對各個不同種類的沈積膜來設置反應室，且可連續地形成複數個不同的膜，而無需暴露至空氣。在下文中，將說明可應用於本發明之多室CVD設備的結構實例。
第11圖描繪包含複數個反應室之多室電漿CVD設備的實例。此設備包含共同室273，裝載/卸載室272，第一反應室250a，第二反應室250b，及第三反應室250c。設定於裝載/卸載室272中的晶盒274之中的基板係由共同室273中的轉移單元276而轉移至/自各個反應室，閘口閥275係設置於共同室273與各個室之間，使得在該等室之中所執行的處理不會相互干擾。
各個反應室係根據將被形成之薄膜的種類而使用於不同的目的，例如諸如閘極絕緣層之絕緣層係形成於第一反應室250a之中，形成通道之微晶半導體層及非晶半導體層係形成於第二反應室250b之中；以及被添加給予一導電型之雜質元素且係用作源極區及汲極區的半導體層係形成於第三反應室250c之中。不用說，反應室的數目並未受限於上述實例，且數目可視需要而增加或減少。此外，可在一反應室中僅形成一類型的膜，或可在一反應室中形成複數個類型的膜。
各個反應室係連接至做為抽空裝置的渦輪幫浦269及乾式機械幫浦270；排氣單元並未受限於該等真空幫浦的結合，且可使用其他的真空幫浦，只要它們可將反應室抽空至大約10-l Pa(巴)至10-5 Pa的真空度即可。蝶形閥267可設置於真空幫浦280與各個反應室之間，以阻隔真空抽空；抽空速度係由氣導閥268所控制，且因此，可調整各室的壓力。
注意的是，冷凍幫浦271可連接至用以形成微晶半導體層的第二反應室250b，藉由使用該冷凍幫浦271，可將反應室抽空至比10-5 Pa更低之超高真空的壓力。在此實施例模式之中，反應室的內部係設定為比10-5 Pa更低之在降低微晶半導體層中的氧濃度係有效的壓力；因而，可將包含於微晶半導體層之中的氧濃度降低至大約1×1016 cm-3 或更低。具有在微晶半導體層中之降低的氧濃度，可減少微晶半導體層中的缺陷；因而，可改善晶體性，且因此，可改善晶體遷移率。
氣體供應裝置258包含氣缸260，其中充填諸如稀有氣體或由甲矽烷所代表的半導體源氣體之使用於過程的氣體；停止閥262；質量流量控制器263；及其類似物。氣體供應裝置258g係連接至第一反應室250a以供應用以形成閘極絕緣層的氣體，氣體供應裝置258i係連接至第二反應室250b以供應用以形成微晶半導體層和非晶半導體層的氣體，以及氣體供應裝置258n係連接至第三反應室250c以供應用以形成n型半導體層的氣體。此外，其係包含用作施體之雜質元素的氣體之一的磷係連接至且供應至第一反應室250a及第二反應室250b；氣體供應單元258a供應氬，且氣體供應單元258f供應蝕刻氣體(此處，NF3 )，而使用以供清潔反應室的內部之用，因此，該等氣體供應單元258a及258f係共同地設置用於各個反應室。
用以產生電漿之高頻電力供應裝置253係連接至各個反應室，該高頻電力供應裝置253包含高頻電源254及匹配盒256。
第12圖描繪其中添加第四反應室250d至第11圖之多室電漿CVD設備之結構的結構。氣體供應裝置258b係連接至第四反應室250d，高頻電源供應單元及排氣單元的結構係與其他反應室的該等結構相同。各個反應室可根據將被形成之薄膜的種類而使用於不同的目的，例如諸如閘極絕緣層之絕緣層係形成於第一反應室250a之中；形成通道形成區的微晶半導體層係形成於第二反應室250b之中；保護形成通道形成區的微晶半導體層之非晶半導體層係形成於第四反應室250d之中；以及用作源極區及汲極區之雜質半導體層係形成於第三反應室250c之中。因為各個薄膜具有用於形成之最佳溫度，且各個薄膜係形成於不同的反應室之中，以致使膜形成溫度可易於控制。進一步地，可重複沈積相同種類的膜，使得可將屬於先前所形成的膜之殘留雜質的影響予以排除。
上述說明並非限制性之實例，且微晶半導體層、非晶半導體層、及被添加給予一導電型之雜質元素的雜質半導體層可連續地形成。特定地，將其上形成閘極絕緣層之基板引入至反應室之內，且在該反應室之中，運續地形成微晶半導體層、非晶半導體層、及雜質半導體層。
此外，當微晶半導體層及非晶半導體層係形成於相同的容器之中時，可較佳地形成具有少許畸變的介面，且可較佳地降低會混合進入介面之內的氛圍成分。
可設置備用室於該設備，藉由在膜形成之前預加熱基板於備用室之中，可在各個反應室中之膜的形成之前縮短加熱時間。
進一步地，藉由如上述地連續形成該等層，可形成堆疊層之間的介面，而不會受到氛圍構成物或浮動於空氣中之污染的雜質元素所污染。因此，可降低薄膜電晶體之電性特徵中的變化。
選擇性地，因為微晶半導體層的形成速率低，所以可藉由使用複數個反應室來形成微晶半導體層。例如，當使用第12圖中所描繪之設備時，可將閘極絕緣層形成於第一反應室250a之中，可將微晶半導體層形成於第二反應室250b及第三反應室250c之中，可將非晶半導體層形成於第四反應室250d之中，以及可將雜質半導體層形成於第五反應室(未描繪)之中。在此方式中，當微晶半導體層係由使用複數個反應室而同時形成時，可改善輸貫量。在此情況中，各個反應室較佳地係以與將被形成於該處之中的膜相同的膜來加以塗層。連接至該設備的氣體導管可適當地改變。
當使用具有上述結構之微波電漿CVD設備時，可將具有相似種類之組成物的膜或具有一種組成物的膜形成於各個反應室之中，且可連續地形成而無需暴露於空氣。因此，可形成堆疊膜而不具有由於所形成之膜的殘留物或浮動於空氣中的雜質元素所造成之其介面的污染。
接著，將特定地敘述膜形成過程。在膜形成過程中，將被供應自氣體供應部的氣體可根據目的而選擇；此處，將說明其中第一絕緣層204係以二層結構而形成於該處的情況，其中形成氮氧化矽層且形成氧化氧化矽層於該處之上以做為閘極絕緣層204的方法將予以描述而做為實例。
首先，在微波電漿CVD設備的反應室中之處理容器的內部係以氟基來清潔。注意的是，該反應室的內部可藉由引入氟基至反應室之內而清潔，該等氟基係由引入氟化碳、氟化氮、或氟之氣體至設置在反應室外部的電漿產生器之內且解離該氣體而產生。反應室可藉由氟基的引入而清潔。
當大量的氫係在以氟基來清潔反應室的內部之後被引入至該反應室之內時，在反應室內部之殘留的氟可以與氫反應，使得殘留的氟之濃度可減少。因此，可減少將被混合至保護層之內的氟之數量，且可降低保護膜的厚度，該保護層將在稍後被形成於反應室的內壁之上。
接著，將氮氧化矽層沈澱於反應室中之處理容器的內壁表面之上，以做為保護層。此時，在處理容器中的壓力係1至200Pa，較佳地1至100Pa，且將諸如氦、氬、氙，及氪之稀有氣體的一或多種引入以做為電漿引燃氣體。進一步地，除了任何一種的稀有氣體之外，將氫引入；尤其，氦係較佳地做為電漿引燃氣體，更佳地係使用氦及氫的混合氣體以做為電漿引燃氣體。
雖然氦具有24.5eV之高游離能量，但其具有大約20eV的亞穩態，所以氦可在放電期間以大約4eV而游離；因此，放電開端的臨限電壓低，且放電可易於維持，因而，可均勻地維持所產生的電漿，且可節省功率。
選擇性地，可進一步引入氧氣以做為電漿引燃氣體；當將氧氣以及稀有氣體引入至處理容器之內時，可促成電漿引燃。
然後，開啟微波產生設備以產生電漿，且微波產生設備的輸出係自500W(瓦)至6000W(包含500W及6000W)，較佳地自4000W至6000W(包含4000W及6000W)。
然後，透過氣體導管來將源氣體引入至處理容器之內；特定地，當引入甲矽烷、一氧化二氮、及氨以做為源氣體時，氧化氮化矽層係形成於處理容器的內壁上以及形成於氣體導管、電介質板、及支撐底座的表面上，以做為保護層。注意的是，可將氮引入以取代氨而成為源氣體，保護層係形成為具有自500奈米至2000奈米的厚度。
接著，停止源氣體的供應，降低處理容器之中的壓力，以及關閉微波產生設備；之後，將基板引入至處理容器中的支撐底座之上。
接著，透過與保護層之過程相似的過程，沈積氧化氮化矽層於基板上，以成為閘極絕緣層204。
在將氧化氮化矽層沈積至預定的厚度之後，停止源氣體的供應，降低處理容器之中的壓力，以及關閉微波產生設備。
其次，處理容器之中的壓力係1至200Pa，較佳地1至100Pa，以及引入其係電漿引燃氣體之諸如氦、氬、氙、及氪的稀有氣體之一或多種，及一氧化二氮、稀有氣體、和甲矽烷，以做為源氣體。
接著，開啟微波產生設備以產生電漿，且微波產生設備的輸出係500至6000W，較佳地4000W至6000W。
接著，透過氣體導管而將源氣體引入至處理容器之內，且形成氮氧化矽層於基板上的氧化氮化矽層之上。
然後，停止源氣體的供應，降低處理容器之中的壓力，關閉該微波產生設備，且完成膜形成過程。
透過上述的過程，氧化氮化矽層係形成於反應室的內壁上而成為保護層，且氧化氮化矽層及氮氧化矽層係連續地形成於基板之上，使得可防止雜質元素混合至上方層側的氮氧化矽層之內。當上述該等層係由使用能產生微波之電源供應設備的微波電漿CVD法所形成，可使電漿密度變得更高且形成密質層；因此，可形成具有高耐壓性質的膜。當將該膜使用做為薄膜電晶體的閘極絕緣層時，可抑制薄膜電晶體之臨限電壓中的變化；此外，可降低由BT(偏動溫度)測試所測量之缺陷的數目，使得可改善產能。進一步地，對靜電之電阻會增加，以及可製造出即使當施加高壓至該處時亦不易損壞的薄膜電晶體，再者，可製造出幾乎不會因超時而損壞的電晶體，而且，可製造出幾乎不會由於熱載子而損壞的電晶體。
在其中閘極絕緣層係以藉由使用微波電漿CVD法所形成之氮氧化矽層的單一層而形成於該處的情況中，係使用上述保護層的形成方法和氮氧化矽層的形成方法；尤其，當一氧化二氮對甲矽烷的流動比例係100：1至300：1，較佳地150：1至250：1時，可形成具有高的耐壓之氮氧化矽層。
接著，將敘述其中由微波電漿CVD法所形成的微晶半導體層及作用為緩衝層的非晶半導體層係連續形成之膜形成方法。首先，以與絕緣層之形成相同的方式，將反應室的內部清潔；接著，沈積矽層於處理容器的內部以做為保護層。做為保護層，非晶矽層係形成為0.2至0.4微米的厚度；此時，在處理容器中的壓力係1至200Pa，較佳地1至100Pa，且諸如氦、氬、氙、及氪之稀有氣體的一或多種被引入以做為電漿引燃氣體，選擇性地，可引入氫及稀有氣體。
然後，開啟微波產生設備以產生電漿，且微波產生設備的輸出係自500W至6000W，較佳地自4000W至6000W；接著，透過氣體導管而引入源氣體至處理容器之內。特定地，當引入氫化矽氣體及氫氣以做為源氣體時，微晶矽層係形成於處理容器的內壁上以及氣體導管、電介質板、及支撐底座的表面上，以做為保護層。選擇性地，微晶半導體層可由氫化矽氣體及氫氣與選擇自氦、氬、氪、及氖的稀有氣體元素之一或多種的稀釋物所形成；此時，氫對氫化矽的流動比例係5：1至200：1，較佳地50：1至150：1，更佳地大約100：1。此外，在此時之保護層的厚度係自500奈米至2000奈米。注意的是，在開啟微波產生設備之前，除了上述稀有氣體之外，可將氫化矽氣體及氫氣引入至處理容器之內。
選擇性地，做為保護層之非晶半導體層可以以氫化矽氣體與選擇自氦、氬、氪、以氖的稀有氣體元素之一或多種的稀釋物所形成。
接著，停止源氣體的供應，降低處理容器中的壓力，以及關閉該微波產生設備。之後，將基板引入至處理容器中的支撐底座之上。
其次，執行氫電漿處理於如上述之形成於基板上的閘極絕緣層204的表面上。當氫電漿處理係執行於形成微晶半導體層之前時，可減少閘極絕緣層204與微晶半導體層206間之介面處的晶格畸變，且可改善閘極絕緣層204與微晶半導體層206之間的介面特徵；因此，可改善將被形成之薄膜電晶體的電性特徵。
在上述之氫電漿處理中，氫電漿處理亦係執行於形成在處理容器內部以做為保護層的非晶半導體層之上，使得保護層被蝕刻，且微量的矽被沈積在閘極絕緣層204的表面上。該微量的矽用作晶體成長的核種，且微量半導體層係以該核種而沈積；因而，可減少閘極絕緣層204與微晶半導體層206間之介面處的晶格畸變，且可改善閘極絕緣層204與微晶半導體層206之間的介面特徵；因此，可改善將被形成之薄膜電晶體的電性特徵。
接著，以與該保護層之方式相似的方式，將微晶半導體材料沈積在基板上。微晶半導體層的厚度係自2奈米至50奈米，較佳地自10奈米至30奈米。注意的是，微晶矽係使用做為微晶半導體。
注意的是，微晶半導體層的晶體自層的底部朝向層的上部而成長，且形成似針狀之晶體；此係因為晶體成長以增加晶體表面之故。然而，即使當晶體生長以此方式而發生時，微晶矽層的形成速率亦係非晶矽層的形成速率之大約1%至10%；因此，較佳地，將微晶矽層形成變薄，以增加輸貫量。
在將微晶矽層沈積至預定厚度之後，停止源氣體的供應，降低處理容器中的壓力，關閉微波產生設備，以及完成微晶半導體層的膜形成過程。
在形成微晶半導體層之後，非晶半導體層係藉由電漿CVD法而形成於大約250至400℃的溫度。藉由此形成過程，將氫供應至非晶半導體層之內，且因此可獲得與微晶半導體層之氫化相似的功效；換言之，藉由在微晶半導體層上之包含氫的非晶半導體層之形成，可將氫分散至微晶半導體層之內，且因而可終止懸浮鍵。
接著，將處理容器中的壓力降低，以便調整源氣體的流率；特定地，相較於微晶半導體層的膜形成條件，氫氣體的流率被相當大地降低。大致地，氫氣體係以氫化矽之流率的1至200倍，較佳地1至100倍，更佳地1至50倍高的流率而引入。選擇性地，可將氫化矽氣體引入至處理室之內，而無需引入氫氣體至該處理器之內。當以此方式來降低氫對氫化矽的流率時，可增加被形成為緩衝層之非晶半導體層的形成速率。選擇性地，氫化矽氣體係以選擇自氦、氬、氪、及氖之稀有氣體元素的一或多種而稀釋。然後，開啟微波產生設備以產生電漿，且該微波產生設備輸出係500W至6000W，較佳地4000W至6000W；因此，可形成非晶半導體層。因為非晶半導體層的形成速率比微晶半導體層的形成速率更高，所以可將處理容器中的壓力設定低。此時，該非晶半導體層的厚度可為自100奈米至400奈米。
在將非晶半導體沈積至預定厚度之後，停止源氣體的供應，降低處理室中的壓力，關閉微波產生設備，且完成該非晶半導體層的膜形成過程。
注意的是，微晶半導體層206及非晶半導體層208可在當點燃電漿時形成；特定地，微晶半導體層206及非晶半導體層208可以以逐漸降低之氫對氫化矽的流率而堆疊。具有此一方法，雜質並不會沈積於微晶半導體層206與非晶半導體層208之間的介面處，且因此，可形成具有很小畸變的介面；因而，可改善將於稍後被形成之薄膜電晶體的電性特徵。
由具有1GHz或更大頻率的微波電漿CVD設備所產生的電漿具有高的電子密度，且許多基係產生自源氣體且供應至基板；因此，可增進基板表面上的基反應，且可增加微晶半導體層的形成速率。進一步地，包含複數個微波產生設備及複數個電介質板的微波電漿CVD設備可穩定地產生寬闊的電漿；因此，即使使用大面積的基板，亦可在該大面積的面板上形成具有均勻之膜品質的層，且可改善大量的生產率(產能)。
此外，當微晶半導體層及非晶半導體層係連續地形成於同一處理容器之中時，較佳的是，可形成具有很小畸變的介面，且可降低會混合至介面之內的氛圍成分。
注意的是，在絕緣層及半導體層的製造步驟中，當形成具有500奈米至2000奈米之厚度的保護層於反應室的內壁之上時，可省略清潔處理以及保護層的形成。
其次，形成阻體罩幕221於雜質半導體層之上(請參閱第8A圖)，該阻體罩幕221係由光微影法或噴墨法所形成。
接著，使用該阻體罩幕221以蝕刻微晶半導體層，非晶半導體層，及雜質半導體層。具有此處理，可針對各個元件而分離該微晶半導體層206，非晶半導體層208，和源極及汲極區210(請參閱第8B圖)。之後，將阻體罩幕221去除。
注意的是，蝕刻係執行使得其中堆疊微晶半導體層、非晶半導體層、及雜質半導體層於該處之層的側面具有錐形形狀，該錐形角度係30至90度，較佳地40至80度。
此外，當該側面具有錐形形狀時，可改善與將在稍後步驟中被形成於該處之層(例如，導線層)的覆蓋範圍；因此，可防止梯階部分處之斷接或類似情事。注意的是，針對此處所述之錐形角度的界定，請參閱實施例模式1中之說明。
接著，形成導電層於雜質半導體層及閘極絕緣層204之上(第8C圖)。
導電層可由鋁、銅、鈦、釹、鉬、鉻、鉭、鎢、或其類似物之單層結構或堆疊層結構所形成，可使用其中添加防止小丘之元素的鋁合金(例如，可使用於閘極電極層202的A1-Nd合金；選擇性地，可使用其中添加給予一導電型之雜質元素的晶體矽。該導電層可具有堆疊層的結構，其中在該處與添加給予一導電型之雜質的晶體矽接觸之側面上的層係使用鈦、鉭、鉬、鎢、或該等元素的任一之氮化物和鋁或鋁合金而形成於該處之上的結構。進一步選擇性地，該導電層可具有其中鋁或鋁合金係以鈦、鉭、鉬、鎢、或該等元素的任一之氮化物在其上方及下方側而插入其間之堆疊層的結構；例如，該導電層較佳地具有其中將鋁層插入於鉬層之間的三層結構。
導電層係由濺鍍法或真空蒸鍍法所形成。選擇性地，導電層可藉由使用網印法、噴墨法、或類似方法之銀、金、銅、或類似物的導電性奈米糊之排放，以及藉由烘烤該導電性奈米糊而形成。
然後，將阻體罩幕222形成於導電層之上(第9A圖)。與阻體罩幕221相似地，該阻體罩幕222係由光微影法或噴墨法所形成；此處，可執行O2 電漿灰化法以控制阻體罩幕的尺寸。
接著，使用該阻體罩幕222來蝕刻導電層以使圖案化(第9B圖)，圖案化的導電層用作源極及汲極電極。較佳地，該蝕刻法係溼蝕刻法，藉由溼蝕刻法，將導電層的側面選擇性地蝕刻；因而，導電層的側面向內地凹入，以致使形成源極及汲極電極層212，該源極及汲極電極層212亦用作導線。
接著，以該阻體罩幕222來蝕刻雜質半導體層及非晶半導體層，以致使形成背通道部分(第9C圖)。注意的是，將非晶半導體層蝕刻以留下其之一部分，且該微晶半導體層206的表面係覆蓋有該非晶半導體層。藉由蝕刻該非晶半導體層，可形成非晶半導體層208。
此時，執行使用包含氧之氣體的乾蝕刻法以做為蝕刻方法。藉由包含氧之氣體，當阻體凹入時，可蝕刻雜質半導體層及非晶半導體層，使得雜質半導體層的側面及非晶半導體層的側面可具有錐形形狀；例如，做為蝕刻氣體，可使用其中將氧混合至CF4 之內的蝕刻氣體，或其中將氧混合至氯之內的蝕刻氣體。該雜質半導體層及非晶半導體層的側面具有錐形形狀，且因此，可防止電場濃度且可降低漏電流。此處，該蝕刻係以CF4 ：O2 =45：55(sccm)的氣體流率，2.5Pa之室中的壓力，及大約70℃之室中的側壁溫度而執行，且500W的RF(13.56MHz)電功率係施加至線圈電極以產生電漿，以及200W的RF(13.56MHz)電功率係施加至基板側，使得可實質地施加負的偏動功率及產生自偏壓。藉由使用包含氧之氣體的乾蝕刻法，可將背通道部分的側面處理成為錐形形狀。該側面具有如上述之錐形形狀，且錐形角度係較佳地自40度至80度，使得可減少薄膜電晶體中的電場濃度且可降低漏電流。
非晶半導體層208具有當形成源極區及汲極區時由部分蝕刻所獲得的凹入部分，該非晶半導體層的厚度可為使得與該凹入部分重疊之非晶半導體層208的部分可被保留的厚度，與源極及汲極區210重疊之非晶半導體層208的部分並未被蝕刻於源極及汲極區210的形成過程中。在此方式中，非晶半導體層208亦用作微晶半導體層206的保護。
之後，將阻體罩幕222去除(第10A圖)。
如上述地，在使用微晶半導體層所形成的薄膜電晶體中，非晶半導體層208係設置使得可防止蝕刻殘留物進入至微晶半導體層206之內。然而，由蝕刻過程所造成之殘留的產物，阻體罩幕的殘留物，及已使用於阻體罩幕222的去除而在設備中會成為污染源的物質會附著或沈積在源極區與汲極區之間的非晶半導體層208之上；因此，由於透過產物、殘留物、及物質的導電，截止電流會在許多元件中增加，而在許多情況中導致同一基板上的元件間之電性特徵中的變化；尤其，當使用包含硫之去除劑以去除阻體罩幕時，此趨勢會變得明顯。
因此，為了要解決上述問題，將執行乾蝕刻法。藉由乾蝕刻法，可確保源極區及汲極區之間的絕緣。蝕刻條件係設定使得暴露的非晶半導體層並不會受到損壞，且對非晶半導體層的蝕刻速率低；換言之，可施加其中對暴露的非晶半導體層之表面幾乎無損壞且不會降低非晶半導體層之厚度的條件。此時，可使用形成背通道所使用的氣體(例如，氯氣)以做為蝕刻氣體；較佳地，使用電感耦合式電漿蝕刻法於該蝕刻。做為蝕刻條件的實例，氣體流率係30sccm，室之壓力係0.67Pa，下方電極的溫度係-10℃，室之側壁的溫度係大約80℃，以及2000W之RF功率(13.56MHz)係施加至線圈電極以產生電漿，而不施加功率至基板側(亦即，0W，非偏動的)；在該條件上，可執行蝕刻30秒，例如藉由此蝕刻，可去除包含於去除劑之中所包含的硫或其類似物。
在蝕刻方法上並無特殊的限制，且可使用電容耦合式電漿(CCP)法，電子迴旋加速器諧振(ECR)法，或反應性離子蝕刻(RIE)法，或其類似方法，以及電感耦合式(ICP)法。
注意的是，乾蝕刻法較佳地係由非連續放電(脈波放電)，而非由連續放電所執行；更佳地，係執行重複脈波放電。因為乾蝕刻法係使用脈波放電而執行，所以可降低接受蝕刻之背通道部分中所產生充電損壞；藉由降低背通道部分中的充電損壞，可減少源極電極與汲極電極之間的漏電流。因而，藉由脈波放電，可更降低截止電流，且因此，可改善開關特徵；所以，本發明的功效可更為有利。
上述蝕刻法可去除存在於源極區與汲極區之間的非晶半導體層208之上的殘留物及其類似物。此外，並未與源極及汲極電極層212重疊之雜質半導體層會由於此蝕刻過程而稍微地被蝕刻。在上述蝕刻條件中，雜質半導體層在許多情況中被蝕刻例如0奈米至5奈米深；注意的是，此蝕刻過程可視需要地執行。在依據本發明觀點之薄膜電晶體中，源極及汲極區的上方部分(第一部分)之側面存在於與源極及汲極電極層之側面相同的側面中，或存在於與源極及汲極電極層之側面實質相同的平面中；且源極及汲極區的下方部分(第二部分)之側面存在於與非晶半導體層之側面相同的側面中，或存在於與非晶半導體層之側面實質相同的平面中。
此外，如上述地，因為源極及汲極電極層212的側面並未與源極及汲極區210的側面對齊，所以源極及汲極電極層212之間的距離係足夠地長；因此，源極電極及汲極電極的其中之一與源極電極及汲極電極的另一之間的距離係充分地大，所以可降低漏電流且可防止短路。進一步地，因為源極及汲極電極層212的側面並未與源極及汲極區210的側面對齊，所以電場濃度幾乎不會發生在源極及汲極電極層212的側面以及源極及汲極區210的側面之中。此外，由於其係高電阻區之非晶半導體層208，所以閘極電極層202與源極及汲極電極層212之間的距離係足夠地大；因此，可抑制寄生電容的產生，且可降低漏電流的量，因而，可形成具有高可靠度、小量的截止電流、及高的耐壓之薄膜電晶體。
透過上述過程，可形成本發明之通道蝕刻式薄膜電晶體。
接著，將絕緣層214形成於源極及汲極電極層212，源極及汲極區210，微晶半導體層206，以及閘極絕緣層204之上(第10B圖)。該絕緣層214可以以與閘極絕緣層204相似的方式而形成；較佳地，該絕緣層214係密質氮化矽層，使得可防止諸如有機物質、金屬物質、或漂浮於氛圍中的水分之污染物雜質的進入。此外，在非晶半導體層208中之碳、氮、及氧的濃度係較佳地每立方公分1×1019 個原子或更少，更佳地每立方公分5×1018 個原子或更少。
注意的是，第7圖中所描繪的薄膜電晶體用作像素電晶體，且因此，源極電極及汲極電極的其中之一係連接至像素電極。在第7圖中所描繪的薄膜電晶體之中，源極電極及汲極電極的其中之一係透過設置在絕緣層214中的開口部分216而連接至像素電極層218。
包含具有透光性質之導電性高分子(亦稱為導電性聚合物)的導電性組成物可使用於像素電極層218；使用此一導電性組成物所形成的像素電極層218較佳地具有10000Ω/□或更小的片電阻，以及在550奈米波長處之70%或更高的光透射比。此外，所欲的是，包含於導電性組成物中的導電性高分子的電阻係小於或等於0.1Ω/□。
做為此一導電性高分子，可使用所謂π電子共軛導電性高分子，例如可給定聚苯胺及/或其衍生物，聚吡咯及/或其衍生物，聚噻吩及/或其衍生物，以及該等材料之二或更多種的共聚物。
像素電極層218可使用例如包含氧化鎢之氧化銦，包含氧化鎢之銦鋅氧化物，包含氧化鈦之氧化銦，包含氧化鈦之銦錫氧化物，銦錫氧化物(在下文中將稱為ITO)，銦鋅氧化物，或添加氧化矽之銦錫氧化物，而形成。
像素電極層218可以以與源極及汲極電極層212或其類似物相似的方式而形成；換言之，導電層係整個地形成且使用阻體罩幕或其類似物來予以蝕刻，而圖案化。
雖未描繪，但使用有機樹脂材料而由旋塗法或其類似方法所形成的絕緣層可存在於絕緣層214與像素電極層218之間。藉由設置使用有機樹脂材料而由旋塗法或其類似方法所形成的絕緣層於絕緣層214與像素電極層218之間，可使將被設置以像素電極層218的表面平面化，且可防止像素電極層218之不良的形成。
注意的是，在上述說明中，閘極電極和掃描線係形成於相同的過程中，以及源極及汲極電極和信號線係形成於相同的過程中；然而，本發明並未受限於此說明，電極和連接至該電極的導線可形成於不同的步驟中。
如上述地，在此實施例模式中，可依據本發明而製造出具有很小漏電流及高的耐壓之薄膜電晶體；如上述所製造出的薄膜電晶體可具有優異的電性特徵，即使當該等薄膜電晶體係形成於大尺寸的基板之上時，亦可防止形成於同一基板上的元件間之電性特徵的變化。
此外，如上述地，在此實施例模式中的薄膜電晶體由於幾乎沒有漏電流，所以具有小量的截止電流；進一步地，因為將微晶半導體使用於通道形成區，所以可流動大量的導通電流。因而，在此實施例模式中的薄膜電晶體可具有優異的開關特徵；因此，使用該薄膜電晶體做為像素電晶體，可製造出具有高對比比例的顯示裝置。
(實施例模式3)
現將在此實施例模式中敘述與實施例模式2不同之薄膜電晶體的製造方法之實例。
在此實施例模式中的薄膜電晶體之中，僅用作源極區及汲極區的雜質半導體層具有錐形形狀。
此外，直至且包含源極電極及汲極電極之形成的步驟係以與實施例模式1相同的方式而執行；換言之，用作源極電極及汲極電極的導電層係接受溼蝕刻(第13A圖)。
接著，蝕刻雜質半導體層及非晶半導體層，而同時使阻體罩幕凹入；特定地，源極及汲極電極的末端部分係座落於該阻體罩幕之末端部分的外面。在此蝕刻過程中，係執行使用包含氧之氣體的乾蝕刻法，例如其中使用自CF4 、Cl2 、SF6 、C4 F8 、HBr、CHF3 、及NF3 所選擇之一氣體或複數個氣體的蝕刻氣體，該阻體罩幕可藉由使用包含氧的氣體以做為蝕刻氣體而逐漸地凹入。此外，藉由控制氧的流率，可控制錐形角度，且可處理雜質半導體層及非晶半導體層的側面，以具有所欲的錐形角度(第13B圖)；例如，蝕刻係執行於氣體流率係CF4 ：O2 = 45：55(sccm)，室中之壓力係2.5Pa，及室中之側壁溫度係大約70℃的條件，且500W的RF(13.56MHz)電功率係施加至線圈電極以產生電漿，以及200W的RF(13.56MHz)電功率係施加至基板側，使得可實質地施加負的偏動功率及產生自偏壓。該阻體罩幕之凹入的側面可定位於與源極及汲極電極的側面不同的平面上，如第13B圖中所描繪地，或實質相同的平面上。該蝕刻可比實施例模式2中之蝕刻更長地充分執行。
藉由以此方式來執行蝕刻，用作源極及汲極區的雜質半導體層可具有錐形形狀。藉由使用包含氧之氣體的乾蝕刻法，可將背通道部分的側面處理成為錐形形狀，該側面具有如上述之錐形形狀，且錐形角度較佳地係40度至80度，以致使薄膜電晶體中的電場濃度可減少以及漏電流可降低。
之後，將阻體罩幕去除(第13C圖)。在去除該阻體之後，可執行與實施例模式2中之該等步驟相似的步驟，因此，可製造出薄膜電晶體。
在此實施例模式中之薄膜電晶體並未受限於第13A至13C圖中所描繪的形式；例如，薄膜電晶體可具有第14A至14C圖中所描繪的形式。
如在第13A圖中似地，製備用作源極及汲極電極的導電層，使該導電層接受溼蝕刻(第14A圖)。之後，將阻體罩幕去除。
接著，形成具有凹入部分之阻體罩幕於與非晶半導體層之凹入部分重疊的區域中(第14B圖)。第14B圖中所描繪阻體罩幕可藉由首先形成具有凹入部分之阻體罩幕，且然後執行灰化法於該阻體罩幕上以暴露非晶半導體層之凹入部分的表面之步驟而獲得。之後，蝕刻雜質半導體層及非晶半導體層，而同時使阻體罩幕凹入。在此蝕刻過程中，係執行使用包含氧之氣體的乾蝕刻法，例如其中使用自CF4 、Cl2 、SF6 、C4 F8 、HBr、CHF3 、及NF3 所選擇之一氣體或複數個氣體的蝕刻氣體，該阻體罩幕可藉由使用包含氧的氣體以做為蝕刻氣體而逐漸地凹入。此外，藉由控制氧的流率，可控制錐形角度，且可處理雜質半導體層及非晶半導體層的側面，以具有所欲的錐形角度(第14C圖)；例如，蝕刻可執行於氣體流率係CF4 ：O2 =45：55(sccm)，室中之壓力係2.5Pa，下方電極之溫度係-10℃，及室中之側壁溫度係大約70℃的條件，且500W的RF(13.56MHz)電功率係施加至線圈電極以產生電漿，以及200W的RF(13.56MHz)電功率係施加至基板側，使得可實質地施加負的偏動功率及產生自偏壓。藉由以此方式來執行使用包含氧之此一氣體的乾蝕刻法，可將背通道部分的側面處理成為錐形形狀，該側面具有如上述之錐形形狀，且錐形角度較佳地係40度至80度，以致使薄膜電晶體中的電場濃度可減少以及漏電流可降低。
如上述地，可製造出其中僅用作源極及汲極區之雜質半導體層具有錐形形狀，而源極及汲極電極並不具有錐形形狀的薄膜電晶體。在依據此實施例模式所製造出的薄膜電晶體中，背通道部分可具有V形狀。
如上述地，可依據本發明而製造出具有高耐壓性質及極小量截止電流的薄膜電晶體。如上述所製造出的薄膜電晶體可具有優異的電性特徵。
(實施例模式4)
在實施例模式4之中，將敘述實施例模式1中所描述之薄膜電晶體的製造方法，其係與實施例模式2及3的製造方法不同。特定地，將敘述使用多色調罩幕(灰色調罩幕或半色調罩幕)以製造薄膜電晶體的方法。
首先，藉由實施例模式2中所述的方法，可獲得其中閘極絕緣層，微晶半導體層，非晶半導體層，雜質半導體層，及導電層係堆疊於閘極電極層之上的堆疊體；然後，將具有凹入部分(凹面部分)於所欲位置的阻體罩幕400形成於該堆疊體之上(第15A圖)，該阻體罩幕可為多色調罩幕。
接著，使用阻體罩幕400以蝕刻微晶半導體層，非晶半導體層，雜質半導體層，及導電層。藉由此蝕刻，可將微晶半導體層，非晶半導體層，雜質半導體層，及導電層對應於各個元件而分離，且將導電層暴露於該阻體罩幕的凹入部分中；該蝕刻可為乾蝕刻或溼蝕刻。因此，形成阻體罩幕401(第15B圖)。
其次，使用阻體罩幕401來蝕刻導電層，以便使圖案化(第15C圖)；圖案化的導電層用作源極及汲極電極。在此情況中，該蝕刻係溼蝕刻。
然後，將雜質半導體層及非晶半導體層部分地蝕刻，以相互分離源極區及汲極區。藉由此步驟，可形成源極區及汲極區(第16A圖)。
此時，執行使用包含氧之氣體的乾蝕刻法以做為蝕刻方法。藉由包含氧之氣體，當阻體凹入時，可蝕刻源極及汲極區以及非晶半導體層，使得源極及汲極區的側面以及非晶半導體層的側面可具有錐形形狀；例如，做為蝕刻氣體，可使用其中將氧混合至CF4 之內的蝕刻氣體，或其中將氧混合至氯之內的蝕刻氣體。該源極及汲極區以及該非晶半導體層的側面具有錐形形狀，且因此，可防止電場濃度且可降低漏電流。例如，該蝕刻係以CF4 ：O2 =45：55(seem)的氣體流率，2.5Pa之室中的壓力，及大約70℃之室中的側壁溫度而執行，且500W的RF(13.56MHz)電功率係施加至線圈電極以產生電漿，以及200W的RF(13.56MHz)電功率係施加至基板側，使得可實質地施加負的偏動功率及產生自偏壓。藉由使用包含氧之氣體的乾蝕刻法，可將背通道部分的側面處理成為錐形形狀，該側面具有如上述之錐形形狀，且錐形角度較佳地係40度至80度，以致使薄膜電晶體中的電場濃度可減少以及漏電流可降低。
其次，將阻體罩幕401去除(第16B圖)。
同樣地，在此方法中，與其他實施例模式中的方法相似地，由蝕刻過程所造成的殘留產物、阻體罩幕的殘留物、及已使用於阻體罩幕之去除而在設備中可為污染源的物質會附著或沈積在源極區與汲極區之間的非晶半導體層之上，且因此，漏電流會由於透過該產物、殘留物、及物質的導電而在許多元件中增加，且在許多情況中會導致同一基板上之該等元件間的電性特徵中之變化。因此，針對解決上述問題之緣故，較佳地如上述實施例模式中似地執行乾蝕刻法。
雖然並未描繪，但與上之製造方法相似地，絕緣層可形成以覆蓋源極及汲極電極層、雜質半導體層、非晶半導體層、微晶半導體層、及閘極絕緣層。進一步地，開口部分係形成於絕緣層之中，且該源極及汲極電極的其中之一係透過該開口部分而連接至像素電極，藉以形成像素電晶體。
與第7圖相似地，第17圖描繪像素電晶體的頂視圖及橫剖面視圖，第17圖中所描繪的像素電晶體係與第7圖中所描繪的像素電晶體不同，所有的源極及汲極電極層係形成於微晶半導體層、非晶半導體層、及雜質半導體層之上。
如在此實施例模式中所述地，在使用多色調罩幕的製造方法中，如第17圖中所描繪，源極及汲極電極層均係設置於微晶半導體層、非晶半導體層、及雜質半導體層之上。
如上述地，本發明亦可應用於其中使用多色調罩幕於該處的情況。藉由多色調罩幕的使用，可減少步驟的數目。
此外，下文將說明使用多色調罩幕以製造薄膜電晶體的另一方法。
當如上述地使用多色調罩幕時，自閘極電極至像素電極的所有層可使用三個光罩而形成；然而，即使無需使用多色調罩幕，自閘極電極至像素電極的所有層也可使用三個光罩而形成。
首先，與第15A圖相似地，形成其中已堆疊直至且包含導電層之諸層的堆疊體；然後，將阻體罩幕形成於該堆疊體之上(第18A圖)。
接著，使用該阻體罩幕來蝕刻導電層，微晶半導體層，非晶半導體層，及雜質半導體層。藉由此蝕刻，可將堆疊體分離以便對應於各個元件，因此可形成島形的堆疊體；該蝕刻可為乾蝕刻或溼蝕刻(第18B圖)。
然後，形成像素電極層(第18C圖)，且將阻體罩幕形成於像素電極層之上(第19A圖)。在此情況中，該像素電極層係典型地使用銦錫氧化物(ITO)而形成。藉由使用此阻體罩幕，蝕刻係執行用以使像素電極層圖案化，且雜質半導體層及非晶半導體層係部分地蝕刻，使得源極區及汲極區彼此相互分離(第19B圖)。之後，將阻體罩幕去除(第19C圖)。
同樣地，在此方法中，與其他實施例模式中的方法相似地，由蝕刻過程所造成的殘留產物、阻體罩幕的殘留物、及已使用於阻體罩幕之去除而在設備中可為污染源的物質會附著或沈積在源極區與汲極區之間的非晶半導體層之上，且因此，漏電流會由於透過該產物、殘留物、及物質的導電而在許多元件中增加，且在許多情況中會導致同一基板上之該等元件間的電性特徵中之變化。因此，針對解決上述問題之緣故，較佳地如上述實施例模式中似地執行乾蝕刻法。
如上述地，可製造出具有極小電流之漏電流及高耐壓之性質的薄膜電晶體。如上述所製造出的薄膜電晶體具有優異的電性特徵；即使當該等薄膜電晶體係形成於大尺寸的基板之上時，亦可降低在同一基板上所形成之元件間的電性特徵中的變化。
(實施例模式5)
在實施例模式5之中，將敘述與實施例模式2至4中所述之薄膜電晶體相同的結構及製造方法，但其中微晶半導體層的模式係與實施例模式2至4中所述之薄膜電晶體的微晶半導體層的模式不同。特定地，將敘述其中給予一導電型的雜質元素係包含於微晶半導體層之中的模式。
實施例模式5之中的薄膜電晶體包含形成於閘極電極之上的閘極絕緣層，在閘極絕緣層上之包含用作施體之雜質元素的微晶半導體層，以及在微晶半導體層之上的非晶半導體層。藉由在微晶半導體層中之用作施體之雜質元素的包含，可獲得具有高導電率的微晶半導體層。在微晶半導體層之中所包含之用作施體之雜質元素的濃度係在閘極絕緣層之側高，且朝向非晶半導體層而降低，較佳地，係設定於非晶半導體層中之二次離子質譜測量(SIMS)的偵測極限之下；此係執行使得在與閘極絕緣層之介面處或周圍(通道形成區及其附近處)的導電率增加，以便增加導通電流量及降低截止電流量。
在此實施例模式中之薄膜電晶體可藉由使形成在閘極電極上的閘極絕緣層包含用作施體之雜質元素而形成；選擇性地，薄膜電晶體可藉由將用作施體之雜質元素吸附在閘極絕緣層之上而形成；選擇性地，薄膜電晶體可藉由使微晶半導體層的源氣體包含用作施體之雜質元素而形成；仍選擇性地，用作施體之雜質元素可包含於用以形成微晶半導體層的反應室之中。現將敘述薄膜電晶體之此一製造方法以做為實例。
注意的是，將僅敘述與上述實施例模式之製造過程不同之一部分的製造過程，且因此，將僅敘述自閘極絕緣層之形成至微晶半導體層之形成的步驟。在此情況中，第二閘極絕緣層係形成於第一閘極絕緣層之上，第一微晶半導體層係形成於第二閘極絕緣層之上，以及第二微晶半導體層係形成於第一微晶半導體層之上。該第一微晶半導體層包含磷以做為用作施體之雜質元素。
第20圖係用以說明第一閘極絕緣層，第二閘極絕緣層，包含用作施體之雜質元素的第一微晶半導體層，及不包含用作施體之雜質元素的第二微晶半導體層之形成步驟的時序圖之典型實例。第20圖描繪從真空抽空自電漿CVD設備之反應室中的氛圍壓力之步驟(真空抽空500)開始的程序；然後，在真空抽空之後所執行的處理將以按時間排列之順序而描繪如下：預塗層處理501，基板載入502，用以形成第一閘極絕緣層之第一膜形成處理503，真空抽空處理504，用以形成第二閘極絕緣層之第二膜形成處理505，真空抽空處理506，沖洗處理507，用以形成包含用作施體之雜質元素的微晶半導體層之第三膜形成處理508，以及基板載出509。將參照第20圖來說明該等步驟。
首先，將反應室中的真空抽空執行至預定的真空度。在高真空抽空的情況中，真空抽空係藉由使用渦輪幫浦或其類似物而執行，以獲得低於10-1 Pa之壓力來做為真空度。進一步地，冷凍機械幫浦可一起使用，以降低反應室的壓力至低於10-5 Pa之壓力。此外，較佳地，執行熱處理至反應室，以便將反應室的內壁除氣；此外，亦可操作用以加熱基板之加熱器以使溫度穩定，基板加熱溫度係100℃至300℃，較佳地120℃至220℃。
在預塗層處理501中，將電漿CVD設備之反應室的內壁預塗層以具有與閘極絕緣層相同或相似之組成物的膜。因而，可防止建構反應室之金屬進入閘極絕緣層而成為雜質；換言之，藉由以具有與閘極絕緣層相同或相似之組成物的膜來覆蓋反應室的內壁，可防止反應室的內壁受到電漿所蝕刻，且可防止建構反應室之雜質元素混合至閘極絕緣層之內。
在基板載入502之步驟中，基板係載送自真空隔絕室，該真空隔絕室係連接至反應室。此時，在反應室中之壓力相等於真空隔絕室中之壓力。
在用以形成第一閘極絕緣層之第一膜形成處理503中，此處之源氣體係混合氫、甲矽烷、及氨，且氮化矽層係由輝光放電電漿所形成。注意的是，除了上述源氣體之外，可將氮引入至反應室；在第一閘極絕緣層的形成之後，停止上述源氣體的引入，且關閉電源。
在真空抽空處理504中，將反應室的真空抽空執行至預定的真空度。
在用以形成第二閘極絕緣層之第二膜形成處理505中，引入源氣體(此處係氫、甲矽烷、及一氧化二氮的混合氣體)，且藉由輝光放電電漿來形成氮氧化矽層。在第二閘極絕緣層的形成之後，停止上述源氣體的引入，且關閉電源。
然後，將反應室的真空抽空執行至預定的真空度(真空抽空處理506)。
在沖洗處理507中，引入包含用作施體之雜質元素的氣體至反應室，而用作施體之雜質元素會吸附至第二閘極絕緣層的表面上且會吸附至反應室的內壁上。在此模式中，將0.001至1%的磷化氫(以氫或甲矽烷所稀釋)引入至反應室；除了包含用作施體之雜質元素的氣體之外，可將包含矽或鍺之沈積氣體引入(如點虛線512所示)或可將氫引入(如點虛線513所示)至反應室。藉由引入包含矽或鍺之沈積氣體至反應室，可易於將反應室中之諸如氧、氮、及/或氮的雜質自反應室來抽空，使得可防止該等雜質混合至所形成的膜之內。
在用以形成包含用作施體之雜質元素的微晶半導體層之第三膜形成處理508中，將包含矽或鍺之沈積氣體(此處係甲矽烷和氫及/或稀有氣體的混合氣體)引入並混合於反應室之中，且藉由輝光放電電漿來形成微晶半導體層。甲矽烷係以氫及/或稀有氣體來稀釋，而變成更稀薄10至2000倍；基板加熱溫度係100℃至300℃，較佳地120℃至220℃，此係因為微晶矽層的成長表面係以氫而終止，且微晶矽的成長可藉由執行膜形成於120℃至220℃而增進。此時，微晶半導體係藉由使用吸附在第二閘極絕緣層的表面上之用作施體的雜質元素(在此情況中，磷)做為晶體核種而成長；因此，非晶半導體層並未在半導體層之沈積的初期階段中形成，晶體係以相對於第二閘極絕緣層之表面的垂直方向而成長，以及其中配置似柱狀之微晶半導體的微晶半導體層可予以形成。此外，用作施體且吸附在第二閘極絕緣層之表面上的雜質元素係包含於微晶半導體層之中，使得可形成高導電性的微晶半導體層。
做為包含矽或鍺之沈積氣體，可適當地使用SiH4 ，Si2 H6 ，SiH2 Cl2 ，SiHCl3 ，SiCl4 ，SiF4 ，GeH4 ，Ge2 H6 ，GeH2 Cl2 ，GeHCl3 ，GeCl4 ，GeF4 ，或其類似物。進一步地，能帶寬度可藉由混合諸如GeH4 或GeF4 之氫化鍺或氟化鍺至甲矽烷或其類似物的氣體內而調整成為自0.9至1.1eV。當將鍺添加至矽時，可改變薄膜電晶體的溫度特徵。
將基板自反應室轉移至真空隔絕室(基板載出509)。此時，在反應室中之壓力相等於真空隔絕室中之壓力。
此處，用以形成包含用作施體之雜質元素的微晶半導體層之第三膜形成處理508係執行於沖洗處理507之後；然而，取代該等處理的是，可無需沖洗處理507地形成包含用作施體之雜質元素的微晶半導體層如下：將包含矽或鍺、氫、及/或稀有氣體的沈積氣體與包含用作施體之雜質元素的氣體混合，且藉由產生輝光放電電漿而形成包含用作施體之雜質元素的微晶半導體層。
在用以形成微晶半導體層的習知方法中，由於雜質元素、晶格不匹配、及其類似者，非晶半導體層係形成於沈積的早期階段中。在反轉交錯型薄膜電晶體中，載子流動於閘極絕緣層周圍的半導體層之中；因此，當非晶半導體層係形成於閘極絕緣層與半導體層之間的介面處時，遷移率會減少，且進一步地，電流量會降低，以致使薄膜電晶體的電性特徵變低。
然而，若在藉由電漿CVD法之微晶半導體層的形成中，用作施體之雜質元素存在於反應室之中時，矽與用作施體之雜質元素可在電漿中相互反應而形成晶體核種。當將晶體核種沈積在閘極絕緣層之上時，晶體會成長自該晶體核種，以致可降低閘極絕緣層與微晶半導體層之間的介面處之非晶半導體層的形成。此外，微晶半導體層係沈積而同時收容用作施體且留在反應室中之雜質元素，因此可促進結晶化。
進一步地，在微晶半導體層係由電漿CVD法所形成的情況中，在微晶半導體層的形成中所形成的非晶半導體層可藉由選擇性地使用可易於蝕刻該非晶半導體層的氣體(典型地，氫、矽、或鍺的氟化物，或氟)以做為源氣體的一部分，而予以選擇性地蝕刻，且結晶速率可更為增強。諸如氫、矽、或鍺的氟化物之做為具有蝕刻功效的氣體，可給定HF、SiF4 、SiHF3 、SiH2 F2 、SiH3 F、Si2 F6 、GeF4 、GeHF3 、GeH2 F2 、GeH3 F、Ge2 F6 、或其類似物。
因而，如在此實施例模式中似地，藉由形成包含用作施體之雜質元素的微晶半導體層於閘極絕緣層之上，可改善在與該閘極絕緣層間之介面處或介面周圍之微晶半導體層的導電率。
接著，形成第二微晶半導體層於第一微晶半導體層之上。第一微晶半導體層包含用作施體之雜質元素，然而第二微晶半導體層並不包含用作施體的雜質元素。在反應室中，輝光放電電漿係以包含矽或鍺之沈積氣體(此處，包含甲矽烷和氫及/或稀有氣體之混合氣體)來產生，而形成微晶半導體層。甲矽烷係以氫及/或稀有氣體來稀釋，而變成更稀薄10至2000倍；基板加熱溫度係100℃至300℃，較佳地120℃至220℃，此係因為微晶矽層的成長表面係以氫而終止，且微晶矽的成長可藉由執行膜形成於120℃至220℃而增進。藉由形成第二微晶半導體層於反應室之中，而該反應室係與用以形成包含用作施體之雜質元素的第一微晶半導體層之反應室不同，可形成不包含用作施體之雜質元素的第二微晶半導體層。而且，藉由連續地形成第二微晶半導體層而不執行基板載出509，可形成不包含用作施體之雜質元素的第二微晶半導體層；在此情況中，在沖洗處理507之中，較佳的是，降低用作施體且係吸附在第二閘極絕緣層及反應室內壁上的雜質元素之濃度。
如上述地，微晶半導體層可包含用作施體之雜質元素。注意的是，可使微晶半導體層包含用作施體之雜質元素的方法並未受限於此實例，且微晶半導體層可藉由形成閘極絕緣層以便包含雜質元素而包含雜質元素。用以形成包含磷之氮氧化矽層的方法將參照第21圖來加以說明。注意的是，在此情況中，第二閘極絕緣層係形成於第一閘極絕緣層之上，以及第一微晶半導體層係形成於該第二閘極絕緣層之上，該第二閘極絕緣層包含磷做為用作施體之雜質元素。
第21圖係用以說明第一閘極絕緣層，包含用作施體之雜質元素的第二閘極絕緣層，及包含用作施體之雜質元素的第一微晶半導體層之形成步驟的時序圖之典型實例。第21圖描繪從真空抽空自電漿CVD設備之反應室中的氛圍壓力之步驟(真空抽空500)開始的程序；然後，在真空抽空之後所執行的處理將以按時間排列之順序而描繪如下：預塗層處理501，基板載入502，用以形成第一閘極絕緣層之第一膜形成處理503，真空抽空處理504，用以形成包含用作施體之雜質元素的第二閘極絕緣層之第二膜形成處理510，真空抽空處理506，用以形成包含用作施體之雜質元素的第一微晶半導體層之第三膜形成處理511，以及基板載出509。將參照第21圖來說明該等步驟。
注意的是，預塗層處理501，基板載入502，用以形成第一閘極絕緣層之第一膜形成處理503，真空抽空處理504，真空抽空處理506，及基板載出509係與第20圖中之該等處理相同；且用以形成包含用作施體之雜質元素的第二閘極絕緣層之第二膜形成處理510，真空抽空處理506，及用以形成包含用作施體之雜質元素的第一微晶半導體層之第三膜形成處理511係執行於真空抽空處理504與基板載出509之間。
在用以形成包含用作施體之雜質元素的第二閘極絕緣層之第二膜形成處理510中，將包含用作施體之雜質元素的混合氣體及用以形成閘極絕緣層的源氣體引入至反應室。在此模式中，將甲矽烷、一氧化二氮、及0.001至1%的磷化氫(以氫或甲矽烷所稀釋)引入至反應室，且藉由輝光放電電漿以形成包含磷之氮氧化矽層。在包含用作施體之雜質元素的第二閘極絕緣層形成之後，停止上述源氣體的引入，且關閉電源。
在用以形成第一微晶半導體層的第三膜形成處理511中，將包含矽或鍺之沈積氣體(此處係甲矽烷和氫及/或稀有氣體的混合氣體)引入至反應室，且藉由輝光放電電漿來形成微晶半導體層。甲矽烷係以氫及/或稀有氣體來稀釋，而變成更稀薄10至2000倍；基板加熱溫度係100℃至300℃，較佳地120℃至220℃。在形成第一微晶半導體層之後，停止源氣體的引入，且關閉電源。
在形成包含用作施體之雜質元素的第二閘極絕緣層之後，第一微晶半導體層可在上述條件之下，以殘留在反應室中的用作施體之雜質元素而形成。進一步地，藉由使用諸如氫、矽、鍺、或其類似物的氟化物，或氟之具有蝕刻功效的氣體以做為部分之源氣體，可選擇性地蝕刻在微晶半導體層的形成中，形成於晶粒或其類似物之間的非晶半導體層，且可增強結晶速率，因而，可改善與閘極絕緣層間之介面處或介面周圍的導電率。
在上述方式中，藉由形成其中微晶半導體層及/或閘極絕緣層包含用作施體之雜質元素的累積型薄膜電晶體，可增加第二閘極絕緣層與微晶半導體層之間的介面處或介面周圍之微晶半導體層的導電率，且因此可降低通道形成區的電阻；因而，可製造出具有高的場效遷移率及大量的導通電流之薄膜電晶體。
進一步地，形成具有微晶半導體層的通道形成區可抑制臨限電壓中的變化，改善場效遷移率，及降低子臨限擺幅(S值)；因此，可使薄膜電晶體獲得高的性能。從而，可增加顯示裝置的驅動頻率；因此，可增加面板尺寸且可獲得高密度的像素。再者，如上述之薄膜電晶體可製造於大面積的基板上。如在其他實施例模式中似地，可製造出具有極少量的漏電流及高的耐壓之薄膜電晶體。
(實施例模式6)
在實施例模式6之中，將敘述與實施例模式2至4中所述之薄膜電晶體相同的結構及製造方法，但其中微晶半導體層的模式係與實施例模式2至4中所述之薄膜電晶體的微晶半導體層的模式不同。特定地，將敘述其中包含在微晶半導體層中的非晶半導體層係由設計微晶半導體層的形成方法所去除的模式，而藉以增加晶體性。
在此實施例模式的薄膜電晶體中，先形成閘極絕緣層；且然後，藉由使用氟、或氫、矽、鍺、或其類似物的氟化物，及包含矽或鍺之沈積氣體以形成晶體核種於閘極絕緣層之上；以及使用包含矽或鍺之沈積氣體以使晶體核種成長，藉以形成微晶半導體層。該微晶半導體層可具有改善的導電率於與閘極絕緣層之間的介面處或介面周圍，此實施例模式之薄膜電晶體具備具有使用以此方式所形成之高導電性微晶半導體層所形成的通道形成區之特性。
做為氫、矽、鍺、或其類似物的氟化物，可使用HF，SiF4 ，SiHF3 ，SiH2 F2 ，SiH3 F，Si2 F6 ，GeF4 ，GeHF3 ，GeH2 F2 ，GeH3 F，Ge2 F6 ，或其類似物。此外，做為包含矽或鍺之沈積氣體，可使用SiH4 ，Si2 H6 ，GeH4 ，Ge2 H6 ，或其類似物。
此處，將參照第24圖以按時間排列之順序來敘述用以形成微晶半導體層的方法；進一步地，將參照其係閘極絕緣層與微晶半導體層間之介面的放大橫剖面視圖的第22A及22B圖及第23圖來敘述用以形成晶體核種之方法以及膜形成方法。
第24圖係描繪用以形成微晶半導體層之方法的時序圖，以做為典型的實例。在第24圖中，以下步驟係以按時間排列之順序所描述：首先，反應室係真空抽空自氛圍壓力(真空抽空600)，且在真空抽空600之後，基板載入601，預基底處理602，晶體核種之形成處理603，膜形成處理604，基板載出605，及清潔606。
首先，將反應室真空抽空至預定的真空度(真空抽空600)。當將反應室真空抽空至低於10-1 Pa的壓力時，係使用渦輪幫浦或其類似物。此外，反應室係較佳地接受熱處理，以執行內壁的除氣處理；進一步地，反應室的溫度係藉由操作用以加熱基板之加熱器而穩定，該基板係加熱於自100℃至300℃，較佳地120℃至220℃。
接著，自連接至反應室的真空隔絕室來載送基板至反應室之內(基板載入601)。此時在反應室中之壓力係實質地相等於真空隔絕室中之壓力，因為反應室與真空隔絕室之間的空間被釋開。
然後，較佳地，電漿處理係藉由引入氫或氫和諸如氬之稀有氣體的混合氣體而執行，以使去除吸附至反應室內壁的物質(預基底處理602)。在此情況中，吸附在反應室內壁上的物質係諸如氧和氮之氛圍成分，使用以清潔反應室之氣體中所含的元素，或其類似物。較佳地，可使用諸如氬、氪、或氙之具有大的質量數之稀有氣體元素於稀有氣體電漿處理，因為附著至表面的氧、水分、有機物質、金屬元素、及其類似物係由濺鍍的效應所去除。氫電漿處理係有效於藉由氫基來蝕刻絕緣層或非晶半導體層，以去除吸附至表面的雜質及形成清潔的表面。注意的是，因為氣體係引入至反應室之內，所以此時之反應室的壓力係預設壓力。
注意的是，在預基底處理602中，可將氟矽烷氣體引入至反應室，而以與使用氫或稀有氣體之電漿處理的相似方式來去除雜質及清潔基板的表面。此係由點虛線607所描繪。
接著，形成晶體核種。將氟或氫、矽、鍺、或其類似物之氟化物(例如，氟矽烷)、氫的混合氣體，以及包含矽或鍺的沈積氣體引入至反應室之內，使得晶體核種係由輝光放電電漿所形成(晶體核種之形成處理603)。藉由輝光放電電漿，氟基係產生自氟矽烷，此氟基可選擇性地蝕刻比微晶半導體更容易蝕刻的非晶半導體；因此，微晶半導體的晶體核種可易於選擇性地形成。結果，如第22A圖中所描繪地，可將晶體核種611沈積在閘極絕緣層610之上。選擇性地，可使用氯矽烷來取代氟或氫、矽、鍺、或其類似物的氟化物。
接著，形成微晶矽層(膜形成處理604)。該微晶矽層係由使用甲矽烷氣體及稀釋氣體(氫及/或稀有氣體)之混合氣體的輝光放電電漿所沈積。甲矽烷氣體係以稀釋氣體而稀釋，以變成更稀薄10至2000倍；用以加熱基板的溫度係自100至300℃，較佳地自120至220℃。藉由設定用以加熱基板的溫度成為120至220℃的溫度，可使微晶矽層的成長表面與氫不活化，且可促進微晶矽的成長。在膜形成處理604之中，將活性物種之SiH基、SiH2 基、及SiH3 基與晶體核種611結合，使得晶體成長；因而，可形成微晶半導體層612。此時，因為微晶半導體的縱向成長係使用晶體核種611做為核種而產生，所以晶體成長係以相對於閘極絕緣層610之表面的垂直方向而產生，使得可如第22B圖中所描繪地形成其中柱狀微晶612A對齊的微晶半導體層612；也就是說，可無需形成非晶層於閘極絕緣層與微晶半導體層的介面處，即可將微晶半導體層形成於閘極絕緣層之上。進一步地，因為僅在晶體核種之形成處理603中使用氟矽烷來形成晶體核種，且在膜形成處理604中並未使用氟矽烷，所以可降低微晶半導體層中所包含之氟的濃度。再者，因為微晶半導體層係使用甲矽烷而非氮矽烷所形成，所以當與使用氟矽烷以形成微晶半導體層之情況相比較時，可抑制膜之應力的產生，以致可防止膜之剝離。
使其中形成微晶半導體層之膜形成處理604中的電功率比晶體核種之形成處理603中的電功率更低，則可降低對晶體核種的離子轟擊，且可無需破壞晶體核種地產生晶體成長。
注意的是，在膜形成處理604中，氟矽烷係以小於晶體核種之形成處理603中之流率更小的流率而引入至反應室，因此可藉由氟基來蝕刻微晶半導體層中的非晶半導體層，使得可增加微晶半導體層612中之微晶分量的比例。此係由點虛線608所表示。
進一步地，可將諸如GeH4 之氫化鍺或諸如GeF4 之氟化鍺混合至諸如甲矽烷的氣體之內，以將能帶調整成為自0.9eV至1.1eV。當添加鍺至矽時，可改變薄膜電晶體的溫度特徵。
如第23圖中所描繪地，在用以形成微晶半導體層的習知方法中，由於在許多情況中之諸如雜質元素或晶格不匹配的因素，非晶層613會在沈積的初期階段形成。因為在薄膜電晶體中之載子將流動於與閘極絕緣層接近處的微晶半導體層之中，所以在與閘極絕緣膜間之介面處或介面周圍的非晶層613之形成會導致載子遷移率之降低以及小量的電流，且因而損害薄膜電晶體的電性特徵。
然而，如此實施例模式中所述地，藉由晶體核種的形成處理603和膜形成處理604，晶體的縱向成長(在相對於閘極絕緣層之表面的垂直方向中)係使用晶體核種611做為核種而產生；因此，可增加微晶半導體層之厚度方向中的晶體性。
在此實施例模式中，電漿係由施加具有1至20MHz(典型地，13.56MHz)之頻率的高頻電力；或具有大約20至120MHz之VHF頻帶之頻率的高頻電力所產生。
注意的是，電漿CVD設備的反應室係在基板載入601之前預塗層以半導體膜，因此可防止微晶半導體層包含雜質(建構反應室的金屬)；換言之，反應室係由半導體膜所覆蓋(例如，矽)，使得可防止反應室受到電漿所蝕刻，且可降低微晶半導體層中之雜質的濃度。
在膜形成處理604的階段中，除了甲矽烷和氫之外，可添加氦至反應室。氦具有24.5eV之高游離能量，但其具有比游離能量之位準稍低之大約20eV位準的亞穩態；因而，僅需4eV以供游離用而同時維持放電。因此，氦的放電起始電壓低；藉由此特徵，氦可穩定地保持電漿。此外，可形成均勻的電漿，以致使電漿等化；且即使當沈積微晶半導體層於上之基板的面積變大時，亦可均勻地形成微晶半導體層。
在如上述地形成微晶半導體層之後，停止甲矽烷、氫、或其類似物之反應氣體的供應且停止高頻電力的供應；然後，將基板自反應室轉移至真空隔絕室(基板載出605)。之後，當立即執行膜形成處理於另一基板之上時，可自基板載入601之階段起，執行相同的處理。
在將基板轉移之後，較佳地去除附著於反應室的膜或粉狀物(清潔606)。反應室之清潔係由引入NF3 或SF6 所代表的蝕刻氣體以產生電漿，而予以執行；選擇性地，可引入諸如ClF3 之可無需使用電漿而蝕刻的氣體，以執行清潔606。注意的是，反應室的清潔較佳地執行於當溫度係由關閉用以加熱基板之加熱器所降低時，此係因為可藉由降低反應室的溫度而抑制蝕刻所產生之反應副產物。
微晶半導體層612係形成為1奈米至200奈米之厚度，較佳地1奈米至100奈米，更佳地1奈米至50奈米。該微晶半導體層612係用作將於稍後被形成之薄膜電晶體的通道形成區。進一步地，可將微晶半導體層612蝕刻以減少其厚度；藉由降低微晶半導體層612的厚度為1奈米至50奈米，可製造出完全空乏型薄膜電晶體。
當故意地不添加用以控制價電子的任一元素至該處時，微晶半導體層易於顯現弱n型導電性；因此，可在微晶半導體層的形成之同時或之後，藉由添加給予p型導電性之雜質元素至作用為薄膜電晶體之通道形成區的微晶半導體層，而控制薄膜電晶體的臨限值。給予p型導電性之雜質元素的典型實例係硼，且諸如B2 H6 或BF3 之雜質元素可以以1ppm至1000ppm，較佳地1ppm至100ppm之比例而混合至氫化矽之內。較佳地，硼的濃度係設定於每立方公分1×1014 至6×1016 個原子(atoms‧cm-3 )。
此外，在微晶半導體層之中的氧濃度係較佳地小於或等於每立公分5×1019 atoms‧cm-3 ，更佳地小於或等於1×1019 atoms‧cm-3 ，且在微晶半導體層之中的氮濃度及碳濃度之各個濃度係較佳地小於或等於3×1018 atoms‧cm-3 。藉由降低混合至微晶半導體層之內的氧、氮、及碳之濃度，可防止微晶半導體層改變成為n型。
此外，因為微晶半導體層612包含微晶，所以其具有比非晶半導體層更低的電阻；因此，使用微晶半導體層612之薄膜電晶體具有由具備陡峭斜率於上升部分之曲線所表示的電流-電壓特徵，具有做為開關元件之優異回應，以及可高速地操作。當使用微晶半導體層612於薄膜電晶體的通道形成區時，可抑制薄膜電晶體之臨限電壓中的變動；因而，可製造出在電性特徵中具有微小變化的顯示裝置。
進一步地，微晶半導體層612具有比非晶半導體層更高的遷移率，藉由使用具有由微晶半導體層612所形成之通道形成區的薄膜電晶體以供顯示元件中之各個像素的切換之用，則可減少通道形成區的面積，亦即，減少薄膜電晶體的面積；因此，可減少單一像素中由薄膜電晶體所占有的面積，且可增加像素的孔徑比；從而，該顯示裝置可具有高的清晰度。
此外，可製造出具有很小量的漏電流及高的耐壓性質之薄膜電晶體，而如上述所製造出的該薄膜電晶體可具有優異的電性特徵。
注意的是，此實施例模式可與實施例模式5結合。
(實施例模式7)
在實施例模式7之中，將敘述與實施例模式2至4中所述之薄膜電晶體相同的結構及製造方法，但其中微晶半導體層的模式係與實施例模式2至4中所述之薄膜電晶體的微晶半導體層的模式不同。特定地，係以與實施例模式6中之微晶半導體層的製造方法不同的方式來設計微晶半導體層的製造方法，使得可增加微晶半導體層的晶體性。
在此實施例模式的薄膜電晶體中，在形成微晶半導體層之後，該微晶半導體層的表面係以雷射光來照射，藉以增加微晶半導體層的晶體性。藉由具有雷射光之微晶半導體層的照射，將使閘極絕緣層與微晶半導體層之間的介面處之晶體性增加，且因而，可製造出具有其中通道形成區係以微晶半導體層而形成的底部閘極結構之薄膜電晶體；因此，可製造出具有諸如更高的載子遷移率之優異電性特徵的薄膜電晶體。
形成微晶半導體層，且然後，以雷射光來照射該微晶半導體層的表面。該雷射照射係以不會熔化該微晶半導體層之能量而執行；也就是說，依據此實施例模式之雷射處理(在下文中亦稱為“LP”)係隨著固相晶體成長而進行，其中微晶半導體層係由不會使溶化之輻射熱所處理；亦即，雷射處理係使用其中在該處之所沈積的微晶半導體層並未進入至液相之內的臨界區，且就該方面而言，亦可將該雷射處理稱為“臨界成長”。
該雷射光可在微晶半導體層與閘極絕緣層之間的介面上影響，因此，在微晶半導體層的表面側之作用為核種之晶體之以固相成長自該表面至微晶半導體層與閘極絕緣層之間的介面；因而，以似柱狀之形狀來成長晶體。藉由LP之晶體成長並不會增加晶粒的尺寸，而是可改善微晶半導體層的厚度方向中的晶體性。也就是說，該LP具有改善與閘極絕緣膜間之介面處或介面周圍之晶體性，且尤其，具有改善具備底部閘極結構的薄膜電晶體之電性特徵的功效。
該臨界成長具有維持已經歷LP之微晶半導體層的表面上的平坦性，而與具有粗糙表面(在反轉T的形狀中之部分，稱為“山脊”)之習知低溫多晶矽不同。如上述地，藉由直接施加雷射光至沈積的微晶半導體層所獲得之此實施例模式的微晶半導體層具有與習知as-沈積之微晶半導體層，或藉由熱傳導而在品質上改變之微晶半導體層不同的成長機制及膜品質。藉由執行LP於所沈積之微晶半導體層上而獲得的微晶半導體層係稱為LPSAS(雷射處理半非晶半導體)層。
此外，因為LPSAS層包含微晶，所以具有比微晶半導體層更低的電阻；因此，使用LPSAS層之薄膜電晶體具有此一電流- 電壓性質，亦即，顯示電流-電壓性質的曲線具有具備陡峭斜率的上升部分，以及在做為開關元件之回應速度上係優異的；且因此，可高速地操作。藉微晶半導體層於薄膜電晶體之通道形成區中的使用，可抑制薄膜電晶體之臨限電壓的變動；因而，可製造出在電性特徵中具有微小變化的顯示裝置。
進一步地，該LPSAS層具有比非晶半導體層更高的遷移率。因此，若使用其中通道形成區係由LPSAS層所形成的薄膜電晶體以做為顯示元件的開關元件時，可減少通道形成區的面積；換言之，可減少薄膜電晶體的面積。從而，可減少單一像素中由薄膜電晶體所占有的面積，以及可增加像素的孔徑比；因此，顯示裝置具有高的清晰度。
當使用準分子雷射於LP時，脈波重複率係設定為1Hz或更高，且低於10MHz，較佳地自100Hz至10kHz；以及雷射能量係0.2至0.35J‧cm-2 (焦耳/平方公分)(典型地0.2至0.3J‧cm-2 )。此外，在使用YAG雷射的情況中，較佳的是，使用第三諧波，將重複率設定為大於或等於1Hz，且小於10MHz，以及將雷射能量設定為0.2至0.35J‧cm-2 (典型地0.2至0.3J‧cm-2 )。
做為雷射光的雷射發射體，可使用能脈波振盪或連續振盪之雷射。關於雷射波長，係使用可見光至紫外光區(小於或等於800奈米)，較佳地，紫外光區(小於或等於400奈米)之波長，使得雷射光有效率地由照射區所吸收。藉由使用300至400奈米波長之紫外光區中的雷射光，該雷射光可有效地由微晶半導體層所吸收。做為雷射，可使用以下：KrF，ArF，XeCl，XeF，或其類似物之準分子雷射；N2 ，He，He-Cd，Ar，He-Ne，HF，CO2 ，或其類似物之氣體雷射；使用摻雜有Cr，Nd，Er，Ho，Ce，Co，Ti，Yb，或Tm之諸如YAG，GdVO4 ，YVO4 ，YLF，YAlO3 ，ScO3 ，Lu2 O3 ，或Y2 O3 之晶體的固態雷射；諸如KGW雷射，KYW雷射，紫翠玉雷射，或Ti：藍寶石雷射之固態雷射；諸如氦鎘雷射之金屬氣相雷射；或其類似物。進一步地，關於固態雷射，較佳地，係使用基波之第二至第五諧波的任一；典型地，可使用具有小於或等於400奈米且典型地308奈米之波長的準分子雷射光，或YAG雷射之第三諧波(355奈米)以供雷射光之用。
例如，在LP過程中，可藉由將雷射光集光成為線性雷射光，而由單一雷射光束掃描來處理在730毫米×920毫米的玻璃基板上之微晶半導體層。在此情況中，LP係以重疊0至98%，較佳地85至95%之線性雷射光束的比例(重疊比例)而執行；因此，可縮短基板的處理時間，且可改善生產率。雷射光的形狀並未受限於線性形狀，且相似的處理可使用平面雷射光來予以執行；進一步地，該LP並非由玻璃基板的尺寸所限制，且該LP可使用於具有各式各樣尺寸的基板；該LP具有在改善微晶半導體層與閘極絕緣層之間的介面處或介面周圍之晶體性，及改善薄膜電晶體之電性特徵中的功效。
進一步地，在其中使用連續波雷射光束於該處以做為雷射光的情況中，藉由提供多面鏡或電流計鏡於雷射發射體與基板之間且以雷射光來高速掃描，可改善LP的輸貫量，且可將LP執行於形成在具有例如730毫米×920毫米之尺寸的玻璃基板，或具有大於該尺寸之尺寸的玻璃基板上之微晶半導體層之上。
微晶半導體層可在氬氛圍、氫氛圍、氬及氫之氛圍、氮氛圍或其類似氛圍之中，以雷射光來照射。在LPSAS層上之氧化物膜的形成可藉由在如上述之非活性氛圍中，以雷射光來照射微晶半導體層，而予以抑制。
進一步地，在以雷射光來照射微晶半導體層之前清洗微晶半導體層的表面，可防止附著在微晶半導體層的表面上之雜質由於具有雷射光的照射，而進入微晶半導體層之內。
微晶半導體層可經歷加熱以及雷射照射。典型地，可藉由執行雷射照射而同時將基板加熱於300至400℃，以增強微晶半導體層的晶體性；選擇性地，亦可藉由以雷射光及強光來照射，而瞬間地增加微晶半導體層的溫度。做為強光之典型實例，可特別地使用1至2微米之峰值的紅外線(較佳地，鹵素光(1.3微米))。
若氧化物膜在LPSAS層的表面上形成時，則較佳地，可藉由溼蝕刻法來去除該氧化物膜。結果，可減輕由於LPSAS層與非晶半導體層之間的介面處所形成之絕緣膜所造成之載子前進的抑制。
進一步地，可將LPSAS層蝕刻以具有更小的厚度。若LPSAS層具有自1至50奈米的厚度時，可製造出完全空乏型的薄膜電晶體。
如上述地，在此實施例模式中，具有很小量漏電流及高的耐壓之薄膜電晶體可依據本發明而製造出；如上述所製造出之薄膜電晶體可具有優異的電性特徵。
注意的是，此實施例模式可與實施例模式5及實施例模式6結合。
(實施例模式8)
本發明之薄膜電晶體可應用至寬廣種類之液晶顯示裝置。在實施例模式8之中，將敘述包含依據上述實施例模式之任一方法所形成的薄膜電晶體之液晶顯示裝置。
首先，將敘述VA(垂直配向)模式液晶顯示裝置。VA模式係其中當未施加電壓時，液晶分子的縱軸垂直於面板表面之模式；尤其，在此實施例模式中，所設計的是，將像素畫分成為若干區(子像素)，使得分子係以不同方向來配向，此係稱為域多重化或多域。在下文說明中，將敘述多域液晶顯示裝置。
第25圖係形成像素電極於上的基板之一面的頂視平面圖；第26圖描繪沿著第25圖中之線A-B所取得之橫剖面結構；此外，第27圖係形成反向電極於上的基板之一面的頂視平面圖。
第26圖描繪其中基板800與相對於該基板800的基板801彼此相互面向，且液晶係射入其間的狀態。薄膜電晶體813，連接至薄膜電晶體813之源極電極層或汲極電極層像素電極800，以及儲存電容器部分815係設置於基板800之上。基板801係設置有反向電極819。
在其中在該處設置間隔物820以供基板801用的位置處，形成遮光層817，第一彩色層818A，第二彩色層818B，第三彩色層818C，及反向電極819。具有其中彩色層係堆疊於其中形成間隔物820之區域中的結構，用以控制液晶之配向的突出物821之高與間隔物820之高度係相互不同。配向膜823係形成於像素電極810之上，配向膜822係設置與反向電極819接觸，液晶層824係設置於配向膜822與配向膜823之間。
雖然在第26圖中係使用柱間隔物(柱狀間隔物)以做為間隔物820，但本發明並未受限於此；可將珠間隔物(球形間隔物)分散以做為間隔物。進一步地，間隔物820可提供於設置在基板800上的像素電極810之上。
薄膜電晶體813，連接至薄膜電晶體813的像素電極810以及儲存電容器部分815係設置於基板800之上。像素電極810及導線806係透過穿透絕緣層807及絕緣層808的開口部分809而連接，該絕緣層807係設置以便覆蓋薄膜電晶體813、導線806、及儲存電容器部分815，該絕緣層808係設置以便覆蓋絕緣層807，該薄膜電晶體813可由上述實施例模式中所述之該等方法的任一所形成。此外，儲存電容器部分815係由插入薄膜電晶體813的閘極絕緣層於其係以與薄膜電晶體813的閘極電極及掃描線相同之步驟及相似之方式所形成的導電層，和其係以與薄膜電晶體813的源極電極及信號線相同之步驟及相似之方式所形成的導電層之間所形成。
液晶元件係由重疊具有配向膜823之像素電極810，具有配向膜822之反向電極819，及插入於該處之間的液晶層824所形成。
第25圖係基板800側的頂視平面圖。像素電極810係使用與實施例模式2中所述之像素電極層的材料相似之材料所形成，該像素電極810設置有裂隙811，該裂隙811係使用以控制液晶的配向。
第25圖中所描繪之薄膜電晶體814可以以與薄膜電晶體813相似的方式而形成，連接至薄膜電晶體814之像素電極812可由與像素電極810相似的材料及方法所形成。此外，儲存電容器部分816可以以與儲存電容器部分815相似的方式而形成。
薄膜電晶體813及薄膜電晶體814的源極或汲極係連接至導線805，此液晶面板之一像素包含像素電極810及像素電極812，像素電極810及像素電極812建構子像素。
第27圖係基板801側的頂視平面圖。反向電極819係設置於遮光層817的上方，該反向電極819較佳地使用與像素電極810之材料相似的材料以形成，用以控制液晶之配向的突出物821係設置與反向電極819接觸。此外，間隔物820係設置於與遮光層817重疊之預定區域中。注意的是，在第27圖中，僅將影線製作於遮光層817、間隔物820、及突出物821之上。
第28圖描繪上述像素結構的等效電路。薄膜電晶體813及薄膜電晶體814的閘極均連接至作用為掃描線的導線802；薄膜電晶體813及薄膜電晶體814之各個的源極及汲極的其中之一連接至導線805，且其中之另一則經由儲存電容器部分815或儲存電容器部分816而連接至導線803或導線804。在第28圖中，當作用為電容器線的導線803之電位作用為電容器線的導線804之電位不同時，可使液晶元件825與液晶元件826的操作不同；也就是說，視角係藉由個別地控制導線803及導線804的電位而增加。
當施加電壓至設置有裂隙811之像素電極810時(像素電極810的電位係與反向電極819的電位不同)，電場畸變會發生於裂隙811之附近而產生傾斜的電場。當選擇性地設置裂隙811及突出物821於基板801之上時，則將有效地產生傾斜的電場，以致可控制液晶的配向；因此，可使液晶配向的方向根據位置而不同，亦即，液晶面板的視角係藉由域多重化而增加。
接著，將參照第29至32圖來敘述與上述裝置不同的VA模式液晶顯示裝置。
第31圖係形成像素電極於上之基板的一面之頂視平面圖；第29圖描繪沿著第31圖中之線C-D所取得之橫剖面結構。此外，第32圖係形成反向電極於上之基板的一面之頂視平面圖。在下文中，將參照該等圖式來說明。
在第29至32圖中所描繪之液晶顯示裝置的各個像素之中，一像素包含複數個像素電極，且薄膜電晶體係連接至該複數個像素電極的各個，亦即，該像素係多域像素。該等薄膜電晶體係由不同的閘極信號所驅動；換言之，可獨立地控制供應至個別像素電極的信號(第30圖)。
像素電極834係透過開口部分833而由導線831連接至薄膜電晶體838，像素電極836係透過開口部分837而由導線832連接至薄膜電晶體839。連接至薄膜電晶體838的閘極電極之作用為掃描線的導線828及連接至薄膜電晶體839的閘極電極之作用為掃描線的導線829係分離，以致可將不同的閘極信號供應至該等閘極電極；另一方面，關於信號線，導線830係由薄膜電晶體838及薄膜電晶體839所共有。做為薄膜電晶體838及薄膜電晶體839，可適當地使用依據上述實施例模式之製造方法形成的薄膜電晶體。
注意的是，儲存電容器部分840係連接至薄膜電晶體838，儲存電容器部分841係連接至薄膜電晶體839。儲存電容器部分840包含導線831、導線700、及插入於該處之間的絕緣層701，儲存電容器部分841包含導線832、導線700、及插入於該處之間的絕緣層701。該絕緣層701用作薄膜電晶體838及薄膜電晶體839的閘極絕緣層。
注意的是，開口部分833及開口部分837係形成以穿透絕緣層702及絕緣層703，該絕緣層702及絕緣層703係覆蓋薄膜電晶體838及薄膜電晶體839。
注意的是，導線700用作電容器線，且係保持於恆定的電位(共同的電位)。
像素電極834及像素電極836具有不同的形狀(第31圖)，且係由裂隙835所分離；特定地，將像素電極836設置以便包圍著具有V形狀之像素電極834的外側，電壓施加的時序係藉由使用薄膜電晶體838及薄膜電晶體839而變化於像素電極834與像素電極836之間，使得可控制液晶的配向。第30圖描繪此像素結構的等效電路，當供應不同的閘極信號至導線828及導線829時，可使薄膜電晶體838及薄膜電晶體839的操作時序變化。
反向基板827係設置有遮光層842，彩色層843，及反向電極845。此外，平坦層844係形成於彩色層843與反向電極845之間，且可防止液晶的配向無序。第32圖係反向基板側之頂視平面圖，反向電極845係共用於不同的像素之間且設置有裂隙846。當選擇性地設置像素電極834及836側之裂隙846及裂隙835時，將有效地產生傾斜的電場，使得可控制液晶的配向；因此，液晶的配向方向可相異於第一液晶元件850及第二液晶元件851之間，且寬廣的視角可予以實現。
第一液晶元件850係由重疊具有配向膜848之像素電極834，液晶層849，及具有配向膜847之反向電極845所形成；此外，第二液晶元件851係由重疊具有配向膜848之像素電極836，液晶層849，及具有配向膜847之反向電極845所形成。因此，在第29至32圖中所示之各個像素結構中，可形成其中設置第一液晶元件850及第二液晶元件851於一像素中的多域結構。
本發明亦可應用至水平電場模式的液晶顯示裝置。水平電場模式係其中液晶層係藉由水平地施加電場至胞格中之液晶分子而驅動，以表現灰階的模式。依據水平電場模式，可使視角變寬至大約180度。在下文中，將參照第33及34圖來敘述應用本發明之水平電場模式的液晶顯示裝置。
第33圖描繪其中設置薄膜電晶體864及連接至薄膜電晶體864之像素電極862於上的基板852與相對於基板852之基板853相互面向，以及液晶係注入於該處之間的狀態。基板853係設置有遮光層865，彩色層866，及平坦層867；雖然像素電極係設置於基板852之上，但像素電極並未設置於基板853之上。液晶層868係藉由基板852與基板853之間之液晶的注入而設置；注意的是，基板852具有配向膜873，基板853具有配向膜875，且配向膜875及配向膜873係設置與液晶層868接觸。
反向電極856，作用為連接至反向電極856之電容器線的導線854，及薄膜電晶體864係形成於基板852之上。依據上述實施例模式之任一所形成的薄膜電晶體可適當地使用做為薄膜電晶體864，反向電極856可使用與實施例模式2中所述之像素電極層的材料相似的材料而形成。此外，反向電極856係形成於粗略地以像素形狀來區劃的形狀中；注意的是，第一絕緣層855係形成於反向電極856及導線854之上，第一絕緣層855係形成於用作薄膜電晶體864之閘極電極的導線818之上，且該第一絕緣層855係用作薄膜電晶體864的閘極絕緣層。
薄膜電晶體864的源極電極及汲極電極，以及連接至該薄膜電晶體864的源極電極及汲極電極之導線858及導線859係形成於第一絕緣層855之上。導線858係輸入視頻信號於液晶顯示裝置中之信號線；該導線858係延伸於一方向中之導線，連接至薄膜電晶體864之源極與汲極區的其中之一，且用作源極電極及汲極電極的其中之一。導線859係連接至該源極電極及汲極電極的其中之另一，以及像素電極862。
第二絕緣層860係形成於導線858及導線859之上。此外，透過第二絕緣層860中所形成之開口部分861而連接至導線859的像素電極862係設置於第二絕緣層860之上，該像素電極862係使用與實施例模式2中所述的像素電極層之材料相似的材料所形成。
如上述地，薄膜電晶體864及連接至該薄膜電晶體864的像素電極862係設置於基板852之上。注意的是，儲存電容器係形成於反向電極856與像素電極862之間。
第34圖係顯示像素電極之結構的平面視圖。像素電極862係設置有裂隙863，該裂隙863係使用以控制液晶的配向；在此情況中，電場係產生於反向電極856與像素電極862之間。第一絕緣層855係形成於反向電極856與像素電極862之間，且具有大約50奈米至200奈米的厚度，而比具有2微米至10微米之液晶層更薄得多；因此，電場係產生於基板852的平行方向中(水平方向中)，液晶的配向可藉由電場而改變，液晶分子則由於使用幾乎與基板平行的電場而水平地旋轉。在此情況中，因為液晶分子在任何狀態中均與基板平行，所以對比或其類似者幾乎不會受到視角的改變所影響。亦即，可實現寬廣的視角。此外，因為反向電極856和像素電極862均係透光電極，所以可獲得高的孔徑比。
接著，將參照第35及36圖來敘述與上述裝置不同的水平電場模式之液晶顯示裝置。
第35圖及第36圖各顯示水平電場模式之液晶顯示裝置的像素結構。第36圖係頂部平面視圖，第35圖描繪沿著第36圖中之線G-H所取得之橫剖面結構。
第35圖描繪其中設置薄膜電晶體882及連接至薄膜電晶體882之像素電極881於上的基板869與相對於基板869之基板870相互面向，以及液晶係注入於該處之間的狀態。基板870係設置有遮光層883，彩色層885，平坦層886，及其類似物；雖然像素電極係設置於基板869之上，但像素電極並未設置於基板870之上。液晶層887係藉由基板869與基板870之間之液晶的注入而設置；注意的是，基板869具有配向膜704，基板870具有配向膜705，且配向膜704及配向膜705係設置與液晶層887接觸。
基板869係設置有保持於共同電位之導線874及依據上述實施例模式中所敘述之該等方法的任一所形成之薄膜電晶體882，導線874可與薄膜電晶體882的掃描線871同時且在相同步驟中形成。反向電極(共同電極)係形成於與導線874相同的層之中，且形成於粗略地以像素形狀來區劃的形狀中。
各自地連接至薄膜電晶體882的源極電極及汲極電極之導線877及導線878係形成於第一絕緣層872之上。注意的是，第一絕緣層872用作薄膜電晶體882的閘極絕緣層，導線877係輸入視頻信號於液晶顯示裝置中之信號線；該導線877係延伸於一方向中之導線，連接至薄膜電晶體882之源極與汲極區的其中之一，且用作源極電極及汲極電極的其中之一。導線878係連接至該源極電極及汲極電極的其中之另一，以及像素電極881；注意的是，可適當地使用依據上述實施例模式中之任一方法所形成的薄膜電晶體，以做為該薄膜電晶體882。
第二絕緣層879係形成於導線877及導線878之上。此外，透過形成於第二絕緣層879中之開口部分880而連接至導線878的像素電極881係形成於第二絕緣層879之上，該像素電極881係使用與實施例模式2中所述之像素電極層的材料相似的材料而形成。注意的是，如第36圖中所描繪地，像素電極881係形成以便產生水平電場於像素電極881與其係與導線874同時形成的梳形電極之間；進一步地，像素電極881係形成使得像素電極881之梳形部分與其係與導線874同時形成的反向電極(共同電極)之梳形部分交變地設置。
液晶的配向可由像素電極881的電位與導線874的電位間之電位差所產生之與基板實質平行的電場所控制，液晶分子係藉由使用與基板約略平行的電場而水平地旋轉，因此可控制液晶的配向；在此情況中，因為在任何狀態中，液晶分子的縱軸係與基板實質地平行，所以對比或類似者幾乎不會受到視角的改變所影響，因此，可實現寬廣的視角。
如上述地，薄膜電晶體882及連接至薄膜電晶體882之像素電極881係設置於基板869之上，儲存電容器係由提供第一絕緣層872於導線874與電容器電極876之間所形成，其係形成於與導線877相同的層中之電容器電極876及像素電極881係透過開口部分880而連接。
本發明應可應用至TN模式之液晶顯示裝置，所以將參照第37及38圖來敘述應用本發明的TN模式之液晶顯示裝置的模式如下。
第37圖及第38圖各顯示TN模式之液晶顯示裝置的像素結構。第38圖係頂部平面視圖，第37圖描繪沿著第38圖中之線I-J所取得的橫剖面視圖；下文中，將參照第37圖及第38圖來予以說明。
在基板888上，像素電極893係透過開口部分892而由導線891來連接至薄膜電晶體894，作用為信號線之導線890係連接至薄膜電晶體894，導線706係用作掃描線。注意的是，可適當地使用依據上述實施例模式中之任一方法所形成的薄膜電晶體，以做為該薄膜電晶體894。
像素電極893係使用與實施例模式2中所述之像素電極層的材料相似的材料而形成。
與基板888相對的基板889係設置有遮光層895，彩色層896，及反向電極898；此外，平坦層897係形成於彩色層896與反向電極898之間，且可防止液晶的無序，液晶層899係設置於像素電極893與反向電極898之間。注意的是，配向膜707係設置於液晶層899與像素電極893之間，且配向膜708係設置於液晶層899與反向電極898之間。
液晶元件係由像素電極893，液晶層899，及反向電極898之重疊所形成。
用作濾光片之遮光層(黑色矩陣)或彩色層可設置於基板888之上。進一步地，偏光板係附著至基板888的表面(後表面)，該表面係相對於其中設置薄膜電晶體及其類似物於上的表面；偏光板係附著至基板889的表面(後表面)，該表面係相對於其中形成反向電極898及其類似物於上的表面。
可將與像素電極893之材料相似的材料適當地使用做為反向電極898。
儲存電容器包含導線709，導線710，以及插入於該處之間的絕緣層711。
注意的是，在上述說明所參照的圖式中，閘極電極和掃描線係形成於相同的層之中，且由相同的參考符號所表示；同樣地，源極電極、汲極電極、及信號線係形成於相同的層之中，且由相同的參考符號所表示。
透過上述步驟，可製造出液晶顯示裝置。在此實施例模式中之液晶顯示裝置中所包含的薄膜電晶體係依據上述實施例模式之任一方法所形成；因此，因為該薄膜電晶體具有很小量的截止電流及電性特徵中之高的可靠度，所以此實施例模式中所描述的液晶顯示裝置可具有高的對比及高的可見度。
(實施例模式9)
本發明不僅可應用到液晶顯示裝置，而且可應用到發光裝置。在此實施例模式中，將參照第39A及39B圖以及第40A至40C圖來說明發光裝置。使用電激發光之發光元件係使用於發光裝置，使用電激發光之發光元件係依據發光材料是否係有機化合物或無機化合物而分類；大致地，前者稱為有機EL元件，以及後者稱為無機EL元件。
在有機EL元件中，當施加電壓至發光元件時，載子(電子及電洞)係自電極對注入至包含發光有機化合物的層之內，且電流透過該處而流動；然後，該等載子(電子及電洞)的複合使發光有機化合物形成受激狀態，且當有機化合物中的載子自受激狀態返回至接地狀態時，會發射出光。由於此一機制，此一發光元件係稱為電流激勵型發光元件。
無機EL元件係根據其元件結構而分類成為分散型無機EL元件及薄膜型無機EL元件。分散型無機EL元件具有其中發光材料的粒子係分散於結合劑中的發光層，且其之發光機制係使用施體位準及受體位準的施體-受體複合型光發射。薄膜型無機EL元件具有其中發光層係插入於電介質層之間的結構，而該結構係進一步插入於電極對之間，且其之發光機制係使用金屬離子之內殼電子躍遷的局部型光發射。
注意的是，此處，有機EL元件係使用做為發光元件；此外，依據上述實施例模式之任一方法所形成的薄膜電晶體係使用做為控制發光元件之驅動的薄膜電晶體。
如第39A圖中所描繪地，薄膜電晶體901及薄膜電晶體902係形成於基板900上。在第39A圖之中，作用為保護層之絕緣層903係形成於薄膜電晶體901及902，且絕緣層904係形成於絕緣層903之上，該絕緣層904係設置用以使頂部表面平坦。絕緣層903可使用例如氧化矽，氮化矽，氮氧化矽，或其類似物而形成；絕緣層904係較佳地使用諸如丙烯酸，聚亞醯胺、或聚醯胺之有機樹脂，或矽氧烷而形成。
導電層905係形成於絕緣層904之上，該導電層905作用為像素電極。在其中像素之薄膜電晶體係n通道電晶體的情況中，較佳的是，形成陰極以做為像素電極；相反地，在其中該薄膜電晶體係p通道電晶體的情況中，較佳的是，形成陽極以做為像素電極。特定地，若陰極用作像素電極時，可使用諸如Ca，Al，CaF，MgAg，或AlLi之具有低功函數的材料。
接著，如第39B圖中所描繪地，隔板906係形成於絕緣層904及導電層905的側面(末端部分)之上，該隔板906具有開口部分且導電層905係暴露於該開口部分之中。隔板906係以有機樹脂層，無機絕緣層，或有機聚矽氧烷而形成。更佳地，隔板906係使用光敏材料而形成；將導電層905上的隔板906曝射至光，以致使開口部分形成。在此情況中，較佳地，將開口部分形成為具有連續曲率之傾斜表面。
其次，形成發光層907，以使與隔板906之開口部分中的導電層905接觸。該發光層907可以以單層結構或複數個層的堆疊結構而形成。
然後，形成導電層908，以便覆蓋發光層907；該導電層908稱為共同電極；在其中導電層905係使用用於陰極之材料而形成於該處的情況中，導電層908係使用用於陽極的材料所形成。導電層908可由使用實施例模式2中所述之用於像素電極層之透光導電性材料的透光導電層所形成。做為導電層908，可使用氮化鈦層或鈦層；在第39B圖之中，係使用銦錫氧化物(ITO)於導電層908。在隔板906的開口部分中，發光元件909係由導電層905、發光層907、及導電層908所形成。之後，較佳的是，形成保護層910於導電層908及隔板906之上，使得氧、氫、水分、二氧化碳、及其類似物無法進入發光元件909；做為保護層，可使用氮化矽層、氧化氮化矽層、DLC層、或其類似物。
更佳地，在完成第39B圖的步驟之後，使用具有高度氣密性且導致很少除氣之保護膜(膜，可紫外光硬化的樹脂膜，或其類似物)或覆蓋物材料來執行封裝(包囊)，使得發光元件不會暴露至空氣。
接著，參照第40A至40C圖來敘述發光元件的結構。此處，將描繪其中驅動電晶體在該處係n通道電晶體之情況以做為實例，且說明像素的橫剖面結構。
只要發光元件具有透明電極用於陽極及陰極的至少其中之一，以便提取光發射即可。存在有具備以下結構的發光元件：頂部發射結構，其中薄膜電晶體及發光元件係形成於基板上，且光係自相對於該基板之側而提取；底部發射結構，其中光係自基板側來提取；以及雙重發射結構，其中光係自基板側及相對於該基板之側二者而提取。本發明可至具有該等發射結構之任一的發光元件。
第40A圖描繪具有頂部發射結構的發光元件，第40A圖係在其中驅動電晶體921係n通道薄膜電晶體且光係自發光元件922發射出至陽極925側的情況中之像素的橫剖面視圖。在第40A圖之中，發光元件922的陰極923係電性連接至驅動電晶體921，且發光層924及陽極925係依序地堆疊於陰極923之上。陰極923可使用具有低功函數且可反射光之導電性材料(例如，Ca，Al，CaF，MgAg，AlLi，或其類似物)而形成，發光層924可使用單層結構或複數個層之堆疊層結構而形成。在使用複數個層的情況中，電子注入層、電子傳輸層、發光層、電洞傳輸層、及/或電洞注入層係以此順序而堆疊於陰極923之上；注意的是，所有該等層無需一定要被設置。陽極925係使用可透射光之透光導電層而形成；且例如，可使用包含氧化鎢之氧化銦，包含氧化鎢之銦鋅氧化物，包含氧化鈦之氧化銦，包含氧化鈦之銦錫氧化物，銦錫氧化物(在下文中稱為ITO)，銦鋅氧化物，添加氧化矽之銦錫氧化物的透光導電層。
其中發光層924係插入於陰極923與陽極925之間的區域對應於發光元件922；在第40A圖中所示之像素的情況中，光係自發光元件922來發射出至陽極925側，如畫輪廓之箭頭所指示。
第40B圖描繪具有底部發射結構的發光元件，第40B圖係在其中驅動電晶體931係n通道薄膜電晶體且光係自發光元件922來發射出至陰極933側的情況中之像素的橫剖面視圖。在第40B圖中，發光元件922的陰極933係形成於電性連接至驅動電晶體931之透光導電層937，且發光層934及陽極935係順序地堆積於陰極933之上。注意的是，在其中陽極935具有透光性質的情況中，用以反射或遮蔽光的遮光層936可形成以便覆蓋陽極935。在與第40A圖之情況的方式相似的方式中，陰極933可為使用具有低功函數之導電層所形成的導電層，且可使用熟知的材料於該處。注意的是，厚度係設定使得光可透射穿過該處(較佳地約5奈米至30奈米)，例如可使用具有20奈米之厚度的鋁以做為陰極933。在與第40A圖之情況的方式相似的方式中，發光層934可使用單層結構或複數個層之堆疊層結構而形成。雖然陽極935無需一定要能透射光，但陽極935可以以與第40A圖之方式相似的方式，使用透光導電性材料而形成。遮光層936可使用例如可反射光之金屬層或其類似物而形成；然而，本發明並未受限於此，例如亦可使用添加黑色顏料的樹脂。
其中在該處之發光層934係插入於陰極933與陽極935之間的區域對應於發光元件932；在第40B圖中所示之像素的情況中，光係自發光元件932來發射出至陰極933側，如畫輪廓之箭頭所指示。
其次，第40C圖描繪具有雙重發射結構的發光元件。在第40C圖中，發光元件942的陰極943係形成於電性連接至驅動電晶體941的透光導電層947之上，且發光層944及陽極945係順序地堆疊於陰極943之上。在與第40A圖之方式相似的方式中，陰極943可使用具有低功函數之導電層而形成，且可使用熟知的材料於該處。注意的是，厚度係設定使得光可透射穿過該處，例如可使用形成為大約20奈米之厚度的鋁膜以做為陰極943。在與第40A圖之方式相似的方式中，發光層944可使用單層結構或複數個層之堆疊層結構而形成。在與第40A圖之方式相似的方式中，陽極945可使用透光導電性材料而形成。
其中陰極943，發光層944，及陽極945相互重疊於該處的區域對應於發光元件942；在第40C圖中所示之像素的情況中，光係自發光元件942來發射出至陽極945側及陰極側943二側，如畫輸廓之箭頭所指示。
注意的是，雖然描述有機EL元件於此，以做為發光元件，但亦可使用無機EL元件以做為發光元件。
注意的是，雖然描述其中控制發光元件的驅動之薄膜電晶體(驅動電晶體)係直接連接至發光元件的實例於此實施例模式之中，但用以控制電流的電晶體可連接於驅動電晶體與發光元件之間。
注意的是，此實施例模式中所描述之發光裝置並未受限於第40A至40C圖中所示的結構，而是可根據本發明之技術概念，以各式各樣的方式來修正。
透過上述步驟，可製造出發光裝置。依據上述實施例模式之任一方法所形成的薄膜電晶體可使用以做為此實施例模式之發光裝置中所包含的薄膜電晶體；因此，由於該薄膜電晶體具有小的截止電流及在電性特徵中之高度可靠性，所以此實施例模式中所描述之發光裝置可具有高的對比和高的可見度。
(實施例模式10)
接著，將參照圖式來敘述其係結合於實施例模式8中所述之顯示裝置中的顯示面板，或其係結合於實施例模式9中所述之發光裝置中的發光面板之模式。
在本發明之液晶顯示裝置或發光裝置中，連接至像素部分之信號線驅動器電路及掃描線驅動器電路係較佳地設置於不同的基板(例如，半導體基板或SOI基板)之上且連接；然而，信號線驅動器電路及掃描線驅動器電路可形成於與像素電路相同的基板上，以取代將信號線驅動器電路及掃描線驅動器電路設置於不同的基板上。注意的是，在此實施例模式之中，液晶顯示裝置及發光裝置係統稱為顯示裝置。
注意的是，分離形成之基板的連接方法並未特別地受限制，而是可使用熟知的COG法，線接合法，TAB法，或其類似方法。進一步地，連接位置並未特別地受限於某一位置，只要電性連接係可行即可；此外，控制器，CPU，記憶體，及/或其類似物可分離地形成，並連接至像素電路。
第41圖係本發明之顯示裝置的方塊圖。第41圖中所示之顯示裝置包含：像素部分1000，其包含複數個像素，各個像素係設置有顯示元件；掃描線驅動器電路1002，其選擇各個像素；以及信號線驅動器電路1003，其控制視頻信號對所選擇之像素的輸入。
注意的是，本發明之顯示裝置並未受限於第41圖中所示的結構，亦即，使用於本發明中之信號線驅動器電路並未受限於僅包含移位暫存器及類比開關的結構；除了移位暫存器及類比開關之外，可包含諸如緩衝器，位準移位器，或源極隨耦器。進一步地，移位暫存器及類比開關無需一定要設置，例如可使用諸如解碼器電路之可藉其來選擇信號線之另一電路以取代移位暫存器，或可使用閂鎖器或其類似物來取代類比開關。
第41圖中所示之信號線驅動器電路1003包含移位暫存器1004及類比開關1005。時脈信號(CLK)和起始脈波信號(SP)係輸入至移位暫存器1004，當輸入時脈信號(CLK)和起始脈波信號(SP)時，時序信號會產生於移位暫存器1004中，且被輸入至類比開關1005之內。
此外，視頻信號係供應至類比開關1005，該類比開關1005依據輸入之時序信號來取樣視頻信號，且將所取樣之信號供應至下一級之信號線。
第41圖中所示的掃描線驅動器電路1002包含移位暫存器1006及緩衝器1007，該掃描線驅動器電路1002可包含位準移位器。在該掃描線驅動器電路1002中，當輸入時脈信號(CLK)及起始脈波信號(SP)至移位暫存器1006時，會產生選擇信號；所產生之選擇信號係由緩衝器1007所緩衝及放大，且所緩衝及放大的信號係供應至對應的掃描線，在一行之所有像素中的電晶體之閘極係連接至該掃描線。進一步地，因為在一行之該等像素中的電晶體應在操作中同時地開啟(on)，所以使用可流過大電流之緩衝器以做為該緩衝器1007。
在全彩色之顥示裝置中，當將對應於R(紅)、G(綠)、及B(藍)之視頻信號順序地取樣且供應至對應的信號線時，用以連接移位暫存器1004及類比開關1005的端子數目對應於用以連接類比開關1005及像素部分1000之信號線的端子數目之大約1/3；因此，當類比開關1005及像素部分1000係形成於相同的基板之上時，相較於其中類比開關1005及像素部分1000係形成於不同的基板上之情況，可抑制用以連接分離所形成之基板的端子數目，因而可抑制不良連接之發生的機率，且可藉以改善產能。
注意的是，雖然第41圖中之掃描線驅動器電路1002包含移位暫存器1006及緩衝器1007，但本發明並未受限於此。該掃描線驅動器電路1002可僅使用移位暫存器1006而形成。
注意的是，信號線驅動器電路及掃描線驅動器電路的結構並未受限於第41圖中所示之其僅係本發明顯示裝置之一模式的結構。
接著，將參照第42A及42B圖以及第43A及43B圖來敘述其各係本發明顯示裝置之一模式的液晶顯示面板及發光面板之外觀及橫剖面。第42A圖係面板的頂視圖，其中形成於第一基板1041上之具有微晶半導體層的電晶體1050及液晶元件1053係藉由密封劑1045而密封於第一基板1041與第二基板1046之間；第42B圖係沿著第42A圖中之線K-L所取得的橫剖面視圖；以及第43A及43B圖描繪發光裝置。注意的是，僅藉由參考符號來表示其中與第42A及42B圖不同的部分於第43A及43B圖之中。
密封劑1045係設置以便包圍設置在第一基板1041上之像素部分1042及掃描線驅動器電路1044，第二基板1046係設置於像素部分1042及掃描線驅動器電路1044之上；因此，像素部分1042及掃描線驅動器電路1044係藉由第一基板1041，密封劑1045，及第二基板1046而與液晶層1048或充填劑1061密封在一起。進一步地，信號線驅動器電咯1043係安裝於第一基板1041上的區域上，該區域係與藉由密封劑1045所圍繞的區域不同。注意的是，該信號線驅動器電路1043係以具有多晶半導體層而形成於分離製備之基板上的電晶體所形成；注意的是，雖然描述其中包含使用多晶半導體層的電晶體之信號線驅動器電路1043係附著至第一基板1041的實例於此實施例模式中，但信號線驅動器電路可使用利用單晶半導體之電晶體而形成，且附著至第一基板1041。第42B圖描繪使用多晶半導體層之電晶體1049，該電晶體1049係包含於信號線驅動器電路1043之中。
設置於第一基板1041上的像素部分1042包含複數個電晶體，且在第42B圖之中，包含於像素部分1042中的薄膜電晶體1050係例示的。掃描線驅動器電路1044亦包含複數個薄膜電晶體，且在第42B圖之中，包含於信號線驅動器電路1043中的電晶體1049係例示的。在此實施例模式中，關於發光裝置，係描述其中電晶體1050係驅動電晶體之情況，但該電晶體1050可為發光裝置中之電流控制電晶體或拭除電晶體，該電晶體1050對應於使用微晶半導體層之電晶體。
包含於液晶元件1053中之像素電極1052係經由導線1058而電性連接至電晶體1050，液晶元件1053之反向電極1057係形成於第二基板1046之上，其中像素電極1052、反向電極1057、及液晶層1048相互重疊的部分對應於液晶元件1053。
此外，包含於發光元件1060中之像素電極係透過導線而連接至電晶體1050的源極電極及汲極電極。此外，在此實施例模式中，發光元件1060的共同電極與透光導電性材料層電性連接。注意的是，發光元件1060的結構並未受限於此實施例模式中所示之結構，發光元件1060的結構可依據提取自發光元件1060之光的方向、電晶體1050之極性、及其類似者而適當地改變。
注意的是，做為第一基板1041及第二基板1046之各個的材料，可使用玻璃、金屬(典型地，不銹鋼)、陶質物、塑膠、或其類似物。做為塑膠，可使用FRP(纖維玻璃強化塑膠)板、PVF(聚氟乙烯)膜、聚脂膜、丙烯酸樹脂膜、或其類似物。選擇性地，可使用其中將鋁箔插入於PVF膜或聚酯膜之間的薄片。
間隔物1051係珠間隔物，且係設置用以控制像素電極1052與反向電極1057間之距離(胞格縫隙)。注意的是，可使用由選擇性蝕刻絕緣層所獲得的間隔物，亦即，可使用柱間隔物。
供應至像素部分1042及掃描線驅動器電路1044以及分離所形成的信號線驅動器電路1043之各式各樣的信號(電位)係自FPC(撓性印刷電路)1047透過引線1054及引線1055而供應。
在此實施例模式中，連接端子1056係使用與包含在液晶元件1053中之像素電極1052相同的導電層而形成。進一步地，引線1054及引線1055係使用與導線1058相同的導電層而形成。
連接端子1056係透過各向異性導電層1059而電性連接至包含在FPC 1047中之端子。
注意的是，雖然並未描繪，但是此實施例模式中所示之液晶顯示裝置包含配向膜及偏光板，且亦可包含濾色片、遮光層、或其類似物。
在此實施例模式中，連接端子1056係使用與包含於發光元件1060中之像素電極相同的導電層而形成；然而，此並非限制性的實例。
注意的是，來自發光元件1060之光可透過其而提取之第二基板應具有透光性質。在此情況中，可使用諸如玻璃基板、塑膠基板、聚脂膜、或丙烯酸膜之透光基板。
做為充填物1061，可使用諸如氮或氬之惰性氣體、可紫外光硬化之樹脂、熱硬化樹脂、或其類似物；例如，可使用PVC(聚氯乙烯)、丙烯酸、聚亞醯胺、環氧樹脂、矽基樹脂、PVB(聚乙烯醇縮丁醛)、EVA(乙烯醋酸乙烯)、或其類似物。在此實施例中，例如可使用氮。
諸如偏光板、圓形偏光板(包含橢圓偏光板)、延遲板(λ/4板、λ/2板)，或濾色片之光學膜可適當地設置於發光元件的發光表面上。進一步地，可將抗反射膜設置於偏光板或圓形偏光板之上。
此實施例模式可與其他實施例模式中所述之任一結構結合。
(實施例模式11)
如上述實施例模式中所述地，可依據本發明以製造出主動矩陣顯示模組。注意的是，設置有FPC之顯示面板稱為顯示模組，亦即，本發明可應用於其中將此一主動矩陣液晶模組結合於顯示部分之中的任一電子裝置。該等電子裝置的實例係諸如攝影機及數位相機之相機，頭載式顯示器(護目鏡型顯示器)，汽車導航系統，投影機，汽車音響，個人電腦，手提式資訊終端機(例如，行動電腦，行動電話，或電子書)，及其類似物。第44A至44C圖顯示該等電子裝置的實例。
第44A圖描繪電視機。電視機可藉由結合顯示模組於外殼中而完成，如第44A圖中所描繪。主螢幕1123係使用顯示模組而形成，且揚聲器部分1129、操作開關、及其類似物係設置以成為其之附屬裝備。
如第44A圖中所描繪地，使用顯示元件的顯示面板1122係結合於外殼1121中。當使用接收器1125時，包含一般TV廣播的接收之資訊的通訊亦可藉由透過調變解調變器1124對有線或無線電通訊網路的連接，而以單向(自發射器至接收器)或雙向(發射器與接收器之間，或接收器之間)來執行。該電視機可由結合於外殼之中的開關或由遙控器1126所操作，顯示將被輸出之資訊的顯示部分1127亦可設置於此遙控器1126之中。
此外，在電視機之中，除了主螢幕1123之外，用以顯示頻道、音量、或其類似者的結構亦可藉由形成具有第二顯示面板之子螢幕1128而予以添加。在此結構中，主螢幕1123可以以具有寬廣視角之液晶顯示面板而形成，以及子螢幕1128可以以能低消耗功率地顯示之液晶顯示面板而形成。此外，當子螢幕1128可為能快閃開啟並關閉之液晶顯示面板時，可降低功率消耗；進一步地，亦可藉由使用發光裝置於子螢幕而降低功率消耗。
第45圖係方塊圖，顯示可應用至第44A圖中所描繪之電視機的電視機主要結構。像素部分1151係形成於顯示面板中，信號線驅動器電路1152及掃描線驅動器電路1153可如其他實施例模式之任一中所述地連接。
做為其他外部電路的結構，將調諧器1154所接收之信號中的視頻信號放大之視頻信號放大器電路1155，將輸出自視頻信號放大器電路1155的信號轉換成為對應於紅、綠、及藍之個別彩色的色度信號之視頻信號處理電路1156，用以轉換視頻信號成為符合驅動器IC之輸入規格的控制電路1157，及其類似電路係設置於視頻信號的輸入側。控制電路1157輸出信號至掃描線側及信號線側二側；在數位驅動的情況中，可將信號畫分電路1158設置於信號線側，以及將輸入的數位信號畫分成為m件而供應。
在藉由調諧器1154所接收的信號中，聲頻信號係傳送至聲頻信號放大器電路1159，且其之輸出係透過聲頻信號處理電路1160而供應至揚聲器1163。控制電路1161接收來自輸入部分1162的接收台(接收頻率)上之控制資訊或音量，且將信號傳送至調諧器1154或聲頻信號處理電路1160。
本發明可應用至上述之電視機，且因此，該電視機可具有高的對比，更小的顯示上之不均勻性，以及低的功率消耗。
不用說地，本發明並未受限於電視機，而是可應用至各式各樣的用途，尤其是做為大的顯示媒體，例如在火車站、航空站、或其類似處之資訊顯示板，或在街上之廣告顯示板；以及做為個人電腦之監測器。本發明可應用至此一顯示媒體，且因此，該顯示媒體可具有高的對比，更小的顯示上之不均勻性，以及低的功率消耗。
第44B圖中所描繪之手提式電腦包含主體1131，顯示部分1132，及其類似物。依據本發明，可提供包含具有高的對比，受抑制之顯示的不均勻性，及低的功率消耗之顯示裝置的手提式電腦。
第44C圖顯示照明裝備，其係用作桌燈，包含照明部分1141，遮光罩1142，可調整臂1143，支架1144，底座1145，及電源開關1146。該桌燈係使用上述實施例模式之發光裝置於照明部分1141而製造。注意的是，該照明裝備包含天花板燈，壁燈，及其類似物。藉使用上述實施例模式中所描繪的顯示裝置，可獲得具有低的功率消耗之優點的照明裝備。
第46A至46C圖描繪應用本發明之智慧型手機1100的結構實例。第46A圖係正視圖，第46B圖係後視圖，以及第46C圖係其中兩外殼被滑動之正視圖。該智慧型手機1100具有兩個外殼1101及1102。該智慧型手機1100具有行動電話的功能及手持式資訊終端機之功能二者，且結合電腦；因此，除了口頭通訊(語音傳呼)之外，其可執行各式各樣的資料處理，所以稱為智慧型手機。
該智慧型手機1100具有兩個外殼1101及1102，外殼1101包含顯示部分1103、揚聲器1104、傳聲器1105、操作鍵1106、指引裝置1107、正面相機鏡頭1108、用於外部連接端子之插孔1109、耳機端子1110、及其類似物，而外殼1102包含鍵盤1111、外部記憶體槽1112、背面相機1113、燈1114、及其類似物。此外，天線係結合於外殼1101之中。
進一步地，除了上述結構之外，智慧型手機可結合無接點IC晶片、小尺寸記憶體裝置、或其類似物。
置放在一起而相互重疊之外殼1101及外殼1102(第46A圖)係藉由如第46C圖中所描繪之滑動而發展。在顯示部分1103中，可結合上述實施例模式中所描述之顯示裝置，且顯示方向可根據使用模式而改變。因為正面相機鏡頭1108係設置於與顯示部分1103相同的平面之中，所以可將智慧型手機使用做為視訊電話；藉由使用顯示部分1103成為取景器，靜像及動像可由背面相機1113及燈1114所取得。
揚聲器1104及傳聲器1105可使用於視訊電話、記錄、重放、及其類似者，而無需受限於口頭通訊。藉由操作鍵1106的使用，傳呼之來電及去電的操作，諸如電子郵件之簡單資訊輸入，螢幕之渦卷，游標移動，及其類似者係可行的。
若需處理諸如文件之大量資訊時，則鍵盤1111之使用係便利於做為手持式資訊終端機及其類似物之使用。當置放在一起而相互重疊(第46A圖)之外殼1101及外殼1102係如第46C圖所描繪地藉由滑動而發展，且智慧型手機係使用做為手持式資訊終端機時，可藉由使用鍵盤1111及指引裝置1107而執行平穩的操作。AC轉接器及諸如USB電纜之各式各樣的纜線可連接至用於外部連接端子之插孔1109，且與個人電腦及其類似者之充電及資料通訊係可行的。此外，藉由將儲存媒體插入至外部記憶體槽1112之內，則可儲存及移動大量的資料。
在外殼1102之背面(第46B圖)中，係設置背面相機1113及燈1114，且靜像及動像可藉由使用顯示部1103做為取景器而取得。
進一步地，除了上述功能及結構之外，該智慧型手機可具有紅外線通訊功能，USB埠，接收一部分電視廣播之功能，無接點IC晶片，耳機插孔，或其類似者。
如在此實施例模式中所描述之該等電子裝置可藉由使用實施例模式1中所敘述之薄膜電晶體，以及藉由應用實施例模式2至10的任一中所敘述之製造方法及其類似方法而製造出。薄膜電晶體係由上述實施例模式之任一方法所製造，且具有該薄膜電晶體之顯示面板係結合於諸如此實施例模式中之各式各樣的電子裝置中；因而，該等電子裝置的顯示部分可具有高的對比，可抑制顯示之不均勻性，以及可具有低的功率消耗。此外，該顯示部分可具有優異的可見度。
實例1
本發明的薄膜電晶體具有如1.0×10-11 (A)或更小之小的截止電流，且因而，可應用到使用大面積之基板的顯示面板。現將敘述使用本發明之薄膜電晶體以做為像素電晶體的顯示面板之實例於實例1之中。
在此實例中所描述之顯示面板係具有16：9之縱橫比的65吋之顯示面板；換言之，橫向尺寸係56.7吋，以及縱向尺寸係31.9吋。像素的數目係4096×2160(全高清晰度(HD)之四倍大)；因此，假定包含RGB之各個色的一像素(一點)之一群組的尺寸係在橫向尺寸及縱向尺寸中實質地相等時，則包含RGB之各個色的一像素(一點)之一群組的尺寸係351微米寬及375微米長；因而，一像素之面積係44000平方微米(μm2 )。
像框頻率係120Hz而以雙倍像框速率驅動來執行顯示(因而，一像框週期係1/120秒)。進一步地，具有16777216色之全彩色顯示係可行於該顯示面板，亦即，RGB之各個像素具有8位元之彩色資訊(28 =256)，以及包含RGB之各個色的一像素(一點)之一群組的像素具有24位元之彩色資訊(224 =16777216)。
注意的是，垂直配向(VA)模式係使用於液晶元件，且視頻信號的振幅係設定於±10伏(V)的範圍之內。
此時，當建構電容器元件之電介質層係具有300奈米之厚度的氮化矽(其電介質常數係7)層時，則每單位面積之電容器元件的電容係2.1×10-16 (法拉/平方微米)(F‧μm-2 )，孔徑比係50%，且因此，一像素的電容係9.2×10-12 )法拉)(F)。
需在至少一像框週期之期間來保持電荷於電容器元件之間，使得顯示面板可執行優異的顯示。在此情況中，壓降之可允許的最大值係一階層之視頻信號的振幅之絕對值的一半，且由(視頻信號之振幅之絕對值)/{(各個RGB之中的灰階之數目)×2}所獲得，以及係9.8×10-3 伏。
在此情況中，可允許之電荷改變量係(一像素之電容)×(壓降之可允許的最大值)，且可允許之截止電流係藉由將可允許之電荷改變量除以一像框週期所獲得。因而，可允許之截止電流係1.08×10-11 (A)，約為1.0×10-11 (A)；因此，截止電流需變成至少1.0×10-11 (A)或更小；進一步地，低一位數之1.0×10-12 (A)或更小係較佳的。
可應用於本發明之面板並未受限於上述之面板；例如，當視頻信號之振幅係1/2時，可允許之截止電流係1/2，然而，藉由將一像框週期減半，亦可使可允許之截止電流相等於上述情況之值。
如上述實施例模式中所描述地，具有截止電流於上述範圍中之薄膜電晶體可依據本發明而製造出；因此，藉由應用本發明，可製造出可以以雙倍像框速率驅動來操作之65吋全彩色顯示面板或更大的全彩色顯示面板。
此申請案係根據2007年11月5日向日本專利局所申請之日本專利申請案序號2007-286942，該申請案的全部內容係結合於本文以供參考。
100．．．絕緣基板
101．．．第一導電層
102、855、872．．．第一絕緣層
103、860、879．．．第二絕緣層
104、206、612．．．微晶半導體層
105、208．．．非晶半導體層
106．．．雜質半導體層
106A．．．源極區
106B．．．汲極區
107．．．第二導電層
107A．．．源極電極
107B．．．汲極電極
200、800、801、827、852、853、869、870、888、889、900、1041、1046．．．基板
202．．．閘極電極層
204、610．．．閘極絕緣層
210．．．源極區與汲極區
212．．．源極及汲極電極層
214、701、702、703、807、808、903、904．．．絕緣層
216、809、833、837、861、880、884、892．．．開口部分
218．．．像素電極層
221、222、400、401．．．阻體罩幕
250a~250d．．．反應室
253．．．高頻電力供應裝置
254．．．高頻電源
256．．．匹配盒
258、258a~258n．．．氣體供應裝置
260．．．氣缸
262．．．停止閥
263．．．質量流量控制器
267．．．蝶形閥
268．．．氣導閥
269．．．渦輪幫浦
270．．．乾式機械幫浦
271．．．冷凍幫浦
272．．．裝載/卸載室
273．．．共同室
275．．．閘口閥
276．．．轉移單元
280．．．真空幫浦
501．．．預塗層處理
502、601．．．基板載入
503．．．第一膜形成處理
504、506、600．．．真空抽空
505、510．．．第二膜形成處理
507．．．沖洗處理
508、511．．．第三膜形成處理
509、605．．．基板載出
512、513、607、608．．．點虛線
602．．．預基底處理
603．．．用於晶體核種之形成處理
604．．．沈積處理
606．．．清潔
611．．．晶體核種
612A．．．晶體
613．．．非晶層
700、706、709、710、802、803、804、805、806、818、828~832、854、858、859、874、877、878、890、891、1054、1055、1058．．．導線
704、705、707、708、822、823、847、848、873、875．．．配向膜
810、812、834、836、862、881、893、1052．．．像素電極
811、835、846、863．．．裂隙
813、814、838、839、864、882、894、901、902．．．薄膜電晶體
815、816、840、841．．．儲存電容器部分
817、842、865、883、895、936．．．遮光層
818A、818B、818C、843、866、885、896．．．彩色層
819、845、856、898、1057．．．反向電極
820、1051．．．間隔物
821．．．突出物
824、849、868、887、899、1048．．．液晶層
825、826、850、851、1053．．．液晶元件
844、867、886、897．．．平坦層
871．．．掃描線
876．．．電容器電極
905、908、937、946．．．導電層
906．．．隔板
907、924、934、944．．．發光層
909、922、932、942、1060．．．發光元件
910．．．保護層
921、931、941．．．驅動電晶體
923、933、943．．．陰極
925、935、945．．．陽極
1000、1042、1151．．．像素部分
1002、1044、1153．．．掃描線驅動器電路
1003、1043、1152．．．信號線驅動器電路
1004、1006．．．移位暫存器
1005．．．類比開關
1007．．．緩衝器
1045．．．密封劑
1047．．．撓性印刷電路
1049、1050．．．電晶體
1056．．．連接端子
1059．．．各向異性導電層
1061．．．充填劑
1100．．．智慧型手機
1101、1102、1121．．．外殼
1103、1127、1132．．．顯示部分
1104、1163．．．揚聲器
1105．．．傳聲器
1106．．．操作鍵
1107．．．指引裝置
1108．．．正面相機鏡頭
1109．．．用於外部連接端子之插孔
1110．．．耳機端子
1111．．．鍵盤
1112．．．外部記憶體槽
1113．．．背面相機
1114．．．燈
1122．．．顯示面板
1123．．．主螢幕
1124．．．調變解調變器
1125．．．接收器
1126．．．遙控器
1128．．．子螢幕
1129．．．揚聲器部分
1131．．．主體
1141．．．照明部分
1142．．．遮光罩
1143．．．可調整臂
1144．．．支架
1145．．．底座
1146．．．電源開關
1154．．．調諧器
1155．．．視頻信號放大器電路
1156．．．視頻信號處理電路
1157．．．控制電路
1158．．．信號畫分電路
1159．．．聲頻信號放大器電路
1160．．．聲頻信號處理電路
1161．．．控制電路
1162．．．輸入部分
274．．．晶盒
在附圖中：
第1圖描繪依據本發明觀點之薄膜電晶體的結構；
第2圖顯示第1圖中所描繪之薄膜電晶體的DC特徵；
第3圖顯示第1圖中所描繪之薄膜電晶體中之截止電流在錐形角度上的相依性；
第4圖描繪第1圖中所描繪之薄膜電晶體的電場強度之分佈；
第5圖描繪第1圖中所描繪之薄膜電晶體的電場強度之分佈；
第6圖描繪第1圖中所描繪之薄膜電晶體的電場強度之分佈；
第7圖描繪依據本發明觀點之薄膜電晶體的結構之資例；
第8A至8C圖描繪依據本發明觀點之薄膜電晶體的製造方法之實例；
第9A至9C圖描繪依據本發明觀點之薄膜電晶體的製造方法之實例；
第10A及10B圖描繪依據本發明觀點之薄膜電晶體的製造方法之實例；
第11圖描繪可應用於本發明之電漿CVD設備的結構；
第12圖描繪可應用於本發明之電漿CVD設備的結構；
第13A至13C圖描繪依據本發明觀點之薄膜電晶體的製造方法之實例；
第14A至14C圖描繪依據本發明觀點之薄膜電晶體的製造方法之實例；
第15A至15C圖描繪依據本發明觀點之薄膜電晶體的製造方法之實例；
第16A及16B圖描繪依據本發明觀點之薄膜電晶體的製造方法之實例；
第17圖描繪依據本發明觀點之薄膜電晶體的結構之實例；
第18A至18C圖描繪依據本發明觀點之薄膜電晶體的製造方法之實例；
第19A至19C圖描繪依據本發明觀點之薄膜電晶體的製造方法之實例；
第20圖描繪依據本發明觀點之膜形成過程的實例；
第21圖描繪依據本發明觀點之膜形成過程的實例；
第22A及22B圖描繪依據本發明觀點之薄膜電晶體的製造方法之實例；
第23圖描繪習知之薄膜電晶體的製造方法之實例；
第24圖描繪依據本發明觀點之膜形成過程的實例；
第25圖描繪可應用本發明之液晶顯示裝置；
第26圖描繪可應用本發明之液晶顯示裝置；
第27圖描繪可應用本發明之液晶顯示裝置；
第28圖描繪可應用本發明之液晶顯示裝置；
第29圖描繪可應用本發明之液晶顯示裝置；
第30圖描繪可應用本發明之液晶顯示裝置；
第31圖描繪可應用本發明之液晶顯示裝置；
第32圖描繪可應用本發明之液晶顯示裝置；
第33圖描繪可應用本發明之液晶顯示裝置；
第34圖描繪可應用本發明之液晶顯示裝置；
第35圖描繪可應用本發明之液晶顯示裝置；
第36圖描繪可應用本發明之液晶顯示裝置；
第37圖描繪可應用本發明之液晶顯示裝置；
第38圖描繪可應用本發明之液晶顯示裝置；
第39A及39B圖描繪可應用本發明之發光裝置；
第40A至40C圖描繪可應用本發明之發光裝置；
第41圖係方塊圖，其描繪可應用本發明之顯示裝置的結構；
第42A及42B圖分別係頂視圖及橫剖面視圖，其描繪依據本發明觀點之液晶顯示面板；
第43A及43B圖分別係頂視圖及橫剖面視圖，其描繪依據本發明觀點之發光顯示面板；
第44A至44C圖係透視圖，其描繪具有依據本發明觀點之顯示裝置的電子裝置；
第45圖描繪具有依據本發明觀點之顯示裝置的電子裝置；
第46A至36C圖描繪具有依據本發明觀點之顯示裝置的電子裝置；
第47圖顯示依據本發明觀點之薄膜電晶體的計算結果；
第48圖顯示依據本發明觀點之薄膜電晶體的計算結果；
第49圖顯示依據本發明觀點之薄膜電晶體的計算結果；
第50圖顯示依據本發明觀點之薄膜電晶體的計算結果；
第51圖顯示依據本發明觀點之薄膜電晶體的計算結果；
第52圖顯示依據本發明觀點之薄膜電晶體的計算結果；
第53圖顯示依據本發明觀點之薄膜電晶體的計算結果；
第54圖顯示依據本發明觀點之薄膜電晶體的計算結果；
第55圖顯示依據本發明觀點之薄膜電晶體的計算結果；
第56圖顯示依據本發明觀點之薄膜電晶體的計算結果；
第57圖顯示依據本發明觀點之薄膜電晶體的計算結果；以及
第58圖顯示依據本發明觀點之薄膜電晶體的計算結果。
100．．．絕緣基板
101．．．第一導電層
102．．．第一絕緣層
103．．．第二絕緣層
104．．．微晶半導體層
105．．．非晶半導體層
106．．．雜質半導體層
106A．．．源極區
106B．．．汲極區
107．．．第二導電層
107A．．．源極電極
107B．．．汲極電極

Claims (11)

  1. 一種薄膜電晶體，包含：一閘極電極；一閘極絕緣層，用以覆蓋該閘極電極；一微晶半導體層，係在該閘極絕緣層之上；一非晶半導體層具有一凹入部份，係在該微晶半導體層之上；一源極區及一汲極區，其係設置於該非晶半導體層之上；以及一源極電極及一汲極電極，其係分別與該源極區及該汲極區接觸，且在該源極區及該汲極區之上，其中與該源極區及該汲極區重疊之該非晶半導體層的一部分之厚度係60奈米(nm)或60奈米以上且小於80奈米，及與一通道形成區重疊之該非晶半導體層的一部分之厚度係10奈米或10奈米以上且小於30奈米，其中該汲極區之側面係存在與該凹入部份之側面實質相同的平面，其中該凹入部份的該側面是錐形，以及其中由該凹入部份的底表面的平面和該凹入部份的該側面所形成且界定在該非晶半導體層中的一錐形角度係在10度至50度的範圍內。
  2. 一種薄膜電晶體，包含： 一閘極電極；一閘極絕緣層，用以覆蓋該閘極電極；一微晶半導體層，係在該閘極絕緣層之上；一非晶半導體層具有一凹入部份，係在該微晶半導體層之上；一源極區及一汲極區，其係設置於該非晶半導體層之上；以及一源極電極及一汲極電極，其係分別與該源極區及該汲極區接觸，且在該源極區及該汲極區之上，其中與該源極區及該汲極區重疊之該非晶半導體層的一部分之厚度係60奈米(nm)或60奈米以上且小於80奈米，及與一通道形成區重疊之該非晶半導體層的一部分之厚度係30奈米或30奈米以上且小於50奈米，其中該汲極區之側面係存在於與該凹入部份之側面實質相同的平面中，其中該凹入部份的該側面是錐形，以及其中由該凹入部份的底表面的平面和該凹入部份的該側面所形成且界定在該非晶半導體層中的一錐形角度係在10度至70度的範圍內。
  3. 一種薄膜電晶體，包含：一閘極電極；一閘極絕緣層，用以覆蓋該閘極電極；一微晶半導體層，係在該閘極絕緣層之上；一非晶半導體層具有一凹入部份，係在該微晶半導體 層之上；一源極區及一汲極區，其係設置於該非晶半導體層之上，；以及一源極電極及一汲極電極，其係分別與該源極區及該汲極區接觸，且在該源極區及該汲極區之上，其中與該源極區及該汲極區重疊之該非晶半導體層的一部分之厚度係80奈米(nm)或80奈米以上且小於100奈米，及與一通道形成區重疊之該非晶半導體層的一部分之厚度係10奈米或10奈米以上且小於30奈米，其中該汲極區之側面係存在於與該凹入部份之側面實質相同的平面中，其中該凹入部份的該側面是錐形，以及其中由該凹入部份的底表面的平面和該凹入部份的該側面所形成且界定在該非晶半導體層中的一錐形角度係在10度至50度的範圍內。
  4. 一種薄膜電晶體，包含：一閘極電極；一閘極絕緣層，用以覆蓋該閘極電極；一微晶半導體層，係在該閘極絕緣層之上；一非晶半導體層具有一凹入部份，係在該微晶半導體層之上；一源極區及一汲極區，其係設置於該非晶半導體層之上；以及一源極電極及一汲極電極，其係分別與該源極區及該 汲極區接觸，且在該源極區及該汲極區之上，其中與該源極區及該汲極區重疊之該非晶半導體層的一部分之厚度係100奈米(nm)或100奈米以上且小於140奈米，及與一通道形成區重疊之該非晶半導體層的一部分之厚度係10奈米或10奈米以上且小於30奈米，其中該汲極區之側面係存在於與該凹入部份之側面實質相同的平面中，其中該凹入部份的該側面是錐形，以及其中由該凹入部份的底表面的平面和該凹入部份的該側面所形成且界定在該非晶半導體層中的一錐形角度係在10度至70度的範圍內。
  5. 一種薄膜電晶體，包含：一閘極電極；一閘極絕緣層，用以覆蓋該閘極電極；一微晶半導體層，係在該閘極絕緣層之上；一非晶半導體層具有一凹入部份，係在該微晶半導體層之上；一源極區及一汲極區，其係設置於該非晶半導體層之上；以及一源極電極及一汲極電極，其係分別與該源極區及該汲極區接觸，且在該源極區及該汲極區之上，其中與該源極區及該汲極區重疊之該非晶半導體層的一部分之厚度係140奈米(nm)或140奈米以上且小於160奈米，及與一通道形成區重疊之該非晶半導體層的一 部分之厚度係10奈米，其中該汲極區之側面係存在於與該凹入部份之側面實質相同的平面中，其中該凹入部份的該側面是錐形，以及其中由該凹入部份的底表面的平面和該凹入部份的該側面所形成且界定在該非晶半導體層中的一錐形角度係10度。
  6. 一種薄膜電晶體，包含：一閘極電極；一閘極絕緣層，用以覆蓋該閘極電極；一微晶半導體層，係在該閘極絕緣層之上；一非晶半導體層具有一凹入部份，係在該微晶半導體層之上；一源極區及一汲極區，其係設置於該非晶半導體層之上；以及一源極電極及一汲極電極，其係分別與該源極區及該汲極區接觸，且在該源極區及該汲極區之上，其中與該源極區及該汲極區重疊之該非晶半導體層的一部分之厚度係40奈米(nm)或40奈米以上且小於160奈米，及與一通道形成區重疊之該非晶半導體層的一部分之厚度係比與該源極區及該汲極區重疊之該非晶半導體層的該部分之厚度的厚度更薄，其中該汲極區之側面係存在於與該凹入部份之側面實質相同的平面中， 其中該凹入部份的該側面是錐形，以及其中由該凹入部份的底表面的平面和該凹入部份的該側面所形成且界定在該非晶半導體層中的一錐形角度係在10度至90度的範圍內。
  7. 如申請專利範圍第1、2、3、4、5、和6項中任一項之薄膜電晶體，其中在關閉(off)狀態中，流動於該源極區與該汲極區之間的電流係1.0×10-12 安培或更小。
  8. 如申請專利範圍第1、2、3、4、5、和6項中任一項之薄膜電晶體，其中該微晶半導體層包含矽。
  9. 如申請專利範圍第1、2、3、4、5、和6項中任一項之薄膜電晶體，其中該非晶半導體層包含矽。
  10. 如申請專利範圍第1、2、3、4、5、和6項中任一項之薄膜電晶體，其中該薄膜電晶體係結合至一顯示裝置之內。
  11. 如申請專利範圍第1、2、3、4、5、和6項中任一項之薄膜電晶體，其中該微晶半導體層包含給予一導電型之元素。
TW097142519A 2007-11-05 2008-11-04 薄膜電晶體及具有該薄膜電晶體的顯示裝置 TWI485857B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007286942 2007-11-05

Publications (2)

Publication Number Publication Date
TW200947707A TW200947707A (en) 2009-11-16
TWI485857B true TWI485857B (zh) 2015-05-21

Family

ID=40587197

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097142519A TWI485857B (zh) 2007-11-05 2008-11-04 薄膜電晶體及具有該薄膜電晶體的顯示裝置

Country Status (5)

Country Link
US (1) US8253138B2 (zh)
JP (2) JP5674267B2 (zh)
KR (1) KR101452204B1 (zh)
TW (1) TWI485857B (zh)
WO (1) WO2009060922A1 (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202115917A (zh) * 2008-11-07 2021-04-16 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR102228220B1 (ko) * 2009-07-03 2021-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101801959B1 (ko) 2009-10-21 2017-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 액정 표시 장치를 구비하는 전자기기
SG10201910510UA (en) * 2009-10-29 2020-01-30 Semiconductor Energy Lab Semiconductor device
US8395156B2 (en) * 2009-11-24 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Display device
US8598586B2 (en) * 2009-12-21 2013-12-03 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
JP5740169B2 (ja) * 2010-02-19 2015-06-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
KR101969291B1 (ko) 2010-02-26 2019-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20130055607A (ko) 2010-04-23 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5852793B2 (ja) * 2010-05-21 2016-02-03 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9230826B2 (en) 2010-08-26 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Etching method using mixed gas and method for manufacturing semiconductor device
TW201212237A (en) 2010-09-03 2012-03-16 Au Optronics Corp Thin film transistor and fabricating method thereof
US8835917B2 (en) * 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
JP5767073B2 (ja) * 2010-10-15 2015-08-19 株式会社半導体エネルギー研究所 エッチング方法及び半導体装置の作製方法
US8741677B2 (en) 2010-11-30 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
JP5961391B2 (ja) * 2011-01-26 2016-08-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9443455B2 (en) * 2011-02-25 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Display device having a plurality of pixels
JP2012222261A (ja) * 2011-04-13 2012-11-12 Mitsubishi Electric Corp トランジスタ、その製造方法および表示装置
JP5820402B2 (ja) 2011-06-30 2015-11-24 株式会社Ｊｏｌｅｄ 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法
US8604472B2 (en) 2011-11-09 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9507968B2 (en) * 2013-03-15 2016-11-29 Cirque Corporation Flying sense electrodes for creating a secure cage for integrated circuits and pathways
KR102235443B1 (ko) * 2014-01-10 2021-04-02 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN104934330A (zh) * 2015-05-08 2015-09-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示面板
US9773787B2 (en) 2015-11-03 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, electronic device, or method for driving the semiconductor device
CN105633076A (zh) * 2016-01-04 2016-06-01 京东方科技集团股份有限公司 一种显示基板及其制作方法和显示装置
JP6706638B2 (ja) * 2018-03-07 2020-06-10 シャープ株式会社 半導体装置およびその製造方法
CN108417583B (zh) * 2018-03-09 2021-10-29 惠科股份有限公司 一种阵列基板的制造方法和阵列基板
CN110911382B (zh) * 2018-09-14 2021-06-25 群创光电股份有限公司 天线装置
US11139562B2 (en) * 2018-09-14 2021-10-05 Innolux Corporation Antenna device
CN108983477B (zh) * 2018-09-27 2021-04-02 武汉华星光电半导体显示技术有限公司 显示模组及其制作方法、电子装置
KR102658174B1 (ko) * 2018-10-18 2024-04-18 삼성디스플레이 주식회사 표시 장치
CN111081718B (zh) * 2019-12-11 2022-06-10 深圳市华星光电半导体显示技术有限公司 一种tft阵列基板和显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0992841A (ja) * 1995-09-28 1997-04-04 Nec Corp 電界効果型薄膜トランジスタの製造方法
US6242758B1 (en) * 1994-12-27 2001-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device employing resinous material, method of fabricating the same and electrooptical device
JP2002343811A (ja) * 2001-03-06 2002-11-29 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20060164359A1 (en) * 2005-01-21 2006-07-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic apparatus
US20070126968A1 (en) * 2005-10-18 2007-06-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091334A (en) 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPS56122123A (en) 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPH02272774A (ja) * 1989-04-14 1990-11-07 Hitachi Ltd アクティブマトリクス回路基板
EP0473988A1 (en) * 1990-08-29 1992-03-11 International Business Machines Corporation Method of fabricating a thin film transistor having amorphous/polycrystalline semiconductor channel region
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7115902B1 (en) 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
KR920010885A (ko) * 1990-11-30 1992-06-27 카나이 쯔또무 박막반도체와 그 제조방법 및 제조장치 및 화상처리장치
US7576360B2 (en) 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
US7098479B1 (en) 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JPH05226656A (ja) * 1992-02-13 1993-09-03 Hitachi Ltd 薄膜半導体装置及びその製造方法
JP3281431B2 (ja) * 1992-12-14 2002-05-13 株式会社日立製作所 薄膜トランジスタ
JPH088440A (ja) 1994-04-22 1996-01-12 Nec Corp 薄膜トランジスタとその製造方法
US5561074A (en) 1994-04-22 1996-10-01 Nec Corporation Method for fabricating reverse-staggered thin-film transistor
JPH0888397A (ja) * 1994-09-16 1996-04-02 Casio Comput Co Ltd 光電変換素子
US5532180A (en) * 1995-06-02 1996-07-02 Ois Optical Imaging Systems, Inc. Method of fabricating a TFT with reduced channel length
US6197624B1 (en) * 1997-08-29 2001-03-06 Semiconductor Energy Laboratory Co., Ltd. Method of adjusting the threshold voltage in an SOI CMOS
JPH11274514A (ja) * 1998-01-30 1999-10-08 Samsung Electronics Co Ltd 薄膜トランジスタの製造方法
JP4214989B2 (ja) * 1998-09-03 2009-01-28 セイコーエプソン株式会社 半導体装置の製造方法
JP4342711B2 (ja) * 2000-09-20 2009-10-14 株式会社日立製作所 液晶表示装置の製造方法
JP3771456B2 (ja) * 2001-03-06 2006-04-26 株式会社日立製作所 液晶表示装置及び薄膜トランジスタの製造方法
US7071037B2 (en) * 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4731708B2 (ja) * 2001-03-12 2011-07-27 キヤノン株式会社 光起電力素子、ＴＦＴ、及びｉ型半導体層の形成方法
US20030164908A1 (en) * 2002-03-01 2003-09-04 Chi Mei Optoelectronics Corp. Thin film transistor panel
CN100552893C (zh) * 2003-03-26 2009-10-21 株式会社半导体能源研究所 半导体装置及其制造方法
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
JP2004070331A (ja) * 2003-08-01 2004-03-04 Hitachi Displays Ltd 液晶表示装置の製造方法
JP4712332B2 (ja) * 2003-08-28 2011-06-29 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP4299717B2 (ja) * 2004-04-14 2009-07-22 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタとその製造方法
KR101022569B1 (ko) * 2004-05-13 2011-03-16 엘지디스플레이 주식회사 박막트랜지스터 및 그 제조방법
EP1624333B1 (en) * 2004-08-03 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
JP4577114B2 (ja) * 2005-06-23 2010-11-10 ソニー株式会社 薄膜トランジスタの製造方法および表示装置の製造方法
US8349671B2 (en) 2007-09-03 2013-01-08 Semiconductor Energy Laboratory Co., Ltd. Methods for manufacturing thin film transistor and display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6242758B1 (en) * 1994-12-27 2001-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device employing resinous material, method of fabricating the same and electrooptical device
JPH0992841A (ja) * 1995-09-28 1997-04-04 Nec Corp 電界効果型薄膜トランジスタの製造方法
JP2002343811A (ja) * 2001-03-06 2002-11-29 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20060164359A1 (en) * 2005-01-21 2006-07-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic apparatus
US20070126968A1 (en) * 2005-10-18 2007-06-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device

Also Published As

Publication number Publication date
JP2015062228A (ja) 2015-04-02
KR101452204B1 (ko) 2014-10-21
JP2009135482A (ja) 2009-06-18
JP5933892B2 (ja) 2016-06-15
JP5674267B2 (ja) 2015-02-25
WO2009060922A1 (en) 2009-05-14
KR20100094503A (ko) 2010-08-26
US8253138B2 (en) 2012-08-28
TW200947707A (en) 2009-11-16
US20090114917A1 (en) 2009-05-07

Similar Documents

Publication Publication Date Title
TWI485857B (zh) 薄膜電晶體及具有該薄膜電晶體的顯示裝置
US7768009B2 (en) Display device and manufacturing method of the same
US8921858B2 (en) Light-emitting device
US8420462B2 (en) Display device and manufacturing method thereof
TWI469223B (zh) 薄膜電晶體和顯示裝置的製造方法
US7998800B2 (en) Method for manufacturing semiconductor device
JP2020061573A (ja) 半導体装置
US8591650B2 (en) Method for forming crystalline semiconductor film, method for manufacturing thin film transistor, and method for manufacturing display device
JP2009049384A (ja) 発光装置
TW200919590A (en) Method for manufacturing display device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees