JP4214989B2 - 半導体装置の製造方法 - Google Patents

Description

本願発明は６００℃程度以下の比較的低温にて結晶性が窮めて優れている多結晶性半導体膜を形成する技術に関する。取り分けこの技術を用いて多結晶薄膜半導体装置に代表される薄膜半導体装置の性能を著しく向上せしめる製造方法に関する。

多結晶硅素薄膜トランジスタ（ｐ−Ｓｉ ＴＦＴ）に代表される薄膜半導体装置を汎用ガラス基板を使用し得る６００℃程度以下の低温にて製造する場合、従来以下の如き製造方法が取られて居た。まず基板上に半導体膜と成る非晶質硅素膜を低圧化学気相堆積法（ＬＰＣＶＤ法）で形成する。次に此の非晶質膜にエキシマレーザー等を照射して多結晶硅素膜（ｐ−Ｓｉ膜）とした後、ゲート絶縁膜と成る酸化硅素膜を化学気相堆積法（ＣＶＤ法）や物理気相堆積法（ＰＶＤ法）にて形成する。次にタンタル等でゲート電極を作成して、金属（ゲート電極）−酸化膜（ゲート絶縁膜）−半導体（多結晶硅素膜）から成る電界効果トランジスタ（ＭＯＳ−ＦＥＴ）を構成させる。最後に層間絶縁膜を此等の膜上に堆積し、コンタクトホールを開孔した後に金属薄膜にて配線を施して、薄膜半導体装置を完成させる。

特開昭６０−１０５２１６号公報 特開平０４−３２１２１９号公報 特開平１１−３５４４４６号公報

しかしながら此等従来の薄膜半導体装置の製造方法では、半導体特性を良好する為に照射レーザー光のエネルギー密度を増すと、僅かなエネルギー密度の変動に依っても半導体特性が同一基板内に於いてすら大きくばらついていた。それ故、基板内で均質な多結晶半導体膜を得るには、レーザー光のエネルギー密度を最適値よりも可成り低く設定する必要が有った。斯くした事実に則し、従来の製造方法にてｐ−Ｓｉ ＴＦＴ等の薄膜半導体装置を安定的に製造するには、完成した薄膜半導体装置の電気特性を犠牲にせざるを得ないとの課題を有して居た。

そこで本発明は上述の諸事情を鑑み、その目的とする所は６００℃程度以下との低温工程で優良な薄膜半導体装置を安定的に製造する方法を提供する事に有る。

本発明は、基板上に形成された半導体膜を能動層として用いる半導体装置の製造方法で
あって、低圧化学気相堆積法で堆積温度が４３０℃未満且つ堆積速度が０．５ｎｍ／ｍｉ
ｎ以上の状態で、高次シランを含む原料気体を用いて非晶質半導体膜を堆積する工程と、
前記非晶質半導体膜を固相にて結晶化させ多結晶性半導体膜を形成する工程と、前記多結
晶性半導体膜の膜厚方向表面側部分を溶融させた後に冷却固化させて、溶融されていない
多結晶半導体膜の膜厚方向基板側の膜部分を結晶源として溶融半導体膜の再結晶化を行う
工程と、を有することを特徴とする。

斯様な低温（４３０℃未満）で且つ比較的速い堆積速度で非晶質半導体膜を堆積すると、堆積により得られる非晶質膜を構成する非晶質粒が総じて大きくなり、斯くして此の非晶質膜を固相にて結晶化させた際に得られる固相成長多結晶膜の結晶粒を著しく増大することができる。大粒径の結晶粒から構成される多結晶膜は高い移動度の値を有し、此を活性層として用いて居る薄膜半導体装置は優れた性能を示す事と成る。

また、本発明の前記非晶質半導体膜は５００℃程度から６５０℃程度の温度の熱処理で結晶化されてもよい。たとえば、前記非晶質半導体膜は５５０℃程度から６００℃程度の温度の熱処理で結晶化される。さらに、前記非晶質半導体膜は酸化性雰囲気下にて結晶化されてもよい。
また、本発明の前記結晶性半導体膜の一部は光照射で溶融されてもよい。たとえば、前記光照射はレーザー光照射である。この前記レーザー光はエキシマレーザー光であってもよい。

本発明はガラスの歪点温度が６３０℃程度から７５０℃程度と云った低耐熱性ガラス基板、或いは単結晶硅素基板等の各種基板上に硅素膜（Ｓｉ）や硅素ゲルマニウム膜（Ｓｉ_xＧｅ_1-x：０＜ｘ＜１）に代表される半導体物質を多結晶状態の半導体膜として形成する第一工程と、此の多結晶半導体膜の一部を溶融させた後に冷却固化過程を経て多結晶半導体膜の溶融再結晶化を進める第二工程とから構成される。

第一工程では基板上に硅素（Ｓｉ）を主体とした半導体膜を形成する。半導体膜は硅素
をその主構成元素（硅素原子構成比が８０％程度以上）として居る。基板としては単結晶
硅素等の半導体基板、或いは無アルカリガラスやセラミック等の絶縁性基板が用いられる
のが通常だが、基板の耐熱性が６３０℃程度以上有れば其の種類に囚われない。此等の基
板の表面には半導体膜に対する下地保護膜として、酸化硅素膜が１００ｎｍ程度から１０
μｍ程度堆積されて居るのが好ましい。下地保護膜としての酸化硅素膜は単に半導体膜と
基板との電気的絶縁性を取ったり、或いは基板が含有する不純物の半導体膜への拡散混入
を防ぐのみならず、下地酸化膜と結晶性半導体膜との界面を良質な物として居る。

本願発明では薄膜半導体装置の半導体膜は１０ｎｍ程度から１５０ｎｍ程度の厚みを有し、半導体膜の膜厚方向全域に渡ってエネルギーバンドが曲がって居る場合（ＳＯＩの完全空乏化モデルに相当する）が考えられる。加えて本願発明に依る半導体膜では、半導体膜中に存在する捕獲準位が非常に少ない。斯様な状況下ではゲート絶縁膜と半導体膜との界面と共に、下地保護膜と半導体膜との界面も電気伝導に無視できぬ関与を及ぼす。酸化硅素膜は半導体膜と界面を成す際に界面捕獲準位を最も低減し得る物質で有るから、下地保護膜として適している訳で有る。半導体膜は此の下地保護膜上に形成される。従って下地保護膜としては半導体膜との界面に１０¹²ｃｍ^-2程度以下の界面準位を有する高品質な酸化硅素膜が望まれる。

更に本発明では、従来技術に比べて基板が５００℃程度から６５０℃程度の温度に加熱されてる時間が長い。其れ故、基板から半導体層への不純物拡散が生じ易い。此を防ぎ、高純度の半導体膜を用いて優良なる薄膜半導体装置を本願発明にて作成するには、密度の高い稠密な酸化硅素膜を下地保護膜として使用するのが不可欠である。斯うする事で半導体膜中の不純物に起因する結晶核の発生を最小限に止め、最終的に得られる結晶化膜の平均結晶粒径を最大とし得るからで有る。

斯様な高品質で稠密な酸化硅素膜は、液温が２５±５℃で濃度が１．６±０．２％の沸化水素（ＨＦ）酸水溶液に於けるエッチング速度が１．５ｎｍ／ｓ以下となる物である。
通常、下地保護膜はプラズマ化学気相堆積法（ＰＥＣＶＤ法）や低圧化学気相堆積法（ＬＰＣＶＤ法）、スパッター法と云った気相堆積法で形成される。此等の内でも、特に本願発明に適した下地保護膜を作成するには、ＰＥＣＶＤ法の中でも電子サイクロトロン共鳴ＰＥＣＶＤ法（ＥＣＲ−ＰＥＣＶＤ法）やヘリコンＰＥＣＶＤ法、リモートＰＥＣＶＤ法を利用する事で有る。

又、工業用周波数（１３．５６ＭＨｚ）や其の整数倍の周波数を用いた汎用のＰＥＣＶＤ法にて本願発明に適した酸化硅素膜を得るには、原料物質としてＴＥＯＳ（Ｓｉ−（Ｏ−ＣＨ₂ＣＨ₃）₄）と酸素（Ｏ₂）を使用し、酸素流量をＴＥＯＳ流量の５倍以上に設定して酸化硅素膜を堆積すれば良い。或いは原料物質としてモノシラン（ＳｉＨ₄）と亜酸化窒素（Ｎ₂Ｏ）とを用い、希釈気体としてヘリウム（Ｈｅ）乃至はアルゴン（Ａｒ）と云った希ガスを用いて、総気体流量中の希ガスの割合を９０％程度以上（即ち総気体流量中の原料物質の割合を１０％程度未満）として酸化硅素膜を堆積すれば良い。その際に基板温度は２８０℃以上で有る事が望まれる。基板が高純度の石英から成る時には下地保護膜と石英基板とが兼用される事も可能で有るが、表面状態を常に一定として半導体膜品質の変動を最小とするには、上述の方法にて下地保護膜を形成するのが好ましい。

此処に記述した方法で酸化硅素膜を堆積すれば、本願発明に適した下地保護膜と成り得る。しかしながら其の品質をより良くしたり、或いは通常の気相堆積法を利用し、且つ工程最高温度を６００℃程度未満とした低温工程にて斯様な高品質酸化膜を形成するには、ＣＶＤ法やＰＶＤ法と云った気相堆積法で酸化硅素膜を堆積した後、此の酸化硅素膜に第一熱処理を施せば良い。第一熱処理は処理温度が２５０℃程度から６００℃程度の間の適当な温度で、３０分から６時間程度に渡って行われる。此の処理は窒素や空気、或いはフォーミングガスと呼ばれる不活性気体（アルゴン等）と水素との混合気体など、いずれの雰囲気で行われ様とも、気相堆積法で作成された酸化硅素膜の品質を改善し得る。

しかしながら短時間で最も効果的に膜質改善を図るには、水蒸気を含有する雰囲気下にて第一熱処理が行われる事で有る。水蒸気濃度は露点で６０℃程度から１００℃程度が好ましく、更に雰囲気に酸素が添加されて居ればより効果的である。前述の水蒸気濃度で処理温度を３００℃程度から４５０℃程度とした時に必要となる処理時間は凡そ３時間程度から３０分程度で有る。

第一熱処理は温度と時間だけでも効果を示すので、此を真空中で行っても良い。例えば４００℃程度から４３０℃程度の温度ならば、１時間半から１時間程度の熱処理時間でも酸化膜は改質される。従って最も簡便な酸化膜質改善方法は次工程の非晶質半導体膜堆積を低圧化学気相堆積法にて行い、半導体膜堆積直前に行われる基板の加熱乾燥処理と第一熱処理とを兼用させる事で有る。水蒸気を含む雰囲気下で熱処理を施した後に、より高い温度で真空中での熱処理を加えれば、酸化膜を改質した水分を真空熱処理に依り充分に取り除けられるので、第一熱処理としては最適と言える。

斯様に形成された下地保護膜上に半導体膜が化学気相堆積法（ＣＶＤ法）で高次シラン（Ｓｉ_nＨ_2n+2：ｎ＝２，３，４）を原料気体の一種として堆積される。気相堆積法で形成された半導体膜は堆積直後には通常非晶質状態に有る。非晶質状態に有る薄膜は非晶質膜と呼ばれ、薄膜は多くの非晶質粒から、或いは非晶質粒と僅かな量の結晶粒から構成されて居る（M. Miyasaka, et al.: Jpn. J. Appl. Phys. vol.36 (1997) p.2049）。

本願発明では斯様にして得られた非晶質膜を第一工程で、固相にて結晶化して多結晶性半導体膜（固相成長多結晶膜）を得る。更に第二工程にて此の固相成長多結晶半導体膜の内で半導体膜の下部を除いた一部を溶融させ、溶融した半導体膜の冷却固化時に残留した下部を結晶源として半導体膜の再結晶化を進めて多結晶半導体膜（溶融結晶化膜）を得る。

非晶質膜を構成する非晶質粒が大きければ、此の非晶質膜から得られる固相成長多結晶膜を構成する結晶粒も大きく成る。固相成長多結晶膜を構成する結晶粒が大きければ、第二工程後に得られる溶融結晶化半導体膜を構成する結晶粒も大きく成り、斯くして結晶性薄膜半導体装置の高性能化が実現されるので有る。

本願発明では半導体膜形成の第一工程に先立ち、下地保護膜形成工程として、基板上に半導体膜に対する下地保護膜と成る酸化硅素膜を、気相堆積法等で形成する。更に此の下地保護膜形成工程が終了した後に、此の基板を洗浄する洗浄工程を設ける。洗浄工程は酸を含む水溶液を少なくとも含んでおり、酸の内でも弗化水素（ＨＦ）酸水溶液にて基板を洗浄する事が殊の他重要で有る。此の弗化水素酸水溶液に基板を浸す事は下地保護膜と成る酸化硅素膜の表層部を除去する事を意味する。

下地保護膜上の塵や埃は其の上に形成される半導体の純度を落とし、更には非晶質膜を堆積する時に非晶質核と成ったり、或いは非晶質膜を結晶成長させる時に結晶核とも成る。即ち、下地保護膜上の塵や埃の存在は最終的に得られる結晶性半導体膜の純度を落とすにのみならず、同時に非晶質膜の非晶質粒を小さくし、固相成長多結晶膜の結晶粒を小さくし、溶融結晶化膜の結晶粒を小さくし、結局薄膜半導体装置の性能を落とす事に繋がるので有る。従って優良な薄膜半導体装置を得る為には、半導体膜堆積前に基板を十分洗浄する必要が有る。此に依り純度が高く、結晶粒の大きい多結晶性半導体膜が後に得られる事と成る。

下地保護膜の付いた基板は石鹸等の界面活性剤を含む水溶液や酸を含む水溶液、或いはアルカリを含む水溶液、更にはエタノール等のアルコールやアセトン等のケトンなどの有機溶剤にて洗浄される。酸を含む水溶液としては硫酸（Ｈ₂ＳＯ₄）や塩酸（ＨＣｌ）、硝酸（ＨＮＯ₃）、弗酸（ＨＦ）等の水溶液、或いは硫酸と過酸化水素水（Ｈ₂Ｏ₂）と純水（Ｈ₂Ｏ）との混合液（以下本願明細書中では硫酸過水と略す）、塩酸と過酸化水素水と純水との混合液（塩酸過水と略す）、硝酸と過酸化水素水と純水との混合液（硝酸過水と略す）、硫酸と弗酸と純水（Ｈ₂Ｏ）との混合液、塩酸と弗酸と純水との混合液、硝酸と弗酸と純水との混合液、アンモニアと弗酸と純水との混合液等が特に適して居る。アルカリを含む水溶液としてはアンモニア（ＮＨ₃）水溶液や、アンモニアと過酸化水素水と純水との混合液（アンモニア過水と略す）が適して居る。半導体膜堆積前には此等の各種洗浄を適宜組み合わせ、最終的には純水で十分洗い流す必要が有る。ガラス基板の好ましい洗浄の一例としては次の方法が有る。

（１）有機溶剤洗浄工程
（１−１）アセトン等のケトン洗浄（有機物除去）
（０℃程度から３０℃程度で１分程度から１０分程度）
（１−２）エタノール等のアルコール洗浄（有機物除去）
（０℃程度から３０℃程度で１分程度から１０分程度）
（１−３）純水洗浄（ケトン、アルコール除去）
（０℃程度から３０℃程度で１分程度から１０分程度）
（２）アルカリ洗浄工程
（２−１）アンモニア過水洗浄（金属除去）
（５０℃程度から１００℃程度で１分程度から１０分程度）
（２−２）純水洗浄（アンモニア除去）
（０℃程度から５０℃程度で１分程度から１０分程度）
（３）酸洗浄工程
（３−１）硫酸過水洗浄（金属除去）
（５０℃程度から１００℃程度で１分程度から１０分程度）
（３−２）純水洗浄（硫酸除去）
（０℃程度から５０℃程度で１分程度から１０分程度）
（３−３）塩酸過水洗浄（金属除去）
（５０℃程度から１００℃程度で１分程度から１０分程度）
（３−４）純水洗浄（塩酸除去）
（０℃程度から５０℃程度で１分程度から１０分程度）
（４）酸化硅素膜表層部除去工程
（４−１）弗酸水溶液洗浄（酸化膜表面除去及び酸化膜表面の水素終端化）
（０℃程度から３０℃程度で１分程度から１０分程度）
（４−２）純水洗浄（弗酸除去）
（０℃程度から３０℃程度で１分程度から１０分程度）

此の四工程から成る洗浄の内で最も重要なのは酸化硅素膜表層部除去工程の洗浄で有る。下地保護膜を成す酸化膜の表面層を除去すれば表面層に付着していた金属や塵等も自動的に取り除かれるからで有る。従って工程簡略化等の要請に依り半導体膜堆積前の洗浄工程を最少とさせたい時には、少なくとも酸化硅素膜表層部除去の洗浄だけは含まれる様に洗浄工程を設定すれば良い。但し、表層部除去に用いる洗浄液の寿命を長くして生産性を上げ、且つ下地保護膜上の不純物をより確実に除去するとの視点からは酸化硅素膜表層部除去工程の前にアルカリ洗浄乃至は酸洗浄を行うのが好ましい。

弗酸水溶液洗浄は下地酸化膜の表層部１ｎｍ程度から２０ｎｍ程度が除去される様に行う。１ｎｍ程度以下では均一性の観点より洗浄効果が基板内で同一と成らず、２０ｎｍ程度以上では下地酸化膜が薄い場合に下地酸化膜の不純物混入を防止する機能に障害が生ずる恐れが有るからで有る。

弗酸水溶液洗浄を半導体膜堆積直前に行う事は下地酸化膜表面を水素原子で終端する事を意味して居る。此の水素は比較的離脱が容易な為、半導体膜堆積工程の極初期にシランと化学反応を行い、結果として下地酸化膜と硅素膜との密着性を向上させる。加えて下地酸化膜と半導体膜との間の界面準位を減らす効果がある。

従って本願が示す様に能動層半導体膜の厚さが１００ｎｍ程度未満で且つ半導体膜のエネルギーバンドが膜厚方向全体に渡って曲がって居る系（ＳＯＩの完全空乏化に相当する系）ではサブスレーシュホールド・スイングの改善や閾値電圧の低下、及びオフ電流の低減と云ったトランジスタ特性の改善が見られる。

斯様な効果が確実に達成されるには、酸化硅素膜表層部除去工程終了後直ちに（最長でも二時間程度以内に）、基板を第一工程が行われる気相堆積装置のロードロック室乃至は成膜室に設置するのが好ましい。

酸化硅素膜表層部除去の洗浄では上例の如く弗酸と純水の混合液（弗化水素酸水溶液）の他に弗酸水溶液とアンモニア等のアルカリ水溶液との混合液を用いても良い。此の混合液はガラスへの損傷を小さくするとの利点が有り、汎用無アルカリガラスを基板として用いる時の酸化硅素膜表層部除去の洗浄として最も適して居る。弗酸水溶液とアルカリ水溶液の混合液の一例としては弗化アンモン（ＮＨ₄Ｆ）水溶液が考えられる。此等水溶液に於ける弗酸濃度は０．１％程度から１０％程度を基本とする。

上述の洗浄と最後の純水に依る洗い流しが済んだ後に、下地保護膜上に非晶質半導体膜を堆積する。半導体膜堆積には各種気相堆積法が可能で有るが、高純度の半導体膜が容易に堆積されるとの立場からは、其の内でも特に低圧化学気相堆積法（ＬＰＣＶＤ法）が適して居る。基板は純水に依る洗い流しが終了した後、基板に新たな塵や埃の付着を防ぐ為に、直ちに（長くとも二時間程度以内に）気相堆積装置内に設置されるべきで有る。

低圧化学気相堆積法は高真空型低圧化学気相堆積装置にて行われる。此は半導体膜の純度を高める事と、不純物に起因する非晶質核の発生を最小として、本願発明で最終的に得られる結晶性半導体膜を高純度で且つ大きな結晶粒から構成される様にする為で有る。高真空型とは非晶質半導体膜堆積直前の背景真空度が５×１０^-7Ｔｏｒｒ程度以下とし得る装置で、具体的には成膜室への装置外部からの漏洩流量が、洗浄した基板からの最大脱ガス総流量（３００ｍｍ×３００ｍｍのガラス基板１７枚で最大脱ガス総流量は１×１０^-2（ｓｃｃｍ）程度）の十分の一程度以下（先の例に則ると装置外部からの漏洩流量は１×１０^-3（ｓｃｃｍ）程度以下）の気密性を有する装置で有る。装置成膜室の気密性は避け得ない基板からの脱ガスの最大流量の十分の一程度以下で有れば、仮令気密性に多少の変動が有ろうとも、総不純物流量（成膜室への装置外部からの漏洩流量と基板からの脱ガス流量との和）に対して著しい影響を及ぼさないからで有る。

斯様な高真空型低圧化学気相堆積装置は単に成膜室の気密性が優れて居るにのみならず、成膜室に於ける排気速度が１００ｓｃｃｍ／ｍＴｏｒｒ（不活性ガスを１００ｓｃｃｍ成膜室に流した時に得られる平衡圧力が１ｍＴｏｒｒと成る排気速度）程度以上の排気能力を有して居る事が更に望まれる。斯うした高排気能力を有する装置では１時間程度の比較的短時間で、十分な洗浄を施された基板からの水等の脱ガス流量を装置の漏洩流量と同程度の水準迄低下せしめ、生産性を著しく高める事が可能と成るからで有る。

非晶質硅素膜に代表されるシリコンを主体とする半導体膜は高次シラン（Ｓｉ_nＨ_2n+2：ｎは２以上の整数）を原料気体の一種として堆積される。価格や安全性を考慮すると高次シランとしてはジシラン（Ｓｉ₂Ｈ₆）が最も適している。

さて、高純度で高品質の半導体膜を堆積するには、低圧化学気相堆積装置に於ける装置外部からの漏洩流量（Ｑ_L）の高次シラン流量（Ｑ_SiH）に対する比（Ｒ＝Ｑ_L／Ｑ_SiH）を１０ｐｐｍ程度以下（Ｒ≦１０^-5）とせねばならない。（先の漏洩流量が１×１０^-3（ｓｃｃｍ）程度の例の場合、ジシラン流量は１００ｓｃｃｍ程度以上とする。）前述の如く、本願発明では高真空型低圧化学気相堆積装置を用いて基板からの脱ガス流量が外部からの漏洩流量（Ｑ_L）程度以下に成ってから半導体膜の堆積を試みる。従って総不純物流量は外部からの漏洩流量（Ｑ_L）と同程度の水準で有る。装置外部から成膜室へ漏洩する物質は主として空気で有る。空気中の８０％を占める窒素は不活性で有るから、半導体品質に対して大きな問題は生じせしめず、不純物として問題と成るのは残りの２０％を占める酸素で有る。

一方、成膜室に導入された高次シランの内で、実際に反応に関与して半導体膜に取り込まれる物は、成膜条件に依存して多少の変動は有るものの、大凡２０％程度で有る。それ故、仮令成膜室内に存在する酸素等の不純物が総て半導体膜中に取り込まれるとの現実には有り得ぬ最悪の状況を想定しても、外部からの漏洩流量（Ｑ_L）の高次シラン流量（Ｑ_SiH）に対する比（Ｒ＝Ｑ_L／Ｑ_SiH）を１０ｐｐｍ程度以下（Ｒ≦１０^-5）とすれば、堆積された半導体膜中の硅素原子に対する酸素原子等の不要な不純物の濃度は多くとも１０¹⁷ｃｍ^-3程度以下（実際は１０¹⁶ｃｍ^-3程度以下）と成り、高純度な半導体膜が得られるので有る。

高純度な多結晶半導体膜はそれを薄膜半導体装置の活性層（電界効果トランジスタのソース・ドレイン領域やチャンネル形成領域、或いはバイポーラトランジスタのエミッター・ベース・コレクター領域）として用いた時に、半導体膜禁制帯中の捕獲準位を減らすと共に不純物元素に起因する移動度低下を最小限に押さえるとの効果を有する。

上述の諸条件に加え、更に本願発明では４３０℃程度未満との比較的低温で非晶質半導体膜の堆積を行う。この際に半導体膜の堆積速度が０．５ｎｍ／ｍｉｎ程度以上と成る様に成膜室の圧力や高次シランの流量、或いは挿入基板枚数が設定される。

斯様な低温（４３０℃程度未満）で且つ比較的速い堆積速度をもって非晶質半導体膜を堆積すると、堆積により得られる非晶質膜を構成する非晶質粒が総じて大きくなり、斯くして此の非晶質膜を固相にて結晶化させた際に得られる固相成長多結晶膜の結晶粒は著しく増大するに到る。大粒径の結晶粒から構成される多結晶膜は高い移動度の値を有し、此を活性層として用いて居る薄膜半導体装置は優れた性能を示す事と成る。

此の説明から分かる様に高性能薄膜半導体装置を実現する上での一つの重要要件は非晶質膜の堆積条件に有る。４３０℃程度未満との低温で且つ０．５ｎｍ／ｍｉｎ程度以上の堆積速度で非晶質半導体膜を堆積すると、非晶質粒の成長元と成る核（非晶質核）の発生速度が非晶質膜の成長速度に比べて遅く成り、それ故堆積非晶質膜を構成する非晶質粒が大きく成るので有る。

但し、半導体膜堆積の際に基板洗浄が不十分で有ると、基板上に付着した不純物が非晶質核として作用する為、非晶質粒は小さく成ってしまう。同様に気相堆積装置の機密度が不十分で有ると（例えばＲ＝Ｑ_L／Ｑ_SiH＞１０^-5）、外部から成膜室に漏洩した不純物気体が基板上に付着してやはり非晶質核と成ってしまい、結果として大粒径の非晶質粒からなる、優れた非晶質膜は得られない。

又、成膜室内での基板乾燥が不十分で有ると（この時には半導体膜堆積直前の背景真空度が５×１０^-7Ｔｏｒｒ程度以下と成って居ない）、全く同じ原理で非晶質粒は小さく成る。高性能薄膜半導体装置を得る為には、基板に十分な洗浄（少なくとも表面酸化膜除去の洗浄工程）を施し、原料気体流量に対する機密度が十分で有る成膜装置（Ｒ＝Ｑ_L／Ｑ_SiH≦１０^-5）を用いて、基板を成膜室で良く乾燥させた後（半導体膜堆積直前の背景真空度が５×１０^-7Ｔｏｒｒ程度以下とした後）、ジシラン等の高次シランを原料気体として用いて４３０℃程度未満との堆積温度で且つ０．５ｎｍ／ｍｉｎ程度以上の堆積速度で非晶質半導体膜を堆積する事が肝要なので有る。

この様にして非晶質半導体膜が得られた後に此の非晶質半導体膜を固相にて結晶化して、固相成長多結晶半導体膜を形成する。非晶質膜の結晶化は、非晶質膜を５００℃程度から６５０℃程度の間の所定の温度で熱処理して進める事が好ましい。斯うした温度範囲に於ける固相結晶化では非晶質膜を構成する非晶質粒の大小と多結晶膜を構成する結晶粒の大小との相関が窮めて強いからで有る。換言すれば大きい非晶質粒から成る非晶質膜を上述の温度範囲の熱処理で固相にて結晶化すると、大きい結晶粒から成る固相成長多結晶膜が得られるので有る。

結晶化を行う際の熱処理温度はそれが低い程結晶核の生成が押さえられるのでより大きな結晶粒から成る多結晶膜が得られるが、それに応じて結晶化が完了する時間も長く成る。熱処理温度は５００℃程度から６５０℃程度の間で出来る限り低い温度、理想的には５５０℃程度から６００℃程度の間の所定の温度に設定される。
固相結晶化は酸素１０ｐｐｍ程度から１００％程度迄含有した酸化性雰囲気下で進められるのが好ましい。こうする事に依り固相成長時に半導体膜表面に薄い酸化膜が形成される事に成る。酸化膜の形成は半導体原子との格子不整合をもたらし、結晶成長時に半導体膜に対して強い応力を及ぼす事と成る。

此の強い応力は半導体原子の移動を促進し、其の結果、固相成長多結晶膜に固有な積層欠陥や相晶欠陥を減少させる事に成るからで有る。換言すれば最終的に得られる薄膜半導体装置の閾値電圧やサブスレーシュホールド電圧を下げ、良好なスイッチング特性を有する薄膜半導体装置が得られる事に成る。

こうして第一工程で固相成長多結晶性半導体膜が形成された後に、第二工程にて多結晶性半導体膜の少なくとも表面を溶融結晶化して、多結晶性半導体膜の再結晶化を行う。第一工程迄に得られた固相成長多結晶膜は、入念な基板洗浄や成膜条件の制御に依り、結晶粒径が２μｍ程度から８μｍ程度といったきわめて大きな結晶粒から構成されて居る。

しかるに此等の固相成長膜は結晶粒内部に積層欠陥や相晶欠陥と云った内部欠陥を膨大な量（１×１０¹⁸ｃｍ^-3程度）で含んで居る（図１-a）。そこで本願発明では第二工程として大きな結晶粒を維持した儘、此等の内部欠陥を減少させるので有る。

第二工程では固相成長多結晶膜にレーザー光等の光照射を行い、半導体膜の一部を溶融させる（図１-ｂ）。この際、半導体膜の膜厚方向の全体を溶融させるのでは無く、下地保護膜との界面近傍の一部を元の固相成長多結晶膜として残留させる。すると冷却固化時に此の残留固相成長膜が結晶源と成り、元の固相成長多結晶膜の結晶粒径を維持した儘再結晶化が生ずる。

斯様にして再結晶化後の結晶粒径も最初と同じ２μｍ程度から８μｍ程度と大きく成るのである。一方、本願発明の固相成長膜の内部欠陥は基板と平行に走る成分が多く、しかもエネルギー的には結晶状態よりも高い為、図１-ｂの部分溶融状態を経る事で其れ等の大半を消失せしめる事が可能と成り、其の結果大粒径で内部欠陥の無い多結晶膜が得られる事に成る（図１-ｃ）。膜厚方向に対する溶融部の割合は内部欠陥を消失させるとの観点からはなるべく大きい方が良い。但し、膜厚方向全体が溶融する完全溶融状態に陥ると固相成長膜の結晶粒径を維持できず、無作為に結晶核が発生して結晶粒径が著しく小さくなってしまう。従って残留固相成長多結晶膜の膜厚は半導体膜の厚みの２％程度から１０％程度が好ましい。

図２（ａ）〜（ｄ）はＭＯＳ型電界効果トランジスタを形成する薄膜半導体装置の製造工程を断面で示した図で有る。本実施例１では基板１０１としてガラスの歪点温度が６５０℃の無アルカリガラスを用いた。然るに此以外の基板で有っても、薄膜半導体装置製造工程中の最高温度に耐えられれば、その種類や大きさは無論問われない。
まず基板１０１上に下地保護膜１０２と成る酸化硅素膜を堆積する。基板が高濃度に不純物がドープされた単結晶硅素基板等の導伝性物質の場合や、セラミックス基板等で半導体膜に取って望ましからざる不純物を含んでいる場合、酸化硅素膜堆積前に酸化タンタル膜や窒化硅素膜等の第一の下地保護膜を堆積しても良い。本実施例１では基板１０１上にプラズマ化学気相堆積法（ＰＥＣＶＤ法）で酸化硅素膜を２００ｎｍ程度堆積し、下地保護膜１０２とした。酸化硅素膜はＥＣＲ−ＰＥＣＶＤにて以下の堆積条件で堆積された。

モノシラン（ＳｉＨ₄）流量・・・６０ｓｃｃｍ
酸素（Ｏ₂）流量・・・１００ｓｃｃｍ
圧力・・・２．４０ｍＴｏｒｒ
マイクロ波（２．４５ＧＨｚ）出力・・・２２５０Ｗ
印可磁場・・・８７５Ｇａｕｓｓ
基板温度・・・１００℃
成膜時間・・・４０秒

此の酸化膜の、液温が２５℃で濃度が１．６７％の沸化水素酸水溶液に於けるエッチング速度は０．５ｎｍ／ｓで有った。酸化硅素膜が堆積した後に基板に第一熱処理を施した。空気中に水蒸気を露点で９７℃含む雰囲気にて、３５０℃の処理温度で３時間の熱処理を行った。

次に下地保護膜堆積後、基板を次の手順で洗浄した。

（１）超音波照射に依るイソプロピルアルコール洗浄（２７℃、５分間）
（２）窒素バブリングされた純水洗浄（２７℃、５分間）
（３）アンモニア過水洗浄（８０℃、５分間）
（４）窒素バブリングされた純水洗浄（２７℃、５分間）
（５）硫酸過水洗浄（９７℃、５分間）
（６）窒素バブリングされた純水洗浄（２７℃、５分間）
（７）希釈弗酸水溶液（弗酸濃度１．６７％）洗浄（２７℃、２０秒間）
（８）窒素バブリングされた純水洗浄（２７℃、５分間）
上記７番目の希釈弗酸水溶液洗浄により、下地酸化膜の表層部が凡そ１０ｎｍ除去されて居る。こうして洗浄された下地保護膜上に真性非晶質硅素膜をＬＰＣＶＤ法にて５０ｎｍ程度の膜厚に堆積した。上記８番目の純水洗浄が終了してから基板がＬＰＣＶＤ装置の成膜室に設置される迄の時間は約２５分間で有った。

ＬＰＣＶＤ装置はホット・ウォール型で容積が１８４．５ｌ有り、基板挿入後の反応総面積は約４４０００ｃｍ²で有る。成膜室に於ける最大排気速度は１２０ｓｃｃｍ／ｍＴｏｒｒで有る。堆積温度は４２５℃で、此の温度にて１時間１５分間に渡る基板の加熱乾燥処理が施された。此の加熱乾燥処理は下地保護膜で有る酸化硅素膜を改質する第一熱処理の一部を兼ねて居る。加熱乾燥処理の最中、基板が設置された成膜室には純度が９９．９９９９％以上のヘリウム（Ｈｅ）を２００（ｓｃｃｍ）と純度が９９．９９９９％以上の水素（Ｈ₂）を１００（ｓｃｃｍ）導入し、成膜室の圧力は約２．５ｍＴｏｒｒに保たれた。乾燥処理後に成膜室を孤立させた際の成膜室内圧力上昇は９．４×１０^-6Ｔｏｒｒ／ｍｉｎで有ったから、成膜室への装置外部からの漏洩流量（Ｑ_L）と基板からの脱ガス流量の和で有る総不純物漏洩流量（Ｑ_TL）はボイル・シャルルの法則に則り、
Ｑ_TL（ｓｃｃｍ）＝２７３．１５（Ｋ）／６９８．１５（Ｋ）
×９．４×１０^-6（Ｔｏｒｒ／ｍｉｎ）／７６０（Ｔｏｒｒ）
×１８４．５×１０³（ｃｍ³）
＝８．９３×１０^-4（ｓｃｃｍ）
で有る。原料ガスで有る純度９９．９９％以上のジシラン（Ｓｉ₂Ｈ₆）は２００ｓｃｃｍの流量で成膜室に供給されたから、総不純物漏洩流量（Ｑ_TL）に対する高次シランの比（Ｑ_TL／Ｑ_SiH）は４．４６５×１０^-6と成る。従って、当然漏洩流量（Ｑ_L）の高次シラン流量（Ｑ_SiH）に対する比（Ｒ＝Ｑ_L／Ｑ_SiH）は４．４６５ｐｐｍ以下で有る。斯うした乾燥処理が終了した半導体膜堆積直前の成膜室背景真空度は、４２５℃に於ける温度平衡条件で２．３×１０^-7Ｔｏｒｒで有った。非晶質硅素膜堆積時に於ける堆積圧力は凡そ１．１Ｔｏｒｒで有り、此の条件下で硅素膜の堆積速度は０．７７ｎｍ／ｍｉｎで有る。

次にこうして得られた非晶質半導体膜に熱処理を施して、非晶質膜を固相にて結晶化させた。熱処理は大気圧の窒素９９％と酸素１％の混合気体雰囲気下にて、６００℃の温度で２４時間行われた。この熱処理に依り半導体膜は非晶質状態から多結晶状態へと改質される（第一工程終了）。

第二工程として固相成長多結晶膜にクリプトン・フッ素（ＫｒＦ）のエキシマレーザー光を照射して溶融再結晶化行った。レーザー光は幅１５０μｍで長さ３０ｃｍの線状に集光され、此の線状の光を各照射毎に１０％づつ幅方向にずらして、基板上を走査した。レーザー光の照射エネルギー密度は３２０ｍＪ・ｃｍ^-2で有った。本実施例１にて使用したエキシマレーザーでは５０ｎｍの半導体膜の最表面のみを溶融させるエネルギー密度は１８０ｍＪ・ｃｍ^-2で有り、完全溶融させるエネルギー密度は３３０ｍＪ・ｃｍ^-2で有ったから、半導体膜の膜厚方向に対して約９３％が溶融した事に成る。即ち、下地保護膜近傍の約７％が固相成長多結晶膜として残留し、冷却固化時の結晶源と成って居た。斯様にして得られた結晶性硅素膜をパターニング加工して半導体膜の島１０３を形成した。（図２−ａ）

次にパターニング加工された半導体膜の島１０３を被う様に酸化硅素膜１０４をＥＣＲ−ＰＥＣＶＤ法にて形成した。此の酸化硅素膜は薄膜半導体装置のゲート絶縁膜として機能する。ゲート絶縁膜と成る酸化硅素膜堆積条件は堆積時間が２４秒と短縮された事を除いて、下地保護膜の酸化硅素膜の堆積条件と同一で有る。但し、酸化硅素膜堆積の直前にはＥＣＲ−ＰＥＣＶＤ装置内で基板に酸素プラズマを照射して、半導体の表面に低温プラズマ酸化膜を形成した。プラズマ酸化条件は次の通りで有る。

酸素（Ｏ₂）流量・・・１００ｓｃｃｍ
圧力・・・１．８５ｍＴｏｒｒ
マイクロ波（２．４５ＧＨｚ）出力・・・２０００Ｗ
印可磁場・・・８７５Ｇａｕｓｓ
基板温度・・・１００℃
処理時間・・・２４秒
プラズマ酸化に依り凡そ３．５ｎｍの酸化膜が半導体表面に形成されて居る。酸素プラズマ照射が終了した後、真空を維持した侭連続で酸化膜を堆積した。従ってゲート絶縁膜と成る酸化硅素膜はプラズマ酸化膜と気相堆積膜の二者から成り、その膜厚は１２５ｎｍで有った。斯様にしてゲート絶縁膜堆積が完了した。（図２−ｂ）
引き続いて金属薄膜に依りゲート電極１０５をスパッター法にて形成する。スパッター時の基板温度は１５０℃で有った。本実施例１では７５０ｎｍの膜厚を有するα構造のタンタル（Ｔａ）にてゲート電極を作成し、このゲート電極のシート抵抗は０．８Ω／□で有った。

次にゲート電極をマスクとして、ドナー又はアクセプターとなる不純物イオン１０６を打ち込み、ソース・ドレイン領域１０７とチャンネル形成領域１０８をゲート電極に対して自己整合的に作成する。

本実施例１ではＣＭＯＳ薄膜半導体装置を作製した。ＮＭＯＳトランジスタを作製する際にはＰＭＯＳトランジスタ部をアルミニウム（Ａｌ）薄膜で覆った上で、不純物元素として水素中に５％の濃度で希釈されたフォスヒィン（ＰＨ₃）を選び、加速電圧８０ｋＶにて水素を含んだ総イオンを７×１０¹⁵ｃｍ^-2の濃度でＮＭＯＳトランジスタのソース・ドレイン領域に打ち込んだ。反対にＰＭＯＳトランジスタを作製する際にはＮＭＯＳトランジスタ部をアルミニウム（Ａｌ）薄膜で覆った上で、不純物元素として水素中に５％の濃度で希釈されたジボラン（Ｂ₂Ｈ₆）を選び、加速電圧８０ｋＶにて水素を含んだ総イオンを５×１０¹⁵ｃｍ^ー2の濃度でＰＭＯＳトランジスタのソース・ドレイン領域に打ち込んだ。（図２−ｃ）イオン打ち込み時の基板温度は３００℃で有る。

次にＰＥＣＶＤ法でＴＥＯＳ（Ｓｉ−（ＯＣＨ₂ＣＨ₃）₄）と酸素を原料気体として、基板温度３００℃で層間絶縁膜１０９を堆積した。層間絶縁膜は二酸化硅素膜から成り、その膜厚は凡そ５００ｎｍで有った。層間絶縁膜堆積後、層間絶縁膜の焼き締めとソース・ドレイン領域に添加された不純物元素の活性化を兼ねて、窒素雰囲気下３５０℃にて２時間の熱処理を施した。最後にコンタクトホールを開穴し、スパッター法で基板温度を１８０℃としてアルミニウムを堆積し、配線１１０を作成して薄膜半導体装置が完成した。（図２−ｄ）

この様にして作成した薄膜半導体装置の伝達特性を測定した。測定した薄膜半導体装置のチャンネル形成領域の長さ及び幅は其々１０μｍで、測定は室温にて行われた。ＮＭＯＳトランジスタのＶｄｓ＝８Ｖに於ける飽和領域より求めた移動度は１５５．２ｃｍ²・Ｖ^ー1・ｓ^-1で有り、閾値電圧は３．７１Ｖ、サブスレーシュホールド・スイングは０．４３０Ｖで有った。又、ＰＭＯＳトランジスタのＶｄｓ＝−８Ｖに於ける飽和領域より求めた移動度は６９．１ｃｍ²・Ｖ^ー1・ｓ^-1で有り、閾値電圧は−２．４４Ｖ、サブスレーシュホールド・スイングは０．４２７Ｖで有った。此等の薄膜半導体装置は其の特性が基板内で殆ど変動が無く、高性能薄膜半導体装置が均一に製造されて居た。

ここに対して従来技術で非晶質硅素膜を堆積してＫｒＦエキシマレーザーで結晶化した比較例ではＮＭＯＳトランジスタの移動度が４４．４ｃｍ²・Ｖ^ー1・ｓ^-1、閾値電圧が４．９７Ｖ、サブスレーシュホールド・スイングが０．５７１Ｖで、ＰＭＯＳトランジスタの移動度が２５．４ｃｍ²・Ｖ^ー1・ｓ^-1、閾値電圧が−４．８９Ｖ、サブスレーシュホールド・スイングが０．６０９Ｖで有った。この例が示す様に本発明に依るとＮ型とＰ型の両薄膜半導体装置共に高移動度で且つ低閾値電圧を有し、急峻なサブスレーシュホールド特性を示す良好な薄膜半導体装置が汎用ガラス基板を使用し得る低温工程にて、簡便且つ容易に、又安定的に作成し出来るので有る。

（発明の効果）
以上詳述してきた様に、従来低品質で品質のばらつきが大きかった結晶性半導体膜を洗浄方法や成膜工程を工夫し、更に簡単な熱処理等を組み合わせる事にて均一で高品質な結晶性半導体膜へと本願発明は改質出来るので有る。これに依り薄膜トランジスタに代表される薄膜半導体装置の電気特性を著しく向上させ、同時に薄膜半導体装置の動作安定性をも高めるとの効果が認められる。又、従来は移動度が高ければ閾値電圧も高かったり、或いは逆に閾値電圧が低ければ移動度が小さいなどと、移動度と閾値電圧との両立が困難であったが、本願は容易に此の相反する両者の、著しい改善を可能ならしめるとの効果を有して居る。

本願発明の原理を説明した図。 本願発明の製造工程を説明した図。

符号の説明

１０１・・・基板
１０２・・・下地保護膜
１０３・・・半導体膜の島
１０４・・・酸化硅素膜
１０５・・・ゲート電極
１０６・・・不純物イオン
１０７・・・ソース・ドレイン領域
１０８・・・チャネル形成領域
１０９・・・層間絶縁膜
１１０・・・配線

Claims (11)

1. 基板上に形成された半導体膜を能動層として用いる半導体装置の製造方法であって、
   低圧化学気相堆積法で堆積温度が４３０℃未満且つ堆積速度が０．５ｎｍ／ｍｉｎ以上
   の状態で、高次シランを含む原料気体を用いて非晶質半導体膜を堆積する工程と、
   前記非晶質半導体膜を固相にて結晶化させ多結晶性半導体膜を形成する工程と、
   前記多結晶性半導体膜の膜厚方向表面側部分を溶融させた後に冷却固化させて、溶融さ
   れていない多結晶半導体膜の膜厚方向基板側の膜部分を結晶源として溶融半導体膜の再結
   晶化を行う工程と、を有することを特徴とする半導体装置の製造方法。
2. 請求項１に記載の半導体装置の製造方法において、
   前記高次シランはＳｉ_nＨ_2n+2（ｎ＝２，３，４）を満たすものであることを特徴とす
   る半導体装置の製造方法。
3. 請求項１又は２に記載の半導体装置の製造方法において、
   前記低圧化学気相堆積法は高真空型低圧化学気相堆積装置にて行われることを特徴とす
   る半導体装置の製造方法。
4. 請求項３に記載の半導体装置の製造方法において、
   前記高真空型低圧化学気相堆積装置の背景真空度が前記基板を設置してから前記非晶質
   半導体膜を堆積する前において５×１０^-7Ｔｏｒｒ以下であることを特徴とする半導体装
   置の製造方法。
5. 請求項１乃至４のいずれかに記載の半導体装置の製造方法において、
   前記非晶質半導体膜の堆積は、前記低圧化学気相堆積装置における高次シラン流量に対
   する漏洩流量の比が１０ｐｐｍ以下の状態で行われることを特徴とする半導体装置の製造
   方法。
6. 請求項１乃至５のいずれかに記載の半導体装置の製造方法において、
   前記非晶質半導体膜は５００℃程度から６５０℃程度の温度の熱処理で結晶化されるこ
   とを特徴とする半導体装置の製造方法。
7. 請求項１乃至５のいずれかに記載の半導体装置の製造方法において、
   前記非晶質半導体膜は５５０℃程度から６００℃程度の温度の熱処理で結晶化されるこ
   とを特徴とする半導体装置の製造方法。
8. 請求項１乃至７のいずれかに記載の半導体装置の製造方法において、
   前記非晶質半導体膜は酸化性雰囲気下にて結晶化されることを特徴とする半導体装置の
   製造方法。
9. 請求項１乃至８のいずれかに記載の半導体装置の製造方法において、
   前記結晶性半導体膜の一部は光照射で溶融されることを特徴とする半導体装置の製造方
   法。
10. 請求項９に記載の半導体装置の製造方法において、
    前記光照射はレーザー光照射であることを特徴とする半導体装置の製造方法。
11. 請求項１０に記載の半導体装置の製造方法において、
    前記レーザー光はエキシマレーザー光であることを特徴とする半導体装置の製造方法。

Images