JPH0888397A

JPH0888397A - 光電変換素子

Info

Publication number: JPH0888397A
Application number: JP6248736A
Authority: JP
Inventors: Tomohiko Otani; 智彦大谷
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1994-09-16
Filing date: 1994-09-16
Publication date: 1996-04-02

Abstract

(57)【要約】【目的】分光特性が良好で、且つオン電流を大きくと
れる光電変換素子を提供する。【構成】下部ゲート電極１３Ａと上部ゲート電極２２
との間に挟まれる半導体層を微結晶シリコン膜１５とａ
−Ｓｉ膜１６の２層でなる積層構造としたことにより、
受光面側のａ−Ｓｉ膜１６が分光特性を良好にし、微結
晶シリコン膜１５がオン電流を大きくとる作用を有す
る。このため、分光特性とオン電流とが良好に得られる
光電変換素子を実現する効果がある。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、光電変換素子に関
し、さらに詳しくは、所謂ダブルゲート構造の薄膜トラ
ンジスタを用いた光電変換素子に係る。

【０００２】

【従来の技術】従来、この種の光電変換素子は、半導体
層として非晶質シリコン（アモルファスシリコン；以下
ａ−Ｓｉという）を用いて作成されたものや、単結晶シ
リコンを用いて作成されたものなどが知られている。図
５はａ−Ｓｉ膜を用いて作成された光電変換素子を示し
ている。この光電変換素子は、同図に示すようにガラス
等からなる絶縁性基板１の上に形成された例えばクロム
（Ｃｒ）でなる下部ゲート電極２と、その上に全面に形
成された下部ゲート絶縁膜３と、この下部ゲート絶縁膜
３の上にパターニングされた半導体層としてのａ−Ｓｉ
層４と、このａ−Ｓｉ層４上の両端側に、夫々、形成さ
れたソース・ドレイン電極６Ａ，６Ｂと、上部ゲート絶
縁膜７と、この上部ゲート絶縁膜７の上に形成されたＩ
ＴＯ等でなる上部ゲート電極８と、から構成されてい
る。なお、１０は例えばＳｉＮ等の絶縁膜でなるオーバ
ーコート絶縁膜である。

【０００３】

【発明が解決しようとする課題】しかしながら、上記し
たように半導体層としてａ−Ｓｉ膜を用いた光電変換素
子では分光感度は良好であるものの、オン電流がとりに
くいという問題がある。また、半導体層として単結晶シ
リコンを用いたものは、オン電流がとり易いという利点
があるものの、分光特性が悪く、さらにガラス上に作成
できないという大きな問題を有していた。さらに、半導
体層として多結晶シリコンを用いようとした場合、いっ
たんプラズマ−ＣＶＤ法で成膜した後、レーザ照射を行
う工程が必要となりプロセスが複雑となる問題があっ
た。さらにまた、半導体層として微結晶シリコン（μＣ
−Ｓｉ）を用いた場合、光電変換素子の分光特性が劣る
という問題を有している。本発明が解決しようとする課
題は、分光特性に優れ、しかもオン電流が大きくとれる
光電変換素子を得るには、どのような手段を講じればよ
いかという点にある。

【０００４】

【課題を解決するための手段】そこで、この発明は、半
導体層及びソース・ドレインを挟んでその両側にそれぞ
れゲート絶縁膜を介して該半導体層と対向するゲート電
極を持つ光電変換素子において、半導体層が、微結晶シ
リコン膜と非晶質シリコン膜との２層構造を有し、この
半導体層の受光面側に非晶質シリコン膜が形成され、半
導体層のチャネルが形成される側に微結晶シリコン膜が
形成されることを、その解決手段としている。また、受
光面側のゲート絶縁膜及びゲート電極は透明性を有する
ことを特徴としている。

【０００５】

【作用】この発明においては、半導体層を２層構造とな
し、この半導体層の受光面側の層がａ−Ｓｉ膜、チャネ
ルを形成する側の層が微結晶シリコン膜としたため、受
光面側に存在するａ−Ｓｉ膜が分光特性を高める作用が
ある。また、チャネルを形成する層を微結晶シリコン膜
で構成することにより、光電変換素子を構成する薄膜ト
ランジスタのオン電流を大きくとることを可能にする作
用がある。さらに、これら微結晶シリコン膜とａ−Ｓｉ
膜とを同一の成膜装置内で成膜条件（ガス、温度、圧力
等の条件）を変えるだけで連続的に成膜できるため、簡
単なプロセスで製造できる利点がある。

【０００６】

【実施例】以下、この発明に係る光電変換素子の詳細を
図面に示す実施例に基づいて説明する。図１は、本実施
例の断面図であり、同図中１１は光電変換素子を示して
いる。この光電変換素子１１は、ガラスなどの絶縁性基
板１２の上に作成されている。まず、絶縁性基板１２の
上に例えばクロム（Ｃｒ）膜でなる下部ゲート電極１３
Ａが形成されている。また、その上にはシリコン窒化膜
（ＳｉＮ）でなる下部ゲート絶縁膜１４が形成されてい
る。この下部ゲート絶縁膜１４の上には、半導体層とし
て、微結晶シリコン膜１５とイントリンシックのａ−Ｓ
ｉ膜１６とが積層されてパターン形成されている。さら
に、ａ−Ｓｉ膜１６のゲート長方向の両わきには、ソー
ス・ドレインとしての例えばＮ型不純物がドープされた
ドープトａ−Ｓｉ膜１７がそれぞれ積層されている。そ
して、このドープトａ−Ｓｉ膜１７のそれぞれの上に
は、例えばクロム膜でなるソース・ドレイン電極膜１８
が形成されている。ここまでの構成では、微結晶シリコ
ン膜１５とａ−Ｓｉ膜１６とでなる半導体層に下部ゲー
ト絶縁膜１４を介して下部ゲート電極１３Ａが設けられ
た逆スタガー型の薄膜トランジスタが形成されている。
そして、ソース・ドレイン電極膜１８が形成された構造
の上には、例えばシリコン窒化膜でなる上部ゲート絶縁
膜１９が形成されている。さらに、この上部ゲート絶縁
膜１９の上には、ＩＴＯ膜２０とＣｒ膜２１とを積層し
てパターン形成した上部ゲート電極２２が形成されてい
る。この上部ゲート電極２２に上部ゲート絶縁膜１９を
介して半導体層が形成された構造は、コプラナー型の薄
膜トランジスタを構成する。そして、全体にシリコン窒
化膜でなるオーバーコート膜２３が堆積されて、本実施
例の光電変換素子１１が構成されている。

【０００７】上記した構成の光電変換素子１１を動作す
る場合を以下に説明する。即ち、まず下部ゲート電極１
３Ａに正電圧、例えば＋１０Ｖを印加すると、この下部
ゲート電極１３Ａをゲート電極とするトランジスタにＮ
チャネルが形成される。ここで、ソース・ドレイン電極
間に正電圧、例えば、＋５Ｖを印加すると、ソース電極
側から電子が供給され、電流が流れる。この状態で、上
部ゲート電極２２に、下部ゲート電極１３Ａの電界によ
るチャネルを消滅させるレベルの負電圧、例えば、−２
０Ｖを印加すると、上部ゲート電極２２からの電界が下
部ゲート電極１３Ａの電界がチャネル層に与える影響を
減じる方向に働き、この結果、空乏層が半導体層（ａ−
Ｓｉ膜１６及び微結晶シリコン膜１５）の厚み方向に伸
び、Ｎチャネルをピンチオフする。このとき、上部ゲー
ト電極２２側から照射光が照射されると、半導体層の上
部ゲート電極２２側（ａ−Ｓｉ膜１６）に電子−正孔対
が誘起される。上部ゲート電極２２に、−２０Ｖが印加
されているため、誘起された正孔は、チャネル領域に蓄
積され、上部ゲート電極２２の電界を打ち消す。このた
め、半導体層のチャネル領域にＮチャネルが形成され、
電流が流れる。ソース・ドレイン電極間に流れる電流
（以下ドレイン電流Ｉ_DSと称する）は、照射光Ａの光量
に応じて変化する。

【０００８】このように、光電変換素子は、上部ゲート
電極２２からの電界が下部ゲート電極１３Ａからの電界
によるチャネル形成に対してそれを妨げる方向に働くよ
うに制御し、Ｎチャネルをピンチオフするものであるか
ら、光無照射時に流れるドレイン電流を極めて小さく、
例えば、１０^-14Ａ程度にすることができる。その結
果、光電変換素子は、光照射時のドレイン電流Ｉ_DSと光
無照射時のドレイン電流Ｉ_DSとの差を充分大きくするこ
とができる。また、このときの下部ゲート電極１３Ａを
ゲート電極とするトランジスタの増幅率は、照射された
光量によって変化し、Ｓ／Ｎ比を大きくすることができ
る。さらに、光電変換素子１１は、下部ゲート電極１３
Ａに、正電圧を印加していないときには、下部ゲート電
極１３Ａをゲート電極とするトランジスタにチャネルが
形成されず、光照射を行っても、ドレイン電流Ｉ_DSが流
れず、非選択状態とすることができる。即ち、光電変換
素子１１は、下部ゲート電極１３Ａに印加する電圧（下
部ゲート電圧Ｖ_BG）を制御することにより、選択状態
と、非選択状態とを制御することができる。また、この
非選択状態において、上部ゲート電極２２に０Ｖを印加
すると、半導体層と上部ゲート絶縁膜１９との間のトラ
ップ準位から正孔を吐き出させてリセットすることがで
きる。

【０００９】特に、本実施例では、図１に示すように光
照射による受光面側にａ−Ｓｉ膜１６を成膜し、下部ゲ
ート電極１３Ａ側のチャネルが形成される半導体層を微
結晶シリコン膜１５とした。このため、受光面側に存在
するａ−Ｓｉ膜１６が分光特性を高める作用がある。ま
た、チャネルを形成する層を微結晶シリコン膜で構成す
ることにより、下部ゲート電極１３Ａをゲート電極とす
る薄膜トランジスタのオン電流を大きくとることが可能
になる。このように構成することにより、高性能の光電
変換素子を実現することが可能となる。

【００１０】次に、本実施例の光電変換素子の製造方法
を説明する。まず、ガラスでなる絶縁性基板１２の上
に、スパッタ法によりＣｒ膜１３を例えば膜厚が１００
０Åになるように成膜する。次に、このＣｒ膜１３の上
にフォトリソグラフィー技術によりレジストマスク（図
示省略する）をパターニングし、その後ウェットエッチ
ングを行って、図２（Ａ）に示すような下部ゲート電極
１３Ａを形成する。次いで、図２（Ｂ）に示すように絶
縁性基板１２の上に下部ゲート電極１３Ａを形成した構
造の上にＳｉＮでなる下部ゲート絶縁膜１４、微結晶シ
リコン膜１５、ａ−Ｓｉ膜１６、ドープトａ−Ｓｉ膜１
７の４層をプラズマＣＶＤ法にて連続的に堆積させる。
これらの膜の膜厚は、下部ゲート絶縁膜１４が２０００
Å、微結晶シリコン膜１５が３００Å、ａ−Ｓｉ膜１６
が５００Å、ドープトａ−Ｓｉ膜１７が２５０Åになる
ように設定した。本実施例では、これら４層の成膜が、
プラズマＣＶＤ装置のチャンバ内を移送することにより
真空を破ることなく連続的に行えるため、プロセスの能
率を大幅に向上することができる。特に、本実施例で微
結晶シリコン膜１５とａ−Ｓｉ膜１６とでなる半導体層
を連続的に形成できるため、両者の膜どうしの界面の膜
質を良好にすることができる。本実施例で形成した微結
晶シリコン膜１５とａ−Ｓｉ膜１６とのそれぞれの成膜
条件は以下の通りである。なお、下部ゲート絶縁膜１４
やドープトａ−Ｓｉ膜１７の成膜条件は通常用いられる
条件でよい。

【００１１】（微結晶シリコン膜の成膜条件）ガス及びその流量比…シラン（ＳｉＨ4）／水素（Ｈ2）
≦０．０１温度…４００°Ｃ以下圧力…０．１〜１．０ＴｏｒｒＲＦ周波数…１３．５６ＭＨｚ（ａ−Ｓｉ膜の成膜条件）ガス及びその流量比…ＳｉＨ4／Ｈ2＝０．０１〜０．５温度…４００°Ｃ以下圧力…０．１〜１．０ＴｏｒｒＲＦ周波数…１３．５６ＭＨｚ次に、連続的に成膜した４層の最上層であるドープトａ
−Ｓｉ膜１７の上に、Ｃｒ膜でなるソース・ドレイン電
極膜１８をスパッタ法にて、膜厚が５００Åとなるよう
に成膜する。

【００１２】その後、フォトリソグラフィー技術を用い
てソース・ドレインを残すためのレジストパターンを形
成する。このレジストパターンをマスクとして用いて、
ドライエッチングを行い、図２（Ｃ）に示すように、ソ
ース・ドレイン電極膜１８とドープトａ−Ｓｉ膜１７を
加工する。このとき、ドライエッチングによりａ−Ｓｉ
膜１６にオーバーエッチをかけ、確実にソース・ドレイ
ン電極膜１８とドープトａ−Ｓｉ膜１７がソース側とド
レイン側とで分離するようにする。なお、このオーバー
エッチの量は、ａ−Ｓｉ膜１６の残膜が７００〜１００
０Å程度になるように、ナノスペックで膜厚をモニタす
る。

【００１３】次に、またフォトリソグラフィー技術を用
いてレジストパターン（図示省略する）を形成後、図３
（Ａ）に示すように、ドライエッチングにてチャネル半
導体層領域を残してａ−Ｓｉ膜１６及び微結晶シリコン
膜１５をエッチングする。その後、レジストパターンを
除去するために、Ｏ2アッシングを行う。次いで、ソー
ス−ドレイン間のａ−Ｓｉ膜表面をアンモニア（ＮＨ
3）で３０秒間の表面処理を行った後、図３（Ｂ）に示
すように全面にＳｉＮ膜でなる上部ゲート絶縁膜１９を
プラズマＣＶＤ法にて膜厚が例えば２０００Åになるよ
うに堆積させる。

【００１４】その後、図３（Ｃ）に示すように、上部ゲ
ート絶縁膜厚１９の上にＩＴＯ膜２０をスパッタ法にて
堆積させた後、図４（Ａ）に示すようにＩＴＯ膜２０の
上に、このＩＴＯ膜２０を補強するためのＣｒ膜２１を
スパッタ法にて例えば膜厚５００Åになるように成膜す
る。次に、図４（Ｂ）に示すように、これらＩＴＯ膜２
０及びＣｒ膜２１をパターニングして上部ゲート電極２
２に加工した後、ＳｉＮ膜でなるオーバーコート膜２３
をプラズマＣＶＤ法にて堆積させることにより、本実施
例の光電変換素子１１が完成する。本実施例では、下部
ゲート絶縁膜１４、微結晶シリコン膜１５、ａ−Ｓｉ膜
１６、ドープトａ−Ｓｉ膜１７がプラズマＣＶＤの成膜
条件を変えるだけで連続的に成膜できるため、プロセス
を簡略化することができる。

【００１５】以上、実施例について説明したが、本発明
はこれに限定されるものではなく、構成の要旨に付随す
る各種の設計変更が可能である。例えば、上記実施例で
は上部ゲート電極２２側にａ−Ｓｉ膜１６を成膜して、
このａ−Ｓｉ膜１６が受光面側となるようにしたが、下
部ゲート電極１３Ａ側にａ−Ｓｉ膜を成膜して下方から
受光する構成としてもよい。また、上記実施例で用いた
ゲート材料や絶縁膜材料は適宜変更が可能である。

【００１６】

【発明の効果】以上の説明から明らかなように、この発
明によれば、半導体層が２層構造であり、受光面側にａ
−Ｓｉ膜を配し、半導体層のチャネルが形成される側に
微結晶シリコン膜を配したことにより、分光特性が良好
で、オン電流を大きくとれる効果がある。また、ａ−Ｓ
ｉ膜と微結晶シリコン膜とは連続的に形成できるため、
プロセスを簡略化する効果がある。

【図面の簡単な説明】

【図１】本発明に係る光電変換素子の実施例を示す断面
図。

【図２】（Ａ）〜（Ｃ）は本発明の実施例の工程を示す
断面図。

【図３】（Ａ）〜（Ｃ）は本発明の実施例の工程を示す
断面図。

【図４】（Ａ）及び（Ｂ）は本発明の実施例の工程を示
す断面図。

【図５】従来の光電変換素子の断面図。

【符号の説明】

１２絶縁性基板１３Ａ下部ゲート電極１４下部ゲート絶縁膜１５微結晶シリコン膜１６ａ−Ｓｉ膜１７ドープトａ−Ｓｉ膜１８ソース・ドレイン電極膜１９上部ゲート絶縁膜２０ＩＴＯ膜２１Ｃｒ膜２２上部ゲート電極

Claims

【特許請求の範囲】

【請求項１】半導体層及びソース・ドレインを挟んで
その両側にそれぞれゲート絶縁膜を介して該半導体層と
対向するゲート電極を持つ光電変換素子において、前記半導体層が、微結晶シリコン膜と非晶質シリコン膜
との２層を有し、該半導体層の受光面側に非晶質シリコ
ン膜が形成され、該半導体層のチャネルが形成される側
に微結晶シリコン膜が形成されることを特徴とする光電
変換素子。
【請求項２】前記受光面側のゲート絶縁膜及びゲート
電極は透明性を有することを特徴とする光電変換素子。