JP2009071288A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2009071288A
JP2009071288A JP2008204368A JP2008204368A JP2009071288A JP 2009071288 A JP2009071288 A JP 2009071288A JP 2008204368 A JP2008204368 A JP 2008204368A JP 2008204368 A JP2008204368 A JP 2008204368A JP 2009071288 A JP2009071288 A JP 2009071288A
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
microcrystalline
film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008204368A
Other languages
English (en)
Other versions
JP5779309B2 (ja
JP2009071288A5 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Makoto Furuno
誠 古野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008204368A priority Critical patent/JP5779309B2/ja
Publication of JP2009071288A publication Critical patent/JP2009071288A/ja
Publication of JP2009071288A5 publication Critical patent/JP2009071288A5/ja
Application granted granted Critical
Publication of JP5779309B2 publication Critical patent/JP5779309B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Abstract

【課題】微結晶半導体でなるチャネル形成領域を有する薄膜トランジスタの電気特性を向上させる。
【解決手段】ゲート電極と、ゲート電極上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられ微結晶半導体でなる第１の半導体層と、第１の半導体層上に設けられ非晶質半導体を有する第２の半導体層と、第２の半導体層上に設けられたソース領域およびドレイン領域とを薄膜トランジスタに設ける。第１の半導体層には、オン状態でチャネルが形成され、アクセプタとなる不純物元素を含んでいる。第１の半導体層を構成する微結晶半導体層はプラズマ励起化学気相成長法に形成される。微結晶半導体層の形成では、周波数の異なる２以上の高周波電力によりプロセスガスを励起する。
【選択図】図１

Description

本発明は、薄膜トランジスタを有する半導体装置の作製方法に関する。
絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（以下、「ＴＦＴ」という。）を作製する技術が知られている。ＴＦＴの構造は、大きく２種類に分類できる。１つはチャネル形成領域の上にゲート電極が形成されているトップゲート型であり、もう１つはチャネル形成領域の下にゲート電極が形成されるボトムゲート型である。ＴＦＴは集積回路やアクティブマトリクス型液晶表示装置のような電子デバイスに広く応用されている。アクティブマトリクス型液晶表示装置では、画素のスイッチング素子として、薄膜トランジスタが用いられている。この薄膜トランジスタの半導体薄膜には、非晶質シリコン膜、多結晶シリコン膜、微結晶シリコン膜などが用いられている。
薄膜トランジスタに用いられる非晶質シリコン膜は、一般的にプラズマ励起化学気相成長法で形成される。また、多結晶シリコン膜は、プラズマ励起化学気相成長法（以下、「ＰＥＣＶＤ法」と記す。）で非晶質シリコン膜を形成し、非晶質シリコン膜を結晶化することで形成される。代表的な結晶化方法としては、エキシマレーザビームを光学系により線状に加工し、線状ビームを走査させながら、非晶質シリコン膜に照射する方法がある。
また、本願出願人は、半導体薄膜にセミアモルファス半導体膜を用いた薄膜トランジスタを開発している（特許文献１、特許文献２および特許文献３参照）。
また、微結晶シリコン膜はＰＥＣＶＤ法などの化学気相成長法（以下「ＣＶＤ法」という）、スパッタ法などの物理気相成長法（以下「ＰＶＤ法」という）で形成することができるが、非特許文献１のように、非晶質シリコン膜を結晶化することで、微結晶シリコン膜を形成することができる。非特許文献１の結晶化方法は次の通りである。非晶質シリコン膜を形成した後、その上面に金属膜を形成する。ダイオードレーザから発振された波長８００ｎｍのレーザビームを金属膜に照射する。金属膜は光を吸収し加熱される。そして、金属膜からの伝導加熱により非晶質シリコン膜が加熱され、微結晶シリコン膜に改質される。金属膜は、光エネルギーを熱エネルギーに変換するためのものである。この金属膜は、薄膜トランジスタの作製過程で除去される。
特開平４−２４２７２４号公報 特開２００５−４９８３２号公報 米国特許５，５９１，９８７号明細書 Ｔｏｓｈｉａｋｉ Ａｒａｉ、他１３名、「Ｍｉｃｒｏ Ｓｉｌｉｃｏｎ Ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ Ａｃｔｉｖｅ Ｍａｔｒｉｘ ＯＬＥＤ Ｄｉｓｐｌａｙ」、ＳＯＣＩＥＴＹ ＦＯＲ ＩＮＦＯＲＭＡＴＩＯＮ ＤＩＳＰＬＡＹ ２００７ ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＳＹＭＰＯＳＩＵＭ ＤＩＧＥＳＴ ＯＦ ＴＥＣＨＮＩＣＡＬ ＰＡＰＥＲＳ、ｐ．１３７０−１３７３
ボトムゲート型のＴＦＴは、ゲート絶縁層を形成した後、チャネル形成領域を構成するための半導体膜が形成される。高スループットで、大面積の基板に形成できることから、この半導体膜の形成方法には、ＰＥＣＶＤ法が用いられている。
微結晶半導体膜を用いたボトムゲート型ＴＦＴの電界効果移動度を高くするには、微結晶半導体膜の結晶性を向上させればよい。微結晶半導体膜のキャリアの経路はゲート絶縁層との界面近傍にあるため、ＰＥＣＶＤ法で、堆積初期の段階で、結晶性の高い微結晶半導体膜を堆積できることが求められている。
上述した課題に鑑み、本発明は、微結晶半導体層を有し、その電界効果移動度を向上させた薄膜トランジスタを有する半導体装置の作製方法を提供することを課題の一とする。
本発明の１つは、ゲート電極、チャネル形成領域、ソース領域およびドレイン領域を含む薄膜トランジスタを有する半導体装置の作製方法である。作製される薄膜トランジスタは、ゲート電極と、ゲート電極上に形成されたゲート絶縁層と、ゲート絶縁層上に設けられ、アクセプタ不純物元素および酸素を含む微結晶半導体でなり、かつチャネル形成領域を含む第１の半導体層と、ゲート絶縁層上に設けられ、非晶質半導体でなる第２の半導体層と、第２の半導体層上に設けられたソース領域またはドレイン領域を含む一対の第３の半導体層とを有する。さらに、第１の半導体層を形成する工程は、アクセプタ不純物元素を含むドーパントガスを含むプロセスガスを用いて、プラズマ励起化学気相成長法により、アクセプタ不純物元素を含む微結晶半導体層を形成し、微結晶半導体層を形成するためのプロセスガスに周波数の異なる２以上の高周波電力を供給してプラズマを生成することを含む。
アクセプタ不純物元素を含む微結晶半導体層を形成することで、薄膜トランジスタのしきい値電圧を制御することができる。アクセプタ不純物元素の添加はｎ型の薄膜トランジスタに有効である。例えば、ドーパントガスに、トリメチルボロン、Ｂ２Ｈ６、ＢＦ３、ＢＣｌ３、およびＢＢｒ３から選ばれるガスを用いることができ、アクセプタ不純物元素として、ボロンが微結晶半導体層に添加される。
微結晶半導体層の形成に、周波数の異なる高周波電力をプロセスガスに供給することで、プラズマの高密度化が実現できる。そのため、結晶性の高い微結晶半導体層が形成される。すなわち、本発明により、電界効果移動度の高い薄膜トランジスタを有する半導体装置の作製方法を提供することができる。
以下に、本発明を説明する。本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨およびその範囲から逸脱することなく、その形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は実施形態の記載内容に限定して解釈されるものではない。また、異なる図面間で同じ参照符号が付されている要素は同じ要素を表しており、材料、形状、作製方法などについて繰り返しになる説明は省略している。
（実施形態１）
本実施形態では、本発明のボトムゲート型ＴＦＴの構成、およびその作製方法について説明する。本実施形態では、チャネルエッチ構造のＴＦＴの構成およびその作製方法について説明する。
図１は、ＴＦＴの構成の一例を示す断面図であり、図２は、その上面図である。図２のＸ１−Ｘ２切断線に沿った断面が図１に図示されている。
ＴＦＴは、基板１００上に形成され、基板側から、第１の導電層１０１、絶縁層１０２、第１の半導体層１０３、第２の半導体層１０４、２つの第３の半導体層１０５−１、１０５−２が積層されている。第１の導電層１０１は、ＴＦＴのゲート電極を構成する導電層である。絶縁層１０２はＴＦＴのゲート絶縁層を構成する。第１の半導体層はアクセプタとなる不純物元素を含む微結晶半導体でなり、ＴＦＴのチャネル形成領域を含む半導体層である。第２の半導体層１０４は非晶質半導体でなる。一対の第３の半導体層１０５−１、１０５−２は、それぞれ、ｎ型またはｐ型の半導体でなり、ソース領域またはドレイン領域として機能する。
第１の半導体層１０３は、代表的には微結晶シリコン層であり、第２の半導体層１０４は、代表的には非晶質シリコン層である。また第３の半導体層１０５−１、１０５−２は、微結晶シリコン層または非晶質シリコン層である。第１の半導体層１０３は、結晶性に短距離秩序を持ち微結晶半導体層でなり、粒径が０．５ｎｍ以上２０ｎｍ以下の微細な結晶粒が非晶質半導体中に分散して存在している半導体層である。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルのピークが単結晶シリコンを示す５２０．６ｃｍ−１よりも低波数側にシフトしている。微結晶シリコンのラマンスペクトルのピークは、代表的には４８１ｃｍ−１以上５２０．６ｃｍ−１以下の範囲に存在している。第１の半導体層１０３には、未結合手（ダングリングボンド）を終端するために、水素またはハロゲンを少なくとも１原子％またはそれ以上含ませることが好ましい。さらに、第１の半導体層１０３を構成する微結晶シリコンは格子歪みを有してもよい。ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて、さらに格子歪みを助長させることで、安定性が増し良好な微結晶半導体が得られる。
ＴＦＴには、ソース電極またドレイン電極として機能する一対の第２の導電層１０６−１、１０６−２が電気的に接続されている。第３の半導体層１０５−１、１０５−２上に、それぞれ、第２の導電層１０６−１、１０６−２が形成されている。また、ＴＦＴは、パッシベーション膜として機能する絶縁層１０８に覆われている。
また、第１の半導体層１０３は微結晶半導体で構成され、第２の半導体層１０４は、非晶質半導体で構成される。非晶質半導体は微結晶半導体よりもバンドギャップが大きく、抵抗が大きい。例えば、微結晶シリコンのバンドギャップは１．１ｅＶ〜１．５ｅＶ程度であり、非晶質シリコンのバンドギャップは１．６〜１．８ｅＶ程度である。また非晶質半導体は、キャリア移動度が低く、微結晶半導体の１／５〜１／１０である。第１の半導体層１０３を微結晶半導体層で構成する微結晶半導体によりチャネル形成領域が構成される。また、第２の半導体層１０４は高抵抗領域として機能し、オフ状態でのリーク電流の低減、ＴＦＴの劣化抑制の効果が得られる。
次に、ＴＦＴの動作について説明する。ここでは、ＴＦＴが、第３の半導体層１０５−１、１０５−２がｎ型半導体層で構成されたｎチャネル型ＴＦＴであり、第３の半導体層１０５−１がソース領域であり、第３の半導体層１０５−２がドレイン領域の場合を想定する。
第１の導電層１０１に、しきい値電圧値以上の電圧を印加して、ＴＦＴをオン状態にすると、第１の半導体層１０３にチャネルが形成され、キャリア（この場合は電子）が第３の半導体層１０５−１（ソース領域）から、第２の半導体層１０４および第１の半導体層１０３を通り、第３の半導体層１０５−２（ドレイン領域）に移動する。すなわち、第３の半導体層１０５−２から第３の半導体層１０５−１へと電流が流れる。
第１の半導体層が微結晶半導体でなるため、チャネルが非晶質半導体でなるＴＦＴよりも、図１、図２のＴＦＴは電界効果移動度が高く、かつオン状態で流れる電流も高くなる。これは、微結晶半導体のほうが非晶質半導体よりも、結晶性が高いため、抵抗が低くなるからである。なお、結晶性とは、固体を構成する原子配列の規則性の度合いを表現するものである。結晶性を評価する方法として、ラマン分光法、Ｘ線回折法などがある。
なお、微結晶半導体膜は、価電子制御を目的とした不純物元素を意図的に添加しないときは、真性半導体膜ではなく、弱いｎ型の電気伝導性を示す半導体膜となる。その理由は、微結晶半導体膜に未結合手や欠陥があるため、自由電子が半導体に生じるからである。さらに、微結晶半導体膜を弱いｎ型とする原因の１つに、酸素が含まれることにある。
ＴＦＴを作製する工程では、気密性が保たれた反応室内で、ＣＶＤ法またはＰＶＤ法で基板上に微結晶半導体膜成長させているが、大気成分の酸素が全く取り込まれないように基板上に微結晶半導体膜を成長させることは非常に困難であり、１×１０１７ａｔｏｍｓ／ｃｍ３以上の酸素が膜に混入してしまう。酸素が混入すると、微結晶半導体膜の結晶に欠陥が生じ、その欠陥により自由電子が生ずる。すなわち、微結晶半導体膜に対して、酸素はドナー不純物元素として働いている。
よって、薄膜トランジスタのチャネル形成領域として機能する第１の半導体層１０３には、アクセプタとなる不純物元素を添加し、実質的に真性半導体膜となるようにすることが好ましい。アクセプタとなる不純物元素を第１の半導体層１０３に添加することで、ＴＦＴのしきい値電圧を制御することが可能となる。その結果、同一基板上にｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴを形成した場合、双方のＴＦＴともエンハンスメント型のトランジスタとすることができる。なお、ｎチャネル型ＴＦＴをエンハンスメント型のトランジスタとするには、第１の半導体層１０３の導電型を真性または弱いｐ型とすればよい。
第４族元素でなる微結晶半導体膜の場合、アクセプタとなる不純物元素は代表的には、ボロンである。第１の半導体層１０３を真性半導体または弱いｐ型の導電性を示す半導体とするためには、第１の半導体層１０３のアクセプタ不純物元素の濃度は、１×１０１４〜６×１０１６ａｔｏｍｓ／ｃｍ３とするとよい。また酸素はドナー不純物元素として機能するだけでなく、半導体膜を酸化してＴＦＴの電界効果移動度を低下させる原因となるため、第１の半導体層１０３の酸素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下が好ましく、５×１０１７ａｔｏｍｓ／ｃｍ３以下がより好ましい。
第１の導電層１０１の電位をしきい値電圧値よりも低くすることで、ＴＦＴはオフ状態となる。オフ状態ではＴＦＴのソース領域とドレイン領域間に電流が流れないことが理想的である。オフ状態でソース領域とドレイン領域間を流れる電流はリーク電流と呼ばれる。図１、図２に示すような第１の半導体層１０３と第２の半導体層１０４が積層された半導体膜を有するＴＦＴは、オフ状態では、第１の導電層１０１が作る電界の作用により、その半導体膜上部がリーク電流を発生するキャリアの経路となる。そこで、ＴＦＴの半導体膜において、リーク電流が流れやすい部分を、非晶質半導体でなる第２の半導体層１０４で構成することで、微結晶半導体でなるチャネル形成領域を有するＴＦＴのリーク電流を低減することができる。
つまり、図１、図２に示すＴＦＴは、チャネル形成領域が形成される半導体膜を、ゲート電極側（ゲート絶縁層側）を微結晶半導体層、ソース領域およびドレイン領域と接する側を非晶質半導体層とすることで、オン状態で流れる電流を大きくし、かつオフ状態で流れる電流を小さくすることができる。
第２の半導体層１０４はバッファー層として機能する。チャネル形成される第１の半導体層１０３の酸化を防止する役割を果たす。第１の半導体層１０３の酸化を防止することで、ＴＦＴの電界効果移動度が低下することを防止できる。よって、チャネル形成領域を含む第１の半導体層１０３を薄く形成することができる。第１の半導体層１０３の厚さは５ｎｍよりも厚ければよく、その膜厚は５０ｎｍ以下が好ましく、２０ｎｍ以下がより好ましい。
また、第１の半導体層１０３と一対の第３の半導体層１０５−１、１０５−２（ソース領域およびドレイン領域）の間に、非晶質半導体でなる第２の半導体層１０４を形成することで、ＴＦＴの絶縁耐圧性を向上させことができるため、ＴＦＴの劣化が抑制され、ＴＦＴの信頼性を向上させることができる。
また、第１の半導体層１０３と一対の第３の半導体層１０５−１、１０５−２（ソース領域およびドレイン領域）の間に、非晶質半導体でなる第２の半導体層１０４を形成することで、寄生容量を低減することができる。
第２の半導体層１０４は、凹部１０４ａが形成されているが、第３の半導体層１０５−１、１０５−２と重なる部分の厚さは、第１の半導体層１０３よりも厚く、１００ｎｍ以上５００ｎｍ以下とすることができる。その厚さは、２００ｎｍ以上３００ｎｍ以下が好ましい。ゲート電極に高い電圧（例えば１５Ｖ程度）を印加してＴＦＴを動作させるような場合でも、第２の半導体層１０４を１００ｎｍ以上５００ｎｍ以下と厚く形成することで、ＴＦＴが劣化することを抑制することができる。
また、非晶質半導体でなる第２の半導体層１０４を形成することで、ＴＦＴの電気的特性を向上させ、かつ信頼性を向上させることが、半導体膜の酸化による薄膜トランジスタの電気特性の低下、薄膜トランジスタの寄生容量の増大、および、高電圧を印加した際の薄膜トランジスタの劣化を抑制しつつ、チャネル形成領域となる第１の半導体層１０３の薄膜化が可能となる。
次に、図３および図４を参照して、図１、図２の薄膜トランジスタの作製方法を説明する。
まず、基板１００を用意する。基板１００は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板などを用いることができる。また、ステンレス合金などの金属基板の表面に絶縁膜を設けた基板を適用してもよい。
次に、基板１００上に第１の導電層１０１を形成する（図３（Ａ）参照）。まず、チタン、モリブデン、クロム、タンタル、タングステン、アルミニウムなどの金属またはこれらの金属を含む合金から選択される導電性材料でなる単層構造または積層構造の導電膜を形成する。この導電膜の形成には、スパッタ法や真空蒸着法を用いることができる。そして、当該導電膜上にフォトリソグラフィ技術またはインクジェット法によりマスクを形成し、当該マスクを用いて導電膜をエッチングすることで、所定の形状を有する第１の導電層１０１が形成される。
また、エッチング処理を行わないで第１の導電層１０１を形成することが可能である。銀、金、銅などの導電性ナノペーストをインクジェット法により、所定の形状になるように吐出し、しかる後焼成して、所定の形状を有する第１の導電層１０１を形成することもできる。なお、第１の導電層１０１の密着性向上、および金属元素の拡散を防ぐバリア層として、金属の窒化物膜を、基板１００および第１の導電層１０１の間に設けることもできる。バリア層は、チタン、モリブデン、クロム、タンタル、タングステン、またはアルミニウムの窒化物膜で形成することができる。
第１の導電層１０１上には半導体膜や配線を形成するので、これらの段切れ防止のため、第１の導電層１０１の端部がテーパー状になるように加工することが望ましい。図３では、第１の導電層１０１の端部をテーパー状に加工している。
次に、絶縁層１０２、第１の半導体層１０３を構成する微結晶半導体層１２３、非晶質半導体層１２４、および、ｎ型またはｐ型の半導体層１２５の順に、各層を第１の導電層１０１上に形成する（図３（Ｂ）参照）。微結晶半導体層１２３の厚さは５ｎｍよりも厚ければよく、その膜厚は、５０ｎｍ以下、好ましくは２０ｎｍ以下である。非晶質半導体層１２４は、１００ｎｍ以上５００ｎｍ以下、好ましくは２００ｎｍ以上３００ｎｍ以下の厚さで形成する。
絶縁層１０２、微結晶半導体層１２３、非晶質半導体層１２４、ｎ型またはｐ型の半導体層１２５は、連続的に形成することが好ましい。すなわち、絶縁層１０２を形成した後、基板１００を大気に触れさせることなく、半導体層１２３〜１２５を連続成膜する。このように形成することで、酸素、窒素などの大気成分元素、大気中に浮遊する汚染不純物元素で各層の界面で汚染されることを防止できるため、電気特性のＴＦＴごとのばらつきを低減することができる。
絶縁層１０２は酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜で形成することができる。これらの絶縁膜は、それぞれ、ＣＶＤ法やスパッタ法で形成することができる。ＣＶＤ法でこれらの絶縁膜を形成する場合、ＰＥＣＶＤ法が好ましく、特に周波数が１ＧＨｚ以上のマイクロ波でプロセスガスを励起してプラズマを生成することが好ましい。マイクロ波励起のプラズマを用いて気相成長させた酸化窒化シリコン膜、窒化酸化シリコン膜は、絶縁耐圧が高いため、ＴＦＴの信頼性を向上させることができる。
なお、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、濃度範囲として酸素が５５〜６５原子％、窒素が１〜２０原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、濃度範囲として酸素が１５〜３０原子％、窒素が２０〜３５原子％、Ｓｉが２５〜３５原子％、水素が１５〜２５原子％の範囲で含まれるものをいう。
絶縁層１０２は単層構造、積層構造とすることができる。例えば、絶縁層１０２を２層構造とする場合は、下層を酸化シリコン膜または酸化窒化シリコン膜で形成し、上層を窒化シリコン膜または窒化酸化シリコン膜で形成する。３層構造とする場合は、基板１００側の層を窒化シリコン膜または窒化酸化シリコン膜で形成し、中央の層を酸化シリコン膜または酸化窒化シリコン膜で形成し、微結晶半導体層１２３側の層を窒化シリコン膜または窒化酸化シリコン膜で形成することができる。
微結晶半導体層１２３は、結晶性に短距離秩序を持ち、粒径が０．５ｎｍ以上２０ｎｍ以下の微細な結晶粒が非晶質半導体中に存在している半導体層である。
微結晶半導体層は、ＰＥＣＶＤ法で形成される。プロセスガスには、シリコンソースガスの他、水素を混合することができる。また、プロセスガスにヘリウム、アルゴン、クリプトン、ネオンなどの希ガスを混合することができる。プロセスガス中のヘリウム、アルゴン、クリプトン、ネオンなどの希ガスの濃度を調節することで、微結晶半導体層１２３にこれらの希ガス元素を添加することができる。
また、ハロゲン元素を組成とする物質の気体（Ｆ２、Ｃｌ２、Ｂｒ２、Ｉ２、ＨＦ、ＨＣｌ、ＨＢｒ、ＨＩなど）をプロセスガスに混合すること、または、組成にハロゲンを含むシリコンソースガス（ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４など）を用いることで、微結晶半導体層１２３にハロゲンを添加することができる。例えば、ＳｉＦ４を用いる場合は、シリコンソースガスとしては、ＳｉＦ４とＳｉＨ４の混合ガスを用いることが望ましい。
また、微結晶半導体層１２３には、アクセプタ不純物元素を添加し、真性半導体層、または弱いｎ型の半導体層とする。微結晶半導体層１２３のアクセプタ不純物元素の濃度は、例えば１×１０１４〜６×１０１６ａｔｏｍｓ／ｃｍ３とするとよい。微結晶半導体層１２３をＣＶＤ法で形成する場合は、プロセスガスにアクセプタ不純物元素を含むドーパントガスを混合する。微結晶半導体層１２３中のアクセプタ不純物元素の濃度は、ドーパントガスの分圧で調節することができる。ドーパントガスの分圧は、反応室に供給する際のドーパントガスの流量およびその希釈率で調節することができる。例えば、雰囲気の圧力が１５０Ｐａ±２０Ｐａ程度の場合、ドーパントガスの分圧は１×１０−８Ｐａ以上１×１０−５Ｐａ以下とするとよい。
アクセプタ不純物元素は、代表的にはボロンである。アクセプタ不純物元素を含むドーパントガスには、Ｂ２Ｈ６、ＢＦ３、ＢＣｌ３、ＢＢｒ３、トリメチルボロン（Ｂ（ＣＨ３）３）などから選ばれるガスを用いることができる。Ｂ２Ｈ６は吸着しやすく、プラズマクリーニングで反応室からの除去が困難である。トリメチルボロン（以下、「ＴＭＢ」と記す）は、プラズマクリーニングでＢ２Ｈ６よりも反応室から除去しやすいという利点がある。また、ＴＭＢはＢ２Ｈ６よりも分解しにくいため、保存期間が長いという長所もある。
微結晶半導体層１２３として微結晶シリコン膜を形成する場合、プロセスガスには、少なくとも、シリコンソースガス、ドーパントガスおよび水素が含まれる。水素の代わりにヘリウムなどの希ガスを混合することができる。微結晶シリコン膜を形成するには、シリコンソースガスの分圧に対する水素の分圧比（水素／シリコンソースガス）が５０以上であることが好ましく、その分圧比５０以上２０００以下とすることができる。分圧比を大きくすることで、シリコン膜の成長速度が下がるため、結晶核を発生しやすくなり、膜が微結晶化する。基板の加熱温度は１００℃以上３００℃以下とすることができる。また、雰囲気の圧力を１００Ｐａ以上３００Ｐａ以下とすることができる。
また、微結晶半導体層１２３の酸素濃度は１×１０１９ａｔｏｍｓ／ｃｍ３以下が好ましく、５×１０１８ａｔｏｍｓ／ｃｍ３以下がより好ましい。酸素を減らすには、基板１００に吸着する酸素を減らす、また微結晶半導体層１２３を形成する反応室内にリークする空気の量を減らす、および、微結晶半導体層１２３の成膜速度を上げることにより、成膜時間を短くするなどの方法がある。
微結晶半導体層１２３を形成するために、周波数の異なる高周波電力をプロセスガスに供給し、プロセスガスを励起させる。ＰＥＣＶＤ装置の電極に周波数の異なる２以上の高周波電力を供給することで、周波数の異なる高周波電力をプロセスガスに供給することができる。このことにより、プロセスガスを励起してプラズマを生成して、微結晶半導体層１２３を形成する。なお、周波数が異なると、波長が異なる。
電極に印加される高周波電力は少なくとも２種類ある。１つは表面定在波効果が現れない周波数帯の電力である。その波長は概ね１０ｍ以上である。もう１つは、もう一方の高周波電力よりも波長が短い高周波電力である。ＰＥＣＶＤ装置の電極に、このような２種類の高周波電力を重畳して印加することで、プラズマの高密度化を図ることができる。また、プラズマ表面定在波効果が抑制されるため、プラズマの均一化を図ることができる。
図１９は複数の高周波電力が印加されるＰＥＣＶＤ装置の一構成例を示す。反応室５００はアルミニウム又はステンレスなど剛性のある素材で形成され、内部を真空排気できるように構成されている。反応室５００には第１の電極５０１と第２の電極５０２が備えられている。
第１の電極５０１には高周波電力供給手段５０３が連結され、第２の電極５０２は接地電位が与えられ、基板を載置できるように構成されている。第１の電極５０１は絶縁材５１６により反応室５００と絶縁分離され、高周波電力が漏洩しないように構成されている。なお、図１９では、第１の電極５０１と第２の電極５０２の構成は、容量結合型（平行平板型）の構成例を示しているが、異なる２以上の高周波電力を印加して反応室５００の内部にプラズマを生成できるものであれば、誘導結合型など他の構成を適用することもできる。
高周波電力供給手段５０３には、第１の高周波電源５０４と第２の高周波電源５０５、およびそれらに対応して第１の整合器５０６と第２の整合器５０７が含まれる。第１の高周波電源５０４と第２の高周波電源５０５から出力される高周波電力は、共に第１の電極５０１に供給される。第１の整合器５０６又は第２の整合器５０７の出力側には、一方の高周波電力が流入しないように帯域通過フィルタを設けてもよい。
第１の電極５０１はガス供給手段５０８にも連結されている。ガス供給手段５０８は、ＳｉＨ４など各種のガスが充填されるシリンダ５１０、圧力調整弁５１１、ストップバルブ５１２、マスフローコントローラ５１３などで構成されている。ＴＭＢや、ＰＨ３などのドーパントガスは、Ｈ２やＨｅなどのガスで希釈された状態でシリンダ５１０に充填されている。
反応室５００内において、第１の電極５０１は基板と対向する面がシャワー板状に加工され、その面に多数の細孔が設けられている。第１の電極５０１に供給される反応ガスは、内部の中空構造を通り、この細孔から反応室５００内に供給される。
第２の電極５０２には、基板加熱ヒータ５１４と、基板加熱ヒータ５１４の温度制御を行うヒータコントローラ５１５が設けられている。基板加熱ヒータ５１４は第２の電極５０２内に設けられる場合、熱伝導加熱方式が採用され、シースヒータなどで構成される。第１の電極５０１と第２の電極５０２の間隔は適宜変更できるように、第２の電極５０２の高さ調節ができるように可動式となる構成が含まれる。
反応室５００に接続される排気手段５０９は、真空排気の場合や、反応ガスを流す場合において、反応室５００内を所定の圧力に保持するように制御する機能が含まれている。
排気手段５０９の構成としては、バタフライバルブ５１７、コンダクタンスバルブ５１８、ターボ分子ポンプ５１９、ドライポンプ５２０などが含まれる。バタフライバルブ５１７とコンダクタンスバルブ５１８を並列に配置する場合には、バタフライバルブ５１７を閉じてコンダクタンスバルブ５１８を動作させることで、反応ガスの排気速度を制御して反応室５００の圧力を所定の範囲に保つことができる。また、コンダクタンスの大きいバタフライバルブ５１７を開くことで高真空排気が可能となる。
真空度として１０−５Ｐａよりも低い圧力の超高真空排気する場合には、クライオポンプ５２１を併用することが好ましい。微結晶半導体層１２３の酸素濃度を１×１０１７ａｔｏｍｓ／ｃｍ３以下とするには、微結晶半導体層１２３を形成する前に、反応室５００を超高真空まで排気することは有効である。なお、反応室５００の到達真空度を超高真空とするには、反応室５００の内壁を鏡面加工し、内壁からのガス放出を低減するためにベーキング用のヒータを設けることが効果的である。
第１の高周波電源５０４が供給する高周波電力は、概ね波長として１０ｍ以上の高周波が適用される。ＨＦ帯である３ＭＨｚから３０ＭＨｚ、代表的には１３．５６ＭＨｚの周波数の高周波電力が第１の高周波電源５０４から供給される。
第２の高周波電源５０５が供給する高周波電力は、その周波数がＶＨＦ帯にあり、概ね波長が１０ｍ未満である。具体的には、第２の高周波電源５０５からは３０ＭＨｚ〜３００ＭＨｚの高周波電力が供給される。
すなわち、第１の高周波電源５０４が供給する高周波の波長は、第１の電極５０１の１辺の長さの３倍以上を有する。第２の高周波電源５０５が供給する高周波の波長は、第１の高周波電源５０４が供給する高周波の波長よりも短い波長を適用する。表面定在波を引き起こさない高周波電力を第１の電極５０１に供給してプラズマを生成するとともに、ＶＨＦ帯に属する高周波電力を供給してプラズマの高密度化をすることで、結晶性の高い微結晶半導体層１２３を形成することが可能になる。また、長辺が２０００ｍｍを超える大面積基板に膜質の良い薄膜を均一な厚さで形成することが可能となる。
プロセスガスの励起は、周波数の異なる第１の高周波電力および第２の高周波電力を第１の電極５０１に重畳して印加することで行われる。第１の高周波電力の周波数は３ＭＨｚから３０ＭＨｚ、代表的には１３．５６ＭＨである。第２の高周波電力の周波数は、３０ＭＨｚより大きく３００ＭＨｚ程度までのＶＨＦ帯である。表面定在波の影響が出ない周波数帯の第１の高周波電力によってプロセスガス励起して、プラズマを生成するとともに、ＶＨＦ帯に属する第２の高周波電力もプロセスガスに供給することで、プラズマの高密度化ができる。さらに、表面定在波の影響が抑えられるため、長辺が２０００ｍｍを超える大面積基板上にも、均一な厚さで膜質の良い薄膜を形成することが可能となる。
プロセスガスにヘリウムを混合することができる。ヘリウムは２４．５ｅＶとすべての気体中で最も高いイオン化エネルギーを持ち、そのイオン化エネルギーよりも少し低い、約２０ｅＶの準位に準安定状態があるので、放電持続期間では、イオン化にはその差約４ｅＶしか必要としない。そのため、ヘリウムは、放電開始電圧も全ての気体中最も低い値を示す。このような特性から、ヘリウムをプロセスガスに混合することで、プラズマを安定的に維持することができる。このことから、均一なプラズマを形成することができるので、微結晶シリコン膜を堆積する基板の面積が大きくなってもプラズマ密度の均一化の効果を奏する。
微結晶半導体層１２３を形成する前に、その被形成面となる絶縁層１０２の表面をプラズマ処理することが好ましい。このプラズマ処理は、希ガスプラズマ処理、水素プラズマ処理、若しくは両処理の併用が好ましい。
希ガスプラズマ処理には、アルゴン、クリプトン、キセノンなど質量数の大きい希ガス元素を用いることが好ましい。絶縁層１０２表面に付着した酸素、水分、有機物、金属元素などをスパッタリングの効果で除去するためである。水素プラズマ処理は、水素ラジカルによる、絶縁層１０２表面に吸着した前記不純物の除去と、絶縁層１０２に対するエッチング作用により、微結晶半導体層１２３の被形成面を清浄にするのに有効である。また、希ガスプラズマ処理と水素プラズマ処理を併用することにより、微結晶核生成を促進する作用も期待される。また、微結晶核の生成を促進させる目的のため、微結晶シリコン膜の成膜初期段階において、反応室５００に、シリコンソースガスと共に、継続的にアルゴンなどの希ガスを供給することは有効である。
非晶質半導体層１２４は、ＰＥＣＶＤ法などのＣＶＤ法、スパッタ法などのＰＶＤ法で形成することができる。ＣＶＤ法で非晶質シリコン膜を形成する場合、シリコンソースガスには、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などから選ばれる１種類または複数種類のガスを用いることができる。例えば、ＳｉＦ４を用いる場合は、シリコンソースガスとしては、ＳｉＦ４とＳｉＨ４の混合ガスを用いることが望ましい。また、ＣＶＤ法のプロセスガスには、シリコンソースガスの他、水素に加え、ヘリウム、アルゴン、クリプトン、ネオンを混合することができる。また、ハロゲン元素を組成とする物質の気体（Ｆ２、Ｃｌ２、Ｂｒ２、Ｉ２、ＨＦ、ＨＣｌ、ＨＢｒ、ＨＩなど）をプロセスガスに混合すること、または、組成にハロゲンを含むシリコンソースガス（ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４など）を用いることで、非晶質シリコン膜にハロゲンを添加することができる。
また、スパッタ法で非晶質シリコン膜を形成は、ターゲットに単結晶シリコンを用い、希ガスでターゲットをスパッタリングすることで行うことができる。また、膜の形成時に、アンモニア、窒素、またはＮ２Ｏを雰囲気中に含ませることにより、窒素を含む非晶質シリコン膜を形成することができる。また、雰囲気中にハロゲンを組成とする気体（Ｆ２、Ｃｌ２、Ｂｒ２、Ｉ２、ＨＦ、ＨＣｌ、ＨＢｒ、ＨＩなど）を含ませることにより、フッ素、塩素、臭素、またはヨウ素を含む非晶質半導体膜を形成することができる。
また、非晶質半導体層１２４を形成した後、非晶質半導体層１２４の表面を水素プラズマ、窒素プラズマ、またはハロゲンプラズマで処理して、非晶質半導体層１２４の表面を水素化、窒素化、またはハロゲン化してもよい。または、非晶質半導体層１２４の表面を、ヘリウムプラズマ、ネオンプラズマ、アルゴンプラズマ、クリプトンプラズマなどの希ガスプラズマ処理してもよい。
一導電型を付与する不純物が添加された半導体層１２５は、ソース領域およびドレイン領域を構成する半導体層であり、微結晶半導体または非晶質半導体でなる。半導体層１２５は微結晶半導体層１２３、非晶質半導体層１２４と同様に形成することができ、半導体層１２５を形成するときにドナー不純物元素またはアクセプタ不純物元素を含ませる。半導体層１２５は２ｎｍ以上５０ｎｍ以下の厚さで形成される。
ｎチャネル型ＴＦＴを形成するためには、ドーパント不純物元素としてリンを添加して、ｎ型の導電性を半導体層１２５に付与する。そのため、ＣＶＤ法で半導体層１２５を形成するには、ＰＨ３などのドナー元素を組成に含むドーパントガスをプロセスガスに混合する。他方、ｐチャネル型ＴＦＴを形成するためには、アクセプタ不純物元素としてボロンを添加して、ｐ型の導電性を半導体層１２５に付与する。そのため、ＣＶＤ法で半導体層１２５を形成するには、Ｂ２Ｈ６、ＢＦ３、ＢＣｌ３、ＢＢｒ３、ＴＭＢなどのアクセプタ元素を組成に含むドーパントガスをプロセスガスに混合する。半導体層１２５は２ｎｍ以上５０ｎｍ以下の厚さで形成する。一導電型を付与する不純物が添加された半導体膜の膜厚を薄くすることで、スループットを向上させることができる。
次に、半導体層１２５上に、マスク１３１を形成する。マスク１３１は、フォトリソグラフィ技術又はインクジェット法により形成する。マスク１３１を用いて、半導体層１２５、非晶質半導体層１２４および微結晶半導体層１２３をエッチングして、第３の半導体層１０５、第２の半導体層１０４、および第１の半導体層１０３を形成する（図３（Ｃ）参照）。つまり、エッチング工程により、絶縁層１０２上に、第３の半導体層１０５、第２の半導体層１０４、および第１の半導体層１０３でなる島状の３層構造の積層体が形成される。
図３（Ｃ）の工程では、第３の半導体層１０５は、ソース領域とドレイン領域に分割されていない。第２の半導体層１０４、および第１の半導体層１０３の全体は、第１の導電層１０１と重なるように形成される。この構造により、基板１００を透過した光が第１の導電層１０１によって遮られるため、光が第２の半導体層１０４、第１の半導体層１０３に照射されることが防止され、光リーク電流の発生を回避できる。
次に、エッチングにより残存した第３の半導体層１０５および絶縁層１０２上に導電層１２６を形成し、当該導電層１２６上にマスク１３２を形成する（図３（Ｄ）参照）。マスク１３２は、フォトリソグラフィ技術又はインクジェット法により形成する。
導電層１２６は、単層構造、積層構造とすることができる。ソース電極、ドレイン電極の低抵抗化のため、少なくとも１層は、アルミニウム、アルミニウム合金、または銅でなる導電膜を設けることが好ましい。アルミニウムには、チタン、ネオジム、スカンジウム、モリブデンなどを微量添加して、耐熱性を向上させることが好ましい。またアルミニウム合金には、これらの元素とアルミニウムとの合金を用いて、耐熱性を向上させることが好ましい。導電層１２６を構成する導電膜は、スパッタ法や真空蒸着法で形成することができる。
導電層１２６を２層構造とする場合は、下層を耐熱性金属膜、または耐熱性金属の窒化物膜で形成し、上層をアルミニウム、アルミニウム合金、または銅でなる膜で形成する。なお、耐熱性金属とはアルミニウムよりも融点が高い（８００℃以上が好ましい）金属であり、例えば、チタン、タンタル、モリブデン、タングステンなどである。導電層１２６を３層構造とする場合は、中央の層をアルミニウム、アルミニウム合金、または銅でなる膜で形成し、上層および下層を耐熱性金属膜、または耐熱性金属の窒化物膜で形成する。すなわち、３層構造の場合、アルミニウム膜などの低抵抗な導電膜を、耐熱性の高い導電膜で挟んだ構造とすることが好ましい。導電層１２６を構成する導電膜は、スパッタ法や真空蒸着法で形成することができる。
なお、図３（Ｂ）の工程で、さらに半導体層１２５上に導電層１２６を形成することもできる。
次に、マスク１３２を用いて導電層１２６をエッチングして、一対の第２の導電層１０６−１、１０６−２を形成する（図４（Ａ）参照）。
さらに、マスク１３２を用いて第３の半導体層１０５をエッチングして一対の第３の半導体層１０５−１、１０５−２を形成する（図４（Ｂ）参照）。第３の半導体層１０５のエッチング剤により、第２の半導体層１０４もエッチングされ、凹部１０４ａが形成される。凹部１０４ａが形成される領域は、第３の半導体層１０５−１、１０５−２および、一対の第２の導電層１０６−１、１０６−２と重なっていない領域である。この領域は、図２の上面図において、第２の半導体層１０４が露出している領域である。第３の半導体層１０５−１、１０５−２の端部と第２の導電層１０６−１、１０６−２の端部はほぼ一致している。
第２の半導体層１０４を、第１の半導体層１０３の酸化防止のバッファー層として機能させるためには、このエッチング処理で、第１の半導体層１０３が露出しないように、第２の半導体層１０４をエッチングする必要がある。
次に、第２の導電層１０６−１、１０６−２の周辺部をエッチングする（図４（Ｃ））。ここでは、マスク１３２を用いて、ウエットエッチングするため、第２の導電層１０６−１、１０６−２の側面の露出部がエッチングされる。したがって、第２の導電層１０６−１と第２の導電層１０６−２間の距離をＴＦＴのチャネル長よりも長くできる。このことにより、第２の導電層１０６−１と第２の導電層１０６−２間の距離を長くすることができるので、第２の導電層１０６−１と第２の導電層１０６−２とのショートを防止することができる。
図４（Ｃ）のエッチング処理を行うことで、第２の導電層１０６−１、１０６−２の端部は、第３の半導体層１０５−１、１０５−２の端部からずれる。すなわち、図２に示すように、第２の導電層１０６−１、１０６−２の外側に第３の半導体層１０５−１、１０５−２の端部が存在する。このような構造にすることで、ＴＦＴのソース電極およびドレイン電極、ソース領域およびドレイン領域の端部に電界が集中せず、ゲート電極と、ソース電極およびドレイン電極との間でのリーク電流を防止することができる。このため、信頼性が高く、且つ耐圧の高い薄膜トランジスタを作製することができる。
しかる後、マスク１３２を除去する。なお、図４（Ｃ）のエッチング処理を行わないで、第３の半導体層１０５−１、１０５−２の端部と第２の導電層１０６−１、１０６−２の端部はほぼ一致している構成とすることもできる。次に、絶縁層１０８を形成する（図１参照）。絶縁層１０８は、絶縁層１０２と同様に形成することができる。なお、絶縁層１０８は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、窒化シリコン膜など緻密な膜が好ましい。以上により、図１、図２に示すチャネルエッチ構造のＴＦＴが完成する。
本実施形態では、微結晶半導体層１２３の形成工程で、図１９のＰＥＣＶＤ装置を用いて形成する方法を説明したが、図１９のＰＥＣＶＤ装置で、微結晶半導体層１２３の他の、絶縁層１０２、非晶質半導体層１２４、半導体層１２５および絶縁層１０８を形成することができる。
図１９のＰＥＣＶＤ装置では、反応ガスを替えれば各種薄膜を形成することができる。半導体層としては、非晶質シリコン膜、非晶質シリコンゲルマニウム膜、非晶質シリコンカーバイト膜、微結晶シリコンゲルマニウム膜、微結晶シリコンカーバイト膜などの成膜に本形態を置き換えることができる。絶縁層としては、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜などを成膜することができる。すなわち、これら半導体層、絶縁層を形成するために、周波数の異なる２種類の高周波電力をプロセスガスに供給し、プロセスガスを励起させるＰＥＣＶＤ法を用いることができる。したがって、本実施形態では、微結晶半導体層１２３と同様なＰＥＣＶＤ法で、絶縁層１０２、非晶質半導体層１２４、半導体層１２５および絶縁層１０８を形成することができる。
（実施形態２）
本実施形態では、実施形態１と異なる構造の薄膜トランジスタおよびその作製方法を説明する。実施形態１では、チャネルエッチ型の薄膜トランジスタを示したが、本実施形態では、チャネル形成領域上に絶縁膜でなる保護層を有する薄膜トランジスタについて説明する。このような保護層を有するＴＦＴの構造を「チャネル保護型」と呼ぶ。図５は、チャネル保護型ＴＦＴの構成の一例を示す断面図であり、図６はその上面図である。図６のＹ１−Ｙ２切断線に沿った断面図が図５である。
本実施形態のＴＦＴが実施形態１と異なる点は次の通りである。第２の半導体層１０４に凹部１０４ａが形成されていなく、第２の半導体層１０４上に保護層１０９が形成されている。また、図６に示すように、第２の半導体層１０４は露出していなく、第３の半導体層１０５−１、１０５−２、保護層１０９によって覆われている。また、第２の導電層１０６−１、１０６−２の全体は第３の１０５−１、１０５−２と重なっている。また、第２の導電層１０６−１、１０６−２の端部は、第３の半導体層１０５−１、１０５−２の端部からずれている点、および、第１の半導体層１０３および第２の半導体層１０４の全体が第１の導電層１０１と重なっている点は、実施形態１のＴＦＴと同様である。
次に、図７および図８を参照して、図５および図６のＴＦＴの作製方法を説明する。本実施形態のＴＦＴの作製工程は、実施形態１の作製方法を適用できる。
まず、基板１００上に第１の導電層１０１を形成した後、絶縁層１０２、微結晶半導体層１２３、非晶質半導体層１２４を積層する。さらに非晶質半導体層１２４上に保護層１０９を形成する（図７（Ａ）参照）。保護層１０９は絶縁層１０２と同様に形成した絶縁層、または非感光性の有機材料層をエッチングにより島状に加工することで、形成することができる。
次に、保護層１０９および非晶質半導体層１２４上に図３（Ｃ）と同様なマスク（図示せず）を形成し、このマスクを用いて、図３（Ｃ）と同様にエッチング処理を行い、第１の半導体層１０３、第２の半導体層１０４を形成する（図７（Ｂ）参照）。この後、マスクを除去する。
次に、絶縁層１０２、第２の半導体層１０４、保護層１０９上に、半導体層１２５および導電層１２６を順に積層して形成する（図７（Ｃ）参照）。
次に、導電層１２６上にマスク１３３を形成する。マスク１３３を用いて、図４（Ａ）と同様に導電層１２６をエッチングして、一対の第２の導電層１０６−１、１０６−２を形成する（図８（Ａ）参照）。
さらに、マスク１３３を用いて、図４（Ｂ）と同様に、半導体層１２５をエッチングして一対の第３の半導体層１０５−１、１０５−２を形成する（図８（Ｂ）参照）。このエッチング工程では、保護層１０９がエッチングストッパとして機能するため、第２の半導体層１０４に凹部が形成されない。導電層１２６および半導体層１２５を積層して形成したこと、共通のマスク１３３を用いて導電層１２６および半導体層１２５をエッチングしているため、導第３の半導体層１０５−１、１０５−２が存在している領域に、第２の導電層１０６−１、１０６−２が存在する。また、第３の半導体層１０５−１、１０５−２の端部と第２の導電層１０６−１、１０６−２の端部はほぼ一致している。
次に、図４（Ｃ）と同様に、第２の導電層１０６−１、１０６−２の周辺部をエッチングする（図８（Ｃ））。この工程で、第２の導電層１０６−１、１０６−２の端部は、第３の半導体層１０５−１、１０５−２の端部からずれる。すなわち、図６に示すように、第２の導電層１０６−１、１０６−２の外側に第３の半導体層１０５−１、１０５−２の端部が存在する。このような構造にすることで、ＴＦＴのソース電極およびドレイン電極、ソース領域およびドレイン領域の端部に電界が集中せず、ゲート電極と、ソース電極およびドレイン電極との間でのリーク電流を防止することができる。このため、信頼性が高く、且つ高絶縁耐圧の薄膜トランジスタを作製することができる。
しかる後、マスク１３３を除去する。なお、図８（Ｃ）のエッチング処理を行わないことで、第３の半導体層１０５−１、１０５−２の端部と第２の導電層１０６−１、１０６−２の端部がほぼ一致している構成とすることもできる。次に、絶縁層１０８を形成する（図５参照）。以上により、図５、図６に示すチャネル保護型のＴＦＴが完成する。
（実施形態３）
本実施形態では、トランジスタを有する半導体装置の一例として、アクティブマトリクス型表示装置について説明する。アクティブマトリクス型表示装置は、画素部の各画素にトランジスタを有する。
まず、図面を用いて、本発明のアクティブマトリクス型表示装置の構成について説明する。図９は、アクティブマトリクス型表示装置の構成例を示すブロック図である。アクティブマトリクス型表示装置は、画素部１０、ソース線駆動回路１１、走査線駆動回路１２、ソース線駆動回路１１に接続された複数のソース線１３、および走査線駆動回路１２に接続された複数の走査線１４を有する。
複数のソース線１３は列方向に配列され、複数の走査線１４はソース線１３と交差して行方向に配列されている。画素部１０には、ソース線１３および走査線１４がつくる行列に対応して、複数の画素１５が行列状に配列されている。画素１５は、走査線１４およびソース線１３に接続されている。画素１５はスイッチング素子および表示素子を含む。スイッチング素子は、走査線１４に入力される信号に従って、画素が選択か非選択かを制御する。表示素子はソース線１３から入力されるビデオ信号によって階調が制御される。
図１０および図１１を用いて、画素１５の構成例を説明する。本発明をアクティブマトリクス型液晶表示装置に適用した場合の、画素１５の構成例を図１０に示す。図１０は画素の回路図である。画素１５は、スイッチング素子としてスイッチングトランジスタ２１を有し、表示素子として液晶素子２２を有する。スイッチングトランジスタ２１はゲートが走査線１４に接続され、ソースまたはドレインの一方がソース線１３に接続され、他方が液晶素子２２に接続されている。スイッチングトランジスタ２１に、実施形態１、または実施形態２のＴＦＴが適用される。
液晶素子２２は画素電極と対向電極と液晶を含む、画素電極と対向電極がつくる電界により、液晶分子の配向が制御される。液晶は、アクティブマトリクス型液晶表示装置の２枚の基板の間に封入されている。補助容量２３は、液晶素子２２の画素電極の電位を保持するためのコンデンサであり、液晶素子２２の画素電極に接続されている。
本発明をアクティブマトリクス型エレクトロルミネッセンス（ＥＬ）表示装置に適用した場合の、画素１５の構成例を図１１に示す。図１１は画素の回路図である。画素１５は、スイッチング素子としてスイッチングトランジスタ３１を有し、表示素子として発光素子３２を有する。さらに、画素１５は、スイッチングトランジスタ３１にゲートが接続された駆動用トランジスタ３３を有する。発光素子３２は、一対の電極と、一対の電極に挟まれた発光材料を含む発光層を有する。スイッチングトランジスタ３１および駆動用トランジスタ３３に実施形態１、または実施形態２のＴＦＴが適用される。
エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。発光素子３２には、有機ＥＬ素子、および無機ＥＬ素子の双方を用いることができる。
有機ＥＬ素子を発光させるには、一対の電極間に電圧を印加する。このことにより、一対の電極から、それぞれ、電子および正孔が発光性の有機化合物を含む発光層に注入され、一対の電極間に電流が流れる。そして、それらキャリア（電子および正孔）が、発光層で再結合することにより、発光性の有機化合物が励起状態となり、その励起状態が基底状態に戻る際に発光する。このような発光メカニズムを有する発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものである。その発光メカニズムはドナー準位とアクセプタ準位を利用するドナー−アクセプタ再結合型発光である。薄膜型無機ＥＬ素子は、発光層を２つの誘電体層で挟み、さらにそれらを２つの電極で挟んだ積層構造である。その発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。
図１２に、アクティブマトリクス型表示装置モジュールの外観斜視図を示す。モジュールは２枚の基板６１と基板６２を有する。基板６１上には、画素部６３と走査線駆動回路６４が、微結晶半導体膜を用いた薄膜トランジスタで形成されている。ソース線駆動回路は、ＩＣチップ６５で形成され、基板６１に実装されている。基板６１には外部接続端子が形成され、この外部接続端子にＦＰＣ６６が接続されている。画素部６３と、ＩＣチップ６５でなるソース線駆動回路、および走査線駆動回路６４に、ＦＰＣ６６を介して、電源の電位、各種信号などが供給される。
なお、走査線駆動回路６４もＩＣチップ６５で形成することもできる。また、ソース線駆動回路または走査線駆動回路６４をＩＣチップ６５で形成した場合、基板６１、６２とは別の基板にＩＣチップ６５を実装し、この基板の外部接続端子と基板６１の外部接続端子をＦＰＣなどで接続することもできる。
次に、アクティブマトリクス型液晶表示装置のモジュールのより詳細な構成を説明する。図１３は画素の断面構造の一例を説明する断面図である。ここでは、駆動方式がＴＮ方式の液晶表示装置の画素部の断面構造を説明する。１対の基板２００、２０１は、それぞれ、図１２の基板６１、６２に対応する。基板２００にＴＦＴ２０２および補助容量２０３が形成されている。ＴＦＴ２０２、補助容量２０３は、それぞれ、図１０のスイッチングトランジスタ２１、補助容量２３に対応する。
なお、図１４は基板２００側の画素の上面図であり、図１４のＺ１−Ｚ２切断線に沿った断面構造が、図１３に図示されている。本実施形態ではＴＦＴ２０２の構造は、実施形態１のＴＦＴと同じ構造としたが、実施形態２のＴＦＴと同じ構造とすることもできる。画素には、走査線２１０、ソース線２１１、補助容量線２１２が形成されている。ＴＦＴ２０２の第１の導電層（ゲート電極）は走査線２１０の一部として形成されている。補助容量線２１２は、走査線２１０と同時に形成される。ＴＦＴ２０２の第２の導電層の一方（ソース電極またはドレイン電極）は、ソース線２１１の一部として形成されている。またソース線２１１と対になる第２の導電層（ソース電極またはドレイン電極）が、電極２１３である。
走査線２１０および補助容量線２１２上の絶縁層２１４はＴＦＴ２０２のゲート絶縁層として機能する。補助容量線２１２上には絶縁層２１４を介して、電極２１５が形成されている。補助容量線２１２および電極２１５が重なっている部分に、絶縁層２１４を誘電体とし、補助容量線２１２および電極２１５を一対の電極とする補助容量２０３が形成される。電極２１５は、ＴＦＴ２０２の第２の導電層と同時に形成される電極である。すなわち、ソース線２１１、電極２１３および電極２１５は同時に作製される。
絶縁層２１６はパッシベーション層として機能する絶縁層であり、実施形態１、２の絶縁層１０８と同様に形成される。電極２１３上には、絶縁層２１６にコンタクトホールが形成され、このコンタクトホールを介して、画素電極２１７が電極２１３に電気的に接続されている。すなわちＴＦＴ２０２と画素電極２１７が電気的に接続されている。さらに、電極２１５上にも、絶縁層２１６にコンタクトホールが形成される。このコンタクトホールを介して、画素電極２１７が電極２１５に電気的に接続して、補助容量２０３が画素電極２１７に電気的に接続されている。
画素電極２１７は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化珪素を添加したインジウム錫酸化物などの導電性材料で形成することで、透光性を有する電極とすることができる。
また、画素電極２１７として、導電性高分子（導電性ポリマーともいう）を含む導電層で形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。画素電極２１７に用いられる導電性高分子を含む導電層は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
基板２００と基板２０１の間には、液晶層２２０が形成されている。基板２００、２０１の表面には、それぞれ、液晶層２２０に含まれる液晶分子を配向させるための配向膜２２１、２２２が形成されている。液晶層２２０を基板２００と基板２０１の間に封止するため、基板２００と基板２０１の周囲には、樹脂材料でなるシール材が形成されている。また、基板２００と基板２０１の間隔を維持するため、液晶層２２０にはスペーサビーズが散布されている。なお、スペーサビーズの代わりに、ＴＦＴ２０２を作製するプロセスで、柱状スペーサを基板２００上に形成することもできる。柱状スペーサは、感光性樹脂を用いて形成することができる。
さらに、基板２０１には、遮光膜２２３、着色膜２２４、対向電極２２５などが形成されている。画素電極２１７、液晶層２２０、対向電極２２５が積層されている部分が液晶素子として機能する。遮光膜２２３は、液晶分子の配向が乱れやすい領域を覆っている。例えば、ＴＦＴ２０２および補助容量２０３が形成される領域である。着色膜２２４は、カラーフィルタとして機能する膜である。遮光膜２２３を形成することにより生じた凹凸を平坦化するために、着色膜２２４と対向電極２２５の間には平坦化膜２２６が形成されている。このことにより、液晶の配向乱れが防止できる。
なお、ここでは、ＴＮ方式の液晶用表示装置を例に、画素部の構成を説明したが、液晶表示装置の駆動方法はＴＮ方式に限定されるものではない。ＴＮ方式以外の代表的な駆動方式には、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）方式、横電界方式がある。ＶＡ方式とは、液晶分子に電圧が印加されていないときに、基板に対して液晶分子が垂直方向を向く方式である。横電界方式は、基板に対して水平方向の電界を主に加えることで液晶分子の向きを変化させ、階調表現する方式である。
次に、アクティブマトリクス型ＥＬ表示装置モジュールのより詳細な構成を説明する。図１５は画素部の断面構造の一例を説明する断面図である。なお、ここでは、発光素子が有機ＥＬ素子であり、かつ、画素に形成されるトランジスタに実施形態１の方法で作製したＴＦＴを適用した場合を例に、画素部の構造を説明する。図１５において、１対の基板３００、３０１は、それぞれ、図１２の基板６１、６２に対応する。基板３００にＴＦＴ３０２および発光素子３０３が形成されている。ＴＦＴ３０２、発光素子３０３は、それぞれ、図１０の駆動用トランジスタ３３、発光素子３２に対応する。
図３および図４を用いて説明した工程を経て、基板３００上にＴＦＴ３０２、および保護膜として機能する絶縁層１０８を形成する（図１５参照）。次に、絶縁層１０８上に平坦化膜３１１を形成する。平坦化膜３１１は、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサンを用いて形成することが好ましい。
次に、平坦化膜３１１の第２の導電層１０６−２（ソース電極またはドレイン電極）と重なる部分にコンタクトホールを形成する。平坦化膜３１１上に画素電極３１２を形成する。画素電極３１２はＴＦＴ３０２の第２の導電層１０６−２に接続されている。ＴＦＴ３０２がｎ型である場合は、画素電極３１２は陰極となる。他方、ＴＦＴ３０２がｐ型の場合は、画素電極３１２は陽極となる。よって、画素電極３１２には所望の機能を奏するような導電膜が用いられる。具体的には、陰極を形成するためには、仕事関数が小さい材料、例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉなどを用いることができる。陽極を形成するためには、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などを用いることができる。これらの導電性材料によって、透光性を有する電極を形成することができる。
次に、平坦化膜３１１上に隔壁３１３を形成する。隔壁３１３は開口部を有しており、該開口部において画素電極３１２が露出している。また、この開口部の周辺で、画素電極３１２の端部は隔壁３１３によって覆われている。隔壁３１３は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。
次に、発光層３１４を基板３００表面に形成する。発光層３１４は隔壁３１３の開口部において画素電極３１２と接するように形成される。発光層３１４は、単数の層、または複数の層で形成することができる。
次に、発光層３１４を覆うように、共通電極３１５を形成する。共通電極３１５は、画素電極３１２と同様に形成することができる。画素電極３１２が陰極の場合は、共通電極３１５は陽極として形成する。隔壁３１３の開口部で、画素電極３１２と発光層３１４と共通電極３１５を積層することで、発光素子３０３が形成されている。この後、発光素子３０３に酸素、水素、水分、二酸化炭素などが侵入しないように、共通電極３１５および隔壁３１３上に保護膜３１６を形成する。保護膜３１６は、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜などで形成することができる。
次に、基板３０１を樹脂層３２０により、基板３００表面に貼り付ける。このような構造により、発光素子３０３が外気に曝されないようにすることができる。基板３０１にはガラス板、プラスチック板、もしくは、ポリエステルフィルムまたはアクリルフィルムなどの樹脂フィルムなどを用いることができる。また、樹脂層３２０は、紫外線硬化樹脂または熱硬化樹脂で形成することができる。これらの樹脂としては、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）などがある。
（実施形態４）
本実施の形態では、本発明の半導体装置の一例として、アクティブマトリクス型表示装置モジュールを表示部に組み込んだ電子機器について説明する。このモジュールは、実施形態３で説明した半導体装置を適用することができる。その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍など）などが挙げられる。それらの一例を図１６に示す。
本発明の半導体装置の一例として、図１６（Ａ）にテレビジョン装置の外観図を示す。モジュールにより主画面２００３が形成され、その他付属設備としてスピーカー部２００９、操作スイッチなどが備えられている。筐体２００１に液晶素子または発光素子を画素部に有する表示用のモジュール２００２が組みこまれている。受信機２００５はテレビ放送を受信するための装置である。モデム２００４は、有線又は無線による通信ネットワークにテレビジョン装置を接続するための装置である。通信ネットワークに接続することにより、テレビジョン装置を用いて、双方向（視聴者から放送業者、および放送業者から視聴者）の通信をすることができる。テレビジョン装置の操作は、リモコン操作機２００６、または筐体に組みこまれたスイッチを用いる。
さらに、テレビジョン装置には、主画面２００３の他に、表示用モジュールでサブ画面２００８を形成することができる。サブ画面２００８は、チャンネルや音量などを表示するための画面として用いることができる。例えば、液晶素子を用いたモジュールで主画面２００３を形成し、サブ画面２００８を低消費電力で表示可能な発光素子を用いたモジュールで形成することができる。或いは、主画面２００３およびサブ画面２００８共に、発光素子を用いたモジュールで形成することができる。
図１７はテレビ装置の主要な構成を示すブロック図を示している。表示用のモジュール９００には、画素部９２１が形成されている。ソース線駆動回路９２２と走査線駆動回路９２３は、モジュール９００にＣＯＧ方式により実装されている。
その他の外部回路の構成として、映像信号の入力側では、チューナ９２４で受信した信号のうち、映像信号を増幅する映像信号増幅回路９２５と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路９２６と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路９２７などを有している。コントロール回路９２７は、走査線側とソース線側にそれぞれ信号を出力する。デジタル駆動する場合には、ソース線側に信号分割回路９２８を設け、入力デジタル信号をｍ個に分割して、ソース線駆動回路９２２に供給する構成としてもよい。
チューナ９２４で受信した信号のうち、音声信号は、音声信号増幅回路９２９に送られ、その出力は音声信号処理回路９３０を経てスピーカー９３３に供給される。制御回路９３１は受信局（受信周波数）や音量の制御情報を入力部９３２から受け、チューナ９２４や音声信号処理回路９３０に信号を送出する。
なお、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタ、じめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤なども含む。
本発明の半導体装置の一例として、図１６（Ｂ）に携帯電話機２３０１の外観図を示す。この携帯電話機２３０１は、表示部２３０２、操作部２３０３などを含んで構成されている。表示部２３０２においては、液晶素子または発光素子を用いたモジュールが用いられている。
本発明の半導体装置の一例として、図１６（Ｃ）に携帯型のコンピュータの外観図を示す。この携帯型のコンピュータは、本体２４０１、表示部２４０２などを含んでいる。表示部２４０２に、液晶素子または発光素子を用いたモジュールが用いられている。
（実施形態５）
実施形態１、実施形態２では、基板１００上に、絶縁層１０２、微結晶半導体層１２３、非晶質半導体層１２４、半導体層１２５を積層して形成する工程を説明した（図３（Ａ）および図７（Ａ）参照）。また、基板１００を大気に曝すことなく、これらの層を積層して形成することが好ましい。このような工程を実施するためのＰＥＣＶＤ装置の構成および使用方法について、本実施形態で説明する。
絶縁層１０２から一導電型を付与する不純物が添加された第３の半導体層１０５を連続成膜することが可能なＰＥＣＶＤ装置について、図１８を用いて説明する。図１８はＰＥＣＶＤ装置の上断面を示す模式図である。ＰＥＣＶＤ装置は、共通室１１２０の周りに、ロード室１１１０、アンロード室１１１５、４つの反応室１１１１〜１１１４を備えた構成となっている。共通室１１２０と各室の間にはゲートバルブ１１２２〜１１２７が備えられ、各室で行われる処理が、相互に干渉しないように構成されている。基板１１３０はロード室１１１０、アンロード室１１１５のカセット１１２８、１１２９に装填され、共通室１１２０の搬送手段１１２１により、各反応室１１１１〜１１１４へ運ばれる。この装置では、堆積膜の種類ごとに反応室を割り当てることが可能であり、複数の被膜を大気に触れさせることなく連続して形成することができる。
各反応室１１１１〜１１１４はそれぞれ、形成する膜を限定することが好ましい。例えば、反応室１１１１は絶縁層１０２を形成する専用の室とし、反応室１１１２は微結晶半導体層１２３を形成する専用の室とし、反応室１１１３は非晶質半導体層１２４を形成する専用の室とし、反応室１１１４は半導体層１２５を形成する専用の室とする。このようにすることで、同時に絶縁層１０２、微結晶半導体層１２３、非晶質半導体層１２４および半導体層１２５を成膜することができる。その結果、量産性を高めることができる。また、ある反応室がメンテナンスやクリーニングを行っていても、他の反応室において成膜処理が可能となり、成膜処理のタクトタイムを短縮することができる。また、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができるので、薄膜トランジスタの電気特性のばらつきを低減することができる。
また、微結晶半導体層１２３を形成する反応室１１１２は、図１９のＰＥＣＶＤ装置の反応室５００が適用される。他の反応室１１１１、１１１３、１１１４にも、図１９の反応室５００を適用することができる。
なお、図１８に示すＰＥＣＶＤ装置には、ロード室およびアンロード室が別々に設けられているが、これらを一つにしロード／アンロード室を設けてもよい。また、ＰＥＣＶＤ装置に予備室を設けてもよい。予備室で基板を予備加熱することで、各反応室において成膜までの加熱時間を短縮することが可能であるため、スループットを向上させることができる。
薄膜トランジスタの断面図。 薄膜トランジスタの上面図。 薄膜トランジスタの作製方法を示す断面図。 薄膜トランジスタの作製方法を示す断面図。 薄膜トランジスタの断面図。 薄膜トランジスタの上面図。 薄膜トランジスタの作製方法を示す断面図。 薄膜トランジスタの作製方法を示す断面図。 アクティブマトリクス型表示装置の構成を示すブロック図。 液晶素子を有する画素の回路図。 発光素子を有する画素の回路図。 アクティブマトリクス型表示装置のモジュールの外観斜視図。 液晶素子を有する画素の断面図。 画素の上面図。 画素の断面図。 表示用モジュールを備えた電気機器の外観図。 テレビション装置の構成を示すブロック図。 ＰＥＣＶＤ装置の構成を説明する上断面図。 ＰＥＣＶＤ装置の構成を説明するブロック図および断面図。
符号の説明
１０ 画素部
１１ ソース線駆動回路
１２ 走査線駆動回路
１３ ソース線
１４ 走査線
１５ 画素
２１ スイッチングトランジスタ
２２ 液晶素子
２３ 補助容量
３１ スイッチングトランジスタ
３２ 発光素子
３３ 駆動用トランジスタ
６１ 基板
６２ 基板
６３ 画素部
６４ 走査線駆動回路
６５ ＩＣチップ
６６ ＦＰＣ
１００ 基板
１０１ 第１の導電層
１０２ 絶縁層
１０３ 第１の半導体層
１０４ 第２の半導体層
１０４ａ 凹部
１０５、１０５−１、１０５−２ 第３の半導体層
１０６−１、１０６−２ 第２の導電層
１０８ 絶縁層
１０９ 保護層
１２３ 微結晶半導体層
１２４ 非晶質半導体層
１２５ 半導体層
１２６ 導電層
１３１ マスク
１３２ マスク
１３３ マスク
２００ 基板
２０１ 基板
２０２ ＴＦＴ
２０３ 補助容量
２１０ 走査線
２１１ ソース線
２１２ 補助容量線
２１３ 電極
２１４ 絶縁層
２１５ 電極
２１６ 絶縁層
２１７ 画素電極
２２０ 液晶層
２２１ 配向膜
２２２ 配向膜
２２３ 遮光膜
２２４ 着色膜
２２５ 対向電極
２２６ 平坦化膜
３００ 基板
３０１ 基板
３０２ ＴＦＴ
３０３ 発光素子
３１１ 平坦化膜
３１２ 画素電極
３１３ 隔壁
３１４ 発光層
３１５ 共通電極
３１６ 保護膜
３２０ 樹脂層
５００ 反応室
５０１ 第１の電極
５０２ 第２の電極
５０３ 高周波電力供給手段
５０４ 第１の高周波電源
５０５ 第２の高周波電源
５０６ 第１の整合器
５０７ 第２の整合器
５０８ ガス供給手段
５０９ 排気手段
５１０ シリンダ
５１１ 圧力調整弁
５１２ ストップバルブ
５１３ マスフローコントローラ
５１４ 基板加熱ヒータ
５１５ ヒータコントローラ
５１６ 絶縁材
５１７ バタフライバルブ
５１８ コンダクタンスバルブ
５１９ ターボ分子ポンプ
５２０ ドライポンプ
９００ モジュール
９２１ 画素部
９２２ ソース線駆動回路
９２３ 走査線駆動回路
９２４ チューナ
９２５ 映像信号増幅回路
９２６ 映像信号処理回路
９２７ コントロール回路
９２８ 信号分割回路
９２９ 音声信号増幅回路
９３０ 音声信号処理回路
９３１ 制御回路
９３２ 入力部
９３３ スピーカー
１１１０ ロード室
１１１１ 反応室
１１１２ 反応室
１１１３ 反応室
１１１４ 反応室
１１１５ アンロード室
１１２０ 共通室
１１２１ 搬送手段
１１２２ ゲートバルブ
１１２３ ゲートバルブ
１１２４ ゲートバルブ
１１２５ ゲートバルブ
１１２６ ゲートバルブ
１１２７ ゲートバルブ
１１２８ カセット
１１３０ 基板
２００１ 筐体
２００２ モジュール
２００３ 主画面
２００４ モデム
２００５ 受信機
２００６ リモコン操作機
２００７ 表示部
２００８ サブ画面
２００９ スピーカー部
２３０１ 携帯電話機
２３０２ 表示部
２３０３ 操作部
２４０１ 本体
２４０２ 表示部

Claims (6)

  1. ゲート電極、チャネル形成領域、ソース領域およびドレイン領域を含む薄膜トランジスタを有する半導体装置の作製方法であって、
    前記薄膜トランジスタは
    前記ゲート電極と、
    前記ゲート電極上に形成されたゲート絶縁層と、
    前記ゲート絶縁層上に設けられ、アクセプタ不純物元素を含む微結晶半導体でなり、かつ前記チャネル形成領域を含む第１の半導体層と、
    前記ゲート絶縁層上に設けられ、非晶質半導体でなる第２の半導体層と、
    前記第２の半導体層上に設けられ、前記ソース領域または前記ドレイン領域を含む一対の第３の半導体層と、を有し、
    前記第１の半導体層を形成する工程は、
    前記アクセプタ不純物元素を含むドーパントガスを少なくとも含むプロセスガスを用いて、プラズマ励起化学気相成長法により、前記アクセプタ不純物元素を含む微結晶半導体層を形成し、
    前記プロセスガスに周波数の異なる２以上の高周波電力を供給してプラズマを生成して、前記微結晶半導体層を形成する
    ことを含む特徴とする半導体装置の作製方法。
  2. ゲート電極、チャネル形成領域、ソース領域およびドレイン領域を含む薄膜トランジスタを有する半導体装置の作製方法であって、
    基板上に前記ゲート電極を形成し、
    前記ゲート電極上にゲート絶縁層を形成し、
    アクセプタ不純物元素を含むドーパントガスを少なくとも含むプロセスガスを用いて、プラズマ励起化学気相成長法により、前記アクセプタ不純物元素を含む微結晶半導体層を形成し、
    前記微結晶半導体層上に非晶質半導体層を形成し、
    前記非晶質半導体層上にｎ型またはｐ型の半導体層を形成し、
    前記微結晶半導体層、前記非晶質半導体層、および前記ｎ型またはｐ型の半導体層を、それぞれ、同じマスクを用いてエッチングして、前記ゲート絶縁層上に、前記微結晶半導体層でなる第１の半導体層、前記非晶質半導体層でなる第２の半導体層、および前記ｎ型またはｐ型の半導体層でなる第３の半導体層を形成し、
    前記第３の半導体層をエッチングにより分割して、前記ソース領域、前記ドレイン領域を形成し、
    前記微結晶半導体層の形成は、前記プロセスガスに周波数の異なる２以上の高周波電力を供給してプラズマを生成することを特徴とする半導体装置の作製方法。
  3. ゲート電極、チャネル形成領域、ソース領域およびドレイン領域を含む薄膜トランジスタを有する半導体装置の作製方法であって、
    基板上に前記ゲート電極を形成し、
    前記ゲート電極上にゲート絶縁層を形成し、
    アクセプタ不純物元素を含むドーパントガス、およびシリコンソースガスを少なくとも含むプロセスガスを用いて、プラズマ励起化学気相成長法により、前記アクセプタ不純物元素を含む微結晶半導体層を形成し、
    前記微結晶半導体層上に非晶質半導体層を形成し、
    前記非晶質半導体層上に、島状の絶縁層でなる保護層を形成し、
    前記微結晶半導体層、および前記非晶質半導体層を、それぞれ、同じマスクを用いてエッチングして、前記ゲート絶縁層上に、前記微結晶半導体層でなる第１の半導体層、前記非晶質半導体層でなる第２の半導体層を形成し、
    前記第１の半導体層、前記第２の半導体層、および前記保護層を覆って、ｎ型またはｐ型の半導体層を形成し、
    前記ｎ型またはｐ型の半導体層をエッチングにより分割して、前記ソース領域、および前記ドレイン領域を形成し、
    前記微結晶半導体層の形成は、前記プロセスガスに周波数の異なる２以上の高周波電力を供給してプラズマを生成することを特徴とする半導体装置の作製方法。
  4. 請求項２または３において、
    前記非晶質半導体層はプラズマ励起化学気相成長法により形成され、
    前記非晶質半導体層を形成するためのプロセスガスに周波数の異なる２以上の高周波電力を供給してプラズマを生成することを特徴とする半導体装置の作製方法。
  5. 請求項２または３において、
    前記ゲート絶縁層はプラズマ励起化学気相成長法により形成され、
    前記ゲート絶縁層を形成するためのプロセスガスに周波数の異なる２以上の高周波電力を供給してプラズマを生成することを特徴とする半導体装置の作製方法。
  6. 請求項１乃至請求項５のいずれか一項において、
    前記アクセプタ不純物元素はボロンであり、
    前記ドーパントガスは、トリメチルボロン、Ｂ２Ｈ６、ＢＦ３、ＢＣｌ３、およびＢＢｒ３から選ばれるガスであることを特徴とする半導体装置の作製方法。
JP2008204368A 2007-08-17 2008-08-07 半導体装置の作製方法 Expired - Fee Related JP5779309B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008204368A JP5779309B2 (ja) 2007-08-17 2008-08-07 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007213059 2007-08-17
JP2007213059 2007-08-17
JP2008204368A JP5779309B2 (ja) 2007-08-17 2008-08-07 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2009071288A true JP2009071288A (ja) 2009-04-02
JP2009071288A5 JP2009071288A5 (ja) 2011-09-15
JP5779309B2 JP5779309B2 (ja) 2015-09-16

Family

ID=40363289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008204368A Expired - Fee Related JP5779309B2 (ja) 2007-08-17 2008-08-07 半導体装置の作製方法

Country Status (4)

Country Link
US (2) US8101444B2 (ja)
JP (1) JP5779309B2 (ja)
CN (1) CN101409236B (ja)
TW (1) TWI437642B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023336A (ja) * 2009-06-16 2011-02-03 Tdk Corp 有機ｅｌ表示装置
JP2011155094A (ja) * 2010-01-27 2011-08-11 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法
WO2012086481A1 (ja) * 2010-12-21 2012-06-28 シャープ株式会社 半導体装置およびその製造方法
WO2013021426A1 (ja) * 2011-08-10 2013-02-14 パナソニック株式会社 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5058909B2 (ja) * 2007-08-17 2012-10-24 株式会社半導体エネルギー研究所 プラズマｃｖｄ装置及び薄膜トランジスタの作製方法
US8101444B2 (en) 2007-08-17 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7790604B2 (en) * 2007-08-20 2010-09-07 Applied Materials, Inc. Krypton sputtering of thin tungsten layer for integrated circuits
US7700452B2 (en) * 2007-08-29 2010-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel transistor
TWI521712B (zh) * 2007-12-03 2016-02-11 半導體能源研究所股份有限公司 薄膜電晶體，包括該薄膜電晶體的顯示裝置，和其製造方法
JP5527966B2 (ja) * 2007-12-28 2014-06-25 株式会社半導体エネルギー研究所 薄膜トランジスタ
KR101425131B1 (ko) * 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
US8247315B2 (en) * 2008-03-17 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Plasma processing apparatus and method for manufacturing semiconductor device
JP5590868B2 (ja) * 2008-12-11 2014-09-17 株式会社半導体エネルギー研究所 半導体装置
US20120043543A1 (en) * 2009-04-17 2012-02-23 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method therefor
US8558232B2 (en) * 2009-07-30 2013-10-15 Sharp Kabushiki Kaisha Thin film transistor and method for manufacturing the same
JP5752446B2 (ja) * 2010-03-15 2015-07-22 株式会社半導体エネルギー研究所 半導体装置
KR20110139394A (ko) * 2010-06-23 2011-12-29 주성엔지니어링(주) 박막 트랜지스터 및 그 제조 방법
US8338240B2 (en) * 2010-10-01 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor
US8629445B2 (en) * 2011-02-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic appliance
DE102011081648A1 (de) * 2011-08-26 2013-02-28 Krones Ag Bierbrauverfahren
JP6199583B2 (ja) 2012-04-27 2017-09-20 株式会社半導体エネルギー研究所 半導体装置
WO2015181679A1 (en) * 2014-05-27 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10544505B2 (en) * 2017-03-24 2020-01-28 Applied Materials, Inc. Deposition or treatment of diamond-like carbon in a plasma reactor
US11043375B2 (en) * 2017-08-16 2021-06-22 Applied Materials, Inc. Plasma deposition of carbon hardmask
CN111954921A (zh) 2018-04-09 2020-11-17 应用材料公司 用于图案化应用的碳硬掩模及相关的方法
JP2022538455A (ja) 2019-07-01 2022-09-02 アプライド マテリアルズ インコーポレイテッド プラズマカップリング材料の最適化による膜特性の変調
US11664214B2 (en) 2020-06-29 2023-05-30 Applied Materials, Inc. Methods for producing high-density, nitrogen-doped carbon films for hardmasks and other patterning applications
US11664226B2 (en) 2020-06-29 2023-05-30 Applied Materials, Inc. Methods for producing high-density carbon films for hardmasks and other patterning applications

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02272774A (ja) * 1989-04-14 1990-11-07 Hitachi Ltd アクティブマトリクス回路基板
JPH0888397A (ja) * 1994-09-16 1996-04-02 Casio Comput Co Ltd 光電変換素子
JPH09232235A (ja) * 1995-02-24 1997-09-05 Mitsui Toatsu Chem Inc 光電変換素子
JP2003092200A (ja) * 2000-12-12 2003-03-28 Canon Inc 真空処理方法、真空処理装置、半導体装置の製造方法および半導体装置
JP2004070331A (ja) * 2003-08-01 2004-03-04 Hitachi Displays Ltd 液晶表示装置の製造方法
JP2005150685A (ja) * 2003-07-18 2005-06-09 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法
JP2005167051A (ja) * 2003-12-04 2005-06-23 Sony Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
JP2007049171A (ja) * 2006-08-30 2007-02-22 Chi Mei Electronics Corp 微結晶薄膜トランジスタを用いた画像表示装置

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091334A (en) 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPS56122123A (en) 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPS6098680A (ja) 1983-11-04 1985-06-01 Seiko Instr & Electronics Ltd 電界効果型薄膜トランジスタ
JPS6187371A (ja) 1984-10-05 1986-05-02 Hitachi Ltd 薄膜半導体装置
KR920003431B1 (ko) 1988-02-05 1992-05-01 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 플라즈마 처리 방법 및 장치
US5084777A (en) 1989-11-14 1992-01-28 Greyhawk Systems, Inc. Light addressed liquid crystal light valve incorporating electrically insulating light blocking material of a-SiGe:H
US5256509A (en) 1989-11-20 1993-10-26 Semiconductor Energy Laboratory Co., Ltd. Image-forming member for electrophotography and manufacturing method for the same
JPH03201492A (ja) 1989-12-28 1991-09-03 Toshiba Corp レーザ発振器の光量制御装置
EP0473988A1 (en) 1990-08-29 1992-03-11 International Business Machines Corporation Method of fabricating a thin film transistor having amorphous/polycrystalline semiconductor channel region
KR930011413B1 (ko) 1990-09-25 1993-12-06 가부시키가이샤 한도오따이 에네루기 겐큐쇼 펄스형 전자파를 사용한 플라즈마 cvd 법
US7115902B1 (en) 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7098479B1 (en) 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7576360B2 (en) 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
JP3255942B2 (ja) 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
US6709907B1 (en) 1992-02-25 2004-03-23 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor
JP2924441B2 (ja) 1992-04-27 1999-07-26 日本電気株式会社 薄膜トランジスタ及びその製造方法
JP3152829B2 (ja) 1994-01-18 2001-04-03 株式会社東芝 半導体装置の製造方法
TW303526B (ja) 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
JP2661594B2 (ja) 1995-05-25 1997-10-08 日本電気株式会社 薄膜トランジスタおよびその製造方法
JP3220383B2 (ja) * 1996-07-23 2001-10-22 東京エレクトロン株式会社 プラズマ処理装置及びその方法
KR100257158B1 (ko) 1997-06-30 2000-05-15 김영환 박막 트랜지스터 및 그의 제조 방법
US6197624B1 (en) 1997-08-29 2001-03-06 Semiconductor Energy Laboratory Co., Ltd. Method of adjusting the threshold voltage in an SOI CMOS
US6089191A (en) * 1997-09-25 2000-07-18 Bruce Conley Marine habitat systems
US6041734A (en) * 1997-12-01 2000-03-28 Applied Materials, Inc. Use of an asymmetric waveform to control ion bombardment during substrate processing
JP4293385B2 (ja) 1998-01-27 2009-07-08 株式会社半導体エネルギー研究所 光電変換装置の作製方法
US6849154B2 (en) * 1998-11-27 2005-02-01 Tokyo Electron Limited Plasma etching apparatus
JP2001007024A (ja) 1999-06-18 2001-01-12 Sanyo Electric Co Ltd 多結晶シリコン膜の形成方法
JP2001077366A (ja) 1999-08-20 2001-03-23 Internatl Business Mach Corp <Ibm> 薄膜トランジスタ、液晶表示装置、及び薄膜トランジスタの製造方法
JP3538088B2 (ja) 1999-10-25 2004-06-14 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタおよびその製造方法
JP2001311963A (ja) 2000-04-27 2001-11-09 Toshiba Corp 液晶表示装置および液晶表示装置の製造方法
JP2002246605A (ja) 2001-02-20 2002-08-30 Matsushita Electric Ind Co Ltd 液晶表示用薄膜トランジスタの製造方法
TW577176B (en) 2003-03-31 2004-02-21 Ind Tech Res Inst Structure of thin-film transistor, and the manufacturing method thereof
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
TWI368774B (en) 2003-07-14 2012-07-21 Semiconductor Energy Lab Light-emitting device
US7314785B2 (en) 2003-10-24 2008-01-01 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US20050176188A1 (en) * 2004-02-11 2005-08-11 Fang-Chen Luo Thin film transistor and manufacturing method thereof
US8058652B2 (en) 2004-10-28 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device used as electro-optical device having channel formation region containing first element, and source or drain region containing second element
KR100645718B1 (ko) 2005-04-28 2006-11-14 삼성에스디아이 주식회사 박막 트랜지스터 및 그 제조방법
JP4577114B2 (ja) 2005-06-23 2010-11-10 ソニー株式会社 薄膜トランジスタの製造方法および表示装置の製造方法
JP2007035964A (ja) 2005-07-27 2007-02-08 Sony Corp 薄膜トランジスタとその製造方法、及び表示装置
US8022466B2 (en) 2006-10-27 2011-09-20 Macronix International Co., Ltd. Non-volatile memory cells having a polysilicon-containing, multi-layer insulating structure, memory arrays including the same and methods of operating the same
JP4420032B2 (ja) 2007-01-31 2010-02-24 ソニー株式会社 薄膜半導体装置の製造方法
US8921858B2 (en) 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9176353B2 (en) 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US7738050B2 (en) 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
TWI456663B (zh) 2007-07-20 2014-10-11 Semiconductor Energy Lab 顯示裝置之製造方法
TWI521292B (zh) 2007-07-20 2016-02-11 半導體能源研究所股份有限公司 液晶顯示裝置
JP2009049384A (ja) 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
US7633089B2 (en) 2007-07-26 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device provided with the same
US8330887B2 (en) 2007-07-27 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US7968885B2 (en) 2007-08-07 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
WO2009020168A1 (en) 2007-08-07 2009-02-12 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device having the display device, and method for manufacturing thereof
US7611930B2 (en) 2007-08-17 2009-11-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
US9054206B2 (en) 2007-08-17 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8101444B2 (en) 2007-08-17 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2009071289A (ja) 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02272774A (ja) * 1989-04-14 1990-11-07 Hitachi Ltd アクティブマトリクス回路基板
JPH0888397A (ja) * 1994-09-16 1996-04-02 Casio Comput Co Ltd 光電変換素子
JPH09232235A (ja) * 1995-02-24 1997-09-05 Mitsui Toatsu Chem Inc 光電変換素子
JP2003092200A (ja) * 2000-12-12 2003-03-28 Canon Inc 真空処理方法、真空処理装置、半導体装置の製造方法および半導体装置
JP2005150685A (ja) * 2003-07-18 2005-06-09 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法
JP2004070331A (ja) * 2003-08-01 2004-03-04 Hitachi Displays Ltd 液晶表示装置の製造方法
JP2005167051A (ja) * 2003-12-04 2005-06-23 Sony Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
JP2007049171A (ja) * 2006-08-30 2007-02-22 Chi Mei Electronics Corp 微結晶薄膜トランジスタを用いた画像表示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023336A (ja) * 2009-06-16 2011-02-03 Tdk Corp 有機ｅｌ表示装置
US8319419B2 (en) 2009-06-16 2012-11-27 Futaba Corporation Organic EL display apparatus
JP2011155094A (ja) * 2010-01-27 2011-08-11 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法
WO2012086481A1 (ja) * 2010-12-21 2012-06-28 シャープ株式会社 半導体装置およびその製造方法
WO2013021426A1 (ja) * 2011-08-10 2013-02-14 パナソニック株式会社 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法

Also Published As

Publication number Publication date
US20120094446A1 (en) 2012-04-19
CN101409236A (zh) 2009-04-15
US8309406B2 (en) 2012-11-13
CN101409236B (zh) 2012-07-11
US20090047760A1 (en) 2009-02-19
JP5779309B2 (ja) 2015-09-16
TWI437642B (zh) 2014-05-11
US8101444B2 (en) 2012-01-24
TW200913080A (en) 2009-03-16

Similar Documents

Publication Publication Date Title
JP5779309B2 (ja) 半導体装置の作製方法
TWI487031B (zh) 半導體裝置和其製造方法
JP5395382B2 (ja) トランジスタの作製方法
JP5331407B2 (ja) 半導体装置の作製方法
JP5435907B2 (ja) 表示装置の作製方法
JP5500803B2 (ja) 薄膜トランジスタの作製方法
JP5395384B2 (ja) 薄膜トランジスタの作製方法
JP5478037B2 (ja) 表示装置の作製方法
JP5480480B2 (ja) 半導体装置の作製方法
US8591650B2 (en) Method for forming crystalline semiconductor film, method for manufacturing thin film transistor, and method for manufacturing display device
JP2019079073A (ja) 液晶表示装置
US8247315B2 (en) Plasma processing apparatus and method for manufacturing semiconductor device
JP2009071290A (ja) 半導体装置の作製方法
JP2009071284A (ja) 表示装置
JP2009049384A (ja) 発光装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110803

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140116

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140730

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140811

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20141010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150612

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150713

R150 Certificate of patent or registration of utility model

Ref document number: 5779309

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees