TWI437642B - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TWI437642B
TWI437642B TW097130665A TW97130665A TWI437642B TW I437642 B TWI437642 B TW I437642B TW 097130665 A TW097130665 A TW 097130665A TW 97130665 A TW97130665 A TW 97130665A TW I437642 B TWI437642 B TW I437642B
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
layer
forming
type
etching
Prior art date
Application number
TW097130665A
Other languages
English (en)
Other versions
TW200913080A (en
Inventor
Shunpei Yamazaki
Makoto Furuno
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200913080A publication Critical patent/TW200913080A/zh
Application granted granted Critical
Publication of TWI437642B publication Critical patent/TWI437642B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Description

半導體裝置的製造方法
本發明係關於具有薄膜電晶體的半導體裝置的製造方法。
目前，眾所周知使用形成在具有絕緣表面的基板上的半導體薄膜(厚度為幾nm至幾百nm左右)製造薄膜電晶體(以下，稱為“TFT”)的技術。TFT的結構大致分為兩種。一種是在通道形成區域上形成有閘極電極的頂閘極型，而另一種是在通道形成區域下形成有閘極電極的底閘極型。TFT廣泛地應用於電子裝置如積體電路及主動矩陣型液晶顯示裝置。在主動矩陣型液晶顯示裝置中，將薄膜晶體管用作像素的開關元件。作為該薄膜電晶體的半導體薄膜，使用非晶矽膜、多晶矽膜、微晶矽膜等。
一般來說，藉由電漿加強化學氣相沉積法形成用於薄膜電晶體的非晶矽膜。此外，藉由電漿加強化學氣相沉積法(下面，寫為“PECVD法”)形成非晶矽膜並使非晶矽膜晶化，來形成多晶矽膜。作為典型的晶化方法具有如下方法，即藉由光學系統將受激準分子雷射光束加工為線形，並且在掃描線形光束的同時使它照射到非晶矽膜。
此外，本申請人研究開發將半非晶半導體膜用於半導體薄膜的薄膜電晶體(參照專利文獻1、專利文獻2、以及專利文獻3)。
另外，可以藉由PECVD法等的化學氣相沉積法(下面，稱為“CVD法”)、及濺射法等的物理氣相生長法(下面，稱為“PVD法”)形成微晶矽膜，但是如非專利文獻1那樣，可以藉由使非晶矽膜晶化形成微晶矽膜。非專利文獻1的晶化方法為如下：在形成非晶矽膜之後，在其上形成金屬膜。將從二極體雷射器振盪的波長為800nm的雷射光束照射到金屬膜。金屬膜吸收光而被加熱。因來自金屬膜的傳導加熱而非晶矽膜被加熱，從而非晶矽膜的性質被改變為微晶矽膜。金屬膜用來將光能轉換為熱能。該金屬膜在製造薄膜電晶體的製程中被去除。
[專利文獻1]日本專利申請公開第H4－242724號公報[專利文獻2]日本專利申請公開第2005－49832號公報[專利文獻3]美國專利第5,591,987號發明說明
[非專利文獻1]Toshiaki Arai以及其他十三名，“Micro Silicon Technology for Active Matrix OLED Display”,SOCIETY FOR INFORMATION DISPLAY 2007 INTERNATIONAL SYMPOSIUM DIGEST OF TECHNICAL PAPERS，p.1370－1373
在底閘極型TFT中，在形成閘極絕緣層之後形成用來構成通道形成區域的半導體膜。採用PECVD法作為該半導體膜的形成方法，因為可以以高生產率在大面積基板上形成該半導體膜。
為了提高使用微晶半導體膜的底閘極型TFT的電場效應遷移率，提高微晶半導體膜的晶性，即可。由於微晶半 導體膜的載流子的路徑位於與閘極絕緣層之間的介面附近，因此被要求在堆積的開始階段中，能夠藉由PECVD法堆積晶性高的微晶半導體膜。
鑒於上述問題，本發明的目的之一在於提供具有包括微晶半導體層並提高了其電場效應遷移率的薄膜電晶體的半導體裝置的製造方法。
本發明之一是具有包括閘極電極、通道形成區域、源區域及汲區域的薄膜電晶體的半導體裝置的製造方法。所製造的薄膜電晶體由閘極電極、形成在閘極電極上的閘極絕緣層、設置在閘極絕緣層上並含有受體雜質元素以及氧的微晶半導體構成，並且包括通道形成區域的第一半導體層、設置在閘極絕緣層上且由非晶半導體構成的第二半導體層、包括設置在第二半導體層上的源區域或汲區域的一對第三半導體層。而且，形成第一半導體層的製程包括如下步驟：使用包含含有受體雜質元素的摻雜劑氣體的處理氣體，藉由電漿加強化學氣相沉積法形成含有所述受體雜質元素的微晶半導體層，並對用來形成微晶半導體層的處理氣體提供頻率不同的兩種以上的高頻電力生成電漿。
藉由形成含有受體雜質元素的微晶半導體層，可以控制薄膜電晶體的臨界值電壓。受體雜質元素的添加有助於n型薄膜電晶體。例如，作為摻雜劑氣體，可以使用選自三甲基硼、B2 H6 、BF3 、BCl3 、以及BBr3 中的氣體。作為 受體雜質元素，將硼添加到微晶矽層中。
當形成微晶半導體層時，藉由對處理氣體提供頻率不同的高頻電力，可以實現電漿的高密度化。因此，形成晶性高的微晶半導體層。就是說，根據本發明，可以提供具有電場效應遷移率高的薄膜電晶體的半導體裝置的製造方法。
下面，關於本發明給予說明。但是，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是本發明可以以多個不同形式來實施，其方式和詳細內容可以被變換為各種各樣的形式而不脫離本發明的宗旨及其範圍。因此，本發明不應該被解釋為僅限定在本實施方式所記載的內容中。此外，在互不相同的附圖中也使用相同的附圖標記來表示相同的因素，而省略其材料、形狀、製造方法等的重複說明。
[實施例模式1]
在本實施例模式中，說明本發明的底閘極型TFT的結構、以及其製造方法。在本實施例模式中，還說明具有通道蝕刻結構的TFT的結構、以及其製造方法。
圖1是示出TFT結構的一個例子的截面圖，而圖2是其俯視圖。圖1示出沿著圖2的X1－X2線的截面。
TFT形成在基板100上。從基板一側層疊有第一導電 層101、絕緣層102、第一半導體層103、第二半導體層104、兩個第三半導體層105－1、105－2。第一導電層101是構成TFT的閘極電極的導電層。絕緣層102構成TFT的閘極絕緣層。第一半導體層由含有成為受體的雜質元素的微晶半導體構成，且是包括TFT的通道形成區域的半導體層。第二半導體層104由非晶半導體構成。一對第三半導體層105－1、105－2分別由n型或p型的半導體構成，且用作源區域或汲區域。
第一半導體層103典型地是微晶矽層，第二半導體層104典型地是非晶矽層。此外，第三半導體層105－1、105－2是微晶矽層或非晶矽層。第一半導體層103由其晶性具有短程序列的微晶半導體層構成，並且其中粒徑為0.5nm以上且20nm以下的微細晶粒分散並存在於非晶半導體中。作為微晶半導體的典型例子的微晶矽的拉曼光譜轉移到比示出單晶矽的520.6cm－1 低的波數一側。微晶矽的拉曼光譜的峰值典型地存在於481cm－1 以上且520.6cm－1 以下的範圍內。較佳的使第一半導體層103至少包含1原子%以上的氫或鹵素，以便終端懸空鍵。再者，構成第一半導體層103的微晶矽也可以具有晶格應變。藉由包含氦、氬、氪、氖等的稀有元素進一步促進晶格應變，穩定性增加，從而可以獲得優質的微晶半導體。
用作源極電極或汲極電極的一對第二導電層106－1、106－2電連接到TFT。在第三半導體層105－1、105－2上分別形成有第二導電層106－1、106－2。此外，TFT被用作鈍 化膜的絕緣層108覆蓋。
另外，第一半導體層103由微晶半導體構成，而第二半導體層104由非晶半導體構成。非晶半導體的帶隙比微晶半導體的帶隙大，其電阻也大。例如，微晶矽的帶隙為1.1eV至1.5eV左右，而非晶矽的帶隙為1.6eV至1.8eV左右。此外，非晶半導體的載流子遷移率低，即為微晶半導體的1/5至1/10。藉由使用微晶半導體層構成第一半導體層103，由微晶半導體構成通道形成區域。另外，第二半導體層104用作高電阻區域，獲得如下效果：在截止狀態下減少洩漏電流；以及抑制TFT的退化。
接著，說明TFT的工作。在此假定如下情況：TFT是第三半導體層105－1、105－2由n型半導體層構成的n通道型TFT，並且第三半導體層105－1是源區域，而第三半導體層105－2是汲區域。
當對第一導電層101施加臨界值電壓以上的電壓使TFT處於導通狀態時，在第一半導體層103中形成通道，並且載流子(此時採用電子)從第三半導體層105－1(源區域)經過第二半導體層104以及第一半導體層103，移動到第三半導體層105－2(汲區域)。就是說，電流從第三半導體層105－2流過第三半導體層105－1。
因為第一半導體層由微晶半導體構成，所以與由非晶半導體構成通道的TFT相比，圖1及圖2所示的TFT的電場效應遷移率較高，且在導通狀態下流過的電流也變高。這是因為如下緣故：微晶半導體的晶性比非晶半導體的 晶性高，從而微晶半導體的電阻降低。注意，晶性表示構成固體的原子排列的規律性的程度。作為評價晶性的方法，具有拉曼光譜法、X線衍射法等。
注意，當示意性地不添加用於價電子控制的雜質元素時，微晶半導體膜不成為本徵半導體膜，而成為呈現弱n型導電性的半導體膜。這是因為如下緣故：由於在微晶半導體膜中存在有懸空鍵及缺陷，因此在半導體中產生自由電子。再者，微晶半導體膜成為弱n型的原因之一在於包含氧。
在製造TFT的製程中，在保持密封性的反應室內，藉由CVD法或PVD法將微晶半導體膜生長在基板上，但是以完全不引入大氣成分的氧的方式在基板上生長微晶半導體膜是非常困難的。1×1017 atoms/cm3 以上的氧混入微晶半導體膜中。當氧混入時，在微晶半導體膜的結晶中產生缺陷，因該缺陷而產生自由電子。就是說，相對於微晶半導體膜，氧起到施主雜質元素的作用。
因此，較佳的對用作薄膜電晶體的通道形成區域的第一半導體層103添加成為受體的雜質元素，來實際上使它成為本徵半導體膜。藉由將成為受體的雜質元素添加到第一半導體層103中，可以控制TFT的臨界值電壓。結果，當在相同的基板上形成n通道型TFT及p通道型TFT時，可以將兩種TFT都形成為增強型電晶體。注意，為了將n通道型TFT形成為增強型電晶體，將第一半導體層103的導電類型為本徵的或弱p型，即可。
在採用由週期表中第四族元素構成的微晶半導體膜的情況下，成為受體的雜質元素的典型為硼。為了將第一半導體層103為本徵半導體或呈現弱p型導電性的半導體，較佳的將第一半導體層103的受體雜質元素的濃度設定為1×1014 atoms/cm3 至6×1016 atoms/cm3 。此外，氧不但用作施主雜質元素，而且引起半導體膜的氧化和TFT的電場效應遷移率的降低，從而第一半導體層103的氧濃度較佳的為5×1018 atoms/cm3 以下，更佳的為5×1017 atoms/cm3 以下。
藉由將第一導電層101的電位設定為比臨界值電壓值低，TFT處於截止狀態。在截止狀態下，理想地是在源區域和汲區域之間不流過電流。在截止狀態下的源區域和汲區域之間流過的電流被稱為洩漏電流。在如圖1及圖2所示那樣的具有層疊有第一半導體層103和第二半導體層104的半導體膜的TFT中，在截止狀態下因第一導電層101所產生的電場的作用而其半導體膜上面部成為產生洩漏電流的載流子的路徑。於是，藉由使用由非晶半導體構成的第二半導體層104形成TFT半導體膜中的洩漏電流容易流過的部分，可以減少由微晶半導體構成的具有通道形成區域的TFT的洩漏電流。
就是說，在圖1及圖2所示的TFT的形成有通道形成區域的半導體膜中，藉由使用微晶半導體層形成閘極電極一側(閘極絕緣層一側)，並使用非晶半導體層形成與源區域及汲區域接觸的一側，來可以增大在導通狀態下流過 的電流，並且縮小在截止狀態下流過的電流。
第二半導體層104用作緩衝層，它用來防止形成有通道的第一半導體層103的氧化。藉由防止第一半導體層103的氧化，可以防止TFT的電場效應遷移率的降低。因此，可以將包括通道形成區域的第一半導體層103形成得薄。第一半導體層103的厚度只要比5nm厚即可，較佳的為50nm以下，更佳的為20nm以下。
此外，由於藉由在第一半導體層103和一對第三半導體層105－1、105－2(源區域及汲區域)之間形成由非晶半導體構成的第二半導體層104，可以提高TFT的絕緣耐壓性，因此抑制TFT的退化。從而，可以提高TFT的可靠性。
另外，藉由在第一半導體層103和一對第三半導體層105－1、105－2(源區域及汲區域)之間形成由非晶半導體構成的第二半導體層104，可以減少寄生電容。
在第二半導體層104中形成有凹部104a，該凹部104a與第三半導體層105－1、105－2重疊的部分的厚度比第一半導體層103厚，該厚度可以為100nm以上且500nm以下。其厚度較佳的為200nm以上且300nm以下。在對閘極電極施加高電壓(例如為15V左右)來使TFT工作的情況下，也可以藉由將第二半導體層104形成得厚，即100nm以上且500nm以下，來抑制TFT的退化。
此外，藉由形成由非晶半導體構成的第二半導體層104來提高TFT的電特性和可靠性，可以抑制半導體膜的 氧化所導致的薄膜電晶體的電特性的降低、薄膜電晶體的寄生電容的增大、以及在施加高電壓之際發生的薄膜電晶體的退化，並且可以實現成為通道形成區域的第一半導體層103的薄膜化。
接著，參照圖3A至3D以及圖4A至4C說明圖1及圖2的薄膜電晶體的製造方法。
首先，準備基板100。作為基板100，除了可以使用藉由熔化方法或浮法(float method)製造的無鹼玻璃基板如鋇硼矽酸鹽玻璃、硼矽酸鋁玻璃、或鋁矽酸鹽玻璃等、及陶瓷基板之外，還可以使用具有可承受本製程的處理溫度的耐熱性的塑膠基板等。此外，也可以應用在不透鋼合金等的金屬基板表面上提供有絕緣膜的基板。
接著，在基板100上形成第一導電層101(參照圖3A)。首先，形成由選自鈦、鉬、鉻、鉭、鎢、鋁等的金屬或包含上述金屬的合金中的導電材料構成的單層結構或疊層結構的導電膜。當形成該導電膜時，可以採用濺射法或真空蒸鍍法。然後，藉由在該導電膜上藉由光微影技術或噴墨法形成掩模，並使用該掩模蝕刻該導電膜，來形成具有預定的形狀的第一導電層101。
此外，可以在不進行蝕刻處理的狀態下形成第一導電層101。藉由噴墨法將銀、金、銅等的導電奈米膏劑噴出為預定的形狀，然後進行焙燒，從而也可以形成具有預定的形狀的第一導電層101。另外，還可以在基板100和第一導電層101之間設置金屬的氮化物膜作為保護層，以便 提高第一導電層101的密接性並防止金屬元素的擴散。可以使用鈦、鉬、鉻、鉭、鎢、或鋁的氮化物膜形成保護層。
在第一導電層101上形成半導體膜及佈線。為了防止該半導體膜及佈線的破裂，較佳的將第一導電層101的端部加工為錐形。在圖3A至3D中，將第一導電層101的端部加工為錐形。
接著，在第一導電層101上按順序層疊絕緣層102、構成第一半導體層103的微晶半導體層123、非晶半導體層124、以及n型或p型半導體層125(參照圖3B)。微晶半導體層123的厚度只要比5nm厚，為50nm以下，較佳的為20nm以下。非晶半導體層124以100nm以上且500nm以下的厚度形成，較佳的以200nm以上且300nm以下的厚度形成。
較佳的是，連續形成絕緣層102、微晶半導體層123、非晶半導體層124、n型或p型的半導體層125。就是說，形成絕緣層102，然後在基板100不接觸大氣的狀態下連續形成半導體層123至125。藉由這樣形成，可以防止各個層的介面被氧、氮等的大氣成分元素、以及懸浮在大氣中的污染雜質元素污染，因此可以減少各個TFT之間的電特性的不均勻。
可以使用氧化矽膜、氮化矽膜、氧氮化矽膜、或氮氧化矽膜形成絕緣層102。藉由CVD法或濺射法分別形成這種絕緣膜。在藉由CVD法形成這種絕緣膜的情況下，較 佳的採用PECVD法，尤其較佳的使用頻率為1GHz以上的微波使處理氣體激發生成電漿。由於使用微波激發的電漿氣相生長的氧氮化矽膜、及氮氧化矽膜的絕緣耐壓高，因此可以提高TFT的可靠性。
注意，氧氮化矽具有如下組成：氧的含量比氮的含量多，作為其濃度範圍，包含55原子%至65原子%的氧，包含1原子%至20原子%的氮，包含25原子%至35原子%的Si，包含0.1原子%至10原子%的氫。此外，氮氧化矽具有如下組成：氮的含量比氧的含量多，作為其濃度範圍，包含15原子%至30原子%的氧，包含20原子%至35原子%的氮，包含25原子%至35原子%的Si，包含15原子%至25原子%的氫。
絕緣層102可以採用單層結構或疊層結構。例如，在絕緣層102採用兩層結構的情況下，使用氧化矽膜或氧氮化矽膜形成其下層，使用氮化矽膜或氮氧化矽膜形成其上層。在採用三層結構的情況下，可以使用氮化矽膜或氮氧化矽膜形成基板100一側的層，使用氧化矽膜或氧氮化矽膜形成中間的層，使用氮化矽膜或氮氧化矽膜形成微晶半導體層123一側的層。
微晶半導體層123是如下半導體層：晶性具有短程序列，粒徑為0.5nm以上且20nm以下的微細晶粒存在於非單晶半導體中。
微晶半導體層藉由PECVD法形成。在處理氣體中，除了矽源氣體之外，還可以混合氫。此外，在處理氣體中 可以混合氦、氬、氪、氖等的稀有氣體。藉由調節處理氣體中的氦、氬、氪、氖等的稀有氣體的濃度，可以對微晶半導體層123添加這種稀有氣體元素。
此外，藉由將由鹵素元素構成的物質的氣體(F2 、Cl2 、Br2 、I2 、HF、HCl、HBr、HI等)混合在處理氣體中，或者使用在其組成中包含鹵素的矽源氣體(SiH2 Cl2 、SiHCl3 、SiCl4 、SiF4 等)，可以對微晶半導體層123添加鹵素。例如，在使用SiF4 的情況下，較佳的使用SiF4 和SiH4 的混合氣體作為矽源氣體。
另外，藉由對微晶半導體層123添加受體雜質元素，使它成為本證半導體層或弱n型的半導體層。微晶半導體層123中的受體雜質元素的濃度例如較佳的為1×1014 atoms/cm3 至6×1016 atoms/cm3 。在藉由CVD法形成微晶半導體層123的情況下，在處理氣體中混合含有受體雜質元素的摻雜劑氣體。可以藉由進行摻雜劑氣體的分壓調節微晶半導體層123中的受體雜質元素的濃度。可以以將摻雜劑氣體提供到反應室之際的流量以及稀釋率調節摻雜劑氣體的分壓。例如，在氣氛的壓力為150Pa±20Pa左右的情況下，摻雜劑氣體的分壓較佳的為1×10－8 Pa以上且1×10－5 Pa以下。
受體雜質元素典型為硼。作為含有受體雜質元素的摻雜劑氣體，可以使用選自B2 H6 、BF3 、BCl3 、BBr3 、三甲基硼(B(CH3 )3 )等中的氣體。B2 H6 容易吸附，難以藉由電漿清洗從反應室內去除。三甲基硼(下面，寫為“ TMB”)具有如下優點，即與B2 H6 相比，較容易藉由電漿清洗從反應室內去除。此外，還有如下優點，即TMB比B2 H6 難以分解，因此保存期間長。
在形成微晶矽膜作為微晶半導體層123的情況下，處理氣體至少包含矽源氣體、摻雜劑氣體以及氫。可以混合氦等的稀有氣體代替氫。為了形成微晶矽膜，相對於矽源氣體的分壓，氫的分壓比(氫/矽源氣體)較佳的為50，並可以設定為50以上2000以下。由於藉由增加分壓比來降低矽膜的生長速度，因此容易產生晶核，且發生膜的微晶化。基板的加熱溫度可以設定為100℃以上且300℃以下，而氣氛的壓力可以設定為100Pa以上且300Pa以下。
此外，微晶半導體層123的氧濃度較佳的為1×1019 atoms/cm3 以下，更佳的為5×1018 atoms/cm3 以下。採用如下方法減少氧：減少吸附到基板100的氧；減少形成微晶半導體層123的反應室內洩漏的空氣量；以及藉由提高微晶半導體層123的成膜速度，縮短成膜時間等。
為形成微晶半導體層123而將頻率不同的高頻電力提供到處理氣體中來使處理氣體激發。藉由對PECVD裝置的電極提供頻率不同的兩種以上的高頻電力，可以將頻率不同的高頻電力提供到處理氣體中。由此，使處理氣體激發生成電漿形成微晶半導體層123。注意，當頻率不同時，波長也不同。
施加到電極的高頻電力至少有兩種。一種是不呈現表面駐波作用的頻率帶的電力。在很多情況下，其波長為 10m以上。另一種是其波長比上述高頻電力的波長短的高頻電力。藉由對PECVD裝置的電極重疊地施加這些兩種高頻電力，可以實現電漿的高密度化。此外，由於電漿表面駐波作用被抑制，因此可以實現電漿的均勻化。
圖19示出被施加多種高頻電力的PECVD裝置的一個結構例子。反應室500由鋁或不透鋼等的具有剛性的材料形成，且構成為能夠進行內部的真空排氣。反應室500具備有第一電極501和第二電極502。
高頻電力供應單元503聯結到第一電極501，對第二電極502提供接地電位，構成為能夠轉裝在基板。第一電極501被絕緣材料516與反應室500絕緣分離，構成為不使高頻電力洩漏。注意，在圖19中，第一電極501和第二電極502的結構示出電容耦合型(平行平板型)的結構例子，但是只要能夠施加互不相同的兩種以上高頻電力來在反應室500內生成電漿，就可以應用其他結構如電感耦合型等。
高頻電力供應單元503包括第一高頻電源504、第二高頻電源505、以及與上述高頻電源對應的第一匹配器506和第二匹配器507。從第一高頻電源504和第二高頻電源505輸出的高頻電力一起提供到第一電極501。第一匹配器506或第二匹配器507的輸出一側也可以設置帶通濾波器，以便防止一方的高頻電力的流入。
第一電極501也聯結到氣體供應單元508。氣體供應單元508由填充有SiH4 等的各種氣體的汽缸510、壓力調 節閥511、停止閥512、質量流量控制器513等構成。TMB、PH3 等的摻雜劑氣體在被H2 及He等的氣體稀釋的狀態下被填充在汽缸510中。
在反應室500內，第一電極501的與基板相對的面被加工為簇射板狀，在其面上提供有許多細孔。對第一電極501提供的反應氣體經過內部的空心結構，然後從該細孔提供到反應室500內。
在第二電極502中，設置有基板加熱器514、以及控制基板加熱器514的溫度的加熱控制器515。在第二電極502中設置基板加熱器514的情況下，採用熱傳導加熱方式，並且由護套加熱器等構成。第二電極502採用能夠調節高度的可動方式，以便適當地改變第一電極501和第二電極502的間隔。
連接到反應室500的排氣單元509包括如下功能：在進行真空排氣的情況或流過反應氣體的情況下，控制反應室500保持預定的壓力。
作為排氣單元509的結構，包括蝶閥517、導氣閥518、渦輪分子泵519、乾泵520等。在並列地配置蝶閥517、導氣閥518的情況下，藉由關閉蝶閥517而使導氣閥518工作，可以控制反應氣體的排氣速度來將反應室500的壓力保持為預定的範圍。此外，藉由開啟傳導率高的蝶閥517，可以實現高真空排氣。
在進行真空度低於10－5 Pa的壓力的超高真空排氣的情況下，較佳的同時使用低溫泵521。為了將微晶半導體層 123的氧濃度設定為1×1017 atoms/cm3 以下，在形成微晶半導體層123之前將反應室500排氣成超高真空狀態是有效的。注意，為了將反應室500的最終真空度為超高真空，對反應室500的內壁進行鏡面加工，並設置焙燒用加熱器以減少源於內壁的氣體釋放。
在很多情況下，應用波長為10m以上的高頻作為第一高頻電源504所提供的高頻電力。從第一高頻電源504提供HF帶的3MHz至30MHz，典型為13.56MHz的頻率的高頻電力。
對於第二高頻電源505所提供的高頻電力，其頻率屬於VHF帶，並且在很多情況下其波長為低於10m。具體而言，從第二高頻電源505提供30MHz至300MHz的高頻電力。
就是說，第一高頻電源504所提供的高頻具有第一電極501的一邊長度的三倍以上的波長。作為第二高頻電源505所提供的高頻的波長，比第一高頻電源504所提供的高頻的波長短的波長。藉由將不產生表面駐波的高頻電力提供到第一電極501生成電漿，並提供屬於VHF帶的高頻電力實現電漿的高密度化，來可以形成晶性高的微晶半導體層123。此外，可以在其長邊超過2000mm的大面積基板上以均勻的厚度形成膜性質良好的薄膜。
藉由將頻率不同的第一高頻電力及第二高頻電力重疊施加到第一電極501，進行處理氣體的激發。第二高頻電力的頻率為3MHz至30MHz，典型地為13.56MHz。第一 高頻電力的頻率屬於大於30MHz至300MHz左右的VHF帶。藉由使用不呈現表面駐波的頻帶的第一高頻電力使處理氣體激發生成電漿，並將屬於VHF帶的第二高頻電力提供到處理氣體，來可以實現電漿的高密度化。再者，由於抑制表面駐波的影響，在其長邊超過2000mm的大面積基板上也可以形成厚度均勻且性質良好的薄膜。
可以在處理氣體中混合氦。氦具有在所有氣體中最高的離子化能，即24.5eV，並且其亞穩狀態位於比該離子化能少許低的能級，即大約20eV，從而在放電持續期間中，離子化只需要其差分的大約4eV。因此，氦的放電開始電壓在所有氣體中最低。因為氦具有這些特徵，藉由將氦混合在處理氣體中，可以穩定地維持電漿。這帶來均勻的電漿的形成，從而即使堆積有微晶矽膜的基板面積增大也發揮電漿密度的均勻化的效果。
較佳的在形成微晶半導體層123的之前，對成為其被形成面的絕緣層102的表面進行電漿處理。作為該電漿處理，較佳的進行稀有氣體電漿處理及氫電漿處理中之一或兩者。
對於稀有氣體電漿處理，較佳的使用氬、氪、氙等的質量數大的稀有氣體元素。這是因為利用濺射效果去除附著到絕緣層102表面的氧、水分、有機物、金屬元素等的緣故。氫電漿處理在如下情況下很有效：利用氫自由基去除附著到絕緣層102表面的所述雜質；利用對絕緣層102的蝕刻作用清洗微晶半導體層123的被形成面。此外，藉 由同時使用稀有氣體電漿處理和氫電漿處理的雙方，被期待促進微晶核的生成的作用。另外，為促進微晶核的生成，而在形成微晶矽膜的開始階段中，在對反應室500提供矽源氣體的同時還維持提供氬等的稀有氣體如氬等是有效的。
可以藉由PECVD法等的CVD法、濺射法等的PVD法形成非晶半導體層124。當藉由CVD法形成非晶矽膜時，作為矽源氣體可以使用選自SiH4 、Si2 H6 、SiH2 Cl2 、SiHCl3 、SiCl4 、SiF4 等中的一種或多種氣體。例如，當使用SiF4 時，較佳的使用SiF4 和SiH4 的混合氣體作為矽源氣體。此外，作為用於CVD法的處理氣體，除了使用矽源氣體之外，還可以混合氫、氦、氬、氪、以及氖而使用
此外，藉由將由鹵素元素構成的物質的氣體(F2 、Cl2 、Br2 、I2 、HF、HCl、HBr、HI等)混合到處理氣體中，或者使用包含鹵素的矽源氣體(SiH2 Cl2 、SiHCl3 、SiCl4 、SiF4 等)，來可以將鹵素添加到非晶矽膜中。
此外，藉由將單晶矽用作靶並使用稀有氣體對靶進行濺射，來可以利用濺射法形成非晶半導體膜。另外，當形成膜時，藉由將氨、氮、或N2 O包含在氣氛中，可以形成包含氮的非晶矽膜。而且，藉由將以鹵素為其組成的氣體(F2 、Cl2 、Br2 、I2 、HF、HCl、HBr、HI等)包含在氣氛中，可以形成包含氟、氯、溴、或碘的非晶半導體膜。
還可以在形成非晶半導體層124之後，藉由對非晶半導體層124的表面進行使用氫電漿、氮電漿、或鹵素電漿 的處理，使非晶半導體層124表面氫化、氮化、或鹵素化。或者，對非晶半導體層124的表面進行使用稀有氣體電漿如氦電漿、氖電漿、氬電漿、氪電漿等的處理。
添加有賦予一導電類型的雜質的半導體層125是構成源區域及汲區域的半導體層。它由微晶半導體或非晶半導體構成。半導體層125可以與微晶半導體層123、非晶半導體層124同樣地形成。在形成半導體層125時，使它包含施主雜質或受體雜質。半導體層125以2nm以上且50nm以下的厚度形成。
添加用作摻雜劑雜質元素的磷來對半導體層125賦予n型導電性，以形成n通道型TFT。因此，將包含施主元素如PH3等的摻雜劑氣體混合到處理氣體中，以藉由CVD法形成半導體層125。另一方面，添加用作受體雜質元素的硼來對半導體層125賦予p型導電性，以形成p通道型TFT。因此，在其組成中包含受體元素如B2 H6 、BF3 、BCl3 、BBr3 、TMB等的摻雜劑氣體混合到處理氣體中，以藉由CVD法形成半導體層125。半導體層125以2nm以上且50nm以下的厚度形成。藉由減薄添加有賦予一導電類型的雜質的半導體膜的膜厚度，可以提高生產率。
接著，在半導體層125上形成掩模131。掩模131藉由光微影技術或噴墨法形成。使用掩模131蝕刻半導體層125、非晶半導體層124以及微晶半導體層123形成第三半導體層105、第二半導體層104、以及第一半導體層103(參照圖3C)。就是說，藉由蝕刻製程，在絕緣層102 上形成由第三半導體層105、第二半導體層104、以及第一半導體層103構成的島狀的三層結構的疊層體。
在圖3C的製程中，第三半導體層105不分割成源區域和汲區域。將第二半導體層104和第一半導體層103的整體形成為與第一導電層101重疊。藉由採用該結構，透過基板100的光被第一導電層101遮斷，從而防止光照射到第二半導體層104、第一半導體層103，以可以避免產生光洩漏電流。
接著，在當蝕刻之後留下的第三半導體層105以及絕緣層102上形成導電層126。在該導電層126上形成掩模132(參照圖3D)。掩模132藉由光微影技術或噴墨法形成。
導電層126可以採用單層結構或疊層結構，在其中之至少一層中，較佳的提供由鋁、鋁合金、或銅構成的導電膜，以實現源極電極、汲極電極的低電阻化。藉由對鋁添加微量的鈦、釹、鈧、鉬等，以提高耐熱性。此外，至於鋁合金，較佳的使用上述元素和鋁的合金來提高其耐熱性。可以藉由濺射法或真空蒸鍍法形成構成導電層126的導電膜。
在導電層126採用兩層結構的情況下，其下層使用耐熱金屬膜或耐熱金屬的氮化物膜形成，而其上層使用由鋁、鋁合金、或銅構成的膜形成。注意，耐熱金屬是其熔點比鋁高(較佳的為800℃以上)的金屬，例如可舉出鈦、鉭、鉬、鎢等。在導電層126採用三層結構的情況下，其 中間層使用由鋁、鋁合金、或銅構成的膜形成，而其上層及下層使用耐熱金屬膜或耐熱金屬的氮化物膜形成。就是說，在採用三層結構的情況下，較佳的採用由耐熱性高的導電膜夾著鋁膜等的低電阻的導電膜的結構。可以藉由濺射法或真空蒸鍍法形成構成導電層126的導電膜。
而且，在圖3B的製程中，還可以在半導體層125上形成導電層126。接著，使用掩模132蝕刻導電層126，來形成一對第二導電層106－1、106－2(參照圖4A)。
再者，使用掩模132蝕刻第三半導體層105，來形成一對第三半導體層105－1、105－2(參照圖4B)。由第三半導體層105的蝕刻劑蝕刻第二半導體層104，形成凹部104a。形成有凹部104a的區域是不重疊於第三半導體層105－1、105－2、以及一對第二導電層106－1、106－2的區域。該區域是圖2的俯視圖中的第二半導體層104露出的區域。第三半導體層105－1、105－2以及第二導電層106－1、106－2的端部大致一致。
為將第二半導體層104用作防止第一半導體層103的氧化的緩衝層，而以不使第一半導體層103因進行上述蝕刻處理露出的方式蝕刻第二半導體層104。
接著，蝕刻第二導電層106－1、106－2的周邊部分(參照圖4C)。在此，使用掩模132進行濕蝕刻，所以第二導電層106－1、106－2側面的露出部被蝕刻。因此，將第二導電層106－1和第二導電層106－2之間的距離為比TFT的通道長度長。這導致可以增大第二導電層106－1和第二導 電層106－2之間的距離，從而可以防止第二導電層106－1和第二導電層106－2之間產生的短路。
藉由進行圖4C的蝕刻處理，第二導電層106－1、106－2的端部與第三半導體層105－1、105－2的端部偏離。換言之，如圖2所示，第三半導體層105－1、105－2存在於第二導電層106－1、106－2的外側。藉由採用這種結構，TFT的源極電極及汲極電極的端部、以及源區域及汲區域的端部不發生電場集中，從而可以防止閘極電極和源極電極及汲極電極之間產生的洩漏電流。由此，可以製造可靠性和耐壓性都高的薄膜電晶體。
然後，去除掩模132。注意，還可以採用在不進行圖4C的蝕刻處理的狀態下第三半導體層105－1、105－2的端部和第二導電層106－1、106－2的端部大致一致的結構。接著，形成絕緣層108(參照圖1)。絕緣層108可以與絕緣層102同樣地形成。注意，絕緣層108用來防止懸浮在大氣中的有機物、金屬、水蒸氣等的污染雜質進入，較佳的使用緻密的膜例如氮化矽膜等。藉由上述步驟，圖1及圖2所示的通道蝕刻結構的TFT完成。
在本實施例模式中，說明了在微晶半導體層123的形成製程中使用圖19所示的PECVD裝置的方法。當使用圖19的PECVD裝置時，除了微晶半導體層123之外，還可以形成絕緣層102、非晶半導體層124、半導體層125以及絕緣層108。
在圖19所示的PECVD裝置中，可以藉由改變反應氣 體來形成各種薄膜。當形成非晶矽膜、非晶矽鍺膜、非晶碳化矽膜、微晶矽鍺膜、微晶碳化矽膜等作為半導體層時也可以應用本實施例模式。作為絕緣層，可以形成氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜等。就是說，為形成這種半導體層、絕緣層而採用PECVD法，在該PECVD法中將頻率不同的兩種高頻電力提供到處理氣體中來使處理氣體激發。因此，在本實施例模式中，可以藉由用來形成微晶半導體層123的PECVD法，來形成非晶半導體層124、半導體層125、以及絕緣層108。
[實施例模式2]
在實施例模式中，說明具有與實施例模式1不同的結構的薄膜電晶體以及其製造方法。實施例模式1示出了通道蝕刻型薄膜電晶體，但是本實施例模式說明一種薄膜電晶體，其中在通道形成區域上具有由絕緣層構成的保護層。具有這種保護層的TFT的結構稱為“通道保護型”。圖5是示出通道保護型TFT的結構的一個例子的截面圖，而圖6是其俯視圖。圖5是沿著圖6的Y1－Y2線的截面圖。
本實施例模式的TFT與實施例模式1不同之處為如下：不在第二半導體層104中形成有凹部104a，而在第二半導體層104上形成有保護層109；如圖6所示，第二半導體層104不露出，而被第三半導體層105－1、105－2、保護層109覆蓋；以及第二導電層106－1、106－2的整體與第三半導體層105－1、105－2重疊，即在第二導電層106－1、 106－2存在的區域中，還存在有第三半導體層105－1、105－2。此外，本實施例模式的TFT與實施例模式1相同之處為如下：第二導電層106－1、106－2的端部與第三半導體層105－1、105－2的端部彼此偏離；以及第一半導體層103及第二半導體層104的整體與第一導電層101重疊。
接著，參照圖7A至7C以及圖8A至8C說明圖5和圖6的TFT的製造方法。本實施例模式的TFT的製程可以應用實施例模式1的製造方法。
首先，在基板100上形成第一導電層101之後，層疊絕緣層102、微晶半導體層123、及非晶半導體層124。然後在非晶半導體層124上形成保護層109(參照圖7A)。藉由將與絕緣層102同樣地形成的絕緣層、或非感光有機材料層蝕刻為島狀，可以形成保護層109。
接著，在保護層109及非晶半導體層124上形成與圖3C同樣的掩模(未圖示)，使用該掩模與圖3C同樣地進行蝕刻處理，以形成第一半導體層103、第二半島體層104(參照圖7B)。然後，去除掩模。
接著，在絕緣層102、第二半導體層104、保護層109上按順序層疊形成半導體層125及導電層126(參照圖7C)。
接著，在導電層126上形成掩模133。使用掩模133與圖4A同樣地蝕刻導電層126，以形成一對第二導電層106－1、106－2(參照圖8A)。
再者，使用掩模133與圖4B同樣地蝕刻半導體層 125，以形成一對第三半導體層105－1、105－2(參照圖8B)。在該蝕刻製程中，保護層109用來蝕刻停止層，因此不在第二半導體層104中形成凹部。因為層疊形成導電層126和半導體層125，並共同使用掩模133蝕刻導電層126及半導體層125，所以在第三半導體層105－1、105－2存在的區域中，還存在有第二導電層106－1、106－2。此外，第三半導體層105－1、105－2的端部和第二導電層106－1、106－2的端部大致一致。
接著，與圖4C同樣地蝕刻第二導電層106－1、106－2的周邊部分(參照圖8C)。在該製程中，第二導電層106－1、106－2的端部和第三半導體層105－1、105－2的端部彼此偏離。換言之，如圖6所示，第三半導體層105－1、105－2的端部存在於第二導電層106－1、106－2的外側。藉由採用這種結構，TFT的源極電極及汲極電極的端部、以及源區域及汲區域的端部不發生電場集中，從而可以防止閘極電極和源極電極及汲極電極之間產生的洩漏電流。由此，可以製造可靠性和絕緣耐壓性都高的薄膜電晶體。
然後，去除掩模133。注意，在不進行圖8C的蝕刻處理的狀態下也可以實現第三半導體層105－1、105－2的端部和第二導電層106－1、106－2的端部大致一致的結構。接著，形成絕緣層108(參照圖5)。藉由上述步驟，圖5及圖6所示的通道保護型的TFT完成。
[實施例模式3]
在本實施例模式中，作為具有電晶體的半導體裝置的一個例子，說明主動矩陣型顯示裝置。在主動矩陣型顯示裝置的像素部中，每個像素具有電晶體。
首先，參照附圖說明本發明的主動矩陣型顯示裝置的結構。圖9是示出主動矩陣型顯示裝置的結構例子的方塊圖。主動矩陣型顯示裝置包括像素部10、源極線驅動電路11、掃描線驅動電路12、連接到源極線驅動電路11的多個源極線13、以及連接到掃描線驅動電路12的多個掃描線14。
多個源極線13在行方向上排列，並且多個掃描線14與源極線13交叉並在列方向上排列。在像素部10中，多個像素15對應於源極線13及掃描線14所構成的行列地排列為行列狀。像素15連接到掃描線14及源極線13。像素部15包括開關元件以及顯示元件。開關元件根據輸入到掃描線14的信號控制像素是否被選擇。根據從源極線13輸入的視頻信號控制顯示元件的灰度級。
參照圖10和圖11說明像素15的結構例子。圖10示出將本發明應用於主動矩陣型液晶顯示裝置時的像素15的結構例子。圖10是像素的電路圖。像素15包括用作開關元件的開關電晶體21、以及用作顯示元件的液晶元件22。開關電晶體21的閘極連接到掃描線14，並且源極及汲極的一方連接到源極線13，而另一方連接到液晶元件22。開關電晶體21應用實施例模式1或實施例模式2的TFT。
液晶元件22包括像素電極、相對電極及液晶，並且它被由像素電極和相對電極構成的電場控制液晶分子的取向。液晶被封入在主動矩陣型液晶顯示裝置的兩個基板之間。輔助電容器23是用來保持液晶元件22的像素電極的電位的電容器，它連接到液晶元件22的像素電極。
圖11示出將本發明應用於主動矩陣型電致發光(EL)顯示裝置時的像素15的結構例子。圖11是像素的電路圖。像素15包括用作開關元件的開關電晶體31、以及用作顯示元件的發光元件32。再者，像素15還包括閘極連接到開關電晶體31的驅動電晶體33。發光元件32具有包括一對電極和被該對電極夾住的發光材料的發光層。開關電晶體31以及驅動電晶體33應用實施例模式1或實施例模式2的TFT。
利用電致發光的發光元件按其發光材料是有機化合物還是無機化合物而區別。通常，前者稱為有機EL元件，後者稱為無機EL元件。發光元件32可以採用有機EL元件或無機EL元件。
對一對電極之間施加電壓，以使有機EL元件發光。由此，電子和電洞分別重一對電極注入到包含發光有機化合物的發光層中，而在一對電極之間流過電流。而且，因這些載流子(電子和電洞)在發光層中複合而發光有機化合物處於激發狀態，並且當該激發態返回基態時發光。將具有這種發光機構的發光元件稱為電流激發型發光元件。
無機EL元件根據其元件結構，被分為分散型無機EL 元件和薄膜型無機EL元件。分散型無機EL元件具有將發光材料的粒子分散在粘結劑中的發光層，其發光機構為利用施主能級和受體能級的施主－受體複合型發光。薄膜型無機EL元件具有發光層被兩個電介質層夾住，且它還被兩個電極夾住的疊層結構，其發光機構為利用金屬離子的內殼層電子躍遷的定域型發光。
圖12示出主動矩陣型顯示裝置模組的外觀透視圖。模組包括兩個基板61和62。在基板61上形成有由使用微晶半導體膜的薄膜電晶體構成的像素部63和掃描線驅動電路64。源極線驅動電路由IC晶片65形成，並安裝到基板61上。在基板61上形成外部連接端子，並且FPC66連接到該外部連接端子。藉由FPC66將電源電位、各種信號等提供到像素部63、由IC晶片65構成的源極線驅動電路、及掃描線驅動電路64。
此外，掃描線驅動電路64也可以使用IC晶片65形成。另外，在使用IC晶片65形成源極線驅動電路或掃描線驅動電路64的情況下，也可以與基板61、62不同的基板上安裝IC晶片65，並由FPC等連接該基板的外部連接端子和基板61的外部連接端子。
接著，說明主動矩陣型液晶顯示裝置的模組的更詳細的結構。圖13是示出像素的截面結構的一個例子的截面圖。在此，說明其驅動方式為TN方式的液晶顯示裝置的像素部的截面結構。一對基板200、201分別對應於圖12的基板61、62。在基板200上形成TFT202以及輔助電容 器203。TFT202、輔助電容器203分別對應於圖10中的開關電晶體21、輔助電容器23。
注意，圖14是基板200一側的像素的俯視圖，並且圖13示出沿著圖14的Z1－Z2線的截面結構。在本實施例模式中，TFT202的結構與實施例模式1的TFT的結構相同，但是TFT202還可以採用與實施例模式2的TFT相同的結構。在像素中，形成掃描線210、源極線211、輔助電容線212。作為掃描線210的一部分，形成有TFT202的第一導電層(閘極電極)。在形成掃描線210的同時形成輔助電容線212。作為源極線211的一部分，形成有TFT202的第二導電層的一方(源極電極或汲極電極)。此外，與源極線211成為一對的第二導電層(源極電極或汲極電極)是電極213。
掃描線210及輔助電容線212上的絕緣層214用作TFT202的閘絕緣層。在輔助電容線212上，藉由絕緣層214形成電極215。在輔助電容線212及電極215彼此重疊的部分中，將絕緣層214用作電介質來形成以輔助電容線212及電極215為一對電極的輔助電容器203。電極215是在形成TFT202的第二導電層的同時形成的電極。就是說，同時製造源極線211、電極213以及電極215。
絕緣層216用作鈍化層，並且與實施例模式1、2的絕緣層108同樣地形成。在電極213上的絕緣層216中形成接觸孔，像素電極217藉由該接觸孔電連接到電極213。即，TFT202和像素電極217電連接。再者，在電極215 上的絕緣層216中也形成接觸孔。像素電極217藉由該接觸孔電連接到電極215，輔助電容器203電連接到像素電極217。
藉由使用包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下麵，寫為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等的導電材料形成像素電極217，使它具有透光性。
此外，可以使用包含導電高分子(也稱為導電聚合物)的導電層形成像素電極217。作為導電高分子，可以使用所謂的π共軛類導電高分子。例如，可舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的兩種以上的共聚物等。較佳的是，在包含用於像素電極217的導電高分子的導電層中，其薄層電阻為10000 Ω/□以下，並且當波長為550nm時的透光率為70%以上。另外，包含在導電組成物中的導電高分子的電阻率較佳的為0.1 Ω．cm以下。
在基板200和基板201之間形成有液晶層220。在基板200和基板201的表面上分別形成用作使包括在液晶層220的液晶分子取向的取向膜221、222。在基板200和基板201的周圍形成有由樹脂材料構成的密封材料，以將液晶層密封在基板200和基板201之間。此外，珠狀隔離物被散佈在液晶層220中，以保持基板200和基板201之間的間距。注意，也可以藉由製造TFT202的步驟，在基板 200上形成柱狀隔離物來代替珠狀隔離物。可以使用感光樹脂形成柱狀隔離物。
再者，在基板201上形成遮光膜223、彩色膜224、相對電極225等。層疊有像素電極217、液晶層220、相對電極225的部分用作液晶元件。遮光膜223覆蓋液晶分子的取向容易錯亂的區域，例如形成TFT202及輔助電容器203的區域。彩色膜224是用作彩色濾光片的膜。在彩色膜224和相對電極225之間形成平坦化膜226，以使因形成遮光膜223而產生的凹凸平坦化。由此，可以防止液晶的取向錯亂。
注意，在此，以TN方式的液晶顯示裝置為例子來說明像素部結構，但是液晶顯示裝置的驅動方法不局限於TN方式。作為TN方式以外的典型驅動方式，典型地舉出VA(垂直取向)方式、水平電場方式。VA方式是指如下方式：在不對液晶分子施加電壓的情況下，液晶分子朝向相對於基板垂直的方向。水平電場方式是指如下方式：藉由主要施加相對於基板水平的方向的電場改變液晶分子的方向，來進行灰度級表達的方式。
接著，說明主動矩陣型EL顯示裝置模組的更詳細的結構。圖15是說明像素部的截面結構的一個例子的截面圖。注意，在此以如下情況為例子來說明像素部的結構：發光元件是有機EL元件，且將藉由實施例模式1的方法製造的TFT用作形成於像素的電晶體。在圖15中，一對基板300、301分別對應於圖12的基板61、62。在基板 300上形成有TFT302及發光元件303。TFT302、發光元件303分別對應於圖10的驅動電晶體33、發光元件32。
經過參照圖3A至3D以及圖4A至4C說明的製程，在基板300上形成TFT302以及用作保護膜的絕緣層108(參照圖15)。接著，在絕緣層108上形成平坦化膜311。較佳的使用有機樹脂如丙烯、聚醯亞胺、聚醯胺等、或矽氧烷形成平坦化膜311。
接著，在平坦化膜311與第二導電層106－2(源極電極或汲極電極)重疊的部分中形成接觸孔。在平坦化膜311上形成像素電極312。像素電極312連接到TFT302的第二導電層106－2。在TFT302是n型的情況下，像素電極312成為陰極。另一方面，在TFT302是p型的情況下，像素電極312成為陽極。因此，作為像素電極312，使用發揮所希望的功能的導電膜。具體來說，為形成陰極可以使用功函數小的材料例如Ca、Al、CaF、MgAg、AlLi等，而為形成陽極可以使用包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫、氧化銦鋅、添加有氧化矽的氧化銦錫等。藉由使用這種導電材料，可以形成具有透光性的電極。
接著，在平坦化膜311上形成隔離牆313。隔離牆313具有開口部，並且像素電極312露出在該開口部中。此外，在該開口部周邊，像素電極312的端部被隔離牆313覆蓋。使用有機樹脂膜、無機絕緣膜或有機聚矽氧烷 形成隔離牆313。
接著，在基板300表面上形成發光層314。發光層314以在隔離牆313的開口部中與像素電極312接觸的方式形成。發光層314可以以單層或多層來形成。
接著，覆蓋發光層314地形成共同電極315。共同電極315可以與像素電極312同樣地形成。在像素電極312是陰極的情況下，將共同電極315形成為陽極。藉由在隔離牆313的開口部中層疊像素電極312、發光層314以及共同電極315，形成有發光元件303。然後，在共同電極315及隔離牆313上形成保護膜316，以防止氧、氫、水分、二氧化碳等進入到發光元件303中。保護膜316可以使用氮化矽膜、氮氧化矽膜、DLC膜等形成。
接著，由樹脂層320將基板301貼附到基板300表面上。藉由採用這種結構，可以不使發光元件303暴露在空氣中。作為基板301，可以使用玻璃板、塑膠板、或者如聚酯薄膜或丙烯薄膜等的樹脂薄膜等。此外，可以使用紫外線固化樹脂或熱固化樹脂形成樹脂層320。作為這種樹脂，具有PVC(聚氯乙烯)、丙烯、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)、或EVA(乙烯－醋酸乙烯酯)等。
[實施例模式4]
在本實施例模式中，說明在顯示部中組裝有主動矩陣型顯示裝置模組的電子設備作為本發明的半導體裝置的一 個例子。作為該模組，可以應用實施例模式3所說明的半導體裝置。作為這種電子設備，可舉出如下：拍攝裝置如攝影機、數位相機等；頭戴式顯示器(護目鏡型顯示器)；汽車導航；投影機；汽車音響；個人電腦；可擕式資訊終端(可擕式電腦、行動電話、或電子書等)等。圖16A至16C示出了上述電子設備的一個例子。
作為本發明的半導體裝置的一個例子，圖16A示出電視裝置的外觀圖。由模組形成主畫面2003，並且作為其輔助設備，具備揚聲器部2009和操作開關等。在框體2001中組裝有其像素部具有液晶元件或發光元件的顯示用模組2002。接收機2005是用來接收電視廣播的裝置。數據機2004是用來將電視裝置連接到利用有線或無線的通信網路的裝置。藉由連接到通信網路，可以使用電視裝置進行雙方向(從視眾向播送者、以及從播送者向視眾)的通信。藉由利用遙控操作機2006、或組裝在框體中的開關，進行電視裝置的操作。
再者，在電視裝置中，除了主畫面2003之外還可以形成由顯示用模組形成的輔助畫面2008。輔助畫面2008可以用來顯示頻道或音量等。例如，可以使用液晶元件的模組形成主畫面2003，而使用能夠以低電量進行顯示的發光元件的模組形成輔助畫面2008。或者，主畫面2003及輔助畫面2008都可以由使用發光元件的模組形成。
圖17是示出電視裝置的主要結構的方塊圖。在顯示用模組900中，形成有像素部921。藉由COG方式，將源 極線驅動電路922和掃描線驅動電路923安裝到模組900中。
作為其他外部電路的結構，在該視頻信號的輸入一側具有視頻信號放大電路925、視頻信號處理電路926、控制電路927等。其中，視頻信號放大電路925放大調諧器924所接收的信號中的視頻信號，視頻信號處理電路926將從視頻信號放大電路925輸出的信號轉換成對應於紅、綠和藍各種顏色的顏色信號，控制電路927將該視頻信號轉換成驅動器IC輸入規格。控制電路927將信號輸出到掃描線一側和源極線一側。在進行數位驅動的情況下，可以採用如下結構：在源極線一側設置信號分割電路928，將輸入數位信號分割為m個，然後提供到源極線驅動電路922。
由調諧器924接收的信號中的音頻信號被發送到音頻信號放大電路929，並經過音頻信號處理電路930提供到揚聲器933。控制電路931從輸入部932接收有關接收站(接收頻率)或音量的控制資訊，並將信號傳送到調諧器924和音頻信號處理電路930。
注意，本發明不局限於電視裝置，還可以包括個人電腦的監視器、鐵路的車站或飛機場等中的資訊顯示幕、街頭上的廣告顯示幕等。
作為本發明的半導體裝置的一個例子，圖16B示出行動電話2301的外觀圖。該移動電話機2301包括顯示部2302、操作部2303等構成。將使用液晶元件或發光元件 的模組用於顯示部2302。
作為本發明的半導體裝置的一個例子，圖16C示出可擕式電腦的外觀圖。該可擕式電腦包括主體2401、顯示部2402等。將使用液晶元件或發光元件的模組用於顯示部2402。
[實施例模式5]
在實施例模式1、實施例模式2中說明了在基板100上層疊形成絕緣層102、微晶半導體層123、非晶半導體層124、半導體層125的製程(參照圖3A以及圖7A)。此外，較佳的在不使基板100暴露在大氣中的狀態下，層疊形成這些層。在本實施例模式中，說明用來進行這種製程的PECVD裝置的結構及其使用方法。
參照圖18說明一種PECVD裝置，該PECVD裝置可以連續形成從絕緣層102添加了賦予一導電類型的雜質的第三半導體層105。圖18是示出PECVD裝置的俯視截面的示意圖。PECVD裝置具有如下結構，即在公共室1120的周邊設有裝載室1110、卸裝室1115、四個反應室1111至1114。在公共室1120和每一室之間設有閘閥1122至1127，並且構成為在每一室中進行的處理互不相同干涉。基板安裝在裝載室1110、卸裝室1115的盒子1128、1129中，然後由公共室1120的傳送單元1121傳送到各個反應室1111至1114中。該裝置可以根據其種類將堆積膜分配到各個反應室，從而可以在不接觸於大氣的狀態下連續形 成多個膜。
較佳的、分別限制在各個反應室1111至1114中形成的膜。例如，反應室1111為形成絕緣層102專用的反應室，反應室1112為形成微晶半導體層123專用的反應室，反應室1113為形成非晶半導體層124專用的反應室，並且反應室1114為形成半導體層125專用的反應室。由此，可以同時形成絕緣層102、微晶半導體層123、非晶半導體層124、及半導體層125。結果，可以提高量產性。此外，當在某一個反應室中進行維護或清洗時，也可以在其他反應室中進行成膜處理，從而可以縮短成膜週期(cycle time)。而且，由於可以在不被大氣成分及懸浮在大氣中的污染雜質元素污染的狀態下形成各個疊層介面，因此可以減少薄膜電晶體的電特性的不均勻。
另外，作為用來形成微晶半導體膜123的反應室1112，應用圖19的PECVD裝置的反應室500。作為其他反應室1111、1113、1114，也可以應用圖19所示的反應室500。
注意，在圖18所示的PECVD裝置中分別設置有裝載室及卸裝室，但是也可以設置將裝載室及卸裝室成為一個的裝載/卸裝室。此外，還可以在PECVD裝置中設置備用室。藉由在備用室中對基板進行預先加熱，可以在反應室中縮短直到形成膜的加熱時間，從而可以提高生產率。
10‧‧‧像素部
11‧‧‧源極線驅動電路
12‧‧‧掃描線驅動電路
13‧‧‧源極線
14‧‧‧掃描線
15‧‧‧像素
21‧‧‧開關電晶體
22‧‧‧液晶元件
23‧‧‧輔助電容器
31‧‧‧開關電晶體
32‧‧‧發光元件
33‧‧‧驅動電晶體
61‧‧‧基板
62‧‧‧基板
63‧‧‧像素部
64‧‧‧掃描線驅動電路
65‧‧‧IC晶片
66‧‧‧FPC
100‧‧‧基板
101‧‧‧第一導電層
102‧‧‧絕緣層
103‧‧‧第一半導體層
104‧‧‧第二半導體層
104a‧‧‧凹部
105、105－1、105－2‧‧‧第三半導體層
106－1、106－2‧‧‧第二導電層
108‧‧‧絕緣層
109‧‧‧保護層
115‧‧‧共同電極
116‧‧‧保護膜
123‧‧‧微晶半導體層
124‧‧‧非晶半導體層
125‧‧‧半導體層
126‧‧‧導電層
129‧‧‧保護層
131‧‧‧掩模
132‧‧‧掩模
133‧‧‧掩模
200‧‧‧基板
201‧‧‧基板
202‧‧‧TFT
203‧‧‧輔助電容器
210‧‧‧掃描線
211‧‧‧源極線
212‧‧‧輔助電容線
213‧‧‧電極
214‧‧‧絕緣層
215‧‧‧電極
216‧‧‧絕緣層
217‧‧‧像素電極
220‧‧‧液晶層
221‧‧‧取向膜
223‧‧‧遮光膜
224‧‧‧彩色膜
225‧‧‧相對電極
226‧‧‧平坦化膜
300‧‧‧基板
301‧‧‧基板
302‧‧‧TFT
303‧‧‧發光元件
311‧‧‧平坦化膜
312‧‧‧像素電極
313‧‧‧隔離牆
314‧‧‧發光層
315‧‧‧共同電極
316‧‧‧保護膜
500‧‧‧反應室
501‧‧‧第一電極
502‧‧‧第二電極
503‧‧‧高頻電力供給單元
504‧‧‧第一高頻電源
505‧‧‧第二高頻電源
506‧‧‧第一匹配器
507‧‧‧第二匹配器
508‧‧‧氣體供應單元
509‧‧‧排氣單元
510‧‧‧汽缸
511‧‧‧壓力調節閥
512‧‧‧停止閥
513‧‧‧質量流量控制器
514‧‧‧基板加熱器
515‧‧‧加熱控制器
516‧‧‧絕緣材料
517‧‧‧蝶閥
518‧‧‧導氣閥
519‧‧‧渦輪分子泵
520‧‧‧乾泵
900‧‧‧模組
921‧‧‧像素部
922‧‧‧源極線驅動電路
923‧‧‧掃描線驅動電路
924‧‧‧調諧器
925‧‧‧視頻信號放大電路
926‧‧‧視頻信號處理電路
927‧‧‧控制電路
928‧‧‧信號分割電路
929‧‧‧音頻信號放大電路
930‧‧‧音頻信號處理電路
931‧‧‧控制電路
932‧‧‧輸入部
933‧‧‧揚聲器
1110‧‧‧裝載室
1111‧‧‧反應室
1112‧‧‧反應室
1113‧‧‧反應室
1114‧‧‧反應室
1115‧‧‧卸裝室
1120‧‧‧公共室
1121‧‧‧傳送單元
1122‧‧‧閘閥
1128‧‧‧盒子
2001‧‧‧框體
2002‧‧‧模組
2003‧‧‧主畫面
2004‧‧‧數據機
2005‧‧‧接收機
2006‧‧‧遙控操作機
2008‧‧‧輔助畫面
2009‧‧‧揚聲器部
2301‧‧‧行動電話
2302‧‧‧顯示部
2303‧‧‧操作部
2401‧‧‧主體
2402‧‧‧顯示部
圖1是薄膜電晶體的截面圖；圖2是薄膜電晶體的俯視圖；圖3A至3D是示出薄膜電晶體的製造方法的截面圖；圖4A至4C是示出薄膜電晶體的製造方法的截面圖；圖5是薄膜電晶體的截面圖；圖6是薄膜電晶體的俯視圖；圖7A至7C是示出薄膜電晶體的製造方法的截面圖；圖8A至8C是示出薄膜電晶體的製造方法的截面圖；圖9是示出主動矩陣型顯示裝置的結構的方塊圖；圖10是具有液晶元件的像素的電路圖；圖11是具有發光元件的像素的電路圖；圖12是主動矩陣型顯示裝置的模組的外觀透視圖；圖13是具有液晶元件的像素的截面圖；圖14是像素的俯視圖；圖15是像素的截面圖；圖16A至16C是具備顯示用模組的電子設備的外觀圖；圖17是示出電視裝置的結構的方塊圖；圖18是說明PECVD裝置的結構的俯視截面圖；以及圖19是說明PECVD裝置的結構的方塊圖及截面圖。
100‧‧‧基板
101‧‧‧第一導電層
102‧‧‧絕緣層
103‧‧‧第一半導體層
104‧‧‧第二半導體層
104a‧‧‧凹部
105－1、105－2‧‧‧第三半導體層
106－1、106－2‧‧‧第二導電層
108‧‧‧絕緣層

Claims (12)

  1. 一種半導體裝置的製造方法，包含如下步驟：在一基板上形成一閘極電極；在該閘極電極上形成一閘極絕緣層；在該閘極絕緣層上形成第一半導體層，其中該第一半導體層包括含有一受體雜質元素的一微晶半導體；在該第一半導體層上形成第二半導體層，其中該第二半導體層包括一非晶半導體；以及在該第二半導體層上形成一n型或p型半導體層；在該n型或p型半導體層上形成一導電層；執行該導電層的第一蝕刻以形成一對導電層；執行該n型或p型半導體層的第二蝕刻；以及在執行該第二蝕刻步驟後，執行該對導電層的第三蝕刻，其中，藉由使用電漿加強化學氣相沉積法，使用至少包含含有該受體雜質元素的摻雜劑氣體的處理氣體，以形成該第一半導體層，其中，具有來自兩或更多個電力供給單元的頻率的高頻電力提供到該處理氣體來產生電漿，以及其中，該頻率包括至少互相不同的第一頻率和第二頻率。
  2. 一種半導體裝置的製造方法，包含如下步驟：在一基板上形成一該閘極電極；在該閘極電極上形成一閘極絕緣層； 在該閘極絕緣層上形成含有一受體雜質元素的一微晶半導體層；在該微晶半導體層上形成一非晶半導體層；在該非晶半導體層上形成一n型或p型半導體層；使用一掩模對該微晶半導體層、該非晶半導體層、以及該n型或p型半導體層進行蝕刻；在該n型或p型半導體層上形成一導電層；執行該導電層的第一蝕刻以形成一源極電極和一汲極電極；執行該n型或p型半導體層的第二蝕刻以形成一源區域和一汲區域；以及執行該源極電極和該汲極電極的週邊部份的第三蝕刻，其中，藉由使用電漿加強化學氣相沉積法，使用至少包含含有該受體雜質元素的摻雜劑氣體的處理氣體，以形成該微晶半導體層，其中，具有來自兩或更多個電力供給單元的頻率的高頻電力提供到該處理氣體來產生電漿，以及其中，該頻率包括至少互相不同的第一頻率和第二頻率。
  3. 一種半導體裝置的製造方法，包含如下步驟：在一基板上形成一該閘極電極；在該閘極電極上形成一閘極絕緣層；在該閘極絕緣層上形成含有一受體雜質元素的一微晶 半導體層；在該微晶半導體層上形成一非晶半導體層；在該非晶半導體層上形成一島狀絕緣層；使用一掩模對該微晶半導體層和該非晶半導體層進行蝕刻；在該微晶半導體層、該非晶半導體層、以及該島狀絕緣層上形成一n型或p型半導體層；在該n型或p型半導體層上形成一導電層；執行該導電層的第一蝕刻以形成一源極電極和一汲極電極；執行該n型或p型半導體層的第二蝕刻以形成一源區域和一汲區域；以及執行該源極電極和該汲極電極的週邊部份的第三蝕刻，其中，藉由使用電漿加強化學氣相沉積法，使用至少包含含有該受體雜質元素的摻雜劑氣體的處理氣體，以形成該微晶半導體層，其中，具有來自兩或更多個電力供給單元的頻率的高頻電力提供到該處理氣體來產生電漿，以及其中，該頻率包括至少互相不同的第一頻率和第二頻率。
  4. 一種半導體裝置的製造方法，包含如下步驟：在一基板上形成一閘極電極；在該閘極電極上形成一閘極絕緣層； 在該閘極絕緣層上形成第一半導體層，其中該第一半導體層包括含有一受體雜質元素的一微晶半導體；在該第一半導體層上形成第二半導體層，其中該第二半導體層包括一非晶半導體；在該第二半導體層上形成一島狀絕緣層；使用一掩模蝕刻該第一半導體層和該第二半導體層；在該第一半導體層，該第二半導體層，和該島狀絕緣層上形成一n型或p型半導體層；在該n型或p型半導體層上形成一導電層；執行該導電層的一第一蝕刻以形成一對導電層；執行該n型或p型半導體層的一第二蝕刻；以及在執行該第二蝕刻之後，執行該對導電層的一第三蝕刻，其中，藉由使用電漿加強化學氣相沉積法，使用至少包含含有該受體雜質元素的摻雜劑氣體的處理氣體，以形成該第一半導體層，其中，具有來自兩或更多個電力供給單元的頻率的高頻電力提供到該處理氣體來產生電漿，以及其中，該頻率包括至少互相不同的第一頻率和第二頻率。
  5. 如申請專利範圍第1或4項的半導體裝置的製造方法，其中，藉由使用電漿加強化學氣相沉積法，使用一處理氣體，以形成該第二半導體層， 其中，具有來自兩或更多個電力供給單元的頻率的高頻電力提供到用以形成該第二半導體層的該處理氣體來產生電漿，以及其中，用以形成該第二半導體層的該頻率包括至少互相不同的第一頻率和第二頻率。
  6. 如申請專利範圍第2或3項的半導體裝置的製造方法，其中，藉由使用電漿加強化學氣相沉積法，使用一處理氣體，以形成該非晶半導體層，其中，具有來自兩或更多個電力供給單元的頻率的高頻電力提供到用以形成該非晶半導體層的該處理氣體來產生電漿，以及其中，用以形成該非晶半導體層的該頻率包括至少互相不同的第一頻率和第二頻率。
  7. 如申請專利範圍第1至4項中任一項的半導體裝置的製造方法，其中，藉由使用電漿化學氣相沉積法，使用一處理氣體，以形成該閘極絕緣層，其中，具有來自兩或更多個電力供給單元的頻率的高頻電力提供到用以形成該閘極絕緣層的該處理氣體來產生電漿，以及其中，用以形成該閘極絕緣層的該頻率包括至少互相不同的第一頻率和第二頻率。
  8. 如申請專利範圍第1至4項中任一項的半導體裝置 的製造方法，其中，該受體雜質元素是硼，和其中，該摻雜劑氣體是選自三甲基硼、B2 H6 、BF3 、BCl3 、以及BBr3 中所組成之群之一氣體。
  9. 如申請專利範圍第1項的半導體裝置的製造方法，其中，在進行該第二蝕刻之後，該第二半導體層露出。
  10. 如申請專利範圍第2項的半導體裝置的製造方法，其中，在該第二蝕刻期間，該非晶半導體層的一部分被蝕刻。
  11. 如申請專利範圍第1至4項中任一項的半導體裝置的製造方法，其中，該頻率大於或等於3MHz。
  12. 如申請專利範圍第1至4項中任一項的半導體裝置的製造方法，其中，該高頻電力包括具有頻率從3至30MHz的第一高頻電力和頻率從30至300MHz的第二高頻電力。
TW097130665A 2007-08-17 2008-08-12 半導體裝置的製造方法 TWI437642B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007213059 2007-08-17

Publications (2)

Publication Number Publication Date
TW200913080A TW200913080A (en) 2009-03-16
TWI437642B true TWI437642B (zh) 2014-05-11

Family

ID=40363289

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097130665A TWI437642B (zh) 2007-08-17 2008-08-12 半導體裝置的製造方法

Country Status (4)

Country Link
US (2) US8101444B2 (zh)
JP (1) JP5779309B2 (zh)
CN (1) CN101409236B (zh)
TW (1) TWI437642B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5058909B2 (ja) * 2007-08-17 2012-10-24 株式会社半導体エネルギー研究所 プラズマｃｖｄ装置及び薄膜トランジスタの作製方法
US8101444B2 (en) 2007-08-17 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7790604B2 (en) * 2007-08-20 2010-09-07 Applied Materials, Inc. Krypton sputtering of thin tungsten layer for integrated circuits
US7700452B2 (en) * 2007-08-29 2010-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel transistor
TWI521712B (zh) * 2007-12-03 2016-02-11 半導體能源研究所股份有限公司 薄膜電晶體，包括該薄膜電晶體的顯示裝置，和其製造方法
JP5527966B2 (ja) * 2007-12-28 2014-06-25 株式会社半導体エネルギー研究所 薄膜トランジスタ
KR101425131B1 (ko) * 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
US8247315B2 (en) * 2008-03-17 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Plasma processing apparatus and method for manufacturing semiconductor device
US8530897B2 (en) * 2008-12-11 2013-09-10 Semiconductor Energy Laboratory Co., Ltd. Display device including an inverter circuit having a microcrystalline layer
US20120043543A1 (en) * 2009-04-17 2012-02-23 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method therefor
JP4816985B2 (ja) * 2009-06-16 2011-11-16 Ｔｄｋ株式会社 有機ｅｌ表示装置
WO2011013417A1 (ja) * 2009-07-30 2011-02-03 シャープ株式会社 薄膜トランジスタおよびその製造方法
JP5419730B2 (ja) * 2010-01-27 2014-02-19 三菱電機株式会社 薄膜トランジスタ
JP5752446B2 (ja) * 2010-03-15 2015-07-22 株式会社半導体エネルギー研究所 半導体装置
KR20110139394A (ko) * 2010-06-23 2011-12-29 주성엔지니어링(주) 박막 트랜지스터 및 그 제조 방법
US8338240B2 (en) * 2010-10-01 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor
WO2012086481A1 (ja) * 2010-12-21 2012-06-28 シャープ株式会社 半導体装置およびその製造方法
US8629445B2 (en) * 2011-02-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic appliance
WO2013021426A1 (ja) * 2011-08-10 2013-02-14 パナソニック株式会社 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法
DE102011081648A1 (de) * 2011-08-26 2013-02-28 Krones Ag Bierbrauverfahren
JP6199583B2 (ja) 2012-04-27 2017-09-20 株式会社半導体エネルギー研究所 半導体装置
WO2015181679A1 (en) * 2014-05-27 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20180274100A1 (en) * 2017-03-24 2018-09-27 Applied Materials, Inc. Alternating between deposition and treatment of diamond-like carbon
US11043375B2 (en) * 2017-08-16 2021-06-22 Applied Materials, Inc. Plasma deposition of carbon hardmask
US11469097B2 (en) 2018-04-09 2022-10-11 Applied Materials, Inc. Carbon hard masks for patterning applications and methods related thereto
CN114008761A (zh) 2019-07-01 2022-02-01 应用材料公司 通过优化等离子体耦合材料来调节膜特性
US20230179300A1 (en) * 2020-05-22 2023-06-08 Signify Holding B.V. Link establishment in a multi-cell wireless network
US11664214B2 (en) 2020-06-29 2023-05-30 Applied Materials, Inc. Methods for producing high-density, nitrogen-doped carbon films for hardmasks and other patterning applications
US11664226B2 (en) 2020-06-29 2023-05-30 Applied Materials, Inc. Methods for producing high-density carbon films for hardmasks and other patterning applications

Family Cites Families (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
US5091334A (en) 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPS6098680A (ja) 1983-11-04 1985-06-01 Seiko Instr & Electronics Ltd 電界効果型薄膜トランジスタ
JPS6187371A (ja) 1984-10-05 1986-05-02 Hitachi Ltd 薄膜半導体装置
KR920003431B1 (ko) 1988-02-05 1992-05-01 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 플라즈마 처리 방법 및 장치
JPH02272774A (ja) * 1989-04-14 1990-11-07 Hitachi Ltd アクティブマトリクス回路基板
US5084777A (en) 1989-11-14 1992-01-28 Greyhawk Systems, Inc. Light addressed liquid crystal light valve incorporating electrically insulating light blocking material of a-SiGe:H
US5256509A (en) 1989-11-20 1993-10-26 Semiconductor Energy Laboratory Co., Ltd. Image-forming member for electrophotography and manufacturing method for the same
JPH03201492A (ja) 1989-12-28 1991-09-03 Toshiba Corp レーザ発振器の光量制御装置
EP0473988A1 (en) 1990-08-29 1992-03-11 International Business Machines Corporation Method of fabricating a thin film transistor having amorphous/polycrystalline semiconductor channel region
KR930011413B1 (ko) 1990-09-25 1993-12-06 가부시키가이샤 한도오따이 에네루기 겐큐쇼 펄스형 전자파를 사용한 플라즈마 cvd 법
US7115902B1 (en) 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
US7576360B2 (en) 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
US7098479B1 (en) 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP3255942B2 (ja) 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
US6709907B1 (en) 1992-02-25 2004-03-23 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor
JP2924441B2 (ja) 1992-04-27 1999-07-26 日本電気株式会社 薄膜トランジスタ及びその製造方法
JP3152829B2 (ja) 1994-01-18 2001-04-03 株式会社東芝 半導体装置の製造方法
JPH0888397A (ja) * 1994-09-16 1996-04-02 Casio Comput Co Ltd 光電変換素子
TW303526B (zh) 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
JPH09232235A (ja) * 1995-02-24 1997-09-05 Mitsui Toatsu Chem Inc 光電変換素子
JP2661594B2 (ja) 1995-05-25 1997-10-08 日本電気株式会社 薄膜トランジスタおよびその製造方法
JP3220383B2 (ja) * 1996-07-23 2001-10-22 東京エレクトロン株式会社 プラズマ処理装置及びその方法
KR100257158B1 (ko) 1997-06-30 2000-05-15 김영환 박막 트랜지스터 및 그의 제조 방법
US6197624B1 (en) 1997-08-29 2001-03-06 Semiconductor Energy Laboratory Co., Ltd. Method of adjusting the threshold voltage in an SOI CMOS
US6089191A (en) * 1997-09-25 2000-07-18 Bruce Conley Marine habitat systems
US6041734A (en) * 1997-12-01 2000-03-28 Applied Materials, Inc. Use of an asymmetric waveform to control ion bombardment during substrate processing
JP4293385B2 (ja) 1998-01-27 2009-07-08 株式会社半導体エネルギー研究所 光電変換装置の作製方法
US6849154B2 (en) * 1998-11-27 2005-02-01 Tokyo Electron Limited Plasma etching apparatus
JP2001007024A (ja) 1999-06-18 2001-01-12 Sanyo Electric Co Ltd 多結晶シリコン膜の形成方法
JP2001077366A (ja) 1999-08-20 2001-03-23 Internatl Business Mach Corp <Ibm> 薄膜トランジスタ、液晶表示装置、及び薄膜トランジスタの製造方法
JP3538088B2 (ja) 1999-10-25 2004-06-14 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタおよびその製造方法
JP2001311963A (ja) 2000-04-27 2001-11-09 Toshiba Corp 液晶表示装置および液晶表示装置の製造方法
JP3897582B2 (ja) * 2000-12-12 2007-03-28 キヤノン株式会社 真空処理方法、真空処理装置、半導体装置の製造方法および半導体装置
JP2002246605A (ja) 2001-02-20 2002-08-30 Matsushita Electric Ind Co Ltd 液晶表示用薄膜トランジスタの製造方法
TW577176B (en) 2003-03-31 2004-02-21 Ind Tech Res Inst Structure of thin-film transistor, and the manufacturing method thereof
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
TWI368774B (en) 2003-07-14 2012-07-21 Semiconductor Energy Lab Light-emitting device
JP4554292B2 (ja) * 2003-07-18 2010-09-29 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP2004070331A (ja) * 2003-08-01 2004-03-04 Hitachi Displays Ltd 液晶表示装置の製造方法
US7314785B2 (en) 2003-10-24 2008-01-01 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2005167051A (ja) 2003-12-04 2005-06-23 Sony Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
US20050176188A1 (en) * 2004-02-11 2005-08-11 Fang-Chen Luo Thin film transistor and manufacturing method thereof
US8058652B2 (en) 2004-10-28 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device used as electro-optical device having channel formation region containing first element, and source or drain region containing second element
KR100645718B1 (ko) 2005-04-28 2006-11-14 삼성에스디아이 주식회사 박막 트랜지스터 및 그 제조방법
JP4577114B2 (ja) 2005-06-23 2010-11-10 ソニー株式会社 薄膜トランジスタの製造方法および表示装置の製造方法
JP2007035964A (ja) 2005-07-27 2007-02-08 Sony Corp 薄膜トランジスタとその製造方法、及び表示装置
JP2007049171A (ja) 2006-08-30 2007-02-22 Chi Mei Electronics Corp 微結晶薄膜トランジスタを用いた画像表示装置
US8022466B2 (en) 2006-10-27 2011-09-20 Macronix International Co., Ltd. Non-volatile memory cells having a polysilicon-containing, multi-layer insulating structure, memory arrays including the same and methods of operating the same
JP4420032B2 (ja) 2007-01-31 2010-02-24 ソニー株式会社 薄膜半導体装置の製造方法
US8921858B2 (en) 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9176353B2 (en) 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US7738050B2 (en) 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
TWI456663B (zh) 2007-07-20 2014-10-11 Semiconductor Energy Lab 顯示裝置之製造方法
TWI521292B (zh) 2007-07-20 2016-02-11 半導體能源研究所股份有限公司 液晶顯示裝置
JP2009049384A (ja) 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
US7633089B2 (en) 2007-07-26 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device provided with the same
US8330887B2 (en) 2007-07-27 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US7968885B2 (en) 2007-08-07 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
WO2009020168A1 (en) 2007-08-07 2009-02-12 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device having the display device, and method for manufacturing thereof
JP2009071289A (ja) 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US8101444B2 (en) 2007-08-17 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9054206B2 (en) 2007-08-17 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7611930B2 (en) 2007-08-17 2009-11-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device

Also Published As

Publication number Publication date
TW200913080A (en) 2009-03-16
JP2009071288A (ja) 2009-04-02
US20120094446A1 (en) 2012-04-19
CN101409236A (zh) 2009-04-15
CN101409236B (zh) 2012-07-11
US8309406B2 (en) 2012-11-13
US8101444B2 (en) 2012-01-24
US20090047760A1 (en) 2009-02-19
JP5779309B2 (ja) 2015-09-16

Similar Documents

Publication Publication Date Title
TWI437642B (zh) 半導體裝置的製造方法
TWI487031B (zh) 半導體裝置和其製造方法
TWI489558B (zh) 薄膜電晶體及其製造方法
JP5728064B2 (ja) 半導体装置
TWI520344B (zh) 顯示裝置及其製造方法
TWI447915B (zh) 半導體裝置的製造方法
TWI506677B (zh) 顯示裝置的製造方法
JP2019079073A (ja) 液晶表示装置
JP5435907B2 (ja) 表示装置の作製方法
KR101518794B1 (ko) 박막 트랜지스터의 제작 방법, 및 표시 장치의 제작 방법
JP5416460B2 (ja) 薄膜トランジスタおよび薄膜トランジスタの作製方法
TWI505472B (zh) 薄膜電晶體、半導體裝置及電子裝置
TWI462300B (zh) 薄膜電晶體
US8591650B2 (en) Method for forming crystalline semiconductor film, method for manufacturing thin film transistor, and method for manufacturing display device
TWI521564B (zh) 半導體裝置的製造方法
TWI450322B (zh) 電漿處理設備及製造半導體裝置之方法
JP2009049384A (ja) 発光装置
KR20090004587A (ko) 발광 장치
TW201001562A (en) Manufacturing method of thin film transistor
JP5436016B2 (ja) 半導体装置
US20170243943A1 (en) Thin film transistor fabrication utlizing an interface layer on a metal electrode layer

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees