TWI506677B - 顯示裝置的製造方法 - Google Patents

顯示裝置的製造方法 Download PDF

Info

Publication number
TWI506677B
TWI506677B TW097130667A TW97130667A TWI506677B TW I506677 B TWI506677 B TW I506677B TW 097130667 A TW097130667 A TW 097130667A TW 97130667 A TW97130667 A TW 97130667A TW I506677 B TWI506677 B TW I506677B
Authority
TW
Taiwan
Prior art keywords
semiconductor film
film
forming
microcrystalline semiconductor
gate insulating
Prior art date
Application number
TW097130667A
Other languages
English (en)
Other versions
TW200924028A (en
Inventor
Shunpei Yamazaki
Sachiaki Teduka
Makoto Furuno
Satoshi Toriumi
Yasuhiro Jinbo
Koji Dairiki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200924028A publication Critical patent/TW200924028A/zh
Application granted granted Critical
Publication of TWI506677B publication Critical patent/TWI506677B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Description

顯示裝置的製造方法
本發明係關於一種顯示裝置的製造方法，特別關於將薄膜電晶體使用於像素部的顯示裝置及其製造方法。
近年來，藉由採用形成在具有絕緣表面的基板上的半導體薄膜(其厚度大約為幾nm及幾百nm)來構成薄膜電晶體(TFT)的技術正受到關注。薄膜電晶體在如IC和電光學裝置的電子裝置中獲得了廣泛應用，特別地，正在加快開發作為圖像顯示裝置的開關元件的薄膜電晶體。有的薄膜電晶體利用非晶矽形成通道區域的半導體，有的薄膜電晶體利用多晶矽。
另外，除了上述的兩種半導體之外，已知的還有由微晶矽半導體形成通道區域的TFT(參照專利檔1及專利檔2)。與非晶矽相同，微晶矽利用電漿CVD法製造。例如，作為利用電漿CVD法的微晶矽膜的製造方法，公開了利用30MHz以上的VHF(Very High Frequency；甚高頻)帶的高頻的發明(參照專利檔3)。
一般而言，在形成以微晶半導體膜為通道形成區域的底閘型的薄膜電晶體的情況下，在閘絕緣膜介面上，具有非晶結構的半導體膜被形成得薄，而會影響到薄膜電晶體的電特性。為了解決該問題，例如在專利文件4中，提供了如下方法：使半導體膜的成膜速度不同，即在成膜初期中使成膜速度減慢，然後提高成膜速度。
液晶面板藉由在被稱為母玻璃的大面積基板上加工多個面板之後，最終分斷為適合於電視裝置或個人電腦的螢幕的尺寸來製造。藉由從一個母玻璃提出多個面板，而降低每一個面板的成本。在液晶電視機的市場上急劇地進行螢幕尺寸(面板尺寸)的大型化和銷售價格下降。為了提高生產率以應對螢幕的大型化和價格的下降，近幾年來，母玻璃的大面積化也被推動。
被稱為第一代的1991年前後的典型的玻璃基板的尺寸為300mm×400mm。之後，母玻璃的尺寸一直在擴大，即第二代(400mm×500mm)、第三代(550mm×650mm)、第四代(730mm×920mm)、第五代(1000mm×1200mm)、第六代(2450mm×1850mm)、第七代(1870mm×2200mm)、第八代(2000mm×2400mm)、第九代(2450mm×3050mm)、第十代(2850mm×3050mm)陸續出現。
專利檔1日本專利申請公開H 4-242724號公報
專利檔2美國專利第5,591,987號
專利檔3日本專利第3201492號公報
專利檔4日本專利申請公開H 7-94749號公報
然而，在減慢成膜速度並形成微晶半導體膜的情況下，導致如下問題：由於成膜速度減慢，在反應室中存在的氧(O)等的雜質元素等容易進入成膜的膜中，而由於氧等的進入妨礙了晶化，由這種微晶半導體膜形成的薄膜電晶體的電特性降低。
若母玻璃，即玻璃基板大面積化，則在該玻璃基板上形成微晶矽膜，電漿CVD裝置的電極面積也大型化。在此情況下，因為反應室的內壁的面積也增大，所以在微晶矽膜的成膜時，雜質元素容易進入膜中。
另外，在玻璃基板的尺寸超過第六代之後，電漿CVD裝置的電極的尺寸接近於高頻電源的頻率的波長。例如，當採用27MHz的電源頻率時波長為1100mm，當採用60MHz的電源頻率時波長為500mm，當採用120MHz的電源頻率時波長為250mm。在此情況下，明顯地呈現表面駐波的影響，因此在電漿CVD裝置的反應室內的電漿密度分佈不均勻，而導致形成在玻璃基板上的薄膜的膜質或厚度的面內均勻性降低的問題。
鑒於上述問題，本發明的目的在於提供即使使用大面積的基板，電特性也高並可靠性優越的薄膜電晶體及具有該薄膜電晶體的顯示裝置。
本發明的顯示裝置的製造方法之一，包括如下步驟：在基板上形成閘電極的步驟；在閘電極上形成閘絕緣膜的步驟：在閘絕緣膜上利用電漿CVD法形成微晶半導體膜的步驟；以及在微晶半導體膜上形成非晶半導體膜的步驟，其中形成微晶半導體膜的步驟藉由在反應室內生成電漿並在形成在基板上的閘絕緣膜上澱積反應生成物來形成微晶半導體膜，並且在反應室的壓力為10-5 Pa或以下之後，將基板的溫度設定為100℃以上且200℃以下並導入氫及矽氣體，使氫電漿作用到形成在閘絕緣膜表面的反應生成物，一邊進行蝕刻(去除)進行成膜，來形成微晶半導體膜。
另外，本發明的顯示裝置的製造方法之一，包括如下步驟：在基板上形成閘電極的步驟；在閘電極上形成閘絕緣膜的步驟：在閘絕緣膜上利用電漿CVD法形成微晶半導體膜的步驟；以及在微晶半導體膜上形成非晶半導體膜的步驟，其中形成微晶半導體膜的步驟藉由在反應室內生成電漿並在形成在基板上的閘絕緣膜上澱積反應生成物來形成微晶半導體膜，並且在反應室的壓力為10-5 Pa或以下之後，將基板的溫度設定為100℃以上且200℃以下並導入氫及稀有氣體，在使氫電漿及稀有氣體電漿作用到閘絕緣膜表面之後導入矽氣體，使氫電漿作用到形成在閘絕緣膜表面的反應生成物，一邊進行蝕刻(去除)一邊進行成膜，來形成微晶半導體膜。
另外，本發明的顯示裝置的製造方法之一，包括如下步驟：在基板上形成閘電極的步驟；在閘電極上形成閘絕緣膜的步驟：在閘絕緣膜上利用電漿CVD法形成微晶半導體膜的步驟；以及在微晶半導體膜上形成非晶半導體膜的步驟，其中形成微晶半導體膜的步驟藉由在反應室內生成電漿並在形成在基板上的閘絕緣膜上澱積反應生成物來形成微晶半導體膜，並且在反應室的壓力為10-5 Pa或以下之後，將基板的溫度設定為100℃以上且200℃以下並導入氫及矽氣體，並且藉由將HF頻帶(3MHz至30MHz，典型為13.56MHz)的第一高頻電力和VHF頻帶(30MHz至300MHz左右)的第二高頻電力疊加並施加來生成電漿，使氫電漿作用到形成在閘絕緣膜表面的反應生成物，一邊去除，一邊進行成膜，來形成微晶半導體膜。
另外，本發明的顯示裝置的製造方法之一，包括如下步驟：在基板上形成閘電極的步驟；在閘電極上形成閘絕緣膜的步驟：在閘絕緣膜上利用電漿CVD法形成微晶半導體膜的步驟；以及在微晶半導體膜上形成非晶半導體膜的步驟，其中形成微晶半導體膜的步驟藉由在反應室內生成電漿並在形成在基板上的閘絕緣膜上澱積反應生成物來形成微晶半導體膜，並且在反應室的壓力為10-5 Pa或以下之後，將基板的溫度設定為100℃以上且200℃以下並導入氫及稀有氣體，並且藉由將HF頻帶的第一高頻電力和VHF頻帶的第二高頻電力疊加並施加來生成電漿，並且在使氫電漿及稀有氣體電漿作用到閘絕緣膜表面之後導入矽氣體，使氫電漿作用到形成在閘極絕緣表面的反應生成物，一邊去除一邊進行成膜，來形成微晶半導體膜。
另外，本發明的顯示裝置的製造方法之一，其特徵在於在導入矽氣體之前停止導入稀有氣體或減少稀有氣體的流量比。
另外，本發明的顯示裝置的製造方法之一，其特徵在於在導入矽氣體之後，在經過預定的期間之後停止導入稀有氣體或減少稀有氣體的流量比。
另外，本發明的顯示裝置的製造方法之一，其特徵在於將微晶半導體膜的膜中的氧濃度設定為1×1017 atoms/cm3 或以下。
另外，作為顯示裝置，其範疇中包括發光裝置或液晶顯示裝置。發光裝置包括發光元件，液晶顯示裝置包括液晶元件。發光元件在其範疇中包括由電流或電壓控制亮度的元件，具體而言，包括無機EL(Electro Luminescence;電致發光)、有機EL等。
另外，顯示裝置包括作為密封有顯示元件的狀態的面板、作為在該面板上安裝有包括控制器的IC等的狀態的模組。
根據本發明，可以製造電特性及可靠性高的薄膜電晶體及具有該薄膜電晶體的顯示裝置。
下面，基於附圖說明本發明的實施方式。但是，本發明可以藉由多種不同的方式來實施，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式和詳細內容在不脫離本發明的宗旨及其範圍下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在本實施方式所記載的內容中。在說明實施方式的所有的附圖中，共同使用相同的附圖標記來表示相同部分或具有相同功能的部分，並且省略其重複說明。
實施方式1
在本實施方式中，參照附圖對具有底閘型的薄膜電晶體(TFT)的顯示裝置的製造方法進行說明。在以下說明中，對n通道型的薄膜電晶體進行說明。
首先，在基板100上形成閘電極101，在該閘電極101上形成閘絕緣膜(參照圖1A、圖5A)。
基板100可以使用藉由熔融法或浮法(float method)製造的無鹼玻璃基板，例如鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋁矽酸鹽玻璃等；或陶瓷基板，還可以使用具有可承受本製造步驟處理溫度的耐熱性的塑膠基板等。此外，還可以使用在不銹鋼合金等金屬基板表面上設置有絕緣膜的基板。
使用鈦、鉬、鉻、鉭、鎢、鋁等金屬材料或它們的合金材料來形成閘電極101。可以藉由濺射法或真空蒸鍍法在基板100上形成導電膜，藉由光刻技術或噴墨法在該導電膜上形成抗蝕劑掩模，使用該掩模蝕刻導電膜來形成閘電極101。注意，作為提高閘電極101的緊貼性並且防止雜質元素擴散到基底的阻擋金屬，可以在基板100和閘電極101之間設置上述金屬材料的氮化物膜。
閘絕緣膜102可以藉由CVD法或濺射法等並使用氧化矽膜、氮化矽膜、氧氮化矽膜、或氮氧化矽膜形成。另外，閘絕緣膜102可以藉由按順序層疊氧化矽膜或氧氮化矽膜和氮化矽膜或氮氧化矽膜來形成。另外，也可以從基板一側按順序層疊氮化矽膜或氮氧化矽膜、氧化矽膜或氧氮化矽膜、以及氮化矽膜或氮氧化矽膜的三層來形成閘絕緣膜，而不是層疊兩層。另外，閘絕緣膜也可以由氧化矽膜、氮化矽膜、氧氮化矽膜、或氮氧化矽膜的單層來形成。
注意，氧氮化矽膜在其組成中氧的含量比氮的含量多，並且作為濃度範圍，包含55原子%至65原子%的氧、1原子%至20原子%的氮、25原子%至35原子%的Si、0.1原子%至10原子%的氫。另外，氮氧化矽膜在其組成中氮的含量比氧的含量多，作為濃度範圍，其包含15原子%至30原子%的氧、20原子%至35原子%的氮、25原子%至35原子%的Si、15原子%至25原子%的氫。
其次，在閘絕緣膜102上形成具有微晶結構的微晶半導體膜103(例如，微晶矽膜)(參照圖1B)。
微晶半導體膜103藉由利用電漿CVD法澱積反應生成物而形成。下面，將參照圖4對形成微晶矽膜的步驟的實例進行說明。注意，圖4的說明表示從對大氣壓下的反應室進行真空排氣的階段200開始，按時間系列示出之後進行的預塗敷201、基板搬入202、基底預處理203、成膜處理204、基板搬出205、清洗206的每個處理。
首先，將反應室內真空排氣到預定的真空度。在本實施方式中，設為超高真空(10-5 Pa或以下)，來盡可能地減少反應室內的氧(O)等的雜質元素。在作為真空度排氣到低於10-5 Pa的壓力進行超高真空排氣的情況下，進行使用渦輪分子泵的排氣，進而利用低溫泵進行真空排氣。另外，最好對反應室進行加熱處理以對內壁進行脫氣處理。另外，藉由使加熱基板的加熱器也工作，使溫度穩定化。基板的加熱溫度為100℃以上且300℃以下，最好為100℃以上且200℃以下。
在預塗敷201中，最好導入氬等稀有氣體並進行電漿處理，以便去除吸附到反應室的內壁的氣體(氧及氮等大氣成分，或在清洗反應室時使用的蝕刻氣體)。藉由該處理可以提高最終真空度。包括使用與應該在基板上澱積的膜同種的膜覆蓋反應室的內壁的處理。因為本實施方式表示形成微晶矽膜的步驟，進行形成矽膜作為內壁覆蓋膜的處理。在預塗敷201中，在導入矽烷氣體之後，施加高頻電力來生成電漿。矽烷氣體和氧、水分等起反應，因此藱導入矽烷氣體進而生成矽烷電漿，可以去除反應室內的氧、水分。
在預塗敷201之後，進行基板搬入202。由於應該澱積微晶矽膜的基板被保存在真空排氣了的裝載室中，即使搬入基板，真空度也不會明顯地惡化。
在形成微晶矽膜的情況下，基底預處理203是特別有效的處理並最好進行該處理。即，在藉由利用電漿CVD法在設置在玻璃基板上的閘絕緣膜的表面上形成微晶矽膜的情況下，由於雜質元素或晶格不匹配等，會在澱積初期階段中在澱積的反應生成物(半導體膜)中形成非晶層。最好進行基底預處理203，以便盡可能地減薄該非晶層的厚度，有可能的話不形成該非晶層。
作為基底預處理203最好進行稀有氣體電漿處理、氫電漿處理或並用該兩種處理。作為稀有氣體電漿處理最好使用氬、氬、氙等質量數大的稀有氣體元素。這是為了以濺射法的效應去除附著於表面的氧、水分、有機物、金屬元素等的緣故。氫電漿處理對於由氫自由基去除吸附於表面的上述雜質、和利用對絕緣膜或非晶矽膜的蝕刻作用形成清潔表面是有效的。另外，藉由並用稀有氣體電漿處理和氫電漿處理，有促進微晶核生成的作用。
形成微晶矽膜的成膜處理204是接著基底預處理203進行的處理。微晶矽膜藉由混合氫及矽氣體(氫化矽氣體或鹵化矽氣體)並利用電漿而形成。矽氣體以氫稀釋到10倍至2000倍。
在此，藉由使氫電漿作用到對在成膜的初期階段中形成在閘絕緣膜102表面的半導體膜，一邊去除(蝕刻)一邊進行成膜，來形成微晶半導體膜。即，將由於SiH3 自由基的澱積的膜成長反應和由於氫自由基的蝕刻反應競爭地起反應，而形成包含微晶結構的半導體膜。
另外，為了提高微晶半導體膜的結晶性，最好以使微晶半導體膜的膜中的氧濃度為1×1017 atoms/cm3 或以下的方式形成。可以利用二次離子質譜法(SIMS：Secondary Ion Mass Spectrometry)測定膜中的氧濃度。
在本實施方式中，藉由一邊利用氫電漿處理去除(蝕刻)在成膜的初期階段中澱積在閘絕緣膜102上的半導體膜一邊進行成膜，促進形成在閘絕緣膜102上的晶核生成，並且利用該晶核形成微晶半導體膜。由此，即使由於雜質元素或晶格不匹配等的原因，在澱積初期階段中澱積的半導體膜包括非晶層的情況下，也盡可能地減薄該非晶層的厚度，並且更近於閘絕緣膜102地形成微晶半導體膜。
另外，在本實施方式中，一邊去除形成在閘絕緣膜102表面的半導體膜一邊進行成膜，因此成膜速度減慢。然而，藉由在成膜之前將反應室的壓力設為超高真空(10-5 Pa或以下)，而在減少了反應室內的水分或氧(O)等的附著雜質的雜質元素之後進行成膜，從而即使在成膜速度減慢的情況下，也減少氧(O)等的雜質元素進入到膜中(半導體膜的氧化等)，而可以抑制對晶化的障礙。其結果，可以更近於閘絕緣膜102地形成結晶性高的半導體膜。
注意，氫電漿處理藉由調節對於矽氣體流量的氫流量比而進行。例如，隨著成膜的進行，以使對於矽氣體流量的氫流量比變小的方式使矽氣體的流量增加。開始成膜時氫的流量：矽氣體的流量設定為2000:1左右，以在結束成膜時變為50:1左右的方式，逐漸地使矽氣體的流量增加(減少氫的流量)，來可以形成微晶半導體膜。
另外，也可以藉由反復增減對於矽氣體流量的氫流量比，反復進行氫電漿處理。在此情況下，藉由反復進行半導體膜的澱積和半導體膜的去除(蝕刻)，可以促進形成在閘絕緣膜102上的晶核生成。
另外，如圖4中的虛線207所示那樣，可以設置在微晶矽膜的成膜初期階段中繼續供給氬等的稀有氣體的期間。藉由使氮電漿作用到在成膜的初期階段中在閘絕緣膜102表面澱積的半導體膜來改質其表面，去除吸著於表面的水分或雜質，從而可以促進微晶核的生成。
另外，基板的加熱溫度為100℃以上且300℃以下，最好為100℃以上且200℃以下。最好以100℃以上且200℃以下的加熱溫度進行成膜，以便使用氫使微晶矽膜的成長表面惰性化，並促進微晶矽的生長。
微晶半導體膜103可以藉由利用幾十MHz至幾百MHz的頻率的高頻電漿CVD裝置或1GHz以上的頻率的微波電漿CVD裝置而形成。
另外，也可以藉由將HF頻帶(3MHz至30MHz，典型為13.56MHz)和VHF頻帶(30MHz至300MHz左右)的高頻電力疊加並施加來生成電漿，並利用該電漿進行成膜或電漿處理。藉由供給不引起表面駐波的第一高頻電力來生成電漿，與此同時供給屬於VHF頻帶的第二高頻電力來實現電漿的高密度化，因此可以在長邊超過2000mm的大面積基板上形成均勻且膜質優良的薄膜。
當進行電漿處理時，預先進行預塗敷201的處理，可以防止以構成反應室的金屬作為雜質元素進入到微晶矽膜中。即，藉由以矽覆蓋反應室內，可以防止由電漿蝕刻反應室內，並且降低包含在微晶矽膜中的雜質濃度。
在成膜處理204中可以添加氦用作反應氣體。氦具有在所有的氣體中最高的離子化能量即24.5eV，並且在稍微低於該離子化能量的大約為20eV的能級中具有亞穩狀態。因此在維持放電時，離子化的能量只需要其差即大約為4eV。因此，關於放電開始電壓，氦也示出在所有的氣體中最低的值。根據如上所述的特性，氦可以穩定地維持電漿。另外，因為可以形成均勻的電漿，即使澱積微晶矽膜的基板的面積變大，也可以實現電漿密度的均勻化。
在完了微晶矽的成膜之後，停止矽烷、氫等的反應氣體及高頻電力的供給，而進行基板搬出205。在繼續對其他基板進行成膜處理的情況下，回到基板搬入202的階段而進行相同的處理。為了去除附著於反應室內的被膜或粉末，進行清洗206。
在清洗206中導入以NF3 、SF6 為代表的蝕刻氣體進行電漿蝕刻。另外，導入即使不利用電漿也可以蝕刻的氣體如ClF3 來進行蝕刻。在清洗206中，最好關斷用來加熱基板的加熱器並降低溫度來進行。這是為了抑制由於蝕刻的反應副生成物的生成的緣故。完了清洗206之後回到預塗敷201，之後進行相同的處理即可。
另外，在本實施方式中成膜的微晶半導體膜103是包含非晶與結晶結構(包括單晶、多晶)之間的中間結構的半導體的膜。該半導體是具有在自由能方面上很穩定的第三狀態的半導體，是具有短程有序的晶格畸變的晶質半導體，並且可以以粒徑為0.5nm至20nm分散存在於非單晶半導體中。在作為微晶半導體的典型例子的微晶矽中，其拉曼光譜轉移到比表示單晶矽的520.6cm-1 低的波數一側。換言之，微晶矽的拉曼光譜的峰值位於481cm-1 以上且520.6cm-1 以下的範圍內。
另外，藉由在與成膜同時或成膜之後將賦予p型的雜質元素添加到用作薄膜電晶體的通道形成區的微晶半導體膜，可以控制閥值電壓。作為賦予p型的雜質元素，典型有硼，並且藉由以1ppm至1000ppm、最好為1ppm至100ppm的比例將三甲基硼(CH3 )3 B、B2 H6 、BF3 等雜質氣體混入氫化矽來形成即可。將硼的濃度設定為例如1×1014 atoms/cm3 至1×1016 atoms/cm3 即可。三甲基硼即使附著於反應室的內壁等，也可以藉由清洗而容易地去除，因此最好使用三甲基硼。藉由控制硼的濃度，可以形成i型或p型的微晶半導體膜。
另外，以厚度為厚於0nm且50nm以下，最好為厚於0nm且20nm以下地形成微晶半導體膜103。微晶半導體膜103用作之後形成的薄膜電晶體的通道形成區域。藉由將微晶半導體膜的厚度設定為上述的範圍內，可以使之後形成的薄膜電晶體為完全耗盡型。
另外，微晶半導體膜103的成膜速度慢，即為非晶半導體的成膜速度的1/10至1/100，因此可以藉由使該膜厚減薄提高生產率。
其次，在微晶半導體膜103上按順序層疊用作緩衝層的非晶半導體膜104(例如，非晶矽膜)、添加有賦予一種導電類型的雜質元素的半導體膜105(參照圖1C)。
注意，連續地形成閘絕緣膜102、微晶半導體膜103以及非晶半導體膜104是最好的。另外，連續地形成閘絕緣膜102、微晶半導體膜103、非晶半導體膜104、以及添加有賦予一種導電類型的雜質元素的半導體膜105是最好的。藉由在不接觸大氣的狀態下連續地形成閘絕緣膜102、微晶半導體膜103、以及非晶半導體膜104，可以形成各個疊層介面而不被大氣成分及懸浮在大氣中的污染雜質元素污染，因此可以減少薄膜電晶體特性的不均勻。
另外，在形成微晶半導體膜103之後，可以藉由進一步控制氫及矽氣體的流量，減少氫並增加矽氣體，而減少對於矽氣體流量的氫流量比，來在微晶半導體膜上連續地形成非晶半導體膜104。可以藉由進一步減少氫的流量而僅使用矽氣體(氫化矽氣體、或鹵化矽氣體)進行形成非晶半導體膜104的步驟。在此情況下，可以在不使微晶半導體膜103的成長表面接觸大氣的情況下，在微晶半導體膜103上形成非晶半導體膜104。
另外，可以使用如SiH4 或Si2 H6 等氫化矽藉由電漿CVD法形成用作緩衝層的非晶半導體膜104。另外，可以使用選自氦、氬、氪及氖中的一種或多種稀有氣體元素稀釋上述氫化矽來形成非晶半導體膜。藉由使用氫，可以形成包含氫的非晶半導體膜，該氫的流量為氫化矽的流量的1倍以上20倍以下，最好為1倍以上10倍以下，更最好為1倍以上5倍以下。另外，藉由使用上述氫化矽以及氮或氨，可以形成包含氮的非晶半導體膜。藉由使用上述氫化矽以及包含氟、氯、溴、或碘的氣體(F2 、Cl2 、Br2 、I2 、HF、HCl、HBr、HI等)，可以形成包含氟、氯、溴、或碘的非晶半導體膜。另外，可以使用SiH2 Cl2 、SiHCl3 、SiCl4 、SiF4 等代替氫化矽。
作為非晶半導體膜104，也可以藉由將非晶半導體用作靶並使用氫或稀有氣體進行濺射來形成非晶半導體膜。此時，藉由將氨、氮、或N2 O包含在氣氛中，可以形成包含你的非晶半導體膜。另外，藉由將包含氟、氯、溴、或碘的氣體(F2 、Cl2 、Br2 、I2 、HF、HCl、HBr、HI等)包含在氣氛中，可以形成包含氟、氯、溴、或碘的非晶半導體膜。
非晶半導體膜104最好由不包含晶粒的非晶半導體構成。因此，在藉由使用頻率為幾十MHz至幾百MHz的高頻電漿CVD法或微波電漿CVD法形成非晶半導體膜104的情況下，最好調節成膜條件，以形成不包含晶粒的非晶半導體。另外，非晶半導體膜104也可以使用呈現n型導電性的非晶半導體(例如非晶矽膜)而形成。
在之後的形成源區域及汲區域的步驟中，有時非晶半導體膜104的一部分被蝕刻，因此非晶半導體膜104的厚度最好形成為在上述情況下其一部分也殘留的厚度。典型地說，非晶半導體膜104最好形成為具有100nm以上500nm以下，最好為200nm以上300nm以下的厚度。在對薄膜電晶體施加高電壓(例如大約為15V)的顯示裝置，典型為液晶顯示裝置中，藉由將用作緩衝層的非晶半導體膜104的厚度設定為上述範圍內，可以提高耐壓，從而即使高電壓施加到薄膜電晶體也可以避免薄膜電晶體的劣化。藉由將非晶半導體膜104設定為上述厚度的範圍內，可以將非晶半導體膜104形成為厚於微晶半導體膜103。
藉由在微晶半導體膜103表面上形成非晶半導體膜、進而形成包含氫、氮、或鹵素的非晶半導體膜，可以防止包含在微晶半導體膜103中的晶粒表面的自然氧化。尤其是在非晶半導體和微晶粒接觸的區域中，容易因晶格的畸變而產生龜裂。當該龜裂與氧接觸時晶粒被氧化，而形成氧化矽。但是，藉由將用作緩衝層的非晶半導體膜104形成在微晶半導體膜103表面上，可以防止包含在微晶半導體膜103中的微晶粒的氧化。另外，藉由形成緩衝層，可以防止在之後形成源區域及汲區域時產生的蝕刻殘渣混入微晶半導體。
另外，由於非晶半導體膜104是使用非晶半導體或使用包括氫、氮、或鹵素的非晶半導體形成的，因此非晶半導體的能隙比微晶半導體大(非晶半導體的能隙為1.6至1.8eV，而微晶半導體的能隙為1.1至1.5eV)，其電阻高而遷移率低。因此，在之後形成的薄膜電晶體中，形成在源區域及汲區域和微晶半導體膜103之間的非晶半導體膜104用作高電阻區域，而構成微晶半導體膜103的微晶半導體用作通道形成區域。
在形成n通道型的薄膜電晶體的情況下，添加有賦予一種導電類型的雜質元素的半導體膜105可以添加作為典型雜質元素的磷，可以對氫化矽添加PH3 等的雜質氣體。另外，在形成p通道型薄膜電晶體的情況下，添加硼作為典型的雜質元素，可以將三甲基硼(CH3 )3 B、B2 H6 等的雜質氣體添加到氫化矽中。添加有賦予一種導電類型的雜質元素的半導體膜105可以由微晶半導體或非晶半導體構成。添加有賦予一種導電類型的雜質元素的半導體膜105的厚度為2nm以上50nm以下。藉由減薄添加有賦予一種導電類型的雜質元素的半導體膜的厚度，可以提高生產率。
其次，在添加有賦予一種導電類型的雜質元素的半導體膜105上形成掩模121，藉由使用該掩模121對微晶半導體膜103、非晶半導體膜104、以及添加有賦予一種導電類型的雜質元素的半導體膜105進行蝕刻(參照圖1D、圖5B)。然後去除掩模121。
利用光刻技術或噴墨法形成掩模121。
接下來，在藉由蝕刻而殘留的半導體膜105及閘絕緣膜102上形成導電膜106，在該導電膜106上形成掩模122(參照圖2A)。
導電膜106最好由鋁、銅、或添加有矽、鈦、釹、鈧、鉬等用於提高耐熱性的元素或防止小丘的元素的鋁合金的單層或疊層構成。還可以採用如下疊層結構：藉由使用鈦、鉭、鉬、鎢或這些元素的氮化物形成與半導體膜105接觸一側的膜，並在其上形成鋁或鋁合金。再者，可以採用如下疊層結構：鋁或鋁合金的上表面及下表面由鈦、鉭、鉬、鎢或這些元素的氮化物夾住。例如，作為導電膜106，可以採用按順序層疊鉬膜、鋁膜、鉬膜的三層的結構。另外，作為導電膜106，還可以採用按順序層疊鈦膜、鋁膜、鈦膜的三層的結構。
導電膜106藉由濺射法或真空蒸鍍法而形成。另外，導電膜106可以藉由使用銀、金、銅等導電奈米膏並且利用絲網印刷法、噴墨法等噴射並焙燒而形成。
掩模122可以與掩模121同樣地形成。
注意，在本實施方式中，在圖1C中示出在對微晶半導體膜103、非晶半導體膜104、以及半導體膜105進行構圖之後形成導電膜106的情況，也可以採用省略圖1C的步驟，在按順序連續地層疊微晶半導體膜103、非晶半導體膜104、半導體膜105、以及導電膜106之後形成掩模122。在此情況下，因為無須形成掩模121，可以簡化步驟。
接下來，藉由使用掩模122蝕刻導電膜106並分離，形成源電極106a及汲電極106b(參照圖2B、圖5C)。
接下來，藉由使用掩模122蝕刻添加有賦予一種導電類型的雜質元素的半導體膜105及用作緩衝層的非晶半導體膜104，形成源區域105a及汲區域105b、源電極106a及汲電極106b(參照圖2C、圖6A)。注意，用作緩衝層的非晶半導體膜104僅其一部分被蝕刻，它覆蓋著微晶半導體膜103的表面。在此，在位於源區域105a和汲區域105b之間的非晶半導體膜104的表面形成有凹部。此時，源區域105a及汲區域105b的端部和源電極106a及汲電極106B的端部大略一致。
接下來，蝕刻源電極106a及汲電極106b的一部分(參照圖3A、圖6B)。
在此，當使用掩模122進行濕法蝕刻時，選擇性地蝕刻源電極106a及汲電極106b的端部。結果，源電極106a及汲電極106b的端部和源區域105a及汲區域105b的端部分別不一致而錯開，在源電極106a及汲電極106b的端部的外側形成源區域105a及汲區域105b的端部。
然後，去除掩模122。另外，源電極106a或汲電極106b一邊分別用作源佈線或汲佈線。
藉由使源區域105a和源電極106a的端部、以及汲區域105b和汲電極106b的端部分別不一致而成為錯開的形狀，源電極106a和汲電極106b的端部的距離遠離，因此可以防止源電極106a和汲電極106b之間的洩漏電流或短路。另外，藉由使源區域105a和源電極106a的端部、以及汲區域105b和汲電極106b的端部分別不一致而成為錯開的形狀，電場不會集中到源電極106a及汲電極106b、以及源區域105a及汲區域105b的端部，因此可以防止在閘電極101、源電極106a及汲電極106b之間的洩漏電流。由此，可以製造可靠性高且耐壓性高的薄膜電晶體。
藉由上述步驟，可以形成通道蝕刻型的薄膜電晶體110。
在本實施方式所示的薄膜電晶體中，非晶半導體膜104的一部分形成有凹部(溝槽)，由源區域105a及汲區域105b覆蓋上述凹部以外的區域。即，由於形成在非晶半導體膜104中的凹部123，源區域105a及汲區域105b的距離遠離，因此可以減少源區域105a及汲區域105b之間的洩漏電流。另外，藉由蝕刻非晶半導體膜104的一部分形成凹部123，可以去除在形成源區域105a及汲區域105b的步驟中產生的蝕刻殘渣，因此，可以避免通過殘渣在源區域105a及汲區域105b中產生洩漏電流(寄生通道)。
另外，在用作通道形成區域的微晶半導體與源區域105a及汲區域105b之間形成有緩衝層。另外，以緩衝層覆蓋微晶半導體的表面。因為與微晶半導體相比高電阻的緩衝層延伸在微晶半導體和源區域105a及汲區域105b之間，所以可以減少在薄膜電晶體中產生洩漏電流並且減少因施加高電壓導致的劣化。另外，因為在微晶半導體表面上形成有以氫終端了表面的非晶半導體作為緩衝層，可以防止微晶半導體的氧化，並且可以防止在形成源區域105及汲區域105b的步驟中產生的蝕刻殘渣混入微晶半導體。
另外，藉由源電極及汲電極的端部和源區域及汲區域的端部不一致而成為錯開的形狀，源電極及汲電極的端部的距離遠離，因此可以防止源電極及汲電極之間的洩漏電流或短路。
接著，在源電極106a及汲電極106b、源區域105a及汲區域105b、非晶半導體膜104及閘絕緣膜102上形成絕緣膜107(參照圖3B)。絕緣膜107可以與閘絕緣膜102同樣地形成。另外，絕緣膜107是為了防止懸浮在大氣中的有機物、金屬物、或水蒸氣等的污染雜質的侵入而提供的，因此最好為緻密的膜。
接著，在絕緣膜107中形成接觸孔，形成由該接觸孔與汲電極106b相接觸的像素電極108(參照圖3C、圖7)。
作為像素電極108，可以使用具有透光性的導電材料，如包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物(下麵稱為ITO)、銦鋅氧化物、添加有氧化矽的銦錫氧化物等。
此外，也可以使用包含導電高分子(也稱為導電聚合物)的導電組成物形成像素電極108。使用導電組成物形成的像素電極最好具有如下條件：薄層電阻為10000Ω/□或以下，在波長為550nm的透光率為70%以上。另外，包含在導電組成物中的導電高分子的電阻率最好為0.1Ω‧cm或以下。
作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由上述物質中的兩種以上而構成的共聚體等。
藉由上述步驟，可以形成在像素部中具有薄膜電晶體110的顯示裝置。注意，雖然在本實施方式中示出形成n通道型薄膜電晶體的情況，但不侷限於此，藉由使添加有賦予一種導電類型雜質元素的半導體膜105成為p型，可以同樣地形成p通道型的薄膜電晶體。
本實施方式所示的薄膜電晶體110的製造步驟少，而可以降低成本。另外，藉由由微晶半導體構成用作通道形成區域的微晶半導體膜103，可以獲得1cm2 /V‧sec至20cm2 /V‧sec的電場效應遷移率。因此，雖然在本實施方式中示出使用薄膜電晶體110作為像素部的像素的開關元件的實例，但是不侷限於此，可以用作形成掃描線(閘極線)一側的驅動電路等的元件。
本實施方式可以與在其他實施方式所記載的結構或製造方法組合而實施。
實施方式2
在本實施方式中，將參照圖11對在上述實施方式1中使用於微晶半導體膜的成膜的電漿CVD裝置的一個構成例進行說明。具體而言，在本實施方式中，對被施加了多個高頻電力的電漿CVD裝置的一個構成例進行說明。
反應室300由鋁或不銹鋼等具有剛性的材料形成，並其內部構成為可以真空排氣。反應室300具備有第一電極301和第二電極302。
第一電極301聯結有高頻電力供給裝置303，並且第二電極302被施加接地電位，且可以裝載基板。第一電極301由絕緣材料316與反應室300的內壁絕緣分離，並構成為不漏失高頻電力。注意，在圖11中表示採用電容耦合型(平行平板型)結構的第一電極301和第二電極302，但是只要是藉由施加兩種以上的不同高頻電力可以在反應室300內部生成電漿的結構，就可以採用感應耦合型等其他結構。
高頻電力供給裝置303包括第一高頻電源304和第二高頻電源305、以及分別對應於它們的第一匹配器306和第二匹配器307。從第一高頻電源304和第二高頻電源305輸出的高頻電力一起供給給第一電極301。也可以在第一匹配器306或第二匹配器307的輸出一側設置帶通濾波器，以便防止導入一方的高頻電力。
第一高頻電源304所供給的高頻電力適用波長約10m以上的高頻，適用HF頻帶的3MHz至30MHz，典型為13.56MHz的頻率。第二高頻電源305所供給的高頻電力適用VHF頻帶的30MHz至300MHz，即其波長小於約10m(不包括10m)的高頻。
即，第一高頻電源304所供給的高頻電力的波長具有第一電極301的一邊的長度3倍以上的長度，第二高頻電源305所供給的高頻電力的波長短於第一高頻電源304所供給的高頻電力的波長。藉由將不引起表面駐波的高頻電力供給到第一電極301而生成電漿，同時供給屬於VHF頻帶的高頻電力，來實現電漿的高密度化。其結果，可以在長邊超過2000mm的大面積基板上形成具有均勻性並膜質優越的薄膜。
第一電極301也聯結到氣體供給單元308。氣體供給單元308由填充反應氣體的圓柱型容器310、壓力調節閥311、停止閥312、質量流量控制器313等構成。在反應室300內第一電極301的相對於基板的面被加工為簇射板狀，設有多個孔。反應氣體從第一電極301的內部的空心結構經過該孔而供給到反應室300內。
圖12表示第一電極301的其他結構。第一電極301分成為由第一高頻電源304供給高頻電力的第一電極301a和由第二高頻電源305供給高頻電力的第一電極301b。第一電極301a和第一電極301b在與基板相對的面上設有細孔並形成為彼此咬合的梳齒狀，並且為了防止彼此接觸，鄰接的部件由絕緣材料316彼此分離。圖12所示的結構可以代替圖11所示的第一電極301，並可以獲得相同的效果。
連接到反應室300的排氣單元309具備進行真空排氣和在導入反應氣體的情況下進行控制以使反應室300內保持預定的壓力的功能。作為排氣單元309的結構包括蝶閥317、導氣閥(conductance valve)318、渦輪分子泵319、乾燥泵320等。在配置蝶閥317和導氣閥318並聯的情況下，通過關閉蝶閥317而使導氣閥318工作，可以控制反應氣體的排氣速度而將反應室300的壓力保持為預定的範圍。另外，藉由使導通性高的蝶閥317開啟，可以進行高真空排氣。
在進行作為真空度低於10-5 Pa的壓力的超高真空排氣的情況下，最好並用低溫泵321。另外，在作為最終真空度進行排氣到超高真空的程度的情況下，可以對反應室300的內壁進行鏡面加工，並設置用於烘烤的加熱器以減少來源於內壁的氣體釋放。
由加熱控制器315控制溫度的基板加熱器314設置於第二電極302。在基板加熱器314設置在第二電極302中的情況下，採用熱傳導加熱方式，由護鞘加熱器等構成。具有可動式結構，以可以適當地改變第一電極301和第二電極302的間隔並可以調節第二電極302的高度。
藉由利用根據本實施方式的電漿CVD裝置的反應室，可以形成以氧化矽膜和氮化矽膜為代表的絕緣膜、以微晶矽膜和非晶矽膜為代表的半導體膜、其他適用於TFT及光電轉換裝置等的各種薄膜。尤其是在長邊超過2000mm的大面積基板上形成上述薄膜的情況下有效。
注意，雖然在上述實施方式1中，說明了將本實施方式所示的電漿CVD裝置使用於微晶半導體膜103的形成的情況，但是不侷限於此，若更換反應氣體，則可以形成各種薄膜。本實施方式所示的電漿裝置可以適用於形成非晶矽膜、非晶矽鍺膜、非晶碳化矽膜、微晶矽鍺膜、微晶碳化矽膜等的膜作為半導體膜。作為絕緣膜，本實施方式所示的電漿裝置可以適用於形成氧化矽、氮化矽、氧氮化矽、氮氧化矽等的膜。
本實施方式可以與在其他實施方式所記載的結構和製造方法組合而實施。
實施方式3
在本實施方式中，作為應用上述實施方式2所示的反應室的電漿CVD裝置的實例，對適合於多個膜(在此，構成TFT的閘絕緣膜及半導體膜)的成膜的構成的實例，將參照圖18進行說明。
圖18表示具備多個反應室的多室電漿CVD裝置的實例。該裝置具備公共室323、裝載/卸載室322、第一反應室300a、第二反應室300b、第三反應室300c。裝填於裝載/卸載室322的盒子(cassette)324中的基板具有利用公共腔323的搬送機構326搬入/搬出到各反應室的板料送進方式的結構。公共腔323和各室之間設置有閘門閥325，以便各反應室內進行的處理互不干涉。
各反應室根據所形成的薄膜的種類區分。例如，第一反應室300a是用作形成閘絕緣膜等絕緣膜的反應室，第二反應室300b是用作形成構成通道的微晶半導體層的反應室，第三反應室300c是用作形成構成源極及汲極的包括賦予一種導電類型的雜質元素的半導體膜的反應室而分別利用。當然，反應室的個數不侷限於此，根據需要可以任意增減。另外，既可以在一個反應室內形成一種膜，又可以採用在一個反應室內形成多種膜的結構。
各反應室連接有渦輪分子泵319和乾燥泵320作為排氣單元。排氣單元不侷限於這些真空泵的組合，只要是能夠排氣到大約為10-1 Pa至10-5 Pa的真空度，就可以應用其他真空泵。另外，形成微晶半導體膜的第二反應室300b聯結有低溫泵321以真空排氣到超高真空的程度。另外，若在排氣單元和各反應室之間設置有蝶閥317，則由此可以遮斷真空排氣，並且藉由使用導氣閥318控制排氣速度而可以調節各反應室的壓力。
氣體供給單元308由填充半導體材料氣體或稀有氣體等的使用於步驟的氣體的圓柱型容器310、停止閥312、質量流量控制器313等構成。氣體供給單元308g連接到第一反應室300a並供給用來形成閘絕緣膜的氣體。氣體供給單元308i連接到第二反應室300b並供給用來形成微晶半導體膜的氣體。氣體供給單元308n連接到第三反應室300c並供給例如用來形成n型半導體膜的氣體。氣體供給單元308a供給氬，並且氣體供給單元308f供給用於反應室內的清洗的蝕刻氣體，這些單元作為各反應室公共管線而構成。
各反應室聯結著用來生成電漿的高頻電力供給單元。高頻電力供給單元303包括高頻電源和匹配器。在此情況下，與實施方式2相同，藉由由第一高頻電源304和第二高頻電源305、第一匹配器306和第二匹配器307構成，可以形成均勻性優良的薄膜。電漿CVD裝置的結構只要與各種玻璃基板的尺寸(稱為第一代的300mm×400mm，第三代的550mm×650mm、第四代的730mm×920mm、第五代的1000mm×1200mm、第六代的2450mm×1850mm、第七代的1870mm×2200mm、第八代的2000mm×2400mm、第九代的2450mm×3050mm、第十代的2850mm×3050mm等)相適合即可，就可以在各種尺寸的基板上形成均勻性優良的薄膜。
如本實施方式所示那樣，藉由利用圖18所示的多個反應室並且在公共腔中彼此聯結，來可以在不接觸於大氣的狀態下連續地層疊多個不同的層。
本實施方式可以與在其他實施方式所記載的結構和製造方法組合而實施。
實施方式4
在本實施方式中，將參照附圖對與上述實施方式不同的具有薄膜電晶體的顯示裝置的製造方法進行說明。具體而言，對使用多灰度掩模的製造方法進行說明。
首先，在基板100上按順序層疊閘電極101、閘絕緣膜102、具有微晶結構的微晶半導體膜103、用作緩衝層的非晶半導體膜104、添加有賦予一種導電類型的雜質元素的第三半導體膜105、以及導電膜106，然後在導電膜106上形成抗蝕劑131。接著，使用多灰度掩模132對抗蝕劑131照射光，以對該抗蝕劑131進行曝光(參照圖8A)。
抗蝕劑131可以使用正型抗蝕劑或負型抗蝕劑。這裏，使用正型抗蝕劑。
在此，對使用多灰度掩模132的曝光，將參照圖15A至15D進行說明。
多灰度掩模是指能夠設定三個曝光水準的掩模，該三個曝光水準分別為曝光部分、中間曝光部分、以及未曝光部分。藉由進行一次的曝光及顯影步驟，可以形成具有多個(典型為兩種)厚度區域的抗蝕劑掩模。因此，藉由使用多灰度掩模，可以減少光掩模個數。
作為多灰度掩模的典型例子，可以舉出圖15A所示的灰度掩模132a、以及圖15C所示的半色調掩模132b。
如圖15A所示，灰度掩模132a由具有透光性的基板133、形成在其上的遮光部134、以及衍射光柵135構成。在遮光部134中，光的透過量為0%。另一方面，衍射光柵135可以藉由將狹縫、點、網眼等的光透過部的間隔設定為用於曝光的光的解析度限度以下的間隔來控制光的透過量。週期性狹縫、點、網眼、以及非週期性狹縫、點、網眼都可以用於衍射光柵135。
作為具有透光性的基板133，可以使用石英等的具有透光性的基板。遮光部134及衍射光柵135可以由鉻或氧化鉻等的吸收光的遮光材料構成。
將光照射到灰度掩模132a的情況下，如圖15B所示，在遮光部134中，光透過量136為0%，而在不設置有遮光部134及衍射光柵135的區域中，光透過量136為100%。另外，在衍射光柵135中，可以將光透過量調整為10%至70%的範圍內。衍射光柵135中的光透過量可以藉由調整衍射光柵的狹縫、點、或網眼的間隔及節距而控制。
如圖15C所示，半色調掩模132b由具有透光性的基板133、形成在其上的半透過部137、以及遮光部138構成。半透過部137可以使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等。遮光部138可以由鉻或氧化鉻等的吸收光的遮光材料構成。
將光照射到半色調掩模132b的情況下，如圖15D所示，在遮光部138中，光透過量139為0%，而在不設置有遮光部138及半透過部137的區域中，光透過量139為100%。另外，在半透過部137中，可以將光透過量調整為10%至70%的範圍內。半透過部137中的光透過量可以根據半透過部137的材料而調整。
藉由在使用多灰度掩模進行曝光之後進行顯影，可以如圖8B所示那樣形成具有不相同的厚度區域的抗蝕劑掩模141。
接著，藉由使用抗蝕劑掩模141將微晶半導體膜103、用作緩衝層的非晶半導體膜104、添加有賦予一種導電類型的雜質元素的第三半導體膜105、以及導電膜106蝕刻並分離(參照圖9A)。
然後，對抗蝕劑掩模141進行灰化處理。其結果是，抗蝕劑的面積縮小，其厚度變薄。此時，厚度薄的區域的抗蝕劑(與閘電極101的一部分重疊的區域)被去除，由此如圖9B所示，可以形成被分離的抗蝕劑掩模142。
接著，藉由使用抗蝕劑掩模142並蝕刻添加有賦予一種導電類型的雜質元素的半導體膜105及用作緩衝層的非晶半導體膜104，形成源區域105a及汲區域105b、源電極106a及汲電極106b(參照圖9C)。注意，用作緩衝層的非晶半導體膜104是只一部分被蝕刻，它覆蓋微晶半導體膜103的表面。在此，在位於源區域105a和汲區域105b之間的非晶半導體膜104的表面上形成凹部。
接著，在源電極106a及汲電極106b、源區域105a及汲區域105b、非晶半導體膜104、以及閘絕緣膜102上形成絕緣膜107。接下來，在絕緣膜107中形成接觸孔，形成在該接觸孔中與汲電極106b接觸的像素電極108(參照圖10)。
藉由上述步驟，可以形成在像素部中具有薄膜電晶體110的顯示裝置。
本實施方式可以與在其他實施方式所記載的構成和製造方法組合而實施。
實施方式5
在本實施方式中，作為上述實施方式所示出的顯示裝置的一個方式，對液晶顯示面板參照圖16A和16B進行說明。圖16A是形成在第一基板4001上的薄膜電晶體4010及液晶元件4013在與第二基板4006之間由密封劑4005密封的面板的俯視圖，圖16B示出沿圖16A的C-D的截面。
在本實施方式所示的液晶顯示面板中，以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封劑4005。另外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，由第一基板4001、密封劑4005和第二基板4006將像素部4002和掃描線驅動電路4004與液晶4008一起密封起來。
另外，在與由第一基板4001上的密封劑4005圍繞的區域不同的區域安裝有信號線驅動電路4003，該信號線驅動電路4003具備有在另行預備的基板上由多晶半導體膜形成的薄膜電晶體4009。在本實施方式中，關於將具有使用多晶半導體膜的薄膜電晶體4009的信號線驅動電路4003貼合在第一基板4001上的一個實例進行說明。但是也可以由使用單晶半導體的電晶體形成信號線驅動電路4003並貼合。
在第一基板4001上設置的像素部4002和掃描線驅動電路4004具有多個薄膜電晶體，圖16B例示包含在像素部4002中的薄膜電晶體4010。薄膜電晶體4010相當於上述實施方式1和2所示的薄膜電晶體。另外，可以以與薄膜電晶體4010相同的結構設置構成掃描線驅動電路4004的電晶體。
另外，像素電極4030與薄膜電晶體4010電連接。構成液晶元件4013的對置電極4031形成在第二基板4006上。像素電極4030、對置電極4031和液晶4008重疊的部分相當於液晶元件4013。
注意，作為第一基板4001、第二基板4006，可以使用玻璃、金屬(典型為不銹鋼)、陶瓷、塑膠。作為塑膠，可以使用FRP(Fiberglass-Reinforced Plastics，即玻璃纖維增強塑膠)板、PVF(聚氟乙烯)膜、聚酯膜或丙烯酸樹脂膜。另外，也可以採用具有由PVF膜或聚酯膜夾著鋁箔的結構的薄板。
另外，球狀的隔離件4035用來控制像素電極4030和對置電極4031之間的距離(單元間隙)而設置。注意，也可以使用藉由選擇性地蝕刻絕緣膜而獲得的隔離件而代替球狀的隔離件4035。
此外，供給給另行形成的信號線驅動電路4003和掃描線驅動電路4004或像素部4002的各種信號及電位，通過導入佈線4014及導入佈線4015從FPC 4018提供。
在本實施方式中，連接端子4016由與像素電極4030相同的導電膜形成。另外，導入佈線4014、導入佈線4015由與薄膜電晶體4010的源電極及汲電極相同的導電膜形成。
連接端子4016通過各向異性導電膜4019與FPC 4018所具有的端子電連接。
注意，雖然未圖示，本實施方式所示的液晶顯示裝置具有定向膜、偏振片，進而也可以具有顏色濾光片、遮罩膜。
注意，圖16A和16B示出另行形成信號線驅動電路4003並安裝到第一基板4001上的實例，但是本實施方式不侷限於該結構。既可以另行形成掃描線驅動電路並安裝，又可以另行僅形成信號線驅動電路的一部分或掃描線驅動電路的一部分並安裝。
作為本實施方式所說明的液晶顯示裝置可以採用TN(Twisted Nematic，扭曲向列)型、VA(Vertical Alignment，垂直取向)型或橫向電場方式的液晶顯示裝置。
VA型液晶顯示裝置是控制液晶面板的液晶分子的排列的方式中的一種。VA型液晶顯示裝置是當沒有施加電壓時液晶分子取向垂直於面板表面的方向的方式。在本實施方式中，特別地，將像素(pixel)分成幾個區域(子像素)，並將分子分別向不同的方向傾斜。這稱為多疇(multi domain)化或多疇設計。
橫向電場方式是指藉由對單元內的液晶分子向水準方向施加電場來驅動液晶且顯示灰度的方式。藉由該方式，視角可以擴大到約180度。
本實施方式可以藉由與其他實施方式所記載的構成組合來實施。
實施方式6
在本實施方式中，參照圖17A和17B對作為上述實施方式所示出的顯示裝置的一個方式對發光顯示面板進行說明。圖17A是形成在第一基板4001上的薄膜電晶體4010及發光元件4011在與第二基板4006之間由密封劑4005密封的面板的俯視圖，圖17B示出沿圖17A的E-F的截面。
在本實施方式中，使用利用電致發光的發光元件。利用電致發光的發光元件按其發光材料是有機化合物還是無機化合物而區別，一般而言，前者稱為有機EL元件，後者稱為無機EL元件。
在本實施方式所示的發光顯示面板中，以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封劑4005。另外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，由第一基板4001、密封劑4005和第二基板4006將像素部4002和掃描線驅動電路4004與填充劑4007一起密封起來。
另外，在與由第一基板4001上的密封劑4005圍繞的區域不同的區域安裝有信號線驅動電路4003，該信號線驅動電路4003具備有在另行預備的基板上由多晶半導體膜形成的薄膜電晶體4009。在本實施方式中，關於將具有使用多晶半導體膜的薄膜電晶體4009的信號線驅動電路4003貼合在第一基板4001上的一個實例進行說明。但是也可以由使用單晶半導體的電晶體形成信號線驅動電路並貼合。
在第一基板4001上設置的像素部4002和掃描線驅動電路4004具有多個薄膜電晶體，圖17B例示包含在像素部4002中的薄膜電晶體4010。薄膜電晶體4010相當於上述實施方式1和2所示的薄膜電晶體。另外，可以以與薄膜電晶體4010相同的結構設置構成掃描線驅動電路4004的電晶體。
構成發光元件4011的像素電極4017與薄膜電晶體4010的源電極或汲電極電連接。發光元件4011的構成可以根據從發光元件4011取出的光的方向和薄膜電晶體4010的極性等適當地改變。
另外，雖然在圖17B所示的截面圖中未圖示供給給另行形成的信號線驅動電路4003和掃描線驅動電路4004或像素部4002的各種信號及電位，但是通過導入佈線4014、導入佈線4015，從FPC4018供給。
在本實施方式中，連接端子4016由與構成發光元件4011的像素電極4017相同的導電膜形成。另外，導入佈線4014、導入佈線4015由與薄膜電晶體4010的源電極及汲電極相同的導電膜形成。
連接端子4016與FPC4018所具有的端子通過各向異性導電膜4019電連接。
位於從發光元件4011取出光的方向的基板由具有透光性的材料而設置。在本實施方式中，為了從第二基板4006一側取出光，藉由使用如玻璃板、塑膠板、聚酯膜或丙烯酸膜等具有透光性的材料來形成第二基板4006。
另外，作為填料4007除了氮或氬等惰性氣體之外，還可以使用紫外線固化樹脂或熱固化樹脂，可以使用PVC(聚氯乙烯)、丙烯酸、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)、或EVA(ethylene vinyl acetate，即乙烯-乙酸乙烯酯)。
另外，若有需要，也可以在發光元件的出射表面上適當地提供諸如偏振片、圓偏振片(包括橢圓偏振片)、相位差板(λ/4片、λ/2片)、或顏色濾光片等的光學膜。另外，也可以在偏振片或圓偏振片上提供抗反射膜。例如，可以執行抗眩光處理，該處理是利用表面的凹凸來擴散反射光並降低眩光的。
注意，圖17A和17B示出另行形成信號線驅動電路4003並安裝到第一基板4001上的實例，但是本實施方式不侷限於該結構。既可以另行形成掃描線驅動電路並安裝，又可以另行僅形成信號線驅動電路的一部分或掃描線驅動電路的一部分並安裝。
本實施方式可以與其他實施方式所記載的結構組合而實施。
實施方式7
根據本發明而獲得的顯示裝置等可以用於主動矩陣型顯示裝置模組。換句話說，在顯示部分安裝有上述模組的所有電子產品均可以實施本發明。
作為這種電子產品，可以舉出攝像機、數位照相機、頭戴式顯示器(護目鏡型顯示器)、汽車導航系統、投影機、汽車音響、個人電腦、可攜式資訊終端(行動電腦、行動電話或電子書籍等)等。圖13A至13D示出了其一例。
圖13A表示電視裝置。如圖13A所示，可以將顯示模組組裝在框體中來完成電視裝置。將安裝了FPC為止的顯示面板還稱為顯示模組。由顯示模組形成主畫面2003，作為其他附屬裝置還具有揚聲器部分2009、操作開關等。如上所述，可以完成電視裝置。
如圖13A所示，在框體2001中組裝利用顯示元件的顯示用面板2002，並且可以由接收機2005接收普通的電視廣播，而且藉由數據機2004連接到有線或無線方式的通訊網絡，從而還可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間，或者在接收者之間)的資訊通訊。電視裝置的操作可以由組裝在框體中的開關或另外的遙控裝置2006進行，並且該遙控裝置2006也可以設置有顯示輸出資訊的顯示部分2007。
另外，電視裝置還可以附加有如下結構：除了主畫面2003以外，使用第二顯示用面板形成輔助畫面2008，並顯示頻道或音量等。在這種結構中，也可以採用視角優良的液晶顯示面板形成主畫面2003，並且採用能夠以低耗電量進行顯示的發光顯示面板形成輔助畫面2008。另外，為了優先地減小耗電量，也可以採用如下結構：使用發光顯示面板形成主畫面2003，使用發光顯示面板形成輔助畫面2008，並且輔助畫面2008能夠點亮和熄滅。
圖14是電視裝置的主要結構的框圖。像素部921形成在顯示面板900上。也可以採用COG方法將信號線驅動電路922和掃描線驅動電路923安裝在顯示面板900上。
作為其他外部電路的結構，在視頻信號的輸入一側具有視頻信號放大電路925、視頻信號處理電路926、控制電路927等。其中，視頻信號放大電路925放大而調諧器924所接收的信號中的視頻信號，視頻信號處理電路926將從視頻信號放大電路925輸出的信號轉換成對應於紅、綠和藍各種顏色的色信號，控制電路927將該視頻信號轉換成驅動器IC輸入規格。控制電路927將信號輸出到掃描線一側和信號線一側。在進行數位驅動的情況下，可以採用如下結構：在信號線一側設置信號分割電路928，並將輸入數位信號劃分成m個而供給。
由調諧器924接收的信號中的音頻信號發送到音頻信號放大電路929，並經音頻信號處理電路930供給到揚聲器933。控制電路931從輸入部932接收接收站(接收頻率)或音量的控制資訊，並將信號傳送到調諧器924和音頻信號處理電路930。
當然，本發明不侷限於電視裝置，還可以應用於各種用途如個人電腦的監視器、鐵路的車站或飛機場等中的資訊顯示幕、街頭上的廣告顯示幕等大面積顯示媒體。
圖13B表示可攜式電話機2301的實例。該可攜式電話機2301包括顯示部2302、操作部2303等而構成。在顯示部2302中，應用上述實施方式所說明的顯示裝置，從而可以提高批量生產性。
另外，圖13C所示的便攜型電腦包括主體2401、顯示部2402等。藉由對顯示部2402應用上述實施方式所示的顯示裝置，可以提高批量生產性。
圖13D是臺燈，其包括照明部分2501、燈罩2502、可變臂2503、支柱2504、基座2505和電源2506。藉由將本發明的發光裝置使用於照明部分2501來製造臺燈。注意，照明燈包括固定到天花板上的照明燈和壁掛照明燈等。藉由應用上述實施方式所示的顯示裝置，可以提高批量生產性，並可以提供廉價的臺燈。
本申請基於2007年8月17日在日本專利局提交的日本專利申請序列號2007-212904及2007-212903，在此引用其全部內容作為參考。
100．．．基板
101．．．閘電極
102．．．閘絕緣膜
103．．．微晶半導體膜
104．．．非晶半導體膜
105．．．半導體膜
106．．．導電膜
107．．．絕緣膜
108．．．像素電極
110．．．薄膜電晶體
121．．．掩模
122．．．掩模
123．．．凹部
131．．．抗蝕劑
132．．．多灰度掩模
133．．．基板
134．．．遮光部
135．．．衍射光柵
136．．．光透過量
137．．．半透過部
138．．．遮光部
139．．．光透過量
141．．．抗蝕劑掩模
142．．．抗蝕劑掩模
200．．．真空排氣
201．．．預塗敷
202．．．基板搬入
203．．．基底預處理
204．．．成膜處理
205．．．基板搬出
206．．．清洗
207．．．虛線
300．．．反應室
301．．．電極
302．．．電極
303．．．高頻電力供給裝置
304．．．高頻電源
305．．．高頻電源
306．．．匹配器
307．．．匹配器
308．．．氣體供給單元
309．．．排氣單元
310．．．圓柱型容器
311．．．壓力調節閥
312．．．停止閥
313．．．質量流量控制器
314．．．基板加熱器
315．．．加熱控制器
316．．．絕緣材料
317．．．蝶閥
318．．．導氣閥
319．．．渦輪分子泵
320．．．乾燥泵
321．．．低溫泵
322．．．裝載/卸載室
323．．．公共腔
324．．．盒子
325．．．閘門閥
326．．．搬送機構
900．．．顯示面板
921．．．像素部
922．．．信號線驅動電路
923．．．掃描線驅動電路
924．．．調諧器
925．．．視頻信號放大電路
926．．．視頻信號處理電路
927．．．控制電路
928．．．信號分割電路
929．．．音頻信號放大電路
930．．．音頻信號處理電路
931．．．控制電路
932．．．輸入部
933．．．揚聲器
105a．．．源區域
105b．．．汲區域
106a．．．源電極
106b．．．汲電極
132a．．．灰度掩模
132b．．．半色調掩模
2001．．．框體
2002．．．顯示用面板
2003．．．主畫面
2004．．．數據機
2005．．．接收機
2006．．．遙控裝置
2007．．．顯示部分
2008．．．輔助畫面
2009．．．揚聲器部分
2301．．．可攜式電話機
2302．．．顯示部
2303．．．操作部
2401．．．主體
2402．．．顯示部
2501．．．照明部分
2502．．．燈罩
2503．．．可變臂
2504．．．支柱
2505．．．基座
2506．．．電源
300a．．．反應室
300b．．．反應室
300c．．．反應室
301a．．．電極
301b．．．電極
302．．．電極
308a．．．氣體供給單元
308f．．．氣體供給單元
308g．．．氣體供給單元
308i．．．氣體供給單元
308n．．．氣體供給單元
4001．．．基板
4002．．．像素部
4003．．．信號線驅動電路
4004．．．掃描線驅動電路
4005．．．密封劑
4006．．．基板
4007．．．填充劑
4008．．．液晶
4009．．．薄膜電晶體
4010．．．薄膜電晶體
4011．．．發光組件
4013．．．液晶組件
4014．．．佈線
4016．．．連接端子
4017．．．像素電極
4018．．．FPC
4019．．．各向異性導電膜
4030．．．像素電極
4031．．．對置電極
4035．．．隔離物
圖1A至1D是表示本發明的顯示裝置的製造方法的實例的圖；
圖2A至2C是表示本發明的顯示裝置的製造方法的實例的圖；
圖3A至3C是表示本發明的顯示裝置的製造方法的實例的圖；
圖4是表示本發明的顯示裝置的製造方法的實例的圖；
圖5A至5C是表示本發明的顯示裝置的製造方法的實例的圖；
圖6A和6B是表示本發明的顯示裝置的製造方法的實例的圖；
圖7是表示本發明的顯示裝置的製造方法的實例的圖圖8A和8B是表示本發明的顯示裝置的製造方法的實例的圖；
圖9A至9C是表示本發明的顯示裝置的製造方法的實例的圖；
圖10是表示本發明的顯示裝置的製造方法的實例的圖；
圖11是表示使用於本發明的顯示裝置的製造的電漿CVD裝置的實例的圖；
圖12是表示使用於本發明的顯示裝置的製造的電漿CVD裝置的實例的圖；
圖13A至13D是表示本發明的顯示裝置的使用方式的實例的圖；
圖14是表示本發明的顯示裝置的使用方式的實例的圖；
圖15A至15D是表示本發明的顯示裝置的製造方法的實例的圖；
方法的實例的圖；
圖16A和16B是表示本發明的顯示裝置的使用方式的實例的圖；
圖17A和17B是表示本發明的顯示裝置的使用方式的實例的圖；
圖18是表示使用於本發明的顯示裝置的製造的電漿CVD裝置的實例的圖。
103．．．微晶半導體膜

Claims (10)

  1. 一種顯示裝置的製造方法，包括如下步驟：在基板上形成閘電極；在該閘電極上形成閘絕緣膜；在該閘絕緣膜上利用電漿CVD法形成微晶半導體膜；以及在該微晶半導體膜上形成非晶半導體膜，其中該微晶半導體膜具有1×1017 atoms/cm3 或更少的氧濃度。
  2. 一種顯示裝置的製造方法，包括如下步驟：在基板上形成閘電極；在該閘電極上形成閘絕緣膜；在該閘絕緣膜上利用電漿CVD法形成微晶半導體膜；以及在該微晶半導體膜上形成非晶半導體膜，其中，該形成微晶半導體膜的步驟包括：導入氫及稀有氣體來生成電漿；以及在導入矽氣體來形成該微晶半導體膜時，使氫電漿及稀有氣體電漿作用到形成在該閘絕緣膜表面的反應生成物來蝕刻該反應生成物；以及在形成該微晶半導體膜時，該氫對該矽氣體的流量比被減少。
  3. 一種顯示裝置的製造方法，包括如下步驟：在基板上形成閘電極； 在該閘電極上形成閘絕緣膜；在該閘絕緣膜上利用電漿CVD法形成微晶半導體膜；以及在該微晶半導體膜上形成非晶半導體膜，其中，該形成微晶半導體膜的步驟包括：將反應室的壓力設定為10-5 Pa或更少；將該基板的溫度設定為100℃至200℃的範圍內；藉由導入氫及矽氣體並且將HF頻帶的第一高頻電力和VHF頻帶的第二高頻電力彼此疊加並施加來生成電漿；以及在形成該微晶半導體膜時，使氫電漿作用到形成在該閘絕緣膜表面的反應生成物來蝕刻該反應生成物。
  4. 一種顯示裝置的製造方法，包括如下步驟：在基板上形成閘電極；在該閘電極上形成閘絕緣膜；在該閘絕緣膜上利用電漿CVD法形成微晶半導體膜；以及在該微晶半導體膜上形成非晶半導體膜，其中該形成微晶半導體膜的步驟，包括：將反應室的壓力設定為10-5 Pa或更少；將該基板的溫度設定為100℃至200℃的範圍內；藉由導入氫及稀有氣體並且將HF頻帶的第一高頻電力和VHF頻帶的第二高頻電力彼此疊加並施加來生成電漿；以及 在導入矽氣體來形成該微晶半導體膜時，使氫電漿及稀有氣體電漿作用到形成在該閘絕緣膜表面的反應生成物來蝕刻該反應生成物。
  5. 如申請專利範圍第2至4項中之任一項之顯示裝置的製造方法，其中該微晶半導體膜具有1×1017 atoms/cm3 或更少的氧濃度。
  6. 如申請專利範圍第1至4項中之任一項之顯示裝置的製造方法，其中藉由將三甲基硼導入該微晶半導體膜中，來形成i型或p型的微晶半導體膜。
  7. 如申請專利範圍第1至4項中之任一項之顯示裝置的製造方法，其中在使該微晶半導體膜的表面不接觸於大氣的情況下，在該微晶半導體膜上形成該非晶半導體膜。
  8. 如申請專利範圍第2或4項之顯示裝置的製造方法，其中在導入該矽氣體之前停止導入該稀有氣體。
  9. 如申請專利範圍第2或4項之顯示裝置的製造方法，其中在導入該矽氣體之後停止導入該稀有氣體，並且在該矽氣體的導入和該稀有氣體的停止之間插入預定的期間。
  10. 如申請專利範圍第2或4項之顯示裝置的製造方法，其中使用氬作為該稀有氣體。
TW097130667A 2007-08-17 2008-08-12 顯示裝置的製造方法 TWI506677B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007212904 2007-08-17
JP2007212903 2007-08-17

Publications (2)

Publication Number Publication Date
TW200924028A TW200924028A (en) 2009-06-01
TWI506677B true TWI506677B (zh) 2015-11-01

Family

ID=40363287

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097130667A TWI506677B (zh) 2007-08-17 2008-08-12 顯示裝置的製造方法

Country Status (4)

Country Link
US (1) US7611930B2 (zh)
JP (3) JP5478037B2 (zh)
CN (1) CN101369539B (zh)
TW (1) TWI506677B (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI575293B (zh) 2007-07-20 2017-03-21 半導體能源研究所股份有限公司 液晶顯示裝置
JP2009071289A (ja) 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US8101444B2 (en) 2007-08-17 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20090090915A1 (en) 2007-10-05 2009-04-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor, and method for manufacturing the same
KR101999970B1 (ko) 2008-09-19 2019-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102246310B (zh) * 2008-12-11 2013-11-06 株式会社半导体能源研究所 薄膜晶体管及显示装置
KR20100067612A (ko) * 2008-12-11 2010-06-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 표시 장치
US8114720B2 (en) 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7989325B2 (en) * 2009-01-13 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing crystalline semiconductor film and method for manufacturing thin film transistor
US9312156B2 (en) * 2009-03-27 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
KR101803554B1 (ko) 2009-10-21 2017-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
JP5698950B2 (ja) * 2009-10-23 2015-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI535028B (zh) 2009-12-21 2016-05-21 半導體能源研究所股份有限公司 薄膜電晶體
US8431496B2 (en) * 2010-03-05 2013-04-30 Semiconductor Energy Labortory Co., Ltd. Semiconductor device and manufacturing method thereof
US8487306B2 (en) * 2010-06-18 2013-07-16 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion element, display device, electronic device, and method for manufacturing photoelectric conversion element
US8778745B2 (en) * 2010-06-29 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8440548B2 (en) 2010-08-06 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of microcrystalline silicon film and manufacturing method of thin film transistor
US8704230B2 (en) 2010-08-26 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8647919B2 (en) * 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
US8338240B2 (en) * 2010-10-01 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor
US8895116B2 (en) 2010-11-04 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of crystalline semiconductor film and manufacturing method of semiconductor device
US8450158B2 (en) * 2010-11-04 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
US9048327B2 (en) * 2011-01-25 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Microcrystalline semiconductor film, method for manufacturing the same, and method for manufacturing semiconductor device
US9111775B2 (en) 2011-01-28 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Silicon structure and manufacturing methods thereof and of capacitor including silicon structure
US8828859B2 (en) * 2011-02-11 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for forming semiconductor film and method for manufacturing semiconductor device
CN102646634B (zh) * 2011-04-29 2013-06-12 京东方科技集团股份有限公司 Tft-lcd阵列基板制造方法
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
KR20170003674A (ko) * 2014-05-27 2017-01-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN104532192B (zh) * 2014-12-19 2018-01-30 深圳市华星光电技术有限公司 蒸镀装置
JP6861479B2 (ja) * 2016-06-24 2021-04-21 東京エレクトロン株式会社 プラズマ成膜方法およびプラズマ成膜装置
CN107658267B (zh) * 2017-09-15 2020-11-06 惠科股份有限公司 阵列基板的制造方法
CN108417583B (zh) * 2018-03-09 2021-10-29 惠科股份有限公司 一种阵列基板的制造方法和阵列基板
KR20200083813A (ko) * 2018-12-28 2020-07-09 삼성디스플레이 주식회사 표시 장치
CN110634390A (zh) * 2019-09-20 2019-12-31 武汉天马微电子有限公司 一种显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW360907B (en) * 1996-07-09 1999-06-11 Applied Materials Inc Chamber for constructing a film on a semiconductor wafer
TW200504242A (en) * 2003-03-31 2005-02-01 Konica Minolta Holdings Inc Thin film forming apparatus and thin film forming method
JP2007049171A (ja) * 2006-08-30 2007-02-22 Chi Mei Electronics Corp 微結晶薄膜トランジスタを用いた画像表示装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091334A (en) * 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPS6092475A (ja) * 1983-10-25 1985-05-24 Anelva Corp 光化学的薄膜製造方法および装置
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
JP2726414B2 (ja) * 1987-03-04 1998-03-11 株式会社東芝 ケイ素系薄膜の製造方法
JPH01321625A (ja) * 1988-06-23 1989-12-27 Hitachi Ltd 薄膜形成方法及び薄膜形成装置
JP2708569B2 (ja) * 1989-09-20 1998-02-04 株式会社日立製作所 真空装置の脱ガス方法及び脱ガス装置
JPH03278466A (ja) * 1990-03-27 1991-12-10 Toshiba Corp 薄膜トランジスタおよびその製造方法
US7115902B1 (en) * 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
JP2561572B2 (ja) * 1991-05-11 1996-12-11 株式会社半導体エネルギー研究所 絶縁ゲイト型電界効果トランジスタの作製方法
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JP3025789B2 (ja) * 1991-06-28 2000-03-27 東京エレクトロン株式会社 排気方法
US5582880A (en) * 1992-03-27 1996-12-10 Canon Kabushiki Kaisha Method of manufacturing non-single crystal film and non-single crystal semiconductor device
JP3201492B2 (ja) 1992-03-27 2001-08-20 キヤノン株式会社 非晶質シリコン膜の製造方法、非晶質窒化シリコン膜の製造方法、微結晶シリコン膜の製造方法、及び非単結晶半導体装置
JPH05335256A (ja) * 1992-06-03 1993-12-17 Fujitsu Ltd 半導体製造装置及びその清掃方法
DE69420474T2 (de) * 1993-06-30 2000-05-18 Applied Materials Inc Verfahren zum Spülen und Auspumpen einer Vakuumkammer bis Ultra-Hoch-Vakuum
JPH0794749A (ja) 1993-09-22 1995-04-07 Toshiba Corp 薄膜トランジスタの製造方法
JP3152829B2 (ja) * 1994-01-18 2001-04-03 株式会社東芝 半導体装置の製造方法
JPH0897436A (ja) * 1994-07-27 1996-04-12 Sharp Corp 薄膜半導体素子とその製造方法
JPH08148690A (ja) * 1994-11-25 1996-06-07 Sharp Corp 薄膜トランジスタおよび半導体膜の製造方法
JPH09232235A (ja) * 1995-02-24 1997-09-05 Mitsui Toatsu Chem Inc 光電変換素子
JPH10229213A (ja) * 1996-12-12 1998-08-25 Canon Inc 半導体薄膜の形成方法
JP3581546B2 (ja) * 1997-11-27 2004-10-27 キヤノン株式会社 微結晶シリコン膜形成方法および光起電力素子の製造方法
JP2002083773A (ja) * 2000-09-06 2002-03-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2002329878A (ja) * 2001-04-27 2002-11-15 Sharp Corp 薄膜太陽電池および薄膜太陽電池の作製方法
TWI399580B (zh) * 2003-07-14 2013-06-21 Semiconductor Energy Lab 半導體裝置及顯示裝置
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
CN100474084C (zh) * 2003-07-14 2009-04-01 株式会社半导体能源研究所 液晶显示器件
JP4393812B2 (ja) * 2003-07-18 2010-01-06 株式会社半導体エネルギー研究所 表示装置及び電子機器
JP2005167051A (ja) * 2003-12-04 2005-06-23 Sony Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW360907B (en) * 1996-07-09 1999-06-11 Applied Materials Inc Chamber for constructing a film on a semiconductor wafer
TW200504242A (en) * 2003-03-31 2005-02-01 Konica Minolta Holdings Inc Thin film forming apparatus and thin film forming method
JP2007049171A (ja) * 2006-08-30 2007-02-22 Chi Mei Electronics Corp 微結晶薄膜トランジスタを用いた画像表示装置

Also Published As

Publication number Publication date
CN101369539A (zh) 2009-02-18
JP6154880B2 (ja) 2017-06-28
US20090047758A1 (en) 2009-02-19
US7611930B2 (en) 2009-11-03
JP2014131036A (ja) 2014-07-10
CN101369539B (zh) 2012-10-31
JP2009071286A (ja) 2009-04-02
JP5478037B2 (ja) 2014-04-23
JP2016076715A (ja) 2016-05-12
TW200924028A (en) 2009-06-01

Similar Documents

Publication Publication Date Title
TWI506677B (zh) 顯示裝置的製造方法
TWI447915B (zh) 半導體裝置的製造方法
TWI469222B (zh) 半導體裝置製造方法
US8633485B2 (en) Display device and manufacturing method thereof
US8253138B2 (en) Thin film transistor and display device having the thin film transistor
US7910929B2 (en) Semiconductor device
TWI521564B (zh) 半導體裝置的製造方法
JP2019079073A (ja) 液晶表示装置
TWI450322B (zh) 電漿處理設備及製造半導體裝置之方法
US8242562B2 (en) Film deposition apparatus
CN101339960A (zh) 发光装置
JP2009127981A (ja) クリーンルーム、成膜方法、および半導体装置の作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees