JP2726414B2 - ケイ素系薄膜の製造方法 - Google Patents
ケイ素系薄膜の製造方法Info
- Publication number
- JP2726414B2 JP2726414B2 JP62047827A JP4782787A JP2726414B2 JP 2726414 B2 JP2726414 B2 JP 2726414B2 JP 62047827 A JP62047827 A JP 62047827A JP 4782787 A JP4782787 A JP 4782787A JP 2726414 B2 JP2726414 B2 JP 2726414B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- thin film
- based thin
- reaction chamber
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、例えば薄膜トランジスタ（以下、TFTと
称す）として用いられるケイ素系薄膜の製造方法に関す
る。 （従来の技術） 最近、グロー放電分解法（Glow Discharge Decomposi
tion,以下、GD法と称す）により形成されたケイ素系薄
膜が注目を集めているが、これは低温で形成でき且つ良
質な特性のものが得られ、しかも従来のシリコンプロセ
スに適応できるからである。このような性質を有するこ
とにより、CD法によるケイ素系薄膜は、例えば特公昭61
-49674号公報に記載されているようにTFT等に応用され
ている。 第４図はGD法により薄膜を形成する装置の一例を示す
図である。同図において、反応室（１）内の上部電極
（２）に基板固定治具（３）を用いて、基板（４）を固
定した後、バルブ（５）を開け反応室（１）内の圧力が
5.0×10-6Torr以下になるまで真空排気する。上部電極
（２）にはヒーター線（６）が埋め込んでなり、基板
（４）が適当な温度に設定できるようになっている。次
にバルブ（５）を閉じ、バルブ（７）を開けた状態で設
定し、所望のガスバルブ（11）〜（15），（16）〜（2
0）及びバルブ（26）を開け、マスフローコントローラ
ー（21）〜（25）で流量を調節して所望のガスを反応室
（１）内に導入する。ここで反応室（１）内の圧力は、
原料ガスを導入した状態で自動圧力調整器（８）によっ
て所望の圧力に設定する。そしてこの状態で、上部電極
（２）と下部電極（９）の間にマッチングボックス（1
0）を通して、DC或いはAC電源により電圧を印加して、
原料ガスをグロー放電分解し基板（４）上に膜を堆積さ
せる。このようにして膜を堆積した場合、基板（４）上
のみならず上部電極（２）、下部電極（９）及び反応室
（１）内壁の至るところに膜堆積が起こる。基板（４）
上以外の部分に堆積した膜は、膜厚が数μｍ以上になる
と膜はがれを起こし、基板（４）上に堆積される膜中に
取り込まれたり、基板（４）表面に付着しこの基板
（４）を構成要素とするデバイスの欠陥となりデバイス
特性を悪化する。また、はがれ落ちた膜はバルブ等に付
着し、装置の真空度に異常を引き起こす原因となる。そ
こで不必要な部分に堆積された膜の除去を行わなければ
ならない。 （発明が解決しようとする問題点） ところで、現在試みられている膜除去法には、次のよ
うな２つの方法がある。その１つは、サンドペーパー等
によりごみ発生源となる不必要な部分の膜を機械的研磨
によりとりさる方法である。この方法によれば、不必要
な部分の膜をすべて取り除くことができず、狭い部分は
クリーニングできないままになってしまう。またクリー
ニングに非常に時間がかかり、装置の稼動率が低下して
しまうという欠点を有している。更に膜特性面からみた
場合、最近インライン方式のGD装置が注目されているに
もかかわらず、クリーニングのために反応室を大気にさ
らさなければならず、インライン方式の効果が薄れる。 もう１つの方法は、フッ素系ガスによるプラズマクリ
ーニングである。この方法の例としては、CF4ガス等の
炭化フッ素系ガスやSF6ガス、また最近ではNF3ガスを使
用する場合等が検討されている。これらのいずれのガス
を使用した場合にも反応室内がクリーニングされること
は既に確認されている。 しかしながら、この方法は次のような問題点を有して
いる。即ち、炭化フッ素系ガスを使用した場合には、炭
素やフッ素による汚染があり、SFsガスを使用した場合
には、硫黄やフッ素による汚染がある。このような炭素
や硫黄による汚染がなく、反応室内をクリーニングする
ガスとして前述のNF3ガスが注目を集め、盛んに検討さ
れているが、これにしてもフッ素よる汚染は免がれ得な
い。 この発明は、ケイ素系薄膜を形成する際に発生する不
具合を解決するためになされたもので、ケイ素系薄膜の
特性を確保した上で、この薄膜を効率よく形成する製造
方法を提供することを目的としている。 ［発明の構成］ （問題点を解決するための手段） この発明は、NF3ガスを用いたプラズマクリーニング
により反応室内クリーニングを行い、続いて水素ガスの
プラズマ処理を施した後、ケイ素系ガスを使用し例えば
GD法でケイ素系薄膜例えば水素化非晶質シリコン（以
下、ａ−Si:Hと称す）を形成する。 （作用） この発明は基本的には、NF3ガスによるプラズマク
リーニング、Ｈ2プラズマ処理、ケイ素系薄膜成膜
という手順をたどる。まずの処理により、活性なＦラ
ジカルが生成され、このＦラジカルが反応室内部に付着
している不要なケイ素系薄膜をエッチングする。そして
の処理の後、反応室内部にエッチング過程での生成物
であるHF,F等が付着するが、の処理で生成される水素
ラジカルにより、このエッチング生成物を取り除くこと
ができる。この結果、の過程で成膜効率が向上すると
ともに、特性良好なケイ素系薄膜を形成することができ
る。 （実施例） 以下、この発明の詳細をケイ素系薄膜がａ−Si:Hであ
る場合を例に挙げ、図面を参照して説明する。 第１図はこの発明の一実施例の流れを示すフローチャ
ート、第２図はこの実施例に用いる製造装置の概略図で
ある。以後、主に第１図と第２図を用い、この実施例を
製造工程に従って説明する。まず、第２図における反応
室（31）内の上部電極（32）に、基板固定治具（33）を
用いて基板（34）を固定した後、バルブ（35）を開け反
応室（31）内の圧力が5.0×10-6Torr以下になるまで真
空排気する。次にバルブ（35）を閉じ、バルブ（37）を
開けた状態でバルブ（61），（62），（63）を開け、マ
スフローコントローラ（64）で流量100sccmに調整し
て、三フッ化窒素（NF3）ガスを反応室（31）内に導入
する。ここで反応室（31）内の圧力は、自動圧力調整器
（38）により0.1Torrに調圧した。この状態で上部電極
（32）と下部電極（39）との間に、マッチングボックス
（40）を介して13.56MHzの高周波電源を接続し、高周波
パワー100Wを印加してグロー放電を起こさせる。このグ
ロー放電によりNF3ガスが分解され、活性なＦラジカル
が生成される。このＦラジカルは反応室（31）内壁、上
部電極（32）及び下部電極（39）等に付着しているａ−
Si:H膜をエッチングする。このことにより、反応室（3
1）内部はクリーニングされ清浄になる。しかしこの状
態では、反応室（31）の内壁、上部電極（32）及び下部
電極（39）等にエッチング過程での生成物例えばHF,F等
の付着があり、良好な特性を有するａ−Si:H膜は得られ
ない。 第３図は形成したａ−Si:H膜の積算膜厚と電導率との
関係を示す図であり、これを用いるａ−Si:Hのフッ素系
物質の汚染について説明する。同図において参照データ
は、反応室（31）内が全く汚染のない状態でのａ−Si:H
の暗電導率（σd）と光電導率 （σph）を示しており、これに近い値を有するａ−Si:H
ほど特性が良好である。また同図中の（Ａ）点と
（Ａ′）点は、フッ素系ガスによるクリーニングを行っ
た後の暗電導率（σd）と光電導率（σph）を示してお
り、これよりａ−Si:H膜はフッ素系物質等に汚染されて
いることがわかる。 そこで、これらの生成物の影響を取りのぞくため、水
素プラズマ処理を行なった。この実施例での条件は、Ｈ
2流量100sccm、反応室（31）内圧力0.5Torr、高周波パ
ワー100Wで60分間の放電を行なった。水素プラズマ処理
においては、エッチング生成物を取りのぞくことはでき
たが、活性な水素ラジカルにさらされている反応室（3
1）の内壁より反応室（31）の成分が遊離し、反応室（3
1）の内壁に付着している現象がみられた。 次にａ−Si:H膜のコーティングを行う。その条件は、
バルブ（41），（42），（46），（47）及びバルブ（5
6）を開け、マスフローコントローラー（51），（52）
で流量調節をしシラン（SiH4）30sccm、水素270sccmと
し、更に自動圧力調整器（38）により反応室（31）内の
圧力を0.5Torrとした。ここでは60分間グロー放電を行
い、膜厚を約3000Åとした。そしてこの試料の電導度を
測定したところ、第３図の（B1）点と（Ｂ′１）点に示
すように、（Ａ）点や（Ａ′）点に比べ特性が良好にな
った。しかしながら、水素プラズマ処理後、直ちに形成
したａ−Si:Hはまだ充分に良好な特性を有していない結
果、反応室（31）の成分が遊離して反応室（31）内に付
着しており、これがａ−Si:H膜成膜時に膜中に取り込ま
れていることがわかった。このため、第１図に示したフ
ローチャートにあるように、ａ−Si:H成膜（オーバーコ
ート）という工程を入れた。 次に、基板（34）を新しい清浄なガラスに交換し、バ
ルブ（35）を開け反応室（31）内の圧力が5.0×10-6Tor
r以下になるで真空排気を行い、続いてバルブ（35）を
閉、バルブ（37）を開にして排気系を圧力調整器（38）
の系に切りかえる。そしてバルブ（41），（42），（4
6），（47）及び（56）を開にしてマスフローコントロ
ーラ（51），（52）を調整し、シラン30sccm、水素270s
ccmを流す。また圧力調整器（38）の調整により、反応
室（31）の圧力0.5Torrに設定する。そして高周波電源
を入れ、グロー放電分解を60分間行い、基板（34）上に
ａ−Si:H膜を堆積した。このａ−Si:H膜の暗電導率（σ
d）と光電導率（σph）を第３図の（B2）点と（Ｂ′
２）点に示した。同図から明らかなように、（B1）点や
（Ｂ′１）点より暗電導率と光電導率がともに小さくな
り、良好なａ−Si:H膜が得られていることがわかる。同
様の方法で更にａ−Si:H膜を形成し、暗電導率と光電導
率の測定結果を示したのが第３図の（B3）点と（Ｂ′
３）点である。これらの値はほぼ（B2）点や（Ｂ′２）
点と同一であり、同様に良好なａ−Si:H膜が得られてい
ることがわかる。なお、これは同図に示した参照データ
とほぼ一致している。即ち、NF3ガスによるプラズマク
リーニング、水素プラズマ処理及びａ−Si:H膜オーバー
コート後のａ−Si:H膜は特性の良好なものが得られ、適
用したデバイスの性能を向上させ、更にこの実施例を用
いａ−Si:H膜を成膜することで、成膜の効率向上が計れ
た。 なお、今まではａ−Si:H膜の製造方法としてGD法を用
いたが、スパッタリング法を用いた場合にも同様である
ことは言うまでもない。またケイ素系薄膜としては、ａ
−Si:H以外に非晶質酸化シリコン、非晶質窒化シリコン
及び非晶質シリコンゲルマニウム等であってもよい。そ
して、水素プラズマ処理により反応室（31）の内壁に付
着した反応生成物を取り除くためには、第１図における
水素プラズマ処理とａ−Si:Hのオーバーコートの間に不
活性ガス或いは窒素によるプラズマ処理を施すという工
程を入れると更に有効である。 ［発明の効果］ この発明はNF3プラズマ処理と水素プズマ処理とを順
次施した後、ケイ素系薄膜を形成してなるので、特性良
好なケイ素系薄膜を製造でき、デバイス例えばTFTをス
イッチング素子として用いたアクティブマトリックス型
液晶表示装置に適用した場合には、デバイス欠損の少な
い特性良好なデバイスが効率よく得られる。
称す）として用いられるケイ素系薄膜の製造方法に関す
る。 （従来の技術） 最近、グロー放電分解法（Glow Discharge Decomposi
tion,以下、GD法と称す）により形成されたケイ素系薄
膜が注目を集めているが、これは低温で形成でき且つ良
質な特性のものが得られ、しかも従来のシリコンプロセ
スに適応できるからである。このような性質を有するこ
とにより、CD法によるケイ素系薄膜は、例えば特公昭61
-49674号公報に記載されているようにTFT等に応用され
ている。 第４図はGD法により薄膜を形成する装置の一例を示す
図である。同図において、反応室（１）内の上部電極
（２）に基板固定治具（３）を用いて、基板（４）を固
定した後、バルブ（５）を開け反応室（１）内の圧力が
5.0×10-6Torr以下になるまで真空排気する。上部電極
（２）にはヒーター線（６）が埋め込んでなり、基板
（４）が適当な温度に設定できるようになっている。次
にバルブ（５）を閉じ、バルブ（７）を開けた状態で設
定し、所望のガスバルブ（11）〜（15），（16）〜（2
0）及びバルブ（26）を開け、マスフローコントローラ
ー（21）〜（25）で流量を調節して所望のガスを反応室
（１）内に導入する。ここで反応室（１）内の圧力は、
原料ガスを導入した状態で自動圧力調整器（８）によっ
て所望の圧力に設定する。そしてこの状態で、上部電極
（２）と下部電極（９）の間にマッチングボックス（1
0）を通して、DC或いはAC電源により電圧を印加して、
原料ガスをグロー放電分解し基板（４）上に膜を堆積さ
せる。このようにして膜を堆積した場合、基板（４）上
のみならず上部電極（２）、下部電極（９）及び反応室
（１）内壁の至るところに膜堆積が起こる。基板（４）
上以外の部分に堆積した膜は、膜厚が数μｍ以上になる
と膜はがれを起こし、基板（４）上に堆積される膜中に
取り込まれたり、基板（４）表面に付着しこの基板
（４）を構成要素とするデバイスの欠陥となりデバイス
特性を悪化する。また、はがれ落ちた膜はバルブ等に付
着し、装置の真空度に異常を引き起こす原因となる。そ
こで不必要な部分に堆積された膜の除去を行わなければ
ならない。 （発明が解決しようとする問題点） ところで、現在試みられている膜除去法には、次のよ
うな２つの方法がある。その１つは、サンドペーパー等
によりごみ発生源となる不必要な部分の膜を機械的研磨
によりとりさる方法である。この方法によれば、不必要
な部分の膜をすべて取り除くことができず、狭い部分は
クリーニングできないままになってしまう。またクリー
ニングに非常に時間がかかり、装置の稼動率が低下して
しまうという欠点を有している。更に膜特性面からみた
場合、最近インライン方式のGD装置が注目されているに
もかかわらず、クリーニングのために反応室を大気にさ
らさなければならず、インライン方式の効果が薄れる。 もう１つの方法は、フッ素系ガスによるプラズマクリ
ーニングである。この方法の例としては、CF4ガス等の
炭化フッ素系ガスやSF6ガス、また最近ではNF3ガスを使
用する場合等が検討されている。これらのいずれのガス
を使用した場合にも反応室内がクリーニングされること
は既に確認されている。 しかしながら、この方法は次のような問題点を有して
いる。即ち、炭化フッ素系ガスを使用した場合には、炭
素やフッ素による汚染があり、SFsガスを使用した場合
には、硫黄やフッ素による汚染がある。このような炭素
や硫黄による汚染がなく、反応室内をクリーニングする
ガスとして前述のNF3ガスが注目を集め、盛んに検討さ
れているが、これにしてもフッ素よる汚染は免がれ得な
い。 この発明は、ケイ素系薄膜を形成する際に発生する不
具合を解決するためになされたもので、ケイ素系薄膜の
特性を確保した上で、この薄膜を効率よく形成する製造
方法を提供することを目的としている。 ［発明の構成］ （問題点を解決するための手段） この発明は、NF3ガスを用いたプラズマクリーニング
により反応室内クリーニングを行い、続いて水素ガスの
プラズマ処理を施した後、ケイ素系ガスを使用し例えば
GD法でケイ素系薄膜例えば水素化非晶質シリコン（以
下、ａ−Si:Hと称す）を形成する。 （作用） この発明は基本的には、NF3ガスによるプラズマク
リーニング、Ｈ2プラズマ処理、ケイ素系薄膜成膜
という手順をたどる。まずの処理により、活性なＦラ
ジカルが生成され、このＦラジカルが反応室内部に付着
している不要なケイ素系薄膜をエッチングする。そして
の処理の後、反応室内部にエッチング過程での生成物
であるHF,F等が付着するが、の処理で生成される水素
ラジカルにより、このエッチング生成物を取り除くこと
ができる。この結果、の過程で成膜効率が向上すると
ともに、特性良好なケイ素系薄膜を形成することができ
る。 （実施例） 以下、この発明の詳細をケイ素系薄膜がａ−Si:Hであ
る場合を例に挙げ、図面を参照して説明する。 第１図はこの発明の一実施例の流れを示すフローチャ
ート、第２図はこの実施例に用いる製造装置の概略図で
ある。以後、主に第１図と第２図を用い、この実施例を
製造工程に従って説明する。まず、第２図における反応
室（31）内の上部電極（32）に、基板固定治具（33）を
用いて基板（34）を固定した後、バルブ（35）を開け反
応室（31）内の圧力が5.0×10-6Torr以下になるまで真
空排気する。次にバルブ（35）を閉じ、バルブ（37）を
開けた状態でバルブ（61），（62），（63）を開け、マ
スフローコントローラ（64）で流量100sccmに調整し
て、三フッ化窒素（NF3）ガスを反応室（31）内に導入
する。ここで反応室（31）内の圧力は、自動圧力調整器
（38）により0.1Torrに調圧した。この状態で上部電極
（32）と下部電極（39）との間に、マッチングボックス
（40）を介して13.56MHzの高周波電源を接続し、高周波
パワー100Wを印加してグロー放電を起こさせる。このグ
ロー放電によりNF3ガスが分解され、活性なＦラジカル
が生成される。このＦラジカルは反応室（31）内壁、上
部電極（32）及び下部電極（39）等に付着しているａ−
Si:H膜をエッチングする。このことにより、反応室（3
1）内部はクリーニングされ清浄になる。しかしこの状
態では、反応室（31）の内壁、上部電極（32）及び下部
電極（39）等にエッチング過程での生成物例えばHF,F等
の付着があり、良好な特性を有するａ−Si:H膜は得られ
ない。 第３図は形成したａ−Si:H膜の積算膜厚と電導率との
関係を示す図であり、これを用いるａ−Si:Hのフッ素系
物質の汚染について説明する。同図において参照データ
は、反応室（31）内が全く汚染のない状態でのａ−Si:H
の暗電導率（σd）と光電導率 （σph）を示しており、これに近い値を有するａ−Si:H
ほど特性が良好である。また同図中の（Ａ）点と
（Ａ′）点は、フッ素系ガスによるクリーニングを行っ
た後の暗電導率（σd）と光電導率（σph）を示してお
り、これよりａ−Si:H膜はフッ素系物質等に汚染されて
いることがわかる。 そこで、これらの生成物の影響を取りのぞくため、水
素プラズマ処理を行なった。この実施例での条件は、Ｈ
2流量100sccm、反応室（31）内圧力0.5Torr、高周波パ
ワー100Wで60分間の放電を行なった。水素プラズマ処理
においては、エッチング生成物を取りのぞくことはでき
たが、活性な水素ラジカルにさらされている反応室（3
1）の内壁より反応室（31）の成分が遊離し、反応室（3
1）の内壁に付着している現象がみられた。 次にａ−Si:H膜のコーティングを行う。その条件は、
バルブ（41），（42），（46），（47）及びバルブ（5
6）を開け、マスフローコントローラー（51），（52）
で流量調節をしシラン（SiH4）30sccm、水素270sccmと
し、更に自動圧力調整器（38）により反応室（31）内の
圧力を0.5Torrとした。ここでは60分間グロー放電を行
い、膜厚を約3000Åとした。そしてこの試料の電導度を
測定したところ、第３図の（B1）点と（Ｂ′１）点に示
すように、（Ａ）点や（Ａ′）点に比べ特性が良好にな
った。しかしながら、水素プラズマ処理後、直ちに形成
したａ−Si:Hはまだ充分に良好な特性を有していない結
果、反応室（31）の成分が遊離して反応室（31）内に付
着しており、これがａ−Si:H膜成膜時に膜中に取り込ま
れていることがわかった。このため、第１図に示したフ
ローチャートにあるように、ａ−Si:H成膜（オーバーコ
ート）という工程を入れた。 次に、基板（34）を新しい清浄なガラスに交換し、バ
ルブ（35）を開け反応室（31）内の圧力が5.0×10-6Tor
r以下になるで真空排気を行い、続いてバルブ（35）を
閉、バルブ（37）を開にして排気系を圧力調整器（38）
の系に切りかえる。そしてバルブ（41），（42），（4
6），（47）及び（56）を開にしてマスフローコントロ
ーラ（51），（52）を調整し、シラン30sccm、水素270s
ccmを流す。また圧力調整器（38）の調整により、反応
室（31）の圧力0.5Torrに設定する。そして高周波電源
を入れ、グロー放電分解を60分間行い、基板（34）上に
ａ−Si:H膜を堆積した。このａ−Si:H膜の暗電導率（σ
d）と光電導率（σph）を第３図の（B2）点と（Ｂ′
２）点に示した。同図から明らかなように、（B1）点や
（Ｂ′１）点より暗電導率と光電導率がともに小さくな
り、良好なａ−Si:H膜が得られていることがわかる。同
様の方法で更にａ−Si:H膜を形成し、暗電導率と光電導
率の測定結果を示したのが第３図の（B3）点と（Ｂ′
３）点である。これらの値はほぼ（B2）点や（Ｂ′２）
点と同一であり、同様に良好なａ−Si:H膜が得られてい
ることがわかる。なお、これは同図に示した参照データ
とほぼ一致している。即ち、NF3ガスによるプラズマク
リーニング、水素プラズマ処理及びａ−Si:H膜オーバー
コート後のａ−Si:H膜は特性の良好なものが得られ、適
用したデバイスの性能を向上させ、更にこの実施例を用
いａ−Si:H膜を成膜することで、成膜の効率向上が計れ
た。 なお、今まではａ−Si:H膜の製造方法としてGD法を用
いたが、スパッタリング法を用いた場合にも同様である
ことは言うまでもない。またケイ素系薄膜としては、ａ
−Si:H以外に非晶質酸化シリコン、非晶質窒化シリコン
及び非晶質シリコンゲルマニウム等であってもよい。そ
して、水素プラズマ処理により反応室（31）の内壁に付
着した反応生成物を取り除くためには、第１図における
水素プラズマ処理とａ−Si:Hのオーバーコートの間に不
活性ガス或いは窒素によるプラズマ処理を施すという工
程を入れると更に有効である。 ［発明の効果］ この発明はNF3プラズマ処理と水素プズマ処理とを順
次施した後、ケイ素系薄膜を形成してなるので、特性良
好なケイ素系薄膜を製造でき、デバイス例えばTFTをス
イッチング素子として用いたアクティブマトリックス型
液晶表示装置に適用した場合には、デバイス欠損の少な
い特性良好なデバイスが効率よく得られる。
【図面の簡単な説明】
第１図はこの発明の一実施例の工程の流れを示す図、第
２図はこの発明に用いる成膜装置の一例を示す図、第３
図は形成したケイ素系薄膜の電導率を示す図、第４図は
従来の成膜装置の一例を示す図である。 （31）……反応室、（34）……基板。
２図はこの発明に用いる成膜装置の一例を示す図、第３
図は形成したケイ素系薄膜の電導率を示す図、第４図は
従来の成膜装置の一例を示す図である。 （31）……反応室、（34）……基板。
Claims (1)
- (57)【特許請求の範囲】 １．被処理基板上に水素化非晶質シリコンから成るケイ
素系薄膜を形成するケイ素系薄膜の製造方法であって、 予め反応室内に被処理基板を配置する工程と、この被処
理基板の存在下で三フッ化窒素プラズマ処理と水素プラ
ズマ処理を順次施した後、前記被処理基板の存在下で前
記反応室内をケイ素系被膜でオーバーコートすることに
より前記反応室の成分をとじこめる工程と、前記被処理
基板を他の被処理基板に交換する工程と、前記他の被処
理基板上に暗伝導率が少なくとも２×10-9（Ω-1cm-1）
以下の水素化非晶質シリコンから成るケイ素系薄膜を形
成する工程と、 を備えたことを特徴とするケイ素系薄膜の製造方法。 ２．前記水素プラズマ処理の後で前記ケイ素系被膜でオ
ーバーコートする前に、不活性ガス或いは窒素によるプ
ラズマ処理を施すことを特徴とする特許請求の範囲第１
項記載のケイ素系薄膜の製造方法。 ３．前記ケイ素系薄膜の形成はグロー放電分解法或いは
スパッタリング法により行うことを特徴とする特許請求
の範囲第１項記載のケイ素系薄膜の製造方法。 ４．前記ケイ素被膜は水素化非晶質シリコンであること
を特徴とする特許請求の範囲第１項記載のケイ素系薄膜
の製造方法。 ５．前記反応室の圧力が5.0×10-6Torr以下になるまで
真空排気した後に前記三フッ化窒素プラズマ処理を施す
ことを特徴とする特許請求の範囲第１項記載のケイ素系
薄膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62047827A JP2726414B2 (ja) | 1987-03-04 | 1987-03-04 | ケイ素系薄膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62047827A JP2726414B2 (ja) | 1987-03-04 | 1987-03-04 | ケイ素系薄膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63215037A JPS63215037A (ja) | 1988-09-07 |
| JP2726414B2 true JP2726414B2 (ja) | 1998-03-11 |
Family
ID=12786181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62047827A Expired - Fee Related JP2726414B2 (ja) | 1987-03-04 | 1987-03-04 | ケイ素系薄膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2726414B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9169553B2 (en) | 2002-11-11 | 2015-10-27 | Hitachi Kokusai Electric Inc. | Semiconductor device producing method |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3164956B2 (ja) * | 1993-01-28 | 2001-05-14 | アプライド マテリアルズ インコーポレイテッド | Ｃｖｄにより大面積のガラス基板上に高堆積速度でアモルファスシリコン薄膜を堆積する方法 |
| JP3471082B2 (ja) * | 1994-07-15 | 2003-11-25 | 株式会社東芝 | Ｃｖｄ装置の反応室のコーティング方法 |
| US7611930B2 (en) * | 2007-08-17 | 2009-11-03 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing display device |
| JP5331407B2 (ja) * | 2007-08-17 | 2013-10-30 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP5435907B2 (ja) * | 2007-08-17 | 2014-03-05 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| US9054206B2 (en) * | 2007-08-17 | 2015-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5892218A (ja) * | 1981-11-28 | 1983-06-01 | Semiconductor Energy Lab Co Ltd | 半導体装置作製方法 |
| JPS6054428A (ja) * | 1983-09-05 | 1985-03-28 | Fujitsu Ltd | 薄膜の製造方法 |
-
1987
- 1987-03-04 JP JP62047827A patent/JP2726414B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9169553B2 (en) | 2002-11-11 | 2015-10-27 | Hitachi Kokusai Electric Inc. | Semiconductor device producing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63215037A (ja) | 1988-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5686999B2 (ja) | 改良されたチャンバ洗浄方法及び装置 | |
| EP0630990B1 (en) | Method of limiting sticking of body to a susceptor in a deposition treatment | |
| JPH03230522A (ja) | タングステンの選択的付着方法 | |
| US20060090773A1 (en) | Sulfur hexafluoride remote plasma source clean | |
| JP2726414B2 (ja) | ケイ素系薄膜の製造方法 | |
| JP2002261081A (ja) | 半導体ウエハのエッチング装置及び方法 | |
| TW307027B (en) | Process for reducing circuit damage during pecvd in single wafer pecvd system | |
| JPS63267430A (ja) | 反応室内の清浄方法 | |
| JP2618817B2 (ja) | 半導体製造装置でのノンプラズマクリーニング方法 | |
| JP3112880B2 (ja) | Ｃｖｄ装置のクリーニング方法 | |
| JPH07201749A (ja) | 薄膜形成方法 | |
| JPH0529285A (ja) | クリーニング方法及び半導体製造装置 | |
| JP2001044429A (ja) | ゲート絶縁膜形成前処理方法及びその前処理装置 | |
| JPH03116727A (ja) | 半導体装置の製造方法 | |
| JP2004031380A (ja) | プラズマ処理装置のシーズニング方法 | |
| JPH0750266A (ja) | ケイ素系薄膜形成装置反応室の清浄方法 | |
| JPS6134931A (ja) | シリコン膜の製造方法 | |
| JPH09148255A (ja) | 反応容器内のクリーニング方法 | |
| JPH01136970A (ja) | プラズマｃｖｄ装置のクリーニング方法 | |
| JP2742381B2 (ja) | 絶縁膜の形成方法 | |
| JPH0239523A (ja) | 半導体基板への成膜方法 | |
| JPH11111698A (ja) | 基板処理装置および基板処理方法 | |
| JP3486292B2 (ja) | 金属メッシュヒータのクリーニング方法 | |
| JPS62287079A (ja) | プラズマｃｖｄ装置 | |
| JPH06140342A (ja) | プラズマｃｖｄ装置のクリーニング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |