JPS6134931A - シリコン膜の製造方法 - Google Patents
シリコン膜の製造方法Info
- Publication number
- JPS6134931A JPS6134931A JP15405484A JP15405484A JPS6134931A JP S6134931 A JPS6134931 A JP S6134931A JP 15405484 A JP15405484 A JP 15405484A JP 15405484 A JP15405484 A JP 15405484A JP S6134931 A JPS6134931 A JP S6134931A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- substrate
- chamber
- coating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/24—Deposition of silicon only
Landscapes
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Photovoltaic Devices (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明はシリコン又はシリコン含有物質の堆積膜を製造
する方法に関し、更に詳しくはグロー放電分解法（プラ
ズマＣＶＤ）、スパッタリング（ｓｐ）法、イオンブレ
ーティング法、光ＣＶＤ法、真空蒸着法等によりシリコ
ン又はシリコン含有物質の堆積膜を製造する方法に関す
る。
する方法に関し、更に詳しくはグロー放電分解法（プラ
ズマＣＶＤ）、スパッタリング（ｓｐ）法、イオンブレ
ーティング法、光ＣＶＤ法、真空蒸着法等によりシリコ
ン又はシリコン含有物質の堆積膜を製造する方法に関す
る。
従来から広く行なわれているプラズマＣＶＤやＳＰ法、
光ＣＶＤ法による非晶質シリコン膜の製造において、ペ
ルジャー等の膜形成室の内壁及び基板ホルダー・対向電
極等の諸冶具に付着した非晶質シリコン膜が、非晶質シ
リコン膜自身の内部応力及び非晶質シリコンと上記諸治
具（通常、ＳＵＳステンレス製）表面との弱い密着力等
の原因でハガレを生じ、ペルジャー内に非晶質シリコン
粉が浮遊する。これがペルジャー内に残り、基板上に析
出する非晶質シリコン中にゴミとして含まれるので、非
晶質シリコン膜が不均一になるという不都合を生じた。
光ＣＶＤ法による非晶質シリコン膜の製造において、ペ
ルジャー等の膜形成室の内壁及び基板ホルダー・対向電
極等の諸冶具に付着した非晶質シリコン膜が、非晶質シ
リコン膜自身の内部応力及び非晶質シリコンと上記諸治
具（通常、ＳＵＳステンレス製）表面との弱い密着力等
の原因でハガレを生じ、ペルジャー内に非晶質シリコン
粉が浮遊する。これがペルジャー内に残り、基板上に析
出する非晶質シリコン中にゴミとして含まれるので、非
晶質シリコン膜が不均一になるという不都合を生じた。
これを防止するため、従来、ペルジャー内に発生した非
晶質シリコン粉を吸引清掃をしてから基板を基板ホルダ
ーにセットし、排気操作も低速で行ない残留している非
晶質シリコン粉及び基板セット中乃至排気中に発生する
非晶質シリコン粉の舞い上り、基板上への付着を極力避
けることが一般的に行われている。しかし、このような
方法では、１０に以下（特に５ル以下）のゴミに対して
は大きな効果が得られないのが現状である。又、非晶質
シリコン膜作成に先立って、５ｉＮＨ，５ｉ０２膜等の
異種材料を室内で析出させて諸治具を被覆して非晶質シ
リコン膜のハガレを防止することも知られているが、こ
うした異種材料を析出させることによってチャンバー雰
囲気が変わり非晶質シリコン膜に影響を及ぼすので、常
に安定した特性の良好な非晶質シリコン膜を製造するこ
とが出来ないとび）う欠点があった。更に、非晶質シリ
コン膜形成室を大気圧にリークして開放にしないロード
ロック装置を採用して非晶質シリコン膜のハガレを防止
することが行なわれている。この装置の採用は有効では
あるが、装置コストが高いという欠点がある。
晶質シリコン粉を吸引清掃をしてから基板を基板ホルダ
ーにセットし、排気操作も低速で行ない残留している非
晶質シリコン粉及び基板セット中乃至排気中に発生する
非晶質シリコン粉の舞い上り、基板上への付着を極力避
けることが一般的に行われている。しかし、このような
方法では、１０に以下（特に５ル以下）のゴミに対して
は大きな効果が得られないのが現状である。又、非晶質
シリコン膜作成に先立って、５ｉＮＨ，５ｉ０２膜等の
異種材料を室内で析出させて諸治具を被覆して非晶質シ
リコン膜のハガレを防止することも知られているが、こ
うした異種材料を析出させることによってチャンバー雰
囲気が変わり非晶質シリコン膜に影響を及ぼすので、常
に安定した特性の良好な非晶質シリコン膜を製造するこ
とが出来ないとび）う欠点があった。更に、非晶質シリ
コン膜形成室を大気圧にリークして開放にしないロード
ロック装置を採用して非晶質シリコン膜のハガレを防止
することが行なわれている。この装置の採用は有効では
あるが、装置コストが高いという欠点がある。
本発明の一つの目的はシリコン又はシリコン含有物質の
堆積膜を膜中に含まれるゴミ量を減らして再現性よく製
造する方法を提供することにある。
堆積膜を膜中に含まれるゴミ量を減らして再現性よく製
造する方法を提供することにある。
本発明の他の目的は、膜中のゴミ量を減らすことにより
シリコン膜を用いるデバイスの歩留り、均一性を向上さ
せることにある。
シリコン膜を用いるデバイスの歩留り、均一性を向上さ
せることにある。
本発明の上記目的は、次のシリコン膜の製造方法により
達成される。
達成される。
減圧室内において、基体上にシリコンまたはシリコン含
有物質からなる膜体を形成させるに当り、前記基体を除
く前記減圧室の構成部材の表面に前記膜体と同一組成の
シリコンまたはシリコン含有物質によって被覆を形成す
るに先立って、水素含有ガスまたはアルゴン含有ガスを
前記減圧室内に導入して放電現象を生起させることを特
徴とするシリコン膜の製造方法。
有物質からなる膜体を形成させるに当り、前記基体を除
く前記減圧室の構成部材の表面に前記膜体と同一組成の
シリコンまたはシリコン含有物質によって被覆を形成す
るに先立って、水素含有ガスまたはアルゴン含有ガスを
前記減圧室内に導入して放電現象を生起させることを特
徴とするシリコン膜の製造方法。
用いられる水素含有ガスおよびアルゴン含有ガスハ、水
素、アルゴンおよび水素またはアルゴンと他のガスとの
混合ガスである。
素、アルゴンおよび水素またはアルゴンと他のガスとの
混合ガスである。
上記の放電現象の生起により、減圧室の構成部材、例え
ば、内壁、基板ホルダー、対向電極などの表面が清浄化
され、構成部材上に密着力の強いシリコンまたはシリコ
ン含有物質の被覆が得られる。
ば、内壁、基板ホルダー、対向電極などの表面が清浄化
され、構成部材上に密着力の強いシリコンまたはシリコ
ン含有物質の被覆が得られる。
本発明のシリコン膜の製造法は、グロー放電分解法（プ
ラズマＣＶＤ）、スパッタ（ＳＰ） ？ｊ、 イオン
ブレーティング法、光ｃｖＤ法、法学真空蒸着法よりシ
リコノまたはシリコン含有物質の堆積膜、即ち単結晶、
多結晶又は非晶質のシリコ／膜あるいは水素化、ハロゲ
ン化、炭素含有、窒素含有もしくは酸素含有等のシリコ
ン半導体膜などの製造法、蒔に膜形成室が大気に晒され
るバッチ構造の装置を用いるシリコノ膜の製造法として
適している。
ラズマＣＶＤ）、スパッタ（ＳＰ） ？ｊ、 イオン
ブレーティング法、光ｃｖＤ法、法学真空蒸着法よりシ
リコノまたはシリコン含有物質の堆積膜、即ち単結晶、
多結晶又は非晶質のシリコ／膜あるいは水素化、ハロゲ
ン化、炭素含有、窒素含有もしくは酸素含有等のシリコ
ン半導体膜などの製造法、蒔に膜形成室が大気に晒され
るバッチ構造の装置を用いるシリコノ膜の製造法として
適している。
本発明においては、先ず水素含有ガスまたはアルゴンガ
スを膜形成真空室内に流入させ、グロー放電を生起させ
、室内および構成部材の表面をクリーニングし、ついで
これらの表面に膜体と同一組成のシリコンまたはシリコ
ン金石物質によって被覆を形成する。この被覆の形成は
、基体上に膜体を形成するときよりも高い出発物質分解
エネルギー、例えば膜体形成の場合の２倍以上、特に５
倍以」二のエネルギーを用いるのが好ましい。また、被
覆の形成速度は、膜体形成の際のそれよりも速く、かつ
、被覆の形成の際の被覆温度は、膜体形成の際の基体温
度よりも高いことが好ましい。このような条件を用いる
ことにより、より密着力の大きい被覆を構成することが
できる。
スを膜形成真空室内に流入させ、グロー放電を生起させ
、室内および構成部材の表面をクリーニングし、ついで
これらの表面に膜体と同一組成のシリコンまたはシリコ
ン金石物質によって被覆を形成する。この被覆の形成は
、基体上に膜体を形成するときよりも高い出発物質分解
エネルギー、例えば膜体形成の場合の２倍以上、特に５
倍以」二のエネルギーを用いるのが好ましい。また、被
覆の形成速度は、膜体形成の際のそれよりも速く、かつ
、被覆の形成の際の被覆温度は、膜体形成の際の基体温
度よりも高いことが好ましい。このような条件を用いる
ことにより、より密着力の大きい被覆を構成することが
できる。
被覆形成の際に、出発物質の分解エネルギーを高めるた
めには、例えばプラズマを用いるプラズマＧＶＤやＳＰ
法では、印加する直流又は高周波（ＲＦ）電力を高める
ことが効果的であり、光ＣＶＤ法においては照射光量の
増大によって同等の効果を生む。イオンブレーティング
法では、ＲＦ主電力電界の強度を高めることが行なわれ
る。
めには、例えばプラズマを用いるプラズマＧＶＤやＳＰ
法では、印加する直流又は高周波（ＲＦ）電力を高める
ことが効果的であり、光ＣＶＤ法においては照射光量の
増大によって同等の効果を生む。イオンブレーティング
法では、ＲＦ主電力電界の強度を高めることが行なわれ
る。
以下に本発明カノノ：を添付図面を参照して具体的に説
明する。
明する。
第１図は、本発明方法を実施するために用いる／へッチ
方式のプラズマＣＶＤ装置の一構成例を示した模式図で
あり、チャンバー１内にチャンバ一本体と電気的に絶縁
されたアノード電極２とカソード電極３とが５０１の間
隔で相対向し、アノード電極２の対向面４上には基体５
を保持するためのホルダー６がネジ等で固着されている
。カソード電極３の内部はＣｖＤ用原料ガス（例えばシ
ランガスを主成分とするシラン、水素及びアルゴンの混
合ガス）の導入ライン７と接続されている。カッ−゛
ド電極３の対向面８には電極内部に導入される原料カス
を図中矢印の如く基体５に向けて吹出させるための複数
の口が設けられている。９は基体５を加熱するためにア
ノード電極内に設けられたヒーター、１０はチャンバー
内を排気するための排気口であり、適宜の減圧手段（例
えば真空ポンプ）と接続されている。１１はペルジャー
内の他所への出発原料の堆積を防ぐための防着板である
。
方式のプラズマＣＶＤ装置の一構成例を示した模式図で
あり、チャンバー１内にチャンバ一本体と電気的に絶縁
されたアノード電極２とカソード電極３とが５０１の間
隔で相対向し、アノード電極２の対向面４上には基体５
を保持するためのホルダー６がネジ等で固着されている
。カソード電極３の内部はＣｖＤ用原料ガス（例えばシ
ランガスを主成分とするシラン、水素及びアルゴンの混
合ガス）の導入ライン７と接続されている。カッ−゛
ド電極３の対向面８には電極内部に導入される原料カス
を図中矢印の如く基体５に向けて吹出させるための複数
の口が設けられている。９は基体５を加熱するためにア
ノード電極内に設けられたヒーター、１０はチャンバー
内を排気するための排気口であり、適宜の減圧手段（例
えば真空ポンプ）と接続されている。１１はペルジャー
内の他所への出発原料の堆積を防ぐための防着板である
。
１２はリークバルブ、１３はアノード電極にＲＦ ’１
．；力（例えば１３．５８ＭＨ２）を入力するための電
源である。
．；力（例えば１３．５８ＭＨ２）を入力するための電
源である。
予め減圧手段によって減圧されているチャンバー１内に
原料ガスを導入しヒーター９により加熱された基体５に
向けて吹付けると共に、電源１３によりカソード電極３
に電力を入力してアースされた７ノード電極２との間で
グロー放電を生起させることにより、基体５上にａ−５
ｉ膜を形成することができる。残余の原料ガスは排気口
ｌＯを通って排出される。
原料ガスを導入しヒーター９により加熱された基体５に
向けて吹付けると共に、電源１３によりカソード電極３
に電力を入力してアースされた７ノード電極２との間で
グロー放電を生起させることにより、基体５上にａ−５
ｉ膜を形成することができる。残余の原料ガスは排気口
ｌＯを通って排出される。
第１図の装置により本発明方法を実施するには、基体５
を取り外した状態で、高純度の水素ガスを導入ライン７
からチャンバー１内に導入し、ＲＦ電＠１３を投入して
カソード電極３に高周波電力を供給しグロー放電（水素
プラズマ）を生起させる。ついで、チャンバー１内の水
素を排気【コ１０から排気する。
を取り外した状態で、高純度の水素ガスを導入ライン７
からチャンバー１内に導入し、ＲＦ電＠１３を投入して
カソード電極３に高周波電力を供給しグロー放電（水素
プラズマ）を生起させる。ついで、チャンバー１内の水
素を排気【コ１０から排気する。
上記の工程が終了してから、シランガスを導入ライン７
からチャンバー１内に導入し、ＲＦ電源１３からのＲＦ
主電力基体５上でａ−９ｉ膜を形成するときよりも高め
てグロー放電を行ない、チャンバー内壁、防着板、７ノ
ード電極、カソード電極等の諸冶具表面の被覆を行なう
。
からチャンバー１内に導入し、ＲＦ電源１３からのＲＦ
主電力基体５上でａ−９ｉ膜を形成するときよりも高め
てグロー放電を行ない、チャンバー内壁、防着板、７ノ
ード電極、カソード電極等の諸冶具表面の被覆を行なう
。
放電パワーは、基体５上ａ−３ｉの膜を製造する場合の
２倍以上、更には５倍以上が好ましい。又この時に、同
時に基体ホルダー６の温度を、前記のように過室のａ−
３ｉ膜製造時よりも高くすることは効果を更に高める。
２倍以上、更には５倍以上が好ましい。又この時に、同
時に基体ホルダー６の温度を、前記のように過室のａ−
３ｉ膜製造時よりも高くすることは効果を更に高める。
さらにチャンバー等ノベーキングを同時に行うことも好
ましい。又高パワーミーＳｉ膜被覆の厚さは、０．１ｐ
以上。更には０．２に以上が好ましい。
ましい。又高パワーミーＳｉ膜被覆の厚さは、０．１ｐ
以上。更には０．２に以上が好ましい。
以下に実施例および比較例を示して本発明をより具体的
に説明する。
に説明する。
実施例１
第１図に示したプラズマＣＶＤ装置を分解して、チャン
バー１．アノード電極２、カソード電極３、基板ホルダ
ー６、防着板１１に４のステンレス酸の各部品の付着膜
をビーズブラストで落した後、溶剤（トリクレンとアセ
トン）、さらに純水で充分洗浄して、１００°Ｃの加熱
乾燥後組立てた。
バー１．アノード電極２、カソード電極３、基板ホルダ
ー６、防着板１１に４のステンレス酸の各部品の付着膜
をビーズブラストで落した後、溶剤（トリクレンとアセ
トン）、さらに純水で充分洗浄して、１００°Ｃの加熱
乾燥後組立てた。
ガラス基体５をセットしないで、基板温度を２５０°Ｃ
に保ちながら、高純度Ｈ２ガスを導入ライン７から２０
０ＳＣ：Ｃ’Ｍ流入させ、内圧をｌｏＯｍＴｏｒｒとす
る。この状態でＲＦ電源１３を投入してカソード電極３
に３００Ｗの高周波電力を供給し、３０分間グロー放電
（Ｈ２プラズマ）を生起させる。つづいて、チャン／へ
一１内のＨ２を排気口９から排気し、真空度を２ Ｘ
１０’ Ｔｏｒｒとする。
に保ちながら、高純度Ｈ２ガスを導入ライン７から２０
０ＳＣ：Ｃ’Ｍ流入させ、内圧をｌｏＯｍＴｏｒｒとす
る。この状態でＲＦ電源１３を投入してカソード電極３
に３００Ｗの高周波電力を供給し、３０分間グロー放電
（Ｈ２プラズマ）を生起させる。つづいて、チャン／へ
一１内のＨ２を排気口９から排気し、真空度を２ Ｘ
１０’ Ｔｏｒｒとする。
基体５をセットレないま覧、構成部材表面温度を ２５
０″Ｃに保ちシランガス（小松電子−社製、９９．９８
％）を５０ＳＣＣＭ流入させ内圧を０．１Ｔｏｒｒとし
てパワー １００Ｗを投入して、１０分間析出させた。
０″Ｃに保ちシランガス（小松電子−社製、９９．９８
％）を５０ＳＣＣＭ流入させ内圧を０．１Ｔｏｒｒとし
てパワー １００Ｗを投入して、１０分間析出させた。
析出ａ−５ｉ膜厚は、約０．３ ＪＬ程度である。
ついで、ガラス基体５（コーニング＃ ７０５９）を基
体ホルダー６にセットし、油拡散ポンプを用いて排気し
、ペルジャー内を１．５Ｘ １０’ Ｔｏｒｒまで真空
引きした。基体温度は、２００°Ｃに保ち、シランガス
（小松型子株社製、９９．９６％）を導入ライン７を通
して５ＱＳＣＣＭ （５０ｃｃ／ｒｉｍｓ １ ａｔｍ
） Ｑ人させ内圧０．１Ｔｏｒｒで、ＲＦパワー５Ｗ
（２００ｍｍφのアノード電極及びカソード電極）で４
時間析出させ１．０弘厚のａ−３ｉ膜を形成した。
体ホルダー６にセットし、油拡散ポンプを用いて排気し
、ペルジャー内を１．５Ｘ １０’ Ｔｏｒｒまで真空
引きした。基体温度は、２００°Ｃに保ち、シランガス
（小松型子株社製、９９．９６％）を導入ライン７を通
して５ＱＳＣＣＭ （５０ｃｃ／ｒｉｍｓ １ ａｔｍ
） Ｑ人させ内圧０．１Ｔｏｒｒで、ＲＦパワー５Ｗ
（２００ｍｍφのアノード電極及びカソード電極）で４
時間析出させ１．０弘厚のａ−３ｉ膜を形成した。
基体温度が、１００°Ｃに下るのを待ってペルジャー内
を大気圧リークして、基板を取り出した。こうして得ら
れたａ−９ｉ膜を、光学顕微鏡によって表面観察を行な
いａ−９ｉ膜中に含まれる１μ以上のゴミを数えて１ｃ
ｍ’当りの平均数を算出した。
を大気圧リークして、基板を取り出した。こうして得ら
れたａ−９ｉ膜を、光学顕微鏡によって表面観察を行な
いａ−９ｉ膜中に含まれる１μ以上のゴミを数えて１ｃ
ｍ’当りの平均数を算出した。
上記のａ−９ｉ膜製造プロセス（この間ペルジャー内は
、はぼ同等の条件で吸引清掃された）で製造をくりかえ
した。こうして得られた各ａ−Ｓ ｉ膜の１戸以」二の
ゴミ数は、第２図の曲線すのように増大し、後述する比
較例（曲線ａ）と比べて明らかなように、ａ−５ｉ膜中
のゴミ数が、大巾に少なく。
、はぼ同等の条件で吸引清掃された）で製造をくりかえ
した。こうして得られた各ａ−Ｓ ｉ膜の１戸以」二の
ゴミ数は、第２図の曲線すのように増大し、後述する比
較例（曲線ａ）と比べて明らかなように、ａ−５ｉ膜中
のゴミ数が、大巾に少なく。
なっている。くりかえし数３０回でも数十個／ｃｒｎ’
以下の状態が保たれる。
以下の状態が保たれる。
比較例
第１図に示したプラズマＣＶＤ装置を分解して。
チャンバー１．７ノード電極２、カソード電極３、基板
ホルダー６、防着板ｔｔ５のステンレス製の各部品の付
着膜をビーズブラストで落した後、溶剤（トリクレンと
アセトノ）、さらに純水で充分洗浄して、 １１０°Ｃ
の加熱乾燥後組立てた。
ホルダー６、防着板ｔｔ５のステンレス製の各部品の付
着膜をビーズブラストで落した後、溶剤（トリクレンと
アセトノ）、さらに純水で充分洗浄して、 １１０°Ｃ
の加熱乾燥後組立てた。
充分なベーキングを経て、次のような条件でａ−Ｓｉ膜
を製造した。ガラス基体５（コーニング＃７０５９）を
基体ホルダー６にセットし、油拡散ポンプを用いて排気
し、ペルジャー内を１．５×１Ｏ−６Ｔｏｒｒまで真空
引きした。基板温度は、 ２００°Ｃに保ち、シランガ
ス（小松電子■社製、 ９９．１１１８％）をガス導入
ライン７を通して５０ＳＣ：ＣＭ （５０ｃｃ／ｒｉＩ
Ｉｌ＠Ｌ ａｔｍ） 流入させ内圧０．ＩＴｏｒｒで
、Ｉ’ｌＦパワー５ Ｗ （２００ｍｍφの７ノード電
極及びカソード電極）で４時間析出させ０．１ 色原の
ａ−３ｉ膜を形成した。
を製造した。ガラス基体５（コーニング＃７０５９）を
基体ホルダー６にセットし、油拡散ポンプを用いて排気
し、ペルジャー内を１．５×１Ｏ−６Ｔｏｒｒまで真空
引きした。基板温度は、 ２００°Ｃに保ち、シランガ
ス（小松電子■社製、 ９９．１１１８％）をガス導入
ライン７を通して５０ＳＣ：ＣＭ （５０ｃｃ／ｒｉＩ
Ｉｌ＠Ｌ ａｔｍ） 流入させ内圧０．ＩＴｏｒｒで
、Ｉ’ｌＦパワー５ Ｗ （２００ｍｍφの７ノード電
極及びカソード電極）で４時間析出させ０．１ 色原の
ａ−３ｉ膜を形成した。
こうしたａ−５ｉ膜製造プロセス（この間ペルジャー内
は、はぼ同等の条件で吸引清掃された。）で製造をくり
かえした。第２図曲線ａで、ａ−９ｉ膜製造（析出）回
数とｌｕ１以上のゴミのｃｍ’当りの平均数の関係を示
した。この曲線のようにゴミを増大して２０回目からほ
ぼ飽和する。この製造方法によっては、５回目以降数＋
４Ｔｌｉ／ｃｒ１ｆと増大し、好ましくない。
は、はぼ同等の条件で吸引清掃された。）で製造をくり
かえした。第２図曲線ａで、ａ−９ｉ膜製造（析出）回
数とｌｕ１以上のゴミのｃｍ’当りの平均数の関係を示
した。この曲線のようにゴミを増大して２０回目からほ
ぼ飽和する。この製造方法によっては、５回目以降数＋
４Ｔｌｉ／ｃｒ１ｆと増大し、好ましくない。
実施例２
実施例１と同様に１０回目までａ−９ｉ膜の製造をくり
かえした後再び高純度Ｈ２ガスによるグロー放電を生起
させ、更に、ＲＦパワーｉｏｏｗで１０分間ａ−３ｉ膜
による室内被覆工程を行い、続いて１１回目から同様に
基体上でａ−９ｉ膜をくりかえしく２０回目まで）製造
した。こうした１０回毎のくりかえしを行った時のａ−
５ｉ膜中のゴミ数の変化が第２図曲線Ｃに示されている
。
かえした後再び高純度Ｈ２ガスによるグロー放電を生起
させ、更に、ＲＦパワーｉｏｏｗで１０分間ａ−３ｉ膜
による室内被覆工程を行い、続いて１１回目から同様に
基体上でａ−９ｉ膜をくりかえしく２０回目まで）製造
した。こうした１０回毎のくりかえしを行った時のａ−
５ｉ膜中のゴミ数の変化が第２図曲線Ｃに示されている
。
初期にのみ高ＲＦパワーでａ−９ｉ膜を析出した場合に
比べくりかえしないし周期的に被覆工程を行うことによ
り、更にゴミ数が減少している。
比べくりかえしないし周期的に被覆工程を行うことによ
り、更にゴミ数が減少している。
実施例３
第３図に示した同軸形対向電極を有する真空薄膜製造装
置を用いた例を示す。
置を用いた例を示す。
実施例１と同様にして装置を分解清掃したのち、ガラス
基体３４をセットしないで構成部材の表面温度を２５０
℃に保ちながら、高純度Ａｒガスを導入ライン３６から
５０ＳＣＣＭ流入させ、内圧を ５０ｍＴｏｒｒとし、
ＲＦ電源３５から４００Ｗの高周波電力を供給しテ３０
分間グロー放電（Ａｒプラズマ）を生起させ、更に、Ｒ
Ｆパワー１００Ｗで１０分間ａ−９ｉ膜による室内被覆
を行った。その後、実施例１と同様にしてガラス基体３
４上にａ−５ｉ膜製造プロセスをくりかえした。こうし
て得られた各ａ−３ｉ膜の１−以上のゴミ数は減少して
いる。ゴミ数の減少は、Ａｒプラズマにより、カソード
電極３３、アノード電極（基体ホルダー）３２などの表
面がＨ２プラズマにより荒され、被覆膜の密着力が向上
したことによるものと考えられる。
基体３４をセットしないで構成部材の表面温度を２５０
℃に保ちながら、高純度Ａｒガスを導入ライン３６から
５０ＳＣＣＭ流入させ、内圧を ５０ｍＴｏｒｒとし、
ＲＦ電源３５から４００Ｗの高周波電力を供給しテ３０
分間グロー放電（Ａｒプラズマ）を生起させ、更に、Ｒ
Ｆパワー１００Ｗで１０分間ａ−９ｉ膜による室内被覆
を行った。その後、実施例１と同様にしてガラス基体３
４上にａ−５ｉ膜製造プロセスをくりかえした。こうし
て得られた各ａ−３ｉ膜の１−以上のゴミ数は減少して
いる。ゴミ数の減少は、Ａｒプラズマにより、カソード
電極３３、アノード電極（基体ホルダー）３２などの表
面がＨ２プラズマにより荒され、被覆膜の密着力が向上
したことによるものと考えられる。
本発明によれば、基体上に形成されたａ−５ｉ膜中のゴ
ミ数が減少し、均一な膜質が得られる。本発明方法によ
り得られたａ−５ｉｌｌｉＪを用いて各種のデバイスを
作製したところゴミによる欠陥（電極のショート）が減
少し、歩留りが向上した。
ミ数が減少し、均一な膜質が得られる。本発明方法によ
り得られたａ−５ｉｌｌｉＪを用いて各種のデバイスを
作製したところゴミによる欠陥（電極のショート）が減
少し、歩留りが向上した。
第１図は本発明方法を実施するために用いるプラズマＣ
ＶＤ装置の一構成例を示した模式図、第２図は本発明方
法により製造されるシリコン膜に含まれるゴミ数の減少
具合を、比較例の場合とともに示したグラフ、第３図は
本発明方法を実施するために用いるプラズマＣＶＤ装置
の別の構成例を示した模式図である。 １．３１・・・チャンバー、 ２．３２・・・アノード電極、 ３．３３・・・カソード電極。 ５．３４・・・基体、 ６ ・・・基体ホルダー、 ７．３６・・・導入ライン、 １０ ・・・排気口、 １３．３５・・・ＲＦ主電源 第１図 ａ−５ｉ膜抑比凹数 第２図 第３図
ＶＤ装置の一構成例を示した模式図、第２図は本発明方
法により製造されるシリコン膜に含まれるゴミ数の減少
具合を、比較例の場合とともに示したグラフ、第３図は
本発明方法を実施するために用いるプラズマＣＶＤ装置
の別の構成例を示した模式図である。 １．３１・・・チャンバー、 ２．３２・・・アノード電極、 ３．３３・・・カソード電極。 ５．３４・・・基体、 ６ ・・・基体ホルダー、 ７．３６・・・導入ライン、 １０ ・・・排気口、 １３．３５・・・ＲＦ主電源 第１図 ａ−５ｉ膜抑比凹数 第２図 第３図
Claims (1)
- 【特許請求の範囲】 １）減圧室内において、基体上にシリコンまたはシリコ
ン含有物質からなる殻体を形成させるに当り、前記基体
を除く前記減圧室の構成部材の表面に前記膜体と同一組
成のシリコンまたはシリコン含有物質によって被覆を形
成するに先立って、水素含有ガスまたはアルゴン含有ガ
スを前記減圧室内に導入して放電現象を生起させること
を特徴とするシリコン膜の製造方法。 ２）前記構成部材の表面の被覆を、前記基体上に膜体を
形成するときよりも高い出発物質分解エネルギーにより
形成する特許請求の範囲第１項記載の方法。 ３）前記構成部材の表面の被覆を、前記基体上に膜体を
形成するときよりも速いシリコン析出速度で形成する特
許請求の範囲第１項記載の方法。 ４）前記構成部材の表面の被覆を、前記基体上に膜体を
形成するときの基体温度よりも高い被覆面温度において
形成する特許請求の範囲第１項記載の方法。 ５）前記膜体および被覆の形成をプラズマを用いて行な
い、前記構成部材の被覆を、前記基体上に膜体を形成す
るときよりも高い直流または高周波エネルギーを用いて
行なう特許請求の範囲第１項記載の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15405484A JPS6134931A (ja) | 1984-07-26 | 1984-07-26 | シリコン膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15405484A JPS6134931A (ja) | 1984-07-26 | 1984-07-26 | シリコン膜の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6134931A true JPS6134931A (ja) | 1986-02-19 |
Family
ID=15575903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15405484A Pending JPS6134931A (ja) | 1984-07-26 | 1984-07-26 | シリコン膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6134931A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62172718A (ja) * | 1986-01-27 | 1987-07-29 | Canon Inc | 堆積膜形成装置 |
| JPS63166972A (ja) * | 1986-12-26 | 1988-07-11 | Matsushita Electric Ind Co Ltd | プラズマｃｖｄ方法 |
| JPS63273323A (ja) * | 1987-05-01 | 1988-11-10 | Nippon Telegr & Teleph Corp <Ntt> | 膜形成装置 |
| WO2001029913A1 (fr) * | 1999-10-22 | 2001-04-26 | Sanyo Electric Co., Ltd. | Procede de production d'un materiau destine a une electrode de pile au lithium |
| WO2001029912A1 (en) * | 1999-10-22 | 2001-04-26 | Sanyo Electric Co., Ltd. | Electrode for lithium cell and lithium secondary cell |
| JP2012524410A (ja) * | 2009-04-20 | 2012-10-11 | アプライド マテリアルズ インコーポレイテッド | プロセスチャンバ壁上にシリコンコーティングを使用した残留フッ素ラジカルの除去の促進 |
-
1984
- 1984-07-26 JP JP15405484A patent/JPS6134931A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62172718A (ja) * | 1986-01-27 | 1987-07-29 | Canon Inc | 堆積膜形成装置 |
| JPS63166972A (ja) * | 1986-12-26 | 1988-07-11 | Matsushita Electric Ind Co Ltd | プラズマｃｖｄ方法 |
| JPS63273323A (ja) * | 1987-05-01 | 1988-11-10 | Nippon Telegr & Teleph Corp <Ntt> | 膜形成装置 |
| WO2001029913A1 (fr) * | 1999-10-22 | 2001-04-26 | Sanyo Electric Co., Ltd. | Procede de production d'un materiau destine a une electrode de pile au lithium |
| WO2001029912A1 (en) * | 1999-10-22 | 2001-04-26 | Sanyo Electric Co., Ltd. | Electrode for lithium cell and lithium secondary cell |
| US6887511B1 (en) | 1999-10-22 | 2005-05-03 | Sanyo Electric Co., Ltd. | Method for preparing electrode material for lithium battery |
| JP3702223B2 (ja) * | 1999-10-22 | 2005-10-05 | 三洋電機株式会社 | リチウム電池用電極材料の製造方法 |
| JP2012524410A (ja) * | 2009-04-20 | 2012-10-11 | アプライド マテリアルズ インコーポレイテッド | プロセスチャンバ壁上にシリコンコーティングを使用した残留フッ素ラジカルの除去の促進 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6499427B1 (en) | Plasma CVD apparatus | |
| JPH0752718B2 (ja) | 薄膜形成方法 | |
| US20090242511A1 (en) | Seasoning method for film-forming apparatus | |
| JPH03166373A (ja) | インライン型ｃｖｄ装置 | |
| US20060090773A1 (en) | Sulfur hexafluoride remote plasma source clean | |
| JP3112880B2 (ja) | Ｃｖｄ装置のクリーニング方法 | |
| JPH07230960A (ja) | プラズマｃｖｄ装置 | |
| JPS6134931A (ja) | シリコン膜の製造方法 | |
| JP3286951B2 (ja) | プラズマｃｖｄ成膜方法と装置 | |
| JPH0456770A (ja) | プラズマｃｖｄ装置のクリーニング方法 | |
| JPS60147113A (ja) | シリコン膜の製造方法 | |
| JPS63267430A (ja) | 反応室内の清浄方法 | |
| JP2726414B2 (ja) | ケイ素系薄膜の製造方法 | |
| JP2003017479A (ja) | プリ・コート方法、処理方法及びプラズマ装置 | |
| CN114334796B (zh) | 膜层的形成方法 | |
| JP3486292B2 (ja) | 金属メッシュヒータのクリーニング方法 | |
| WO2005010232A1 (en) | Method of manufacturing vacuum plasma treated workpieces and system for vacuum plasma treating workpieces | |
| JP2894304B2 (ja) | 半導体装置の製造方法 | |
| JPH10147877A (ja) | ガスクリーニング方法 | |
| JPH01136970A (ja) | プラズマｃｖｄ装置のクリーニング方法 | |
| CN112981366A (zh) | 一种聚变装置内硼膜的制备方法 | |
| TWI856541B (zh) | 氫含量減少的含矽層及其製造處理 | |
| JP4570186B2 (ja) | プラズマクリーニング方法 | |
| TWI301290B (en) | Method of cleaning deposition chamber | |
| JPH06140342A (ja) | プラズマｃｖｄ装置のクリーニング方法 |