CN101369539B - 显示装置的制造方法 - Google Patents

显示装置的制造方法 Download PDF

Info

Publication number
CN101369539B
CN101369539B CN2008101456660A CN200810145666A CN101369539B CN 101369539 B CN101369539 B CN 101369539B CN 2008101456660 A CN2008101456660 A CN 2008101456660A CN 200810145666 A CN200810145666 A CN 200810145666A CN 101369539 B CN101369539 B CN 101369539B
Authority
CN
China
Prior art keywords
semiconductor film
microcrystalline semiconductor
film
display unit
manufacturing approach
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101456660A
Other languages
English (en)
Other versions
CN101369539A (zh
Inventor
山崎舜平
手塚祐朗
古野诚
鸟海聪志
神保安弘
大力浩二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101369539A publication Critical patent/CN101369539A/zh
Application granted granted Critical
Publication of CN101369539B publication Critical patent/CN101369539B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Chemical Vapour Deposition (AREA)
  • Liquid Crystal (AREA)

Abstract

在形成底栅型薄膜晶体管时，进行在栅绝缘膜上利用等离子体CVD法形成微晶半导体膜的工序，以及在微晶半导体膜上形成非晶半导体膜的工序。在形成微晶半导体膜的工序中，将反应室的压力设定为10-5Pa以下，将衬底的温度设定为120℃至220℃的范围内，通过导入氢及硅气体来生成等离子体，在进行成膜时，使氢等离子体作用到形成在栅绝缘膜表面的反应生成物来进行去除。另外，通过将HF频带的第一高频电力和VHF频带的第二高频电力彼此叠加并施加来生成等离子体。

Description

显示装置的制造方法
技术领域
本发明涉及一种显示装置的制造方法，特别涉及将薄膜晶体管使用于像素部的显示装置及其制造方法。
背景技术
近年来，通过采用形成在具有绝缘表面的衬底上的半导体薄膜(其厚度大约为几nm及几百nm)来构成薄膜晶体管(TFT)的技术正受到关注。薄膜晶体管在如IC和电光学装置的电子装置中获得了广泛应用，特别地，正在加快开发作为图像显示装置的开关元件的薄膜晶体管。有的薄膜晶体管利用非晶硅形成沟道区域的半导体，有的薄膜晶体管利用多晶硅。
另外，除了上述的两种半导体之外，已知的还有由微晶硅半导体形成沟道区域的TFT(参照专利文件1及专利文件2)。与非晶硅相同，微晶硅利用等离子体CVD法制造。例如，作为利用等离子体CVD法的微晶硅膜的制造方法，公开了利用30MHz以上的VHF(VeryHigh Frequency；甚高频)带的高频的发明(参照专利文件3)。
一般而言，在形成以微晶半导体膜为沟道形成区域的底栅型的薄膜晶体管的情况下，在栅绝缘膜界面上，具有非晶结构的半导体膜被形成得薄，而会影响到薄膜晶体管的电特性。为了解决该问题，例如在专利文件4中，提供了如下方法：使半导体膜的成膜速度不同，即在成膜初期中使成膜速度减慢，然后提高成膜速度。
液晶面板通过在被称为母玻璃的大面积衬底上加工多个面板之后，最终分断为适合于电视装置或个人计算机的屏幕的尺寸来制造。通过从一个母玻璃提出多个面板，而降低每一个面板的成本。在液晶电视机的市场上急剧地进行屏幕尺寸(面板尺寸)的大型化和销售价格下降。为了提高生产率以应对屏幕的大型化和价格的下降，近几年来，母玻璃的大面积化也被推动。
被称为第一代的1991年前后的典型的玻璃衬底的尺寸为300mm×400mm。之后，母玻璃的尺寸一直在扩大，即第二代(400mm×500mm)、第三代(550mm×650mm)、第四代(730mm×920mm)、第五代(1000mm×1200mm)、第六代(2450mm×1850mm)、第七代(1870mm×2200mm)、第八代(2000mm×2400mm)、第九代(2450mm×3050mm)、第十代(2850mm×3050mm)陆续出现。
[专利文件1]日本专利申请公开H 4-242724号公报
[专利文件2]美国专利第5,591,987号
[专利文件3]日本专利第3201492号公报
[专利文件4]日本专利申请公开H 7-94749号公报
然而，在减慢成膜速度并形成微晶半导体膜的情况下，导致如下问题：由于成膜速度减慢，在反应室中存在的氧(O)等的杂质元素等容易进入成膜的膜中，而由于氧等的进入妨碍了晶化，由这种微晶半导体膜形成的薄膜晶体管的电特性降低。
若母玻璃，即玻璃衬底大面积化，则在该玻璃衬底上形成微晶硅膜，等离子体CVD装置的电极面积也大型化。在此情况下，因为反应室的内壁的面积也增大，所以在微晶硅膜的成膜时，杂质元素容易进入膜中。
另外，在玻璃衬底的尺寸超过第六代之后，等离子体CVD装置的电极的尺寸接近于高频电源的频率的波长。例如，当采用27MHz的电源频率时波长为1100mm，当采用60MHz的电源频率时波长为500mm，当采用120MHz的电源频率时波长为250mm。在此情况下，明显地呈现表面驻波的影响，因此在等离子体CVD装置的反应室内的等离子体密度分布不均匀，而导致形成在玻璃衬底上的薄膜的膜质或厚度的面内均匀性降低的问题。
发明内容
鉴于上述问题，本发明的目的在于提供即使使用大面积的衬底，电特性也高并可靠性优越的薄膜晶体管及具有该薄膜晶体管的显示装置。
本发明的显示装置的制造方法之一，包括如下工序：在衬底上形成栅电极的工序；在栅电极上形成栅绝缘膜的工序：在栅绝缘膜上利用等离子体CVD法形成微晶半导体膜的工序；以及在微晶半导体膜上形成非晶半导体膜的工序，其中形成微晶半导体膜的工序通过在反应室内生成等离子体并在形成在衬底上的栅绝缘膜上淀积反应生成物来形成微晶半导体膜，并且在反应室的压力为10-5Pa以下之后，将衬底的温度设定为100℃以上且200℃以下并导入氢及硅气体，使氢等离子体作用到形成在栅绝缘膜表面的反应生成物，一边进行蚀刻(去除)进行成膜，来形成微晶半导体膜。
另外，本发明的显示装置的制造方法之一，包括如下工序：在衬底上形成栅电极的工序；在栅电极上形成栅绝缘膜的工序：在栅绝缘膜上利用等离子体CVD法形成微晶半导体膜的工序；以及在微晶半导体膜上形成非晶半导体膜的工序，其中形成微晶半导体膜的工序通过在反应室内生成等离子体并在形成在衬底上的栅绝缘膜上淀积反应生成物来形成微晶半导体膜，并且在反应室的压力为10-5Pa以下之后，将衬底的温度设定为100℃以上且200℃以下并导入氢及稀有气体，在使氢等离子体及稀有气体等离子体作用到栅绝缘膜表面之后导入硅气体，使氢等离子体作用到形成在栅绝缘膜表面的反应生成物，一边进行蚀刻(去除)一边进行成膜，来形成微晶半导体膜。
另外，本发明的显示装置的制造方法之一，包括如下工序：在衬底上形成栅电极的工序；在栅电极上形成栅绝缘膜的工序：在栅绝缘膜上利用等离子体CVD法形成微晶半导体膜的工序；以及在微晶半导体膜上形成非晶半导体膜的工序，其中形成微晶半导体膜的工序通过在反应室内生成等离子体并在形成在衬底上的栅绝缘膜上淀积反应生成物来形成微晶半导体膜，并且在反应室的压力为10-5Pa以下之后，将衬底的温度设定为100℃以上且200℃以下并导入氢及硅气体，并且通过将HF频带(3MHz至30MHz，典型为13.56MHz)的第一高频电力和VHF频带(30MHz至300MHz左右)的第二高频电力叠加并施加来生成等离子体，使氢等离子体作用到形成在栅绝缘膜表面的反应生成物，一边去除，一边进行成膜，来形成微晶半导体膜。
另外，本发明的显示装置的制造方法之一，包括如下工序：在衬底上形成栅电极的工序；在栅电极上形成栅绝缘膜的工序：在栅绝缘膜上利用等离子体CVD法形成微晶半导体膜的工序；以及在微晶半导体膜上形成非晶半导体膜的工序，其中形成微晶半导体膜的工序通过在反应室内生成等离子体并在形成在衬底上的栅绝缘膜上淀积反应生成物来形成微晶半导体膜，并且在反应室的压力为10-5Pa以下之后，将衬底的温度设定为100℃以上且200℃以下并导入氢及稀有气体，并且通过将HF频带的第一高频电力和VHF频带的第二高频电力叠加并施加来生成等离子体，并且在使氢等离子体及稀有气体等离子体作用到栅绝缘膜表面之后导入硅气体，使氢等离子体作用到形成在栅极绝缘表面的反应生成物，一边去除一边进行成膜，来形成微晶半导体膜。
另外，本发明的显示装置的制造方法之一，其特征在于在导入硅气体之前停止导入稀有气体或减少稀有气体的流量比。
另外，本发明的显示装置的制造方法之一，其特征在于在导入硅气体之后，在经过预定的期间之后停止导入稀有气体或减少稀有气体的流量比。
另外，本发明的显示装置的制造方法之一，其特征在于将微晶半导体膜的膜中的氧浓度设定为1×1017atoms/cm3以下。
另外，作为显示装置，其范畴中包括发光装置或液晶显示装置。发光装置包括发光元件，液晶显示装置包括液晶元件。发光元件在其范畴中包括由电流或电压控制亮度的元件，具体而言，包括无机EL(Electro Luminescence；电致发光)、有机EL等。
另外，显示装置包括作为密封有显示元件的状态的面板、作为在该面板上安装有包括控制器的IC等的状态的模块。
根据本发明，可以制造电特性及可靠性高的薄膜晶体管及具有该薄膜晶体管的显示装置。
附图说明
图1A至1D是表示本发明的显示装置的制造方法的实例的图；
图2A至2C是表示本发明的显示装置的制造方法的实例的图；
图3A至3C是表示本发明的显示装置的制造方法的实例的图；
图4是表示本发明的显示装置的制造方法的实例的图；
图5A至5C是表示本发明的显示装置的制造方法的实例的图；
图6A和6B是表示本发明的显示装置的制造方法的实例的图；
图7是表示本发明的显示装置的制造方法的实例的图；
图8A和8B是表示本发明的显示装置的制造方法的实例的图；
图9A至9C是表示本发明的显示装置的制造方法的实例的图；
图10是表示本发明的显示装置的制造方法的实例的图；
图11是表示使用于本发明的显示装置的制造的等离子体CVD装置的实例的图；
图12是表示使用于本发明的显示装置的制造的等离子体CVD装置的实例的图；
图13A至13D是表示本发明的显示装置的使用方式的实例的图；
图14是表示本发明的显示装置的使用方式的实例的图；
图15A至15D是表示本发明的显示装置的制造方法的实例的图；
图16A和16B是表示本发明的显示装置的使用方式的实例的图；
图17A和17B是表示本发明的显示装置的使用方式的实例的图；
图18是表示使用于本发明的显示装置的制造的等离子体CVD装置的实例的图。
具体实施方式
下面，基于附图说明本发明的实施方式。但是，本发明可以通过多种不同的方式来实施，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式和详细内容在不脱离本发明的宗旨及其范围下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在本实施方式所记载的内容中。在说明实施方式的所有的附图中，共同使用相同的附图标记来表示相同部分或具有相同功能的部分，并且省略其重复说明。
实施方式1
在本实施方式中，参照附图对具有底栅型的薄膜晶体管(TFT)的显示装置的制造方法进行说明。在以下说明中，对n沟道型的薄膜晶体管进行说明。
首先，在衬底100上形成栅电极101，在该栅电极101上形成栅绝缘膜(参照图1A、图5A)。
衬底100可以使用通过熔融法或浮法(float method)制造的无碱玻璃衬底，例如钡硼硅酸盐玻璃、铝硼硅酸盐玻璃、铝硅酸盐玻璃等；或陶瓷衬底，还可以使用具有可承受本制造工序处理温度的耐热性的塑料衬底等。此外，还可以使用在不锈钢合金等金属衬底表面上设置有绝缘膜的衬底。
使用钛、钼、铬、钽、钨、铝等金属材料或它们的合金材料来形成栅电极101。可以通过溅射法或真空蒸镀法在衬底100上形成导电膜，通过光刻技术或喷墨法在该导电膜上形成抗蚀剂掩模，使用该掩模蚀刻导电膜来形成栅电极101。注意，作为提高栅电极101的紧贴性并且防止杂质元素扩散到基底的阻挡金属，可以在衬底100和栅电极101之间设置上述金属材料的氮化物膜。
栅绝缘膜102可以通过CVD法或溅射法等并使用氧化硅膜、氮化硅膜、氧氮化硅膜、或氮氧化硅膜形成。另外，栅绝缘膜102可以通过按顺序层叠氧化硅膜或氧氮化硅膜和氮化硅膜或氮氧化硅膜来形成。另外，也可以从衬底一侧按顺序层叠氮化硅膜或氮氧化硅膜、氧化硅膜或氧氮化硅膜、以及氮化硅膜或氮氧化硅膜的三层来形成栅绝缘膜，而不是层叠两层。另外，栅绝缘膜也可以由氧化硅膜、氮化硅膜、氧氮化硅膜、或氮氧化硅膜的单层来形成。
注意，氧氮化硅膜在其组成中氧的含量比氮的含量多，并且作为浓度范围，包含55原子％至65原子％的氧、1原子％至20原子％的氮、25原子％至35原子％的Si、0.1原子％至10原子％的氢。另外，氮氧化硅膜在其组成中氮的含量比氧的含量多，作为浓度范围，其包含15原子％至30原子％的氧、20原子％至35原子％的氮、25原子％至35原子％的Si、15原子％至25原子％的氢。
其次，在栅绝缘膜102上形成具有微晶结构的微晶半导体膜103(例如，微晶硅膜)(参照图1B)。
微晶半导体膜103通过利用等离子体CVD法淀积反应生成物而形成。下面，将参照图4对形成微晶硅膜的工序的实例进行说明。注意，图4的说明表示从对大气压下的反应室进行真空排气的阶段200开始，按时间系列示出之后进行的预涂敷201、衬底搬入202、基底预处理203、成膜处理204、衬底搬出205、清洗206的每个处理。
首先，将反应室内真空排气到预定的真空度。在本实施方式中，设为超高真空(10-5Pa以下)，来尽可能地减少反应室内的氧(O)等的杂质元素。在作为真空度排气到低于10-5Pa的压力进行超高真空排气的情况下，进行使用涡轮分子泵的排气，进而利用低温泵进行真空排气。另外，优选对反应室进行加热处理以对内壁进行脱气处理。另外，通过使加热衬底的加热器也工作，使温度稳定化。衬底的加热温度为100℃以上且300℃以下，优选为100℃以上且200℃以下。
在预涂敷201中，优选导入氩等稀有气体并进行等离子体处理，以便去除吸附到反应室的内壁的气体(氧及氮等大气成分，或在清洗反应室时使用的蚀刻气体)。通过该处理可以提高最终真空度。包括使用与应该在衬底上淀积的膜同种的膜覆盖反应室的内壁的处理。因为本实施方式表示形成微晶硅膜的工序，进行形成硅膜作为内壁覆盖膜的处理。在预涂敷201中，在导入硅烷气体之后，施加高频电力来生成等离子体。硅烷气体和氧、水分等起反应，因此通过导入硅烷气体进而生成硅烷等离子体，可以去除反应室内的氧、水分。
在预涂敷201之后，进行衬底搬入202。由于应该淀积微晶硅膜的衬底被保存在真空排气了的装载室中，即使搬入衬底，真空度也不会明显地恶化。
在形成微晶硅膜的情况下，基底预处理203是特别有效的处理并优选进行该处理。即，在通过利用等离子体CVD法在设置在玻璃衬底上的栅绝缘膜的表面上形成微晶硅膜的情况下，由于杂质元素或晶格不匹配等，会在淀积初期阶段中在淀积的反应生成物(半导体膜)中形成非晶层。优选进行基底预处理203，以便尽可能地减薄该非晶层的厚度，有可能的话不形成该非晶层。
作为基底预处理203优选进行稀有气体等离子体处理、氢等离子体处理或并用该两种处理。作为稀有气体等离子体处理优选使用氩、氪、氙等质量数大的稀有气体元素。这是为了以溅射法的效应去除附着于表面的氧、水分、有机物、金属元素等的缘故。氢等离子体处理对于由氢自由基去除吸附于表面的上述杂质、和利用对绝缘膜或非晶硅膜的蚀刻作用形成清洁表面是有效的。另外，通过并用稀有气体等离子体处理和氢等离子体处理，有促进微晶核生成的作用。
形成微晶硅膜的成膜处理204是接着基底预处理203进行的处理。微晶硅膜通过混合氢及硅气体(氢化硅气体或卤化硅气体)并利用等离子体而形成。硅气体以氢稀释到10倍至2000倍。
在此，通过使氢等离子体作用到对在成膜的初期阶段中形成在栅绝缘膜102表面的半导体膜，一边去除(蚀刻)一边进行成膜，来形成微晶半导体膜。即，将由于SiH3自由基的淀积的膜成长反应和由于氢自由基的蚀刻反应竞争地起反应，而形成包含微晶结构的半导体膜。
另外，为了提高微晶半导体膜的结晶性，优选以使微晶半导体膜的膜中的氧浓度为1×1017atoms/cm3以下的方式形成。可以利用二次离子质谱法(SIMS：Secondary Ion Mass Spectrometry)测定膜中的氧浓度。
在本实施方式中，通过一边利用氢等离子体处理去除(蚀刻)在成膜的初期阶段中淀积在栅绝缘膜102上的半导体膜一边进行成膜，促进形成在栅绝缘膜102上的晶核生成，并且利用该晶核形成微晶半导体膜。由此，即使由于杂质元素或晶格不匹配等的原因，在淀积初期阶段中淀积的半导体膜包括非晶层的情况下，也尽可能地减薄该非晶层的厚度，并且更近于栅绝缘膜102地形成微晶半导体膜。
另外，在本实施方式中，一边去除形成在栅绝缘膜102表面的半导体膜一边进行成膜，因此成膜速度减慢。然而，通过在成膜之前将反应室的压力设为超高真空(10-5Pa以下)，而在减少了反应室内的水分或氧(O)等的附着杂质的杂质元素之后进行成膜，从而即使在成膜速度减慢的情况下，也减少氧(O)等的杂质元素进入到膜中(半导体膜的氧化等)，而可以抑制对晶化的障碍。其结果，可以更近于栅绝缘膜102地形成结晶性高的半导体膜。
注意，氢等离子体处理通过调节对于硅气体流量的氢流量比而进行。例如，随着成膜的进行，以使对于硅气体流量的氢流量比变小的方式使硅气体的流量增加。开始成膜时氢的流量∶硅气体的流量设定为2000∶1左右，以在结束成膜时变为50∶1左右的方式，逐渐地使硅气体的流量增加(减少氢的流量)，来可以形成微晶半导体膜。
另外，也可以通过反复增减对于硅气体流量的氢流量比，反复进行氢等离子体处理。在此情况下，通过反复进行半导体膜的淀积和半导体膜的去除(蚀刻)，可以促进形成在栅绝缘膜102上的晶核生成。
另外，如图4中的虚线207所示那样，可以设置在微晶硅膜的成膜初期阶段中继续供给氩等的稀有气体的期间。通过使氩等离子体作用到在成膜的初期阶段中在栅绝缘膜102表面淀积的半导体膜来改质其表面，去除吸着于表面的水分或杂质，从而可以促进微晶核的生成。
另外，衬底的加热温度为100℃以上且300℃以下，优选为100℃以上且200℃以下。优选以100℃以上且200℃以下的加热温度进行成膜，以便使用氢使微晶硅膜的成长表面惰性化，并促进微晶硅的生长。
微晶半导体膜103可以通过利用几十MHz至几百MHz的频率的高频等离子体CVD装置或1GHz以上的频率的微波等离子体CVD装置而形成。
另外，也可以通过将HF频带(3MHz至30MHz，典型为13.56MHz)和VHF频带(30MHz至300MHz左右)的高频电力叠加并施加来生成等离子体，并利用该等离子体进行成膜或等离子体处理。通过供给不引起表面驻波的第一高频电力来生成等离子体，与此同时供给属于VHF频带的第二高频电力来实现等离子体的高密度化，因此可以在长边超过2000mm的大面积衬底上形成均匀且膜质优良的薄膜。
当进行等离子体处理时，预先进行预涂敷201的处理，可以防止以构成反应室的金属作为杂质元素进入到微晶硅膜中。即，通过以硅覆盖反应室内，可以防止由等离子体蚀刻反应室内，并且降低包含在微晶硅膜中的杂质浓度。
在成膜处理204中可以添加氦用作反应气体。氦具有在所有的气体中最高的离子化能量即24.5eV，并且在稍微低于该离子化能量的大约为20eV的能级中具有亚稳状态。因此在维持放电时，离子化的能量只需要其差即大约为4eV。因此，关于放电开始电压，氦也示出在所有的气体中最低的值。根据如上所述的特性，氦可以稳定地维持等离子体。另外，因为可以形成均匀的等离子体，即使淀积微晶硅膜的衬底的面积变大，也可以实现等离子体密度的均匀化。
在完了微晶硅的成膜之后，停止硅烷、氢等的反应气体及高频电力的供给，而进行衬底搬出205。在继续对其它衬底进行成膜处理的情况下，回到衬底搬入202的阶段而进行相同的处理。为了去除附着于反应室内的被膜或粉末，进行清洗206。
在清洗206中导入以NF3、SF6为代表的蚀刻气体进行等离子体蚀刻。另外，导入即使不利用等离子体也可以蚀刻的气体如ClF3来进行蚀刻。在清洗206中，优选关断用来加热衬底的加热器并降低温度来进行。这是为了抑制由于蚀刻的反应副生成物的生成的缘故。完了清洗206之后回到预涂敷201，之后进行相同的处理即可。
另外，在本实施方式中成膜的微晶半导体膜103是包含非晶与结晶结构(包括单晶、多晶)之间的中间结构的半导体的膜。该半导体是具有在自由能方面上很稳定的第三状态的半导体，是具有短程有序的晶格畸变的晶质半导体，并且可以以粒径为0.5nm至20nm分散存在于非单晶半导体中。在作为微晶半导体的典型例子的微晶硅中，其拉曼光谱转移到比表示单晶硅的520.6cm-1低的波数一侧。换言之，微晶硅的拉曼光谱的峰值位于481cm-1以上且520.6cm-1以下的范围内。
另外，通过在与成膜同时或成膜之后将赋予p型的杂质元素添加到用作薄膜晶体管的沟道形成区的微晶半导体膜，可以控制阈值电压。作为赋予p型的杂质元素，典型有硼，并且通过以1ppm至1000ppm、优选为1ppm至100ppm的比例将三甲基硼(CH3)3B、B2H6、BF3等杂质气体混入氢化硅来形成即可。将硼的浓度设定为例如1×1014atoms/cm3至6×1016atoms/cm3即可。三甲基硼即使附着于反应室的内壁等，也可以通过清洗而容易地去除，因此优选使用三甲基硼。通过控制硼的浓度，可以形成i型或p型的微晶半导体膜。
另外，以厚度为厚于0nm且50nm以下，优选为厚于0nm且20nm以下地形成微晶半导体膜103。微晶半导体膜103用作之后形成的薄膜晶体管的沟道形成区域。通过将微晶半导体膜的厚度设定为上述的范围内，可以使之后形成的薄膜晶体管为完全耗尽型。
另外，微晶半导体膜103的成膜速度慢，即为非晶半导体的成膜速度的1/10至1/100，因此可以通过使该膜厚减薄提高生产率。
其次，在微晶半导体膜103上按顺序层叠用作缓冲层的非晶半导体膜104(例如，非晶硅膜)、添加有赋予一种导电类型的杂质元素的半导体膜105(参照图1C)。
注意，连续地形成栅绝缘膜102、微晶半导体膜103以及非晶半导体膜104是优选的。另外，连续地形成栅绝缘膜102、微晶半导体膜103、非晶半导体膜104、以及添加有赋予一种导电类型的杂质元素的半导体膜105是优选的。通过在不接触大气的状态下连续地形成栅绝缘膜102、微晶半导体膜103、以及非晶半导体膜104，可以形成各个叠层界面而不被大气成分及悬浮在大气中的污染杂质元素污染，因此可以减少薄膜晶体管特性的不均匀。
另外，在形成微晶半导体膜103之后，可以通过进一步控制氢及硅气体的流量，减少氢并增加硅气体，而减少对于硅气体流量的氢流量比，来在微晶半导体膜上连续地形成非晶半导体膜104。可以通过进一步减少氢的流量而仅使用硅气体(氢化硅气体、或卤化硅气体)进行形成非晶半导体膜104的工序。在此情况下，可以在不使微晶半导体膜103的成长表面接触大气的情况下，在微晶半导体膜103上形成非晶半导体膜104。
另外，可以使用如SiH4或Si2H6等氢化硅通过等离子体CVD法形成用作缓冲层的非晶半导体膜104。另外，可以使用选自氦、氩、氪及氖中的一种或多种稀有气体元素稀释上述氢化硅来形成非晶半导体膜。通过使用氢，可以形成包含氢的非晶半导体膜，该氢的流量为氢化硅的流量的1倍以上20倍以下，优选为1倍以上10倍以下，更优选为1倍以上5倍以下。另外，通过使用上述氢化硅以及氮或氨，可以形成包含氮的非晶半导体膜。通过使用上述氢化硅以及包含氟、氯、溴、或碘的气体(F2、C12、Br2、12、HF、HCl、HBr、HI等)，可以形成包含氟、氯、溴、或碘的非晶半导体膜。另外，可以使用SiH2C12、SiHCl3、SiCl4、SiF4等代替氢化硅。
作为非晶半导体膜104，也可以通过将非晶半导体用作靶并使用氢或稀有气体进行溅射来形成非晶半导体膜。此时，通过将氨、氮、或N2O包含在气氛中，可以形成包含氮的非晶半导体膜。另外，通过将包含氟、氯、溴、或碘的气体(F2、C12、Br2、12、HF、HCl、HBr、HI等)包含在气氛中，可以形成包含氟、氯、溴、或碘的非晶半导体膜。
非晶半导体膜104优选由不包含晶粒的非晶半导体构成。因此，在通过使用频率为几十MHz至几百MHz的高频等离子体CVD法或微波等离子体CVD法形成非晶半导体膜104的情况下，优选调节成膜条件，以形成不包含晶粒的非晶半导体。另外，非晶半导体膜104也可以使用呈现n型导电性的非晶半导体(例如非晶硅膜)而形成。
在之后的形成源区域及漏区域的工序中，有时非晶半导体膜104的一部分被蚀刻，因此非晶半导体膜104的厚度优选形成为在上述情况下其一部分也残留的厚度。典型地说，非晶半导体膜104优选形成为具有100nm以上500nm以下，优选为200nm以上300nm以下的厚度。在对薄膜晶体管施加高电压(例如大约为15V)的显示装置，典型为液晶显示装置中，通过将用作缓冲层的非晶半导体膜104的厚度设定为上述范围内，可以提高耐压，从而即使高电压施加到薄膜晶体管也可以避免薄膜晶体管的劣化。通过将非晶半导体膜104设定为上述厚度的范围内，可以将非晶半导体膜104形成为厚于微晶半导体膜103。
通过在微晶半导体膜103表面上形成非晶半导体膜、进而形成包含氢、氮、或卤素的非晶半导体膜，可以防止包含在微晶半导体膜103中的晶粒表面的自然氧化。尤其是在非晶半导体和微晶粒接触的区域中，容易因晶格的畸变而产生龟裂。当该龟裂与氧接触时晶粒被氧化，而形成氧化硅。但是，通过将用作缓冲层的非晶半导体膜104形成在微晶半导体膜103表面上，可以防止包含在微晶半导体膜103中的微晶粒的氧化。另外，通过形成缓冲层，可以防止在之后形成源区域及漏区域时产生的蚀刻残渣混入微晶半导体。
另外，由于非晶半导体膜104是使用非晶半导体或使用包括氢、氮、或卤素的非晶半导体形成的，因此非晶半导体的能隙比微晶半导体大(非晶半导体的能隙为1.6至1.8eV，而微晶半导体的能隙为1.1至1.5eV)，其电阻高而迁移率低。因此，在之后形成的薄膜晶体管中，形成在源区域及漏区域和微晶半导体膜103之间的非晶半导体膜104用作高电阻区域，而构成微晶半导体膜103的微晶半导体用作沟道形成区域。
在形成n沟道型的薄膜晶体管的情况下，添加有赋予一种导电类型的杂质元素的半导体膜105可以添加作为典型杂质元素的磷，可以对氢化硅添加PH3等的杂质气体。另外，在形成p沟道型薄膜晶体管的情况下，添加硼作为典型的杂质元素，可以将三甲基硼(CH3)3B、B2H6等的杂质气体添加到氢化硅中。添加有赋予一种导电类型的杂质元素的半导体膜105可以由微晶半导体或非晶半导体构成。添加有赋予一种导电类型的杂质元素的半导体膜105的厚度为2nm以上50nm以下。通过减薄添加有赋予一种导电类型的杂质元素的半导体膜的厚度，可以提高生产率。
其次，在添加有赋予一种导电类型的杂质元素的半导体膜105上形成掩模121，通过使用该掩模121对微晶半导体膜103、非晶半导体膜104、以及添加有赋予一种导电类型的杂质元素的半导体膜105进行蚀刻(参照图1D、图5B)。然后去除掩模121。
利用光刻技术或喷墨法形成掩模121。
接下来，在通过蚀刻而残留的半导体膜105及栅绝缘膜102上形成导电膜106，在该导电膜106上形成掩模122(参照图2A)。
导电膜106优选由铝、铜、或添加有硅、钛、钕、钪、钼等用于提高耐热性的元素或防止小丘的元素的铝合金的单层或叠层构成。还可以采用如下叠层结构：通过使用钛、钽、钼、钨或这些元素的氮化物形成与半导体膜105接触一侧的膜，并在其上形成铝或铝合金。再者，可以采用如下叠层结构：铝或铝合金的上表面及下表面由钛、钽、钼、钨或这些元素的氮化物夹住。例如，作为导电膜106，可以采用按顺序层叠钼膜、铝膜、钼膜的三层的结构。另外，作为导电膜106，还可以采用按顺序层叠钛膜、铝膜、钛膜的三层的结构。
导电膜106通过溅射法或真空蒸镀法而形成。另外，导电膜106可以通过使用银、金、铜等导电纳米膏并且利用丝网印刷法、喷墨法等喷射并焙烧而形成。
掩模122可以与掩模121同样地形成。
注意，在本实施方式中，在图1C中示出在对微晶半导体膜103、非晶半导体膜104、以及半导体膜105进行构图之后形成导电膜106的情况，也可以采用省略图1C的工序，在按顺序连续地层叠微晶半导体膜103、非晶半导体膜104、半导体膜105、以及导电膜106之后形成掩模122。在此情况下，因为无须形成掩模121，可以简化工序。
接下来，通过使用掩模122蚀刻导电膜106并分离，形成源电极106a及漏电极106b(参照图2B、图5C)。
接下来，通过使用掩模122蚀刻添加有赋予一种导电类型的杂质元素的半导体膜105及用作缓冲层的非晶半导体膜104，形成源区域105a及漏区域105b、源电极106a及漏电极106b(参照图2C、图6A)。注意，用作缓冲层的非晶半导体膜104仅其一部分被蚀刻，它覆盖着微晶半导体膜103的表面。在此，在位于源区域105a和漏区域105b之间的非晶半导体膜104的表面形成有凹部。此时，源区域105a及漏区域105b的端部和源电极106a及漏电极106B的端部大略一致。
接下来，蚀刻源电极106a及漏电极106b的一部分(参照图3A、图6B)。
在此，当使用掩模122进行湿法蚀刻时，选择性地蚀刻源电极106a及漏电极106b的端部。结果，源电极106a及漏电极106b的端部和源区域105a及漏区域105b的端部分别不一致而错开，在源电极106a及漏电极106b的端部的外侧形成源区域105a及漏区域105b的端部。
然后，去除掩模122。另外，源电极106a或漏电极106b一边分别用作源布线或漏布线。
通过使源区域105a和源电极106a的端部、以及漏区域105b和漏电极106b的端部分别不一致而成为错开的形状，源电极106a和漏电极106b的端部的距离远离，因此可以防止源电极106a和漏电极106b之间的泄漏电流或短路。另外，通过使源区域105a和源电极106a的端部、以及漏区域105b和漏电极106b的端部分别不一致而成为错开的形状，电场不会集中到源电极106a及漏电极106b、以及源区域105a及漏区域105b的端部，因此可以防止在栅电极101、源电极106a及漏电极106b之间的泄漏电流。由此，可以制造可靠性高且耐压性高的薄膜晶体管。
通过上述工序，可以形成沟道蚀刻型的薄膜晶体管110。
在本实施方式所示的薄膜晶体管中，非晶半导体膜104的一部分形成有凹部(沟槽)，由源区域105a及漏区域105b覆盖上述凹部以外的区域。即，由于形成在非晶半导体膜104中的凹部123，源区域105a及漏区域105b的距离远离，因此可以减少源区域105a及漏区域105b之间的泄漏电流。另外，通过蚀刻非晶半导体膜104的一部分形成凹部123，可以去除在形成源区域105a及漏区域105b的工序中产生的蚀刻残渣，因此，可以避免通过残渣在源区域105a及漏区域105b中产生泄漏电流(寄生沟道)。
另外，在用作沟道形成区域的微晶半导体与源区域105a及漏区域105b之间形成有缓冲层。另外，以缓冲层覆盖微晶半导体的表面。因为与微晶半导体相比高电阻的缓冲层延伸在微晶半导体和源区域105a及漏区域105b之间，所以可以减少在薄膜晶体管中产生泄漏电流并且减少因施加高电压导致的劣化。另外，因为在微晶半导体表面上形成有以氢终端了表面的非晶半导体作为缓冲层，可以防止微晶半导体的氧化，并且可以防止在形成源区域105及漏区域105b的工序中产生的蚀刻残渣混入微晶半导体。
另外，通过源电极及漏电极的端部和源区域及漏区域的端部不一致而成为错开的形状，源电极及漏电极的端部的距离远离，因此可以防止源电极及漏电极之间的泄漏电流或短路。
接着，在源电极106a及漏电极106b、源区域105a及漏区域105b、非晶半导体膜104及栅绝缘膜102上形成绝缘膜107(参照图3B)。绝缘膜107可以与栅绝缘膜102同样地形成。另外，绝缘膜107是为了防止悬浮在大气中的有机物、金属物、或水蒸气等的污染杂质的侵入而提供的，因此优选为致密的膜。
接着，在绝缘膜107中形成接触孔，形成由该接触孔与漏电极106b相接触的像素电极108(参照图3C、图7)。
作为像素电极108，可以使用具有透光性的导电材料，如包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锡氧化物(下面称为ITO)、铟锌氧化物、添加有氧化硅的铟锡氧化物等。
此外，也可以使用包含导电高分子(也称为导电聚合物)的导电组成物形成像素电极108。使用导电组成物形成的像素电极优选具有如下条件：薄层电阻为10000Ω/□以下，在波长为550nm的透光率为70％以上。另外，包含在导电组成物中的导电高分子的电阻率优选为0.1Ω·cm以下。
作为导电高分子，可以使用所谓的π电子共轭类导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由上述物质中的两种以上而构成的共聚体等。
通过上述工序，可以形成在像素部中具有薄膜晶体管110的显示装置。注意，虽然在本实施方式中示出形成n沟道型薄膜晶体管的情况，但不局限于此，通过使添加有赋予一种导电类型杂质元素的半导体膜105成为p型，可以同样地形成p沟道型的薄膜晶体管。
本实施方式所示的薄膜晶体管110的制造工序少，而可以降低成本。另外，通过由微晶半导体构成用作沟道形成区域的微晶半导体膜103，可以获得1cm2/V·sec至20cm2/V·sec的电场效应迁移率。因此，虽然在本实施方式中示出使用薄膜晶体管110作为像素部的像素的开关元件的实例，但是不局限于此，可以用作形成扫描线(栅极线)一侧的驱动电路等的元件。
本实施方式可以与在其他实施方式所记载的结构或制造方法组合而实施。
实施方式2
在本实施方式中，将参照图11对在上述实施方式1中使用于微晶半导体膜的成膜的等离子体CVD装置的一个构成例进行说明。具体而言，在本实施方式中，对被施加了多个高频电力的等离子体CVD装置的一个构成例进行说明。
反应室300由铝或不锈钢等具有刚性的材料形成，并其内部构成为可以真空排气。反应室300具备有第一电极301和第二电极302。
第一电极301联结有高频电力供给装置303，并且第二电极302被施加接地电位，且可以装载衬底。第一电极301由绝缘材料316与反应室300的内壁绝缘分离，并构成为不漏失高频电力。注意，在图11中表示采用电容耦合型(平行平板型)结构的第一电极301和第二电极302，但是只要是通过施加两种以上的不同高频电力可以在反应室300内部生成等离子体的结构，就可以采用感应耦合型等其他结构。
高频电力供给装置303包括第一高频电源304和第二高频电源305、以及分别对应于它们的第一匹配器306和第二匹配器307。从第一高频电源304和第二高频电源305输出的高频电力一起供给给第一电极301。也可以在第一匹配器306或第二匹配器307的输出一侧设置带通滤波器，以便防止导入一方的高频电力。
第一高频电源304所供给的高频电力适用波长约10m以上的高频，适用HF频带的3MHz至30MHz，典型为13.56MHz的频率。第二高频电源305所供给的高频电力适用VHF频带的30MHz至300MHz，即其波长小于约10m(不包括10m)的高频。
即，第一高频电源304所供给的高频电力的波长具有第一电极301的一边的长度3倍以上的长度，第二高频电源305所供给的高频电力的波长短于第一高频电源304所供给的高频电力的波长。通过将不引起表面驻波的高频电力供给到第一电极301而生成等离子体，同时供给属于VHF频带的高频电力，来实现等离子体的高密度化。其结果，可以在长边超过2000mm的大面积衬底上形成具有均匀性并膜质优越的薄膜。
第一电极301也联结到气体供给单元308。气体供给单元308由填充反应气体的圆柱型容器310、压力调节阀311、停止阀312、质量流量控制器313等构成。在反应室300内第一电极301的相对于衬底的面被加工为簇射板状，设有多个孔。反应气体从第一电极301的内部的空心结构经过该孔而供给到反应室300内。
图12表示第一电极301的其他结构。第一电极301分成为由第一高频电源304供给高频电力的第一电极301a和由第二高频电源305供给高频电力的第一电极301b。第一电极301a和第一电极301b在与衬底相对的面上设有细孔并形成为彼此咬合的梳齿状，并且为了防止彼此接触，邻接的部件由绝缘材料316彼此分离。图12所示的结构可以代替图11所示的第一电极301，并可以获得相同的效果。
连接到反应室300的排气单元309具备进行真空排气和在导入反应气体的情况下进行控制以使反应室300内保持预定的压力的功能。作为排气单元309的结构包括蝶阀317、导气阀(conductance valve)318、涡轮分子泵319、干燥泵320等。在配置蝶阀317和导气阀318并联的情况下，通过关闭蝶阀317而使导气阀318工作，可以控制反应气体的排气速度而将反应室300的压力保持为预定的范围。另外，通过使导通性高的蝶阀317开启，可以进行高真空排气。
在进行作为真空度低于10-5Pa的压力的超高真空排气的情况下，优选并用低温泵321。另外，在作为最终真空度进行排气到超高真空的程度的情况下，可以对反应室300的内壁进行镜面加工，并设置用于烘烤的加热器以减少来源于内壁的气体释放。
由加热控制器315控制温度的衬底加热器314设置于第二电极302。在衬底加热器314设置在第二电极302中的情况下，采用热传导加热方式，由护鞘加热器等构成。具有可动式结构，以可以适当地改变第一电极301和第二电极302的间隔并可以调节第二电极302的高度。
通过利用根据本实施方式的等离子体CVD装置的反应室，可以形成以氧化硅膜和氮化硅膜为代表的绝缘膜、以微晶硅膜和非晶硅膜为代表的半导体膜、其他适用于TFT及光电转换装置等的各种薄膜。尤其是在长边超过2000mm的大面积衬底上形成上述薄膜的情况下有效。
注意，虽然在上述实施方式1中，说明了将本实施方式所示的等离子体CVD装置使用于微晶半导体膜103的形成的情况，但是不局限于此，若更换反应气体，则可以形成各种薄膜。本实施方式所示的等离子体装置可以适用于形成非晶硅膜、非晶硅锗膜、非晶碳化硅膜、微晶硅锗膜、微晶碳化硅膜等的膜作为半导体膜。作为绝缘膜，本实施方式所示的等离子体装置可以适用于形成氧化硅、氮化硅、氧氮化硅、氮氧化硅等的膜。
本实施方式可以与在其他实施方式所记载的结构和制造方法组合而实施。
实施方式3
在本实施方式中，作为应用上述实施方式2所示的反应室的等离子体CVD装置的实例，对适合于多个膜(在此，构成TFT的栅绝缘膜及半导体膜)的成膜的构成的实例，将参照图18进行说明。
图18表示具备多个反应室的多室等离子体CVD装置的实例。该装置具备公共室323、装载/卸载室322、第一反应室300a、第二反应室300b、第三反应室300c。装填于装载/卸载室322的盒子(cassette)324中的衬底具有利用公共腔323的搬送机构326搬入/搬出到各反应室的板料送进方式的结构。公共腔323和各室之间设置有闸门阀325，以便各反应室内进行的处理互不干涉。
各反应室根据所形成的薄膜的种类区分。例如，第一反应室300a是用作形成栅绝缘膜等绝缘膜的反应室，第二反应室300b是用作形成构成沟道的微晶半导体层的反应室，第三反应室300c是用作形成构成源极及漏极的包括赋予一种导电类型的杂质元素的半导体膜的反应室而分别利用。当然，反应室的个数不局限于此，根据需要可以任意增减。另外，既可以在一个反应室内形成一种膜，又可以采用在一个反应室内形成多种膜的结构。
各反应室连接有涡轮分子泵319和干燥泵320作为排气单元。排气单元不局限于这些真空泵的组合，只要是能够排气到大约为10-1Pa至10-5Pa的真空度，就可以应用其他真空泵。另外，形成微晶半导体膜的第二反应室300b联结有低温泵321以真空排气到超高真空的程度。另外，若在排气单元和各反应室之间设置有蝶阀317，则由此可以遮断真空排气，并且通过使用导气阀318控制排气速度而可以调节各反应室的压力。
气体供给单元308由填充半导体材料气体或稀有气体等的使用于工序的气体的圆柱型容器310、停止阀312、质量流量控制器313等构成。气体供给单元308g连接到第一反应室300a并供给用来形成栅绝缘膜的气体。气体供给单元308i连接到第二反应室300b并供给用来形成微晶半导体膜的气体。气体供给单元308n连接到第三反应室300c并供给例如用来形成n型半导体膜的气体。气体供给单元308a供给氩，并且气体供给单元308f供给用于反应室内的清洗的蚀刻气体，这些单元作为各反应室公共管线而构成。
各反应室联结着用来生成等离子体的高频电力供给单元。高频电力供给单元303包括高频电源和匹配器。在此情况下，与实施方式2相同，通过由第一高频电源304和第二高频电源305、第一匹配器306和第二匹配器307构成，可以形成均匀性优良的薄膜。等离子体CVD装置的结构只要与各种玻璃衬底的尺寸(称为第一代的300mm×400mm，第三代的550mm×650mm、第四代的730mm×920mm、第五代的1000mm×1200mm、第六代的2450mm×1850mm、第七代的1870mm×2200mm、第八代的2000mm×2400mm、第九代的2450mm×3050mm、第十代的2850mm×3050mm等)相适合即可，就可以在各种尺寸的衬底上形成均匀性优良的薄膜。
如本实施方式所示那样，通过利用图18所示的多个反应室并且在公共腔中彼此联结，来可以在不接触于大气的状态下连续地层叠多个不同的层。
本实施方式可以与在其他实施方式所记载的结构和制造方法组合而实施。
实施方式4
在本实施方式中，将参照附图对与上述实施方式不同的具有薄膜晶体管的显示装置的制造方法进行说明。具体而言，对使用多灰度掩模的制造方法进行说明。
首先，在衬底100上按顺序层叠栅电极101、栅绝缘膜102、具有微晶结构的微晶半导体膜103、用作缓冲层的非晶半导体膜104、添加有赋予一种导电类型的杂质元素的第三半导体膜105、以及导电膜106，然后在导电膜106上形成抗蚀剂131。接着，使用多灰度掩模132对抗蚀剂131照射光，以对该抗蚀剂131进行曝光(参照图8A)。
抗蚀剂131可以使用正型抗蚀剂或负型抗蚀剂。这里，使用正型抗蚀剂。
在此，对使用多灰度掩模132的曝光，将参照图15A至15D进行说明。
多灰度掩模是指能够设定三个曝光水平的掩模，该三个曝光水平分别为曝光部分、中间曝光部分、以及未曝光部分。通过进行一次的曝光及显影工序，可以形成具有多个(典型为两种)厚度区域的抗蚀剂掩模。因此，通过使用多灰度掩模，可以减少光掩模个数。
作为多灰度掩模的典型例子，可以举出图15A所示的灰度掩模132a、以及图15C所示的半色调掩模132b。
如图15A所示，灰度掩模132a由具有透光性的衬底133、形成在其上的遮光部134、以及衍射光栅135构成。在遮光部134中，光的透过量为0％。另一方面，衍射光栅135可以通过将狭缝、点、网眼等的光透过部的间隔设定为用于曝光的光的分辨率限度以下的间隔来控制光的透过量。周期性狭缝、点、网眼、以及非周期性狭缝、点、网眼都可以用于衍射光栅135。
作为具有透光性的衬底133，可以使用石英等的具有透光性的衬底。遮光部134及衍射光栅135可以由铬或氧化铬等的吸收光的遮光材料构成。
将光照射到灰度掩模132a的情况下，如图15B所示，在遮光部134中，光透过量136为0％，而在不设置有遮光部134及衍射光栅135的区域中，光透过量136为100％。另外，在衍射光栅135中，可以将光透过量调整为10％至70％的范围内。衍射光栅135中的光透过量可以通过调整衍射光栅的狭缝、点、或网眼的间隔及节距而控制。
如图15C所示，半色调掩模132b由具有透光性的衬底133、形成在其上的半透过部137、以及遮光部138构成。半透过部137可以使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等。遮光部138可以由铬或氧化铬等的吸收光的遮光材料构成。
将光照射到半色调掩模132b的情况下，如图15D所示，在遮光部138中，光透过量139为0％，而在不设置有遮光部138及半透过部137的区域中，光透过量139为100％。另外，在半透过部137中，可以将光透过量调整为10％至70％的范围内。半透过部137中的光透过量可以根据半透过部137的材料而调整。
通过在使用多灰度掩模进行曝光之后进行显影，可以如图8B所示那样形成具有不相同的厚度区域的抗蚀剂掩模141。
接着，通过使用抗蚀剂掩模141将微晶半导体膜103、用作缓冲层的非晶半导体膜104、添加有赋予一种导电类型的杂质元素的第三半导体膜105、以及导电膜106蚀刻并分离(参照图9A)。
然后，对抗蚀剂掩模141进行灰化处理。其结果是，抗蚀剂的面积缩小，其厚度变薄。此时，厚度薄的区域的抗蚀剂(与栅电极101的一部分重叠的区域)被去除，由此如图9B所示，可以形成被分离的抗蚀剂掩模142。
接着，通过使用抗蚀剂掩模142并蚀刻添加有赋予一种导电类型的杂质元素的半导体膜105及用作缓冲层的非晶半导体膜104，形成源区域105a及漏区域105b、源电极106a及漏电极106b(参照图9C)。注意，用作缓冲层的非晶半导体膜104是只一部分被蚀刻，它覆盖微晶半导体膜103的表面。在此，在位于源区域105a和漏区域105b之间的非晶半导体膜104的表面上形成凹部。
接着，在源电极106a及漏电极106b、源区域105a及漏区域105b、非晶半导体膜104、以及栅绝缘膜102上形成绝缘膜107。接下来，在绝缘膜107中形成接触孔，形成在该接触孔中与漏电极106b接触的像素电极108(参照图10)。
通过上述工序，可以形成在像素部中具有薄膜晶体管110的显示装置。
本实施方式可以与在其他实施方式所记载的构成和制造方法组合而实施。
实施方式5
在本实施方式中，作为上述实施方式所示出的显示装置的一个方式，对液晶显示面板参照图16A和16B进行说明。图16A是形成在第一衬底4001上的薄膜晶体管4010及液晶元件4013在与第二衬底4006之间由密封剂4005密封的面板的俯视图，图16B示出沿图16A的C-D的截面。
在本实施方式所示的液晶显示面板中，以围绕设置在第一衬底4001上的像素部4002和扫描线驱动电路4004的方式设置有密封剂4005。另外，在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此，由第一衬底4001、密封剂4005和第二衬底4006将像素部4002和扫描线驱动电路4004与液晶4008一起密封起来。
另外，在与由第一衬底4001上的密封剂4005围绕的区域不同的区域安装有信号线驱动电路4003，该信号线驱动电路4003具备有在另行预备的衬底上由多晶半导体膜形成的薄膜晶体管4009。在本实施方式中，关于将具有使用多晶半导体膜的薄膜晶体管4009的信号线驱动电路4003贴合在第一衬底4001上的一个实例进行说明。但是也可以由使用单晶半导体的晶体管形成信号线驱动电路4003并贴合。
在第一衬底4001上设置的像素部4002和扫描线驱动电路4004具有多个薄膜晶体管，图16B例示包含在像素部4002中的薄膜晶体管4010。薄膜晶体管4010相当于上述实施方式1和2所示的薄膜晶体管。另外，可以以与薄膜晶体管4010相同的结构设置构成扫描线驱动电路4004的晶体管。
另外，像素电极4030与薄膜晶体管4010电连接。构成液晶元件4013的对置电极4031形成在第二衬底4006上。像素电极4030、对置电极4031和液晶4008重叠的部分相当于液晶元件4013。
注意，作为第一衬底4001、第二衬底4006，可以使用玻璃、金属(典型为不锈钢)、陶瓷、塑料。作为塑料，可以使用FRP(Fiberglass-Reinforced Plastics，即玻璃纤维增强塑料)板、PVF(聚氟乙烯)膜、聚酯膜或丙烯酸树脂膜。另外，也可以采用具有由PVF膜或聚酯膜夹着铝箔的结构的薄板。
另外，球状的隔离件4035用来控制像素电极4030和对置电极4031之间的距离(单元间隙)而设置。注意，也可以使用通过选择性地蚀刻绝缘膜而获得的隔离件而代替球状的隔离件4035。
此外，供给给另行形成的信号线驱动电路4003和扫描线驱动电路4004或像素部4002的各种信号及电位，通过导入布线4014及导入布线4015从FPC 4018提供。
在本实施方式中，连接端子4016由与像素电极4030相同的导电膜形成。另外，导入布线4014、导入布线4015由与薄膜晶体管4010的源电极及漏电极相同的导电膜形成。
连接端子4016通过各向异性导电膜4019与FPC 4018所具有的端子电连接。
注意，虽然未图示，本实施方式所示的液晶显示装置具有定向膜、偏振片，进而也可以具有颜色滤光片、屏蔽膜。
注意，图16A和16B示出另行形成信号线驱动电路4003并安装到第一衬底4001上的实例，但是本实施方式不局限于该结构。既可以另行形成扫描线驱动电路并安装，又可以另行仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分并安装。
作为本实施方式所说明的液晶显示装置可以采用TN(TwistedNematic，扭曲向列)型、VA(Vertical Alignment，垂直取向)型或横向电场方式的液晶显示装置。
VA型液晶显示装置是控制液晶面板的液晶分子的排列的方式中的一种。VA型液晶显示装置是当没有施加电压时液晶分子取向垂直于面板表面的方向的方式。在本实施方式中，特别地，将像素(pixel)分成几个区域(子像素)，并将分子分别向不同的方向倾斜。这称为多畴(multi domain)化或多畴设计。
横向电场方式是指通过对单元内的液晶分子向水平方向施加电场来驱动液晶且显示灰度的方式。通过该方式，视角可以扩大到约180度。
本实施方式可以通过与其他实施方式所记载的构成组合来实施。
实施方式6
在本实施方式中，参照图17A和17B对作为上述实施方式所示出的显示装置的一个方式对发光显示面板进行说明。图17A是形成在第一衬底4001上的薄膜晶体管4010及发光元件4011在与第二衬底4006之间由密封剂4005密封的面板的俯视图，图17B示出沿图17A的E-F的截面。
在本实施方式中，使用利用电致发光的发光元件。利用电致发光的发光元件按其发光材料是有机化合物还是无机化合物而区别，一般而言，前者称为有机EL元件，后者称为无机EL元件。
在本实施方式所示的发光显示面板中，以围绕设置在第一衬底4001上的像素部4002和扫描线驱动电路4004的方式设置有密封剂4005。另外，在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此，由第一衬底4001、密封剂4005和第二衬底4006将像素部4002和扫描线驱动电路4004与填充剂4007一起密封起来。
另外，在与由第一衬底4001上的密封剂4005围绕的区域不同的区域安装有信号线驱动电路4003，该信号线驱动电路4003具备有在另行预备的衬底上由多晶半导体膜形成的薄膜晶体管4009。在本实施方式中，关于将具有使用多晶半导体膜的薄膜晶体管4009的信号线驱动电路4003贴合在第一衬底4001上的一个实例进行说明。但是也可以由使用单晶半导体的晶体管形成信号线驱动电路并贴合。
在第一衬底4001上设置的像素部4002和扫描线驱动电路4004具有多个薄膜晶体管，图17B例示包含在像素部4002中的薄膜晶体管4010。薄膜晶体管4010相当于上述实施方式1和2所示的薄膜晶体管。另外，可以以与薄膜晶体管4010相同的结构设置构成扫描线驱动电路4004的晶体管。
构成发光元件4011的像素电极4017与薄膜晶体管4010的源电极或漏电极电连接。发光元件4011的构成可以根据从发光元件4011取出的光的方向和薄膜晶体管4010的极性等适当地改变。
另外，虽然在图17B所示的截面图中未图示供给给另行形成的信号线驱动电路4003和扫描线驱动电路4004或像素部4002的各种信号及电位，但是通过导入布线4014、导入布线4015，从FPC 4018供给。
在本实施方式中，连接端子4016由与构成发光元件4011的像素电极4017相同的导电膜形成。另外，导入布线4014、导入布线4015由与薄膜晶体管4010的源电极及漏电极相同的导电膜形成。
连接端子4016与FPC 4018所具有的端子通过各向异性导电膜4019电连接。
位于从发光元件4011取出光的方向的衬底由具有透光性的材料而设置。在本实施方式中，为了从第二衬底4006一侧取出光，通过使用如玻璃板、塑料板、聚酯膜或丙烯酸膜等具有透光性的材料来形成第二衬底4006。
另外，作为填料4007除了氮或氩等惰性气体之外，还可以使用紫外线固化树脂或热固化树脂，可以使用PVC(聚氯乙烯)、丙烯酸、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)、或EVA(ethylene vinyl acetate，即乙烯-乙酸乙烯酯)。
另外，若有需要，也可以在发光元件的出射表面上适当地提供诸如偏振片、圆偏振片(包括椭圆偏振片)、相位差板(λ/4片、λ/2片)、或颜色滤光片等的光学膜。另外，也可以在偏振片或圆偏振片上提供抗反射膜。例如，可以执行抗眩光处理，该处理是利用表面的凹凸来扩散反射光并降低眩光的。
注意，图17A和17B示出另行形成信号线驱动电路4003并安装到第一衬底4001上的实例，但是本实施方式不局限于该结构。既可以另行形成扫描线驱动电路并安装，又可以另行仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分并安装。
本实施方式可以与其他实施方式所记载的结构组合而实施。
实施方式7
根据本发明而获得的显示装置等可以用于有源矩阵型显示装置模块。换句话说，在显示部分安装有上述模块的所有电子产品均可以实施本发明。
作为这种电子产品，可以举出摄像机、数字照相机、头戴式显示器(护目镜型显示器)、汽车导航系统、投影机、汽车音响、个人计算机、便携式信息终端(移动计算机、移动电话或电子书籍等)等。图13A至13D示出了其一例。
图13A表示电视装置。如图13A所示，可以将显示模块组装在框体中来完成电视装置。将安装了FPC为止的显示面板还称为显示模块。由显示模块形成主画面2003，作为其他附属器件还具有扬声器部分2009、操作开关等。如上所述，可以完成电视装置。
如图13A所示，在框体2001中组装利用显示元件的显示用面板2002，并且可以由接收机2005接收普通的电视广播，而且通过调制解调器2004连接到有线或无线方式的通讯网络，从而还可以进行单向(从发送者到接收者)或双向(在发送者和接收者之间，或者在接收者之间)的信息通讯。电视装置的操作可以由组装在框体中的开关或另外的遥控装置2006进行，并且该遥控装置2006也可以设置有显示输出信息的显示部分2007。
另外，电视装置还可以附加有如下结构：除了主画面2003以外，使用第二显示用面板形成辅助画面2008，并显示频道或音量等。在这种结构中，也可以采用视角优良的液晶显示面板形成主画面2003，并且采用能够以低耗电量进行显示的发光显示面板形成辅助画面2008。另外，为了优先地减小耗电量，也可以采用如下结构：使用发光显示面板形成主画面2003，使用发光显示面板形成辅助画面2008，并且辅助画面2008能够点亮和熄灭。
图14是电视装置的主要结构的框图。像素部921形成在显示面板900上。也可以采用COG方法将信号线驱动电路922和扫描线驱动电路923安装在显示面板900上。
作为其它外部电路的结构，在视频信号的输入一侧具有视频信号放大电路925、视频信号处理电路926、控制电路927等。其中，视频信号放大电路925放大而调谐器924所接收的信号中的视频信号，视频信号处理电路926将从视频信号放大电路925输出的信号转换成对应于红、绿和蓝各种颜色的色信号，控制电路927将该视频信号转换成驱动器IC输入规格。控制电路927将信号输出到扫描线一侧和信号线一侧。在进行数字驱动的情况下，可以采用如下结构：在信号线一侧设置信号分割电路928，并将输入数字信号划分成m个而供给。
由调谐器924接收的信号中的音频信号发送到音频信号放大电路929，并经音频信号处理电路930供给到扬声器933。控制电路931从输入部932接收接收站(接收频率)或音量的控制信息，并将信号传送到调谐器924和音频信号处理电路930。
当然，本发明不局限于电视装置，还可以应用于各种用途如个人计算机的监视器、铁路的车站或飞机场等中的信息显示屏、街头上的广告显示屏等大面积显示媒体。
图13B表示便携式电话机2301的实例。该便携式电话机2301包括显示部2302、操作部2303等而构成。在显示部2302中，应用上述实施方式所说明的显示装置，从而可以提高批量生产性。
另外，图13C所示的便携型计算机包括主体2401、显示部2402等。通过对显示部2402应用上述实施方式所示的显示装置，可以提高批量生产性。
图13D是台灯，其包括照明部分2501、灯罩2502、可变臂2503、支柱2504、基座2505和电源2506。通过将本发明的发光装置使用于照明部分2501来制造台灯。注意，照明灯包括固定到天花板上的照明灯和壁挂照明灯等。通过应用上述实施方式所示的显示装置，可以提高批量生产性，并可以提供廉价的台灯。
本申请基于2007年8月17日在日本专利局提交的日本专利申请序列号2007-212904及2007-212903，在此引用其全部内容作为参考。

Claims (22)

1.一种显示装置的制造方法，包括如下工序：
在衬底上形成栅电极；
在所述栅电极上形成栅绝缘膜；
在所述栅绝缘膜上利用等离子体CVD法形成微晶半导体膜；以及
在所述微晶半导体膜上形成非晶半导体膜，
其中，所述形成微晶半导体膜的工序包括：
将反应室的压力设定为10-5Pa以下；
将所述衬底的温度设定为100℃至200℃的范围内；
导入氢及稀有气体来生成等离子体；
在导入硅气体来形成所述微晶半导体膜的同时，使氢等离子体作用到形成在所述栅绝缘膜表面的反应生成物来蚀刻该反应生成物；以及
在形成所述微晶半导体膜的同时，使所述氢相对于所述硅气体的流量比减小。
2.根据权利要求1所述的显示装置的制造方法，其中，所述微晶半导体膜具有1×1017atoms/cm3以下的氧浓度。
3.根据权利要求1所述的显示装置的制造方法，其中，通过将三甲基硼导入所述微晶半导体膜中，来形成i型或p型的微晶半导体膜。
4.根据权利要求1所述的显示装置的制造方法，其中，在使所述微晶半导体膜的表面不接触于大气的情况下，在所述微晶半导体膜上形成所述非晶半导体膜。
5.一种显示装置的制造方法，包括如下工序：
在衬底上形成栅电极；
在所述栅电极上形成栅绝缘膜；
在所述栅绝缘膜上利用等离子体CVD法形成微晶半导体膜；以及
在所述微晶半导体膜上形成非晶半导体膜，
其中，所述形成微晶半导体膜的工序包括：
将反应室的压力设定为10-5Pa以下；
将所述衬底的温度设定为100℃至200℃的范围内；
导入氢及稀有气体来生成等离子体；
在导入硅气体来形成所述微晶半导体膜的同时，使氢等离子体及稀有气体等离子体作用到形成在所述栅绝缘膜表面的反应生成物来蚀刻该反应生成物；以及
在形成所述微晶半导体膜的同时，使所述氢相对于所述硅气体的流量比减小，
其中，所述微晶半导体膜的厚度小于或等于50nm。
6.根据权利要求5所述的显示装置的制造方法，其中，所述微晶半导体膜具有1×1017atoms/cm3以下的氧浓度。
7.根据权利要求5所述的显示装置的制造方法，其中，通过将三甲基硼导入所述微晶半导体膜中，来形成i型或p型的微晶半导体膜。
8.根据权利要求5所述的显示装置的制造方法，其中，在使所述微晶半导体膜的表面不接触于大气的情况下，在所述微晶半导体膜上形成所述非晶半导体膜。
9.根据权利要求5所述的显示装置的制造方法，其中，在导入所述硅气体之前停止导入所述稀有气体。
10.根据权利要求5所述的显示装置的制造方法，其中，在导入所述硅气体之后停止导入所述稀有气体，并且在所述硅气体的导入和所述稀有气体的停止之间插入预定的期间。
11.根据权利要求5所述的显示装置的制造方法，其中，使用氩作为所述稀有气体。
12.一种显示装置的制造方法，包括如下工序：
在衬底上形成栅电极；
在所述栅电极上形成栅绝缘膜；
在所述栅绝缘膜上利用等离子体CVD法形成微晶半导体膜；以及
在所述微晶半导体膜上形成非晶半导体膜，
其中，所述形成微晶半导体膜的工序包括：
将反应室的压力设定为10-5Pa以下；
将所述衬底的温度设定为100℃至200℃的范围内；
通过导入氢及硅气体并且将HF频带的第一高频电力和VHF频带的第二高频电力彼此叠加并施加来生成等离子体；
在导入硅气体来形成所述微晶半导体膜的同时，使氢等离子体作用到形成在所述栅绝缘膜表面的反应生成物来蚀刻该反应生成物；以及
在形成所述微晶半导体膜的同时，使所述氢相对于所述硅气体的流量比减小。
13.根据权利要求12所述的显示装置的制造方法，其中，所述微晶半导体膜具有1×1017atoms/cm3以下的氧浓度。
14.根据权利要求12所述的显示装置的制造方法，其中，通过将三甲基硼导入所述微晶半导体膜中，来形成i型或p型的微晶半导体膜。
15.根据权利要求12所述的显示装置的制造方法，其中，在使所述微晶半导体膜的表面不接触于大气的情况下，在所述微晶半导体膜上形成所述非晶半导体膜。
16.一种显示装置的制造方法，包括如下工序：
在衬底上形成栅电极；
在所述栅电极上形成栅绝缘膜；
在所述栅绝缘膜上利用等离子体CVD法形成微晶半导体膜；以及
在所述微晶半导体膜上形成非晶半导体膜，
其中所述形成微晶半导体膜的工序包括：
将反应室的压力设定为10-5Pa以下；
将所述衬底的温度设定为100℃至200℃的范围内；
通过导入氢及稀有气体并且将HF频带的第一高频电力和
VHF频带的第二高频电力彼此叠加并施加来生成等离子体；
在导入硅气体来形成所述微晶半导体膜的同时，使氢等离子体及稀有气体等离子体作用到形成在所述栅绝缘膜表面的反应生成物来蚀刻该反应生成物；以及
在形成所述微晶半导体膜的同时，使所述氢相对于所述硅气体的流量比减小，
其中，所述微晶半导体膜的厚度小于或等于50nm。
17.根据权利要求16所述的显示装置的制造方法，其中，所述微晶半导体膜具有1×1017atoms/cm3以下的氧浓度。
18.根据权利要求16所述的显示装置的制造方法，其中，通过将三甲基硼导入所述微晶半导体膜中，来形成i型或p型的微晶半导体膜。
19.根据权利要求16所述的显示装置的制造方法，其中，在使所述微晶半导体膜的表面不接触于大气的情况下，在所述微晶半导体膜上形成所述非晶半导体膜。
20.根据权利要求16所述的显示装置的制造方法，其中，在导入所述硅气体之前停止导入所述稀有气体。
21.根据权利要求16所述的显示装置的制造方法，其中，在导入所述硅气体之后停止导入所述稀有气体，并且在所述硅气体的导入和所述稀有气体的停止之间插入预定的期间。
22.根据权利要求16所述的显示装置的制造方法，其中，使用氩作为所述稀有气体。
CN2008101456660A 2007-08-17 2008-08-15 显示装置的制造方法 Expired - Fee Related CN101369539B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2007212903 2007-08-17
JP2007212904 2007-08-17
JP2007212903 2007-08-17
JP2007-212904 2007-08-17
JP2007212904 2007-08-17
JP2007-212903 2007-08-17

Publications (2)

Publication Number Publication Date
CN101369539A CN101369539A (zh) 2009-02-18
CN101369539B true CN101369539B (zh) 2012-10-31

Family

ID=40363287

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101456660A Expired - Fee Related CN101369539B (zh) 2007-08-17 2008-08-15 显示装置的制造方法

Country Status (4)

Country Link
US (1) US7611930B2 (zh)
JP (3) JP5478037B2 (zh)
CN (1) CN101369539B (zh)
TW (1) TWI506677B (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI464510B (zh) * 2007-07-20 2014-12-11 Semiconductor Energy Lab 液晶顯示裝置
JP2009071289A (ja) 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US8101444B2 (en) 2007-08-17 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20090090915A1 (en) 2007-10-05 2009-04-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor, and method for manufacturing the same
KR101999970B1 (ko) 2008-09-19 2019-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102246310B (zh) * 2008-12-11 2013-11-06 株式会社半导体能源研究所 薄膜晶体管及显示装置
KR20100067612A (ko) * 2008-12-11 2010-06-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 표시 장치
US8114720B2 (en) 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7989325B2 (en) * 2009-01-13 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing crystalline semiconductor film and method for manufacturing thin film transistor
US9312156B2 (en) * 2009-03-27 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
KR101812683B1 (ko) 2009-10-21 2017-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
JP5698950B2 (ja) 2009-10-23 2015-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI535028B (zh) 2009-12-21 2016-05-21 半導體能源研究所股份有限公司 薄膜電晶體
US8431496B2 (en) * 2010-03-05 2013-04-30 Semiconductor Energy Labortory Co., Ltd. Semiconductor device and manufacturing method thereof
US8487306B2 (en) * 2010-06-18 2013-07-16 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion element, display device, electronic device, and method for manufacturing photoelectric conversion element
US8778745B2 (en) * 2010-06-29 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8440548B2 (en) 2010-08-06 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of microcrystalline silicon film and manufacturing method of thin film transistor
US8704230B2 (en) 2010-08-26 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8647919B2 (en) 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
US8338240B2 (en) * 2010-10-01 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor
US8895116B2 (en) 2010-11-04 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of crystalline semiconductor film and manufacturing method of semiconductor device
US8450158B2 (en) * 2010-11-04 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
US9048327B2 (en) * 2011-01-25 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Microcrystalline semiconductor film, method for manufacturing the same, and method for manufacturing semiconductor device
US9111775B2 (en) 2011-01-28 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Silicon structure and manufacturing methods thereof and of capacitor including silicon structure
US8828859B2 (en) * 2011-02-11 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for forming semiconductor film and method for manufacturing semiconductor device
CN102646634B (zh) * 2011-04-29 2013-06-12 京东方科技集团股份有限公司 Tft-lcd阵列基板制造方法
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
KR20170003674A (ko) * 2014-05-27 2017-01-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN104532192B (zh) * 2014-12-19 2018-01-30 深圳市华星光电技术有限公司 蒸镀装置
JP6861479B2 (ja) * 2016-06-24 2021-04-21 東京エレクトロン株式会社 プラズマ成膜方法およびプラズマ成膜装置
CN107658267B (zh) * 2017-09-15 2020-11-06 惠科股份有限公司 阵列基板的制造方法
CN108417583B (zh) * 2018-03-09 2021-10-29 惠科股份有限公司 一种阵列基板的制造方法和阵列基板
KR20200083813A (ko) * 2018-12-28 2020-07-09 삼성디스플레이 주식회사 표시 장치
CN110634390A (zh) * 2019-09-20 2019-12-31 武汉天马微电子有限公司 一种显示面板及显示装置
US11674222B2 (en) * 2020-09-29 2023-06-13 Applied Materials, Inc. Method of in situ ceramic coating deposition

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5648662A (en) * 1991-06-19 1997-07-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device with amorphous and crystalline shift registers
CN1220484A (zh) * 1997-11-27 1999-06-23 佳能株式会社 形成微晶硅膜的方法、光电元件及其制造方法
CN1577435A (zh) * 2003-07-14 2005-02-09 株式会社半导体能源研究所 发光器件
CN1577027A (zh) * 2003-07-14 2005-02-09 株式会社半导体能源研究所 液晶显示器件

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091334A (en) 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPS6092475A (ja) * 1983-10-25 1985-05-24 Anelva Corp 光化学的薄膜製造方法および装置
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
JP2726414B2 (ja) * 1987-03-04 1998-03-11 株式会社東芝 ケイ素系薄膜の製造方法
JPH01321625A (ja) * 1988-06-23 1989-12-27 Hitachi Ltd 薄膜形成方法及び薄膜形成装置
JP2708569B2 (ja) * 1989-09-20 1998-02-04 株式会社日立製作所 真空装置の脱ガス方法及び脱ガス装置
JPH03278466A (ja) * 1990-03-27 1991-12-10 Toshiba Corp 薄膜トランジスタおよびその製造方法
US7115902B1 (en) 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
JP2561572B2 (ja) * 1991-05-11 1996-12-11 株式会社半導体エネルギー研究所 絶縁ゲイト型電界効果トランジスタの作製方法
JP3025789B2 (ja) * 1991-06-28 2000-03-27 東京エレクトロン株式会社 排気方法
JP3201492B2 (ja) 1992-03-27 2001-08-20 キヤノン株式会社 非晶質シリコン膜の製造方法、非晶質窒化シリコン膜の製造方法、微結晶シリコン膜の製造方法、及び非単結晶半導体装置
US5582880A (en) 1992-03-27 1996-12-10 Canon Kabushiki Kaisha Method of manufacturing non-single crystal film and non-single crystal semiconductor device
JPH05335256A (ja) * 1992-06-03 1993-12-17 Fujitsu Ltd 半導体製造装置及びその清掃方法
DE69420474T2 (de) * 1993-06-30 2000-05-18 Applied Materials Inc Verfahren zum Spülen und Auspumpen einer Vakuumkammer bis Ultra-Hoch-Vakuum
JPH0794749A (ja) 1993-09-22 1995-04-07 Toshiba Corp 薄膜トランジスタの製造方法
JP3152829B2 (ja) 1994-01-18 2001-04-03 株式会社東芝 半導体装置の製造方法
JPH0897436A (ja) * 1994-07-27 1996-04-12 Sharp Corp 薄膜半導体素子とその製造方法
US6699530B2 (en) * 1995-07-06 2004-03-02 Applied Materials, Inc. Method for constructing a film on a semiconductor wafer
JPH08148690A (ja) * 1994-11-25 1996-06-07 Sharp Corp 薄膜トランジスタおよび半導体膜の製造方法
JPH09232235A (ja) * 1995-02-24 1997-09-05 Mitsui Toatsu Chem Inc 光電変換素子
JPH10229213A (ja) * 1996-12-12 1998-08-25 Canon Inc 半導体薄膜の形成方法
JP2002083773A (ja) * 2000-09-06 2002-03-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2002329878A (ja) * 2001-04-27 2002-11-15 Sharp Corp 薄膜太陽電池および薄膜太陽電池の作製方法
WO2004087991A1 (ja) * 2003-03-31 2004-10-14 Konica Minolta Holdings, Inc. 薄膜形成装置及び薄膜形成方法
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
JP4393812B2 (ja) * 2003-07-18 2010-01-06 株式会社半導体エネルギー研究所 表示装置及び電子機器
JP2005167051A (ja) * 2003-12-04 2005-06-23 Sony Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
JP2007049171A (ja) * 2006-08-30 2007-02-22 Chi Mei Electronics Corp 微結晶薄膜トランジスタを用いた画像表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5648662A (en) * 1991-06-19 1997-07-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device with amorphous and crystalline shift registers
CN1220484A (zh) * 1997-11-27 1999-06-23 佳能株式会社 形成微晶硅膜的方法、光电元件及其制造方法
CN1577435A (zh) * 2003-07-14 2005-02-09 株式会社半导体能源研究所 发光器件
CN1577027A (zh) * 2003-07-14 2005-02-09 株式会社半导体能源研究所 液晶显示器件

Also Published As

Publication number Publication date
US7611930B2 (en) 2009-11-03
US20090047758A1 (en) 2009-02-19
JP2016076715A (ja) 2016-05-12
JP2014131036A (ja) 2014-07-10
CN101369539A (zh) 2009-02-18
JP6154880B2 (ja) 2017-06-28
TW200924028A (en) 2009-06-01
JP5478037B2 (ja) 2014-04-23
JP2009071286A (ja) 2009-04-02
TWI506677B (zh) 2015-11-01

Similar Documents

Publication Publication Date Title
CN101369539B (zh) 显示装置的制造方法
CN101369540B (zh) 半导体装置的制造方法
JP7526854B2 (ja) 半導体装置
CN101425544B (zh) 薄膜晶体管以及包括薄膜晶体管的显示装置
CN101409236B (zh) 半导体器件的制造方法
US7910929B2 (en) Semiconductor device
CN101369541B (zh) 半导体器件的制造方法
US8633485B2 (en) Display device and manufacturing method thereof
CN101369604B (zh) 半导体装置及其制造方法
CN101452961B (zh) 薄膜晶体管、显示装置以及这些的制造方法
CN101540276B (zh) 等离子体处理装置以及半导体装置的制造方法
US20090137103A1 (en) Method for manufacturing semiconductor device
CN101369587A (zh) 显示装置
JP2009127981A (ja) クリーンルーム、成膜方法、および半導体装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121031

Termination date: 20190815

CF01 Termination of patent right due to non-payment of annual fee