CN101452961B - 薄膜晶体管、显示装置以及这些的制造方法 - Google Patents

薄膜晶体管、显示装置以及这些的制造方法 Download PDF

Info

Publication number
CN101452961B
CN101452961B CN200810179744.9A CN200810179744A CN101452961B CN 101452961 B CN101452961 B CN 101452961B CN 200810179744 A CN200810179744 A CN 200810179744A CN 101452961 B CN101452961 B CN 101452961B
Authority
CN
China
Prior art keywords
film
tft
germanium
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200810179744.9A
Other languages
English (en)
Other versions
CN101452961A (zh
Inventor
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101452961A publication Critical patent/CN101452961A/zh
Application granted granted Critical
Publication of CN101452961B publication Critical patent/CN101452961B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H01L29/78687—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys with a multilayer structure or superlattice structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明的目的在于提供一种电特性优越的薄膜晶体管、及具有该薄膜晶体管的显示装置、和这些的制造方法。在其中重叠有微晶锗膜、接触于微晶锗膜的一个面的栅极绝缘膜以及栅电极的薄膜晶体管、以及具有该薄膜晶体管的显示装置中，在微晶锗膜的另一个面上形成有缓冲层。通过将微晶锗膜用于沟道形成区域，可以制造电场效应迁移率及导通电流都高的薄膜晶体管。此外，通过在用作沟道形成区域的微晶锗膜以及源区域或漏区域之间设置缓冲层，可以制造截止电流低的薄膜晶体管。就是说，可以制造电特性优越的薄膜晶体管。

Description

薄膜晶体管、显示装置以及这些的制造方法
技术领域
本发明涉及薄膜晶体管、及至少将薄膜晶体管用于像素部的显示装置、和这些的制造方法。
背景技术
近年来，通过利用形成在具有绝缘表面的衬底上的半导体薄膜(厚度大约为几十nm至几百nm)来构成薄膜晶体管的技术引人注目。薄膜晶体管广泛地应用于电子装置如IC或电光装置，尤其是作为图像显示装置的开关元件，正在积极地进行研究开发。
作为图像显示装置的开关元件，使用利用非晶半导体膜的薄膜晶体管、利用其晶体粒径为100nm以上的多晶半导体膜的薄膜晶体管等。作为多晶半导体膜的形成方法，已知通过使用光学系统将脉冲振荡受激准分子激光束加工为线形并通过在使用线形光束对非晶硅膜进行扫描的同时进行照射以实现结晶化的技术。
另外，作为图像显示装置的开关元件，使用利用微晶硅膜或者包含锗的微晶硅膜的薄膜晶体管(参照专利文件1及2)。
[专利文件1]日本专利申请公开Hei4-242724号公报
[专利文件2]日本专利申请公开2005-49832号公报
利用多晶半导体膜的薄膜晶体管具有如下优点：与利用非晶半导体膜的薄膜晶体管相比，其电场效应迁移率高2位数以上；可以在同一个衬底上一体形成半导体显示装置的像素部和外围驱动电路。然而，与利用非晶半导体膜时相比，其制造工序由于半导体膜的结晶化而复杂化，这导致成品率的降低及成本的上升。
另外，还有如下问题：利用微晶锗膜的薄膜晶体管的截止电流高。
再者，还有如下问题：在异种材料上形成微晶半导体膜的情况下，界面上的结晶性低，且利用该微晶半导体膜的反交错型薄膜晶体管中的栅极绝缘膜及微晶半导体膜的界面区域的结晶性低，并且薄膜晶体管的电特性不好。
发明内容
鉴于上述问题，本发明的目的之一在于提供一种电特性优越的薄膜晶体管、以及具有该薄膜晶体管的显示装置、和这些的制造方法。
本发明的特征在于：在其中重叠有微晶锗膜、接触于微晶锗膜的一个面的栅极绝缘膜、栅电极的薄膜晶体管以及具有该薄膜晶体管的显示装置中，在微晶锗膜的另一个面上形成有缓冲层。
作为缓冲层，有非晶硅膜。还可以是包含氮、氢和卤素中的任一种以上的非晶硅膜。因为通过在微晶锗膜的表面上形成缓冲层，可以降低微晶锗膜所包含的晶粒氧化，同时成为高电阻区域，所以可以降低具有该结构的薄膜晶体管的截止电流。
缓冲层可以通过等离子体CVD法、溅射法等形成。此外，可以在形成非晶硅膜后，对非晶硅膜的表面进行利用氮等离子体、氢等离子体、或者卤素等离子体的处理，来使非晶硅膜氮化、氢化或者卤素化。
此外，在栅极绝缘膜上形成锗膜，对该锗膜照射等离子体来蚀刻该锗膜的一部分，高密度地形成结晶性高的晶核。接着，通过以包含锗的沉积性气体、以及氢为原料气体的等离子体CVD法，在栅极绝缘膜上形成结晶性高的微晶锗膜。
作为形成在栅极绝缘膜上的锗膜，通过溅射法、CVD法等形成非晶锗膜或者微晶锗膜。
作为照射到锗膜的等离子体，将氢、氟、氟化物中的任一种以上引入于等离子体CVD装置的反应室内，施加高频电源，以产生等离子体。该等离子体至少包含氢等离子体或者氟等离子体，并且蚀刻锗膜的非晶成分。特别地，在锗膜是微晶锗膜的情况下，晶粒小，并且通过蚀刻填充晶粒之间的非晶成分，可以高密度地残存结晶性高的晶核。此外，在形成在栅极绝缘膜上的锗膜是非晶锗膜的情况下，在蚀刻非晶成分的同时使其一部分晶化，而可以高密度地形成微小的晶核。由此，与栅极绝缘膜的界面上的非晶成分也被等离子体蚀刻，所以可以在栅极绝缘膜上形成结晶性高的晶核。
通过以包含锗的沉积性气体、以及氢为原料气体的等离子体CVD法，从晶核进行结晶成长。因为结晶成长在相对于栅极绝缘膜的表面法线方向上进行，所以可以形成其中柱状晶粒连接的微晶锗膜。此外，因为从存在于栅极绝缘膜上的晶核进行结晶成长，所以可以形成与栅极绝缘膜的界面上的结晶性高且膜中的结晶性也高的微晶锗膜。此外，通过将这种微晶锗膜用于薄膜晶体管的沟道形成区域，可以制造电场效应迁移率及导通电流高的薄膜晶体管。
注意，也可以在栅极绝缘膜上形成锗膜之前，将氟、氟化物气体以及氢中的至少一种以上引入于等离子体CVD装置的反应室内，施加高频电源，来产生等离子体，以蚀刻栅极绝缘膜的一部分。通过该蚀刻，可以在栅极绝缘膜的表面上形成凹凸。通过在具有该凹凸的栅极绝缘膜上形成锗膜，使其暴露于等离子体，可以容易提高晶核的密度，且可以形成其中柱状晶粒密切地连接的微晶锗膜。
此外，也可以对微晶锗膜添加用作供体的杂质元素。通过对微晶锗膜添加用作供体的杂质元素，提高微晶锗膜的结晶性，且提高导电率，同时可以提高与栅极绝缘膜的界面上的结晶性。因此，通过将包含该用作供体的杂质元素的微晶锗膜用于薄膜晶体管的沟道形成区域，可以制造电场效应迁移率及导通电流高的薄膜晶体管。
作为对微晶锗膜添加用作供体的杂质元素的方法，也可以对栅极绝缘膜、锗膜或者微晶锗膜添加用作供体的杂质元素。在对栅极绝缘膜添加用作供体的杂质元素的情况下，在形成栅极绝缘膜之前，在反应室内流过包含用作供体的杂质元素的气体，将用作供体的杂质元素吸附到反应室的内壁以及栅极绝缘膜的基底构件。或者，也可以与栅极绝缘膜的原料气体一起，引入包含用作供体的杂质元素的气体。
在对微晶锗膜添加用作供体的杂质元素的情况下，也可以在形成锗膜之前，在反应室内流过包含用作供体的杂质元素的气体，将用作供体的杂质元素吸附到反应室的内壁以及栅极绝缘膜。或者，也可以与形成于栅极绝缘膜上的锗膜的原料气体一起，引入包含用作供体的杂质元素的气体。或者，也可以当蚀刻锗膜时，通过使用氟、氟化物气体以及氢中的至少一种以上以及包含用作供体的杂质元素的气体，产生等离子体，以在利用氢自由基或氟自由基蚀刻形成在栅极绝缘膜上的锗膜的非晶成分的同时，对蚀刻了的锗膜添加用作供体的杂质元素。
在对微晶锗膜添加用作供体的杂质元素的情况下，也可以在形成微晶锗膜之前，流过包含用作供体的杂质元素的气体，将用作供体的杂质元素吸附到反应室的内壁、栅极绝缘膜以及蚀刻了的锗膜。此外，也可以与微晶锗膜的原料气体一起，引入包含用作供体的杂质元素的气体。
此外，使用本发明的微晶锗膜，来制造薄膜晶体管(TFT)，并且将该薄膜晶体管用于像素部以及驱动电路来制造显示装置。因为使用本发明的微晶锗膜的薄膜晶体管的电场效应迁移率高于使用非晶硅膜、微晶硅膜的薄膜晶体管的电场效应迁移率，所以可以将驱动电路的一部分或全部一体形成在与像素部相同的衬底上，以形成系统化面板。
此外，作为显示装置，包括发光装置、液晶显示装置。发光装置包括发光元件，并且液晶显示装置包括液晶元件。发光元件将由电流或电压控制亮度的元件包括于其范畴内，具体地说，包括有机EL(电致发光)以及无机EL。
另外，显示装置包括显示元件被密封的面板、以及在该面板上安装有包括控制器的IC等的模块。再者，本发明之一涉及相当于在制造该显示装置的过程中完成显示元件之前的一个方式的元件衬底，该元件衬底在多个像素中分别具备用来将电流提供给显示元件的单元。具体地说，元件衬底既可是只形成有显示元件的像素电极的状态，又可是在形成用作像素电极的导电膜之后且通过蚀刻形成像素电极之前的状态，无论是任何状态都可以。
注意，在本说明书中，显示装置指的是图像显示装置、发光装置、或光源(包括照明装置)。另外，安装有连接器如FPC(柔性印刷电路)、TAB(卷带式自动接合)胶带或TCP(带式载体封装)的模块、将印刷线路板设置在TAB胶带或TCP端部上的模块、或通过使用COG(玻璃上芯片)方式将IC(集成电路)直接安装在显示元件上的模块都包括在显示装置中。
根据本发明，通过将微晶锗膜用于沟道形成区域，可以制造电场效应迁移率及导通电流都高的薄膜晶体管。此外，通过在用作沟道形成区域的微晶锗膜和源区域或漏区域之间设置缓冲层，可以制造截止电流低的薄膜晶体管。就是说，可以制造电特性优越的薄膜晶体管。此外，可以制造具有该薄膜晶体管的显示装置。
附图说明
图1是说明本发明的薄膜晶体管的截面图；
图2是说明本发明的薄膜晶体管的截面图；
图3是说明本发明的薄膜晶体管的截面图；
图4A至4C是说明本发明的显示装置的制造方法的截面图；
图5A至5C是说明本发明的显示装置的制造方法的截面图；
图6A和6B是说明本发明的显示装置的制造方法的截面图；
图7A至7C是说明本发明的显示装置的制造方法的俯视图；
图8是表示可以应用于本发明的等离子体CVD装置的结构的图；
图9A至9E是说明本发明的显示装置的制造方法的截面图；
图10A至10E是说明本发明的显示装置的制造方法的截面图；
图11A至11E是说明本发明的显示装置的制造方法的截面图；
图12A和12B是说明本发明的显示装置的制造方法的截面图；
图13A至13D是说明可以应用于本发明的多级灰度掩模的图；
图14A至14C是说明本发明的显示装置的制造方法的截面图；
图15A和15B是说明本发明的显示装置的制造方法的截面图；
图16A和16B是说明本发明的显示装置的制造方法的截面图；
图17A至17C是说明本发明的显示装置的制造方法的截面图；
图18A至18C是说明本发明的显示装置的制造方法的俯视图；
图19是说明本发明的显示装置的制造方法的截面图；
图20是说明本发明的显示装置的制造方法的截面图；
图21是说明本发明的显示装置的制造方法的截面图；
图22是说明本发明的显示装置的截面图；
图23是说明本发明的显示装置的俯视图；
图24是说明本发明的显示装置的俯视图；
图25A和25B是说明本发明的显示装置的截面图以及俯视图；
图26A至26C是说明本发明的显示面板的立体图；
图27A至27C是说明使用本发明的显示装置的电子设备的立体图；
图28是说明使用本发明的显示装置的电子设备的图；
图29A至29C是说明使用本发明的显示装置的电子设备的图。
具体实施方式
下面，参照附图说明本发明的实施方式。注意，本发明不局限于以下说明，所属技术领域的普通人员可以很容易地理解一个事实就是，其方式和详细内容可以在不脱离本发明的宗旨及其范围的情况下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。在以下说明的本发明的结构中，在不同的附图中共同使用表示相同部分的附图标记。
实施方式1
在图1所示的薄膜晶体管中，在衬底50上形成栅电极51，在栅电极51上形成栅极绝缘膜52a、52b，在栅极绝缘膜52b上形成微晶锗膜61，在微晶锗膜61上形成缓冲层73，在缓冲层73上形成添加有赋予一种导电型的杂质元素的一对半导体膜72，在添加有赋予一种导电型的杂质元素的一对半导体膜72上形成布线71a至71c。形成在栅极绝缘膜52b上的微晶锗膜61用作薄膜晶体管的沟道形成区域，并且缓冲层73用作高电阻区域。
作为衬底50，可以使用通过利用熔化法或浮法而制造的无碱玻璃衬底如钡硼硅酸盐玻璃、铝硼硅酸盐玻璃、铝硅酸盐玻璃等、或陶瓷衬底，还可以使用具有能够承受本制造工序中的处理温度的耐热性的塑料衬底等。此外，还可以应用在不锈钢合金等金属衬底表面上设置绝缘膜的衬底。
栅电极51由金属材料形成。作为金属材料，应用铝、铬、钛、钽、钼、铜等。栅电极51的优选实例由铝或铝和阻挡金属的叠层结构体形成。作为阻挡金属，应用钛、钼、铬等难熔金属。优选设置阻挡金属，以便防止铝的小丘、铝的氧化。
栅电极51以50nm以上且300nm以下的厚度形成。通过将栅电极51的厚度设定为50nm以上且100nm以下，可以防止之后形成的微晶锗膜或布线的破裂。另外，通过将栅电极51的厚度设定为150nm以上且300nm以下，可以降低栅电极51的电阻率，并可以实现衬底的大面积化。
注意，由于在栅电极51上形成微晶锗膜或布线，所以优选将其端部加工为锥形形状以防止破裂。此外，虽然未图示，但是在该工序中还可以同时形成与栅电极连接的布线、电容布线。
栅极绝缘膜52a及52b可以分别由厚度为50nm至150nm的氧化硅膜、氮化硅膜、氧氮化硅膜、或氮氧化硅膜形成。这里，示出形成氮化硅膜或氮氧化硅膜作为栅极绝缘膜52a并形成氧化硅膜或氧氮化硅膜作为栅极绝缘膜52b进行叠层的方式。注意，不使栅极绝缘膜具有两层结构，而可以利用氧化硅膜、氮化硅膜、氧氮化硅膜、或者氮氧化硅膜的单层来形成栅极绝缘膜。
通过使用氮化硅膜或氮氧化硅膜形成栅极绝缘膜52a，衬底50和栅极绝缘膜52a的紧密力提高，在使用玻璃衬底作为衬底50的情况下，可以防止来自衬底50的杂质扩散到微晶锗膜61中，并且可以防止栅电极51的氧化。就是说，在防止膜剥离的同时，还可以提高之后形成的薄膜晶体管的电特性。另外，栅极绝缘膜52a及52b的厚度优选分别为50nm以上，这是因为可以缓和由栅电极51的凹凸导致的覆盖度降低的缘故。
这里，氧氮化硅膜指的是在其组成上氧含量多于氮含量的膜，作为其组成范围包含55原子％至65原子％的氧、1原子％至20原子％的氮、25原子％至35原子％的Si、以及0.1原子％至10原子％的氢。此外，氮氧化硅膜指的是在其组成上氮含量多于氧含量的膜，作为其组成范围包含15原子％至30原子％的氧、20原子％至35原子％的氮、25原子％至35原子％的Si、以及15原子％至25原子％的氢。
微晶锗膜61是包含非晶和结晶结构(包括单晶、多晶)之间的中间结构的锗的膜。该微晶锗膜是具有在自由能方面上稳定的第三状态并且具有短程有序及晶格畸变的结晶质，其中其粒径为0.5nm至100nm、优选为1nm至20nm的柱状或针状结晶在相对于衬底表面法线方向上成长。另外，在多个微晶锗之间存在有非晶锗。
单晶锗膜的带隙大约为0.7eV，并且非晶锗的带隙大约为1.2eV。因此，微晶锗膜的带隙高于0.7eV且低于1.2eV。注意，单晶硅的带隙为1.1eV，并且非晶硅的带隙大约为1.7eV。此外，微晶硅膜的带隙高于1.1eV且低于1.7eV。与单晶硅相比，单晶锗的电阻率低且迁移率高，所以将微晶锗膜用于沟道形成区域的薄膜晶体管与将微晶硅膜用于沟道形成区域的薄膜晶体管相比，电场效应迁移率、导通电流高。
微晶锗膜61以1nm以上且200nm以下、优选为1nm以上且80nm以下、更优选为5nm以上且30nm以下的厚度形成。通过至少将微晶锗膜61的厚度设定为1nm以上且50nm以下，可以制造完全耗尽型薄膜晶体管。
此外，优选将微晶锗膜的氧浓度以及氮浓度设定为低于3×1019atoms/cm3、更优选低于3×1018atoms/cm3，并且优选将碳浓度设定为3×1018atoms/cm3以下。通过降低对微晶锗膜混入氧、氮或者碳的浓度，可以抑制微晶锗膜的缺陷的发生。再者，当在微晶锗膜中进入有氧或氮时，难以实现晶化。因此，通过微晶锗膜中的氧浓度、氮浓度较低，可以提高微晶锗膜的结晶性。
此外，通过与成膜同时或者成膜后对本实施方式的微晶锗膜添加用作受体的杂质元素，可以控制阈值。作为用作受体的杂质元素，典型有硼，并且将B2H6、BF3等杂质气体以1ppm至1000ppm、优选以1ppm至100ppm的比例混入于包含锗的沉积性气体，即可。并且，将硼的浓度例如设定为1×1014atoms/cm3至6×1016atoms/cm3，即可。
此外，作为缓冲层73，使用非晶硅膜。或者，使用包含氟或氯的卤素的非晶硅膜。或者，使用包含氮的非晶硅膜。将缓冲层73的厚度设定为50nm至200nm。
因为缓冲层73由非晶硅膜形成，所以其能隙比微晶锗膜61大，并电阻率高，且迁移率比微晶锗膜61低。因此，在之后形成的薄膜晶体管中，缓冲层73用作高电阻区域，而可以降低发生在用作源区域及漏区域的半导体膜72和微晶锗膜61之间的泄漏电流。此外，可以降低截止电流。
此外，通过在微晶锗膜61的表面上形成非晶硅膜，进而形成包含氢、氮或卤素的非晶硅膜作为缓冲层73，可以防止微晶锗膜61所包含的晶粒的表面的自然氧化。特别是，在非晶锗与微晶锗接触的区域中，由于局部应力而容易发生裂缝。当该裂缝接触于氧时，微晶锗膜被氧化。然而，通过在微晶锗膜61的表面上形成缓冲层73，可以防止微晶锗的氧化。
关于添加有赋予一种导电型的杂质元素的半导体膜72，在形成n沟道型薄膜晶体管的情况下，可以添加磷作为典型的杂质元素，即将PH3等的杂质气体加入于包含硅的沉积性气体中，即可。另外，在形成p沟道型薄膜晶体管的情况下，可以添加硼作为典型的杂质元素，即将B2H6等的杂质气体加入于包含硅的沉积性气体中，即可。通过将磷或硼的浓度设定为1×1019atoms/cm3至1×1021atoms/cm3，可以获得与导电膜的欧姆接触，而用作源区域及漏区域。添加有赋予一种导电型的杂质元素的半导体膜72可以由微晶硅膜或非晶硅膜形成。添加有赋予一种导电型的杂质元素的半导体膜72以5nm以上且50nm以下的厚度形成。通过减少添加有赋予一种导电型的杂质元素的半导体膜的厚度，可以提高处理量。
布线71a至71c优选由铝、铜或添加有铜、硅、钛、钕、钪、钼等的迁移防止元素、耐热性提高元素或小丘防止元素的铝合金的单层或叠层形成。还可以采用如下叠层结构：通过使用钛、钽、钼、钨或这些元素的氮化物形成与添加有赋予一种导电型的杂质元素的半导体膜接触一侧的膜，并在其上形成铝或铝合金。再者，还可以采用如下叠层结构：铝或铝合金的上表面及下表面由钛、钽、钼、钨或这些元素的氮化物夹住。这里，示出布线71a至71c这三个层层叠的导电膜作为导电膜，并示出如下叠层结构：布线71a、71c由钼膜构成，且导电膜71b由铝膜构成；或者，布线71a、71c由钛膜构成，且导电膜71b由铝膜构成。
如本实施方式所示，通过将微晶锗膜用于薄膜晶体管的沟道形成区域，与在沟道形成区域中具有微晶硅膜、非晶硅膜的薄膜晶体管相比，可以提高电场效应迁移率及导通电流。此外，通过在用作沟道形成区域的微晶锗膜和源区域或漏区域之间设置电阻率高的非晶硅膜作为缓冲层，该缓冲层用作高电阻区域，而可以降低薄膜晶体管的截止电流。因此，可以提高薄膜晶体管的ON/OFF比以及电场效应迁移率，且可以提高电特性。
实施方式2
在本实施方式中，参照图2表示具有比实施方式1迁移率高的微晶锗膜的薄膜晶体管。
在图2所示的薄膜晶体管中，在衬底50上形成栅电极51，在栅电极51上形成栅极绝缘膜52a、52b，在栅极绝缘膜52b上形成包含用作供体的杂质元素的微晶锗膜64，在包含用作供体的杂质元素的微晶锗膜64上形成缓冲层73，在缓冲层73上形成添加有赋予一种导电型的杂质元素的一对半导体膜72，在添加有赋予一种导电型的杂质元素的一对半导体膜72上形成布线71a至71c。此外，形成在栅极绝缘膜52b上的微晶锗膜64用作沟道形成区域，并且缓冲层73用作高电阻区域。
包含用作供体的杂质元素的微晶锗膜64包含利用二次离子质量分析法(SIMS，Secondary Ion Mass Spectrometry)而获得的测量浓度为6×1015atoms/cm3以上且3×1018atoms/cm3以下、优选为3×1016atoms/cm3以上且3×1017atoms/cm3以下的用作供体的杂质元素。此外，作为用作供体的杂质元素，有磷、砷、锑等。
通过将微晶锗膜64所包含的用作供体的杂质元素的浓度设定于上述范围内，可以提高栅极绝缘膜52b以及包含用作供体的杂质元素的微晶锗膜64的界面上的结晶性，可以降低包含用作供体的杂质元素的微晶锗膜64的电阻率。因此，在沟道形成区域中具有该微晶锗膜64的薄膜晶体管的电场效应迁移率高且导通电流高。注意，当将微晶锗膜64所包含的用作供体的杂质元素的峰值浓度设定为低于6×1015atoms/cm3时，用作供体的杂质元素的数量不足够，而不能期待电场效应迁移率以及导通电流的上升。此外，当将微晶锗膜64所包含的用作供体的杂质元素的峰值浓度设定为大于3×1018atoms/cm3时，阈值转移到栅电压的负一侧，而不进行作为晶体管的工作，所以用作供体的杂质元素的浓度优选为6×1015atoms/cm3以上且3×1018atoms/cm3以下、更优选为3×1016atoms/cm3以上且3×1017atoms/cm3以下。
注意，这里示出只有微晶锗膜64包含用作供体的杂质元素的方式，但是也可以使栅极绝缘膜52a或者栅极绝缘膜52b包含它。通过使栅极绝缘膜52a或者52b包含用作供体的杂质元素，在栅极绝缘膜的表面上析出用作供体的杂质元素。通过在栅极绝缘膜52b的表面上析出用作供体的杂质元素，可以提高当微晶锗膜64开始沉积时的结晶性。此外，通过使栅极绝缘膜中的栅电极一侧包含用作供体的杂质元素，可以将低浓度的杂质元素扩散到栅极绝缘膜的微晶锗膜64一侧。
根据上述方法，可以提高栅极绝缘膜52b及微晶锗膜64的界面上的结晶性，并可以降低微晶锗膜64的电阻率。由此，可以提高薄膜晶体管的电场效应迁移率以及导通电流。
实施方式3
在本实施方式中，参照图3表示与实施方式1相比其电场效应迁移率高且能够提高成品率的具有微晶锗膜的薄膜晶体管。
在图3所示的薄膜晶体管中，在衬底50上形成栅电极51，在栅电极51上形成栅极绝缘膜52a，在栅极绝缘膜52a上形成其表面为凹凸状的栅极绝缘膜41，在栅极绝缘膜41上形成微晶锗膜67，在微晶锗膜67上形成缓冲层73，在缓冲层73上形成添加有赋予一种导电型的杂质元素的一对半导体膜72，在添加有赋予一种导电型的杂质元素的一对半导体膜72上形成布线71a至71c。此外，形成在栅极绝缘膜41上的微晶锗膜67用作沟道形成区域，并且缓冲层73用作高电阻区域。
其表面为凹凸状的栅极绝缘膜41，如放大图40所示，在表面上形成凹凸。凹凸的形状可以为凸部及凹部分别为缓坡曲线状的波长。此外，也可以采用如下形状：凸部的尖端尖为针状，并且凹部为缓坡的曲线状。凹凸的高低差为几nm至几十nm。注意，因为栅极绝缘膜41的表面具有凹凸，所以栅极绝缘膜41和微晶锗膜67的紧密性提高。因此，可以在薄膜晶体管的制造工序中降低栅极绝缘膜41及微晶锗膜67的界面上的剥离，并且可以提高成品率。此外，通过制造在沟道形成区域中具有微晶锗膜67的薄膜晶体管，可以制造电场效应迁移率及导通电流都高的薄膜晶体管。
实施方式4
这里，以下说明实施方式1所示的薄膜晶体管的制造工序。
优选使形成在同一个衬底上的薄膜晶体管的极性都一致，以抑制制造工序数目。这里，使用n沟道型薄膜晶体管进行说明。
如图4A所示，在衬底50上形成栅电极51，在栅电极51上形成栅极绝缘膜52a和52b。
栅电极51通过溅射法、CVD法、镀敷法、印刷法、液滴喷射法等且使用在实施方式1中列举的栅电极51所示的金属材料形成。这里，在衬底50上通过溅射法形成钼膜作为导电膜，并利用通过使用第一光掩模而形成的抗蚀剂掩模来蚀刻形成在衬底50上的导电膜，以形成栅电极51。
栅极绝缘膜52a和52b分别通过CVD法或溅射法等且利用氧化硅膜、氮化硅膜、氧氮化硅膜、或氮氧化硅膜而形成。这里示出形成氮化硅膜或者氮氧化硅膜作为栅极绝缘膜52a，并且形成氧化硅膜或者氧氮化硅膜作为栅极绝缘膜52b，进行叠层的方式。
接着，通过使用包含锗的沉积性气体、以及氢且利用CVD法在栅极绝缘膜52b上形成微晶锗膜53。除了使用包含锗的沉积性气体、以及氢以外，还可以使用稀有气体。作为包含锗的沉积性气体，有锗烷(GeH4)、二锗烷(Ge2H6)、三锗烷(Ge3H8)等。通过混合包含锗的沉积性气体(这里是锗烷)和氢及/或稀有气体，并且利用辉光放电等离子体，形成微晶锗膜。锗烷由氢及/或稀有气体稀释为10倍至2000倍。在衬底的加热温度为100℃至400℃、优选为250℃至350℃的条件下进行。
在微晶锗膜53的形成工序中，辉光放电等离子体的产生是通过施加1MHz至30MHz、典型为13.56、27.12MHz的高频电力；或者大于30MHz至300MHz左右的VHF带的高频电力、典型为60MHz而进行的。
此外，优选将微晶锗膜53的氧浓度以及氮浓度设定为低于3×1019atoms/cm3、更优选低于3×1018atoms/cm3，并且优选将碳浓度设定为3×1018atoms/cm3以下。通过降低对微晶锗膜混入氧、氮或者碳的浓度，可以抑制微晶锗膜的缺陷的发生。再者，当在微晶锗膜中进入有氧或氮时，难以实现晶化。因此，通过微晶锗膜中的氧浓度、氮浓度较低，可以提高微晶锗膜的结晶性。
注意，除了使用包含锗的沉积性气体以及氢以外，还可以使用氟或者氟化物。作为氟化物，有HF、GeF4、GeHF3、GeH2F2、GeH3F、Ge2F6等。通过使用氟或者氟化物，由于氟自由基对在结晶成长中的非晶锗成分进行蚀刻，所以发生结晶性高的结晶成长。就是说，可以形成结晶性高的微晶锗膜。
此外，除了使用包含锗的沉积性气体以及氢以外，还可以使用包含硅的沉积性气体，典型为硅烷、乙硅烷、三硅烷等，形成以锗为主要成分且包含硅的半导体膜而代替微晶锗膜。
此外，通过与成膜同时或者成膜后对本实施方式的用作薄膜晶体管的沟道形成区域的微晶锗膜添加用作受体的杂质元素，可以控制阈值。作为用作受体的杂质元素，典型有硼，并且将B2H6、BF3等杂质气体以1ppm至1000ppm、优选以1ppm至100ppm的比例混入于包含锗的沉积性气体，即可。并且，将硼的浓度设定为1×1014atoms/cm3至6×1016atoms/cm3，即可。
接着，如图4B所示，在微晶锗膜53上形成缓冲层54以及添加有赋予一种导电型的杂质元素的半导体膜55。接着，在添加有赋予一种导电型的杂质元素的半导体膜55上形成抗蚀剂掩模56。
作为缓冲层54，可以通过利用包含硅的沉积性气体的等离子体CVD法形成非晶硅膜。此外，可以通过利用选自氦、氩、氪、氖中的一种或多种稀有气体对包含硅的沉积性气体进行稀释，来形成非晶硅膜。或者，可以通过利用包含硅的沉积性气体的流量的1倍以上且10倍以下、优选为1倍以上且5倍以下的流量的氢，来形成包含氢的非晶硅膜。此外，也可以将氟或氯的卤素添加到上述非晶硅膜。
此外，作为缓冲层54，可以通过使用硅作为靶子且利用氢或稀有气体进行溅射而形成非晶硅膜。
缓冲层54的一部分在之后的源区域及漏区域的形成工序中有被蚀刻的情况，此时优选以使缓冲层54的一部分残存的厚度形成缓冲层54。典型的是，优选以50nm至200nm的厚度形成。当在薄膜晶体管的外加电压高(例如为15V左右)的显示装置、典型为液晶显示装置中，将缓冲层54形成得厚时，漏耐压提高，并且即使对薄膜晶体管施加高电压，也可以降低薄膜晶体管的退化。
通过在微晶锗膜53的表面上形成非晶硅膜，进而形成包含氢、氮或卤素的非晶硅膜，可以防止微晶锗膜53所包含的晶粒的表面的自然氧化。特别是，在非晶锗与微晶粒接触的区域中，由于局部应力而容易发生裂缝。当该裂缝接触于氧时，晶粒被氧化，而形成氧化锗。然而，通过在微晶锗膜53的表面上形成缓冲层54，可以防止微晶粒的氧化。
此外，因为缓冲层54使用非晶硅膜、或者包含氢或卤素的非晶硅膜形成，所以其能隙大于微晶锗膜53的能隙，并其电阻率高，且其迁移率低于微晶锗膜53的迁移率。因此，在之后形成的薄膜晶体管中，形成在源区域和漏区域以及微晶锗膜53之间的缓冲层用作高电阻区域，并且微晶锗膜53用作沟道形成区域。由此，可以降低薄膜晶体管的截止电流。在将该薄膜晶体管用作显示装置的开关元件的情况下，可以提高显示装置的对比度。
注意，优选在形成微晶锗膜53之后，利用等离子体CVD法以300℃至400℃的温度形成缓冲层54。通过该成膜处理，将氢供应到微晶锗膜53，而可以获得与使微晶锗膜53氢化时同等的效果。就是说，通过在微晶锗膜53上沉积缓冲层54，将氢扩散到微晶锗膜53中，而可以终结悬空键。
关于添加有赋予一种导电型的杂质元素的半导体膜55，在形成n沟道型薄膜晶体管的情况下，可以添加磷作为典型的杂质元素，即将PH3等的杂质气体添加到包含硅的沉积性气体中，即可。另外，在形成p沟道型薄膜晶体管的情况下，可以添加硼作为典型的杂质元素，即将B2H6等的包含杂质元素的气体添加到包含硅的沉积性气体中，即可。通过将磷或硼的浓度设定为1×1019atoms/cm3至1×1021atoms/cm3，可以获得与布线71a至71c的欧姆接触，而用作源区域及漏区域。添加有赋予一种导电型的杂质元素的半导体膜55可以由微晶硅膜或非晶硅膜形成。添加有赋予一种导电型的杂质元素的半导体膜55以5nm以上且50nm以下的厚度形成。通过减少添加有赋予一种导电型的杂质元素的半导体膜的厚度，可以提高处理量。
接着，在添加有赋予一种导电型的杂质元素的半导体膜55上形成抗蚀剂掩模56。
抗蚀剂掩模56通过利用光刻技术来形成。这里，通过使用第二光掩模，对涂敷在添加有赋予一种导电型的杂质元素的半导体膜55上的抗蚀剂进行曝光及显影，以形成抗蚀剂掩模56。
接着，通过利用抗蚀剂掩模56对微晶锗膜53、缓冲层54以及添加有赋予一种导电型的杂质的半导体膜55进行蚀刻及分离，如图4C所示那样形成微晶锗膜61、缓冲层62以及添加有赋予一种导电型的杂质的半导体膜63。然后，去除抗蚀剂掩模56。注意，图4C(抗蚀剂掩模56除外)相当于图7A的A-B的截面图。
由于微晶锗膜61、缓冲层62的端部侧面倾斜，因而形成在缓冲层62上的源区域及漏区域和微晶锗膜61之间的距离分开，因此可以防止在源区域及漏区域和微晶锗膜61之间产生的泄漏电流。此外，还可以防止在布线和微晶半导体膜61之间产生的泄漏电流。微晶锗膜61及缓冲层62的端部侧面的倾斜角度为30°至90°、优选为45°至80°。通过采用上述角度，可以防止台阶形状所导致的布线的破裂。
接着，如图5A所示，在添加有赋予一种导电型的杂质的半导体膜63及栅极绝缘膜52b上形成导电膜65a至65c，并在导电膜65a至65c上形成抗蚀剂掩模66。导电膜65a至65c通过利用溅射法、CVD法、印刷法、液滴喷射法、蒸镀法等且适当地使用实施方式1所示的布线71a至71c所列举的材料形成。在此，作为导电膜，示出导电膜65a至65c这三个层层叠的结构的导电膜，并示出如下叠层结构：导电膜65a及65c由钼膜构成，且导电膜65b由铝膜构成；导电膜65a及65c由钛膜构成，且导电膜65b由铝膜构成。导电膜65a至65c通过溅射法或真空蒸镀法形成。
抗蚀剂掩模66可以与抗蚀剂掩模56同样地形成。
接着，如图5B所示，对导电膜65a至65c的一部分进行蚀刻，以形成一对布线71a至71c(用作源电极及漏电极)。这里，使用抗蚀剂掩模66对导电膜65a至65c进行湿蚀刻，从而各向同性地对导电膜65a至65c进行蚀刻，该抗蚀剂掩模66通过使用第三光掩模的光刻工序而形成。其结果，可以形成其面积比抗蚀剂掩模66小的布线71a至71c。
接着，使用抗蚀剂掩模66对添加有赋予一种导电型的杂质元素的半导体膜63进行蚀刻并分离。其结果，可以如图5C所示那样形成一对用作源区域及漏区域的半导体膜72。注意，在该蚀刻工序中，缓冲层62的一部分也被蚀刻。由于其一部分被蚀刻而形成有凹部的缓冲层被称为缓冲层73。可以以同一个工序形成源区域及漏区域、以及缓冲层的凹部。通过将缓冲层的凹部的深度设定为缓冲层的最厚区域的1/2至1/3，可以拉开源区域及漏区域的距离，因此可以降低源区域及漏区域之间的泄漏电流。之后，去除抗蚀剂掩模66。
接着，也可以在露出的缓冲层不受到损伤且相对于该缓冲层的蚀刻速度低的条件下，进行干蚀刻。通过该工序，可以去除源区域及漏区域之间的缓冲层上的蚀刻渣滓物、抗蚀剂掩模的渣滓、以及用于去除抗蚀剂掩模的装置内的污染源，而可以实现源区域及漏区域之间的确实的绝缘。其结果，可以降低薄膜晶体管的泄漏电流，而可以制造截止电流小且耐压性高的薄膜晶体管。注意，例如可以使用氯气体作为蚀刻气体。
注意，图5C(抗蚀剂掩模66除外)相当于图7B的A-B的截面图。如图7B所示，用作源区域及漏区域的半导体膜72的端部位于布线71c的端部的外侧。另外，缓冲层73的端部位于布线71c以及用作源区域及漏区域的半导体膜72的端部的外侧。另外，布线中的一方具有包围布线中的另一方的形状(具体地说，U字型、C字型)。因此，可以增加载流子移动的区域的面积，从而可以增大电流量，并可以缩小薄膜晶体管的面积。另外，由于在栅电极上重叠有微晶锗膜、布线，所以栅电极的凹凸的影响少，而可以抑制覆盖度的降低以及泄漏电流的产生。
通过上述工序，可以形成沟道蚀刻型薄膜晶体管74。
接着，如图6A所示，在布线71a至71c、用作源区域及漏区域的半导体膜72、缓冲层73以及栅极绝缘膜52b上形成保护绝缘膜76。保护绝缘膜76可以与栅极绝缘膜52a及52b同样地形成。注意，保护绝缘膜76是为了防止浮游在大气中的有机物、金属物、水蒸气等污染杂质的侵入而提供的，因此优选采用致密的膜。另外，通过将氮化硅膜用于保护绝缘膜76，可以将缓冲层73中的氧浓度设定为5×1019atoms/cm3以下、优选为1×1019atoms/cm3以下，而可以防止缓冲层73的氧化。
接着，通过使用利用第四光掩模而形成的抗蚀剂掩模对保护绝缘膜76的一部分进行蚀刻，以形成接触孔，并且如图6B所示，形成在该接触孔中与布线71c接触的像素电极77。注意，图6B相当于图7C的A-B的截面图。通过将连接到显示元件的像素电极77的布线71a至71c用作漏电极，并且将与该布线相对的布线71a至71c用作源电极(源布线)，可以提高薄膜晶体管的导通电流，或者可以降低由于重复工作而发生的退化。此外，发生在栅电极51和用作漏电极的布线71a至71c之间的寄生电容难以发生，而容易在像素电极77中储存电荷。因此，在将该薄膜晶体管用于液晶显示装置的情况下，可以使液晶元件进行高速工作。
像素电极77可以使用包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、ITO、铟锌氧化物、添加有氧化硅的铟锡氧化物等的具有透光性的导电材料。
另外，可以使用包含导电高分子(也称为导电聚合物)的导电组成物形成像素电极77。优选的是，通过使用导电组成物而形成的像素电极的薄层电阻为10000Ω/□以下，波长550nm中的透光率为70％以上。另外，包含在导电组成物中的导电高分子的电阻率优选为0.1Ω·cm以下。
作为导电高分子，可以使用所谓的π电子共轭类导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或这些两种以上的共聚物等。
这里，作为像素电极77，在通过溅射法形成ITO膜之后将抗蚀剂涂敷在ITO膜上。接着，通过利用第五光掩模对抗蚀剂进行曝光及显影，以形成抗蚀剂掩模。然后，使用抗蚀剂掩模对ITO膜进行蚀刻，以形成像素电极77。
通过上述工序，可以形成薄膜晶体管、以及能够用于显示装置的元件衬底。
此外，在微晶锗膜的成膜处理中，除了包含锗的沉积性气体及氢之外，还可以将氦添加到反应气体中。氦具有所有的气体中最高的离子化能量即24.5eV，并且在稍低于该离子化能量的大约20eV的能级中具有准稳定状态，因此在维持放电时，离子化的能量只需要其差值的大约4eV。因此，其放电开始电压也示出所有的气体中最低的值。根据上述特性，氦可以稳定地维持等离子体。另外，因为可以形成均匀的等离子体，所以即使沉积微晶锗膜的衬底的面积增大，也可以发挥谋求实现等离子体密度的均匀化的效果。
与使用非晶硅膜、微晶硅膜的薄膜晶体管相比，使用微晶锗膜的薄膜晶体管的电场效应迁移率高，并且导通电流也高。因此，通过将其沟道形成区域由微晶锗膜形成的薄膜晶体管用作显示元件的开关，可以缩小沟道形成区域的面积、即薄膜晶体管的面积。因此，根据一个像素而显示的薄膜晶体管的面积变小，而可以提高像素的开口率。其结果，可以制造分辨率高的显示装置。
此外，在本实施方式中制造的薄膜晶体管的沟道形成区域由微晶锗膜形成，所以其电阻率比非晶硅膜低。由此，在使用微晶锗膜61的薄膜晶体管中，示出电流电压特性的曲线的上升部分的倾斜成为陡峭，作为开关元件的响应性优良，而且能够进行高速工作。另外，通过将微晶锗膜用于薄膜晶体管的沟道形成区域，可以抑制薄膜晶体管的阈值电压的变动，并电场效应迁移率提高，且亚阈值系数(subthreshold swing：S值)变小，所以可以谋求实现薄膜晶体管的高性能化。由此，可以提高显示装置的驱动频率，并且可以充分地对应于面板尺寸的大面积化、像素的高密度化。
再者，对在本实施方式中制造的薄膜晶体管来说，在作为沟道形成区域的微晶锗膜和作为源区域及漏区域的添加有赋予一种导电型的杂质元素的半导体膜之间形成电阻率高的非晶硅膜作为缓冲层。虽然截止电流在该缓冲区域流过，但由于缓冲层是高电阻区域，所以可以抑制截止电流，同时具有防止微晶锗膜的氧化的功能。由此，可以抑制截止电流，同时还可以谋求实现在沟道形成区域中的缺陷降低所带来的导通电流的上升，并且还可以降低随时间的退化。
接着，作为应用于本实施方式的成膜工序的等离子体CVD装置的一个实例，示出适合于栅极绝缘膜、微晶锗膜、缓冲层以及添加有赋予一种导电型的杂质元素的半导体膜的成膜的结构的一个实例。
图8表示具备多个反应室的多室等离子体CVD装置的一个实例。该装置具备公共室423、装载/卸载室422、第一反应室400a、第二反应室400b、第三反应室400c、第四反应室400d。嵌装于装载/卸载室422的盒子的衬底具有利用公共室423的搬送机构426从各反应室搬出或者/以及对各反应室搬入的板料送进方式(singlewafer-processing type)的结构。在公共室423和各室之间设置有闸阀425，以使各反应室内进行的处理互不干涉。
各反应室根据形成的薄膜的种类被区分。例如，第一反应室400a是用作形成栅极绝缘膜等绝缘膜的反应室，第二反应室400b是用作形成成为薄膜晶体管的沟道形成区域的微晶锗膜的反应室，第三反应室400c是用作形成成为薄膜晶体管的高电阻区域的缓冲层的反应室，第四反应室400d是用作形成构成源极及漏极的添加有赋予一种导电型的杂质元素的半导体膜的反应室。当然，反应室的数目不局限于此，根据需要可以任意增减。另外，既可以在一个反应室内形成一种膜，又可以在一个反应室内形成多种膜。
各反应室连接有涡轮分子泵419和干燥泵420作为排气单元。排气单元不局限于这些真空泵的组合，只要能够排气到大约10-1Pa至10-5Pa的真空度，就可以应用其他真空泵。在排气单元和各反应室之间设置有蝶阀417，由此可以遮断真空排气，并且通过利用导气阀418控制排气速度，可以调节各反应室的压力。
注意，也可以将低温泵421与用来形成微晶锗膜的第二反应室400b连接，以在第二反应室400b中进行真空排气到超高真空。通过利用低温泵421，可以将反应室的压力成为低于10-5Pa的压力的超高真空。在本实施方式中，通过将反应室内成为低于10-5Pa的压力的超高真空状态，可以有效地降低微晶锗膜中的氧浓度以及氮浓度。其结果，可以将微晶锗膜所包含的氧的浓度设定为1×1016atoms/cm3以下。通过降低微晶锗膜中的氧浓度以及氮浓度，可以降低膜中的缺陷，而可以提高结晶性，所以可以提高载流子的迁移率。
气体供给单元408由填充以硅烷、锗烷为代表的半导体材料气体或稀有气体等的用于工序的气体的汽缸410、停止阀412、质量流量控制器413等构成。气体供给单元408g连接到第一反应室400a并供给用来形成栅极绝缘膜的气体。气体供给单元408i连接到第二反应室400b并供给用来形成微晶锗膜的气体。气体供给单元408b连接到第三反应室400c并供给用来形成缓冲层的气体。气体供给单元408n连接到第四反应室400d并例如供给用来形成n型半导体膜的气体。此外，包含用作供体的杂质元素的气体之一的磷化氢也可以被供给到第一反应室400a、第二反应室400b。气体供给单元408a供给氩，并且气体供给单元408f是供给用于反应室内的清洗的蚀刻气体的系统，这些单元作为各反应室公共路线而构成。
各反应室连接有用来产生等离子体的高频电力供给单元。高频电力供给单元包括高频电源404和匹配器406。
根据形成的薄膜的种类，可以区别使用各反应室。每个薄膜具有最合适的成膜温度，因此通过区别使用反应室，可以容易管理成膜温度。并且，可以反复形成相同种类的膜，因此可以排除起因于已形成的膜的残留杂质的影响。特别，在微晶锗膜包含用作供体的杂质元素的情况下，可以防止该用作供体的杂质元素混入到缓冲层。其结果，可以降低缓冲层的杂质元素的浓度，并且可以降低薄膜晶体管的截止电流。
注意，也可以在同一个反应室内连续形成微晶锗膜、缓冲层、添加有赋予一种导电型的杂质元素的半导体膜。具体地说，将形成有栅极绝缘膜的衬底搬入于反应室，并且在该反应室内连续形成微晶锗膜、缓冲层以及添加有赋予一种导电型的杂质元素的半导体膜。此后，优选的是，从反应室搬出衬底，然后利用氟自由基等清洗反应室内。
此外，虽然在本实施方式中，使用反交错型薄膜晶体管作为薄膜晶体管而进行说明，但是不局限于此，也可以应用正交错型薄膜晶体管、顶栅型薄膜晶体管等。具体地说，当在用作基底膜的绝缘膜上形成微晶锗膜，并在微晶锗膜上形成栅极绝缘膜以及栅电极时，可以制造具有微晶锗膜的薄膜晶体管。
根据本实施方式，可以制造电特性优越的反交错型薄膜晶体管、以及具有该薄膜晶体管的显示衬底。
实施方式5
在本实施方式中，以下示出具有与栅极绝缘膜的界面上的结晶性提高的微晶锗膜的薄膜晶体管的制造方法。
与实施方式4同样，如图9A所示，在衬底50上形成栅电极51。接着，在栅电极51上形成栅极绝缘膜52a、52b。接着，在栅极绝缘膜52b上形成锗膜42。
作为锗膜42，形成非晶锗膜或者微晶锗膜。作为微晶锗膜，可以使用晶体粒径为0.5nm至100nm、优选为1nm至20nm的微晶锗膜。注意，在锗膜42是微晶锗膜的情况下，也可以使微晶锗膜包含非晶成分。将锗膜42的厚度设定为1nm至100nm、优选为2nm至20nm、更优选为5nm至10nm。
锗膜42可以通过溅射法、CVD法形成。在通过溅射法形成锗膜42的情况下，使用氢或稀有气体对锗靶子进行溅射，在栅极绝缘膜52b上形成非晶锗膜作为锗膜42。在通过CVD法形成锗膜42的情况下，与包含锗的沉积性气体一起，将氢引入于等离子体CVD装置的反应室内，施加高频电力，产生等离子体，在栅极绝缘膜52b上形成非晶锗膜或者微晶锗膜作为锗膜42。
注意，作为形成非晶锗膜作为锗膜42的一个方式，可以在反应室内，通过使用包含锗的沉积性气体的辉光放电等离子体，来形成非晶锗膜。或者，可以对包含锗的沉积性气体利用选自氦、氩、氪、氖中的一种或多种的稀有气体元素而进行稀释，并且通过辉光放电等离子体，形成非晶锗膜。或者，可以通过使用其流量为包含锗的沉积性气体的流量的1倍以上且10倍以下、优选为1倍以上且5倍以下的氢的辉光放电等离子体，形成非晶锗膜。
此外，作为形成微晶锗膜作为锗膜42的一个方式，在反应室内，混合包含锗的沉积性气体(这里，锗烷和氢及/或稀有气体)，利用辉光放电等离子体，来形成微晶锗膜。锗烷由氢及/或稀有气体稀释为10倍至2000倍。因此，需要大量的氢及/或稀有气体。在衬底的加热温度为100℃至400℃、优选为250℃至350℃的条件下进行。
在锗膜42的形成工序中，辉光放电等离子体的产生是通过施加1MHz至30MHz、典型为13.56、27.12MHz的高频电力；或者大于30MHz至300MHz左右的VHF带的高频电力、典型为60MHz而进行的。
接着，如图9B所示，将等离子体43暴露于锗膜42，如图9C所示，形成晶核44。作为等离子体43，将氢、氟、氟化物中的任一种以上引入于等离子体CVD装置的反应室内，施加高频电源，来产生等离子体。
通过引入氟、氟化物气体以及氢中的至少一种以上且施加高频电源，产生氢等离子体、氟等离子体。氢等离子体通过对反应室内引入氢，来产生等离子体。氟等离子体通过对反应室内引入氟或者氟化物，来产生等离子体。作为氟化物，有HF、GeF4、GeHF3、GeH2F2、GeH3F、Ge2F6等。注意，除了氟、氟化物气体或者氢以外，也可以将稀有气体引入于反应室内，来产生稀有气体等离子体。
通过氢等离子体、氟等离子体等，在等离子体中产生氢自由基、氟自由基。氢自由基在与非晶锗膜起反应来使非晶锗膜的一部分晶化的同时，蚀刻非晶成分。氟自由基蚀刻锗膜的非晶成分。因此，在锗膜42是微晶锗膜的情况下，包含在膜中的晶粒小，并且通过蚀刻填充其间的非晶成分，可以高密度地残存结晶性高的晶核。此外，当形成在栅极绝缘膜52b上的锗膜42是非晶锗膜时，在蚀刻非晶成分的同时使其一部分晶化，而可以形成微小的晶核。由此，与栅极绝缘膜的界面上的非晶成分也被等离子体蚀刻，所以可以在栅极绝缘膜上形成结晶性高的晶核。
作为等离子体的产生方法，优选使用HF带(3MHz至30MHz、典型为13.56MHz)。特别是，通过使用13.56MHz的高频电力，可以提高等离子体的均匀性，并且即使在第六代至第十代的大面积衬底上也可以将均匀性高的等离子体暴露于锗膜，所以适合于批量生产。
这里，作为一个方式，在等离子体CVD装置的反应室内引入氢及/或稀有气体，利用辉光放电等离子体，产生氢等离子体，将氢等离子体暴露于锗膜42，蚀刻锗膜42的非晶锗成分，以形成晶核44。
接着，使用晶核44而进行结晶成长以形成微晶锗膜45(参照图9D)。这里，在等离子体CVD装置的反应室内，混合包含锗的沉积性气体(这里，锗烷)以及氢及/或稀有气体，利用辉光放电等离子体，以形成微晶锗膜。锗烷由氢及/或稀有气体稀释为10倍至2000倍。在衬底的加热温度为100℃至400℃、优选为250℃至350℃的条件下进行。因为从栅极绝缘膜52b上的晶核向相对于栅极绝缘膜52b的表面法线方向进行结晶成长，所以可以形成具有柱状的晶粒的微晶锗膜。此外，可以形成与栅极绝缘膜52b的界面上的结晶性高且膜中的结晶性也高的微晶锗膜。
为了形成微晶锗膜，通过与包含锗的沉积性气体一起，使用包含锗的氟化物气体，当从晶核进行结晶成长时，利用氟自由基蚀刻在结晶成长中的非晶锗成分，所以发生结晶性高的结晶成长。就是说，可以形成结晶性高的微晶锗膜。将氟化锗烷的流量稀释为锗烷的流量的0.1倍至50倍、优选为1倍至10倍，并且将氢的流量稀释为锗烷的流量的10倍至2000倍、优选为50倍至200倍，以形成微晶锗膜。
通过上述工序，可以形成与栅极绝缘膜52b的界面上的结晶性高的微晶锗膜45。
接着，如图9E所示，在微晶锗膜45上依次形成缓冲层54、添加有赋予一种导电型的杂质的半导体膜55。接着，在添加有赋予一种导电型的杂质的半导体膜55上形成抗蚀剂掩模56。
此后，通过与实施方式4同样的工序，可以制造实施方式1所示的薄膜晶体管。
注意，虽然在本实施方式中使用反交错型薄膜晶体管作为薄膜晶体管进行说明，但是不局限于此，也可以应用正交错型薄膜晶体管、顶栅型薄膜晶体管等。具体地说，当在用作基底膜的绝缘膜上形成微晶锗膜，在微晶锗膜上形成栅极绝缘膜以及栅电极时，可以制造具有与用作基底膜的绝缘膜的界面上的结晶性提高的微晶锗膜的薄膜晶体管。
实施方式6
在本实施方式中，以下示出与实施方式5同样地具有与栅极绝缘膜的界面上的结晶性提高的微晶锗膜的薄膜晶体管的制造方法。
如图10A所示，与实施方式4同样，在衬底50上形成栅电极51，在栅电极51上形成栅极绝缘膜52a、52b。接着，在栅极绝缘膜52b上形成锗膜47。
这里，作为锗膜47，形成包含用作供体的杂质元素的锗膜。包含用作供体的杂质元素的锗膜通过等离子体CVD法或者溅射法形成。作为用作供体的杂质元素，使用作为供体元素的磷、砷或者锑。此外，作为锗膜，形成非晶锗膜或者微晶锗膜。
作为包含用作供体的杂质元素的锗膜47的形成方法，与实施方式5所示的锗膜42的原料气体一起，使用包含用作供体的杂质元素的气体，来形成锗膜47，即可。例如，可以通过使用锗烷、氢以及磷化氢的等离子体CVD法，形成包含磷的非晶锗膜或者微晶锗膜。
用作供体的杂质元素的浓度优选为6×1015atoms/cm3以上且3×1018atoms/cm3以下、更优选为1×1016atoms/cm3以上且3×1018atoms/cm3以下、特别优选为3×1016atoms/cm3以上且3×1017atoms/cm3以下。通过将用作供体的杂质元素的浓度设定于上述范围内，可以提高栅极绝缘膜52b以及之后形成的包含用作供体的杂质元素的微晶锗膜的界面上的结晶性。
此外，也可以在形成锗膜47之前，在成膜装置的反应室内流过包含用作供体的杂质元素的气体，将用作供体的杂质元素吸附到栅极绝缘膜52b的表面以及反应室的内壁。此后，当沉积锗膜时，在引入用作供体的杂质元素的同时沉积锗膜，所以可以形成包含用作供体的杂质元素的锗膜47。
接着，进行使用锗膜47来形成结晶性高的晶核的工序。这里，如图10B所示，对包含用作供体的杂质元素的锗膜47照射等离子体43。其结果，如图10C所示，在栅极绝缘膜52b上形成包含用作供体的杂质元素的晶核48。作为等离子体43，可以适当地使用实施方式5所示的等离子体43。
注意，也可以形成实施方式5所示的锗膜42而代替包含用作供体的杂质元素的锗膜47，并且将氢、氟或者氟化物以及包含用作供体的杂质元素的气体引入于反应室，以产生等离子体作为等离子体43。通过在利用氢、氟或者氟化物蚀刻锗膜的非晶成分的同时，对残存的锗膜添加用作供体的杂质元素，可以形成包含用作供体的杂质元素的晶核48。
接着，将包含锗的沉积性气体以及氢引入于反应室内，并施加高频电源，使用晶核48进行结晶成长，如图10D所示，形成包含用作供体的杂质元素的微晶锗膜49。此外，也可以通过使用包含锗的沉积性气体以及包含锗的氟化物气体，形成微晶锗膜。这里，混合锗烷和氢及/或稀有气体，利用辉光放电等离子体，形成包含用作供体的杂质元素的微晶锗膜。
注意，优选在形成微晶锗膜49之前，在成膜装置的反应室的内壁上形成非晶锗膜或者微晶锗膜。此外，优选在利用氟等离子体等对反应室的内壁进行洗涤之后，在反应室的内壁上形成非晶锗膜或者微晶锗膜。通过这种处理，可以降低：当形成锗膜47或者微晶锗膜49时，反应室的内壁的成分、用于洗涤的氟混入于锗膜47或者微晶锗膜49中。
再者，也可以对形成在反应室的内壁上的非晶锗膜或者微晶锗膜添加用作供体的杂质元素。用作供体的杂质元素的浓度优选为6×1015atoms/cm3以上且3×1018atoms/cm3以下、更优选为1×1016atoms/cm3以上且3×1018atoms/cm3以下、特别优选为3×1016atoms/cm3以上且3×1017atoms/cm3以下。通过这种处理，当对反应室内的压力进行真空排气时，附着到反应室的内壁的用作供体的杂质元素离解到反应室内。该离解了的用作供体的杂质元素混入于锗膜47，所以可以形成包含用作供体的杂质元素的锗膜47。
此外，也可以形成不包含用作供体的杂质元素的锗膜而代替包含用作供体的杂质元素的锗膜47，并且形成包含用作供体的杂质元素的绝缘膜作为栅极绝缘膜52b。例如，可以利用包含用作供体的杂质元素(磷、砷或者锑)的氧化硅膜、氮化硅膜、氧氮化硅膜或者氮氧化硅膜等。此外，在栅极绝缘膜52b具有叠层结构的情况下，也可以对接触于锗膜47的层或者接触于栅极绝缘膜52a的层添加用作供体的杂质元素。
作为形成包含用作供体的杂质元素的绝缘膜作为栅极绝缘膜52b的方法，使用绝缘膜的原料气体、以及包含用作供体的杂质元素的气体，来形成绝缘膜，即可。例如，可以通过使用硅烷、氨以及磷化氢的等离子体CVD法，形成包含磷的氮化硅膜。此外，可以通过使用硅烷、一氧化二氮、氨以及磷化氢的等离子体CVD法，形成包含磷的氧氮化硅膜。
此外，也可以在形成栅极绝缘膜52b之前，在成膜装置的反应室内流过包含用作供体的杂质元素的气体，将用作供体的杂质元素吸附到栅极绝缘膜52a的表面以及反应室的内壁。此后，通过在形成栅极绝缘膜52b后形成锗膜47，在引入用作供体的杂质元素的同时沉积栅极绝缘膜52b及锗膜47，所以可以形成包含用作供体的杂质元素的锗膜47。
再者，作为微晶锗膜49，也可以形成包含用作供体的杂质元素的微晶锗膜。作为包含用作供体的杂质元素的微晶锗膜的形成方法，使用微晶锗膜的原料气体、以及包含用作供体的杂质元素的气体，即可。例如，可以通过使用锗烷、氢以及磷化氢的等离子体CVD法，形成包含磷的微晶锗膜。
此外，也可以在形成微晶锗膜49之前，在成膜装置的反应室内流过包含用作供体的杂质元素的气体，将用作供体的杂质元素吸附到栅极绝缘膜52b和晶核48的表面以及反应室的内壁。此后，通过沉积微晶锗膜49，在引入用作供体的杂质元素的同时沉积微晶锗膜，所以可以形成包含用作供体的杂质元素的微晶锗膜49。
再者，也可以对栅极绝缘膜52b、锗膜47、晶核48、微晶锗膜49中的任两种以上添加用作供体的杂质元素。
通过上述工序，可以形成与栅极绝缘膜的界面上的结晶性高且膜中的结晶性也高的微晶锗膜。
接着，如图10E所示，在包含用作供体的杂质元素的微晶锗膜49上依次形成缓冲层54、添加有赋予一种导电型的杂质的半导体膜55。接着，在添加有赋予一种导电型的杂质的半导体膜55上形成抗蚀剂掩模56。
此后，通过与实施方式4同样的工序，可以制造实施方式2所示的薄膜晶体管。
注意，虽然在本实施方式中，使用反交错型薄膜晶体管作为薄膜晶体管进行说明，但是不局限于此，也可以应用正交错型薄膜晶体管、顶栅型薄膜晶体管等。具体地说，当在用作基底膜的绝缘膜上形成微晶锗膜，在微晶锗膜上形成栅极绝缘膜以及栅电极时，可以制造具有与用作基底膜的绝缘膜的界面上的结晶性提高的微晶锗膜的薄膜晶体管。
实施方式7
在本实施方式中，以下说明与实施方式5同样地具有与栅极绝缘膜的界面上的结晶性提高的微晶锗膜的薄膜晶体管的制造方法。
如图11A所示，与实施方式4同样，在衬底50上形成栅电极51，在栅电极51上形成栅极绝缘膜52a和52b。
接着，将栅极绝缘膜52b的表面暴露于等离子体46，以形成如图3的放大图40及图11B所示的其表面有凹凸的栅极绝缘膜41。作为凹凸的形状，也可以采用凸部及凹部分别为缓坡曲线状的波长。此外，也可以采用如下形状：凸部的尖端尖为针状，并且凹部为缓坡的曲线状。此外，如果凹凸的间隔小，则之后可以形成密度高的晶核，所以是优选的。
将像使栅极绝缘膜52b的表面成为凹凸那样的等离子体46暴露于栅极绝缘膜52b。通过将氟、氟化物气体以及氢中的至少一种以上引入于反应室内且施加高频电源，产生等离子体46作为这种等离子体，然后使该等离子体46暴露于栅极绝缘膜52b，蚀刻栅极绝缘膜52b的表面，形成具有凹凸的栅极绝缘膜41。
接着，在栅极绝缘膜41上形成锗膜42。锗膜42受到栅极绝缘膜41的表面的凹凸的影响，而虽然未图示，但是该锗膜42的表面也具有几nm至几十nm的凹凸。接着，与实施方式5同样，进行密度高地形成结晶性高的晶核的工序。这里，也同样地对等离子体CVD装置的反应室内引入氟、氟化物气体以及氢中的至少一种以上且施加高频电源，产生等离子体43，然后将该等离子体43暴露于锗膜42，来蚀刻锗膜42的一部分、典型为非晶成分。注意，因为在本实施方式中，锗膜42的表面具有凹凸，所以由于锗膜42的应力集中而容易形成晶核。结果，可以形成如图11C所示的结晶性高的晶核44。
接着，将包含锗的沉积性气体以及氢引入于反应室内且施加高频电源，使用晶核44进行结晶成长，如图11D所示，形成微晶锗膜45。这里，通过混合锗烷、氢及/或稀有气体且利用辉光放电等离体，形成微晶锗膜。
通过上述工序，可以形成与绝缘膜的界面上的结晶性高且膜中的结晶性也高的微晶锗膜。
接着，如图11E所示，在微晶锗膜45上依次形成缓冲层54、添加有赋予一种导电型的杂质的半导体膜55。接着，在添加有赋予一种导电型的杂质的半导体膜55上形成抗蚀剂掩模56。
此后，通过与实施方式4同样的工序，可以制造如实施方式3所示的薄膜晶体管。
注意，虽然在本实施方式中，使用反交错型薄膜晶体管作为薄膜晶体管进行说明，但是不局限于此，也可以应用正交错型薄膜晶体管、顶栅型薄膜晶体管等。具体地说，当在用作基底膜的绝缘膜上形成微晶锗膜，在微晶锗膜上形成栅极绝缘膜以及栅电极时，可以制造具有与用作基底膜的绝缘膜的界面上的结晶性提高的微晶锗膜的薄膜晶体管。
实施方式8
接着，参照图12A至图18C说明与上述方式不同的薄膜晶体管的制造方法。这里，示出利用与上述方式相比可以削减光掩模数的方法，来制造薄膜晶体管的工序。
与实施方式4同样，在衬底50上形成导电膜，并且在导电膜上涂敷抗蚀剂，利用使用第一光掩模的光刻过程而形成的抗蚀剂掩模来蚀刻导电膜的一部分，以形成栅电极51。接着，如图12A所示，在栅电极51上形成栅极绝缘膜52a和52b。接着，依次形成微晶锗膜53、缓冲层54、添加有赋予一种导电型的杂质元素的半导体膜55，以及导电膜65a至65c。接着，在导电膜65c上涂敷抗蚀剂80。注意，作为微晶锗膜的形成方法，可以适当地应用实施方式5至实施方式7。
作为抗蚀剂80，可以使用正型抗蚀剂或者负型抗蚀剂。这里，使用正型抗蚀剂来表示。
接着，通过使用多灰度掩模159作为第二光掩模，将光照射到抗蚀剂80，以对抗蚀剂80进行曝光。
这里，参照图13A至13D说明利用多灰度掩模159的曝光。
多灰度掩模指的是能够以三个级别对曝光部分、中间曝光部分、以及未曝光部分进行曝光的掩模。通过进行一次曝光及显影工序，可以形成具有多种(典型为两种)厚度区域的抗蚀剂掩模。因此，通过使用多灰度掩模，可以减少光掩模数。
作为多灰度掩模的典型例子，可以举出如图13A所示的灰度色调掩模159a以及如图13C所示的半色调掩模159b。
如图13A所示，灰度色调掩模159a由具有透光性的衬底163、形成在其上的遮光部164以及衍射光栅165构成。在遮光部164中，光的透过率为0％。另一方面，衍射光栅165通过将狭缝、点、网眼等的光透过部的间隔设定为用于曝光的光的分辨率限度以下可以控制光的透过率。注意，衍射光栅165可以使用：周期性的狭缝、点、网眼；以及非周期性的狭缝、点、网眼。
作为具有透光性的衬底163，可以使用石英等具有透光性的衬底。遮光部164及衍射光栅165可以通过利用铬、氧化铬等的吸收光的遮光材料形成。
在将曝光的光照射到灰度色调掩模159a的情况下，如图13B所示，在遮光部164中，光透过率166为0％，并且在不设置遮光部164及衍射光栅165的区域中，光透过率166为100％。另外，在衍射光栅165中，可以将光透过率调整为10％至70％的范围内。衍射光栅165中的光透过率可以通过调整衍射光栅的狭缝、点或网眼的间隔及节距而调整。
如图13C所示，半色调掩模159b由具有透光性的衬底163、形成在其上的半透过部167以及遮光部168构成。半透过部167可以使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等。遮光部168可以使用铬、氧化铬等的吸收光的遮光材料形成。
在将曝光的光照射到半色调掩模159b的情况下，如图13D所示，在遮光部168中，光透过率169为0％，并且在不设置遮光部168及半透过部167的区域中，光透过率169为100％。另外，在半透过部167中，可以将光透过率调整为10％至70％的范围内。半透过部167中的光透过率可以根据半透过部167的材料而调整。
通过在使用多灰度掩模进行曝光之后进行显影，如图12B所示，可以形成具有不同的厚度区域的抗蚀剂掩模81。
接着，通过使用抗蚀剂掩模81，对微晶锗膜53、缓冲层54、添加有赋予一种导电型的杂质元素的半导体膜55、以及导电膜65a至65c进行蚀刻来分离。结果，如图14A所示，可以形成微晶锗膜58、缓冲层62、添加有赋予一种导电型的杂质元素的半导体膜63、以及导电膜85a至85c。注意，图14A(抗蚀剂掩模81除外)相当于图18A的A-B的截面图。
接着，对抗蚀剂掩模81进行灰化处理。其结果，抗蚀剂的面积缩小，其厚度变薄。此时，厚度薄的区域的抗蚀剂(与栅电极51的一部分重叠的区域)被去除，如图14A所示，可以形成分离了的抗蚀剂掩模86。
接着，通过使用抗蚀剂掩模86对导电膜85a至85c进行蚀刻来分离。其结果，如图14B所示那样可以形成一对布线92a至92c。通过使用抗蚀剂掩模86对导电膜85a至85c进行湿蚀刻，各向同性地蚀刻导电膜85a至85c。其结果，可以形成其面积比抗蚀剂掩模86小的布线92a至92c。
接着，通过使用抗蚀剂掩模86对添加有赋予一种导电型的杂质元素的半导体膜63进行蚀刻，形成一对源区域及漏区域88。注意，在该蚀刻工序中，缓冲层62的一部分也被蚀刻。将其一部分被蚀刻的缓冲层称为缓冲层87。另外，在缓冲层87中形成有凹部。可以以同一个工序形成源区域及漏区域、以及缓冲层的凹部。这里，由于通过使用其面积比抗蚀剂掩模81小的抗蚀剂掩模86对缓冲层62的一部分进行蚀刻，所以缓冲层87向源区域及漏区域88的外侧突出。另外，布线92a至92c的端部与源区域及漏区域88的端部不一致而错开，并且在布线92a至92c的端部的外侧形成源区域及漏区域88的端部。此后，去除抗蚀剂掩模86。
接着，也可以在露出的缓冲层不受到损伤且相对于该缓冲层的蚀刻速度低的条件下，进行干蚀刻。通过该工序，可以去除源区域及漏区域之间的缓冲层上的蚀刻渣滓物、抗蚀剂掩模的渣滓以及用于去除抗蚀剂掩模的装置内的污染源，而可以实现源区域及漏区域之间的确实的绝缘。其结果，可以降低薄膜晶体管的泄漏电流，从而可以制造截止电流小且耐压性高的薄膜晶体管。注意，例如可以使用包含氯的气体、包含氟的气体等作为蚀刻气体。
如图14C所示，通过使布线92a至92c的端部与源区域及漏区域88的端部不一致而错开，布线92a至92c的端部的距离分开，所以可以防止布线之间的泄漏电流、短路。由此，可以制造反交错型薄膜晶体管。
通过上述工序，可以形成沟道蚀刻型薄膜晶体管83。此外，可以使用两个光掩模来形成薄膜晶体管。
接着，如图15A所示，在布线92a至92c、源区域及漏区域88、缓冲层87、微晶锗膜58以及栅极绝缘膜52b上形成保护绝缘膜76。
接着，使用利用第三光掩模而形成的抗蚀剂掩模对保护绝缘膜76的一部分进行蚀刻，形成接触孔。接着，形成在该接触孔中与布线92c接触的像素电极77。这里，作为像素电极77，在通过溅射法形成ITO膜之后将抗蚀剂涂敷在ITO膜上。接着，通过利用第四光掩模对抗蚀剂进行曝光及显影，以形成抗蚀剂掩模。然后，使用抗蚀剂掩模对ITO膜进行蚀刻，以形成像素电极77。注意，图15B相当于图18C的A-B的截面图。
通过上述工序，可以形成薄膜晶体管、以及具有该薄膜晶体管且能够用于显示装置的元件衬底。
接着，以下示出可以利用一个光掩模来形成接触孔和电容元件的工序。在此，示出图18A至18C的C-D的截面图。
在图15A之后，如图16A所示，在保护绝缘膜76上形成绝缘膜101。在此，通过利用感光性有机树脂来形成绝缘膜101。接着，在利用多灰度掩模160使绝缘膜101感光之后，进行显影，如图16B所示，形成使覆盖薄膜晶体管的布线的保护绝缘膜76露出的凹部111a、以及电容布线51c上的凹部111b。在此，使用如下那样的多级灰度掩模160：在薄膜晶体管的布线上可以以100％使绝缘膜101曝光，并且在电容布线51c上可以以10％至70％的范围使绝缘膜101曝光。
接着，通过对具有凹部的绝缘膜102进行蚀刻(回蚀刻)后，对保护绝缘膜76的一部分进行蚀刻，如图17A所示，形成如下绝缘膜103：具有使布线露出的接触孔112a并且在电容布线51c上的凹部112b。
接着，通过对绝缘膜103进行灰化处理，扩大接触孔112a以及凹部112b的面积，以形成具有接触孔113a以及凹部113b的绝缘膜104。注意，保护绝缘膜76不是由感光性有机树脂形成，而是由无机绝缘膜形成，因此不受到灰化处理。因此，在布线上形成接触孔113a，该接触孔113a的上表面形状为双层的环状。
此后，可以在形成像素电极77的同时，也形成由电容布线51c、栅极绝缘膜52a和52b、保护绝缘膜76a以及像素电极77构成的电容元件105。
通过上述工序，可以在利用一个多灰度掩模形成连接像素电极及布线的接触孔的同时，形成电容元件。
实施方式9
在本实施方式中，以下示出可以应用于实施方式1至8的薄膜晶体管的结构。
在形成实施方式4所示的图5B的布线71a至71c、或者实施方式8所示的图14B的布线92a至92c之后，去掉抗蚀剂掩模66或86，以布线71a至71c或者布线92a至92c为掩模，来蚀刻添加有赋予一种导电型的杂质元素的半导体膜63。其结果，可以形成其中布线71a至71c或者布线92a至92c以及用作源区域及漏区域的半导体膜72或者88的端部一致的薄膜晶体管。这里，图19表示如下薄膜晶体管：在去掉图5B的抗蚀剂掩模66之后，以布线71a至71c为掩模，蚀刻添加有赋予一种导电型的杂质元素的半导体膜63，来使用作源区域及漏区域的半导体膜89的端部以及布线71a至71c的端部一致。
此外，虽然在实施方式1至8中使用沟道蚀刻型薄膜晶体管以表示，但是也可以将实施方式1至8所示的薄膜晶体管用作沟道保护型薄膜晶体管。
具体地说，如图4A所示，在衬底50上形成栅电极51，在栅电极51上形成栅极绝缘膜52a和52b。接着，形成微晶锗膜53。
如图4B所示，在微晶锗膜53上形成缓冲层54。接着，在缓冲层54上的与栅电极51重叠的区域中形成沟道保护膜。沟道保护膜可以通过在形成氮化硅膜、氧化硅膜、氮氧化硅膜、氧氮化硅膜之后，利用光刻过程进行选择性的蚀刻来形成。或者，沟道保护膜可以通过喷射包含聚酰亚胺、丙烯或者硅氧烷的组成物且进行焙烧来形成。接着，依次形成添加有赋予一种导电型的杂质的半导体膜以及导电膜。接着，利用通过光刻过程而形成的抗蚀剂掩模，蚀刻导电膜、添加有赋予一种导电型的杂质的半导体膜、缓冲层、微晶锗膜，以进行分离。其结果，如图20所示，形成微晶锗膜61、缓冲层73、用作源区域及漏区域的半导体膜72以及用作源电极及漏电极的布线71a至71c。此外，形成部分地具有凹部的沟道保护膜82。
通过上述工序，可以形成沟道保护型薄膜晶体管。
此外，如图21所示，也可以形成三层的栅极绝缘膜52a、52b及52c而代替实施方式1至8所示的薄膜晶体管的栅极绝缘膜52a和52b。作为第三层的栅极绝缘膜52c，可以形成厚度为1nm至5nm左右的氮化硅膜或者氮氧化硅膜。
作为形成厚度为1nm至5nm左右的氮化硅膜或者氮氧化硅膜作为第三层的栅极绝缘膜52c的方法，可以采用等离子体CVD法。此外，可以通过对栅极绝缘膜52b进行利用高密度等离子体的氮化处理，在栅极绝缘膜52b的表面上形成氮化硅层。通过进行高密度等离子体氮化，也可以获得含有更高浓度的氮的氮化硅层。高密度等离子体通过利用高频率的微波例如2.45GHz来产生。其特征在于低电子温度的高密度等离子体的活性种的动能低，所以可以形成与现有的等离子体处理相比等离子体损伤少且缺陷少的层。此外，因为可以降低栅极绝缘膜52b的表面粗糙度，所以可以增大载流子迁移率。
实施方式10
在本实施方式中，以下示出包括实施方式1所示的薄膜晶体管的液晶显示装置作为显示装置的一个方式。在此，参照图22至图24说明VA(垂直取向)型液晶显示装置。VA型液晶显示装置是控制液晶面板的液晶分子的排列的方式之一。VA型液晶显示装置是当不施加电压时液晶分子朝向垂直于面板的方向的方式。在本实施方式中，特别设法将像素分为几个区域(子像素)，并且将分子分别放倒于不同方向上。将此称为多畴化或者多畴设计。在以下说明中，将说明考虑到多畴设计的液晶显示装置。
图22及图23示出VA型液晶面板的像素结构。图23是衬底600的平面图，而图22示出相对于图23中的切断线Y-Z的截面结构。在以下说明中，参照这两个附图进行说明。
在该像素结构中，一个像素具有多个像素电极，并且各像素电极隔着平坦化膜622连接到薄膜晶体管。各薄膜晶体管以不同的栅极信号驱动。就是说，在多畴设计的像素中，独立控制施加到各像素电极的信号。
像素电极624在接触孔623中通过布线618连接到薄膜晶体管628。此外，像素电极626在接触孔627中通过布线619连接到薄膜晶体管629。薄膜晶体管628的栅极布线602和薄膜晶体管629的栅极布线603彼此分离，以便可以对它们提供不同的栅极信号。另一方面，薄膜晶体管628和薄膜晶体管629共同使用用作数据线的布线616。可以通过使用实施方式4至8所示的方法，来制造薄膜晶体管628及薄膜晶体管629。
像素电极624和像素电极626具有不同的形状，并且被狭缝625彼此分离。像素电极626被形成为围绕扩展为V字型的像素电极624的外侧。通过根据薄膜晶体管628及薄膜晶体管629使施加到像素电极624和像素电极626的电压时序不同，来控制液晶的取向。通过对栅极布线602和栅极布线603施加不同的栅极信号，可以使薄膜晶体管628及薄膜晶体管629的工作时序互不相同。此外，在像素电极624、626上形成有取向膜646。
在相对衬底601上形成有遮光膜632、着色膜636、相对电极640。此外，在着色膜636和相对电极640之间形成平坦化膜637，以防止液晶取向的错乱。此外，在相对电极640上形成取向膜646。图24示出相对衬底一侧的结构。相对电极640是在不同的像素之间共同使用的电极并形成有狭缝641。通过互相咬合地配置该狭缝641和在像素电极624及像素电极626一侧的狭缝625，可以有效地产生倾斜电场来控制液晶的取向。由此，可以根据地方使液晶的取向方向不同，从而扩大视角。
在此，利用衬底、着色膜、遮光膜以及平坦化膜构成颜色滤光片。注意，遮光膜及平坦化膜中的任一方或双方也可以不形成在衬底上。
此外，着色膜具有使可见光的波长范围中的任意波长范围的光的成分优先透过的功能。通常，在很多情况下，组合使红色波长范围的光、蓝色波长范围的光以及绿色波长范围的光分别优先透过的着色膜，而用于颜色滤光片。然而，着色膜的组合不局限于此。
通过使像素电极624、液晶层650以及相对电极640重叠，形成第一液晶元件。此外，通过使像素电极626、液晶层650以及相对电极640重叠，形成第二液晶元件。此外，采用在一个像素中设置有第一液晶元件和第二液晶元件的多畴结构。
注意，虽然在此示出VA(垂直取向)型液晶显示装置作为液晶显示装置，但是可以将通过利用实施方式1所示的薄膜晶体管而形成的元件衬底用于FFS型液晶显示装置、IPS型液晶显示装置、TN型液晶显示装置以及其他液晶显示装置。
通过上述工序，可以制造液晶显示装置。因为本实施方式的液晶显示装置利用截止电流少且电特性优越的反交错型薄膜晶体管，所以可以制造对比度高且可见度高的液晶显示装置。
注意，可以将实施方式1至9适当地应用于本实施方式。
实施方式11
在本实施方式中，以下示出包括实施方式1所示的薄膜晶体管的发光显示装置作为显示装置的一个方式。在此，说明发光显示装置所包括的像素的结构。图25A表示像素的俯视图的一个方式，而图25B表示对应于图25A中的A-B的像素的截面结构的一个方式。
作为发光装置，在此使用利用电致发光的发光元件而表示。利用电致发光的发光元件根据发光材料是有机化合物还是无机化合物被区分。一般地，前者称为有机EL元件，而后者称为无机EL元件。另外，这里，作为薄膜晶体管的制造工序，可以使用上述实施方式。
关于有机EL元件，通过将电压施加到发光元件，电子及空穴从一对电极分别注入到包含发光有机化合物的层中，并流过电流。并且，通过那些载流子(电子及空穴)复合，发光有机化合物形成激发态，并且当该激发态返回到基态时发光。由于这种机制，这种发光元件称为电流激发型发光元件。
无机EL元件根据其元件结构被分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件是具有将发光材料的粒子分散在粘合剂中的发光层的，其发光机制为利用供体能级和受体能级的供体-受体复合型发光。薄膜型无机EL元件具有以电介质层夹住发光层并且它被电极夹住的结构，其发光机制为利用金属离子的内壳层电子跃迁的局部发光。注意，这里，使用有机EL元件作为发光元件进行说明。另外，虽然使用沟道蚀刻型薄膜晶体管作为用来控制对于像素电极的信号的输入的开关薄膜晶体管、以及用来控制发光元件的驱动的薄膜晶体管，但是可以适当地使用沟道保护型薄膜晶体管。
在图25A及25B中，第一薄膜晶体管74a是用来控制对于像素电极的信号的输入的开关薄膜晶体管，而第二薄膜晶体管74b相当于用来控制对于发光元件94的电流或电压的供给的驱动薄膜晶体管。
第一薄膜晶体管74a的栅电极连接到扫描线51a，源极及漏极中的一方连接到用作信号线的布线71a至71c，并且连接到源极及漏极中的另一方的布线71d至71f连接到第二薄膜晶体管74b的栅电极51b。第二薄膜晶体管74b的源极及漏极中的一方连接到用作电源线的布线93a至93c，并且源极及漏极中的另一方连接到显示装置的像素电极79。利用第二薄膜晶体管74b的栅电极、栅极绝缘膜以及用作电源线的布线93a至93c构成电容元件96，并且第一薄膜晶体管74a的源极及漏极中的另一方连接到电容元件96。
注意，电容元件96相当于在第一薄膜晶体管74a截止时保持第二薄膜晶体管74b的栅极-源极间电压或者栅极-漏极间电压(以下称为栅电压)的电容元件，并不一定需要设置。
在本实施方式中，可以通过使用实施方式4来形成第一薄膜晶体管74a及第二薄膜晶体管74b。此外，虽然在此第一薄膜晶体管74a及第二薄膜晶体管74b由n沟道型薄膜晶体管形成，但是也可以使用n沟道型薄膜晶体管形成第一薄膜晶体管74a且使用p沟道型薄膜晶体管形成第二薄膜晶体管74b。再者，还可以使用p沟道型薄膜晶体管形成第一薄膜晶体管74a及第二薄膜晶体管74b。
在第一薄膜晶体管74a及第二薄膜晶体管74b上形成保护绝缘膜76，在保护绝缘膜76上形成平坦化膜78，形成用作阴极的像素电极79，该像素电极79在形成于平坦化膜78及保护绝缘膜76中的接触孔连接到布线93d至93f。平坦化膜78优选通过使用有机树脂如丙烯、聚酰亚胺、聚酰胺等；或者硅氧烷聚合物来形成。在接触孔中，用作阴极的像素电极79具有凹凸，所以设置覆盖该区域且具有开口部的分隔壁91。以在分隔壁91的开口部中与用作阴极的像素电极79接触的方式形成发光层92，以覆盖发光层92的方式形成用作阳极的像素电极93，并且以覆盖用作阳极的像素电极93及分隔壁91的方式形成保护绝缘膜95。
在此，示出顶部发射结构的发光元件94作为发光元件。因为顶部发射结构的发光元件94也可以在第一薄膜晶体管74a、第二薄膜晶体管74b上发光，所以可以增大发光面积。然而，如果在发光层92的基底膜具有凹凸，就在该凹凸上膜厚度的分布不均匀，用作阳极的像素电极93及用作阴极的像素电极79短路而导致显示缺陷。因此，优选设置平坦化膜78。
由用作阴极的像素电极79及用作阳极的像素电极93夹住发光层92的区域相当于发光元件94。在图25B所示的像素的情况下，来自发光元件94的光如空心箭头所示地发射到用作阳极的像素电极93一侧。
用作阴极的像素电极79只要是其功函数小且反射光的导电膜，就可以使用已知的材料。例如，优选使用Ca、Al、MgAg、AlLi等。发光层92既可以由单层构成，又可以由多层的叠层构成。在由多层构成的情况下，在用作阴极的像素电极79上按顺序层叠电子注入层、电子传输层、发光层、空穴传输层、空穴注入层。注意，不一定需要设置这些层的全部。用作阳极的像素电极93使用透过光的透光导电材料形成，例如也可以使用具有透光性的导电膜如含有氧化钨的铟氧化物、含有氧化钨的铟锌氧化物、含有氧化钛的铟氧化物、含有氧化钛的铟锡氧化物、ITO、铟锌氧化物、添加有氧化硅的铟锡氧化物等。
虽然在此示出从与衬底相反一侧的面取出发光的顶部发射结构的发光元件，但是可以适当地应用从衬底一侧的面取出发光的底部发射结构的发光元件、从衬底一侧及与衬底相反一侧的面取出发光的双面发射结构的发光元件。
此外，虽然在此说明了有机EL元件作为发光元件，但是也可以设置无机EL元件作为发光元件。
注意，虽然在本实施方式中示出控制发光元件的驱动的薄膜晶体管(驱动薄膜晶体管)和发光元件电连接的一例，但是也可以采用在驱动薄膜晶体管和发光元件之间连接有电流控制薄膜晶体管的结构。
通过上述工序，可以制造发光显示装置。本实施方式的发光装置使用截止电流少且电特性优越的反交错型薄膜晶体管，所以可以制造对比度高且可见度高的发光显示装置。
注意，可以将实施方式1至9适当地应用于本实施方式。
实施方式12
接着，以下示出本发明的显示装置的一个方式的显示面板的结构。
在图26A中示出另外仅形成信号线驱动电路6013且与形成在衬底6011上的像素部6012连接的显示面板的方式。像素部6012及扫描线驱动电路6014通过使用实施方式1至3所示的薄膜晶体管来形成。通过由其电场效应迁移率高的晶体管形成信号线驱动电路，可以使信号线驱动电路的工作稳定，该信号线驱动电路的驱动频率需要高于扫描线驱动电路的驱动频率。注意，信号线驱动电路6013可以为将单晶半导体用于沟道形成区域的晶体管、将多晶半导体用于沟道形成区域的薄膜晶体管、或将SOI用于沟道形成区域的晶体管。电源的电位、各种信号等通过FPC6015分别被供给给像素部6012、信号线驱动电路6013、扫描线驱动电路6014。再者，还可以在信号线驱动电路6013和FPC6015之间、或者在信号线驱动电路6013和像素部6012之间设置保护电路。保护电路由选自实施方式4所示的薄膜晶体管、二极管、电阻元件以及电容元件等中的一种或多种元件构成。此外，作为二极管，也可以使用对实施方式1或2所示的薄膜晶体管进行二极管连接而成的二极管。
注意，也可以将信号线驱动电路及扫描线驱动电路都形成在与像素部相同的衬底上。
此外，在另外形成驱动电路的情况下，不一定需要将形成有驱动电路的衬底贴合到形成有像素部的衬底上，例如也可以贴合到FPC上。图26B表示另外仅形成信号线驱动电路6023且与形成在衬底6021上的像素部6022及扫描线驱动电路6024连接的显示装置面板的方式。像素部6022及扫描线驱动电路6024通过使用将微晶锗膜用于沟道形成区域的薄膜晶体管来形成。信号线驱动电路6023通过FPC6025连接到像素部6022。电源的电位、各种信号等通过FPC6025分别被供给给像素部6022、信号线驱动电路6023、扫描线驱动电路6024。再者，也可以在信号线驱动电路6023及FPC6025之间、或者在信号线驱动电路6023及像素部6022之间设置保护电路。
另外，也可以使用将微晶锗膜用于沟道形成区域的薄膜晶体管在与像素部相同的衬底上仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分，另外形成其他部分且与像素部电连接。图26C表示将信号线驱动电路所具有的模拟开关6033a形成在与像素部6032、扫描线驱动电路6034相同的衬底6031上，并且将信号线驱动电路所具有的移位寄存器6033b另外形成在不同的衬底上，而彼此贴合的显示装置面板的方式。像素部6032及扫描线驱动电路6034使用将微晶锗膜用于沟道形成区域的薄膜晶体管来形成。信号线驱动电路所具有的移位寄存器6033b通过FPC6035连接到像素部6032。电源的电位、各种信号等通过FPC6035分别被供给给像素部6032、信号线驱动电路、扫描线驱动电路6034。再者，也可以在信号线驱动电路及FPC6035之间、或者在信号线驱动电路及像素部6032之间设置保护电路。
如图26A至26C所示，在本实施方式的显示装置中，可以在与像素部相同的衬底上使用将微晶锗膜用于沟道形成区域的薄膜晶体管来形成驱动电路的一部分或者全部。
注意，对另外形成的衬底的连接方法没有特别的限制，可以使用已知的COG方法、引线键合方法、或TAB方法等。此外，连接的位置只要能够电连接，就不限于图26A至26C所示的位置。另外，也可以另外形成控制器、CPU、存储器等而连接。
注意，在本发明中使用的信号线驱动电路包括移位寄存器和模拟开关。或者，除了移位寄存器和模拟开关之外，还可以包括缓冲器、电平转移器、源极跟随器等其他电路。另外，不一定需要设置移位寄存器和模拟开关，例如既可以使用像译码器电路那样的可以选择信号线的其他电路而代替移位寄存器，又可以使用锁存器等而代替模拟开关。
实施方式13
可以将根据本发明而得到的显示装置等用于有源矩阵型显示装置面板。就是说，可以在将这些都编入到显示部的所有的电子设备中实施本发明。
作为这种电子设备，可以举出影像拍摄装置如摄像机及数字照相机等、头戴式显示器(护目镜型显示器)、汽车导航、投影机、汽车音响、个人计算机、便携式信息终端(移动计算机、移动电话或电子书籍等)等。图27A至27C示出其一例。
图27A表示电视装置。如图27A所示，可以将显示面板组装在框体中来完成电视装置。由显示面板形成主画面2003，作为其他附属器件还具有扬声器部分2009、操作开关等。如上所述，可以完成电视装置。
如图27A所示，在框体2001中组装利用显示元件的显示用面板2002，并且可以由接收机2005接收普通的电视广播，而且通过调制解调器2004连接到有线或无线方式的通讯网络，从而还可以进行单向(从发送者到接收者)或双向(在发送者和接收者之间，或者在接收者之间)的信息通讯。电视装置的操作可以由组装在框体中的开关或另外形成的遥控装置2006进行，并且该遥控装置2006也可以设置有显示输出的信息的显示部2007。
另外，电视装置还可以附加有如下结构：除了主画面2003以外，使用第二显示面板形成子画面2008，并显示频道或音量等。在这种结构中，也可以利用液晶显示面板形成主画面2003，并且利用发光显示面板形成子画面2008。另外，也可以采用如下结构：利用发光显示面板形成主画面2003，利用发光显示面板形成子画面2008，并且子画面2008能够点亮和熄灭。
图28是表示电视装置的主要结构的框图。像素部921形成在显示面板900。也可以采用COG方式将信号线驱动电路922和扫描线驱动电路923安装在显示面板900。
作为其它外部电路的结构，在图像信号的输入一侧具有图像信号放大电路925、图像信号处理电路926、控制电路927等。其中，图像信号放大电路925放大调谐器924所接收的信号中的图像信号，图像信号处理电路926将从图像信号放大电路925输出的信号转换成对应于红、绿和蓝各种颜色的颜色信号，控制电路927将该图像信号转换成驱动器IC的输入规格。控制电路927将信号分别输出到扫描线一侧和信号线一侧。在进行数字驱动的情况下，可以采用如下结构：在信号线一侧设置信号分割电路928，并将输入数字信号划分成m个而供给。
由调谐器924接收的信号中的音频信号被发送到音频信号放大电路929，并其输出经过音频信号处理电路930供给到扬声器933。控制电路931从输入部932接收接收站(接收频率)或音量的控制信息，并将信号传送到调谐器924、音频信号处理电路930。
当然，本发明不局限于电视装置，还可以应用于各种用途如个人计算机的监视器、火车站或机场等中的信息显示屏或街头上的广告显示屏等的大面积显示媒体。
通过在主画面2003、子画面2008中应用上述实施方式所说明的显示装置，可以提高电视装置的批量生产性。
此外，图27B所示的便携式计算机包括主体2401、显示部2402等。通过在显示部2402中应用上述实施方式所示的显示装置，可以提高计算机的批量生产性。
图27C是桌上照明器具，包括照明部分2501、灯罩2502、可变臂2503、支柱2504、台2505和电源2506。通过对照明部分2501使用上述实施方式所示的发光装置来制造。注意，照明器具包括固定到天花板的照明器具、壁挂型照明器具等。通过应用上述实施方式所示的显示装置，可以提高批量生产性，而可以提供廉价的桌上照明器具。
图29A至29C是应用本发明的智能手机的一例，并且图29A是正视图，图29B是后视图，图29C是当使两个框体滑动时的正视图。智能手机由框体1001及1002这两个框体构成。智能手机是具有手机和便携式信息终端双方的功能，并装有计算机，且除了音频通话以外还可以进行各种各样的数据处理的所谓的智能手机。
框体1001具有显示部1101、扬声器1102、麦克风1103、操作键1104、定位设备1105、表面影像拍摄装置用透镜1106、外部连接端子插口1107、耳机端子1108等，并且框体1002具有键盘1201、外部存储插槽1202、背面影像拍摄装置1203、光灯1204等。此外，框体1001的内部装有天线。
此外，除了上述结构以外，还可以装有非接触IC芯片、小型存储装置等。
彼此重叠的框体1001和框体1002(图29A表示)滑动而如图29C所示地展开。可以对显示部1101编入上述实施方式所示的显示装置，并且根据使用方式而适当地改变显示方向。因为在同一个表面上具有显示部1101和表面影像拍摄装置用透镜1106，所以可以进行可视通话。此外，可以将显示部1101用作取景器，并且利用背面影像拍摄装置1203以及光灯1204摄影静止图像和运动图像。
扬声器1102及麦克风1103不局限于音频通话，而可以用于电视电话、录音、再生等用途。通过利用操作键1104，可以进行打电话或接电话、电子邮件等简单的信息输入、画面的卷动、光标的移动等。
此外，在要处理的信息多的情况下(例如，当作文件、或者作为便携式信息终端使用时等)，使用键盘1201较方便。再者，彼此重叠的框体1001和框体1002(图29A)滑动而如图29C所示地展开，并且在能够作为便携式信息终端而使用的情况下，可以利用键盘1201、定位设备1105而顺利地操作。外部连接端子插口1107可以与交流整流器及USB电缆等各种电缆连接，并且可以进行充电以及与个人计算机等的数据通讯。此外，通过将记录媒体插入于外部存储插槽1202，可以对应于更大量的数据保存以及移动。
框体1002的背面(图29B)具有背面影像拍摄装置1203以及光灯1204，并且可以将显示部1101用作取景器而摄影静止图像和运动图像。
此外，除了上述功能结构以外，还可以具有红外线通讯功能、USB端口、电视onesegment接收功能、非接触IC芯片、耳机插口等。
通过应用上述实施方式所示的显示装置，可以提高智能手机的批量生产性。
本说明书根据2007年12月3日在日本专利局受理的日本专利申请编号2007-312797而制作，所述申请内容包括在本说明书中。

Claims (10)

1.一种用于制造显示装置的像素部中的薄膜晶体管的方法，包括如下步骤：
在栅电极上形成栅极绝缘膜；
在所述栅极绝缘膜上形成锗膜；
通过引入氟、氟化物气体以及氢中的至少一种且施加高频电力，蚀刻所述锗膜的一部分；
通过引入包含锗的沉积性气体以及氢且施加高频电力，在所述栅极绝缘膜上形成微晶锗膜；以及
通过引入包含硅的沉积性气体以及氢且施加高频电力，在所述微晶锗膜上形成缓冲层，
其中，通过利用所述栅电极、所述栅极绝缘膜、所述微晶锗膜以及所述缓冲层，制造薄膜晶体管，并且
其中，所述缓冲层包含非晶硅。
2.根据权利要求1所述的用于制造显示装置的像素部中的薄膜晶体管的方法，还包括如下步骤：通过在形成所述锗膜之前引入氟、氟化物气体以及氢中的至少一种且施加高频电力，使所述栅极绝缘膜暴露于等离子体。
3.根据权利要求1所述的用于制造显示装置的像素部中的薄膜晶体管的方法，其中，通过引入至少包含锗的沉积性气体且施加高频电力，形成所述锗膜。
4.根据权利要求1所述的用于制造显示装置的像素部中的薄膜晶体管的方法，其中，所述锗膜为非晶锗膜或者微晶锗膜。
5.根据权利要求1所述的用于制造显示装置的像素部中的薄膜晶体管的方法，其中，所述锗膜包含通过利用氢或稀有气体对锗靶子进行溅射而形成的非晶锗。
6.根据权利要求1所述的用于制造显示装置的像素部中的薄膜晶体管的方法，其中，通过将包含用作供体的杂质元素的气体流过于反应室内，形成所述栅极绝缘膜。
7.根据权利要求1所述的用于制造显示装置的像素部中的薄膜晶体管的方法，其中，通过引入包含用作供体的杂质元素的气体且施加高频电力，对所述锗膜添加用作所述供体的所述杂质元素。
8.根据权利要求1所述的用于制造显示装置的像素部中的薄膜晶体管的方法，其中，与所述氟、所述氟化物气体以及所述氢中的至少一种一起，引入包含用作供体的杂质元素的气体且施加高频电力，蚀刻所述锗膜的所述一部分，同时将用作所述供体的所述杂质元素添加到所述锗膜。
9.根据权利要求1所述的用于制造显示装置的像素部中的薄膜晶体管的方法，其中，与所述包含锗的沉积性气体以及所述氢一起，引入包含用作供体的杂质元素的气体，并施加高频电力，形成所述微晶锗膜，同时将用作所述供体的所述杂质元素添加到所述微晶锗膜。
10.一种用于制造显示装置的像素部中的薄膜晶体管的方法，包括如下步骤：
在栅电极上形成栅极绝缘膜；
在所述栅极绝缘膜上形成锗膜；
通过引入氟、氟化物气体以及氢中的至少一种且施加高频电力，蚀刻所述锗膜的一部分；
通过引入包含锗的沉积性气体以及氢且施加高频电力，在所述栅极绝缘膜上形成微晶锗膜；
通过引入包含硅的沉积性气体以及氢且施加高频电力，在所述微晶锗膜上形成缓冲层；
在所述缓冲层上形成包含赋予一种导电型的杂质元素的一对半导体膜；
在所述一对半导体膜上形成一对布线；以及
与所述一对布线中的一方接触地形成像素电极，
其中，所述缓冲层包含非晶硅。
CN200810179744.9A 2007-12-03 2008-12-03 薄膜晶体管、显示装置以及这些的制造方法 Expired - Fee Related CN101452961B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007312797 2007-12-03
JP2007312797 2007-12-03
JP2007-312797 2007-12-03

Publications (2)

Publication Number Publication Date
CN101452961A CN101452961A (zh) 2009-06-10
CN101452961B true CN101452961B (zh) 2016-08-24

Family

ID=40674800

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810179744.9A Expired - Fee Related CN101452961B (zh) 2007-12-03 2008-12-03 薄膜晶体管、显示装置以及这些的制造方法

Country Status (5)

Country Link
US (1) US20090140251A1 (zh)
JP (1) JP5395414B2 (zh)
KR (1) KR101551300B1 (zh)
CN (1) CN101452961B (zh)
TW (1) TWI521712B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5527966B2 (ja) 2007-12-28 2014-06-25 株式会社半導体エネルギー研究所 薄膜トランジスタ
KR101628254B1 (ko) * 2009-09-21 2016-06-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
US8395156B2 (en) * 2009-11-24 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI535028B (zh) * 2009-12-21 2016-05-21 半導體能源研究所股份有限公司 薄膜電晶體
US8476744B2 (en) * 2009-12-28 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with channel including microcrystalline and amorphous semiconductor regions
WO2011141946A1 (ja) * 2010-05-10 2011-11-17 パナソニック株式会社 薄膜トランジスタ装置及びその製造方法
US8704230B2 (en) 2010-08-26 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP2474643B1 (en) * 2011-01-11 2016-01-06 Imec Method for direct deposition of a germanium layer
KR101973207B1 (ko) * 2011-06-23 2019-04-29 삼성디스플레이 주식회사 금속 산화물이 함유된 양극 및 상기 양극을 포함하는 유기발광소자
EP2626917B1 (en) * 2012-02-10 2017-09-27 IHP GmbH-Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik A CMOS-compatible germanium tunable Laser
US20130280891A1 (en) * 2012-04-20 2013-10-24 Yihwan Kim Method and apparatus for germanium tin alloy formation by thermal cvd
JP6199583B2 (ja) 2012-04-27 2017-09-20 株式会社半導体エネルギー研究所 半導体装置
KR102172972B1 (ko) 2014-02-26 2020-11-03 삼성디스플레이 주식회사 박막 트랜지스터 및 그의 제조방법
JP2018006412A (ja) * 2016-06-28 2018-01-11 学校法人東北学院 半導体装置
US11737954B1 (en) 2020-10-06 2023-08-29 Verily Life Sciences Llc Network-connected containers having medication stored therein

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6104042A (en) * 1999-06-10 2000-08-15 Chi Mei Optoelectronics Corp. Thin film transistor with a multi-metal structure a method of manufacturing the same
US6197625B1 (en) * 1997-12-29 2001-03-06 Lg. Philips Lcd Co., Ltd. Method of fabricating a thin film transistor
CN1577775A (zh) * 2003-07-18 2005-02-09 株式会社半导体能源研究所 制造半导体器件的方法
CN1577435A (zh) * 2003-07-14 2005-02-09 株式会社半导体能源研究所 发光器件

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5514879A (en) * 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
KR950013784B1 (ko) * 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
JPH05175503A (ja) * 1991-10-23 1993-07-13 Kyocera Corp 薄膜トランジスタおよびその製造方法
JPH05267662A (ja) * 1992-03-19 1993-10-15 Hitachi Ltd 相補型薄膜半導体装置およびそれを用いた画像情報処理装置
US5371380A (en) * 1992-04-15 1994-12-06 Canon Kabushiki Kaisha Si- and/or Ge-containing non-single crystalline semiconductor film with an average radius of 3.5 A or less as for microvoids contained therein and a microvoid density 1×10.sup.(19) (cm-3) or less
US5648293A (en) * 1993-07-22 1997-07-15 Nec Corporation Method of growing an amorphous silicon film
KR100226761B1 (ko) * 1996-07-31 1999-10-15 김영환 반도체 소자의 제조방법
JP4472064B2 (ja) * 1998-08-31 2010-06-02 株式会社半導体エネルギー研究所 半導体装置の製造方法
US6956236B1 (en) * 1998-12-14 2005-10-18 Lg. Phillips Lcd Co., Ltd. Wiring, TFT substrate using the same and LCD
JP3356748B2 (ja) * 2000-01-21 2002-12-16 鹿児島日本電気株式会社 薄膜トランジスタの製造方法
JP2004516669A (ja) * 2000-12-21 2004-06-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 薄膜フィルムトランジスタ
US7071037B2 (en) * 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4267266B2 (ja) * 2001-07-10 2009-05-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2005005509A (ja) * 2003-06-12 2005-01-06 Canon Inc 薄膜トランジスタ及びその製造方法
KR101029944B1 (ko) * 2003-12-30 2011-04-19 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조 방법
JP4557755B2 (ja) * 2004-03-11 2010-10-06 キヤノン株式会社 基板、導電性基板および有機電界効果型トランジスタの各々の製造方法
JP4200458B2 (ja) * 2006-05-10 2008-12-24 ソニー株式会社 薄膜トランジスタの製造方法
US8921858B2 (en) * 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9176353B2 (en) * 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2009049384A (ja) * 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
TWI575293B (zh) * 2007-07-20 2017-03-21 半導體能源研究所股份有限公司 液晶顯示裝置
US8330887B2 (en) * 2007-07-27 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US8101444B2 (en) * 2007-08-17 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2009105390A (ja) * 2007-10-05 2009-05-14 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR101455304B1 (ko) * 2007-10-05 2014-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막트랜지스터, 및 박막트랜지스터를 가지는 표시장치, 및그들의 제작방법
JP5395415B2 (ja) * 2007-12-03 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US8187956B2 (en) * 2007-12-03 2012-05-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing microcrystalline semiconductor film, thin film transistor having microcrystalline semiconductor film, and photoelectric conversion device having microcrystalline semiconductor film
JP5527966B2 (ja) * 2007-12-28 2014-06-25 株式会社半導体エネルギー研究所 薄膜トランジスタ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6197625B1 (en) * 1997-12-29 2001-03-06 Lg. Philips Lcd Co., Ltd. Method of fabricating a thin film transistor
US6104042A (en) * 1999-06-10 2000-08-15 Chi Mei Optoelectronics Corp. Thin film transistor with a multi-metal structure a method of manufacturing the same
CN1577435A (zh) * 2003-07-14 2005-02-09 株式会社半导体能源研究所 发光器件
CN1577775A (zh) * 2003-07-18 2005-02-09 株式会社半导体能源研究所 制造半导体器件的方法

Also Published As

Publication number Publication date
CN101452961A (zh) 2009-06-10
US20090140251A1 (en) 2009-06-04
KR101551300B1 (ko) 2015-09-08
KR20090057907A (ko) 2009-06-08
JP2009158945A (ja) 2009-07-16
TWI521712B (zh) 2016-02-11
JP5395414B2 (ja) 2014-01-22
TW200947708A (en) 2009-11-16

Similar Documents

Publication Publication Date Title
CN101452961B (zh) 薄膜晶体管、显示装置以及这些的制造方法
CN101425544B (zh) 薄膜晶体管以及包括薄膜晶体管的显示装置
CN101540342B (zh) 薄膜晶体管及显示装置
CN101527320B (zh) 半导体装置
CN101404294B (zh) 薄膜晶体管、及具有其的显示装置、和其制造方法
CN101404295B (zh) 薄膜晶体管、及具有其的显示装置、和其制造方法
JP2022089874A (ja) 半導体装置
US8187956B2 (en) Method for manufacturing microcrystalline semiconductor film, thin film transistor having microcrystalline semiconductor film, and photoelectric conversion device having microcrystalline semiconductor film
US8343821B2 (en) Method for manufacturing a thin film transistor
US7910929B2 (en) Semiconductor device
CN101369587B (zh) 显示装置
CN101419980B (zh) 微晶半导体膜,薄膜晶体管和包括薄膜晶体管的显示设备
CN101369539A (zh) 显示装置的制造方法
CN101369540A (zh) 半导体装置的制造方法
JP5496500B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160824

Termination date: 20181203

CF01 Termination of patent right due to non-payment of annual fee